JP2018116971A - 半導体基板の製造方法 - Google Patents

半導体基板の製造方法 Download PDF

Info

Publication number
JP2018116971A
JP2018116971A JP2017005207A JP2017005207A JP2018116971A JP 2018116971 A JP2018116971 A JP 2018116971A JP 2017005207 A JP2017005207 A JP 2017005207A JP 2017005207 A JP2017005207 A JP 2017005207A JP 2018116971 A JP2018116971 A JP 2018116971A
Authority
JP
Japan
Prior art keywords
layer
substrate
temperature
gallium nitride
growing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017005207A
Other languages
English (en)
Other versions
JP6819009B2 (ja
Inventor
一 松田
Hajime Matsuda
一 松田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Device Innovations Inc
Original Assignee
Sumitomo Electric Device Innovations Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Device Innovations Inc filed Critical Sumitomo Electric Device Innovations Inc
Priority to JP2017005207A priority Critical patent/JP6819009B2/ja
Priority to CN201710742634.8A priority patent/CN107785243B/zh
Priority to US15/686,755 priority patent/US10056252B2/en
Publication of JP2018116971A publication Critical patent/JP2018116971A/ja
Application granted granted Critical
Publication of JP6819009B2 publication Critical patent/JP6819009B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Chemical Vapour Deposition (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

【課題】窒化アルミニウムガリウム層の厚さおよびアルミニウムの組成比のばらつきを抑制し、かつリーク電流を低減すること。
【解決手段】本発明は、基板の一方側から前記一方側とは反対の側に原料ガスを供給し、前記基板上に第1窒化ガリウム層、第2窒化ガリウム層、窒化アルミニウムガリウム層の順にMOCVD法を用いて成長する半導体基板の製造方法であって、前記第1窒化ガリウム層を成長する工程において、前記基板の前記一方側の温度は前記基板の前記他方側の温度よりも高く、前記一方側の温度と前記他方側の温度の差は、前記第2窒化ガリウム層を成長する工程における前記基板の前記一方側の温度と前記他方側の温度の差より小さく、前記第2窒化ガリウム層を成長する工程及び前記窒化アルミニウムガリウム層を成長する工程において、前記基板の前記一方側の温度は前記他方側の温度よりも高い半導体基板の製造方法である。
【選択図】図9

Description

本件は半導体基板の製造方法に関する。
半導体基板は、基板の上に半導体層をエピタキシャル成長することで形成される。例えば、有機金属気相成長(MOCVD:Metal Organic Chemical Vapor Deposition)法を用いて、基板上に核生成層をエピタキシャル成長し、核生成層の上に窒化物半導体層をエピタキシャル成長する(例えば特許文献1および2参照)。こうした半導体基板に例えばソース電極、ドレイン電極およびゲート電極を設けることで、電界効果トランジスタ(FET:Field Effect Transistor)が形成される。
特開2005−72196号公報 特開2000−294538号公報
しかし、窒化物半導体層の厚さおよび組成が面内で不均一になることがある。例えば窒化アルミニウム(AlGaN)層の厚さおよびAl組成比に不均一が生じる。この結果、半導体装置の特性がばらついてしまう。厚さおよびAl組成比のばらつきを小さくするために、成長温度を面内で不均一にすることが考えられる。しかしこの場合、リーク電流が増大する。このように、AlGaN層の厚さおよびAl組成比のばらつきの抑制とリーク電流の低減とを両立することは困難であった。
本願発明は、上記課題に鑑み、窒化アルミニウムガリウム層の厚さおよびアルミニウムの組成比のばらつきを抑制し、かつリーク電流を低減することが可能な半導体基板の製造方法を提供することを目的とする。
本発明の一形態は、基板の一方側から前記一方側とは反対の側に原料ガスを供給し、前記基板上に第1窒化ガリウム層、第2窒化ガリウム層、窒化アルミニウムガリウム層の順にMOCVD法を用いて成長する半導体基板の製造方法であって、前記第1窒化ガリウム層を成長する工程において、前記基板の前記一方側の温度は前記基板の前記他方側の温度よりも高く、前記一方側の温度と前記他方側の温度の差は、前記第2窒化ガリウム層を成長する工程における前記基板の前記一方側の温度と前記他方側の温度の差より小さく、前記第2窒化ガリウム層を成長する工程及び前記窒化アルミニウムガリウム層を成長する工程において、前記基板の前記一方側の温度は前記他方側の温度よりも高い半導体基板の製造方法である。
本半導体基板の製造方法によれば、窒化アルミニウムガリウム層の厚さおよびアルミニウムの組成比のばらつきを抑制し、かつリーク電流を低減することができる。
図1は半導体装置を例示する断面図である。 図2(a)は半導体基板の製造に用いるMOCVD装置のサセプタの平面図である。図2(b)は図2(a)の線A−Aに沿った断面図である。 図3(a)および図3(b)は半導体装置の製造方法を例示する断面図である。 図4(a)は電子供給層の厚さの測定結果を示す図である。図4(b)は電子供給層におけるAl組成比の測定結果を示す図である。 図5(a)はリーク電流の測定結果を示す図である。図5(b)はGaN層におけるC濃度の測定結果である。 図6は実施例1に係る半導体装置を例示する断面図である。 図7(a)および図7(b)は半導体装置の製造方法を例示する断面図である。 図8(a)は電子供給層の厚さの測定結果を示す図である。図8(b)は電子供給層におけるAl組成比の測定結果を示す図である。 図9はリーク電流の測定結果を示す図である。
本発明の一形態は、(1)基板の一方側から前記一方側とは反対の側に原料ガスを供給し、前記基板上に第1窒化ガリウム層、第2窒化ガリウム層、窒化アルミニウムガリウム層の順にMOCVD法を用いて成長する半導体基板の製造方法であって、前記第1窒化ガリウム層を成長する工程において、前記基板の前記一方側の温度は前記基板の前記他方側の温度よりも高く、前記一方側の温度と前記他方側の温度の差は、前記第2窒化ガリウム層を成長する工程における前記基板の前記一方側の温度と前記他方側の温度の差より小さく、前記第2窒化ガリウム層を成長する工程及び前記窒化アルミニウムガリウム層を成長する工程において、前記基板の前記一方側の温度は前記他方側の温度よりも高い半導体基板の製造方法である。窒化アルミニウムガリウム層の成長工程において、一方側の成長温度が高いことで窒化ガリウムの昇華が促進される。これによりアルミニウム組成比および厚さが均一な窒化アルミニウムガリウム層を形成することができる。また、他方側の成長温度が一方側の成長温度より低いため、炭素の取り込みが促進され、第2窒化ガリウム層の炭素濃度が高くなる。この結果、リーク電流を低減することができる。
(2)前記第2窒化ガリウム層を成長する工程における、前記基板の前記一方側の温度と前記他方側の温度の平均温度は、前記第1窒化ガリウム層を成長する工程における前記基板の前記一方側の温度と前記基板の前記他方側の温度の平均温度より低くすることができる。これにより第2窒化ガリウム層の炭素濃度を高め、リーク電流を低減することができる。第1窒化ガリウム層の成長温度が高いため、炭素の濃度が過剰に高くなりにくい。したがって電流ドリフトを抑制することができ、またピットの発生を抑制することができる。
(3)前記第2窒化ガリウムを成長する工程における前記基板の前記一方側の温度を、前記第1窒化ガリウムを成長する工程における前記基板の前記一方側の温度に維持し、前記基板の前記他方側の温度を、前記第1窒化ガリウムを成長する工程における前記基板の前記他方側の温度より低くすることができる。これにより第2窒化ガリウム層の炭素濃度を高め、リーク電流を低減することができる。また電流ドリフトおよびピットの発生を抑制することができる。
(4)前記第2窒化ガリウム層を成長する工程における前記基板の前記一方側の温度を、前記第1窒化ガリウム層を成長する工程における前記基板の前記一方側の温度よりも高くし、前記基板の前記他方側の温度を、前記第1窒化ガリウム層を成長する工程における前記基板の前記他方側の温度に維持し、前記第2窒化ガリウム層を成長する工程における成長圧力を、前記第1窒化ガリウム層を成長する工程における成長圧力よりも低くてもよい。これにより第2窒化ガリウム層の炭素濃度を高め、リーク電流を低減することができる。また、第2窒化ガリウム層全体の成長温度は第1窒化ガリウム層全体の成長温度より高い。第2窒化ガリウム層への炭素の過剰な取り込みが抑制され、電流ドリフトが抑制される。
(5)前記窒化アルミニウムガリウム層を成長する工程は、前記基板の一方側の温度を、前記第2窒化ガリウム層を成長する工程における前記基板の前記一方側の温度に維持し、前記基板の前記他方側の温度を、前記第2窒化ガリウム層を成長する工程における前記基板の前記他方側の温度に維持してもよい。第2窒化ガリウム層と窒化アルミニウムガリウム層とを連続して成長することができるため、第2窒化ガリウム層の表面におけるピットの発生および不純物の付着を抑制することができる。この結果、結晶性のよい窒化アルミニウムガリウム層を成長することができる。
(6)前記第1窒化ガリウム層を成長する工程は、前記第2窒化ガリウム層の膜厚より厚くなるように成長する工程でもよい。炭素濃度の高い第2窒化ガリウム層が薄いため、電流ドリフトを抑制することができる。
(7)前記第2窒化ガリウム層を成長する工程および前記窒化アルミニウムガリウム層を成長する工程における前記基板の前記一方側の温度は、前記基板の前記他方側の温度より少なくとも5℃高くてもよい。これによりリーク電流を効果的に低減することができる。また窒化アルミニウムガリウム層のアルミニウム組成比および厚さをより均一に近づけることができる。
(8)前記第2窒化ガリウム層を成長する工程は、前記第1窒化ガリウム層の炭素濃度よりも高くなるように成長する工程でもよい。炭素濃度の高い第2窒化ガリウムを成長することで、リーク電流を効果的に低減することができる。
(実験)
まず本願の課題を明らかにするために行った実験について説明する。
(サンプル)
図1は半導体装置92を例示する断面図である。図1に示す半導体装置92は実験のサンプルとして用いたものであり、半導体基板90、ソース電極13、ドレイン電極15およびゲート電極17を備える高電子移動度トランジスタ(HEMT:High Electron Mobility Transistor)である。半導体基板100は、基板10、核生成層11および窒化物半導体層19を含む。窒化物半導体層19は窒化ガリウム(GaN)層12、電子供給層14および保護層16を含む。核生成層11は基板10の上面に接触し、GaN層12は核生成層11の上面に接触する。電子供給層14はGaN層12の上面に接触し、保護層16は電子供給層14の上面に接触する。保護層16の上に、ソース電極13、ドレイン電極15およびゲート電極17が設けられている。
基板10は例えば炭化珪素(SiC)などにより形成されている。核生成層11は例えば厚さ13nmの窒化アルミニウム(AlN)により形成されている。GaN層12は例えば厚さ0.75μmのアンドープのGaNにより形成されている。GaN層12のうち下側はバッファ層12aとして機能する。GaN層12の電子供給層14との界面側は、電子が移動するチャネル層12bとして機能する。電子供給層14は例えば厚さ24nm、アルミニウム(Al)組成比が0.22のn型窒化アルミニウムガリウム(AlGaN)により形成されている。保護層16は例えば厚さ5nmのn型GaNにより形成されている。
ソース電極13およびドレイン電極15は、例えば保護層16に近い方から順にタンタル/アルミニウム/タンタル(Ta/Al/Ta)などの金属を積層したものである。ゲート電極17は、保護層16に近い方から順にニッケル/パラジウム/金/タンタル(Ni/Pd/Au/Ta)を積層したものである。
(MOCVD装置)
図2(a)は半導体装置92の製造に用いるMOCVD装置のサセプタ20の平面図である。シャワーヘッドの図示は省略している。図2(a)に示すように、MOCVD装置のサセプタ20には複数のポケット22が設けられている。各ポケット22には、図2(a)中に斜線で示す基板10が配置される。各基板10は例えば4インチのウェハの状態であり、半導体層の成長後のウェハを切断することで複数の半導体装置が形成される。基板10のオリエンテーションフラット側の端部P2がサセプタ20の外側を向き、トップ側の端部P1が内側を向いている。
図2(b)は図2(a)の線A−Aに沿った断面図である。図2(b)に示すように、サセプタ20には回転軸27が連結されており、回転軸27によりサセプタ20を回転させながら層の成長を行う。各ポケット22の下にヒータ30、32および34が配置され、サセプタ20の上にシャワーヘッド24が配置されている。ヒータを用いて基板10を各層の成長温度まで加熱し、シャワーヘッド24の孔25および26から原料ガスを供給することで、MOCVD法を行う。孔25からはAlおよびGaなどIII族元素の原料ガスを供給し、孔26からは窒素(N)などV族元素の原料ガスを供給する。これにより基板10の上に、核生成層11、GaN層12、電子供給層14および保護層16をエピタキシャル成長する。
ブロック矢印B1で示すように、シャワーヘッド24の孔25および26から噴射される原料ガスはサセプタ20に向かって流れる。ブロック矢印B2に示すように、原料ガスの一部はMOCVD装置を内側から外側に向けて流れ、MOCVD装置の外部へと排気される。一方、ブロック矢印B3で示すように、サセプタ20および基板10に堆積した窒化物半導体層19からは原料ガスが昇華する。矢印B2およびB4に示すように、図2(b)の中央側が原料ガスの上流側であり、外側が下流側である。ブロック矢印B5で示すように原料ガスの一部は外側に向けて流れ、MOCVD装置の外部へと排気される。従って、基板10を図2(a)に示す系でMOCVD装置内に配置すると、いずれの基板10(本例では4枚)についても、その一方側(MOCVD装置の中央側)から他方(MOCVD装置の周辺側)に向けて原料ガスは流れる。
(サンプルの製造方法)
半導体装置92の製造方法について説明する。図2(a)および図2(b)に示したように、サセプタ20のポケット22にSiCの基板10を配置する。図3(a)および図3(b)は半導体装置92の製造方法を例示する断面図である。図3(a)および図3(b)に示すように、GaN層12の上に電子供給層14および保護層16を順にエピタキシャル成長する。
表1に各層の成長条件を示す。TMAはトリメチルアルミニウム(Trimethyl Aluminum)、TMGはトリメチルガリウム(Trimethyl Gallium)、NHはアンモニア、SiHはシランである。1Torr=133.3Pa、1sccm=1.667×10−8/s、1slm=1.667×10−11/sである。
Figure 2018116971
MOCVD装置内の圧力を100Torrとし、水素(H)ガスを供給し、基板10の温度が1140℃の状態を20分間保持する。その後、基板10の温度を1100℃まで低下させ、表1に示したように流量130sccmのTMAおよび15slmのNHガスを供給する。これにより、図3(a)に示すように、厚さ13nmのAlNで形成される核生成層11を成長する。基板10の温度を1060℃まで低下させ、流量54sccmのTMGおよび20slmのNHガスを供給する。これにより、厚さ0.75μmのGaN層12を成長する。
原料ガスの流量などを定めた。表1に示すように、40sccmのTMG、140sccmのTMA、20slmのNHガス、6sccmのSiHを供給することで、電子供給層14を成長する。この条件は、電子供給層14の厚さが24nm、Al組成比が0.22となるように定めたものである。60sccmのTMG、20slmのNHガス、22sccmのSiHを供給することで、厚さ5nmのGaNで形成される保護層16を成長する。以上の工程で半導体基板100が形成される。半導体基板100の保護層16の上面に、ソース電極13、ドレイン電極15およびゲート電極17を形成することで、図1に示した半導体装置92が形成される。
(実験結果)
実験では電子供給層14の厚さおよびAl組成比、ならびにリーク電流の面内分布を測定した。以下に説明するように、実験から厚さおよびAl組成比の均一化とリーク電流の低減との両立が困難であることがわかった。
まず電子供給層14の厚さおよびAl組成比について説明する。電極は設けない状態(半導体基板90の状態)で電子供給層14の厚さおよびAl組成比を測定した。Al組成比の測定にはX線回折(XRD:X-Ray Diffraction)を用いた。
図4(a)は電子供給層14の厚さの測定結果を示す図である。横軸は基板10の面内方向(図1の横方向)における測定位置である。測定位置−60mmは、図2(a)および図2(b)に示した基板10について原料ガスの流れの下流側P2に対応し、60mmは同上流側P1に対応する。縦軸は電子供給層14の厚さを示す。図4(a)に示すように、下流側(P2側)ほど厚さは薄く、位置−20nmおよび−40nmにおける厚さは目標値24nmを下回った。一方、上流側(P1側)ほど厚さは厚く、位置20nmおよび40nmにおける厚さは24nmを上回った。位置−40nmと位置40nmとにおける厚さの差は0.5nm以上であった。
図4(b)は電子供給層14におけるAl組成比の測定結果を示す図である。横軸は基板10の面内方向(図1の横方向)における測定位置である。縦軸はAl組成比を示す。図4(b)に示すように、下流側(P2側)ほどAl組成比は高く、位置−20nmおよび−40nmにおけるAl組成比は目標値0.22にほぼ等しい。一方、上流側(P1側)ほどAl組成比は小さく、位置20nmおよび40nmにおける組成比は0.22を大幅に下回った。位置−40nmと位置40nmとにおけるAl組成比の差は約0.008であった。
電子供給層14の厚さおよび組成比のばらつきは、原料ガスの分解効率、およびGaNとAlGaNとの成長レートの違いに起因すると考えられる。電子供給層14の成長において、MOCVD装置内では原料ガスであるTMAが分解し、活性化したAlが発生する。またNHの分解によりNも発生する。このAlとNとは基板10に到達する前に反応し、電子供給層14の成長に寄与せずに図2(b)に矢印B5で示したように外へ排出されることがある。一方、TMGに含まれるGaはAlに比べて基板10に到達しやすい。この結果、GaNに近い組成の層はAl組成比の高い層よりも速く成長する。
基板10について原料ガスの流れの上流側は下流側に比べてその濃度が高い。このため、上流側においてAlとNとの反応が起こりやすく、Alは基板10に到達せず外部に排出されやすい。この結果、下流側に比べて上流側においてAl組成比が低くなり、GaNに近い組成の層が速く成長する。したがって図4(a)および図4(b)に示したように、基板10について、原料ガスの流れの上流側では下流側に比べてAl組成比が小さく、かつ厚い電子供給層14が成長する。この結果、例えばHEMTの閾値電圧および飽和電流など半導体装置の特性がばらついてしまう。
層の成長レートは、原料ガスが基板10に付着する速度と、基板10に堆積した層から原料が昇華する速度により定まる。成長温度が高いほど基板10に堆積した層からGaNが昇華する。このためGaNの成長レートは遅くなり、厚さは薄くなる。成長レートが低下するとAlの取り込み量が多くなるため、Al組成比が高くなると考えられる。そこで厚さおよびAl組成比のばらつきを小さくするために、成長温度を面内で不均一にすればよいと考えられる。
図2(b)に示した基板10について、原料ガスの流れの上流側に位置するヒータ30の出力を下流側のヒータ34の出力より大きくすることで、下流側に比べて上流側の成長温度を高くすることができる。表2に条件を示す。
Figure 2018116971
表2に示すように、上流側(ここでは図4(a)および図4(b)における20〜60mmに対応する位置)の成長温度を1065℃、中央側(−20〜20mmに対応する位置)および下流側(−60〜−20mmに対応する位置)の成長温度を1060℃とする。これにより電子供給層14の厚さおよびAl組成比を均一にすることができる。しかし以下に説明するように、この場合にはリーク電流が増大する。
半導体装置92のゲート電極17に逆バイアス電圧をかけ、半導体装置92をピンチオフさせる。ドレイン電極15に50Vの電圧をかけ、ソース電極13とドレイン電極15との間のリーク電流を測定した。
図5(a)はリーク電流の測定結果を示す図である。横軸は基板10の面内方向(図1の横方向)における測定位置である。図2(a)および図2(b)に示した基板10の下流側の位置P2を0、上流側の位置P1を25と番号付けして測定位置を示す。縦軸はリーク電流を示す。図5(a)に示すように、上流側ほどリーク電流は大きく、位置25付近におけるリーク電流は位置0付近の約10倍であった。
リーク電流の増大は層の中の炭素(C)濃度に起因すると考えられる。図5(b)はGaN層12におけるC濃度の測定結果である。横軸はGaN層12の上面からの深さを示す。縦軸は二次イオン質量分析法(SIMS:Secondary Ion Mass Spectrometry)分析によるC濃度を示す。実線はGaN層12中の上流側、点線は中央側の結果を示す。ここで上流側は例えば図5(a)の位置15〜25、中央側は例えば位置10〜15、下流側は例えば0〜10にそれぞれ対応する。図5(b)に示すように、同じ深さで比較すると上流側のC濃度は中央側より小さい。
表3はGaN層12の上流側、中央側、および下流側における不純物濃度を示す表であり、上面からの深さ0.2μm〜0.4μm間の平均値を示す。
Figure 2018116971
表3に示すように、Cおよび水素(H)の濃度は、上流側において小さく、下流側において大きい。C濃度は上流側において1.48×1016atoms/cm、中央側において1.90×1016atoms/cm、下流側において1.85×1016atoms/cmである。H濃度は上流側において1.38×1017atoms/cm、中央側において1.47×1017atoms/cm、下流側において1.69×1017atoms/cmである。酸素(O)およびシリコン(Si)の濃度は、上流側において大きく、下流側において小さい。O濃度は上流側において1.72×1016atoms/cm、中央側において1.24×1016atoms/cm、下流側において1.16×1016atoms/cmである。Si濃度は上流側において8.34×1014atoms/cm、中央側において6.87×1014atoms/cm、下流側において7.19×1014atoms/cmである。
上流側の成長温度が高くなることで、TMGが分解してしまい、TMG中のCのGaN層12への取り込みが抑制される。この結果、表3に示すように上流側におけるC濃度が小さくなる。アクセプタとなるCの濃度が低下することで、ドナーの影響が大きくなり、窒化物半導体層19の導電性が大きくなる。この結果、図5(a)に示したように、上流側においてリーク電流が大幅に増大すると考えられる。また、成長温度が高いためGaN層12へのOおよびSiの取り込みが促進される。OおよびSiが窒化物半導体層19に拡散し、ドナーとなることでリーク電流が増大する恐れもある。
このように、電子供給層14の厚さおよびAl組成比のばらつきの抑制とリーク電流の低減とを両立することは困難であった。次に、本発明の実施例について説明する。
実施例1では、GaN層12を成長条件の異なる2つの層(第1GaN層12cおよび第2GaN層12d)で形成し、第2GaN層12dおよび電子供給層14では上流側の成長温度を上流側以外の成長温度よりも高くする。
(半導体装置)
図6は実施例1に係る半導体装置110を例示する断面図である。半導体装置110は半導体基板100、ソース電極13、ドレイン電極15およびゲート電極17を備えるHEMTである。半導体基板100は基板10、核生成層11、および窒化物半導体層19(GaN層12、電子供給層14および保護層16)を含む。基板10は例えばSiCなどの絶縁体で形成された絶縁基板である。GaN層12は第1GaN層12cおよび第2GaN層12dを含む。第1GaN層12cは核生成層11の上面に接触し、第2GaN層12dは第1GaN層12cの上面に接触している。電子供給層14は第2GaN層12dの上面に接触している。保護層16は電子供給層14の上面に接触している。
基板10は例えばSiCなどにより形成されている。核生成層11は例えば厚さ13nmのAlNにより形成されている。第1GaN層12cの厚さは例えば0.65μm、第2GaN層12dの厚さは例えば0.1μmである。GaN層12はアンドープのGaNにより形成されている。電子供給層14は例えば厚さ24nm、Al組成比が0.22のn型AlGaNにより形成されている。保護層16は例えば厚さ5nmのn型GaNにより形成されている。
ソース電極13およびドレイン電極15は、例えば保護層16に近い方から順に厚さ6nmのTa層、厚さ300nmのAl層、および厚さ6nmのTa層を積層したものである。ゲート電極17は、保護層16に近い方から順に厚さ60nmのNi層、厚さ40nmのPd層、厚さ350nmのAu層、および厚さ10nmのTa層を積層したものである。
(半導体装置の製造方法)
次に実施例1に係る半導体装置110の製造方法について説明する。図2(a)および図2(b)に示したように、サセプタ20のポケット22にSiCの基板10を配置し、各層をエピタキシャル成長する。
表4に実施例1における成長条件を示す。
Figure 2018116971
表4に示すように、第1GaN層12cの成長温度は面内で同一であり、例えば1060℃である。一方、第2GaN層12dの成長温度は上流側(ここでは図4(a)および図4(b)における20〜60mmに対応する位置)と中央側(−20〜20mm)および下流側(−60〜0mmに対応する位置)とで異なる。上流側の成長温度は中央側および下流側より高く、例えば1060℃である。中央側および下流側の成長温度は例えば1055℃である。電子供給層14および保護層16の成長温度は第2GaN層12dの成長温度と同じである。原料ガスの種類および供給量は表1に示したものと同じである。
図7(a)および図7(b)は半導体装置110の製造方法を例示する断面図である。図7(a)に示すように、基板10の上に核生成層11を成長する。核生成層11の成長後、基板10の温度を1060℃、MOCVD装置内の圧力を120Torrとする。50sccmのTMG、および20slmのNHを供給し、第1GaN層12cをエピタキシャル成長する。厚さ0.65μmの第1GaN層12cの成長後、TMGの供給を停止する。第1GaN層12cの表面からのN抜けを抑制するため、NHは供給し続ける。
TMGの停止中に、図2(b)に示したヒータ30、32および34の出力を調整し、基板10の上流側の温度は1060℃に維持し、上流側以外(中央側および下流側)の温度は1055℃に低下させる。温度変化の後、50sccmのTMG、および20slmのNHを供給し、図7(b)に示すように厚さ0.1μmの第2GaN層12dを成長する。さらに成長温度を維持したまま、表4に示した原料ガスを供給し、電子供給層14および保護層16を成長する。図6に示したように保護層16の上面に、ソース電極13、ドレイン電極15およびゲート電極17を形成する。半導体基板100を水分などから保護するため、保護層16の上に例えば窒化シリコン(SiN)膜などの絶縁膜を設けてもよい。
実施例1において、電子供給層14の厚さおよびAl組成比、ならびにリーク電流を測定した。はじめに電子供給層14の厚さおよびAl組成比について説明する。
(電子供給層14の厚さおよびAl組成比)
電極を設けない状態(半導体基板90の状態)で電子供給層14の厚さおよびAl組成比を測定した。図8(a)は電子供給層14の厚さの測定結果を示す図である。図8(a)に示すように、下流側(P2側)に比べて上流側(P1側)がわずかに厚いが、位置−40mmと位置40mmとにおける厚さとの差は0.5nm未満である。すなわち実施例1によれば、図4(a)の例よりも電子供給層14の厚さが均一となる。
図8(b)は電子供給層14におけるAl組成比の測定結果を示す図である。Al組成比は図4(b)の例と同様にXRDを用いて測定した。図8(b)に示すように、下流側に比べて上流側のAl組成比は小さいが、位置−40mmと位置40mmとにおけるAl組成比の差は0.005未満である。すなわち実施例1によれば、図4(b)の例よりもAl組成比が均一となる。
(リーク電流)
次にリーク電流について説明する。図9はリーク電流の測定結果を示す図である。図9の結果においては、図5(a)に比べて上流側(P1側)のリーク電流が大幅に低減し、位置25付近におけるリーク電流は位置0付近のリーク電流と同程度である。図8(a)から図9に示したように、実施例1によれば、電子供給層14の厚さおよびAl組成比の均一化とリーク電流の低減との両立が可能である。
実施例1においては、表4に示したように電子供給層14の成長条件に関し、基板10について原料ガスの流れの上流側の成長温度が上流側以外(中央側および下流側)の成長温度よりも高い。上流側では原料ガスの濃度が高いため、AlとNとが結合して装置の外部に排出されやすく、基板10にはGaNが堆積しやすい。しかし成長温度が高いため、基板10の表面からGaNが多く昇華する。このため電子供給層14の成長レートが低下し、Alが多く取り込まれる。これにより上流側においてGaNの成長が抑制され、AlGaNが成長する。また、中央側および下流側ではAlおよびNが基板10に堆積しやすく、AlGaNが成長する。この結果、成長温度を均一にした場合に比べ、上流側において厚さが薄くなり、かつAl組成比が増加する。したがって図8(a)および図8(b)に示すように、電子供給層14のAl組成比および厚さを従来のそれらに比較して均一とすることができる。
第2GaN層12dの成長条件に関し、基板10について原料ガスの流れの上流側の成長温度は上流側以外(中央側および下流側)の成長温度より高い。成長温度の低い中央側および下流側においてはTMGが分解されにくく、Cの取り込みが促進される。取り込まれたCは第2GaN層12dに拡散する。このため第2GaN層12dにおけるC濃度は、第1GaN層12cよりも高くなる。Cはアクセプタとしてドナーを補償するため、図9に示したようにリーク電流を低減することができる。この結果、実施例1によれば、電子供給層14のAl組成比および厚さの均一化とリーク電流の低減とを両立することができる。
第1GaN層12cおよび第2GaN層12dの両方において、中央側および下流側の成長温度を低くすると、炭素の取り込み量が多くなり、リーク電流を抑制できると考えられる。しかし、GaN層12中の炭素の濃度が高くなりすぎる恐れがある。半導体装置110を高周波信号で動作させた際、炭素はキャリアである電子またはホールの捕獲と放出とを繰り返す。このため、GaN層12全体で炭素の濃度が高いと電流ドリフトが発生する。また、第1GaN層12cの成長温度を低くすると、ピットが発生しやすくなる。第1GaN層12cにピットが発生すると、第2GaN層12dおよび窒化物半導体層もピットを含んで成長し、ピットに起因するリーク電流が増大する可能性がある。
電流ドリフトおよびピットの発生を抑制するために、第1GaN層12cを成長する際、基板10について原料ガスの流れの上流側(一方側)から下流側(他方側)にかけての成長温度の差は、第2GaN層12dを成長する際の成長温度の差より小さくする。これにより第1GaN層12c中の炭素濃度は第2GaN層12d中の濃度より低くなり、電流ドリフトが抑制される。また、第1GaN層12cにおいてピットの発生が抑制される、この結果、第2GaN層12dおよびその上の層においてもピットの発生が抑制される。
第2GaN層12dにおける炭素濃度は、例えば1.8×1016atoms/cm以上であり、2.0×1016atoms/cm以上であることが好ましい。一方、第1GaN層12cにおける炭素濃度は例えば1.5×1016atoms/cm程度である。
第2GaN層12dを成長する工程において、上流側と下流側とで平均した成長温度は、第1GaN層12cを成長する工程における平均した成長温度より低い。この結果、第2GaN層12dへの炭素の取り込みが効果的に促進され、炭素濃度が高まる。このためリーク電流が低減する。また、上記のように第1GaN層12cの炭素濃度は低いため、電流ドリフトを抑制することができる。第1GaN層12c全体の成長温度が高いため、ピットの発生が抑制される。
表4に示したように、第2GaN層12dを成長する際の、基板10について原料ガスの流れの上流側の成長温度は第1GaN層12cの成長温度に維持し、上流側以外の成長温度を第1GaN層12cの成長温度より低くする。このため第2GaN層12dは全体として第1GaN層12cより低い成長温度で成長する。したがって第2GaN層12dの炭素濃度が高くなり、リーク電流を低減することができる。また上記のように電流ドリフトおよびピットの発生を抑制することができる。
GaN層12全体で成長温度を低くし、電子供給層14の成長では、基板10について原料ガスの流れの上流側の成長温度を高くすることで、リーク電流の抑制と、電子供給層14の厚さおよびAl組成比の均一化とを両立できるとも考えられる。しかし二次元電子ガス(2DEG)の分布が悪化する恐れがある。すなわち、GaN層12の成長後から温度変化が完了するまで層の成長を停止する必要がある。成長を停止している間、GaN層12の表面から窒素(N)が抜け、GaN層12と電子供給層14との界面に結晶欠陥が生じる恐れがある。GaN層12の表面に不純物が付着し、GaN層12および電子供給層14に拡散する恐れもある。この結果、2DEGの分布が悪化する可能性がある。
そこで第1GaN層12cの成長工程と第2GaN層12dの成長工程との間でその成長温度を変化させ、電子供給層14を成長する工程と第2GaN層12dを成長する工程とでは成長温度を変更しないことが好ましい。すなわち、電子供給層14を成長する際に、基板10について原料ガスの流れの上流側の成長温度は、第2GaN層12dを成長する際の原料ガスの流れの上流側の成長温度に維持し、上流側以外の成長温度は第2GaN層12dを成長する際の基板10について上流側以外の成長温度に維持する。第2GaN層12dの成長と電子供給層14の成長との間で温度変化をせず、両者を連続して成長するため、GaN層12の表面における不純物の付着およびピットの発生を抑制することができる。この結果、結晶性の高い電子供給層14を成長することができる。
GaN層12全体において炭素濃度が高いと、電流ドリフトが生じる恐れがある。そこで第1GaN層12cの膜厚が第2GaN層12dより厚いことが好ましい。炭素濃度の高い第2GaN層12dが薄いため、電流ドリフトが抑制される。成長温度が高いため第1GaN層12cのピットは少ない。このため第1GaN層12cを厚くすることで、窒化物半導体層19の結晶性が向上する。第1GaN層12cの厚さは例えば0.5μm以上とすることができる。
第1GaN層12cの成長後から第2GaN層12dの成長開始までの成長停止中に、第1GaN層12cの表面に結晶欠陥が生じる恐れがある。結晶欠陥による2DEGの分布の悪化を抑制するため、第2GaN層12dを薄くし、2DEGの形成される部分を第1GaN層12cと第2GaN層12dとの界面から離すことが好ましい。第2GaN層12dの厚さは例えば0.2μm以下とすることができる。
第2GaN層12dおよび電子供給層14の成長において、基板10について原料ガスの流れの上流側の成長温度は上流側以外の成長温度より例えば5℃高い。これにより電子供給層14のAl組成比および厚さをより均一に近づけることができる。したがってHEMTの閾値電圧および飽和電流などの変動を抑制することができる。また第2GaN層12dの炭素濃度が高くなり、リーク電流を効果的に低減することができる。上流側の成長温度は上流側以外の成長温度に比べ5℃以上高いことが好ましい。成長温度の差は例えば15℃以下、20℃以下などとすることができる。
図2(a)および図2(b)に示すように、MOCVD装置のサセプタ20に基板10を配置すると、基板10の一方側(MOCVD装置の中央側)から他方側(同装置の周辺部)に向けて原料ガスが流れる。サセプタ20の下のヒータ30、32および34の出力を調整し、各基板10において表4に示したような成長温度とする。これにより複数の基板10上に、2つの第1GaN層12cおよび第2GaN層12dと、厚さおよびAl組成比が均一な電子供給層14とを成長し、さらにリーク電流を抑制することができる。
実施例2において述べるように、成長圧力を低くすることで炭素の取り込みが促進される。表4に示したように、第1GaN層12c、第2GaN層12dおよび電子供給層14を成長する際の成長圧力は互いに等しい。このため第2GaN層12dへの過剰な炭素の取り込みが抑制され、電流ドリフトが抑制される。
実施例2では、第2GaN層12dおよび電子供給層14を成長する際の基板10について原料ガスの流れの上流側の成長温度を下流側よりも高くし、かつ第2GaN層12dを第1GaN層12cに比べて低圧で成長する。実施例1と同様の構成については説明を省略する。半導体装置の構成は実施例1と同じである。
(半導体装置の製造方法)
実施例2に係る半導体装置の製造方法について説明する。表5に実施例2における成長条件を示す。
Figure 2018116971
表5に示すように、第1GaN層12cの成長温度は面内で同一であり、例えば1060℃である。一方、第2GaN層12dの成長温度は上流側と下流側とで異なる。上流側の成長温度は例えば1065℃であり、第1GaN層12cの成長温度より高い。中央側および下流側の成長温度は上流側より低く、例えば1060℃である。第1GaN層12cの成長圧力は120Torrであり、第2GaN層12d、電子供給層14および保護層16の成長圧力は100Torrである。他の条件は表1および表4に示したものと同じである。
核生成層11の成長後、基板10の温度を1060℃、MOCVD装置内の圧力を120Torrとする。原料ガスとして50sccmのTMG、および20slmのNHを供給し、図7(a)に示すように第1GaN層12cをエピタキシャル成長する。第1GaN層12cの成長後、原料ガスの供給を停止する。
原料ガスの停止中に、図2(b)に示したヒータ30、32および34の出力を調整し、基板10について原料ガスの流れの上流側の温度を1065℃まで上昇させ、上流側以外の温度は1060℃に維持する。また、MOCVD装置内の圧力を100Torrに低下させる。温度および圧力を変更した後、原料ガスとして50sccmのTMG、および20slmのNHを供給し、図7(b)に示すように第2GaN層12dを成長する。さらに成長温度および成長圧力を変化させずに、表5に示した原料ガスを供給し、電子供給層14および保護層16を成長する。
実施例2によれば、実施例1と同様に、電子供給層14を成長する際の基板10について原料ガスの流れの上流側の成長温度が上流側以外よりも高いため、電子供給層14中のAl組成比およびその厚さを均一にすることができる。また、第2GaN層12dの成長圧力は第1GaN層12cの成長圧力より低い。このため、TMA中の炭素の第2GaN層12dへの取り込みが促進される。第2GaN層12dの炭素の濃度は例えば1.8×1016atoms/cm以上であり、第1GaN層12cにおける炭素の濃度より高い。この結果、第2GaN層12d中の炭素がアクセプタとしてドナーを補償し、リーク電流が低減する。以上のように、実施例2によれば、電子供給層14のAl組成比および厚さの均一化とリーク電流の低減とを両立することができる。
第1GaN層12cおよび第2GaN層12dの両方において成長圧力を例えば100Torrなどと低くすると、GaN層12全体において炭素濃度が高くなり、電流ドリフトが発生する恐れがある。電流ドリフトを抑制するため、第1GaN層12cの成長圧力を高くし、第2GaN層12dの成長圧力を低くすることが好ましい。これにより第1GaN層12cの炭素濃度は第2GaN層12dより低くなり、電流ドリフトが抑制される。第2GaN層12dの成長圧力は例えば110Torr以下などとすることが好ましい。
第2GaN層12dを成長する際の基板10について原料ガスの流れの上流側の成長温度は第1GaN層12cの成長温度より高く、第2GaN層12dの上流側以外の成長温度は第1GaN層12cの成長温度に維持する。このため、第2GaN層12d全体の成長温度は第1GaN層12c全体の成長温度より高くなる。これにより第2GaN層12dに炭素が過剰に取り込まれることを抑制し、電流ドリフトを抑制することができる。
実施例1および2において、半導体装置の耐湿性向上のため、窒化物半導体層19の上に絶縁膜を設けてもよい。絶縁膜は例えば窒化シリコン(SiN)、酸化シリコン(SiO)、酸窒化(SiON)などの絶縁体により形成される。
実施例1および2に係る半導体基板にはHEMT以外のトランジスタ、およびトランジスタ以外の半導体素子を形成してもよい。半導体基板にソース電極13、ドレイン電極15およびゲート電極17以外の電極などを形成してもよい。
保護層はGaN以外の窒化物半導体で形成してもよい。すなわち保護層は、GaNおよびAlGaN以外に窒素(N)を含む半導体、例えば窒化インジウムガリウム(InGaN)、窒化インジウム(InN)、窒化アルミニウムインジウム(AlInN)、および窒化アルミニウムインジウムガリウム(AlInGaN)などを含んでもよい。基板10はSiCの他、シリコン(Si)、サファイア、GaNなどにより形成されてもよい。
以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
10 基板
11 核生成層
12 GaN層
12a バッファ層
12b チャネル層
12c 第1GaN層
12d 第2GaN層
13 ソース電極
14 電子供給層
15 ドレイン電極
16 保護層
17 ゲート電極
19 窒化物半導体層
20 サセプタ
22 ポケット
24 シャワーヘッド
25、26 孔
27 軸
30、32、34 ヒータ
90、100 半導体基板
92、110 半導体装置

Claims (8)

  1. 基板の一方側から前記一方側とは反対の側に原料ガスを供給し、前記基板上に第1窒化ガリウム層、第2窒化ガリウム層、窒化アルミニウムガリウム層の順にMOCVD法を用いて成長する半導体基板の製造方法であって、
    前記第1窒化ガリウム層を成長する工程において、前記基板の前記一方側の温度は前記基板の前記他方側の温度よりも高く、前記一方側の温度と前記他方側の温度の差は、前記第2窒化ガリウム層を成長する工程における前記基板の前記一方側の温度と前記他方側の温度の差より小さく、
    前記第2窒化ガリウム層を成長する工程及び前記窒化アルミニウムガリウム層を成長する工程において、前記基板の前記一方側の温度は前記他方側の温度よりも高い半導体基板の製造方法。
  2. 前記第2窒化ガリウム層を成長する工程における、前記基板の前記一方側の温度と前記他方側の温度の平均温度は、前記第1窒化ガリウム層を成長する工程における前記基板の前記一方側の温度と前記基板の前記他方側の温度の平均温度より低い請求項1に記載の半導体基板の製造方法。
  3. 前記第2窒化ガリウムを成長する工程における前記基板の前記一方側の温度を、前記第1窒化ガリウムを成長する工程における前記基板の前記一方側の温度に維持し、前記基板の前記他方側の温度を、前記第1窒化ガリウムを成長する工程における前記基板の前記他方側の温度より低くする請求項1または2に記載の半導体基板の製造方法。
  4. 前記第2窒化ガリウム層を成長する工程における前記基板の前記一方側の温度を、前記第1窒化ガリウム層を成長する工程における前記基板の前記一方側の温度よりも高くし、前記基板の前記他方側の温度を、前記第1窒化ガリウム層を成長する工程における前記基板の前記他方側の温度に維持し、
    前記第2窒化ガリウム層を成長する工程における成長圧力を、前記第1窒化ガリウム層を成長する工程における成長圧力よりも低くする請求項1に記載の半導体基板の製造方法。
  5. 前記窒化アルミニウムガリウム層を成長する工程は、前記基板の一方側の温度を、前記第2窒化ガリウム層を成長する工程における前記基板の前記一方側の温度に維持し、
    前記基板の前記他方側の温度を、前記第2窒化ガリウム層を成長する工程における前記基板の前記他方側の温度に維持する請求項1から4のいずれか一項に記載の半導体基板の製造方法。
  6. 前記第1窒化ガリウム層を成長する工程は、前記第2窒化ガリウム層の膜厚より厚くなるように成長する工程である請求項1から5のいずれか一項に記載の半導体基板の製造方法。
  7. 前記第2窒化ガリウム層を成長する工程および前記窒化アルミニウムガリウム層を成長する工程における前記基板の前記一方側の温度は、前記基板の前記他方側の温度より少なくとも5℃高い請求項1から6のいずれか一項に記載の半導体基板の製造方法。
  8. 前記第2窒化ガリウム層を成長する工程は、前記第1窒化ガリウム層の炭素濃度よりも高くなるように成長する工程である請求項1に記載の半導体基板の製造方法。
JP2017005207A 2016-08-26 2017-01-16 半導体基板の製造方法 Active JP6819009B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2017005207A JP6819009B2 (ja) 2017-01-16 2017-01-16 半導体基板の製造方法
CN201710742634.8A CN107785243B (zh) 2016-08-26 2017-08-25 形成氮化物半导体层的工艺
US15/686,755 US10056252B2 (en) 2016-08-26 2017-08-25 Process of forming nitride semiconductor layers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017005207A JP6819009B2 (ja) 2017-01-16 2017-01-16 半導体基板の製造方法

Publications (2)

Publication Number Publication Date
JP2018116971A true JP2018116971A (ja) 2018-07-26
JP6819009B2 JP6819009B2 (ja) 2021-01-27

Family

ID=62985384

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017005207A Active JP6819009B2 (ja) 2016-08-26 2017-01-16 半導体基板の製造方法

Country Status (1)

Country Link
JP (1) JP6819009B2 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004103713A (ja) * 2002-09-06 2004-04-02 Hitachi Cable Ltd 半導体製造装置
JP2006261649A (ja) * 2005-02-21 2006-09-28 Mitsubishi Chemicals Corp 窒化物半導体材料および窒化物半導体結晶の製造方法
JP2008258508A (ja) * 2007-04-06 2008-10-23 Sharp Corp 気相成長装置及び気相成長方法
WO2016039177A1 (ja) * 2014-09-09 2016-03-17 シャープ株式会社 窒化物半導体積層体の製造方法および窒化物半導体積層体
JP2016167554A (ja) * 2015-03-10 2016-09-15 住友電気工業株式会社 高電子移動度トランジスタ及び高電子移動度トランジスタの製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004103713A (ja) * 2002-09-06 2004-04-02 Hitachi Cable Ltd 半導体製造装置
JP2006261649A (ja) * 2005-02-21 2006-09-28 Mitsubishi Chemicals Corp 窒化物半導体材料および窒化物半導体結晶の製造方法
JP2008258508A (ja) * 2007-04-06 2008-10-23 Sharp Corp 気相成長装置及び気相成長方法
WO2016039177A1 (ja) * 2014-09-09 2016-03-17 シャープ株式会社 窒化物半導体積層体の製造方法および窒化物半導体積層体
JP2016167554A (ja) * 2015-03-10 2016-09-15 住友電気工業株式会社 高電子移動度トランジスタ及び高電子移動度トランジスタの製造方法

Also Published As

Publication number Publication date
JP6819009B2 (ja) 2021-01-27

Similar Documents

Publication Publication Date Title
JP5374011B2 (ja) 窒化物半導体装置
US7749828B2 (en) Method of manufacturing group III Nitride Transistor
JP5274245B2 (ja) 化合物半導体構造とその製造方法
US8987015B2 (en) Method for fabricating semiconductor device
US8785942B2 (en) Nitride semiconductor substrate and method of manufacturing the same
US9806183B2 (en) Stress control on thin silicon substrates
US7947578B2 (en) Method for fabricating semiconductor device
TW201431084A (zh) GaN半導體裝置及其形成方法
JP6760556B2 (ja) 半導体基板の製造方法
CN107785243B (zh) 形成氮化物半导体层的工艺
US11094539B2 (en) Method for manufacturing nitride semiconductor substrate and nitride semiconductor substrate
JP2018101701A (ja) 半導体基板およびその製造方法
JP2007123824A (ja) Iii族窒化物系化合物半導体を用いた電子装置
JP6519920B2 (ja) 半導体基板の製造方法、及び半導体装置の製造方法
JP6819009B2 (ja) 半導体基板の製造方法
US11201217B2 (en) Nitride semiconductor substrate
JP4329984B2 (ja) Iii−v族窒化物半導体の層構造体、その製造方法
JP2005353817A (ja) 電界効果トランジスタ及びその製造方法
US8283240B2 (en) Method for fabricating semiconductor device
JP2012156546A (ja) 窒化物半導体装置、エピタキシャル基板および窒化ガリウム系エピタキシャル膜を形成する方法
JP6753634B2 (ja) 半導体装置の製造方法
JP2024002342A (ja) Iii族窒化物半導体の製造方法

Legal Events

Date Code Title Description
A625 Written request for application examination (by other person)

Free format text: JAPANESE INTERMEDIATE CODE: A625

Effective date: 20191121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200929

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200930

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201120

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201201

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201210

R150 Certificate of patent or registration of utility model

Ref document number: 6819009

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250