JP2018103556A - Light-emitting device - Google Patents
Light-emitting device Download PDFInfo
- Publication number
- JP2018103556A JP2018103556A JP2016255159A JP2016255159A JP2018103556A JP 2018103556 A JP2018103556 A JP 2018103556A JP 2016255159 A JP2016255159 A JP 2016255159A JP 2016255159 A JP2016255159 A JP 2016255159A JP 2018103556 A JP2018103556 A JP 2018103556A
- Authority
- JP
- Japan
- Prior art keywords
- light
- light emitting
- voltage
- emitting device
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 claims description 22
- 239000000758 substrate Substances 0.000 description 17
- 238000010586 diagram Methods 0.000 description 10
- 238000000034 method Methods 0.000 description 9
- 239000010408 film Substances 0.000 description 8
- 229910045601 alloy Inorganic materials 0.000 description 7
- 239000000956 alloy Substances 0.000 description 7
- 239000000463 material Substances 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- 238000001514 detection method Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 239000004925 Acrylic resin Substances 0.000 description 3
- 229920000178 Acrylic resin Polymers 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 230000005525 hole transport Effects 0.000 description 3
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 3
- 239000002861 polymer material Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 229910001148 Al-Li alloy Inorganic materials 0.000 description 2
- 229910019015 Mg-Ag Inorganic materials 0.000 description 2
- 229910019086 Mg-Cu Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- XIRPMPKSZHNMST-UHFFFAOYSA-N 1-ethenyl-2-phenylbenzene Chemical group C=CC1=CC=CC=C1C1=CC=CC=C1 XIRPMPKSZHNMST-UHFFFAOYSA-N 0.000 description 1
- MVWPVABZQQJTPL-UHFFFAOYSA-N 2,3-diphenylcyclohexa-2,5-diene-1,4-dione Chemical class O=C1C=CC(=O)C(C=2C=CC=CC=2)=C1C1=CC=CC=C1 MVWPVABZQQJTPL-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- XDTMQSROBMDMFD-UHFFFAOYSA-N Cyclohexane Chemical compound C1CCCCC1 XDTMQSROBMDMFD-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- YNPNZTXNASCQKK-UHFFFAOYSA-N Phenanthrene Natural products C1=CC=C2C3=CC=CC=C3C=CC2=C1 YNPNZTXNASCQKK-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- DGEZNRSVGBDHLK-UHFFFAOYSA-N [1,10]phenanthroline Chemical compound C1=CN=C2C3=NC=CC=C3C=CC2=C1 DGEZNRSVGBDHLK-UHFFFAOYSA-N 0.000 description 1
- XGQBAQHNKOWRLL-UHFFFAOYSA-N [Eu].C(C1=CC=CC=C1)(=O)C(C(C1=CC=CC=C1)=O)C1=C(C(=NC2=C3N=CC=CC3=CC=C12)C(C(C1=CC=CC=C1)=O)C(C1=CC=CC=C1)=O)C(C(C1=CC=CC=C1)=O)C(C1=CC=CC=C1)=O Chemical compound [Eu].C(C1=CC=CC=C1)(=O)C(C(C1=CC=CC=C1)=O)C1=C(C(=NC2=C3N=CC=CC3=CC=C12)C(C(C1=CC=CC=C1)=O)C(C1=CC=CC=C1)=O)C(C(C1=CC=CC=C1)=O)C(C1=CC=CC=C1)=O XGQBAQHNKOWRLL-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 150000004984 aromatic diamines Chemical class 0.000 description 1
- 229910052790 beryllium Inorganic materials 0.000 description 1
- ATBAMAFKBVZNFJ-UHFFFAOYSA-N beryllium atom Chemical compound [Be] ATBAMAFKBVZNFJ-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 125000000609 carbazolyl group Chemical class C1(=CC=CC=2C3=CC=CC=C3NC12)* 0.000 description 1
- 239000011365 complex material Substances 0.000 description 1
- 229920000547 conjugated polymer Polymers 0.000 description 1
- 150000004696 coordination complex Chemical class 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000007850 fluorescent dye Substances 0.000 description 1
- 229920001109 fluorescent polymer Polymers 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- RBTKNAXYKSUFRK-UHFFFAOYSA-N heliogen blue Chemical compound [Cu].[N-]1C2=C(C=CC=C3)C3=C1N=C([N-]1)C3=CC=CC=C3C1=NC([N-]1)=C(C=CC=C3)C3=C1N=C([N-]1)C3=CC=CC=C3C1=N2 RBTKNAXYKSUFRK-UHFFFAOYSA-N 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 150000004866 oxadiazoles Chemical class 0.000 description 1
- RZTDESRVPFKCBH-UHFFFAOYSA-N p-Tol-Tol-p Natural products C1=CC(C)=CC=C1C1=CC=C(C)C=C1 RZTDESRVPFKCBH-UHFFFAOYSA-N 0.000 description 1
- FVDOBFPYBSDRKH-UHFFFAOYSA-N perylene-3,4,9,10-tetracarboxylic acid Chemical class C=12C3=CC=C(C(O)=O)C2=C(C(O)=O)C=CC=1C1=CC=C(C(O)=O)C2=C1C3=CC=C2C(=O)O FVDOBFPYBSDRKH-UHFFFAOYSA-N 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- IEQIEDJGQAUEQZ-UHFFFAOYSA-N phthalocyanine Chemical compound N1C(N=C2C3=CC=CC=C3C(N=C3C4=CC=CC=C4C(=N4)N3)=N2)=C(C=CC=C2)C2=C1N=C1C2=CC=CC=C2C4=N1 IEQIEDJGQAUEQZ-UHFFFAOYSA-N 0.000 description 1
- -1 poly (p-phenylene vinylene) Polymers 0.000 description 1
- 229920000553 poly(phenylenevinylene) Polymers 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 125000001424 substituent group Chemical group 0.000 description 1
- TVIVIEFSHFOWTE-UHFFFAOYSA-K tri(quinolin-8-yloxy)alumane Chemical compound [Al+3].C1=CN=C2C([O-])=CC=CC2=C1.C1=CN=C2C([O-])=CC=CC2=C1.C1=CN=C2C([O-])=CC=CC2=C1 TVIVIEFSHFOWTE-UHFFFAOYSA-K 0.000 description 1
- 125000006617 triphenylamine group Chemical group 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Abstract
Description
本発明は、有機エレクトロルミネッセンス（Organic Electro Luminescence：ＯＥＬ）素子あるいは有機ＬＥＤ（Organic Light Emitting diode：ＯＬＥＤ)素子等の発光素子を備えた発光装置に関するものである。 The present invention relates to a light emitting device including a light emitting element such as an organic electroluminescence (OEL) element or an organic LED (Organic Light Emitting diode: OLED) element.
従来の発光装置の１例を図３に示す。図３（ａ）は発光装置の全体の平面図、（ｂ）は（ａ）のＡ部及びＩＣ，ＬＳＩ等から成る駆動素子３４を拡大して示す回路図である。この発光装置は、有機ＬＥＤプリンタヘッド（ＯＬＥＤＰＨ）に適用されるものであり、ガラス基板等から成る長板状の基板３１の一面に、複数の発光素子３３の発光（点灯）をそれぞれ駆動する複数の駆動回路ブロック３２と、基板３１の長手方向に沿って２列（２行または２段）に並べられて配置された複数の発光素子３３と、駆動回路ブロック３２を構成する配線及び駆動回路ブロック３２と発光素子３３を接続する配線とが、ＣＶＤ（Chemical Vapor Deposition）法等の薄膜形成法によって形成されている。複数の駆動回路ブロック３２は、複数の発光素子３３の列に沿って列状に並べられており、例えば１つの駆動回路ブロック３２が４００個の発光素子３３を駆動するものであり、その駆動回路ブロック３２が２０個並べられている。従って、発光素子３３は合計で８０００個ある。また、基板３１の一面の一端部には駆動回路ブロック３２及び発光素子３３を駆動し発光素子３３の発光を制御する駆動素子３４が、チップオングラス（Chip On Glass：ＣＯＧ）方式等の実装方法によって、設置されている。また、基板３１の一面における駆動素子３４設置部の近傍の縁部に、フレキシブル回路基板（Flexible Printed Circuit：ＦＰＣ）３５が設置されている。このＦＰＣ３５は、駆動素子３４との間で駆動信号、制御信号等を入出力する。なお、図３において、符号３７で示す部位は、駆動素子３４と駆動回路ブロック３２を接続するデータ配線等の配線である。 An example of a conventional light emitting device is shown in FIG. FIG. 3A is a plan view of the entire light emitting device, and FIG. 3B is a circuit diagram showing an enlarged view of the drive element 34 made up of part A of FIG. This light-emitting device is applied to an organic LED printer head (OLEDPH), and a plurality of light-emitting elements 33 that drive light emission (lighting) of a plurality of light-emitting elements 33 on one surface of a long plate-like substrate 31 made of a glass substrate or the like. Drive circuit block 32, a plurality of light emitting elements 33 arranged in two columns (two rows or two stages) along the longitudinal direction of the substrate 31, and wiring and drive circuit blocks constituting the drive circuit block 32 The wiring connecting the light emitting element 33 and the light emitting element 33 is formed by a thin film forming method such as a CVD (Chemical Vapor Deposition) method. The plurality of drive circuit blocks 32 are arranged in a line along the row of the plurality of light emitting elements 33. For example, one drive circuit block 32 drives 400 light emitting elements 33. Twenty blocks 32 are arranged. Accordingly, the total number of light emitting elements 33 is 8000. Further, a driving element 34 that drives the driving circuit block 32 and the light emitting element 33 to control light emission of the light emitting element 33 is mounted on one end of one surface of the substrate 31 by a chip-on-glass (COG) mounting method or the like. It is installed by. In addition, a flexible printed circuit (FPC) 35 is installed on an edge portion of the one surface of the substrate 31 in the vicinity of the drive element 34 installation portion. The FPC 35 inputs and outputs drive signals, control signals, and the like with the drive element 34. In FIG. 3, a portion indicated by reference numeral 37 is a wiring such as a data wiring that connects the driving element 34 and the driving circuit block 32.
図３（ｂ）に示すように、２列を成す２個の発光素子33a,33bに対して１組の駆動回路が形成されており、１組の駆動回路は、シフトレジスタ４０、論理和否定（ＮＯＲ）回路４１、インバータ４２、ＣＭＯＳトランスファゲート素子43a,43b、薄膜トランジスタ（Thin Film Transistor：ＴＦＴ）44a,44bを有している。ＴＦＴ44a,44bの各ドレイン電極に有機ＬＥＤ素子等から成る発光素子33a,33bがそれぞれ接続されている。また、ＴＦＴ44a，44bのそれぞれは、ゲート電極とソース電極との間の接続線上に容量素子45a，45bが接続されている。 As shown in FIG. 3B, a set of drive circuits is formed for the two light emitting elements 33a and 33b in two rows. The set of drive circuits includes a shift register 40, a logical sum negation. (NOR) circuit 41, inverter 42, CMOS transfer gate elements 43a and 43b, and thin film transistors (TFT) 44a and 44b. Light-emitting elements 33a and 33b made of organic LED elements or the like are connected to the drain electrodes of the TFTs 44a and 44b, respectively. In each of the TFTs 44a and 44b, capacitive elements 45a and 45b are connected on a connection line between the gate electrode and the source electrode.
１組の駆動回路は、以下のように順次動作する。シフトレジスタ４０は、クロック端子（ＣＬＫ）にハイ（「１」）のクロック信号（ＣＬＫ）が入力されるとともに入力端子（ｉｎ）にハイの同期信号（Ｖｓｙｎｃ）が入力されたときに、出力端子（Ｑ）からハイ（Ｈ：「１」）の信号が出力されるとともに反転出力端子（ＸＱ）からロー（Ｌ：「０」）の信号が出力される。次に、ＮＯＲ回路４１は、反転出力端子（ＸＱ）からローの信号が入力されるとともに反転イネーブル信号（ＸＥＮＢ）であるローの信号が入力されて、ハイの信号を出力する。次に、インバータ４２はローの信号を出力する。次に、ＣＭＯＳトランスファゲート素子43aは、ｎ型ＭＯＳトランジスタのゲート電極にＮＯＲ回路４１からのハイの信号が入力されるとともにｐ型ＭＯＳトランジスタのゲート電極にインバータ４２からローの信号が入力されてオン状態となり、データ信号（ＤＡＴＡ１１）を出力する。次に、データ信号（ＤＡＴＡ１１）がＴＦＴ44aのゲート電極に入力されてＴＦＴ44aがオン状態となり、データ信号（ＤＡＴＡ１１）に応じた電源電圧（ＶＤＤ）による電源電流が発光素子33aに供給される。同時に、ＣＭＯＳトランスファゲート素子43bは、ｎ型ＭＯＳトランジスタのゲート電極部にＮＯＲ回路４１からのハイの信号が入力されるとともにｐ型ＭＯＳトランジスタのゲート電極部にインバータ４２からローの信号が入力されてオン状態となり、データ信号（ＤＡＴＡ１２）を出力する。次に、データ信号（ＤＡＴＡ１２）がＴＦＴ44bのゲート電極に入力されてＴＦＴ44bがオン状態となり、データ信号（ＤＡＴＡ１２）に応じた電源電圧（ＶＤＤ）による電源電流が発光素子33bに供給される。以上の一連の動作が、次段の駆動回路によって順次実行されていき、すべての発光素子３３が順次発光していく。 One set of drive circuits operates sequentially as follows. The shift register 40 has an output terminal when a high (“1”) clock signal (CLK) is input to the clock terminal (CLK) and a high synchronization signal (Vsync) is input to the input terminal (in). A high (H: “1”) signal is output from (Q) and a low (L: “0”) signal is output from the inverting output terminal (XQ). Next, the NOR circuit 41 receives a low signal from the inverting output terminal (XQ) and a low signal that is the inverting enable signal (XENB), and outputs a high signal. Next, the inverter 42 outputs a low signal. Next, the CMOS transfer gate element 43a is turned on when a high signal from the NOR circuit 41 is input to the gate electrode of the n-type MOS transistor and a low signal is input from the inverter 42 to the gate electrode of the p-type MOS transistor. Then, the data signal (DATA11) is output. Next, the data signal (DATA11) is input to the gate electrode of the TFT 44a, the TFT 44a is turned on, and a power supply current by a power supply voltage (VDD) corresponding to the data signal (DATA11) is supplied to the light emitting element 33a. At the same time, in the CMOS transfer gate element 43b, a high signal from the NOR circuit 41 is input to the gate electrode portion of the n-type MOS transistor and a low signal from the inverter 42 is input to the gate electrode portion of the p-type MOS transistor. Turns on and outputs a data signal (DATA 12). Next, the data signal (DATA 12) is input to the gate electrode of the TFT 44b, the TFT 44b is turned on, and a power source current by a power source voltage (VDD) corresponding to the data signal (DATA 12) is supplied to the light emitting element 33b. The series of operations described above are sequentially executed by the drive circuit at the next stage, and all the light emitting elements 33 emit light sequentially.
また図４は、他の従来例を示す図であり、基板３１の長手方向に沿って４列（４行または４段）に並べられて配置された複数の発光素子３３を有する構成を示す。この場合、上側２列の発光素子３３群に電源電流を供給する上側の駆動回路ブロック３２群と、下側２列の発光素子３３群に電源電流を供給する下側の駆動回路ブロック３２群と、を有している。 FIG. 4 is a diagram showing another conventional example, and shows a configuration having a plurality of light emitting elements 33 arranged in four columns (four rows or four stages) along the longitudinal direction of the substrate 31. In this case, an upper drive circuit block 32 group for supplying a power source current to the upper two rows of light emitting elements 33 group, and a lower drive circuit block 32 group for supplying a power source current to the lower two rows of light emitting elements 33 group, ,have.
また、図３、図４に示すように、基板３１の発光素子搭載面の周縁部と、封止基板３６の基板３１に対向する面の周縁部とが、シール部材３８によって接着され封止されている。そして、シール部材３８の内側の空間には、アクリル樹脂等から成る絶縁層（図５の絶縁層５９に相当する）が、駆動回路ブロック３２、発光素子３３、配線３７等のほとんどを覆うように配置されている。 As shown in FIGS. 3 and 4, the peripheral portion of the light emitting element mounting surface of the substrate 31 and the peripheral portion of the surface of the sealing substrate 36 facing the substrate 31 are bonded and sealed by a sealing member 38. ing. An insulating layer made of acrylic resin or the like (corresponding to the insulating layer 59 in FIG. 5) covers most of the drive circuit block 32, the light emitting element 33, the wiring 37, and the like in the space inside the seal member 38. Is arranged.
図５は、図４のＢ部を拡大して示す部分拡大平面図、図６は、図５のＣ１−Ｃ２線における断面図である。これらの図に示すように、発光装置は、ガラス基板等の透光性を有する基板５１上に形成されたＴＦＴ６２と、ＴＦＴ６２上にアクリル樹脂、窒化シリコン（ＳｉＮx）等から成る絶縁層５７を挟んで積層された有機発光体部７１、及び有機発光体部７１とＴＦＴ６２のドレイン電極56bとを導電接続するコンタクトホール７２を含んでいる。有機発光体部７１は、ＴＦＴ６２の側からコンタクトホール７２に電気的に接続された第１電極層５８、有機発光層６０、第２電極層６１が積層されており、絶縁層５７及び第１電極層５８上に有機発光層６０を囲むようにアクリル樹脂等から成る他の絶縁層５９が形成されている。 FIG. 5 is a partially enlarged plan view showing the portion B in FIG. 4 in an enlarged manner, and FIG. 6 is a cross-sectional view taken along line C1-C2 in FIG. As shown in these drawings, the light-emitting device includes a TFT 62 formed on a light-transmitting substrate 51 such as a glass substrate, and an insulating layer 57 made of acrylic resin, silicon nitride (SiN x ), or the like on the TFT 62. The organic light-emitting body portion 71 is sandwiched and the contact hole 72 that conductively connects the organic light-emitting body portion 71 and the drain electrode 56b of the TFT 62 is included. The organic light emitting unit 71 includes a first electrode layer 58, an organic light emitting layer 60, and a second electrode layer 61 that are electrically connected to the contact hole 72 from the TFT 62 side, and an insulating layer 57 and a first electrode. On the layer 58, another insulating layer 59 made of acrylic resin or the like is formed so as to surround the organic light emitting layer 60.
また、図５、図６において、符号33Lで示す部位は第１電極層５８及び第２電極層６１によって有機発光層６０に直接的に電界が印加されて発光する発光部である。発光素子３３は、平面視で、発光部33L、その周囲の第１電極層５８及び有機発光層６０を含む部位である。また、第１電極層５８が陽極であってインジウム錫酸化物（Indium Tin Oxide ：ＩＴＯ）等の透明電極から成り、第２電極層６１が陰極であってＡｌ，Ａｌ−Ｌｉ合金，Ｍｇ−Ａｇ合金（Ａｇを５〜１０重量％程度含む），Ｍｇ−Ｃｕ合金（Ｃｕを５〜１０重量％程度含む）等の仕事関数が約４．０Ｖ以下と低く遮光性、光反射性を有する金属、合金から成る場合、有機発光層６０で発光した光は基板５１側から出射される。即ち、発光方向（図６の白抜き矢印で示す方向）が下方（底部方向）であるボトムエミッション型の発光装置となる。一方、第１電極層５８が陰極であって上記の遮光性、光反射性を有する金属またはそれらの合金から成り、第２電極層６１が陽極であって透明電極から成る場合、発光方向が上方（頂部方向）であるトップエミッション型の発光装置となる。 5 and 6, a portion indicated by reference numeral 33 </ b> L is a light emitting portion that emits light when an electric field is directly applied to the organic light emitting layer 60 by the first electrode layer 58 and the second electrode layer 61. The light-emitting element 33 is a part including the light-emitting portion 33L, the first electrode layer 58 and the organic light-emitting layer 60 therearound in a plan view. The first electrode layer 58 is an anode and is made of a transparent electrode such as indium tin oxide (ITO), and the second electrode layer 61 is a cathode and is made of Al, Al-Li alloy, Mg-Ag. A metal having a light-shielding property and a light-reflecting property such as an alloy (containing about 5 to 10% by weight of Ag), a Mg—Cu alloy (containing about 5 to 10% by weight of Cu), etc. In the case of an alloy, light emitted from the organic light emitting layer 60 is emitted from the substrate 51 side. That is, a bottom emission type light emitting device in which the light emitting direction (the direction indicated by the white arrow in FIG. 6) is downward (bottom direction) is obtained. On the other hand, when the first electrode layer 58 is a cathode and is made of the above light-shielding and light-reflecting metals or alloys thereof, and the second electrode layer 61 is an anode and is made of a transparent electrode, the light emitting direction is upward. It becomes a top emission type light emitting device which is (top direction).
ＴＦＴ６２は、基板５１側から、ゲート電極５２、ゲート絶縁膜５３、チャネル部としてのポリシリコン膜５４及びポリシリコンに不純物をチャネル部よりも高濃度に含有させた高濃度不純物領域54aから成る半導体膜、窒化シリコン（ＳｉＮx），酸化シリコン（ＳｉＯ2）等から成る絶縁膜５５、ソース電極56a及びドレイン電極56bが、順次積層された構成を有している。なお、図５において、符号56aLで示す部位はソース電極56aにソース信号（電源電流）を伝達するソース信号線（電源配線）であり、符号52Lで示す部位はゲート電極５２にゲート信号を伝達するゲート信号線である。各ゲート信号線52Lに入力するゲート信号の電圧を制御することにより、各有機発光層６０の発光強度を制御することができる。すなわち、ソース信号線56aLは電源配線として機能する。 The TFT 62 includes, from the substrate 51 side, a semiconductor film including a gate electrode 52, a gate insulating film 53, a polysilicon film 54 as a channel portion, and a high-concentration impurity region 54a in which polysilicon contains impurities at a higher concentration than the channel portion. The insulating film 55 made of silicon nitride (SiN x ), silicon oxide (SiO 2 ), etc., the source electrode 56a, and the drain electrode 56b are sequentially stacked. In FIG. 5, a portion indicated by reference numeral 56aL is a source signal line (power supply wiring) that transmits a source signal (power supply current) to the source electrode 56a, and a portion indicated by reference numeral 52L transmits a gate signal to the gate electrode 52. This is a gate signal line. By controlling the voltage of the gate signal input to each gate signal line 52L, the light emission intensity of each organic light emitting layer 60 can be controlled. That is, the source signal line 56aL functions as a power supply wiring.
また、図７は図３（ｂ）のＤ部を拡大して示す回路図であり、駆動用のＴＦＴ44aと発光素子33aとの間の接続線上に発光制御用のＴＦＴ46aが配置されている構成を示す。この構成において、シフトレジスタ４０からの信号（Ｌ信号）及び反転イネーブル信号（ＸＥＮＢ：Ｌ信号）が入力されたＮＯＲ回路４１の出力信号（Ｈ信号）と、その出力信号を反転させるインバータ４２の出力信号（Ｌ信号）とによって、ＣＭＯＳトランスファゲート素子43aがオンし、駆動素子３４からのデータ信号（ＤＡＴＡ１２：Ｌ信号）がＣＭＯＳトランスファゲート素子43aを通ってＴＦＴ44aに入力される。このとき、ＴＦＴ44aのゲート電極とソース電極との間の接続線上に配置された容量素子45aは、ソース電極側のＶＤＤの電位（Ｈ信号の電位に相当する電位）とゲート電極側のＬ信号の電位によって充電される。またこのとき、発光制御用のＴＦＴ46aはオン状態であり、発光素子33aは発光する。引き続き発光素子33aの光量が所定の光量に達したら、発光制御用のＴＦＴ46aはオフ状態となり、発光素子33aの発光を止める。次のデータ信号（ＤＡＴＡ１２）の書き込みになると、同様にしてシフトレジスタ４０がオンし、例えば発光素子33aを発光させない場合、データ信号（ＤＡＴＡ１２）はＨ信号となる。このとき、容量素子45aは、ソース電極側のＶＤＤの電位（Ｈ信号の電位に相当する電位）とゲート電極側のＨ信号の電位によって放電される。 FIG. 7 is a circuit diagram showing an enlarged view of part D in FIG. 3B, in which a light emission control TFT 46a is arranged on the connection line between the driving TFT 44a and the light emitting element 33a. Show. In this configuration, the output signal (H signal) of the NOR circuit 41 to which the signal (L signal) and the inverted enable signal (XENB: L signal) from the shift register 40 are input, and the output of the inverter 42 that inverts the output signal. The CMOS transfer gate element 43a is turned on by the signal (L signal), and the data signal (DATA12: L signal) from the drive element 34 is input to the TFT 44a through the CMOS transfer gate element 43a. At this time, the capacitive element 45a disposed on the connection line between the gate electrode and the source electrode of the TFT 44a has a potential of VDD on the source electrode side (a potential corresponding to the potential of the H signal) and an L signal on the gate electrode side. Charged by potential. At this time, the light emission controlling TFT 46a is in an on state, and the light emitting element 33a emits light. Subsequently, when the light amount of the light emitting element 33a reaches a predetermined light amount, the light emission control TFT 46a is turned off, and the light emission of the light emitting element 33a is stopped. When the next data signal (DATA 12) is written, the shift register 40 is turned on in the same manner. For example, when the light emitting element 33a is not caused to emit light, the data signal (DATA 12) becomes an H signal. At this time, the capacitor 45a is discharged by the potential of VDD on the source electrode side (potential corresponding to the potential of the H signal) and the potential of the H signal on the gate electrode side.
また、複数のＴＦＴ46aのそれぞれは、そのゲート電極が駆動素子３４の発光制御信号入力端子ＰＷＭ１〜ＰＷＭｎ（ＰＷＭ：Pulse Width Modulation）のそれぞれに、発光制御信号線37cを介して接続されている。そして、例えば、各ＴＦＴ46aのゲート電極は発光素子33aの発光時には０Ｖのオン電圧が入力され、発光素子33aの非発光時には１４Ｖのオフ電圧が入力される。すなわち、発光素子33aのオン、オフは発光制御信号線37cを介して行われる。 Each of the plurality of TFTs 46a has a gate electrode connected to each of light emission control signal input terminals PWM1 to PWMn (PWM: Pulse Width Modulation) of the drive element 34 via a light emission control signal line 37c. For example, an ON voltage of 0 V is input to the gate electrode of each TFT 46a when the light emitting element 33a emits light, and an off voltage of 14V is input when the light emitting element 33a does not emit light. That is, the light emitting element 33a is turned on / off via the light emission control signal line 37c.
また他の従来例として、印字ヘッドに対し印字を行う為の駆動信号を出力する複数の駆動トランジスタと、複数の駆動トランジスタの各々をオンオフ制御する複数のインバータと、を有する印字駆動集積回路において、複数の駆動トランジスタをオンさせる、複数のインバータの構成素子のインピーダンスを大とした印字駆動集積回路が提案されている（例えば、特許文献１を参照）。 As another conventional example, in a print drive integrated circuit having a plurality of drive transistors that output drive signals for performing printing on the print head, and a plurality of inverters that control on / off of each of the plurality of drive transistors, There has been proposed a print driving integrated circuit that turns on a plurality of driving transistors and has a large impedance of a component of a plurality of inverters (see, for example, Patent Document 1).
しかしながら、図７に示す上記従来の発光装置においては、以下の問題点があった。すなわち、発光素子33aに駆動素子３４の電源端子（ＶＤＤ）から入力される電源電流は、温度変化等によって若干の変動が生じる。その場合、発光強度が電源電流の変動に敏感な発光素子33aの発光強度が大きく変動し、所望の発光強度からずれる場合があるという問題点があった。 However, the conventional light emitting device shown in FIG. 7 has the following problems. That is, the power supply current input from the power supply terminal (VDD) of the drive element 34 to the light emitting element 33a varies slightly due to a temperature change or the like. In that case, there has been a problem that the light emission intensity of the light emitting element 33a whose light emission intensity is sensitive to fluctuations in the power supply current fluctuates greatly and may deviate from the desired light emission intensity.
また、発光制御信号入力端子ＰＷＭ１〜ＰＷＭｎおよび発光制御信号線37cは、発光素子33aのそれぞれに対応してあるために、駆動素子３４のサイズが大きくなるとともに、発光制御信号線37cの数が膨大になり、多数の発光制御信号線37cが配置される基板３１の領域の面積が大きくなっていた。その結果、発光装置を小型化することがむつかしくなるという問題点があった。 Further, since the light emission control signal input terminals PWM1 to PWMn and the light emission control signal line 37c correspond to the respective light emitting elements 33a, the size of the drive element 34 is increased and the number of light emission control signal lines 37c is enormous. Thus, the area of the region of the substrate 31 on which many light emission control signal lines 37c are arranged is large. As a result, there is a problem that it is difficult to downsize the light emitting device.
本発明は、上記の問題点に鑑みて完成されたものであり、その目的は、発光素子の発光強度の変動が抑えられた発光装置とすることである。また、小型化された発光装置とすることである。 The present invention has been completed in view of the above problems, and an object of the present invention is to provide a light emitting device in which fluctuations in the light emission intensity of the light emitting element are suppressed. In addition, the light-emitting device is downsized.
本発明の発光装置は、発光素子と、前記発光素子に供給する電源電流の供給、非供給を制御するｐチャネル薄膜トランジスタと、を有している発光装置であって、前記ｐチャネル薄膜トランジスタは、前記電源電流の供給時に、そのゲート電極に最小オン電圧を超え閾値オン電圧未満のオン電圧を入力するゲート電圧制御回路が接続されている構成である。 The light-emitting device of the present invention is a light-emitting device that includes a light-emitting element and a p-channel thin film transistor that controls supply / non-supply of a power supply current supplied to the light-emitting element, and the p-channel thin film transistor includes: A gate voltage control circuit that inputs an on-voltage exceeding the minimum on-voltage and less than the threshold on-voltage when the power supply current is supplied is connected to the gate electrode.
本発明の発光装置は、好ましくは、前記ゲート電圧制御回路は、第１のＣＭＯＳインバータとそれに直列接続された第２のＣＭＯＳインバータを有しているとともに、前記第２のＣＭＯＳインバータの出力部が前記ｐチャネル薄膜トランジスタの前記ゲート電極に接続されており、前記第２のＣＭＯＳインバータは、それを構成するｎチャネル薄膜トランジスタのソース電極に、前記オン電圧が入力される。 In the light emitting device of the present invention, preferably, the gate voltage control circuit includes a first CMOS inverter and a second CMOS inverter connected in series thereto, and an output section of the second CMOS inverter is provided. The second CMOS inverter is connected to the gate electrode of the p-channel thin film transistor, and the on-voltage is input to the source electrode of the n-channel thin film transistor constituting the second CMOS inverter.
また本発明の発光装置は、好ましくは、前記電源電流の変動を検出する検出部と、前記電源電流の変動に応じて前記オン電圧を制御するオン電圧制御部と、を有している。 The light-emitting device of the present invention preferably includes a detection unit that detects a change in the power supply current and an on-voltage control unit that controls the on-voltage according to the change in the power supply current.
また本発明の発光装置は、好ましくは、前記ゲート電圧制御回路は、前記第１のＣＭＯＳインバータの入力部にラッチ回路が接続されている。 In the light emitting device of the present invention, it is preferable that the gate voltage control circuit has a latch circuit connected to an input portion of the first CMOS inverter.
また本発明の発光装置は、好ましくは、前記ラッチ回路は、セット端子およびリセット端子のそれぞれにシフトレジスタが接続されている。 In the light emitting device of the present invention, preferably, the latch circuit has a shift register connected to each of a set terminal and a reset terminal.
本発明の発光装置は、発光素子と、前記発光素子に供給する電源電流の供給、非供給を制御するｐチャネル薄膜トランジスタと、を有している発光装置であって、前記ｐチャネル薄膜トランジスタは、前記電源電流の供給時に、そのゲート電極に最小オン電圧を超え閾値オン電圧未満のオン電圧を入力するゲート電圧制御回路が接続されている構成であることから、以下の効果を奏する。すなわち、ｐチャネル薄膜トランジスタのゲート電極のゲート電圧は、最小オン電圧を超え閾値オン電圧未満の中間的なオン電圧となる。その結果、ｐチャネル薄膜トランジスタのオン時のソース−ドレイン間電流（オン電流）は、駆動素子の電源電流（ＶＤＤ）よりも小さなものとなり、駆動素子の電源電流（ＶＤＤ）の変動による発光素子への影響が抑えられる。従って、発光素子に入力される電源電流が温度変化等によって変動したとしても、発光素子の発光強度が大きく変動して所望の発光強度からずれることを抑えることができる。 The light-emitting device of the present invention is a light-emitting device that includes a light-emitting element and a p-channel thin film transistor that controls supply / non-supply of a power supply current supplied to the light-emitting element, and the p-channel thin film transistor includes: Since the gate voltage control circuit that inputs the on-voltage exceeding the minimum on-voltage and less than the threshold on-voltage is connected to the gate electrode when the power supply current is supplied, the following effects can be obtained. That is, the gate voltage of the gate electrode of the p-channel thin film transistor is an intermediate on-voltage that exceeds the minimum on-voltage and less than the threshold on-voltage. As a result, the source-drain current (on-current) when the p-channel thin film transistor is on becomes smaller than the power supply current (VDD) of the drive element, and the current to the light-emitting element due to the fluctuation of the power supply current (VDD) of the drive element is reduced. The impact is suppressed. Therefore, even if the power supply current input to the light emitting element fluctuates due to a temperature change or the like, it is possible to suppress the light emission intensity of the light emitting element from fluctuating greatly and deviating from the desired light emission intensity.
また、駆動素子と各発光素子との間の発光制御信号線上にゲート電圧制御回路が配置されるので、従来の駆動素子に設けられていた、ｐチャネル薄膜トランジスタのそれぞれにゲート電圧を入力するための発光制御信号入力端子を、なくすことができる。その結果、駆動素子のサイズを小さくすることができるとともに発光制御信号線の数を大幅に減少させることができる。従って、小型化された発光装置とすることができる。 Further, since the gate voltage control circuit is disposed on the light emission control signal line between the driving element and each light emitting element, the gate voltage is input to each of the p-channel thin film transistors provided in the conventional driving element. The light emission control signal input terminal can be eliminated. As a result, the size of the drive element can be reduced and the number of light emission control signal lines can be significantly reduced. Therefore, a light-emitting device with a reduced size can be obtained.
本発明の発光装置は、前記ゲート電圧制御回路は、第１のＣＭＯＳインバータとそれに直列接続された第２のＣＭＯＳインバータを有しているとともに、前記第２のＣＭＯＳインバータの出力部が前記ｐチャネル薄膜トランジスタの前記ゲート電極に接続されており、前記第２のＣＭＯＳインバータは、それを構成するｎチャネル薄膜トランジスタのソース電極に、前記オン電圧が入力される場合、２つのＣＭＯＳインバータを備えた簡易な構成のゲート電圧制御回路とすることができる。その結果、発光装置の小型化に有利なものとなる。 In the light emitting device of the present invention, the gate voltage control circuit includes a first CMOS inverter and a second CMOS inverter connected in series to the first CMOS inverter, and an output portion of the second CMOS inverter is the p-channel. When the ON voltage is input to the source electrode of the n-channel thin film transistor that is connected to the gate electrode of the thin film transistor, the second CMOS inverter has a simple configuration including two CMOS inverters Gate voltage control circuit. As a result, it becomes advantageous for downsizing of the light emitting device.
また本発明の発光装置は、前記電源電流の変動を検出する検出部と、前記電源電流の変動に応じて前記オン電圧を制御するオン電圧制御部と、を有している場合、電源電流の変動による発光素子の発光強度の変動をより抑えることができる。例えば、電源電流が大きくなる方に変動した場合、ｐチャネル薄膜トランジスタのゲート電極に入力する中間的なオン電圧を小さくする方に制御する。また、電源電流が小さくなる方に変動した場合、ｐチャネル薄膜トランジスタのゲート電極に入力する中間的なオン電圧を大きくする方に制御する。 Further, the light emitting device of the present invention includes a detection unit that detects a variation in the power supply current and an on-voltage control unit that controls the on-voltage according to the variation in the power supply current. Variation in the light emission intensity of the light emitting element due to variation can be further suppressed. For example, when the power supply current is increased, the intermediate ON voltage input to the gate electrode of the p-channel thin film transistor is controlled to be reduced. Further, when the power supply current fluctuates in the smaller direction, control is performed to increase the intermediate on-voltage input to the gate electrode of the p-channel thin film transistor.
また本発明の発光装置は、前記ゲート電圧制御回路は、前記第１のＣＭＯＳインバータの入力部にラッチ回路が接続されている場合、常時バイアス電圧が印加されているラッチ回路の出力は安定しているので、その出力線である発光制御信号線の電圧（中間的なオン電圧）も外部要因によって変動しにくいものとなる。従って、中間的なオン電圧を制御する場合、高精度の制御が可能となる。 In the light emitting device according to the present invention, when the latch circuit is connected to the input portion of the first CMOS inverter, the output of the latch circuit to which the bias voltage is constantly applied is stable. Therefore, the voltage (intermediate ON voltage) of the light emission control signal line that is the output line is also less likely to fluctuate due to external factors. Therefore, when controlling an intermediate ON voltage, highly accurate control is possible.
また本発明の発光装置は、前記ラッチ回路は、セット端子およびリセット端子のそれぞれにシフトレジスタが接続されている場合、常時バイアス電圧が印加されているシフトレジスタの出力は安定しているので、その出力線にラッチ回路を介して接続された発光制御信号線の電圧（中間的なオン電圧）も外部要因によって変動しにくいものとなる。従って、中間的なオン電圧を制御する場合、高精度の制御が可能となる。また、駆動素子は、従来の多数の発光制御信号入力端子に代えてラッチ回路およびシフトレジスタを制御するための端子を有していればよいので、駆動素子のサイズが大幅に小さくなるとともに、各発光制御信号入力端子から引き出されていた多数の発光制御信号線をなくすことができる。従って、発光装置を小型化することができる。 Further, in the light emitting device of the present invention, when the latch circuit has a shift register connected to each of the set terminal and the reset terminal, the output of the shift register to which the bias voltage is constantly applied is stable. The voltage (intermediate ON voltage) of the light emission control signal line connected to the output line via the latch circuit is also less likely to vary due to external factors. Therefore, when controlling an intermediate ON voltage, highly accurate control is possible. In addition, since the drive element only needs to have a terminal for controlling the latch circuit and the shift register in place of a large number of conventional light emission control signal input terminals, the size of the drive element is significantly reduced. Many light emission control signal lines drawn from the light emission control signal input terminal can be eliminated. Therefore, the light emitting device can be reduced in size.
以下、本発明の発光装置の実施の形態について、図面を参照しながら説明する。但し、以下で参照する各図は、本発明の発光装置の実施の形態における構成部材のうち、本発明の発光装置を説明するための主要な構成部材を示している。従って、本発明の発光装置は、図に示されていない回路基板、配線導体、制御ＩＣ，ＬＳＩ等の周知の構成部材を備えていてもよい。なお、本発明の発光装置を示す図１、図２において、従来例を示す図３〜図７と同じ部位には同じ符号を付しており、それらの詳細な説明は省く。 Hereinafter, embodiments of a light-emitting device of the present invention will be described with reference to the drawings. However, each drawing referred to below shows main constituent members for explaining the light emitting device of the present invention among the constituent members in the embodiment of the light emitting device of the present invention. Therefore, the light-emitting device of the present invention may include well-known components such as a circuit board, a wiring conductor, a control IC, and an LSI that are not shown in the drawing. In FIGS. 1 and 2 showing the light emitting device of the present invention, the same parts as those in FIGS. 3 to 7 showing the conventional example are denoted by the same reference numerals, and detailed description thereof will be omitted.
図１は、本発明の発光装置について実施の形態の１例を示す図であり、発光装置の駆動素子、発光素子およびその駆動回路の回路図である。図１に示すように、本発明の発光装置は、発光素子33aと、発光素子33aに供給する電源電流の供給、非供給を制御するｐチャネルＴＦＴ46aと、を有している発光装置であって、ｐチャネルＴＦＴ46aは、電源電流の供給時に、そのゲート電極に最小オン電圧を超え閾値オン電圧未満のオン電圧（ＶＤＤｍ）を入力するゲート電圧制御回路１が接続されている構成である。この構成により、以下の効果を奏する。すなわち、ｐチャネルＴＦＴ46aのゲート電極のゲート電圧は、最小オン電圧を超え閾値オン電圧未満の中間的なオン電圧（ＶＤＤｍ）となる。その結果、ｐチャネルＴＦＴ46aのオン時のソース−ドレイン間電流（オン電流）は、駆動素子34aの電源電流（ＶＤＤ）よりも小さなものとなり、駆動素子34aの電源電流（ＶＤＤ）の変動による発光素子33aへの影響が抑えられる。従って、発光素子33aに入力される電源電流が温度変化等によって変動したとしても、発光素子33aの発光強度が大きく変動して所望の発光強度からずれることを抑えることができる。 FIG. 1 is a diagram illustrating an example of an embodiment of a light-emitting device according to the present invention, and is a circuit diagram of a drive element of the light-emitting device, a light-emitting element, and a drive circuit thereof. As shown in FIG. 1, the light-emitting device of the present invention is a light-emitting device having a light-emitting element 33a and a p-channel TFT 46a that controls supply / non-supply of a power supply current supplied to the light-emitting element 33a. The p-channel TFT 46a has a configuration in which a gate voltage control circuit 1 for inputting an on-voltage (VDDm) exceeding the minimum on-voltage and less than the threshold on-voltage is supplied to the gate electrode when the power supply current is supplied. This configuration has the following effects. That is, the gate voltage of the gate electrode of the p-channel TFT 46a becomes an intermediate on-voltage (VDDm) that exceeds the minimum on-voltage and less than the threshold on-voltage. As a result, the source-drain current (on-current) when the p-channel TFT 46a is on becomes smaller than the power source current (VDD) of the driving element 34a, and the light emitting element due to the fluctuation of the power source current (VDD) of the driving element 34a. The impact on 33a is reduced. Therefore, even if the power supply current input to the light emitting element 33a varies due to a temperature change or the like, it is possible to suppress the light emission intensity of the light emitting element 33a from greatly changing and deviating from the desired light emission intensity.
また、駆動素子34aと各発光素子33aとの間の発光制御信号線１５上にゲート電圧制御回路１が配置されるので、従来の駆動素子に設けられていた、ｐチャネルＴＦＴ46aのそれぞれにゲート電圧を入力するための発光制御信号入力端子を、なくすことができる。その結果、駆動素子34aのサイズを小さくすることができるとともに発光制御信号線１５の数を大幅に減少させることができる。従って、小型化された発光装置とすることができる。 Further, since the gate voltage control circuit 1 is disposed on the light emission control signal line 15 between the driving element 34a and each light emitting element 33a, the gate voltage is applied to each p-channel TFT 46a provided in the conventional driving element. The light emission control signal input terminal for inputting can be eliminated. As a result, the size of the drive element 34a can be reduced, and the number of light emission control signal lines 15 can be greatly reduced. Therefore, a light-emitting device with a reduced size can be obtained.
中間的なオン電圧は、例えば、固定値として通常使用するオン電圧が０Ｖであり、オフ電圧が１４Ｖである場合、最小オン電圧（例えば、０Ｖ）を超え閾値オン電圧（例えば、１３Ｖ）未満の範囲内のものとする。好ましくは、中間的なオン電圧は、６Ｖ乃至１０Ｖ程度がよい。６Ｖ未満では、発光素子33aの発光強度が強くなり電源電流の変動の影響を受けやすくなる傾向がある。１０Ｖを超えると、発光素子33aの発光強度が弱くなり印刷に必要な十分な強度が得られにくくなる傾向がある。 For example, when the on-voltage that is normally used as a fixed value is 0V and the off-voltage is 14V, the intermediate on-voltage exceeds the minimum on-voltage (for example, 0V) and is less than the threshold on-voltage (for example, 13V). Within the range. Preferably, the intermediate ON voltage is about 6V to 10V. If it is less than 6 V, the light emission intensity of the light emitting element 33a tends to be strong, and it tends to be easily affected by fluctuations in the power supply current. If it exceeds 10V, the light emission intensity of the light emitting element 33a becomes weak, and it tends to be difficult to obtain sufficient intensity necessary for printing.
本発明の発光装置は、図１に示すように、ゲート電圧制御回路１は、第１のＣＭＯＳインバータ１１とそれに直列接続された第２のＣＭＯＳインバータ１２を有しているとともに、第２のＣＭＯＳインバータ１２の出力部がｐチャネルＴＦＴ46aのゲート電極に接続されており、第２のＣＭＯＳインバータ１２は、それを構成するｎチャネルＴＦＴ12nのソース電極に、オン電圧（ＶＤＤｍ）が入力されることが好ましい。この場合、２つのＣＭＯＳインバータ１１，１２を備えた簡易な構成のゲート電圧制御回路１とすることができる。その結果、発光装置の小型化に有利なものとなる。なお、第１のＣＭＯＳインバータ１１は、ｐチャネルＴＦＴ11pとｎチャネルＴＦＴ11nとから構成されており、第２のＣＭＯＳインバータ１２は、ｐチャネルＴＦＴ12pとｎチャネルＴＦＴ12nとから構成されている。 In the light emitting device of the present invention, as shown in FIG. 1, the gate voltage control circuit 1 includes a first CMOS inverter 11 and a second CMOS inverter 12 connected in series thereto, and a second CMOS inverter. The output portion of the inverter 12 is connected to the gate electrode of the p-channel TFT 46a, and the second CMOS inverter 12 is preferably supplied with the on-voltage (VDDm) to the source electrode of the n-channel TFT 12n constituting the second CMOS inverter 12. . In this case, the gate voltage control circuit 1 having a simple configuration including the two CMOS inverters 11 and 12 can be obtained. As a result, it becomes advantageous for downsizing of the light emitting device. The first CMOS inverter 11 is composed of a p-channel TFT 11p and an n-channel TFT 11n, and the second CMOS inverter 12 is composed of a p-channel TFT 12p and an n-channel TFT 12n.
また本発明の発光装置は、図２に示すように、電源電流の変動を検出する電流計等の検出部５と、電源電流の変動に応じてオン電圧を制御するオン電圧制御部６と、を有していることが好ましい。この場合、電源電流の変動による発光素子33aの発光強度の変動をより抑えることができる。例えば、電源電流が大きくなる方に変動した場合、ｐチャネルＴＦＴ46aのゲート電極に入力する中間的なオン電圧を小さくする方に制御する。また、電源電流が小さくなる方に変動した場合、ｐチャネルＴＦＴ46aのゲート電極に入力する中間的なオン電圧を大きくする方に制御する。オン電圧制御部６は、例えば、駆動素子34a内のＲＯＭ，ＲＡＭ等に格納された制御プログラムであるが、駆動素子34aと別個に作製されたＩＣ、ＬＳＩ等であってもよく、基板３１上にＣＶＤ法等の薄膜形成法によって形成された、低温ポリシリコン（Low-Temperature Poly Silicon：ＬＴＰＳ）から構成された薄膜回路であってもよい。 Further, as shown in FIG. 2, the light emitting device of the present invention includes a detection unit 5 such as an ammeter that detects fluctuations in the power supply current, an on-voltage control unit 6 that controls the on-voltage according to the fluctuations in the power supply current, It is preferable to have. In this case, fluctuations in the light emission intensity of the light emitting element 33a due to fluctuations in the power supply current can be further suppressed. For example, when the power supply current fluctuates in the larger direction, the intermediate on-voltage input to the gate electrode of the p-channel TFT 46a is controlled to be smaller. Further, when the power supply current fluctuates in the smaller direction, control is performed to increase the intermediate on-voltage input to the gate electrode of the p-channel TFT 46a. The on-voltage control unit 6 is, for example, a control program stored in a ROM, RAM, or the like in the drive element 34a. However, the on-voltage control unit 6 may be an IC, LSI, or the like produced separately from the drive element 34a. Alternatively, it may be a thin film circuit made of low-temperature polysilicon (LTPS) formed by a thin film forming method such as a CVD method.
また本発明の発光装置は、ゲート電圧制御回路１は、第１のＣＭＯＳインバータ１１の入力部にラッチ回路２が接続されていることが好ましい。この場合、常時バイアス電圧が印加されているラッチ回路２の出力は安定しているので、その出力線である発光制御信号線１５の電圧（中間的なオン電圧）も外部要因によって変動しにくいものとなる。従って、中間的なオン電圧を制御する場合、高精度の制御が可能となる。 In the light emitting device of the present invention, it is preferable that the gate voltage control circuit 1 has the latch circuit 2 connected to the input portion of the first CMOS inverter 11. In this case, since the output of the latch circuit 2 to which the bias voltage is constantly applied is stable, the voltage (intermediate ON voltage) of the light emission control signal line 15 that is the output line is also less likely to vary due to external factors. It becomes. Therefore, when controlling an intermediate ON voltage, highly accurate control is possible.
また本発明の発光装置は、ラッチ回路２は、セット端子（Ｓ）およびリセット端子（Ｒ）のそれぞれにシフトレジスタ３，４が接続されていることが好ましい。この場合、常時バイアス電圧が印加されているシフトレジスタ３，４の出力は安定しているので、その出力線にラッチ回路２を介して接続された発光制御信号線１５の電圧（中間的なオン電圧）も外部要因によって変動しにくいものとなる。従って、中間的なオン電圧を制御する場合、高精度の制御が可能となる。また、駆動素子34aは、従来の多数の発光制御信号入力端子に代えてラッチ回路２およびシフトレジスタ３，４を制御するための端子（ＶＳＳ，Ｖｓｙｎｃ１，ＣＬＫ１，ＶＤＤ，ＶＳＳ，Ｖｓｙｎｃ２，ＣＬＫ２，ＶＤＤ）を有していればよいので、駆動素子34aのサイズが大幅に小さくなるとともに、各発光制御信号入力端子から引き出されていた多数の発光制御信号線をなくすことができる。従って、発光装置を小型化することができる。 In the light emitting device of the present invention, the latch circuit 2 preferably has shift registers 3 and 4 connected to the set terminal (S) and the reset terminal (R), respectively. In this case, since the outputs of the shift registers 3 and 4 to which the bias voltage is always applied are stable, the voltage of the light emission control signal line 15 connected to the output line via the latch circuit 2 (intermediate on-state). The voltage is also less likely to fluctuate due to external factors. Therefore, when controlling an intermediate ON voltage, highly accurate control is possible. Further, the drive element 34a is replaced with terminals (VSS, Vsync1, CLK1, VDD, VSS, Vsync2, CLK2, VDD) for controlling the latch circuit 2 and the shift registers 3, 4 in place of a large number of conventional light emission control signal input terminals. ), The size of the drive element 34a can be significantly reduced, and a large number of light emission control signal lines led out from the respective light emission control signal input terminals can be eliminated. Therefore, the light emitting device can be reduced in size.
なお、発光素子33aを発光させる場合、ラッチ回路２およびシフトレジスタ３，４は以下のように動作する。シフトレジスタ３は、クロック端子（ＣＬＫ１）にハイ（「１」）のクロック信号（ＣＬＫ１）が入力されるとともに入力端子（ｉｎ）にローの同期信号（Ｖｓｙｎｃ１）が入力されたときに、出力端子（Ｑ）からロー（Ｌ：「０」）の信号が出力されるとともに反転出力端子（ＸＱ）からハイ（Ｈ：「１」）の信号が出力される。一方、シフトレジスタ４は、クロック端子（ＣＬＫ２）にハイ（「１」）のクロック信号（ＣＬＫ２）が入力されるとともに入力端子（ｉｎ）にハイの同期信号（Ｖｓｙｎｃ１）が入力されたときに、出力端子（Ｑ）からハイ（Ｈ：「１」）の信号が出力されるとともに反転出力端子（ＸＱ）からロー（Ｌ：「０」）の信号が出力される。そうすると、ラッチ回路２のセット端子（Ｓ）にはロー信号、リセット端子（Ｒ）にはハイ信号が入力されて、ラッチ回路２の出力端子（Ｑ）からＬ信号が出力され、状態遷移が生じない限りその状態が維持される。そして、ラッチ回路２から発光制御信号線１５にＬ信号が出力され、ゲート電圧制御回路１はＬ信号を出力し、ｐチャネルＴＦＴ46aがオンされ、発光素子33aが発光する。 When the light emitting element 33a emits light, the latch circuit 2 and the shift registers 3 and 4 operate as follows. The shift register 3 has an output terminal when a high (“1”) clock signal (CLK1) is input to the clock terminal (CLK1) and a low synchronization signal (Vsync1) is input to the input terminal (in). A low (L: “0”) signal is output from (Q) and a high (H: “1”) signal is output from the inverting output terminal (XQ). On the other hand, the shift register 4 receives a high (“1”) clock signal (CLK2) at the clock terminal (CLK2) and a high synchronization signal (Vsync1) at the input terminal (in). A high (H: “1”) signal is output from the output terminal (Q), and a low (L: “0”) signal is output from the inverting output terminal (XQ). Then, a low signal is input to the set terminal (S) of the latch circuit 2 and a high signal is input to the reset terminal (R), and an L signal is output from the output terminal (Q) of the latch circuit 2 to cause a state transition. As long as there is no such condition. Then, the L signal is output from the latch circuit 2 to the light emission control signal line 15, the gate voltage control circuit 1 outputs the L signal, the p-channel TFT 46a is turned on, and the light emitting element 33a emits light.
また、発光素子33aを非発光とする場合、ラッチ回路２およびシフトレジスタ３，４は以下のように動作する。シフトレジスタ３は、クロック端子（ＣＬＫ１）にハイ（「１」）のクロック信号（ＣＬＫ１）が入力されるとともに入力端子（ｉｎ）にハイの同期信号（Ｖｓｙｎｃ１）が入力されたときに、出力端子（Ｑ）からハイ（Ｈ：「１」）の信号が出力されるとともに反転出力端子（ＸＱ）からロー（Ｌ：「０」）の信号が出力される。一方、シフトレジスタ４は、クロック端子（ＣＬＫ２）にハイ（「１」）のクロック信号（ＣＬＫ２）が入力されるとともに入力端子（ｉｎ）にローの同期信号（Ｖｓｙｎｃ１）が入力されたときに、出力端子（Ｑ）からロー（Ｌ：「０」）の信号が出力されるとともに反転出力端子（ＸＱ）からハイ（Ｈ：「１」）の信号が出力される。そうすると、ラッチ回路２のセット端子（Ｓ）にはハイ信号、リセット端子（Ｒ）にはロー信号が入力されて、ラッチ回路２の出力端子（Ｑ）からＨ信号が出力され、状態遷移が生じない限りその状態が維持される。そして、ラッチ回路２から発光制御信号線１５にＨ信号が出力され、ゲート電圧制御回路１はＨ信号を出力し、ｐチャネルＴＦＴ46aがオフされ、発光素子33aが非発光となる。 When the light emitting element 33a does not emit light, the latch circuit 2 and the shift registers 3 and 4 operate as follows. The shift register 3 has an output terminal when a high (“1”) clock signal (CLK1) is input to the clock terminal (CLK1) and a high synchronization signal (Vsync1) is input to the input terminal (in). A high (H: “1”) signal is output from (Q) and a low (L: “0”) signal is output from the inverting output terminal (XQ). On the other hand, when the shift register 4 receives a high (“1”) clock signal (CLK2) at the clock terminal (CLK2) and a low synchronization signal (Vsync1) at the input terminal (in), A low (L: “0”) signal is output from the output terminal (Q), and a high (H: “1”) signal is output from the inverting output terminal (XQ). Then, a high signal is input to the set terminal (S) of the latch circuit 2 and a low signal is input to the reset terminal (R), and an H signal is output from the output terminal (Q) of the latch circuit 2 to cause a state transition. As long as there is no such condition. Then, an H signal is output from the latch circuit 2 to the light emission control signal line 15, the gate voltage control circuit 1 outputs an H signal, the p-channel TFT 46a is turned off, and the light emitting element 33a does not emit light.
本発明の発光装置は、例えばその発光素子33aの発光部が有機発光層を有するものであるが、発光部は、第１の電極層、有機発光層、第２の電極層が積層されて構成される。陽極である第１の電極層に用いられる透明電極は、インジウム錫酸化物（ＩＴＯ）、インイジウム亜鉛酸化物（ＩＺＯ）、酸化珪素を添加したインジウム錫酸化物（ＩＴＳＯ）、酸化亜鉛（ＺｎＯ）、リン，ボロンを含むシリコン（Ｓｉ）等の導電性材料であって透光性を有する材料から成る。陰極である第２の電極層は、Ａｌ，Ａｌ−Ｌｉ合金，Ｍｇ−Ａｇ合金（Ａｇを５〜１０重量％程度含む），Ｍｇ−Ｃｕ合金（Ｃｕを５〜１０重量％程度含む）等の仕事関数が約４．０Ｖ以下と低く遮光性、光反射性を有する金属、合金から成る。 In the light emitting device of the present invention, for example, the light emitting portion of the light emitting element 33a has an organic light emitting layer, and the light emitting portion is configured by laminating a first electrode layer, an organic light emitting layer, and a second electrode layer. Is done. The transparent electrode used for the first electrode layer as the anode is indium tin oxide (ITO), indium zinc oxide (IZO), indium tin oxide added with silicon oxide (ITSO), zinc oxide (ZnO), It is made of a conductive material such as silicon (Si) containing phosphorus and boron and having translucency. The second electrode layer which is a cathode is made of Al, Al—Li alloy, Mg—Ag alloy (including about 5 to 10% by weight of Ag), Mg—Cu alloy (including about 5 to 10% by weight of Cu), etc. The work function is as low as about 4.0 V or less, and it is made of a metal or alloy having light shielding properties and light reflecting properties.
有機発光層は、バックライトが不要な自発光型の有機電界発光性を有するものである。例えば有機発光層は数１００ｎｍ程度の厚みを有する積層構造体であり、陰極側から電子輸送層、発光層、正孔輸送層、正孔注入層、陽極を積層したものである。電極層間の各層の厚みは数ｎｍ〜数１００ｎｍ程度である。電極層を含む厚みは１μｍ程度である。有機発光層の発光層の発光材料としては、低分子蛍光色素材料、蛍光性の高分子材料、金属錯体材料等が採用し得る。 The organic light emitting layer has a self-emitting organic electroluminescent property that does not require a backlight. For example, the organic light emitting layer is a laminated structure having a thickness of about several hundred nm, and is formed by laminating an electron transport layer, a light emitting layer, a hole transport layer, a hole injection layer, and an anode from the cathode side. The thickness of each layer between the electrode layers is about several nm to several hundred nm. The thickness including the electrode layer is about 1 μm. As the light emitting material of the light emitting layer of the organic light emitting layer, a low molecular fluorescent dye material, a fluorescent polymer material, a metal complex material, or the like can be adopted.
発光層に正孔を注入しやすくするためには発光層のイオン化エネルギーが６．０ｅＶ以下であることがよく、発光層に電子を注入しやすくするためには発光層の電子親和力が２．５ｅＶ以上であることがよい。発光層の発光材料としては、トリス（8-キノリノラト）アルミニウム錯体（Ａｌｑ）、ビス（ベンゾキノリノラト）ベリリウム錯体（ＢｅＢｑ）、トリ（ジベンゾイルメチル）フェナントロリンユーロピウム錯体（Ｅｕ（ＤＢＭ）3（Ｐｈｅｎ））、ジトルイルビニルビフェニル（ＤＴＶＢｉ）などがある。高分子材料としては、蛍光性のポリ（p−フェニレンビニレン）、ポリアルキルチオフェン等のπ共役高分子があり、これらの高分子材料は置換基の導入によってキャリア輸送性を制御することができる。電子輸送層の材料としては、アントラキノジメタン誘導体、ジフェニルキノン誘導体、オキサジアゾール誘導体、ペリレンテトラカルボン酸誘導体等が採用し得る。正孔輸送層の材料としては、1,1-ビス（4-ジ-p-アミノフェニル）シクロヘキサン、トリフェニルアミン誘導体、カルバゾール誘導体等が採用し得る。正孔輸送層に正孔を注入する正孔注入層の材料としては、銅フタロシアニン、無金属フタロシアニン、芳香族ジアミン等が採用し得る。 In order to facilitate the injection of holes into the light emitting layer, the ionization energy of the light emitting layer is preferably 6.0 eV or less, and in order to facilitate the injection of electrons into the light emitting layer, the electron affinity of the light emitting layer is 2.5 eV. It is good that it is above. As a light emitting material of the light emitting layer, tris (8-quinolinolato) aluminum complex (Alq), bis (benzoquinolinolato) beryllium complex (BeBq), tri (dibenzoylmethyl) phenanthroline europium complex (Eu (DBM) 3 (Phen) )), Ditoluyl vinyl biphenyl (DTVBi) and the like. Examples of the polymer material include π-conjugated polymers such as fluorescent poly (p-phenylene vinylene) and polyalkylthiophene, and these polymer materials can control carrier transport properties by introducing substituents. As the material for the electron transport layer, an anthraquinodimethane derivative, a diphenylquinone derivative, an oxadiazole derivative, a perylenetetracarboxylic acid derivative, and the like can be employed. As a material for the hole transport layer, 1,1-bis (4-di-p-aminophenyl) cyclohexane, a triphenylamine derivative, a carbazole derivative, or the like can be employed. Copper phthalocyanine, metal-free phthalocyanine, aromatic diamine, etc. can be adopted as the material for the hole injection layer that injects holes into the hole transport layer.
第１の電極層、有機発光層、第２の電極層は、蒸着法、スパッタリング法等の薄膜形成法等によって形成され得る。例えば、第１の電極層はスパッタリング法等によって形成でき、有機発光層は真空蒸着法、インクジェット法、スピンコート法、印刷法等によって形成でき、第２の電極層は電子ビーム（Electron Beam：ＥＢ）蒸着法、スパッタリング法等によって形成できる。 The first electrode layer, the organic light emitting layer, and the second electrode layer can be formed by a thin film forming method such as an evaporation method or a sputtering method. For example, the first electrode layer can be formed by a sputtering method, the organic light emitting layer can be formed by a vacuum deposition method, an inkjet method, a spin coating method, a printing method, or the like, and the second electrode layer can be formed by an electron beam (EB). ) It can be formed by vapor deposition or sputtering.
発光素子33aを駆動制御等する各ＴＦＴは、基板側から、ゲート電極、ゲート絶縁膜、チャネル部としてのポリシリコン膜及びポリシリコンに不純物をチャネル部よりも高濃度に含有させた高濃度不純物領域から成る半導体膜、窒化シリコン（ＳｉＮx），酸化シリコン（ＳｉＯ2）等から成る絶縁膜、ソース電極及びドレイン電極が、順次積層された構成を有している。ＴＦＴを構成する半導体は低温ポリシリコン（Low-Temperature Poly Silicon：ＬＴＰＳ）、アモルファスシリコン、インジウムガリウム亜鉛酸化物（Indium Gallium Zinc Oxide：ＩＧＺＯ）等の酸化物半導体などから成っていてもよい。またＴＦＴは、ゲート電極がチャネル部の下方にあるボトムゲート型のＴＦＴであるか、またはゲート電極がチャネル部の上方にあるトップゲート型のＴＦＴであってもよく、さらにゲート電極がチャネル部の下方及び上方の双方にあるダブルゲート型のＴＦＴであってもよい。トップゲート型のＴＦＴ、ダブルゲート型のＴＦＴは、一般に遮光性を有する金属等から成るゲート電極がチャネル部の上方にあるので、チャネル部に光が入り込むことをより抑えることができ好適である。 Each TFT for driving and controlling the light emitting element 33a has a gate electrode, a gate insulating film, a polysilicon film as a channel portion, and a high concentration impurity region in which impurities are contained in polysilicon at a higher concentration than the channel portion from the substrate side. A semiconductor film made of silicon, an insulating film made of silicon nitride (SiN x ), silicon oxide (SiO 2 ), and the like, and a source electrode and a drain electrode are sequentially stacked. The semiconductor constituting the TFT may be made of an oxide semiconductor such as low-temperature polysilicon (LTPS), amorphous silicon, or indium gallium zinc oxide (IGZO). The TFT may be a bottom gate type TFT with a gate electrode below the channel part, or may be a top gate type TFT with a gate electrode above the channel part. It may be a double gate type TFT in both the lower side and the upper side. A top gate type TFT and a double gate type TFT are preferable because a gate electrode generally made of a light-shielding metal or the like is above the channel part, so that light can be further prevented from entering the channel part.
なお、本発明の発光装置は、上記実施の形態に限定されるものではなく、適宜の設計的な変更、改良が施されていてもよい。 Note that the light-emitting device of the present invention is not limited to the above-described embodiment, and appropriate design changes and improvements may be made.
本発明の発光装置は、例えば、長板状の基板の長手方向に複数の発光素子３３を列状に並ぶように形成することによって、有機ＬＥＤプリンタヘッド（ＯＬＥＤＰＨ）として構成し得る。また、基板が、複数の発光素子３３を２次元的（平面的）に並ぶように形成することによって有機ＥＬ表示装置として構成し得る。さらに本発明の発光装置を用いた有機ＥＬ表示装置は、各種の電子機器に適用できる。その電子機器としては、照明装置、自動車経路誘導システム（カーナビゲーションシステム）、船舶経路誘導システム、航空機経路誘導システム、自動車等の乗り物の計器用インジケータ、インスツルメントパネル、スマートフォン端末、携帯電話、タブレット端末、パーソナルデジタルアシスタント（ＰＤＡ）、ビデオカメラ、デジタルスチルカメラ、電子手帳、電子書籍、電子辞書、パーソナルコンピュータ、複写機、ゲーム機器の端末装置、テレビジョン、商品表示タグ、価格表示タグ、産業用のプログラマブル表示装置、カーオーディオ、デジタルオーディオプレイヤー、ファクシミリ、プリンター、現金自動預け入れ払い機（ＡＴＭ）、自動販売機、医療用表示装置、デジタル表示式腕時計、スマートウォッチなどがある。 The light emitting device of the present invention can be configured as an organic LED printer head (OLEDPH), for example, by forming a plurality of light emitting elements 33 in a row in the longitudinal direction of a long plate-like substrate. Further, the substrate can be configured as an organic EL display device by forming a plurality of light emitting elements 33 so as to be arranged two-dimensionally (planarly). Furthermore, the organic EL display device using the light emitting device of the present invention can be applied to various electronic devices. The electronic equipment includes lighting devices, automobile route guidance systems (car navigation systems), ship route guidance systems, aircraft route guidance systems, indicators for vehicles such as automobiles, instrument panels, smartphone terminals, mobile phones, tablets. Terminals, personal digital assistants (PDAs), video cameras, digital still cameras, electronic notebooks, electronic books, electronic dictionaries, personal computers, copiers, game machine terminal devices, televisions, product display tags, price display tags, industrial use Programmable display device, car audio, digital audio player, facsimile machine, printer, automatic teller machine (ATM), vending machine, medical display device, digital display wristwatch, smart watch and the like.
１ ゲート電圧制御回路
２ ラッチ回路
３ シフトレジスタ
４ シフトレジスタ
５ 検出部
６ オン電圧制御部
１５ 発光制御信号線
３３ａ 発光素子
４６ａ ｐチャネルＴＦＴ
DESCRIPTION OF SYMBOLS 1 Gate voltage control circuit 2 Latch circuit 3 Shift register 4 Shift register 5 Detection part 6 ON voltage control part 15 Light emission control signal line 33a Light emitting element 46a p channel TFT
Claims (5)
前記発光素子に供給する電源電流の供給、非供給を制御するｐチャネル薄膜トランジスタと、を有している発光装置であって、
前記ｐチャネル薄膜トランジスタは、前記電源電流の供給時に、そのゲート電極に最小オン電圧を超え閾値オン電圧未満のオン電圧を入力するゲート電圧制御回路が接続されている発光装置。 A light emitting element;
A p-channel thin film transistor that controls supply and non-supply of a power supply current to be supplied to the light-emitting element,
The p-channel thin film transistor is a light emitting device in which a gate voltage control circuit that inputs an on-voltage exceeding a minimum on-voltage and less than a threshold on-voltage is connected to the gate electrode when the power supply current is supplied.
前記第２のＣＭＯＳインバータは、それを構成するｎチャネル薄膜トランジスタのソース電極に、前記オン電圧が入力される請求項１に記載の発光装置。 The gate voltage control circuit includes a first CMOS inverter and a second CMOS inverter connected in series thereto, and an output portion of the second CMOS inverter is connected to the gate electrode of the p-channel thin film transistor. Has been
2. The light emitting device according to claim 1, wherein the on-voltage is input to a source electrode of an n-channel thin film transistor constituting the second CMOS inverter.
前記電源電流の変動に応じて前記オン電圧を制御するオン電圧制御部と、を有している請求項１または請求項２に記載の発光装置。 A detector for detecting fluctuations in the power supply current;
The light-emitting device according to claim 1, further comprising: an on-voltage control unit that controls the on-voltage according to a change in the power supply current.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016255159A JP6888954B2 (en) | 2016-12-28 | 2016-12-28 | Light emitting device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016255159A JP6888954B2 (en) | 2016-12-28 | 2016-12-28 | Light emitting device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2018103556A true JP2018103556A (en) | 2018-07-05 |
| JP6888954B2 JP6888954B2 (en) | 2021-06-18 |
Family
ID=62786325
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016255159A Active JP6888954B2 (en) | 2016-12-28 | 2016-12-28 | Light emitting device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6888954B2 (en) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6265486A (en) * | 1985-09-18 | 1987-03-24 | Seiko Epson Corp | Ic for driving light emitting diode array with current control function |
| JPH01154575A (en) * | 1987-12-11 | 1989-06-16 | Seiko Epson Corp | Integrated circuit for driving led |
| JP2006309260A (en) * | 1997-03-12 | 2006-11-09 | Seiko Epson Corp | Pixel circuit, display device and electronic apparatus |
| JP2006349504A (en) * | 2005-06-16 | 2006-12-28 | Seiko Epson Corp | Method and device for estimating characteristic value, light-emitting device, electronic device, and driving method of the light-emitting device |
| JP2014228744A (en) * | 2013-05-23 | 2014-12-08 | キヤノン株式会社 | Light-emitting device |
| WO2015001709A1 (en) * | 2013-07-05 | 2015-01-08 | パナソニック株式会社 | El display device and method for driving el display device |
| US20150206476A1 (en) * | 2013-07-02 | 2015-07-23 | Chengdu Boe Optoelectronics Technology Co., Ltd. | Pixel circuit, display panel and display apparatus |
-
2016
- 2016-12-28 JP JP2016255159A patent/JP6888954B2/en active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6265486A (en) * | 1985-09-18 | 1987-03-24 | Seiko Epson Corp | Ic for driving light emitting diode array with current control function |
| JPH01154575A (en) * | 1987-12-11 | 1989-06-16 | Seiko Epson Corp | Integrated circuit for driving led |
| JP2006309260A (en) * | 1997-03-12 | 2006-11-09 | Seiko Epson Corp | Pixel circuit, display device and electronic apparatus |
| JP2006349504A (en) * | 2005-06-16 | 2006-12-28 | Seiko Epson Corp | Method and device for estimating characteristic value, light-emitting device, electronic device, and driving method of the light-emitting device |
| JP2014228744A (en) * | 2013-05-23 | 2014-12-08 | キヤノン株式会社 | Light-emitting device |
| US20150206476A1 (en) * | 2013-07-02 | 2015-07-23 | Chengdu Boe Optoelectronics Technology Co., Ltd. | Pixel circuit, display panel and display apparatus |
| WO2015001709A1 (en) * | 2013-07-05 | 2015-01-08 | パナソニック株式会社 | El display device and method for driving el display device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6888954B2 (en) | 2021-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7400130B2 (en) | display device | |
| JP6594580B2 (en) | Active matrix display device | |
| US11322082B2 (en) | Pixel driving circuit including compensation elements and method and display device | |
| KR20010104294A (en) | Light-Emitting Device and Electric Appliance | |
| JP6737637B2 (en) | Light emitting device | |
| JP6711667B2 (en) | Light emitting device | |
| JP6506103B2 (en) | Light emitting device | |
| JP6787849B2 (en) | Light emitting device | |
| JP6612601B2 (en) | Light emitting device | |
| JP6888954B2 (en) | Light emitting device | |
| JP6691023B2 (en) | Light emitting device | |
| JP6825989B2 (en) | Light emitting device | |
| JP6791654B2 (en) | Optical printer head | |
| JP2017084698A (en) | Light-emitting device | |
| JP6747847B2 (en) | Light emitting device | |
| JP6585498B2 (en) | Light emitting device | |
| KR20210053610A (en) | Flexible display device | |
| JP6555965B2 (en) | Light emitting device | |
| US20240029651A1 (en) | Display Device and Method For Driving Pixel of the Same | |
| US20230180538A1 (en) | Electroluminescent display device | |
| JP6533107B2 (en) | Light emitting device | |
| KR20230089817A (en) | Electroluminescent display device | |
| KR20230093870A (en) | Electroluminescent display device | |
| KR20230034826A (en) | Electroluminescent display device | |
| CN114649364A (en) | Display device and method of manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20181017 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190819 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200527 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200623 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200806 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20201215 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210126 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210420 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210520 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6888954 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |