JP2018092654A - Electronic apparatus - Google Patents
Electronic apparatus Download PDFInfo
- Publication number
- JP2018092654A JP2018092654A JP2018027959A JP2018027959A JP2018092654A JP 2018092654 A JP2018092654 A JP 2018092654A JP 2018027959 A JP2018027959 A JP 2018027959A JP 2018027959 A JP2018027959 A JP 2018027959A JP 2018092654 A JP2018092654 A JP 2018092654A
- Authority
- JP
- Japan
- Prior art keywords
- electronic device
- control unit
- information
- memory card
- recorded
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、電子機器に関する。 The present invention relates to an electronic device.
NAND型フラッシュメモリは、セクタ、ページ、およびブロックと呼ばれる管理単位で制御する点が知られている(特許文献1参照)。上記フラッシュメモリと、フラッシュメモリに対するライト/リードを制御するコントローラとを搭載するメモリカードは、上記コントローラによってフラッシュメモリの制御が行われる。メモリカードが装着されるホスト側の機器は、上記コントローラへライトコマンドを送ることで、メモリカード内のフラッシュメモリへ直接アクセスすることなしに、メモリカードに対してデータの書き込みを行える。 It is known that the NAND flash memory is controlled by management units called sectors, pages, and blocks (see Patent Document 1). In a memory card equipped with the flash memory and a controller for controlling writing / reading to the flash memory, the flash memory is controlled by the controller. By sending a write command to the controller, the host-side device to which the memory card is attached can write data to the memory card without directly accessing the flash memory in the memory card.
メモリカードには、上述したような通常の書き込みモードの他に、通常の書き込み速度に比べて高速にデータを書き込む高速書き込みモードを備えるものがある。例えばXQD(登録商標)メモリカードは、消去時の管理単位であるブロック単位でデータを書き込む高速書き込みモードを有する。 Some memory cards have a high-speed write mode for writing data at a higher speed than the normal write speed in addition to the normal write mode as described above. For example, an XQD (registered trademark) memory card has a high-speed write mode in which data is written in units of blocks, which are management units at the time of erasure.
しかしながら、記録すべきデータが高速書き込みに適さないなど、ブロック単位で行う高速書き込みモードを用いるメリットが乏しい場合がある。 However, there are cases where the merit of using the high-speed write mode performed in units of blocks is poor, for example, data to be recorded is not suitable for high-speed writing.
本発明の一態様による電子機器は、フラッシュメモリおよび前記フラッシュメモリに対する制御を行うメモリ制御部を含む記録媒体に対して情報を記録する電子機器であって、前記記録時において、記録する情報を前記メモリ制御部が決定した前記フラッシュメモリの領域に対して所定のページ単位で記録する第1処理と、前記記録する情報を前記ページ単位より大きいサイズのブロック単位で記録する第2処理と、のうちいずれか一方を所定の条件に基づいて選択する制御部を備え、前記第2処理において、前記制御部は、前記記録する情報を前記ページ単位で前記記録媒体に送信する。 An electronic apparatus according to an aspect of the present invention is an electronic apparatus that records information on a recording medium including a flash memory and a memory control unit that performs control on the flash memory. A first process for recording in a predetermined page unit on the area of the flash memory determined by the memory control unit; and a second process for recording the information to be recorded in block units having a size larger than the page unit. In the second processing, the control unit transmits the information to be recorded to the recording medium in units of pages.
本発明による電子機器では、記録媒体に対する高速書き込み(第2処理)と通常書き込み(第1処理)との使い分けを適切に行える。 In the electronic apparatus according to the present invention, it is possible to appropriately use high-speed writing (second processing) and normal writing (first processing) on a recording medium.
以下、図面を参照して本発明を実施するための形態について説明する。図1は、本発明の一実施の形態によるデジタルカメラの構成を例示するブロック図である。図1において、デジタルカメラ1は、撮影レンズ101と、撮像素子102と、撮像素子駆動部103と、プリプロセス回路104と、A/D変換回路105と、ASIC(Application Specific Integrated Circuit)106と、カラーモニタ107と、メモリカードI/F(インターフェース)108と、USBI/F109と、フラッシュメモリ110と、SDRAM(Synchronous Dynamic Random Access Memory)111と、電源回路112と、CPU113と、操作部114と、を備える。
Hereinafter, embodiments for carrying out the present invention will be described with reference to the drawings. FIG. 1 is a block diagram illustrating the configuration of a digital camera according to an embodiment of the present invention. In FIG. 1, a
CPU113は、フラッシュメモリ110に格納されているアプリケーションプログラムを実行することにより、デジタルカメラ1を構成する各部を制御する。このアプリケーションプログラムには、操作部114を構成するレリーズボタンがユーザによって操作されたことに応じて撮像した画像データを、後述するメモリカード200に記憶させるプログラムも含まれる。
The
撮像素子102は、CMOSイメージセンサやCCDイメージセンサなどによって構成される。撮像素子102は、撮像素子駆動部103から出力される制御信号に基づいて、撮影レンズ101によって結像された被写体像を光電変換する。光電変換信号は、撮像素子102からプリプロセス回路104へ読み出される。なお、単写モード時の撮影では、撮影操作が行われるごとに1フレームを撮像し、連写モード時の撮影では、撮影操作が継続されている間に所定の連写速度で複数フレームの撮像を行うように構成される。また、動画モード時には、所定のフレームレート(60fpsなど)で撮像が繰り返される。
The
プリプロセス回路104は、撮像素子102から読み出された光電変換信号を増幅し、雑音除去や黒レベル調整等のアナログ処理を行う。A/D変換回路105は、プリプロセス回路104でアナログ処理されたアナログ信号をデジタル信号に変換する。また、ASIC106は、A/D変換回路105によって変換されたデジタル信号に対して輪郭補償やガンマ補正等の画像処理を行う。ASIC106はさらに、画像データの撮影日時、シャッタスピード、圧縮情報等を含むヘッダ情報データや、画像処理後の画像データをJPEG等の方式で圧縮したデータを含む画像ファイルを、Exif(登録商標)規格に従って生成する。
The
SDRAM111は、CPU113がプログラムを実行する際に用いられるワーク用メモリであり、画像処理後の画像データ等を一時的に記憶する。カラーモニタ107は、LCDなどで構成され、画像やカメラの設定情報等を表示する。操作部114は、電源スイッチ、レリーズボタン、単写、連写や動画モードの切り替えを行うモード切替えボタン、撮影した画像を記憶する画質を設定する画質設定ボタン等の操作ボタンを含んで構成される。
The SDRAM 111 is a work memory used when the
メモリカードI/F108は、着脱可能なメモリカード200との接続インターフェースであり、装着されたメモリカード200とデジタルカメラ1との間のリード/ライトコマンドやデータ等の送受信を中継する。USBI/F109は、PC等の外部機器との接続インターフェースであり、USB(Universal Serial Bus)で接続された外部機器とデジタルカメラ1との間の通信を中継する。電源回路112は、デジタルカメラ1を構成する各部へ所定電圧の電源供給を行う。
The memory card I /
<メモリカード>
メモリカード200は、XQDカードと呼ばれ、PCI Expressインターフェースを有し、データを記録するフラッシュメモリ210と、データを一時的に記憶する一時メモリ、デジタルカメラ1からのリード/ライトコマンドに応じて上記フラッシュメモリに対するデータの書き込みまたは読み出しの制御を行うメモリコントローラ、およびフラッシュメモリ210へ供給する電力を制御する電力制御部などを有する制御部220と、を含んで構成されている。
<Memory card>
The
メモリカード200内のフラッシュメモリ210は、FAT(File Allocation Table)ファイルシステムに基づいてフォーマットされ、フォーマットされたデータ記憶領域は512byteのサイズのセクタを所定数まとめたセクタグループ(クラスタ)の単位で管理される。そして、フラッシュメモリ210への書き込みは、所定数のクラスタ(ページ)単位で行われ、フラッシュメモリ210に対する消去は、上記ページを複数まとめたブロック単位で行われる。
The
メモリカード200は、2種類のデータ書き込み処理を適用可能に構成されている。第1の書き込み処理は、フラッシュメモリ210における書き込み領域をメモリカード200内の制御部220が決定する通常の記録モードの処理である。第1の書き込み処理では、デジタルカメラ1からメモリカード200へ送信された書き込みデータが一旦制御部220内の一時メモリに記憶され、制御部220が決定したフラッシュメモリ210の領域へ、上記一時メモリに記憶されているデータが記録される。
The
第1の書き込み処理において、デジタルカメラ1のCPU113は、画像処理後の画像データがSDRAM111の画像バッファ領域に格納されると、画像バッファ領域の画像データを書き込みデータとしてメモリカード200へ送信する。フラッシュメモリ210への書き込み処理はメモリカード200の制御部220が行うので、CPU113は、メモリカード200における書き込み処理に寄与しない。
In the first writing process, when the image data after image processing is stored in the image buffer area of the SDRAM 111, the
第2の書き込み処理は、メモリカード200内のフラッシュメモリ210における書き込み領域をデジタルカメラ1のCPU113が決定する高速記録モードの処理である。デジタルカメラ1のCPU113は、画像処理後の画像データがSDRAM111の画像バッファ領域に格納されると、画像バッファ領域の画像データをメモリカード200内のフラッシュメモリ210における書き込み領域に対応させてブロック単位(消去時のブロックサイズと同じ)に分けた上で、該ブロックの画像データをページ単位でメモリカード200へ送信する。
The second writing process is a high-speed recording mode process in which the
メモリカード200の制御部220は、デジタルカメラ1のCPU113から指定されたフラッシュメモリ210の書き込み領域へ、デジタルカメラ1のCPU113から送信された画像データをブロック単位で記録する。第2の書き込み処理では、上記第1の書き込み処理に比べてメモリカード200の制御部220が行うオーバーヘッド処理が軽減される(デジタルカメラ1のCPU113がデータの書き込み領域を決める)ので、メモリカード200への記録を第1の書き込み処理に比べて高速で行える。
The
本明細書および特許請求の範囲の記載における「セクタ」、「ページ(クラスタ、またはセクタグループ)」、「ブロック」は、所定サイズのデータを所定数まとめたデータまたは所定サイズのデータを所定数まとめたデータを書込む領域の呼称であり、何ら発明を限定するものではない。例えば、XQDカードの技術においては、本明細書および特許請求の範囲の記載における「セクタ」、「ページ(クラスタ、またはセクタグループ)」、「ブロック」が、それぞれ「ページ(Page)」、「ページグループ(Page-Group、またはPG)」、「イレースブロック(Erase-Block、またはEB)」と呼ばれる。 The “sector”, “page (cluster or sector group)”, and “block” in this specification and the claims are data obtained by collecting a predetermined number of data of a predetermined size or a predetermined number of data of a predetermined size. It is the name of the area where data is written, and does not limit the invention. For example, in the technique of the XQD card, “sector”, “page (cluster or sector group)”, and “block” in the description and claims are respectively referred to as “page” and “page”. It is called “Group (Page-Group or PG)” or “Erase-Block (EB)”.
<2種類の書き込み処理の使い分け>
上記2つの書き込み処理を使用可能な場合における書き込み処理の使い分けについて以下に説明する。図3は、FATファイルシステムを例示する図である。FATファイルシステムは、BPB(BIOS Parameter Block)32、およびFAT34を含むファイル管理領域35と、クラスタ単位に管理されているデータ記憶領域36とで構成されている。BPB32は、1クラスタに含まれるセクタ数、1セクタのバイト数、ルートディレクトリのサイズ等の情報を記憶する。
<Different use of two types of writing processing>
The use of the writing process when the two writing processes can be used will be described below. FIG. 3 is a diagram illustrating a FAT file system. The FAT file system includes a
ROOT37には、ルートディレクトリのフォルダ名とルートディレクトリ直下のサブディレクトリを記憶するクラスタのクラスタ番号が記憶されている。FAT34の各FATエントリ40は、データ記憶領域36の各クラスタに対応し、クラスタ番号の順に並んでいる。例えば、クラスタ2に対応するのはFATエントリ42であり、クラスタ3に対応するのはFATエントリ44である。また、各FATエントリ40は、そのクラスタの次に読み出すクラスタ番号を記憶する。
In the
図3に例示したファイルシステムは、通常、上記第1の書き込み処理によって、メモリカード200に記録される。そして、後述する条件を満たす場合においてのみ、データ記憶領域36への記録が上記第2の書き込み処理によって行われる。なお、ファイル管理領域35およびROOT37は、常に第1の書き込み処理によって記録される。
The file system illustrated in FIG. 3 is normally recorded on the
<フローチャートの説明>
図4および図5に示すフローチャートを参照して、メモリカード200に対する記録処理について説明する。CPU113は、電源スイッチ(操作部114)がオン操作されると電源回路112へ指示を送り、デジタルカメラ1の各部へ電源供給を開始させるとともに、図4による処理を起動させる。図4は、CPU113が実行する処理の流れを説明するフローチャートである。
<Description of flowchart>
The recording process for the
図4のステップS10において、CPU113は、所定の初期化処理を行ってステップS20へ進む。初期化処理は、メモリカードI/F108に装着されているメモリカード200から、書き込み可能な領域情報(フラッシュメモリ210の空き領域の数(上記ブロック単位)と、空き領域を示す情報(例えばフラッシュメモリ210のブロックの先頭アドレス))をメモリカードI/F108を介して取得する処理を含む。ここで、空き領域を示すアドレスはCPU113が使用する論理アドレスとする。論理アドレスと実際のフラッシュメモリ210の物理アドレスとの対応付けは、メモリカード200内の制御部220によって行われる。
In step S10 of FIG. 4, the
ステップS20において、CPU113は、撮影指示(すなわちレリーズボタンからの操作信号)を受け付けてステップS30へ進む。
In step S20, the
ステップS30において、CPU113は、光電変換信号に基づいて画像データを生成させてステップS40へ進む。CPU113は、単写モード時の撮影においては、撮影指示に応じて1フレームを撮像させ、連写モード時の撮影においては、所定の連写速度で複数フレームを撮像させる。
In step S30, the
ステップS40において、CPU113は、画像処理後の画像データを1フレームずつSDRAM111の画像バッファ領域に格納させて、ステップS50へ進む。ステップS50において、CPU113はメモリカードI/F108へ指示を送り、SDRAM111内のデータをメモリカード200に記録する書き込み処理を行わせて図4による処理を終了する。
In step S40, the
書き込み処理の詳細について、図5のフローチャートを参照して説明する。図5のステップS501において、CPU113は、所定条件を満たすか否かを判定する。CPU113は、例えば、(1)メモリカード200への書き込み対象データが、図3におけるデータ記憶領域36へ書き込む画像データに該当する場合であって、(2)上記書き込み対象データをフラッシュメモリ210の空き領域(ブロック)の先頭アドレスから書き込みする場合であり、(3)上記書き込み対象データのサイズが上記ページのサイズの整数倍で、かつ、(4)書き込み対象データを連続して記録可能である場合に、ステップS30を肯定判定してステップS502へ進む。連続して記録可能とは、書き込み対象データのページを連続して(空きページなしで続けて)書き込む状態をいう。CPU113は、上記(1)〜(4)の少なくとも1つが満たされない場合には、ステップS501を否定判定してステップS512へ進む。
Details of the writing process will be described with reference to the flowchart of FIG. In step S501 of FIG. 5, the
ステップS502へ進む場合は、上記第2の書き込み処理(高速記録モード)によってメモリカード200のフラッシュメモリ210に記録を行う。CPU113は、ステップS502において、メモリカードI/F108からメモリカード200へ第2処理のオープン通知を送信させてステップS503へ進む。第2処理のオープン通知は、上記第2の書き込み処理の開始に相当するもので、メモリカード200に対し、書き込み対象領域(ブロック)を示す情報(先頭アドレスなど)を知らせる。CPU113は、ステップS10で取得した情報(メモリカード200側のフラッシュメモリ210の空き領域の数と、空き領域を示す情報)に基づいて書き込み対象領域を決める。
When the process proceeds to step S502, recording is performed in the
ステップS503において、CPU113は、メモリカード200側の準備ができている(OK)か否かを判定する。CPU113は、メモリカード200側で書き込み対象領域に対するライト予約ができた旨がメモリカード200から通知された(ストリームID通知)場合に、ステップS503を肯定判定してステップS504へ進む。CPU113は、ストリームID通知が送信されない場合には、ステップS503を否定判定してステップS512へ進む。ステップS512へ進む場合は、上記第1の書き込み処理によってメモリカード200のフラッシュメモリ210に記録を行う。
In step S503, the
ステップS504において、CPU113は、メモリカードI/F108からメモリカード200へライトコマンドを送信させてステップS505へ進む。ステップS505において、CPU113は、メモリカード200側の準備ができている(OK)か否かを判定する。CPU113は、メモリカード200側でブロック書き込み条件が一致(例えばCPU113からステップS502で通知された書き込み対象領域が、フラッシュメモリ210の書き込み可能な領域と一致)した旨がメモリカード200から送信された場合に、ステップS505を肯定判定してステップS506へ進む。CPU113は、条件一致が通知されない場合には、ステップS505を否定判定してステップS512へ進む。ステップS512へ進む場合は、上記第1の書き込み処理によってメモリカード200のフラッシュメモリ210に記録を行う。
In step S504, the
ステップS506において、CPU113はページライト処理を行う。具体的には、メモリカードI/F108からメモリカード200へ、SDRAM111の画像バッファ領域にある画像データをページ単位で送信させてステップS507へ進む。メモリカード200の制御部220は、デジタルカメラ1からページ単位で送信された画像データを、ブロック単位でフラッシュメモリ210に記録する(ブロックページライト)。
In step S506, the
ステップS507において、CPU113は、メモリカード200側でブロックページライトされた(OK)か否かを判定する。CPU113は、メモリカード200からACKが通知された場合に、ステップS507を肯定判定してステップS508へ進む。CPU113は、メモリカード200からACKが通知されない場合には、ステップS507を否定判定してステップS512へ進む。ステップS512へ進む場合は、上記第1の書き込み処理によってメモリカード200のフラッシュメモリ210に記録を行う。
In step S507, the
ステップS508において、CPU113は、SDRAM111の送信データが空になったか否かを判定する。CPU113は、メモリカード200へ画像データを送信したことによってSDRAM111の画像バッファ領域に画像データが存在しなくなった場合はステップS508を肯定判定してステップS509へ進む。CPU113は、SDRAM111の画像バッファ領域に画像データが残っている場合にはステップS508を否定判定してステップS506へ戻り、ページライト処理を繰り返す。
In step S508, the
CPU113は、上記ページライト処理の際に、FAT上におけるページサイズに相当するクラスタを確保し、確保したクラスタに画像データを順次割り当て、各FATエントリ40にそれぞれ次に読み出すクラスタ番号を、ファイル管理情報としてSDRAM111の管理情報領域に記録しておく。このファイル管理情報は、後から第1の書き込み処理によってメモリカード200に記録させる。
In the page write process, the
ステップS509において、CPU113は、所定時間が経過したか否かを判定する。CPU113は、所定時間(例えばメモリカード200側へ送信された画像データがフラッシュメモリ210に記録されるのに必要な時間)が経過するとステップS509を肯定判定してステップS510へ進む。CPU113は、所定時間が経過していない場合には、ステップS509を否定判定して当該判定処理を繰り返す。
In step S509, the
ステップS510において、CPU113は、メモリカードI/F108からメモリカード200へ第2処理のクローズ通知を送信させてステップS511へ進む。ステップS511において、CPU113は、メモリカード200側で書き込み対象領域に対する書き込み処理を終了した(OK)か否かを判定する。CPU113は、書き込み処理を終了した旨がメモリカード200から送信された(ストリームID通知)場合に、ステップS511を肯定判定してステップS512へ進む。CPU113は、ストリームID通知が送信されない場合には、ステップS511を否定判定してストリームID通知を待つ。
In step S510, the
ステップS512へ進む場合は、上記第1の書き込み処理(通常の記録モード)によってメモリカード200のフラッシュメモリ210に記録を行う。ステップS512において、CPU113は、メモリカードI/F108からメモリカード200へ第1処理のオープン通知を送信させてステップS513へ進む。第1処理のオープン通知は、上記第1の書き込み処理によって記録する処理の開始に相当する。
When the process proceeds to step S512, recording is performed in the
ステップS513において、CPU113は、ライト処理を開始させる。具体的には、CPU113は、メモリカードI/F108からメモリカード200へSDRAM111の画像バッファ内の画像データを送信させる。第1の書き込み処理で記録対象となる画像データは、上記第2の書き込み処理によって記録されなかった画像データである。また、CPU113は、メモリカードI/F108からメモリカード200へSDRAM111の管理情報領域にあるファイル管理情報を送信させる。
In step S513, the
ステップS514において、CPU113は、SDRAM111の送信データが空になったか否かを判定する。CPU113は、メモリカード200へデータを送信したことによってSDRAM111の画像バッファ領域に画像データが存在しなくなり、かつSDRAM111の管理情報領域にファイル管理情報が存在しなくなった場合には、ステップS514を肯定判定してステップS515へ進む。CPU113は、SDRAM111に画像データまたはファイル管理情報が残っている場合にはステップS514を否定判定してステップS513へ戻り、ライト処理を繰り返す。
In step S514, the
ステップS515において、CPU113は、メモリカードI/F108からメモリカード200へ第1処理のクローズ通知を送信させて図5の処理を終了する。
In step S515, the
以上説明した実施形態によれば、次の作用効果が得られる。
(1)デジタルカメラ1は、フラッシュメモリ210と、フラッシュメモリ210に対する制御を行う制御部220と、を含むメモリカード200に対して情報を記録する電子機器であって、記録時において、記録する情報を所定のページ単位で記録する第1処理と、記録する情報をページ単位より大きいサイズのブロック単位で記録する第2処理と、のうちいずれか一方を所定の条件に基づいて選択するCPU113を備える。これにより、メモリカード200に対する高速書き込み(第2処理)と通常書き込み(第1処理)との使い分けを適切に行える。
According to the embodiment described above, the following operational effects can be obtained.
(1) The
(2)メモリカード200は、データを記録するデータ記録領域36と、データ記録領域36に記録されたデータの管理情報を記録するファイル管理領域35と、を有し、CPU113は、記録する情報がデータである場合に第2処理を選択し、記録する情報が管理情報である場合に第1処理を選択するので、高速書き込みのメリットが得られる場合において第2処理を選択できる。
(2) The
(3)CPU113は、記録する情報を制御部220に管理されるフラッシュメモリ210のブロックの先頭アドレスから記録可能な場合に第2処理を選択する。これにより、ブロックの先頭アドレスから記録可能なことによって高速書き込みのメリットが得られる場合において適切に第2処理を選択できる。
(3) The
(4)CPU113は、記録する情報のサイズがページ単位のサイズであるページサイズの整数倍であり、かつ、記録する情報を連続して記録可能な場合に第2処理を選択する。これにより、情報のサイズに端数がなく、かつ、情報を連続して記録可能であることによって高速書き込みのメリットが得られる場合において適切に第2処理を選択できる。
(4) The
(5)CPU113は、上記選択の前に、メモリカード200から記録可能なブロックの情報を取得するので、選択に必要な情報を適切に得ることができる。
(5) Since the
(6)CPU113は、第2処理を選択した場合に第2処理を開始することを示す通知をメモリカード200へ通知するので、メモリカード200の制御部220に対し、第1処理と異なる記録処理が選択されたことを適切に知らせることができる。
(6) When the
(7)CPU113は、メモリカード200から取得した記録可能なブロックの情報に基づき、フラッシュメモリ210の書込み対象ブロックを決定し、第2処理を開始することを示す通知には、決定した書込み対象ブロック情報を含むようにした。これにより、第1の書き込み処理に比べてメモリカード200側の処理負担が軽くなる(メモリカード200側で書き込み対象(記録先)ブロックを決めなくてよい)ので、第1処理に比べて高速に書き込みできる。
(7) The
(変形例1)
上述した第2処理のクローズ通知(S510)を、デジタルカメラ1を省電モードへ移行させる場合の予告通知としてもよい。省電モードは、例えば撮像素子102やASIC106、メモリカード200などへの電源供給を停止させる省電力状態をいう。第2処理のクローズ通知(S510)を省電モードへ移行の予告通知とすることで、第2処理のクローズ通知を受けたメモリカード200の制御部220は、電源遮断に備えた処理を行うことが可能になる。
(Modification 1)
The above-described close notification (S510) of the second process may be a notice of advance notice when the
(変形例2)
省電モードにおけるメモリカード200への電源供給遮断を、メモリカードI/F108への電源供給を遮断することによって行ってもよい。
(Modification 2)
The power supply to the
(変形例3)
第2処理のオープン通知(S502)をした後に、以下の条件に合致した場合に第2処理のクローズ通知をするようにしてもよい。(1)メモリカード200から取得した記録可能なブロックに対する書き込み対象データの書き込み先アドレスが、書き込み先頭アドレスから連続していない場合、または(2)書き込み対象データのサイズがページ単位のサイズであるページサイズでアライメントされていない場合において、CPU113は第2処理のクローズ通知を行う。第2処理のクローズ通知をしたCPU113は、第2の書き込み処理に適さない書き込み対象データを、上記第1の書き込み処理によってメモリカード200に記録する。
(Modification 3)
After the second process open notification (S502), the second process close notification may be made when the following conditions are met. (1) When the write destination address of the write target data for the recordable block acquired from the
(変形例4)
第2処理のオープンは、2つ以上通知することもできる。例えば、メモリカード200に対し、第2処理で書き込みを行うフラッシュメモリ210の対象領域を示す情報(アドレスなど)を知らせる1つ目のオープン通知をした状態で、1つ目のクローズ通知を行うことなしに、メモリカード200に対し、1つ目の書き込み対象領域と異なる2つ目の書き込み対象領域を示す情報(アドレスなど)を知らせる2つ目のオープン通知をする。
(Modification 4)
Two or more opening of the second process can be notified. For example, the first close notification is performed in a state where the first open notification is given to the
このように、既に通知した第2処理をクローズすることなしに、新たに第2処理をオープンできる。CPU113は、複数の第2処理をオープンさせている場合において、いずれか一方の第2処理を選択してページライト処理を行う。そして、一連のページライト処理が終了すると、他方の第2処理を選択してページライト処理を行う。CPU113は、複数の第2処理をオープンさせている場合において、それぞれの第2処理のクローズ通知を個別に行う。
Thus, the second process can be newly opened without closing the already notified second process. In a case where a plurality of second processes are opened, the
複数の第2処理を並行してオープン可能に構成したことは、動画像を撮りながら静止画撮影を行う撮影モードの場合に好適である。例えば、1つ目のオープン通知を行って動画像データをメモリカード200に記録しながら、2つ目のオープン通知を行って動画取得中に撮影した静止画像のデータをメモリカード200に記録する。
The configuration in which a plurality of second processes can be opened in parallel is suitable for a shooting mode in which a still image is shot while a moving image is shot. For example, the first open notification is performed and moving image data is recorded on the
また、複数の第2処理を並行してオープン可能に構成したことは、主画像データに加えて主画像に関する属性情報を記録する撮影モードの場合にも好適である。例えば、1つ目のオープン通知を行って静止画像(主画像)のデータ(RAW)をメモリカード200に記録しながら、2つ目のオープン通知を行って上記主画像の属性情報をメモリカード200に記録する。属性情報には、主画像を圧縮処理したデータ(例えばJPEG画像)や、主画像のデータサイズをリサイズしたサムネイル画像など、主画像のデータを加工した画像を含めてもよい。変形例4のように複数の第2処理を並行してオープンさせるか、あるいは第2処理を1つだけオープンさせるかを、設定されている撮影モードに応じて選ぶように構成してもよい。
Further, the configuration in which a plurality of second processes can be opened in parallel is also suitable for a shooting mode in which attribute information related to the main image is recorded in addition to the main image data. For example, while the first open notification is performed and the still image (main image) data (RAW) is recorded in the
以上の説明はあくまで一例であり、上記の実施形態の構成に何ら限定されるものではない。電子機器の例としてデジタルカメラ1を例示したが、メモリカード200を装着できるものであれば、ビデオカメラやPC(パーソナルコンピュータ)などでも構わない。
The above description is merely an example, and is not limited to the configuration of the above embodiment. Although the
1…デジタルカメラ
108…メモリカードI/F
111…SDRAM
113…CPU
114…操作部
200…メモリカード
210…フラッシュメモリ
220…制御部
1 ...
111 ... SDRAM
113 ... CPU
114:
Claims (12)
前記記録時において、記録する情報を前記メモリ制御部が決定した前記フラッシュメモリの領域に対して所定のページ単位で記録する第1処理と、前記記録する情報を前記ページ単位より大きいサイズのブロック単位で記録する第2処理と、のうちいずれか一方を所定の条件に基づいて選択する制御部を備え、
前記第2処理において、前記制御部は、前記記録する情報を前記ページ単位で前記記録媒体に送信する電子機器。 An electronic device that records information on a recording medium including a flash memory and a memory control unit that controls the flash memory,
A first process for recording information to be recorded in a predetermined page unit in the area of the flash memory determined by the memory control unit at the time of recording, and a block unit having a size larger than the page unit A control unit that selects either one of the second process to be recorded in accordance with a predetermined condition,
In the second process, the control unit transmits the information to be recorded to the recording medium in units of pages.
前記制御部は、前記ブロック単位で記録する前記フラッシュメモリの領域を決定する電子機器。 The electronic device according to claim 1,
The control unit is an electronic device that determines an area of the flash memory to be recorded in the block unit.
前記第2処理において、前記メモリ制御部は、前記制御部によって決定された前記フラッシュメモリの領域へ、前記制御部によって送信された前記記録する情報を前記ブロック単位で記録する電子機器。 The electronic device according to claim 2,
In the second process, the memory control unit records the information to be recorded transmitted by the control unit in the block unit in the area of the flash memory determined by the control unit.
前記第1処理は、前記メモリ制御部が実施する電子機器。 In the electronic device as described in any one of Claims 1-3,
The first process is an electronic device executed by the memory control unit.
前記制御部は、前記記録する情報のサイズが前記ページ単位のサイズであるページサイズの整数倍であり、かつ、前記記録する情報を連続して記録可能な場合に前記第2処理を選択する電子機器。 In the electronic device as described in any one of Claims 1-4,
The control unit selects the second process when the size of the information to be recorded is an integer multiple of the page size that is the size of the page unit and the information to be recorded can be continuously recorded. machine.
前記制御部は、前記選択の前に、前記記録媒体から記録可能なブロックの情報を取得する電子機器。 In the electronic device as described in any one of Claims 1-5,
The control unit is an electronic device that acquires information on a recordable block from the recording medium before the selection.
前記制御部は、前記第2処理を選択した場合に前記第2処理を開始することを示す通知を前記記録媒体へ通知する電子機器。 The electronic device according to claim 6,
The electronic device that notifies the recording medium of a notification indicating that the second process starts when the second process is selected.
前記制御部は、前記記録媒体から取得した記録可能な前記ブロックの情報に基づき、前記フラッシュメモリの書込み対象ブロックを決定し、
前記第2処理を開始することを示す通知は、決定した前記書込み対象ブロック情報を含む電子機器。 The electronic device according to claim 7,
The control unit determines a write target block of the flash memory based on the recordable block information acquired from the recording medium,
The notification indicating the start of the second process is an electronic device including the determined write target block information.
前記制御部は、前記第2処理において複数の記録処理を並行して行う場合に、前記複数の記録処理にそれぞれ対応する前記第2処理を開始することを示す通知を、前記記録媒体へ通知する電子機器。 The electronic device according to claim 7 or 8,
When the plurality of recording processes are performed in parallel in the second process, the control unit notifies the recording medium of a notification indicating that the second process corresponding to each of the plurality of recording processes is started. Electronics.
前記複数の記録処理は、画像の主画像のデータを記録する処理と、前記主画像に関する属性情報を記録する処理とを含む電子機器。 The electronic device according to claim 9,
The plurality of recording processes are electronic devices including a process of recording data of a main image of an image and a process of recording attribute information regarding the main image.
前記主画像は静止画像であり、前記属性情報は前記静止画像のデータを加工した画像である電子機器。 The electronic device according to claim 10,
The electronic device, wherein the main image is a still image, and the attribute information is an image obtained by processing data of the still image.
前記主画像は動画像であり、前記属性情報は前記動画像を撮影中に撮影された静止画像である電子機器。 The electronic device according to claim 10,
The electronic device, wherein the main image is a moving image, and the attribute information is a still image captured during shooting of the moving image.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018027959A JP2018092654A (en) | 2018-02-20 | 2018-02-20 | Electronic apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018027959A JP2018092654A (en) | 2018-02-20 | 2018-02-20 | Electronic apparatus |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013255914A Division JP6326799B2 (en) | 2013-12-11 | 2013-12-11 | Electronics |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2018092654A true JP2018092654A (en) | 2018-06-14 |
Family
ID=62563747
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018027959A Pending JP2018092654A (en) | 2018-02-20 | 2018-02-20 | Electronic apparatus |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2018092654A (en) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003296177A (en) * | 2002-04-03 | 2003-10-17 | Sony Corp | Recording device and method, storage medium and program |
JP2005339231A (en) * | 2004-05-27 | 2005-12-08 | Toshiba Corp | Memory card, semiconductor device, and method for controlling semiconductor memory |
JP2008176455A (en) * | 2007-01-17 | 2008-07-31 | Matsushita Electric Ind Co Ltd | Information recorder, controller, access device, and access speed guaranteeing system |
JP2010237907A (en) * | 2009-03-31 | 2010-10-21 | Nec Corp | Storage device and recording method |
JP2013131878A (en) * | 2011-12-21 | 2013-07-04 | Sony Corp | Image processing device, image processing method, and program |
-
2018
- 2018-02-20 JP JP2018027959A patent/JP2018092654A/en active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003296177A (en) * | 2002-04-03 | 2003-10-17 | Sony Corp | Recording device and method, storage medium and program |
JP2005339231A (en) * | 2004-05-27 | 2005-12-08 | Toshiba Corp | Memory card, semiconductor device, and method for controlling semiconductor memory |
JP2008176455A (en) * | 2007-01-17 | 2008-07-31 | Matsushita Electric Ind Co Ltd | Information recorder, controller, access device, and access speed guaranteeing system |
JP2010237907A (en) * | 2009-03-31 | 2010-10-21 | Nec Corp | Storage device and recording method |
JP2013131878A (en) * | 2011-12-21 | 2013-07-04 | Sony Corp | Image processing device, image processing method, and program |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5024351B2 (en) | Image file generation device, camera, and image file generation program | |
CN101584205A (en) | Imaging device | |
US9967473B2 (en) | Information processing apparatus, information processing method, and program | |
JP5158083B2 (en) | Imaging device | |
US8723973B2 (en) | Imaging apparatus using a recording medium with a function to transmit image data recorded in a predetermined folder to an external device, and recording reduced image data in a folder different from the predetermined folder after transmitting the image data, and control method and non-transitory computer readable storage medium thereof | |
JP6326799B2 (en) | Electronics | |
JP5473623B2 (en) | Data recording apparatus and control method thereof | |
JP2018092654A (en) | Electronic apparatus | |
JP4858304B2 (en) | Image processing apparatus, imaging apparatus, and program | |
JP2002335486A (en) | Digital camera, image recording method and image recording program | |
JP4692197B2 (en) | Recording apparatus, file management method, and file management program | |
US8929723B2 (en) | Recording apparatus, imaging and recording apparatus, recording method, and program | |
JP6857863B1 (en) | Imaging device and recording method of image data | |
US8452158B2 (en) | Recording apparatus, imaging and recording apparatus, recording method, and program | |
JP4621298B2 (en) | Imaging device | |
JP4382999B2 (en) | Electronic camera | |
US11265464B2 (en) | Imaging apparatus with image-capturing data and management information thereof saved as an incomplete file | |
JP5495670B2 (en) | Imaging device, control method thereof, and program | |
JP7418105B2 (en) | Recording device, control method, and program | |
JP2022048837A (en) | Imaging apparatus | |
JP5396760B2 (en) | Recording control apparatus and imaging apparatus | |
JP2010009205A (en) | Recording control device | |
JP5407405B2 (en) | camera | |
JP6504927B2 (en) | Recording apparatus and control method of recording apparatus | |
JP2021040192A (en) | Recording device, imaging apparatus, control method, and program |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180222 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181211 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20190208 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20190924 |