JP2018084970A - Linear regulator - Google Patents
Linear regulator Download PDFInfo
- Publication number
- JP2018084970A JP2018084970A JP2016227896A JP2016227896A JP2018084970A JP 2018084970 A JP2018084970 A JP 2018084970A JP 2016227896 A JP2016227896 A JP 2016227896A JP 2016227896 A JP2016227896 A JP 2016227896A JP 2018084970 A JP2018084970 A JP 2018084970A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- input
- circuit
- output
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
Description
本発明はリニアレギュレータに関する。 The present invention relates to a linear regulator.
外部電源から供給される電圧から安定した直流電圧を生成して電源供給を行う安定化電源装置として、例えば、リニアレギュレータ及びスイッチングレギュレータが知られている。スイッチングレギュレータは、スイッチング動作を行うため、ノイズや脈動成分が出力電圧に含まれる。このため、低ノイズが要求される計測機器の電源回路などの用途においては、リニアレギュレータの使用が好まれる。このようなリニアレギュレータとして、例えば、米国特許第６８５６１２４号公報には、負荷電流の大きさに応じて増幅器の静止電流を変化させることにより、無負荷から全負荷まで出力電圧を調整する低ドロップアウトレギュレータが記載されている。この種のレギュレータの出力電圧の脈動成分を低減するには、例えば、負帰還制御ループの利得を大きくする必要がある。 For example, a linear regulator and a switching regulator are known as a stabilized power supply device that generates a stable DC voltage from a voltage supplied from an external power supply and supplies power. Since the switching regulator performs a switching operation, noise and pulsation components are included in the output voltage. For this reason, the use of a linear regulator is preferred in applications such as a power supply circuit of a measuring instrument that requires low noise. As such a linear regulator, for example, US Pat. No. 6,856,124 discloses a low dropout that adjusts the output voltage from no load to full load by changing the quiescent current of the amplifier according to the magnitude of the load current. A regulator is described. In order to reduce the pulsation component of the output voltage of this type of regulator, for example, it is necessary to increase the gain of the negative feedback control loop.
しかし、負帰還制御ループの利得を大きくすると、リニアレギュレータが発振し易くなるため、例えば、負荷変動が少ない定常状態のときは、十分な位相余裕を確保してリニアレギュレータの動作を安定させるのが望ましい。その一方で、例えば、リニアレギュレータから負荷が外された直後のような急激な負荷低減に対しては、出力電圧を迅速に安定化させる必要があるため、負帰還制御ループの利得を瞬時に一時的に高める必要もある。 However, if the gain of the negative feedback control loop is increased, the linear regulator is likely to oscillate.For example, in a steady state where the load fluctuation is small, it is necessary to secure a sufficient phase margin to stabilize the operation of the linear regulator. desirable. On the other hand, for a sudden load reduction just after the load is removed from the linear regulator, for example, the output voltage needs to be stabilized quickly, so the gain of the negative feedback control loop is temporarily increased. It is also necessary to increase it.
そこで、本発明は、負荷変動が少ない定常状態において、十分な位相余裕を確保しつつ、急激な負荷低減に対しては、出力電圧を迅速に安定化させることのできるリニアレギュレータを提案することを課題とする。 Therefore, the present invention proposes a linear regulator capable of quickly stabilizing the output voltage against a sudden load reduction while ensuring a sufficient phase margin in a steady state where the load fluctuation is small. Let it be an issue.
上述の課題を解決するため、本発明に係るリニアレギュレータは、（i）入力ノードと出力ノードとの間に流れる電流を制御することにより、入力ノードに入力される入力電圧の脈動成分が低減された直流電圧である出力電圧を出力ノードに供給する電流制御回路と、（ii）出力電圧に応じた帰還電圧が基準電圧に一致するように、電流制御回路を制御する制御信号を出力する誤差増幅器と、（iii）制御信号を増幅するトランジスタを有する増幅回路と、を備える。トランジスタは、制御信号が入力されるベース端子と、ツェナーダイオードと抵抗素子との並列接続回路を通じて正電源電圧又は負電源電圧に接続するエミッタ端子と、増幅された制御信号を電流制御回路に出力するコレクタ端子とを有している。力ノードの負荷変動が閾値未満である定常状態のときに、ツェナーダイオードは、オフ状態となり、増幅回路は、実質的に１又はそれ以下の利得で制御信号を増幅する。出力ノードの負荷低減が閾値を超えた直後の過度状態のときに、ツェナーダイオードは、オン状態となり、増幅回路は、実質的に１を超える利得で制御信号を増幅する。 In order to solve the above-described problems, the linear regulator according to the present invention reduces (i) the pulsation component of the input voltage input to the input node by controlling the current flowing between the input node and the output node. A current control circuit that supplies an output voltage that is a direct current voltage to the output node, and (ii) an error amplifier that outputs a control signal for controlling the current control circuit so that the feedback voltage corresponding to the output voltage matches the reference voltage And (iii) an amplifier circuit having a transistor for amplifying the control signal. The transistor outputs a control terminal to which a control signal is input, an emitter terminal connected to a positive power supply voltage or a negative power supply voltage through a parallel connection circuit of a Zener diode and a resistance element, and an amplified control signal to the current control circuit. And a collector terminal. When in a steady state where the load variation on the force node is below a threshold, the Zener diode is turned off and the amplifier circuit amplifies the control signal with a gain of substantially 1 or less. When the load reduction of the output node is in the transient state immediately after exceeding the threshold, the Zener diode is turned on, and the amplifier circuit amplifies the control signal with a gain substantially exceeding 1.
本発明に係るリニアレギュレータによれば、負荷変動が少ない定常状態において、十分な位相余裕を確保しつつ、急激な負荷低減に対しては、出力電圧を迅速に安定化させることができる。 According to the linear regulator of the present invention, it is possible to quickly stabilize the output voltage against a sudden load reduction while securing a sufficient phase margin in a steady state with little load fluctuation.
以下、各図を参照しながら本発明の実施形態について説明する。ここで、同一符号は同一の回路素子を示すものとし、重複する説明は省略する。
図１は、本発明の実施形態に係るリニアレギュレータ１０の概略構成を示す説明図である。リニアレギュレータ１０は、商用交流電源２０からトランス３０、全波整流回路４０及び平滑コンデンサＣ１，Ｃ２を通じて入力ノード１１，１２に供給される入力電圧（＋Ｖｉｎ，−Ｖｉｎ）を、絶対値の等しい正負２系統の出力電圧（＋Ｖｏｕｔ，−Ｖｏｕｔ）に変換し、出力ノード１３，１４から出力電圧（＋Ｖｏｕｔ，−Ｖｏｕｔ）を出力する。出力ノード１３とグランドＧＮＤとの間には、負荷５１が接続され、出力ノード１４とグランドＧＮＤとの間には、負荷５２が接続される。リニアレギュレータ１０は、正負２系統の出力電圧（＋Ｖｏｕｔ，−Ｖｏｕｔ）のうち、一方の出力電圧の変化に追従して他方の出力電圧が変化するようにトラッキング動作可能であり、このようなレギュレータは、トラッキングレギュレータと呼ばれる。
Embodiments of the present invention will be described below with reference to the drawings. Here, the same reference numerals indicate the same circuit elements, and redundant description is omitted.
FIG. 1 is an explanatory diagram showing a schematic configuration of a linear regulator 10 according to an embodiment of the present invention. The linear regulator 10 converts the input voltage (+ Vin, −Vin) supplied from the commercial AC power supply 20 to the input nodes 11 and 12 through the transformer 30, the full-wave rectifier circuit 40, and the smoothing capacitors C 1 and C 2. The output voltage (+ Vout, −Vout) is output from the output nodes 13 and 14 after being converted to the system output voltage (+ Vout, −Vout). A load 51 is connected between the output node 13 and the ground GND, and a load 52 is connected between the output node 14 and the ground GND. The linear regulator 10 can perform a tracking operation so that the output voltage of one of the two positive and negative output voltages (+ Vout, −Vout) changes following the change of one of the output voltages. Called tracking regulator.
図２は、リニアレギュレータ１０の回路構成を示す説明図である。リニアレギュレータ１０は、入力電圧（＋Ｖｉｎ）から出力電圧（＋Ｖｏｕｔ）を生成する正電源用リニアレギュレータ４０１と、入力電圧（−Ｖｉｎ）から出力電圧（−Ｖｏｕｔ）を生成する負電源用リニアレギュレータ４０２とを備える。 FIG. 2 is an explanatory diagram showing a circuit configuration of the linear regulator 10. The linear regulator 10 includes a positive power supply linear regulator 401 that generates an output voltage (+ Vout) from an input voltage (+ Vin), and a negative power supply linear regulator 402 that generates an output voltage (−Vout) from an input voltage (−Vin). Is provided.
正電源用リニアレギュレータ４０１は、主として、電流制御回路１０１、増幅回路１０２、帰還電圧生成回路１０６及び誤差増幅器ＡＭＰ１を備える。電流制御回路１０１は、入力ノード１１と出力ノード１３との間の電流経路５０１に流れる負荷電流の増減を制御することにより、入力ノード１１に入力される入力電圧（＋Ｖｉｎ）の脈動成分が低減された直流電圧である出力電圧（＋Ｖｏｕｔ）を出力ノード１３に供給する。ここで、入力電圧（＋Ｖｉｎ）は、図１に示すように、商用交流電源２０から供給される交流電圧を、全波整流回路４０を通じて整流した後に平滑コンデンサＣ１，Ｃ２を通じて平滑化した直流電圧であるため、脈動成分を含む。出力電圧（＋Ｖｏｕｔ）は、このような脈動成分が低減された（安定化した）直電流電圧である。入力電圧（＋Ｖｉｎ）に対する出力電圧（＋Ｖｏｕｔ）のリップル除去比は、例えば、１８０ｄＢである。これは、入力電圧（＋Ｖｉｎ）の脈動成分が、例えば、±１Ｖである場合、出力電圧（＋Ｖｏｕｔ）の脈動成分が±１ｎＶであることを意味する。電流制御回路１０１は、線形アナログ動作領域で動作するため、ノイズの発生を低減できる。電力損失は、入力電圧（＋Ｖｉｎ）と出力電圧（＋Ｖｏｕｔ）との差に比例し、出力電圧（＋Ｖｏｕｔ）は、入力電圧（＋Ｖｉｎ）よりも低くなる。 The positive power supply linear regulator 401 mainly includes a current control circuit 101, an amplifier circuit 102, a feedback voltage generation circuit 106, and an error amplifier AMP1. The current control circuit 101 controls the increase / decrease of the load current flowing in the current path 501 between the input node 11 and the output node 13, thereby reducing the pulsating component of the input voltage (+ Vin) input to the input node 11. The output voltage (+ Vout), which is a direct current voltage, is supplied to the output node 13. Here, the input voltage (+ Vin) is a DC voltage obtained by rectifying the AC voltage supplied from the commercial AC power supply 20 through the full-wave rectifier circuit 40 and smoothing it through the smoothing capacitors C1 and C2, as shown in FIG. Because there is a pulsation component. The output voltage (+ Vout) is a direct current voltage in which such a pulsating component is reduced (stabilized). The ripple rejection ratio of the output voltage (+ Vout) to the input voltage (+ Vin) is, for example, 180 dB. This means that when the pulsating component of the input voltage (+ Vin) is ± 1 V, for example, the pulsating component of the output voltage (+ Vout) is ± 1 nV. Since the current control circuit 101 operates in the linear analog operation region, noise generation can be reduced. The power loss is proportional to the difference between the input voltage (+ Vin) and the output voltage (+ Vout), and the output voltage (+ Vout) is lower than the input voltage (+ Vin).
帰還電圧生成回路１０６は、電流経路５０１とグランドＧＮＤとの間に直列に接続する抵抗素子Ｒ１１，Ｒ１２を備えている。帰還電圧生成回路１０６は、出力電圧（＋Ｖｏｕｔ）を分圧することにより、帰還電圧（＋Ｖｆ）を生成する。ここで、＋Ｖｆ＝＋Ｖｏｕｔ×Ｒ１２／（Ｒ１１＋Ｒ１２）である。誤差増幅器ＡＭＰ１の非反転入力端子２０１には、帰還電圧（＋Ｖｆ）が入力される。基準電圧生成回路１０３は、入力電圧（＋Ｖｉｎ）から基準電圧（＋Ｖｒｅｆ）を生成し、誤差増幅器ＡＭＰ１の反転入力端子２０２に基準電圧（＋Ｖｒｅｆ）を入力する。誤差増幅器ＡＭＰ１は、帰還電圧（＋Ｖｆ）が基準電圧（＋Ｖｒｅｆ）に一致するように、電流制御回路１０１を制御する制御信号ＣＳ１を出力端子２０５から出力する。電源電圧生成回路１０４は、入力電圧（＋Ｖｉｎ）から正電源電圧Ｖｃｃを生成し、誤差増幅器ＡＭＰ１の正電源端子２０３に正電源電圧Ｖｃｃを供給する。電源電圧生成回路１０５は、入力電圧（−Ｖｉｎ）から負電源電圧Ｖｅｅを生成し、誤差増幅器ＡＭＰ１の負電源端子２０４に負電源電圧Ｖｅｅを供給する。増幅回路１０２は、誤差増幅器ＡＭＰ１から出力される制御信号ＣＳ１を所定の利得で増幅し、これを電流制御回路１０１に供給する。 The feedback voltage generation circuit 106 includes resistance elements R11 and R12 connected in series between the current path 501 and the ground GND. The feedback voltage generation circuit 106 generates the feedback voltage (+ Vf) by dividing the output voltage (+ Vout). Here, + Vf = + Vout × R12 / (R11 + R12). A feedback voltage (+ Vf) is input to the non-inverting input terminal 201 of the error amplifier AMP1. The reference voltage generation circuit 103 generates a reference voltage (+ Vref) from the input voltage (+ Vin), and inputs the reference voltage (+ Vref) to the inverting input terminal 202 of the error amplifier AMP1. The error amplifier AMP1 outputs a control signal CS1 for controlling the current control circuit 101 from the output terminal 205 so that the feedback voltage (+ Vf) matches the reference voltage (+ Vref). The power supply voltage generation circuit 104 generates a positive power supply voltage Vcc from the input voltage (+ Vin), and supplies the positive power supply voltage Vcc to the positive power supply terminal 203 of the error amplifier AMP1. The power supply voltage generation circuit 105 generates a negative power supply voltage Vee from the input voltage (−Vin), and supplies the negative power supply voltage Vee to the negative power supply terminal 204 of the error amplifier AMP1. The amplifier circuit 102 amplifies the control signal CS1 output from the error amplifier AMP1 with a predetermined gain, and supplies this to the current control circuit 101.
なお、抵抗素子Ｒ１１の両端には、キャパシタ素子Ｃ１１が並列に接続されている。また、電流経路５０１とグランドＧＮＤとの間には、負荷５１に並列にキャパシタＣ１２が接続されている。基準電圧生成回路１０３、電源電圧生成回路１０４、１０５の詳細については後述する。 Note that a capacitor element C11 is connected in parallel to both ends of the resistor element R11. A capacitor C12 is connected in parallel with the load 51 between the current path 501 and the ground GND. Details of the reference voltage generation circuit 103 and the power supply voltage generation circuits 104 and 105 will be described later.
負電源用リニアレギュレータ４０２は、主として、電流制御回路１１１、増幅回路１１２、帰還電圧生成回路１１６及び誤差増幅器ＡＭＰ２を備える。電流制御回路１１１は、入力ノード１２と出力ノード１４との間の電流経路５０２に流れる負荷電流の増減を制御することにより、入力ノード１２に入力される入力電圧（−Ｖｉｎ）の脈動成分が低減された直流電圧である出力電圧（−Ｖｏｕｔ）を出力ノード１４に供給する。ここで、入力電圧（−Ｖｉｎ）は、入力電圧（＋Ｖｉｎ）と同様に、脈動成分を含む。出力電圧（−Ｖｏｕｔ）は、このような脈動成分が低減された（安定化した）直電流電圧である。入力電圧（−Ｖｉｎ）に対する出力電圧（−Ｖｏｕｔ）のリップル除去比は、例えば、１８０ｄＢである。これは、入力電圧（−Ｖｉｎ）の脈動成分が、例えば、±１Ｖである場合、出力電圧（−Ｖｏｕｔ）の脈動成分が±１ｎＶであることを意味する。電流制御回路１１１は、線形アナログ動作領域で動作するため、ノイズの発生を低減できる。電力損失は、入力電圧（−Ｖｉｎ）と出力電圧（−Ｖｏｕｔ）との差に比例し、出力電圧（−Ｖｏｕｔ）の絶対値は、入力電圧（−Ｖｉｎ）の絶対値よりも低くなる。 The negative power supply linear regulator 402 mainly includes a current control circuit 111, an amplifier circuit 112, a feedback voltage generation circuit 116, and an error amplifier AMP2. The current control circuit 111 reduces the pulsation component of the input voltage (−Vin) input to the input node 12 by controlling increase / decrease in the load current flowing in the current path 502 between the input node 12 and the output node 14. The output voltage (−Vout), which is a direct current voltage, is supplied to the output node 14. Here, like the input voltage (+ Vin), the input voltage (−Vin) includes a pulsation component. The output voltage (−Vout) is a direct current voltage in which such a pulsation component is reduced (stabilized). The ripple rejection ratio of the output voltage (−Vout) to the input voltage (−Vin) is, for example, 180 dB. This means that when the pulsating component of the input voltage (−Vin) is ± 1 V, for example, the pulsating component of the output voltage (−Vout) is ± 1 nV. Since the current control circuit 111 operates in a linear analog operation region, noise generation can be reduced. The power loss is proportional to the difference between the input voltage (−Vin) and the output voltage (−Vout), and the absolute value of the output voltage (−Vout) is lower than the absolute value of the input voltage (−Vin).
帰還電圧生成回路１１６は、電流経路５０２とグランドＧＮＤとの間に直列に接続する抵抗素子Ｒ２１，Ｒ２２を備えている。帰還電圧生成回路１１６は、出力電圧（−Ｖｏｕｔ）を分圧することにより、帰還電圧（−Ｖｆ）を生成する。ここで、−Ｖｆ＝−Ｖｏｕｔ×Ｒ２２／（Ｒ２１＋Ｒ２２）である。誤差増幅器ＡＭＰ２の非反転入力端子３０１には、帰還電圧（−Ｖｆ）が入力される。基準電圧生成回路１１３は、入力電圧（−Ｖｉｎ）から基準電圧（−Ｖｒｅｆ）を生成し、誤差増幅器ＡＭＰ２の反転入力端子３０２に基準電圧（−Ｖｒｅｆ）を入力する。誤差増幅器ＡＭＰ２は、帰還電圧（−Ｖｆ）が基準電圧（−Ｖｒｅｆ）に一致するように、電流制御回路１１１を制御する制御信号ＣＳ２を出力端子３０５から出力する。電源電圧生成回路１１４は、入力電圧（＋Ｖｉｎ）から正電源電圧Ｖｃｃを生成し、誤差増幅器ＡＭＰ２の正電源端子３０３に正電源電圧Ｖｃｃを供給する。電源電圧生成回路１１５は、入力電圧（−Ｖｉｎ）から負電源電圧Ｖｅｅを生成し、誤差増幅器ＡＭＰ２の負電源端子３０４に負電源電圧Ｖｅｅを供給する。増幅回路１１２は、誤差増幅器ＡＭＰ２から出力される制御信号ＣＳ２を所定の利得で増幅し、これを電流制御回路１１１に供給する。 The feedback voltage generation circuit 116 includes resistance elements R21 and R22 connected in series between the current path 502 and the ground GND. The feedback voltage generation circuit 116 generates the feedback voltage (−Vf) by dividing the output voltage (−Vout). Here, −Vf = −Vout × R22 / (R21 + R22). A feedback voltage (−Vf) is input to the non-inverting input terminal 301 of the error amplifier AMP2. The reference voltage generation circuit 113 generates a reference voltage (−Vref) from the input voltage (−Vin), and inputs the reference voltage (−Vref) to the inverting input terminal 302 of the error amplifier AMP2. The error amplifier AMP2 outputs a control signal CS2 for controlling the current control circuit 111 from the output terminal 305 so that the feedback voltage (−Vf) matches the reference voltage (−Vref). The power supply voltage generation circuit 114 generates a positive power supply voltage Vcc from the input voltage (+ Vin), and supplies the positive power supply voltage Vcc to the positive power supply terminal 303 of the error amplifier AMP2. The power supply voltage generation circuit 115 generates a negative power supply voltage Vee from the input voltage (−Vin), and supplies the negative power supply voltage Vee to the negative power supply terminal 304 of the error amplifier AMP2. The amplifier circuit 112 amplifies the control signal CS2 output from the error amplifier AMP2 with a predetermined gain, and supplies this to the current control circuit 111.
なお、抵抗素子Ｒ２１の両端には、キャパシタ素子Ｃ２１が並列に接続されている。また、電流経路５０２とグランドＧＮＤとの間には、負荷５２に並列にキャパシタＣ２２が接続されている。基準電圧生成回路１１３、電源電圧生成回路１１４、１１５の詳細については後述する。 Note that capacitor elements C21 are connected in parallel to both ends of the resistor element R21. A capacitor C22 is connected in parallel with the load 52 between the current path 502 and the ground GND. Details of the reference voltage generation circuit 113 and the power supply voltage generation circuits 114 and 115 will be described later.
図３は、電流制御回路１０１及び増幅回路１０２の回路構成を示す説明図である。電流制御回路１０１は、ダーリントン接続されるバイポーラトランジスタＴｒ１２，Ｔｒ１３と、これらのバイポーラトランジスタＴｒ１２，Ｔｒ１３のバイアスポイントを定める抵抗素子Ｒ１５，Ｒ１６とを備える。ダーリントン接続されるバイポーラトランジスタＴｒ１２，Ｔｒ１３は、一つのバイポーラトランジスタとして等価的に動作する。バイポーラトランジスタＴｒ１２ベース端子は、電流制御回路１０１の制御端子１０１ｃに接続している。バイポーラトランジスタＴｒ１３のコレクタ端子は、電流制御回路１０１の入力端子１０１ａに接続している。バイポーラトランジスタＴｒ１３のエミッタ端子は、電流制御回路１０１の出力端子１０１ｂに接続している。バイポーラトランジスタＴｒ１２，Ｔｒ１３のコレクタ端子同士は接続している。バイポーラトランジスタＴｒ１２のエミッタ端子は、バイポーラトランジスタＴｒ１３のベース端子に接続している。増幅回路１０２は、制御信号ＣＳ１を所定の利得で増幅し、これを電流制御回路１０１の制御端子１０１ｃに供給する。電流制御回路１０１は、制御端子１０１ｃに供給される制御信号ＣＳ１としての電流に対する、入力端子１０１ａと出力端子１０１ｂとの間の電流経路５０１に流れる負荷電流の増幅率を高めることにより、負帰還制御の利得を高めて、リップル除去比を向上させている。なお、入力端子１０１ａは、入力ノード１１に接続し、出力端子１０１ｂは、出力ノード１３に接続する。バイポーラトランジスタＴｒ１２をＮＭＯＳトランジスタ（n-Channel Metal-Oxide Semiconductor）に替えてもよい。 FIG. 3 is an explanatory diagram illustrating circuit configurations of the current control circuit 101 and the amplifier circuit 102. The current control circuit 101 includes bipolar transistors Tr12 and Tr13 that are Darlington-connected and resistance elements R15 and R16 that determine bias points of the bipolar transistors Tr12 and Tr13. The Darlington-connected bipolar transistors Tr12 and Tr13 operate equivalently as one bipolar transistor. The base terminal of the bipolar transistor Tr12 is connected to the control terminal 101c of the current control circuit 101. The collector terminal of the bipolar transistor Tr13 is connected to the input terminal 101a of the current control circuit 101. The emitter terminal of the bipolar transistor Tr13 is connected to the output terminal 101b of the current control circuit 101. The collector terminals of the bipolar transistors Tr12 and Tr13 are connected to each other. The emitter terminal of the bipolar transistor Tr12 is connected to the base terminal of the bipolar transistor Tr13. The amplifier circuit 102 amplifies the control signal CS1 with a predetermined gain and supplies it to the control terminal 101c of the current control circuit 101. The current control circuit 101 performs negative feedback control by increasing the amplification factor of the load current flowing in the current path 501 between the input terminal 101a and the output terminal 101b with respect to the current as the control signal CS1 supplied to the control terminal 101c. The ripple rejection ratio is improved by increasing the gain. The input terminal 101 a is connected to the input node 11, and the output terminal 101 b is connected to the output node 13. The bipolar transistor Tr12 may be replaced with an NMOS transistor (n-Channel Metal-Oxide Semiconductor).
増幅回路１０２は、抵抗素子Ｒ１３を通じて制御信号ＣＳ１がそのベース端子に入力されるバイポーラトランジスタＴｒ１１と、バイポーラトランジスタＴｒ１１のコレクタ端子に定電流を供給する定電流源ＣＣ１１と、バイポーラトランジスタＴｒ１１のエミッタ端子と負電源電圧Ｖｅｅとの間に並列接続されるツェナーダイオードＺ１１及び抵抗素子Ｒ１４とを備える。増幅回路１０２の動作については後述する。 The amplifying circuit 102 includes a bipolar transistor Tr11 to which a control signal CS1 is input to a base terminal thereof through a resistance element R13, a constant current source CC11 that supplies a constant current to the collector terminal of the bipolar transistor Tr11, and an emitter terminal of the bipolar transistor Tr11. A zener diode Z11 and a resistor element R14 are connected in parallel with the negative power supply voltage Vee. The operation of the amplifier circuit 102 will be described later.
図４は、電流制御回路１１１及び増幅回路１１２の回路構成を示す説明図である。電流制御回路１１１は、ダーリントン接続されるバイポーラトランジスタＴｒ２２，Ｔｒ２３と、これらのバイポーラトランジスタＴｒ２２，Ｔｒ２３のバイアスポイントを定める抵抗素子Ｒ２５，Ｒ２６とを備える。ダーリントン接続されるバイポーラトランジスタＴｒ２２，Ｔｒ２３は、一つのバイポーラトランジスタとして等価的に動作する。バイポーラトランジスタＴｒ２２ベース端子は、電流制御回路１１１の制御端子１１１ｃに接続している。バイポーラトランジスタＴｒ２３のコレクタ端子は、電流制御回路１１１の入力端子１１１ａに接続している。バイポーラトランジスタＴｒ２３のエミッタ端子は、電流制御回路１１１の出力端子１１１ｂに接続している。バイポーラトランジスタＴｒ２２，Ｔｒ２３のコレクタ端子同士は接続している。バイポーラトランジスタＴｒ２２のエミッタ端子は、バイポーラトランジスタＴｒ２３のベース端子に接続している。増幅回路１１２は、制御信号ＣＳ２を所定の利得で増幅し、これを電流制御回路１１１の制御端子１１１ｃに供給する。電流制御回路１１１は、制御端子１１１ｃに供給される制御信号ＣＳ２としての電流に対する、入力端子１１１ａと出力端子１１１ｂとの間の電流経路５０２に流れる負荷電流の増幅率を高めることにより、負帰還制御の利得を高めて、リップル除去比を向上させている。なお、入力端子１１１ａは、入力ノード１２に接続し、出力端子１１１ｂは、出力ノード１４に接続する。バイポーラトランジスタＴｒ２２をＰＭＯＳトランジスタ（p-Channel Metal-Oxide Semiconductor）に替えてもよい。 FIG. 4 is an explanatory diagram showing circuit configurations of the current control circuit 111 and the amplifier circuit 112. The current control circuit 111 includes Darlington-connected bipolar transistors Tr22 and Tr23, and resistance elements R25 and R26 that determine bias points of the bipolar transistors Tr22 and Tr23. The Darlington-connected bipolar transistors Tr22 and Tr23 operate equivalently as one bipolar transistor. The base terminal of the bipolar transistor Tr22 is connected to the control terminal 111c of the current control circuit 111. The collector terminal of the bipolar transistor Tr23 is connected to the input terminal 111a of the current control circuit 111. The emitter terminal of the bipolar transistor Tr23 is connected to the output terminal 111b of the current control circuit 111. The collector terminals of the bipolar transistors Tr22 and Tr23 are connected to each other. The emitter terminal of the bipolar transistor Tr22 is connected to the base terminal of the bipolar transistor Tr23. The amplifier circuit 112 amplifies the control signal CS2 with a predetermined gain and supplies it to the control terminal 111c of the current control circuit 111. The current control circuit 111 performs negative feedback control by increasing the amplification factor of the load current flowing in the current path 502 between the input terminal 111a and the output terminal 111b with respect to the current as the control signal CS2 supplied to the control terminal 111c. The ripple rejection ratio is improved by increasing the gain. The input terminal 111 a is connected to the input node 12, and the output terminal 111 b is connected to the output node 14. The bipolar transistor Tr22 may be replaced with a PMOS transistor (p-Channel Metal-Oxide Semiconductor).
増幅回路１１２は、抵抗素子Ｒ２３を通じて制御信号ＣＳ２がそのベース端子に入力されるバイポーラトランジスタＴｒ２１と、バイポーラトランジスタＴｒ２１のコレクタ端子に定電流を供給する定電流源ＣＣ２１と、バイポーラトランジスタＴｒ２１のエミッタ端子と正電源電圧Ｖｃｃとの間に並列接続されるツェナーダイオードＺ２１及び抵抗素子Ｒ２４とを備える。増幅回路１１２の動作については後述する。 The amplifying circuit 112 includes a bipolar transistor Tr21 to which a control signal CS2 is input to a base terminal thereof through a resistance element R23, a constant current source CC21 that supplies a constant current to the collector terminal of the bipolar transistor Tr21, and an emitter terminal of the bipolar transistor Tr21. A Zener diode Z21 and a resistance element R24 are connected in parallel with the positive power supply voltage Vcc. The operation of the amplifier circuit 112 will be described later.
図５は、基準電圧生成回路１０３の回路構成を示す説明図である。基準電圧生成回路１０３は、入力端子１０３ａ、出力端子１０３ｂ、信号経路１０３ｃ、複数の定電流源ＣＣ３１、及び複数の定電圧源ＣＶ４１を備えている。入力端子１０３ａは、入力電圧（＋Ｖｉｎ）を入力する。出力端子１０３ｂは、基準電圧（＋Ｖｒｅｆ）を出力する。信号経路１０３ｃは、入力端子１０３ａと出力端子１０３ｂとを接続する。複数の定電流源ＣＣ３１は、信号経路１０３ｃに直列に接続する。複数の定電圧源ＣＶ４１は、複数の定電流源ＣＣ３１のうち隣り合う２つの定電流源ＣＣ３１の間の信号経路１０３ｃとグランドＧＮＤとの間に複数の定電圧源ＣＶ４１のうちの一つの定電圧源ＣＶ４１がシャント接続するように、信号経路１０３ｃとグランドＧＮＤとの間にシャント接続する。信号経路１０３ｃとグランドＧＮＤとの間には、末端の定電圧源ＣＶ４１に並列に摺動接点付き抵抗素子Ｒ３１が接続されており、摺動接点の位置を調整することにより、基準電圧（＋Ｖｒｅｆ）をゼロから任意の電圧値まで可変調整可能である。摺動接点付き抵抗素子Ｒ３１と出力端子１０３ｂとの間には、抵抗素子Ｒ３２及びキャパシタ素子Ｃ３１から成るローパスフィルタが接続されており、基準電圧（＋Ｖｒｅｆ）の高周波成分が除去される。なお、各定電流源ＣＣ３１は、入力端子１０３ａから出力端子１０３ｂに向けて定電流を供給する。このように、定電流源ＣＣ３１と定電圧源ＣＶ４１とを多段接続することにより、脈動成分が低減された（安定化した）直電流電圧である基準電圧（＋Ｖｒｅｆ）を入力電圧（＋Ｖｉｎ）から生成できる。 FIG. 5 is an explanatory diagram showing a circuit configuration of the reference voltage generation circuit 103. The reference voltage generation circuit 103 includes an input terminal 103a, an output terminal 103b, a signal path 103c, a plurality of constant current sources CC31, and a plurality of constant voltage sources CV41. The input terminal 103a receives an input voltage (+ Vin). The output terminal 103b outputs a reference voltage (+ Vref). The signal path 103c connects the input terminal 103a and the output terminal 103b. The plurality of constant current sources CC31 are connected in series to the signal path 103c. The plurality of constant voltage sources CV41 is one constant voltage of the plurality of constant voltage sources CV41 between the signal path 103c between two adjacent constant current sources CC31 and the ground GND among the plurality of constant current sources CC31. Shunt connection is made between the signal path 103c and the ground GND so that the source CV41 is shunt-connected. Between the signal path 103c and the ground GND, a resistive element R31 with a sliding contact is connected in parallel to the terminal constant voltage source CV41, and the reference voltage (+ Vref) is adjusted by adjusting the position of the sliding contact. Can be variably adjusted from zero to an arbitrary voltage value. A low-pass filter including a resistance element R32 and a capacitor element C31 is connected between the resistance element R31 with sliding contact and the output terminal 103b, and a high frequency component of the reference voltage (+ Vref) is removed. Each constant current source CC31 supplies a constant current from the input terminal 103a to the output terminal 103b. Thus, by connecting the constant current source CC31 and the constant voltage source CV41 in multiple stages, a reference voltage (+ Vref), which is a direct current voltage with reduced (stabilized) pulsation component, is generated from the input voltage (+ Vin). it can.
図６は、基準電圧生成回路１１３の回路構成を示す説明図である。基準電圧生成回路１１３は、入力端子１１３ａ、出力端子１１３ｂ、信号経路１１３ｃ、複数の定電流源ＣＣ３２、及び複数の定電圧源ＣＶ４２を備えている。入力端子１１３ａは、入力電圧（−Ｖｉｎ）を入力する。出力端子１１３ｂは、基準電圧（−Ｖｒｅｆ）を出力する。信号経路１１３ｃは、入力端子１１３ａと出力端子１１３ｂとを接続する。複数の定電流源ＣＣ３２は、信号経路１１３ｃに直列に接続する。複数の定電圧源ＣＶ４２は、複数の定電流源ＣＣ３２のうち隣り合う２つの定電流源ＣＣ３２の間の信号経路１１３ｃとグランドＧＮＤとの間に複数の定電圧源ＣＶ４２のうちの一つの定電圧源ＣＶ４２がシャント接続するように、信号経路１１３ｃとグランドＧＮＤとの間にシャント接続する。信号経路１１３ｃとグランドＧＮＤとの間には、末端の定電圧源ＣＶ４２に並列に摺動接点付き抵抗素子Ｒ４１が接続されており、摺動接点の位置を調整することにより、基準電圧（−Ｖｒｅｆ）をゼロから任意の電圧値まで可変調整可能である。摺動接点付き抵抗素子Ｒ４１と出力端子１１３ｂとの間には、抵抗素子Ｒ４２及びキャパシタ素子Ｃ４１から成るローパスフィルタが接続されており、基準電圧（−Ｖｒｅｆ）の高周波成分が除去される。なお、各定電流源ＣＣ３２は、出力端子１１３ｂから入力端子１１３ａに向けて定電流を供給する。このように、定電流源ＣＣ３２と定電圧源ＣＶ４２とを多段接続することにより、脈動成分が低減された（安定化した）直電流電圧である基準電圧（−Ｖｒｅｆ）を入力電圧（−Ｖｉｎ）から生成できる。 FIG. 6 is an explanatory diagram showing a circuit configuration of the reference voltage generation circuit 113. The reference voltage generation circuit 113 includes an input terminal 113a, an output terminal 113b, a signal path 113c, a plurality of constant current sources CC32, and a plurality of constant voltage sources CV42. The input terminal 113a inputs an input voltage (−Vin). The output terminal 113b outputs a reference voltage (-Vref). The signal path 113c connects the input terminal 113a and the output terminal 113b. The plurality of constant current sources CC32 are connected in series to the signal path 113c. The plurality of constant voltage sources CV42 is a constant voltage of one of the plurality of constant voltage sources CV42 between the signal path 113c between two adjacent constant current sources CC32 and the ground GND. Shunt connection is made between the signal path 113c and the ground GND so that the source CV42 is shunt-connected. Between the signal path 113c and the ground GND, a resistive element R41 with a sliding contact is connected in parallel with the constant voltage source CV42 at the end. By adjusting the position of the sliding contact, the reference voltage (−Vref ) Can be variably adjusted from zero to an arbitrary voltage value. A low-pass filter including a resistance element R42 and a capacitor element C41 is connected between the resistance element R41 with sliding contact and the output terminal 113b, and a high-frequency component of the reference voltage (-Vref) is removed. Each constant current source CC32 supplies a constant current from the output terminal 113b to the input terminal 113a. Thus, by connecting the constant current source CC32 and the constant voltage source CV42 in multiple stages, the reference voltage (-Vref), which is a direct current voltage with reduced (stabilized) pulsation component, is input voltage (-Vin). Can be generated from
図７は、電源電圧生成回路１０４の回路構成を示す説明図である。電源電圧生成回路１０４は、入力端子１０４ａ、出力端子１０４ｂ、信号経路１０４ｃ、複数の定電流源ＣＣ３３、及び複数の定電圧源ＣＶ４３を備えている。入力端子１０４ａは、入力電圧（＋Ｖｉｎ）を入力する。出力端子１０４ｂは、正電源電圧Ｖｃｃを出力する。信号経路１０４ｃは、入力端子１０４ａと出力端子１０４ｂとを接続する。複数の定電流源ＣＣ３３は、信号経路１０４ｃに直列に接続する。複数の定電圧源ＣＶ４３は、複数の定電流源ＣＣ３３のうち隣り合う２つの定電流源ＣＣ３３の間の信号経路１０４ｃとグランドＧＮＤとの間に複数の定電圧源ＣＶ４３のうちの一つの定電圧源ＣＶ４３がシャント接続するように、信号経路１０４ｃとグランドＧＮＤとの間にシャント接続する。なお、各定電流源ＣＣ３３は、入力端子１０４ａから出力端子１０４ｂに向けて定電流を供給する。このように、定電流源ＣＣ３３と定電圧源ＣＶ４３とを多段接続することにより、脈動成分が低減された（安定化した）直電流電圧である正電源電圧Ｖｃｃを入力電圧（＋Ｖｉｎ）から生成できる。電源電圧生成回路１１４の回路構成は、電源電圧生成回路１０４の回路構成と同じであるため、その詳細な説明を省略する。 FIG. 7 is an explanatory diagram showing a circuit configuration of the power supply voltage generation circuit 104. The power supply voltage generation circuit 104 includes an input terminal 104a, an output terminal 104b, a signal path 104c, a plurality of constant current sources CC33, and a plurality of constant voltage sources CV43. The input terminal 104a inputs an input voltage (+ Vin). The output terminal 104b outputs a positive power supply voltage Vcc. The signal path 104c connects the input terminal 104a and the output terminal 104b. The plurality of constant current sources CC33 are connected in series to the signal path 104c. The plurality of constant voltage sources CV43 is one constant voltage of the plurality of constant voltage sources CV43 between the signal path 104c between two adjacent constant current sources CC33 and the ground GND among the plurality of constant current sources CC33. Shunt connection is made between the signal path 104c and the ground GND so that the source CV43 is shunt-connected. Each constant current source CC33 supplies a constant current from the input terminal 104a to the output terminal 104b. Thus, by connecting the constant current source CC33 and the constant voltage source CV43 in multiple stages, the positive power supply voltage Vcc, which is a direct current voltage with reduced (stabilized) pulsation component, can be generated from the input voltage (+ Vin). . Since the circuit configuration of the power supply voltage generation circuit 114 is the same as the circuit configuration of the power supply voltage generation circuit 104, detailed description thereof is omitted.
図８は、電源電圧生成回路１０５の回路構成を示す説明図である。電源電圧生成回路１０５は、入力端子１０５ａ、出力端子１０５ｂ、信号経路１０５ｃ、複数の定電流源ＣＣ３４、及び複数の定電圧源ＣＶ４４を備えている。入力端子１０５ａは、入力電圧（−Ｖｉｎ）を入力する。出力端子１０５ｂは、負電源電圧Ｖｅｅを出力する。信号経路１０５ｃは、入力端子１０５ａと出力端子１０５ｂとを接続する。複数の定電流源ＣＣ３４は、信号経路１０５ｃに直列に接続する。複数の定電圧源ＣＶ４４は、複数の定電流源ＣＣ３４のうち隣り合う２つの定電流源ＣＣ３４の間の信号経路１０５ｃとグランドＧＮＤとの間に複数の定電圧源ＣＶ４４のうちの一つの定電圧源ＣＶ４４がシャント接続するように、信号経路１０５ｃとグランドＧＮＤとの間にシャント接続する。なお、各定電流源ＣＣ３４は、出力端子１０５ｂから入力端子１０５ａに向けて定電流を供給する。このように、定電流源ＣＣ３４と定電圧源ＣＶ４４とを多段接続することにより、脈動成分が低減された（安定化した）直電流電圧である負電源電圧Ｖｅｅを入力電圧（−Ｖｉｎ）から生成できる。電源電圧生成回路１１５の回路構成は、電源電圧生成回路１０５の回路構成と同じであるため、その詳細な説明を省略する。 FIG. 8 is an explanatory diagram showing a circuit configuration of the power supply voltage generation circuit 105. The power supply voltage generation circuit 105 includes an input terminal 105a, an output terminal 105b, a signal path 105c, a plurality of constant current sources CC34, and a plurality of constant voltage sources CV44. The input terminal 105a inputs an input voltage (−Vin). The output terminal 105b outputs the negative power supply voltage Vee. The signal path 105c connects the input terminal 105a and the output terminal 105b. The plurality of constant current sources CC34 are connected in series to the signal path 105c. The plurality of constant voltage sources CV44 is one constant voltage of the plurality of constant voltage sources CV44 between the signal path 105c between the two adjacent constant current sources CC34 and the ground GND. Shunt connection is made between the signal path 105c and the ground GND so that the source CV44 is shunt-connected. Each constant current source CC34 supplies a constant current from the output terminal 105b to the input terminal 105a. In this way, by connecting the constant current source CC34 and the constant voltage source CV44 in multiple stages, the negative power supply voltage Vee, which is a direct current voltage with reduced (stabilized) pulsation component, is generated from the input voltage (-Vin). it can. Since the circuit configuration of the power supply voltage generation circuit 115 is the same as the circuit configuration of the power supply voltage generation circuit 105, detailed description thereof is omitted.
なお、上述の定電流源Ｃ１１、Ｃ２１、Ｃ３１、Ｃ３２、Ｃ３３、Ｃ３４として、例えば、ゲート端子とソース端子とが短絡したＭＯＳトランジスタを用いることができる。ゲート端子とソース端子とが短絡した複数のＭＯＳトランジスタを並列に接続（ドレイン端子同士、ソース端子同士、ゲート端子同士を接続）して、これを定電流源Ｃ１１、Ｃ２１、Ｃ３１、Ｃ３２、Ｃ３３、Ｃ３４として用いてもよい。また、定電圧源ＣＶ４１、ＣＶ４２、ＣＶ４３、ＣＶ４４として、例えば、ツェナーダイオードを用いることができる。 As the above-described constant current sources C11, C21, C31, C32, C33, and C34, for example, MOS transistors in which the gate terminal and the source terminal are short-circuited can be used. A plurality of MOS transistors whose gate terminals and source terminals are short-circuited are connected in parallel (drain terminals, source terminals and gate terminals are connected), and these are connected to constant current sources C11, C21, C31, C32, C33, It may be used as C34. For example, a Zener diode can be used as the constant voltage sources CV41, CV42, CV43, and CV44.
次に、図９乃至図１１を参照しながら、電流制御回路１０１及び増幅回路１０２の動作について説明する。
図９は、出力ノード１３の負荷変動が閾値未満である定常状態のときの電流制御回路１０１及び増幅回路１０２の等価回路を示す。ここで、負荷変動とは、負荷電流の変動を意味する。定常状態では、バイポーラトランジスタＴｒ１２，Ｔｒ１３は、オン状態にあり、その等価抵抗をＲｏｎとし、電流制御回路１０１の制御端子１０１ｃ及び出力端子１０１ｂの間の等価抵抗をＲ１７とすると、Ｒｏｎの値は、Ｒ１７の値と比較して無視できる程に小さい。また、定電流源ＣＣ１の内部抵抗をＲｃｃとすると、Ｒ１７の値は、Ｒｃｃの値と比較して無視できる程に小さい。従って、バイポーラトランジスタＴｒ１１のコレクタ抵抗の値は、Ｒ１７の値とほぼ同程度になる。一方、ツェナーダイオードＺ１１は、直流信号に対しては、オフ状態にあり、交流信号に対しては、キャパシタ素子Ｃとして動作する。従って、バイポーラトランジスタＴｒ１１のエミッタ抵抗の値は、Ｒ１４の値とほぼ同程度になる。以上のことから、定常状態のときのバイポーラトランジスタＴｒ１１による制御信号ＣＳ１の利得は、Ｒ１７／Ｒ１４となる。ここで、Ｒ１７の値がＲ１４とほぼ同じか或いはそれ以下になるように予め設計することにより、定常状態のときのバイポーラトランジスタＴｒ１１による制御信号ＣＳ１の利得は、実質的に１又はそれ以下となる。また、ツェナーダイオードＺ１１のＰＮ接合容量は、通常のダイオードのＰＮ接合容量よりも約１０倍から１００倍程度大きいため、ツェナーダイオードＺ１１の容量を利用して、制御信号ＣＳ１の位相遅れを補償し、正電源用リニアレギュレータ４０１の発振を抑制できる。なお、出力ノード１４の負荷変動が閾値未満である定常状態のときの電流制御回路１１１及び増幅回路１１２の動作についても同様である。
Next, operations of the current control circuit 101 and the amplifier circuit 102 will be described with reference to FIGS. 9 to 11.
FIG. 9 shows an equivalent circuit of the current control circuit 101 and the amplifier circuit 102 in a steady state where the load fluctuation of the output node 13 is less than the threshold value. Here, the load fluctuation means the fluctuation of the load current. In the steady state, the bipolar transistors Tr12 and Tr13 are in the on state, and the equivalent resistance is Ron, and the equivalent resistance between the control terminal 101c and the output terminal 101b of the current control circuit 101 is R17. Compared to the value of R17, it is negligibly small. If the internal resistance of the constant current source CC1 is Rcc, the value of R17 is so small that it can be ignored compared to the value of Rcc. Therefore, the collector resistance value of the bipolar transistor Tr11 is approximately the same as the value of R17. On the other hand, the Zener diode Z11 is in an off state with respect to a DC signal, and operates as a capacitor element C with respect to an AC signal. Accordingly, the value of the emitter resistance of the bipolar transistor Tr11 is approximately the same as the value of R14. From the above, the gain of the control signal CS1 by the bipolar transistor Tr11 in the steady state is R17 / R14. Here, by designing in advance such that the value of R17 is substantially equal to or less than R14, the gain of the control signal CS1 by the bipolar transistor Tr11 in the steady state is substantially 1 or less. . Further, since the PN junction capacitance of the Zener diode Z11 is about 10 to 100 times larger than the PN junction capacitance of a normal diode, the phase delay of the control signal CS1 is compensated using the capacitance of the Zener diode Z11. Oscillation of the positive power supply linear regulator 401 can be suppressed. The same applies to the operations of the current control circuit 111 and the amplifier circuit 112 in the steady state where the load fluctuation of the output node 14 is less than the threshold value.
図１０は、出力ノード１３の負荷低減が閾値を超えた直後の過度状態のときの電流制御回路１０１及び増幅回路１０２の等価回路を示す。負荷低減が閾値を超えるとは、例えば、負荷５１が外されたときなど、負荷電流が急激に減少する場合などのときを意味する。負荷電流の急激な減少により、出力ノード１３の電位は、一時的に瞬間的に上昇する。これにより、バイポーラトランジスタＴｒ１１のベース電位も一時的に瞬間的に上昇する。バイポーラトランジスタＴｒ１１のベース電位の瞬間的な上昇により、ツェナーダイオードＺ１１に加わる逆方向電圧がツェナー電圧を超えると、ツェナーダイオードＺ１１がオン状態となる。ツェナーダイオードＺ１１のオン抵抗をＲｏｎｚとすると、Ｒｏｎｚの値は、Ｒ１４の値と比較して無視できる程に小さい。従って、バイポーラトランジスタＴｒ１１のエミッタ抵抗の値は、Ｒｏｎｚの値とほぼ同程度になる。一方、バイポーラトランジスタＴｒ１１のコレクタ電位は、一時的に瞬間的に低下するため、バイポーラトランジスタＴｒ１２，Ｔｒ１３はオフ状態になる。このときの電流制御回路１０１の制御端子１０１ｃ及び出力端子１０１ｂの間の等価抵抗をＲ１５とすると、バイポーラトランジスタＴｒ１１のコレクタ抵抗の値は、Ｒ１５の値とほぼ同程度になる。以上のことから、出力ノード１３の負荷低減が閾値を超えた直後の過度状態のときのバイポーラトランジスタＴｒ１１による制御信号ＣＳ１の利得は、Ｒ１５／Ｒｏｎｚとなる。ここで、Ｒｏｎｚの値がＲ１５の値と比較して無視できる程度に小さくなるように予め設計することにより、バイポーラトランジスタＴｒ１１による制御信号ＣＳ１の利得は、実質的に１を大きく超える。このような十分に大きな利得により、出力ノード１３の電位上昇を速やかに抑制し、出力電圧（＋Ｖｏｕｔ）を迅速に安定化させることができる。なお、制御信号ＣＳ１の利得が実質的に１を大きく超えている期間は、出力ノード１３の負荷低減が閾値を超えた直後の過度状態の僅かな期間であるため、正電源用リニアレギュレータ４０１が発振することはない。なお、出力ノード１４の負荷低減が閾値を超えた直後の過度状態のときの電流制御回路１１１及び増幅回路１１２の動作についても同様である。 FIG. 10 shows an equivalent circuit of the current control circuit 101 and the amplifier circuit 102 in the transient state immediately after the load reduction of the output node 13 exceeds the threshold value. The load reduction exceeding the threshold means, for example, when the load current rapidly decreases, such as when the load 51 is removed. Due to the rapid decrease of the load current, the potential of the output node 13 temporarily rises momentarily. As a result, the base potential of the bipolar transistor Tr11 also rises momentarily. When the reverse voltage applied to the Zener diode Z11 exceeds the Zener voltage due to an instantaneous rise in the base potential of the bipolar transistor Tr11, the Zener diode Z11 is turned on. When the on-resistance of the Zener diode Z11 is Ronz, the value of Ronz is so small that it can be ignored compared to the value of R14. Therefore, the value of the emitter resistance of the bipolar transistor Tr11 is approximately the same as the value of Ronz. On the other hand, since the collector potential of the bipolar transistor Tr11 temporarily decreases momentarily, the bipolar transistors Tr12 and Tr13 are turned off. If the equivalent resistance between the control terminal 101c and the output terminal 101b of the current control circuit 101 at this time is R15, the value of the collector resistance of the bipolar transistor Tr11 is almost the same as the value of R15. From the above, the gain of the control signal CS1 by the bipolar transistor Tr11 in the transient state immediately after the load reduction of the output node 13 exceeds the threshold value is R15 / Ronz. Here, the gain of the control signal CS1 by the bipolar transistor Tr11 substantially exceeds 1 by designing in advance such that the value of Ronz is negligibly small compared to the value of R15. With such a sufficiently large gain, the potential rise of the output node 13 can be quickly suppressed, and the output voltage (+ Vout) can be stabilized quickly. Note that the period during which the gain of the control signal CS1 substantially exceeds 1 is a slight period of an excessive state immediately after the load reduction of the output node 13 exceeds the threshold value. It does not oscillate. The same applies to the operations of the current control circuit 111 and the amplifier circuit 112 when the load reduction of the output node 14 is in the transient state immediately after exceeding the threshold value.
図１１は、出力ノード１３の負荷上昇が閾値を超えた直後の過度状態のときの電流制御回路１０１及び増幅回路１０２の等価回路を示す。負荷上昇が閾値を超えるとは、例えば、負荷５１が予め外されている出力ノード１３に負荷５１が挿入されたときなど、負荷電流が急激に増加する場合などのときを意味する。負荷電流の急激な増加により、出力ノード１３の電位は、一時的に瞬間的に低下する。これにより、バイポーラトランジスタＴｒ１１のベース電位も一時的に瞬間的に低下し、バイポーラトランジスタＴｒ１１は、瞬間的にオフ状態となる。従って、バイポーラトランジスタＴｒ１１による制御信号ＣＳ１の利得は、実質的にゼロとなる。一方、定電流源ＣＣ１から電流制御回路１０１の制御端子１０１ｃへの電流供給が瞬間的に増加し、バイポーラトランジスタＴｒ１１，Ｔｒ１２はオン状態となる。このときの電流制御回路１０１の制御端子１０１ｃ及び出力端子１０１ｂの間の等価抵抗は、Ｒ１７である。定電流源ＣＣ１から電流制御回路１０１の制御端子１０１ｃへ供給される電流は、ダーリントン接続されるバイポーラトランジスタＴｒ１２，Ｔｒ１３により増幅されて出力端子１０１ｂから出力される。これにより、出力ノード１３の電位低下を速やかに抑制し、出力電圧（＋Ｖｏｕｔ）を迅速に安定化させることができる。なお、出力ノード１４の負荷上昇が閾値を超えた直後の過度状態のときの電流制御回路１１１及び増幅回路１１２の動作についても同様である。 FIG. 11 shows an equivalent circuit of the current control circuit 101 and the amplifier circuit 102 in the transient state immediately after the load increase of the output node 13 exceeds the threshold value. The load increase exceeding the threshold means a case where the load current increases rapidly, for example, when the load 51 is inserted into the output node 13 from which the load 51 is removed in advance. Due to the sudden increase in the load current, the potential of the output node 13 temporarily decreases momentarily. As a result, the base potential of the bipolar transistor Tr11 also temporarily decreases momentarily, and the bipolar transistor Tr11 is instantaneously turned off. Therefore, the gain of the control signal CS1 by the bipolar transistor Tr11 is substantially zero. On the other hand, the current supply from the constant current source CC1 to the control terminal 101c of the current control circuit 101 increases instantaneously, and the bipolar transistors Tr11 and Tr12 are turned on. At this time, the equivalent resistance between the control terminal 101c and the output terminal 101b of the current control circuit 101 is R17. The current supplied from the constant current source CC1 to the control terminal 101c of the current control circuit 101 is amplified by the Darlington-connected bipolar transistors Tr12 and Tr13 and output from the output terminal 101b. Thereby, the potential drop of the output node 13 can be quickly suppressed, and the output voltage (+ Vout) can be stabilized quickly. The same applies to the operations of the current control circuit 111 and the amplifier circuit 112 when the load increase of the output node 14 is in an excessive state immediately after exceeding the threshold value.
なお、増幅回路１０２の回路構成は、図３に示すものに限られるものではなく、例えば、図１２に示す回路構成を備えてもよい。増幅回路１０２は、ツェナーダイオードＺ１１及び抵抗素子Ｒ１４の並列接続回路を通じて制御信号ＣＳ１がそのエミッタ端子に入力されるベース接地バイポーラトランジスタＴｒ１１と、バイポーラトランジスタＴｒ１１のコレクタ端子に定電流を供給する定電流源ＣＣ１１とを備える。図１２に示す増幅器回路１０２は、図３に示す増幅回路１０２と同様に動作する。同様に、増幅回路１１２の回路構成は、図４に示すものに限られるものではなく、例えば、図１３に示す回路構成を備えてもよい。増幅回路１１２は、ツェナーダイオードＺ２１及び抵抗素子Ｒ２４の並列接続回路を通じて制御信号ＣＳ２がそのエミッタ端子に入力されるベース接地バイポーラトランジスタＴｒ２１と、バイポーラトランジスタＴｒ２１のコレクタ端子に定電流を供給する定電流源ＣＣ２１とを備える。図１３に示す増幅器回路１１２は、図４に示す増幅回路１１２と同様に動作する。 Note that the circuit configuration of the amplifier circuit 102 is not limited to that shown in FIG. 3, and for example, the circuit configuration shown in FIG. 12 may be provided. The amplifier circuit 102 has a base-grounded bipolar transistor Tr11 to which a control signal CS1 is input to its emitter terminal through a parallel connection circuit of a Zener diode Z11 and a resistor element R14, and a constant current source that supplies a constant current to the collector terminal of the bipolar transistor Tr11. CC11. The amplifier circuit 102 illustrated in FIG. 12 operates in the same manner as the amplifier circuit 102 illustrated in FIG. Similarly, the circuit configuration of the amplifier circuit 112 is not limited to that shown in FIG. 4, and for example, the circuit configuration shown in FIG. 13 may be provided. The amplifying circuit 112 has a constant-current source that supplies a constant current to a common-grounded bipolar transistor Tr21 that receives a control signal CS2 at its emitter terminal and a collector terminal of the bipolar transistor Tr21 through a parallel connection circuit of a Zener diode Z21 and a resistor element R24. CC21. The amplifier circuit 112 illustrated in FIG. 13 operates in the same manner as the amplifier circuit 112 illustrated in FIG.
以上説明したように、本実施形態によれば、出力ノード１３の負荷変動が閾値未満である定常状態のときに、ツェナーダイオードＺ１１は、オフ状態となり、増幅回路１０２は、実質的に１又はそれ以下の利得で制御信号ＣＳ１を増幅する。これにより、十分な位相余裕を確保して正電源用リニアレギュレータ４０１の動作を安定化させることができる。特に、ツェナーダイオードＺ１１のＰＮ接合容量は、通常のダイオードのＰＮ接合容量よりも大きいため、ツェナーダイオードＺ１１の容量を利用して、制御信号ＣＳ１の位相遅れを補償し、正電源用リニアレギュレータ４０１の発振を抑制できる。一方、出力ノード１３の負荷低減が閾値を超えた直後の過度状態のときに、ツェナーダイオードＺ１１は、オン状態となり、増幅回路１０２は、実質的に１を超える利得で制御信号ＣＳ１を増幅する。このような十分に大きな利得により、出力ノード１３の電位上昇を速やかに抑制し、出力電圧（＋Ｖｏｕｔ）を迅速に安定化させることができる。 As described above, according to the present embodiment, when the load fluctuation of the output node 13 is in a steady state that is less than the threshold value, the Zener diode Z11 is turned off, and the amplifier circuit 102 is substantially 1 or more. The control signal CS1 is amplified with the following gain. Thereby, a sufficient phase margin can be secured and the operation of the positive power supply linear regulator 401 can be stabilized. In particular, since the PN junction capacitance of the Zener diode Z11 is larger than the PN junction capacitance of a normal diode, the phase delay of the control signal CS1 is compensated using the capacitance of the Zener diode Z11, and the positive power supply linear regulator 401 Oscillation can be suppressed. On the other hand, in a transient state immediately after the load reduction of the output node 13 exceeds the threshold value, the Zener diode Z11 is turned on, and the amplifier circuit 102 amplifies the control signal CS1 with a gain substantially exceeding 1. With such a sufficiently large gain, the potential rise of the output node 13 can be quickly suppressed, and the output voltage (+ Vout) can be stabilized quickly.
なお、上述の説明では、絶対値の等しい正負２系統の出力電圧（＋Ｖｏｕｔ，−Ｖｏｕｔ）を出力するリニアレギュレータ１０を例示したが、負の出力電圧（−Ｖｏｕｔ）を出力することなく、正の出力電圧（＋Ｖｏｕｔ）を出力すればよい場合には、リニアレギュレータ１０は、正電源用リニアレギュレータ４０１を備えていればよく、負電源用リニアレギュレータ４０２を備える必要はない。同様に、正の出力電圧（＋Ｖｏｕｔ）を出力することなく、負の出力電圧（−Ｖｏｕｔ）を出力すればよい場合には、リニアレギュレータ１０は、負電源用リニアレギュレータ４０２を備えていればよく、正電源用リニアレギュレータ４０１を備える必要はない。 In the above description, the linear regulator 10 that outputs two positive and negative output voltages (+ Vout, −Vout) having the same absolute value is illustrated. However, a positive output voltage (−Vout) can be output without outputting a negative output voltage (−Vout). When the output voltage (+ Vout) is to be output, the linear regulator 10 only needs to include the positive power supply linear regulator 401, and does not need to include the negative power supply linear regulator 402. Similarly, when the negative output voltage (−Vout) may be output without outputting the positive output voltage (+ Vout), the linear regulator 10 only needs to include the negative power supply linear regulator 402. It is not necessary to provide the positive power supply linear regulator 401.
１０…リニアレギュレータ １１，１２…入力ノード １３，１４…出力ノード ２０…商用交流電源 ３０…トランス ４０…全波整流回路 ５１，５２…負荷 １０１，１１１…電流制御回路 １０２，１１２…増幅回路 １０３，１１３…基準電圧生成回路 １０４，１０５，１１４，１１５…電源電圧生成回路 １０６，１１６…帰還電圧生成回路 ４０１…正電源用リニアレギュレータ ４０２…負電源用リニアレギュレータ ＡＭＰ１，ＡＭＰ２…誤差増幅器 DESCRIPTION OF SYMBOLS 10 ... Linear regulator 11, 12 ... Input node 13, 14 ... Output node 20 ... Commercial alternating current power supply 30 ... Transformer 40 ... Full wave rectifier circuit 51, 52 ... Load 101, 111 ... Current control circuit 102, 112 ... Amplifier circuit 103, 113 ... Reference voltage generation circuit 104, 105, 114, 115 ... Power supply voltage generation circuit 106, 116 ... Feedback voltage generation circuit 401 ... Positive power supply linear regulator 402 ... Negative power supply linear regulator AMP1, AMP2 ... Error amplifier
Claims (5)
前記出力電圧に応じた帰還電圧が基準電圧に一致するように、前記電流制御回路を制御する制御信号を出力する誤差増幅器と、
前記制御信号を増幅するトランジスタを有する増幅回路と、を備え、
前記トランジスタは、前記制御信号が入力されるベース端子と、ツェナーダイオードと抵抗素子との並列接続回路を通じて正電源電圧又は負電源電圧に接続するエミッタ端子と、増幅された前記制御信号を前記電流制御回路に出力するコレクタ端子とを有しており、
前記出力ノードの負荷変動が閾値未満である定常状態のときに、前記ツェナーダイオードは、オフ状態となり、前記増幅回路は、実質的に１又はそれ以下の利得で前記制御信号を増幅し、
前記出力ノードの負荷低減が前記閾値を超えた直後の過度状態のときに、前記ツェナーダイオードは、オン状態となり、前記増幅回路は、実質的に１を超える利得で前記制御信号を増幅する、リニアレギュレータ。 A current control circuit for controlling the current flowing between the input node and the output node to supply the output node with an output voltage, which is a DC voltage with reduced pulsation component of the input voltage input to the input node; ,
An error amplifier that outputs a control signal for controlling the current control circuit so that a feedback voltage corresponding to the output voltage matches a reference voltage;
An amplification circuit having a transistor for amplifying the control signal,
The transistor includes a base terminal to which the control signal is input, an emitter terminal connected to a positive power supply voltage or a negative power supply voltage through a parallel connection circuit of a Zener diode and a resistance element, and the current control for the amplified control signal. And a collector terminal that outputs to the circuit,
When in a steady state where the load fluctuation of the output node is less than a threshold, the zener diode is turned off, and the amplifier circuit amplifies the control signal with a gain of substantially 1 or less,
When the load reduction of the output node is in an transient state immediately after exceeding the threshold, the Zener diode is turned on and the amplifier circuit amplifies the control signal with a gain substantially exceeding 1. regulator.
前記出力電圧に応じた帰還電圧が基準電圧に一致するように、前記電流制御回路を制御する制御信号を出力する誤差増幅器と、
前記制御信号を増幅するトランジスタを有する増幅回路と、を備え、
前記トランジスタは、ツェナーダイオードと抵抗素子との並列接続回路を通じて前記制御信号が入力されるエミッタ端子と、グランドに接続するベース端子と、増幅された前記制御信号を前記電流制御回路に出力するコレクタ端子とを有しており、
前記出力ノードの負荷変動が閾値未満である定常状態のときに、前記ツェナーダイオードは、オフ状態となり、前記増幅回路は、実質的に１又はそれ以下の利得で前記制御信号を増幅し、
前記出力ノードの負荷低減が前記閾値を超えた直後の過度状態のときに、前記ツェナーダイオードは、オン状態となり、前記増幅回路は、実質的に１を超える利得で前記制御信号を増幅する、リニアレギュレータ。 A current control circuit for controlling the current flowing between the input node and the output node to supply the output node with an output voltage, which is a DC voltage with reduced pulsation component of the input voltage input to the input node; ,
An error amplifier that outputs a control signal for controlling the current control circuit so that a feedback voltage corresponding to the output voltage matches a reference voltage;
An amplification circuit having a transistor for amplifying the control signal,
The transistor includes an emitter terminal to which the control signal is input through a parallel connection circuit of a Zener diode and a resistance element, a base terminal connected to the ground, and a collector terminal that outputs the amplified control signal to the current control circuit. And
When in a steady state where the load fluctuation of the output node is less than a threshold, the zener diode is turned off, and the amplifier circuit amplifies the control signal with a gain of substantially 1 or less,
When the load reduction of the output node is in an transient state immediately after exceeding the threshold, the Zener diode is turned on and the amplifier circuit amplifies the control signal with a gain substantially exceeding 1. regulator.
前記増幅回路は、前記トランジスタのコレクタ端子に定電流を供給する定電流源を更に備え、
前記出力ノードの負荷上昇が前記閾値を超えた直後の過度状態のときに、前記トランジスタ及び前記ツェナーダイオードは、共に、オフ状態となり、前記定電流源は、前記負荷上昇に起因する前記出力ノードの電位低下を抑制するのに要する電流を前記電流制御回路に供給する、リニアレギュレータ。 The linear regulator according to claim 1 or 2,
The amplifier circuit further includes a constant current source for supplying a constant current to the collector terminal of the transistor,
When the load increase of the output node is in an transient state immediately after exceeding the threshold, both the transistor and the Zener diode are turned off, and the constant current source is connected to the output node due to the load increase. A linear regulator that supplies the current control circuit with a current required to suppress a potential drop.
前記基準電圧を生成する基準電圧生成回路を更に備え、
前記基準電圧生成回路は、前記入力電圧を入力する第１の入力端子と、前記基準電圧を出力する第１の出力端子と、前記第１の入力端子と前記第１の出力端子とを接続する第１の信号経路に直列に接続する複数の第１の定電流源と、前記第１の信号経路とグランドとの間にシャント接続する複数の第１の定電圧源とを備え、
前記複数の第１の定電流源のうち隣り合う２つの第１の定電流源の間の前記第１の信号経路と前記グランドとの間に前記複数の第１の定電圧源のうちの一つがシャント接続されている、リニアレギュレータ。 The linear regulator according to any one of claims 1 to 3,
A reference voltage generation circuit for generating the reference voltage;
The reference voltage generation circuit connects a first input terminal for inputting the input voltage, a first output terminal for outputting the reference voltage, and the first input terminal and the first output terminal. A plurality of first constant current sources connected in series to the first signal path; and a plurality of first constant voltage sources connected in a shunt between the first signal path and the ground;
One of the plurality of first constant voltage sources between the first signal path and the ground between two adjacent first constant current sources among the plurality of first constant current sources. Linear regulator with one shunt connected.
前記誤差増幅器の電源電圧を生成する電源電圧生成回路を更に備え、
前記電源電圧生成回路は、前記入力電圧を入力する第２の入力端子と、前記電源電圧を出力する第２の出力端子と、前記第２の入力端子と前記第２の出力端子とを接続する第２の信号経路に直列に接続する複数の第２の定電流源と、前記第２の信号経路とグランドとの間にシャント接続する複数の第２の定電圧源とを備え、
前記複数の第２の定電流源のうち隣り合う２つの第２の定電流源の間の前記第２の信号経路と前記グランドとの間に前記複数の第２の定電圧源のうちの一つがシャント接続されている、リニアレギュレータ。 A linear regulator according to any one of claims 1 to 4,
A power supply voltage generation circuit for generating a power supply voltage of the error amplifier;
The power supply voltage generation circuit connects a second input terminal for inputting the input voltage, a second output terminal for outputting the power supply voltage, and the second input terminal and the second output terminal. A plurality of second constant current sources connected in series to the second signal path, and a plurality of second constant voltage sources connected in a shunt between the second signal path and the ground,
Among the plurality of second constant current sources, one of the plurality of second constant voltage sources between the second signal path between the two adjacent second constant current sources and the ground. Linear regulator with one shunt connected.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016227896A JP2018084970A (en) | 2016-11-24 | 2016-11-24 | Linear regulator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016227896A JP2018084970A (en) | 2016-11-24 | 2016-11-24 | Linear regulator |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2018084970A true JP2018084970A (en) | 2018-05-31 |
Family
ID=62237252
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016227896A Pending JP2018084970A (en) | 2016-11-24 | 2016-11-24 | Linear regulator |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2018084970A (en) |
-
2016
- 2016-11-24 JP JP2016227896A patent/JP2018084970A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8294441B2 (en) | Fast low dropout voltage regulator circuit | |
| TWI413881B (en) | Linear voltage regulator and current sensing circuit thereof | |
| US9753473B2 (en) | Two-stage low-dropout frequency-compensating linear power supply systems and methods | |
| JP6540976B2 (en) | Low dropout voltage regulator device | |
| US8222877B2 (en) | Voltage regulator and method for voltage regulation | |
| EP1569062A1 (en) | Efficient frequency compensation for linear voltage regulators | |
| US9710002B2 (en) | Dynamic biasing circuits for low drop out (LDO) regulators | |
| US9367074B2 (en) | Voltage regulator capable of stabilizing an output voltage even when a power supply fluctuates | |
| US10996700B1 (en) | Fast response linear regulator with bias current control and overshoot and undershoot suppression | |
| JP2005011067A (en) | Constant voltage generator | |
| TWI612408B (en) | Low dropout regulator of pmos power transistor | |
| JP6884472B2 (en) | Voltage regulator | |
| KR20120064617A (en) | Voltage regulator | |
| WO2015127018A1 (en) | Low dropout voltage regulator circuits | |
| JP2017134557A (en) | Semiconductor integrated circuit for regulator | |
| TW201821925A (en) | Voltage regulator | |
| JP4374388B2 (en) | Voltage control circuit | |
| US9541934B2 (en) | Linear regulator circuit | |
| JP2012032940A (en) | Power supply control circuit | |
| JP2018084970A (en) | Linear regulator | |
| US9367073B2 (en) | Voltage regulator | |
| KR20160012858A (en) | Low dropout regulator | |
| JP2015070774A (en) | Switching power-supply device | |
| JP2014050055A (en) | Amplifier and control method | |
| JP2001216037A (en) | Regulator |