JP2017134557A - Semiconductor integrated circuit for regulator - Google Patents

Semiconductor integrated circuit for regulator Download PDF

Info

Publication number
JP2017134557A
JP2017134557A JP2016012971A JP2016012971A JP2017134557A JP 2017134557 A JP2017134557 A JP 2017134557A JP 2016012971 A JP2016012971 A JP 2016012971A JP 2016012971 A JP2016012971 A JP 2016012971A JP 2017134557 A JP2017134557 A JP 2017134557A
Authority
JP
Japan
Prior art keywords
circuit
reference voltage
transistor
voltage
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016012971A
Other languages
Japanese (ja)
Other versions
JP6638423B2 (en
Inventor
勝浩 横山
Katsuhiro Yokoyama
勝浩 横山
陽一 高野
Yoichi Takano
陽一 高野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsumi Electric Co Ltd
Original Assignee
Mitsumi Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsumi Electric Co Ltd filed Critical Mitsumi Electric Co Ltd
Priority to JP2016012971A priority Critical patent/JP6638423B2/en
Priority to CN201710054550.5A priority patent/CN107015593B/en
Publication of JP2017134557A publication Critical patent/JP2017134557A/en
Application granted granted Critical
Publication of JP6638423B2 publication Critical patent/JP6638423B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/561—Voltage to current converters

Abstract

PROBLEM TO BE SOLVED: To prevent a level of noise of an output voltage from largely changing even when the output voltage is switched.SOLUTION: There is provided a semiconductor integrated circuit for regulator which includes a control circuit for controlling a transistor for control so that an output voltage becomes constant according to a potential difference between a feedback voltage according to the output voltage and a predetermined reference voltage, a reference voltage circuit for generating the reference voltage, a current source circuit for supplying action current of the reference voltage circuit, and an action current variation suppression circuit for preventing the action current of the reference voltage circuit from increasing and decreasing even when an input voltage varies, where the reference voltage circuit is configured as a variable type reference voltage circuit that is a band gap reference voltage circuit and can change a gain by changing one resistance value of a series resistor connected between an output node of the reference voltage and a ground point; and a low pass filter for removing noise contained in the reference voltage is provided between the reference voltage circuit and the control circuit.SELECTED DRAWING: Figure 1

Description

本発明は、直流電源装置における基準電圧回路に関し、特にバイポーラ・トランジスタで構成された基準電圧回路を備えたシリーズレギュレータ制御用の半導体集積回路に利用して有効な技術に関する。   The present invention relates to a reference voltage circuit in a DC power supply device, and more particularly to a technique that is effective when used for a semiconductor integrated circuit for series regulator control including a reference voltage circuit formed of a bipolar transistor.

直流電源装置のひとつに、出力電圧に応じて制御用トランジスタを制御して入力電圧を降圧し所定の電圧を出力するシリーズレギュレータがある。かかるシリーズレギュレータを電源とするシステムのうち特にノイズを気にするシステム（例えば高感度イメージセンサ）に使用されるシリーズレギュレータにおいては、回路を構成するトランジスタとしてバイポーラ・トランジスタを使用するのが有利であると考えられている。
また、シリーズレギュレータを構成する制御用の半導体集積回路においては、一般に、出力電圧に応じたフィードバック電圧と所定の基準電圧との電位差を検出し、該電位差に応じて制御用トランジスタを制御する誤差アンプが設けられている。 One of the DC power supply devices is a series regulator that controls a control transistor according to an output voltage to step down an input voltage and output a predetermined voltage. Among systems using such a series regulator as a power source, in particular, a series regulator used in a system that cares about noise (for example, a high-sensitivity image sensor), it is advantageous to use a bipolar transistor as a transistor constituting the circuit. It is believed that.
In a semiconductor integrated circuit for control that constitutes a series regulator, generally, an error amplifier that detects a potential difference between a feedback voltage corresponding to an output voltage and a predetermined reference voltage, and controls a control transistor according to the potential difference. Is provided.

従来のレギュレータ用半導体集積回路には、誤差アンプに供給する基準電圧（固定）を発生する基準電圧回路を、図８に示すように、チップ内部に設ける方式がある。
また、近年、多種多様なシステムに対応できるように、例えばフィードバック電圧を生成するための分圧抵抗（図８のＲ６またはＲ７）の抵抗値を切り替えることで、１．５Ｖや２．０Ｖ，２．５Ｖ……のような複数段階の出力電圧を容易に生成することができるようにしたレギュレータ用半導体集積回路の設計技術が知られている。 In a conventional regulator semiconductor integrated circuit, there is a system in which a reference voltage circuit for generating a reference voltage (fixed) to be supplied to an error amplifier is provided inside a chip as shown in FIG.
In recent years, for example, by switching the resistance value of a voltage dividing resistor (R6 or R7 in FIG. 8) for generating a feedback voltage so as to be compatible with various systems, 1.5V, 2.0V, 2 There is known a design technique for a semiconductor integrated circuit for a regulator that can easily generate a plurality of stages of output voltages such as .5V.

特開２０１１−２２６８９号公報JP 2011-22689 A 特開２００１−８４０４３号公報JP 2001-84043 A

ところで、図８に示すように基準電圧回路１２を内蔵しかつフィードバック用の分圧回路（Ｒ6，Ｒ7）における抵抗値の切り替えで複数の出力電圧を生成する方式（製品のランク分け）を採用した場合、誤差アンプ１１と出力電圧制御用トランジスタＱ０と分圧回路（Ｒ6，Ｒ7）とがゲイン切替え型の増幅回路として機能する。この方式の場合、抵抗Ｒ６またはＲ７の抵抗値を切り替えることによって、次式
Ｇ＝Ｖｏｕｔ／Ｖｒｅｆ＝１＋（Ｒ７／Ｒ６）
で示されるように、ゲインＧが変化する。そのため、基準電圧回路１２の出力に含まれるノイズのレベルが、上記ゲインすなわち出力電圧のランクに応じて変化してしまうという課題がある。 By the way, as shown in FIG. 8, a system (product ranking) in which a reference voltage circuit 12 is incorporated and a plurality of output voltages are generated by switching resistance values in a feedback voltage dividing circuit (R6, R7) is adopted. In this case, the error amplifier 11, the output voltage control transistor Q0, and the voltage dividing circuit (R6, R7) function as a gain switching type amplifier circuit. In the case of this method, the following equation G = Vout / Vref = 1 + (R7 / R6) is obtained by switching the resistance value of the resistor R6 or R7.
As shown, the gain G changes. Therefore, there is a problem that the level of noise included in the output of the reference voltage circuit 12 changes according to the gain, that is, the rank of the output voltage.

なお、基準電圧回路から出力される電圧のノイズを低減するために、基準電圧回路と誤差アンプとの間にローパスフィルタを設けた定電圧回路（シリーズレギュレータ）に関する発明が提案されている（特許文献１参照）。ただし、特許文献１のものは、バイポーラ・トランジスタに比べて低ノイズ化の点で劣るＭＯＳトランジスタによって回路が構成されているとともに、出力電圧を切り替えるという発想およびそれに伴う上記のような課題については開示されていない。   An invention relating to a constant voltage circuit (series regulator) in which a low-pass filter is provided between the reference voltage circuit and the error amplifier has been proposed in order to reduce noise in the voltage output from the reference voltage circuit (Patent Document). 1). However, Patent Document 1 discloses a circuit composed of MOS transistors that are inferior in noise reduction compared to bipolar transistors, and discloses the idea of switching output voltage and the problems associated therewith. It has not been.

一方、特許文献２には、バイポーラ・トランジスタで構成されたシリーズレギュレータ制御用半導体集積回路において、基準電圧回路としてバンドギャップ型の回路を使用したものが開示されている。ただし、特許文献２のものは、リップルリジェクション特性を向上させるために、基準電圧回路の動作電圧を生成する電源回路（本発明のバイアス回路に相当）を工夫したものである。また、特許文献２にも、出力電圧を切り替えるという発想およびそれに伴う上記のような課題については開示されていない。   On the other hand, Patent Document 2 discloses a series regulator control semiconductor integrated circuit composed of bipolar transistors using a band gap type circuit as a reference voltage circuit. However, Patent Document 2 is a device in which a power supply circuit (corresponding to the bias circuit of the present invention) that generates an operating voltage of a reference voltage circuit is devised in order to improve ripple rejection characteristics. Also, Patent Document 2 does not disclose the idea of switching the output voltage and the above-described problems associated therewith.

この発明は上記のような背景の下になされたもので、その目的とするところは、出力電圧を切り替えた場合にも、出力電圧のノイズのレベルが大きく変化することのないレギュレータ用の半導体集積回路を提供することにある。
本発明の他の目的は、入力電圧が変動したとしても出力電圧が変動するのを抑制できるレギュレータ用の半導体集積回路を提供することにある。 The present invention has been made under the background as described above, and the object of the present invention is to provide a semiconductor integrated circuit for a regulator that does not greatly change the noise level of the output voltage even when the output voltage is switched. It is to provide a circuit.
Another object of the present invention is to provide a semiconductor integrated circuit for a regulator that can suppress the fluctuation of the output voltage even if the input voltage fluctuates.

上記目的を達成するため、この発明は、
直流電圧が印加される入力端子と出力端子との間に接続された制御用トランジスタと、
出力電圧に応じたフィードバック電圧と所定の基準電圧との電位差に応じて出力電圧が一定になるように前記制御用トランジスタを制御する制御回路と、
前記基準電圧を生成する基準電圧回路と、
前記基準電圧回路の動作電流を供給する電流源回路と、
前記入力端子に入力される電圧が変動しても前記基準電圧回路の動作電流が増減しないように抑制する動作電流変動抑制回路と、
を備えたレギュレータ用半導体集積回路であって、
前記動作電流変動抑制回路は、前記基準電圧回路へ動作電流を供給する電源線と接地電位点に接続された接地線との間に直列形態で接続された第１トランジスタを備え、該第１トランジスタのベース端子は前記基準電圧が出力されるノードに接続され、
前記基準電圧回路は、
前記電源線と接地線との間に直列形態で接続された第２トランジスタと第１抵抗および第２抵抗と、
前記電源線と接地線との間に直列形態で接続された第３トランジスタおよび第４トランジスタと第３抵抗および第４抵抗と、
前記電源線と前記第３抵抗および第４抵抗の接続ノードとの間に直列形態で接続された第５トランジスタおよび第６トランジスタと、
を備え、前記第５トランジスタはベース端子とコレクタ端子とが結合されて電流−電圧変換素子として機能すると共にベース端子が前記第３トランジスタのベース端子と結合され、
前記第２トランジスタのベース端子は前記第３トランジスタと第４トランジスタとの接続ノードに結合され、
前記第４トランジスタと第６トランジスタのベース端子は、前記第１抵抗と第２抵抗との接続ノードまたは前記第２トランジスタと第１抵抗との接続ノードに結合され、前記第２トランジスタと前記第１抵抗との接続ノードの電位または前記第１抵抗と第２抵抗との接続ノードの電位が前記基準電圧として取り出され、
前記第１抵抗の抵抗値に応じてゲインが決定されるように構成した。 In order to achieve the above object, the present invention
A control transistor connected between an input terminal to which a DC voltage is applied and an output terminal;
A control circuit for controlling the control transistor so that the output voltage becomes constant according to a potential difference between a feedback voltage corresponding to the output voltage and a predetermined reference voltage;
A reference voltage circuit for generating the reference voltage;
A current source circuit for supplying an operating current of the reference voltage circuit;
An operating current fluctuation suppressing circuit that suppresses the operating current of the reference voltage circuit from increasing or decreasing even if the voltage input to the input terminal fluctuates;
A semiconductor integrated circuit for a regulator comprising:
The operating current fluctuation suppressing circuit includes a first transistor connected in series between a power supply line for supplying an operating current to the reference voltage circuit and a ground line connected to a ground potential point, and the first transistor Is connected to a node from which the reference voltage is output,
The reference voltage circuit is
A second transistor, a first resistor and a second resistor connected in series between the power line and the ground line;
A third transistor and a fourth transistor, a third resistor and a fourth resistor connected in series between the power line and the ground line;
A fifth transistor and a sixth transistor connected in series between the power supply line and a connection node of the third resistor and the fourth resistor;
The fifth transistor has a base terminal and a collector terminal coupled to function as a current-voltage conversion element, and a base terminal coupled to the base terminal of the third transistor;
A base terminal of the second transistor is coupled to a connection node between the third transistor and the fourth transistor;
Base terminals of the fourth transistor and the sixth transistor are coupled to a connection node between the first resistor and the second resistor or a connection node between the second transistor and the first resistor, and the second transistor and the first transistor are connected to each other. A potential of a connection node with a resistor or a potential of a connection node between the first resistor and the second resistor is taken out as the reference voltage;
The gain is determined according to the resistance value of the first resistor.

上記した手段によれば、出力電圧を切り替えた場合にも、出力電圧のノイズのレベルが大きく変化することのないレギュレータを実現することができる。また、基準電圧を発生する回路とそれを増幅する回路とを一体にした可変型基準電圧回路として構成しているため、回路を構成する素子数を減らすことができ、回路の専有面積ひいてはチップサイズを低減することができる。さらに、基準電圧回路の動作電流を抑制する動作電流変動抑制回路を設けているので、入力電圧が変動したとしても基準電圧回路により生成される基準電圧を安定化させ、出力電圧が入力変動によって変動することがないというリップルリジェクション効果を得ることができる。   According to the above means, it is possible to realize a regulator in which the noise level of the output voltage does not change greatly even when the output voltage is switched. In addition, since it is configured as a variable reference voltage circuit that integrates a circuit that generates a reference voltage and a circuit that amplifies the circuit, the number of elements constituting the circuit can be reduced, and the area occupied by the circuit and the chip size can be reduced. Can be reduced. In addition, since an operating current fluctuation suppression circuit that suppresses the operating current of the reference voltage circuit is provided, even if the input voltage fluctuates, the reference voltage generated by the reference voltage circuit is stabilized, and the output voltage fluctuates due to input fluctuation. The ripple rejection effect that there is nothing to do can be obtained.

さらに、動作電流変動抑制回路を、基準電圧回路へ動作電流を供給する電源線と接地電位点に接続された接地線との間に接続された第１トランジスタにより構成し、該トランジスタのベース端子は前記基準電圧が出力されるノードに接続されているようにしているので、入力電圧が変動しても基準電圧回路に流される動作電流が変動しないように抑制することができるとともに、かかる回路を、素子数の少ない簡単な回路で実現することができる。   Furthermore, the operating current fluctuation suppressing circuit is configured by a first transistor connected between a power supply line for supplying an operating current to the reference voltage circuit and a ground line connected to the ground potential point, and the base terminal of the transistor is Since the reference voltage is connected to the node from which the reference voltage is output, the operating current passed through the reference voltage circuit can be prevented from fluctuating even if the input voltage fluctuates. This can be realized with a simple circuit having a small number of elements.

また、望ましくは、前記基準電圧回路と前記制御回路との間に、前記基準電圧に含まれるノイズを除去するためのローパスフィルタを設ける。
これにより、基準電圧回路で生成される基準電圧に含まれるノイズをローパスフィルタによって除去することができ、これによって、制御回路のゲインを変更する従来方式に比べて、出力電圧を切り替えた際に出力電圧のノイズレベルが変化する度合いを小さくすることができる。すなわち、出力電圧の電位に応じてランク分けした製品（シリーズレギュレータ）間のノイズレベル差を小さくすることができる。 Preferably, a low-pass filter for removing noise included in the reference voltage is provided between the reference voltage circuit and the control circuit.
As a result, the noise included in the reference voltage generated by the reference voltage circuit can be removed by the low-pass filter, which enables output when the output voltage is switched compared to the conventional method in which the gain of the control circuit is changed. The degree to which the voltage noise level changes can be reduced. That is, the noise level difference between products (series regulators) ranked according to the potential of the output voltage can be reduced.

また、望ましくは、出力電圧を分圧して制御回路（誤差アンプ）へ供給するフィードバック電圧を生成する直列形態の抵抗からなる分圧回路を設け、出力電圧のレベルの段階的な変更は前記基準電圧回路を構成する前記第１抵抗の抵抗値の調整によるゲインの変更で行い、製造バラツキに伴う出力電圧のずれを微調整するトリミングはフィードバック電圧を生成する分圧回路を構成する抵抗の抵抗値の調整で行うようにする。
これにより、可変型の基準電圧回路を備え、出力電圧のレベルの段階的な変更が可能なレギュレータ用半導体集積回路において、出力電圧のずれの微調整を行う場合に、出力電圧の精度を出し易くすることができる。 Preferably, a voltage dividing circuit comprising a series-type resistor for generating a feedback voltage supplied to the control circuit (error amplifier) by dividing the output voltage is provided, and the stepwise change in the level of the output voltage is the reference voltage. Trimming, which is performed by changing the gain by adjusting the resistance value of the first resistor constituting the circuit, and finely adjusting the deviation of the output voltage due to manufacturing variation, is the resistance value of the resistor constituting the voltage dividing circuit that generates the feedback voltage. Make adjustments.
As a result, in a regulator semiconductor integrated circuit having a variable reference voltage circuit and capable of changing the level of the output voltage in stages, it is easy to increase the accuracy of the output voltage when finely adjusting the deviation of the output voltage. can do.

本発明によると、出力電圧を切り替えた場合にも、基準電圧回路から出力される電圧のノイズのレベルが大きく変化することのないレギュレータ用の半導体集積回路を実現することができる。また、入力電圧が変動したとしても出力電圧が変動するのを抑制できるレギュレータ用の半導体集積回路を実現することができる。さらに、基準電圧が可変な基準電圧回路を少ない素子数で実現することができるという効果がある。   According to the present invention, it is possible to realize a regulator semiconductor integrated circuit in which the noise level of the voltage output from the reference voltage circuit does not change greatly even when the output voltage is switched. Further, it is possible to realize a semiconductor integrated circuit for a regulator that can suppress fluctuations in the output voltage even if the input voltage fluctuates. Furthermore, there is an effect that a reference voltage circuit with a variable reference voltage can be realized with a small number of elements.

本発明に係る可変型の基準電圧回路を設けたシリーズレギュレータ制御用ＩＣの一実施形態を示す回路構成図である。1 is a circuit configuration diagram showing an embodiment of a series regulator control IC provided with a variable reference voltage circuit according to the present invention. FIG. 本実施形態のシリーズレギュレータ制御用ＩＣ（図１）においてクランプ回路を設けた場合と設けなかった場合の増幅回路のＰＳＲＲ特性の違いを示すグラフである。It is a graph which shows the difference of the PSRR characteristic of the amplifier circuit when not providing a clamp circuit in the series regulator control IC (FIG. 1) of this embodiment. 従来のシリーズレギュレータ制御用ＩＣと本発明の実施形態のシリーズレギュレータ制御用ＩＣにおける出力電圧−ノイズ特性を示すグラフである。It is a graph which shows the output voltage-noise characteristic in the conventional series regulator control IC and the series regulator control IC of the embodiment of the present invention. 可変型の基準電圧回路と増幅回路を別々に構成したシリーズレギュレータ制御用ＩＣの一例を示す回路構成図である。It is a circuit configuration diagram showing an example of a series regulator control IC in which a variable reference voltage circuit and an amplifier circuit are separately configured. 従来の一般的な基準電圧回路と増幅回路を用いた可変基準電圧回路を設けた場合のシリーズレギュレータ制御用ＩＣの構成例を示す回路構成図である。It is a circuit block diagram which shows the structural example of IC for series regulator control at the time of providing the variable reference voltage circuit using the conventional general reference voltage circuit and amplifier circuit. 本発明を負電源用シリーズレギュレータに適用した場合の制御用ＩＣの第１の変形例を示す回路構成図である。It is a circuit block diagram which shows the 1st modification of control IC at the time of applying this invention to the negative power supply series regulator. 本発明を負電源用シリーズレギュレータに適用した場合の制御用ＩＣの第２の変形例を示す回路構成図である。FIG. 10 is a circuit configuration diagram showing a second modification of the control IC when the present invention is applied to a negative power supply series regulator. 従来のシリーズレギュレータの制御用ＩＣの一例を示す回路構成図である。It is a circuit block diagram which shows an example of control IC of the conventional series regulator.

以下、本発明の好適な実施の形態を図面に基づいて説明する。
図１は、本発明を適用したシリーズレギュレータ（ＬＤＯを含む）の一実施形態を示す。なお、特に限定されるわけではないが、図１において一点鎖線で囲まれている部分の回路を構成する素子は、１個の半導体チップ上に形成され、レギュレータの制御用半導体集積回路（以下、レギュレータ用ＩＣと称する）１０として構成される。 DESCRIPTION OF EXEMPLARY EMBODIMENTS Hereinafter, preferred embodiments of the invention will be described with reference to the drawings.
FIG. 1 shows an embodiment of a series regulator (including an LDO) to which the present invention is applied. Although not particularly limited, the elements constituting the circuit of the portion surrounded by the alternate long and short dash line in FIG. 1 are formed on one semiconductor chip, and are used to control a semiconductor integrated circuit for controlling a regulator (hereinafter, referred to as “regulator integrated circuit”). (Referred to as a regulator IC) 10.

この実施形態におけるレギュレータ用ＩＣ１０は、直流電圧源からの直流電圧Ｖｉｎが印加される電圧入力端子ＩＮと出力端子ＯＵＴとの間にＰＮＰバイポーラ・トランジスタからなる出力電圧制御用トランジスタＱ０が接続され、出力端子ＯＵＴと接地電位が印加されるグランド端子ＧＮＤとの間には、出力電圧Ｖｏｕｔを分圧するブリーダ抵抗Ｒ６，Ｒ７が直列に接続されている。このブリーダ抵抗Ｒ６，Ｒ７により分圧された電圧ＶＦＢが、上記出力電圧制御用トランジスタＱ０のゲート端子を制御する誤差アンプ１１の非反転入力端子にフィードバックされている。   In the regulator IC 10 in this embodiment, an output voltage control transistor Q0 composed of a PNP bipolar transistor is connected between a voltage input terminal IN to which a DC voltage Vin from a DC voltage source is applied and an output terminal OUT. Bleeder resistors R6 and R7 for dividing the output voltage Vout are connected in series between the terminal OUT and the ground terminal GND to which the ground potential is applied. The voltage VFB divided by the bleeder resistors R6 and R7 is fed back to the non-inverting input terminal of the error amplifier 11 that controls the gate terminal of the output voltage control transistor Q0.

上記誤差アンプ１１はフィードバック電圧ＶＦＢと基準電圧Ｖｒｅｆとの電位差に応じて出力電圧制御用トランジスタＱ０を制御して、出力電圧Ｖｏｕｔが所望の電位になるように制御する。この実施形態のシリーズレギュレータは、上記のようなフィードバック制御によって、出力電圧Ｖｏｕｔを所定の電圧に保持するように動作する。そして、出力電圧Ｖｏｕｔの電位は、基準電圧回路１２からの基準電圧Ｖｒｅｆの大きさとブリーダ抵抗Ｒ６，Ｒ７の抵抗比とによって設定される。なお、出力端子ＯＵＴには、出力電圧Ｖｏｕｔを安定化させる外付けの出力コンデンサが接続される。   The error amplifier 11 controls the output voltage control transistor Q0 according to the potential difference between the feedback voltage VFB and the reference voltage Vref so that the output voltage Vout becomes a desired potential. The series regulator of this embodiment operates so as to maintain the output voltage Vout at a predetermined voltage by the feedback control as described above. The potential of the output voltage Vout is set by the magnitude of the reference voltage Vref from the reference voltage circuit 12 and the resistance ratio of the bleeder resistors R6 and R7. Note that an external output capacitor for stabilizing the output voltage Vout is connected to the output terminal OUT.

また、本実施形態のレギュレータ用ＩＣ１０には、外部からレギュレータをオン／オフ制御するための信号ＯＮ／ＯＦＦが入力される端子Ｐｃと、基準電圧Ｖｒｅｆを生成するバンドギャップ型の基準電圧回路１２と、該基準電圧回路１２の動作電流を生成するバイアス回路１３と、基準電圧回路１２と誤差アンプ１１との間に設けられ基準電圧回路１２の出力に含まれるノイズを抑制するローパスフィルタ１４とが設けられている。
バイアス回路１３は、端子Ｐｃに外部から入力されるオン・オフ制御信号ＯＮ／ＯＦＦによってその動作が制御される。ローパスフィルタ１４は、半導体基板上に形成されたオンチップの抵抗Ｒｎと、チップに設けられた外部端子に接続された外付けのコンデンサＣｎとで構成されている。 Further, the regulator IC 10 of the present embodiment includes a terminal Pc to which a signal ON / OFF for externally controlling the on / off of the regulator is input, a band gap type reference voltage circuit 12 that generates a reference voltage Vref, A bias circuit 13 for generating an operating current of the reference voltage circuit 12, and a low-pass filter 14 provided between the reference voltage circuit 12 and the error amplifier 11 for suppressing noise included in the output of the reference voltage circuit 12. It has been.
The operation of the bias circuit 13 is controlled by an on / off control signal ON / OFF input from the outside to the terminal Pc. The low pass filter 14 includes an on-chip resistor Rn formed on a semiconductor substrate and an external capacitor Cn connected to an external terminal provided on the chip.

次に、図１の実施例における基準電圧回路１２とバイアス回路１３について説明する。
この実施例の基準電圧回路１２は、電圧入力端子ＩＮにエミッタ端子が接続されバイアス回路１３によってベース電流が制御されるＰＮＰトランジスタＱ７のコレクタ端子に、電源ライン（電源線）ＬＬが接続され、Ｑ７および電源ラインＬＬを介して動作電流が供給される。
基準電圧回路１２は、電源ラインＬＬと接地端子ＧＮＤに接続されたグランドラインとの間に直列形態に接続されたＰＮＰトランジスタＱ２および抵抗Ｒ１，Ｒ２と、電源ラインＬＬとグランドライン（ＧＮＤ）との間に直列形態に接続されたＰＮＰトランジスタＱ３、ＮＰＮトランジスタＱ４および抵抗Ｒ３，Ｒ４と、電源ラインＬＬと上記抵抗Ｒ３，Ｒ４の接続ノードＮ３との間に直列形態に接続されたＰＮＰトランジスタＱ５、ＮＰＮトランジスタＱ６と、を備えている。 Next, the reference voltage circuit 12 and the bias circuit 13 in the embodiment of FIG. 1 will be described.
In the reference voltage circuit 12 of this embodiment, a power supply line (power supply line) LL is connected to the collector terminal of a PNP transistor Q7 whose emitter terminal is connected to the voltage input terminal IN and whose base current is controlled by the bias circuit 13, and Q7 An operating current is supplied via the power line LL.
The reference voltage circuit 12 includes a PNP transistor Q2 and resistors R1, R2 connected in series between the power supply line LL and the ground line connected to the ground terminal GND, and a power supply line LL and a ground line (GND). PNP transistor Q3, NPN transistor Q4 and resistors R3, R4 connected in series between them, and PNP transistor Q5, NPN connected in series between power supply line LL and connection node N3 of resistors R3, R4 And a transistor Q6.

これらの素子のうち、トランジスタＱ５はベース端子とコレクタ端子とが結合されて電流−電圧変換素子として機能し、Ｑ３はＱ５とベース共通接続されることで、カレントミラー回路を構成している。また、トランジスタＱ２のベース端子はトランジスタＱ３のコレクタ端子に接続され、抵抗Ｒ１，Ｒ２に電流を流す。そして、抵抗Ｒ１とＲ２の接続ノードＮ２に、トランジスタＱ６,Ｑ４のベース端子が共通に接続されている。トランジスタＱ６,Ｑ４は、その素子サイズが１：８（Ｑ６＜Ｑ４）のような比になるように設計されることでオフセットが与えられている。   Of these elements, the transistor Q5 has a base terminal and a collector terminal coupled to function as a current-voltage conversion element, and Q3 is connected in common to the base of Q5 to constitute a current mirror circuit. The base terminal of the transistor Q2 is connected to the collector terminal of the transistor Q3, and a current flows through the resistors R1 and R2. The base terminals of the transistors Q6 and Q4 are commonly connected to the connection node N2 of the resistors R1 and R2. The transistors Q6 and Q4 are designed to have an element size of a ratio of 1: 8 (Q6 <Q4), so that an offset is given.

この実施例の基準電圧回路１２においては、トランジスタＱ６,Ｑ４のオフセット電圧と抵抗Ｒ３で、トランジスタＱ６,Ｑ４のベース電位すなわちノードＮ２の電位が、基板材料の半導体（シリコン）のバンドギャップに基づく電圧ＶｚとなるようにＱ２のベース電流が制御される。そして、Ｑ２のベース電流が制御されることでＱ２のエミッタ電流も制御され、ノードＮ２の電位であるバンドギャップ電圧Ｖｚと抵抗Ｒ１，Ｒ２によって、抵抗比に応じて増幅された任意の電圧ＶｒｅｆがノードＮ１に生成される。具体的には、バンドギャップ電圧Ｖｚを、（Ｒ１＋Ｒ２）／Ｒ２倍した電圧、すなわちＶｒｅｆ＝Ｖｚ×（Ｒ１＋Ｒ２）／Ｒ２で表わされる電圧がノードＮ１に生成され、基準電圧Ｖｒｅｆとして出力される。   In the reference voltage circuit 12 of this embodiment, the base voltage of the transistors Q6 and Q4, that is, the potential of the node N2, is the voltage based on the band gap of the semiconductor (silicon) of the substrate material. The base current of Q2 is controlled so as to be Vz. By controlling the base current of Q2, the emitter current of Q2 is also controlled, and an arbitrary voltage Vref amplified according to the resistance ratio by the band gap voltage Vz that is the potential of the node N2 and the resistors R1 and R2 is obtained. Generated at node N1. Specifically, a voltage obtained by multiplying the band gap voltage Vz by (R1 + R2) / R2, that is, a voltage represented by Vref = Vz × (R1 + R2) / R2 is generated at the node N1 and output as the reference voltage Vref.

本実施形態のレギュレータ用ＩＣ１０は、基準電圧回路１２を構成する上記抵抗Ｒ１，Ｒ２のうちＲ１の抵抗値を、例えば配線を形成するためのマスクを変えることで切り替えて、出力電圧Ｖｏｕｔとして例えば１．５Ｖ，２．０Ｖ，２．５Ｖ……のような複数段階の電圧のいずれかを出力するランク分けされたＩＣとして製造されるように設計されている。すなわち、抵抗Ｒ１が一種の可変抵抗とみなせるようになっている。また、抵抗Ｒ１を可変抵抗とすることで、ノードＮ１に生成される基準電圧Ｖｒｅｆを変化させることができ、これにより、基準電圧回路１２は可変型基準電圧源として機能することとなる。   The regulator IC 10 of the present embodiment switches the resistance value of R1 of the resistors R1 and R2 constituting the reference voltage circuit 12 by changing, for example, a mask for forming a wiring, and outputs, for example, 1 as the output voltage Vout. It is designed to be manufactured as a ranked IC that outputs any of a plurality of levels of voltages such as .5V, 2.0V, 2.5V. That is, the resistor R1 can be regarded as a kind of variable resistor. Further, by making the resistor R1 a variable resistor, the reference voltage Vref generated at the node N1 can be changed, and thereby the reference voltage circuit 12 functions as a variable reference voltage source.

さらに、Ｒ２の抵抗値を切り替えて出力電圧Ｖｏｕｔのランクを決定する一方、フィードバック電圧ＶＦＢを生成する分圧用の抵抗Ｒ６,Ｒ７の一方の抵抗値をトリミング（微調整）することで、出力電圧Ｖｏｕｔの精度を保証するように、デバイスおよびプロセスが設計されている。出力電圧Ｖｏｕｔが所望の値になるように調整する方法としては、抵抗Ｒ１の抵抗値をトリミングする方法も考えられるが、抵抗Ｒ１の抵抗値は基準電圧回路１２のゲインに直接影響を与えるため、抵抗Ｒ１の抵抗値をトリミングするよりも抵抗Ｒ６（もしくはＲ７）の抵抗値をトリミングする方が、出力電圧Ｖｏｕｔの精度が出し易いという利点がある。   Further, the rank of the output voltage Vout is determined by switching the resistance value of R2, while the output voltage Vout is trimmed (finely adjusted) one of the resistance values of the voltage dividing resistors R6 and R7 that generate the feedback voltage VFB. Devices and processes are designed to ensure the accuracy of As a method of adjusting the output voltage Vout to a desired value, a method of trimming the resistance value of the resistor R1 is also conceivable. However, since the resistance value of the resistor R1 directly affects the gain of the reference voltage circuit 12, Trimming the resistance value of the resistor R6 (or R7) has an advantage that the accuracy of the output voltage Vout can be easily obtained rather than trimming the resistance value of the resistor R1.

バイアス回路１３は、電圧入力端子ＩＮとグランドラインとの間に直列形態に接続されたＰＮＰトランジスタＱ８および抵抗Ｒ８，Ｒ９およびＮＰＮトランジスタＱ１０と、電圧入力端子ＩＮと抵抗Ｒ９およびトランジスタＱ１０の接続ノードとの間に直列形態に接続された抵抗Ｒ１０およびＮＰＮトランジスタＱ９と、オン・オフ制御信号ＯＮ／ＯＦＦが入力される制御端子Ｐｃとグランドラインとの間に直列形態に接続された抵抗Ｒ１１，Ｒ１２と、を備えている。
そして、抵抗Ｒ１１とＲ１２との接続ノードＮ５にトランジスタＱ１０のベース端子が接続され、抵抗Ｒ８とＲ９との接続ノードＮ４にトランジスタＱ９のベース端子が接続されている。 The bias circuit 13 includes a PNP transistor Q8 and resistors R8, R9 and an NPN transistor Q10 connected in series between the voltage input terminal IN and the ground line, and a connection node between the voltage input terminal IN, the resistor R9 and the transistor Q10. A resistor R10 and an NPN transistor Q9 connected in series between each other, and resistors R11 and R12 connected in series between a control terminal Pc to which an ON / OFF control signal ON / OFF is input and a ground line, It is equipped with.
The base terminal of the transistor Q10 is connected to the connection node N5 between the resistors R11 and R12, and the base terminal of the transistor Q9 is connected to the connection node N4 between the resistors R8 and R9.

さらに、トランジスタＱ８のコレクタ端子にトランジスタＱ７のベース端子が接続され、バイアス回路１３はオン・オフ制御信号ＯＮ／ＯＦＦによってオン、オフ制御され、オン状態では、トランジスタＱ８のコレクタ端子に所定の電位のバイアス電圧が生成され、該バイアス電圧によってトランジスタＱ７のベース電流が流され、Ｑ７が基準電圧回路１２へ動作電流を流す。
具体的には、オン・オフ制御信号ＯＮ／ＯＦＦが、図外のマイクロプロセッサのようなシステム制御装置によって５Ｖのような電位にされると、トランジスタＱ１０にコレクタ電流が流されて、バイアス回路１３が活性化されて電流供給用のトランジスタＱ７に電流が流されるように構成されている。従って、バイアス回路１３とトランジスタＱ７は、基準電圧回路１２の動作電流を生成する電流源回路として機能することとなる。 Further, the base terminal of the transistor Q7 is connected to the collector terminal of the transistor Q8, and the bias circuit 13 is on / off controlled by an on / off control signal ON / OFF. In the on state, a predetermined potential is applied to the collector terminal of the transistor Q8. A bias voltage is generated, and the base current of the transistor Q 7 is caused to flow by the bias voltage, and Q 7 causes an operating current to flow to the reference voltage circuit 12.
Specifically, when the on / off control signal ON / OFF is set to a potential such as 5 V by a system controller such as a microprocessor (not shown), a collector current is caused to flow through the transistor Q10, and the bias circuit 13 Is activated and current is supplied to the current supply transistor Q7. Therefore, the bias circuit 13 and the transistor Q7 function as a current source circuit that generates an operating current of the reference voltage circuit 12.

さらに、本実施例のレギュレータ用ＩＣ１０においては、上記電源ラインＬＬとグランドライン（ＧＮＤ）との間に接続されたＮＰＮトランジスタＱ１からなるクランプ回路１５が設けられており、このクランプ回路１５は、入力端子ＩＮに印加される直流電圧Ｖｉｎが変動しても、基準電圧回路１２の動作電流が変動しないように抑制する機能を有する。例えば入力電圧Ｖｉｎが高くなると、トランジスタＱ７から基準電圧回路１２側へ向かって流れる動作電流が増加するが、このときクランプ回路１５に流れる電流が増加して基準電圧回路１２の動作電流の変化を抑制し、逆に入力電圧Ｖｉｎが低くなると、トランジスタＱ７から基準電圧回路１２側へ向かって流れる動作電流が減少するが、このときクランプ回路１５に流れる電流が減少して基準電圧回路１２の動作電流の変化を抑制するように機能する。つまり、クランプ回路１５は、入力電圧Ｖｉｎが変化しても基準電圧回路１２の動作電流が変化しないように電流をクランプする機能を有する。   Further, in the regulator IC 10 of this embodiment, a clamp circuit 15 comprising an NPN transistor Q1 connected between the power supply line LL and the ground line (GND) is provided. Even if the DC voltage Vin applied to the terminal IN fluctuates, it has a function of suppressing the operating current of the reference voltage circuit 12 from fluctuating. For example, when the input voltage Vin increases, the operating current flowing from the transistor Q7 toward the reference voltage circuit 12 increases. At this time, the current flowing through the clamp circuit 15 increases to suppress a change in the operating current of the reference voltage circuit 12. Conversely, when the input voltage Vin decreases, the operating current flowing from the transistor Q7 toward the reference voltage circuit 12 decreases, but at this time, the current flowing through the clamp circuit 15 decreases and the operating current of the reference voltage circuit 12 decreases. Functions to suppress change. That is, the clamp circuit 15 has a function of clamping the current so that the operating current of the reference voltage circuit 12 does not change even when the input voltage Vin changes.

次に、基準電圧回路１２およびクランプ回路１５の動作をより詳しく説明する。
入力電圧Ｖｉｎが高くなりトランジスタＱ７の電流が増加すると、電源ラインＬＬの電位が高くなりＱ２のコレクタ電流が増加し、ノードＮ１，Ｎ２の電位が上がる。すると、トランジスタＱ６，Ｑ４のコレクタ電流が増加しようとする。しかし、トランジスタＱ４とＱ６のエミッタ間にＲ４が接続されているため、トランジスタＱ４のコレクタ電流は、Ｑ４とＱ６のオフセット電圧と抵抗Ｒ３で制限されており、Ｑ６ほどコレクタ電流は増えない。また、Ｑ６のコレクタ電流が増加しようとすると、ダイオード接続のトランジスタＱ５から電流を引き込み、Ｑ５の電流が増加し、Ｑ５とカレントミラーを構成しているＱ３も同様に電流が増加する。しかるに、Ｑ４のコレクタ電流は、抵抗Ｒ３で制限されているため、Ｑ２のベースから引き込む電流が減少する。Ｑ２のベース電流が減少すると、Ｑ２のコレクタ電流も減少し、その結果、ノードＮ１、Ｎ２の電位の上昇を抑え、基準電圧Ｖｒｅｆの変動が抑制される。 Next, operations of the reference voltage circuit 12 and the clamp circuit 15 will be described in more detail.
When the input voltage Vin increases and the current of the transistor Q7 increases, the potential of the power supply line LL increases, the collector current of Q2 increases, and the potentials of the nodes N1 and N2 rise. Then, the collector currents of the transistors Q6 and Q4 tend to increase. However, since R4 is connected between the emitters of transistors Q4 and Q6, the collector current of transistor Q4 is limited by the offset voltage of Q4 and Q6 and resistor R3, and the collector current does not increase as much as Q6. Further, if the collector current of Q6 is increased, current is drawn from the diode-connected transistor Q5, the current of Q5 is increased, and the current of Q3 constituting Q5 and the current mirror is also increased. However, since the collector current of Q4 is limited by the resistor R3, the current drawn from the base of Q2 decreases. When the base current of Q2 decreases, the collector current of Q2 also decreases. As a result, an increase in the potentials of the nodes N1 and N2 is suppressed, and fluctuations in the reference voltage Vref are suppressed.

また、入力電圧Ｖｉｎが高くなると、トランジスタＱ７の電流が増え、電源ラインＬＬの電位も高くなろうとするが、Ｎ１のノードは、基準電圧回路の動作により、基準電圧Ｖｒｅｆの変動が抑制される為、Ｑ１のエミッタ・ベース間の電圧が大きくなろうとするが、トランジスタのＶｂｅ−Ｉｃ特性からＱ１のコレクタ電流が増加し、電源ラインＬＬの電圧を下げる。なお、電源ラインＬＬは、ノードＮ１の電圧＋Ｑ１のエミッタ・ベース間電圧Ｖｆで安定する。   Further, when the input voltage Vin is increased, the current of the transistor Q7 increases and the potential of the power supply line LL is also increased. However, the N1 node suppresses the fluctuation of the reference voltage Vref due to the operation of the reference voltage circuit. The voltage between the emitter and base of Q1 tends to increase, but the collector current of Q1 increases due to the Vbe-Ic characteristics of the transistor, and the voltage of the power supply line LL decreases. The power supply line LL is stabilized at the voltage of the node N1 + the emitter-base voltage Vf of Q1.

入力電圧Ｖｉｎが低くなってトランジスタＱ７の電流が減少した場合には、上記動作と逆の動作で、基準電圧回路１２のノードＮ１，Ｎ２の電位が下がろうとするが、Ｑ２のベース電流が増え、Ｑ２のコレクタ電流が増加することでノードＮ１，Ｎ２の電位の降下が抑制される。また、クランプ回路１５を構成するトランジスタＱ１は、入力電圧Ｖｉｎが低くなると、Ｑ１のエミッタ・ベース間の電圧が小さくなろうとするが、トランジスタのＶｂｅ−Ｉｃ特性よりＱ１のコレクタ電流が減少し、電源ラインＬＬの電圧を上げ、基準電圧回路１５の電源電圧の変動を抑制する。   When the input voltage Vin decreases and the current of the transistor Q7 decreases, the potential of the nodes N1 and N2 of the reference voltage circuit 12 tends to decrease by the reverse operation to the above operation, but the base current of Q2 increases. As the collector current of Q2 increases, the potential drop at nodes N1 and N2 is suppressed. Further, the transistor Q1 constituting the clamp circuit 15 tends to reduce the voltage between the emitter and base of Q1 when the input voltage Vin decreases, but the collector current of Q1 decreases due to the Vbe-Ic characteristic of the transistor, and the power supply The voltage of the line LL is increased to suppress fluctuations in the power supply voltage of the reference voltage circuit 15.

上記のように、クランプ回路１５は、入力電圧Ｖｉｎが変化しても基準電圧回路１２の動作電流が変化しないように電流をクランプする機能を有する。また、入力電圧Ｖｉｎの変動に応じてクランプ回路１５に流れる電流が変化することで、基準電圧回路１２の電源電圧を与える電源ラインＬＬの電位は安定化するので、クランプ回路１５は、入力電圧Ｖｉｎが変化しても基準電圧回路１２の電源電圧が変化しないように電圧をクランプする機能を有すると言い換えることもできる。   As described above, the clamp circuit 15 has a function of clamping the current so that the operating current of the reference voltage circuit 12 does not change even when the input voltage Vin changes. Further, since the current flowing through the clamp circuit 15 changes according to the fluctuation of the input voltage Vin, the potential of the power supply line LL that supplies the power supply voltage of the reference voltage circuit 12 is stabilized. In other words, it has a function of clamping the voltage so that the power supply voltage of the reference voltage circuit 12 does not change even if the voltage changes.

さらに、クランプ回路１５が上記のような動作をすることによって、入力電圧Ｖｉｎが変動しても、基準電圧回路１２により生成される基準電圧Ｖｒｅｆが変動しないようにされ、出力電圧Ｖｏｕｔのリップルが抑制される。すなわち、上記クランプ回路（トランジスタＱ１）によって出力電圧のリップルリジェクション効果がもたらされるようになっている。
図２に、本実施形態のレギュレータ用ＩＣ１０において、クランプ回路１５を設けた場合と、設けなかった場合について、シミュレーションによって出力電圧ＶｏｕｔのＰＳＲＲ（電源電圧変動除去比）特性を調べた結果を示す。図２において、横軸は入力電圧Ｖｉｎのリップル成分の周波数であり、実線Ａはクランプ回路１５を設けた場合のＰＳＲＲ特性を示し、破線Ｂはクランプ回路１５を設けなかった場合のＰＳＲＲ特性を示す。図２より、クランプ回路１５を設けることによって、基準電圧回路１２のリップルリジェクション効果が大幅に改善され、特にＤＣ〜１ｋＨｚの範囲では、クランプ回路１５を設けた方が２０ｄＢ近く特性が良好であることが分かる。 Further, the clamp circuit 15 operates as described above, so that the reference voltage Vref generated by the reference voltage circuit 12 does not fluctuate even if the input voltage Vin fluctuates, and the ripple of the output voltage Vout is suppressed. Is done. That is, an output voltage ripple rejection effect is provided by the clamp circuit (transistor Q1).
FIG. 2 shows the result of examining the PSRR (power supply voltage fluctuation removal ratio) characteristics of the output voltage Vout by simulation for the case where the clamp circuit 15 is provided and not provided in the regulator IC 10 of the present embodiment. In FIG. 2, the horizontal axis represents the frequency of the ripple component of the input voltage Vin, the solid line A represents the PSRR characteristic when the clamp circuit 15 is provided, and the broken line B represents the PSRR characteristic when the clamp circuit 15 is not provided. . As shown in FIG. 2, by providing the clamp circuit 15, the ripple rejection effect of the reference voltage circuit 12 is greatly improved. In particular, in the range of DC to 1 kHz, the provision of the clamp circuit 15 has better characteristics near 20 dB. I understand that.

また、本実施形態のレギュレータ用ＩＣ１０は、基準電圧回路１２と誤差アンプ１１との間にローパスフィルタ１４を設け、バンドギャップ型の基準電圧回路１２の出力部にゲイン調整用の抵抗Ｒ１，Ｒ２を設け、Ｒ１の抵抗値を切り替えることで、出力電圧Ｖｏｕｔの電位を切り替えるようにしている。そのため、フィードバック電圧ＶＦＢを生成する分圧回路を構成する抵抗Ｒ６，Ｒ７のうちＲ６の抵抗値を切り替えることで出力電圧Ｖｏｕｔの電位を切り替える従来方式のものに比べて、出力電圧に含まれるノイズレベルが製品のランクにより変化する量を、図３に実線Ａで示すように、小さくすることができる。図３における破線Ｂは、図８に示す従来方式のレギュレータ用ＩＣにおいて出力電圧を切り替えた際に生じる出力電圧に含まれるノイズレベルが製品ランク（横軸）により変化する様子を示す。   Further, the regulator IC 10 of this embodiment is provided with a low-pass filter 14 between the reference voltage circuit 12 and the error amplifier 11, and gain adjustment resistors R 1 and R 2 are provided at the output part of the band gap type reference voltage circuit 12. And the potential of the output voltage Vout is switched by switching the resistance value of R1. Therefore, the noise level included in the output voltage is higher than that of the conventional method in which the potential of the output voltage Vout is switched by switching the resistance value of R6 among the resistors R6 and R7 constituting the voltage dividing circuit that generates the feedback voltage VFB. Can be reduced as shown by the solid line A in FIG. The broken line B in FIG. 3 shows how the noise level included in the output voltage generated when the output voltage is switched in the conventional regulator IC shown in FIG. 8 varies depending on the product rank (horizontal axis).

さらに、出力電圧Ｖｏｕｔの電位を切り替える回路としては、例えば図４に示すように、固定型の基準電圧回路１２の後段に差動アンプＡＭＰと分圧用抵抗Ｒ１３，Ｒ１４を有する可変ゲイン型の増幅回路１６を設ける形式も考えられるが、図４の回路は、図１に示す本実施形態のレギュレータ用ＩＣに比べて回路の専有面積が大きくなる。
具体的には、図４の回路を素子レベルで示すと、図５に示すような回路となる。図５において、符号１２は基準電圧回路、符号１３はバイアス回路、符号１６は可変ゲイン型の増幅回路である。図５より、図１の可変型基準電圧回路１２は、ＰＮＰトランジスタが４個、ＮＰＮトランジスタが２個、抵抗が４個、合計１０個の素子必要であるのに対し、図４のものは、固定型基準電圧回路１２として、ＰＮＰトランジスタが４個、ＮＰＮトランジスタが６個、抵抗が３個必要である上、増幅回路１６を構成する素子として、ＰＮＰトランジスタが３個、ＮＰＮトランジスタが２個、抵抗が３個、合計で２１個の素子が必要である。つまり、図４に示すレギュレータ用ＩＣは、本実施形態のレギュレータ用ＩＣに比べて、１１個多くの素子を必要とする。従って、本実施形態（図１）のレギュレータ用ＩＣは、図４のものに比べて、素子数を少なくして回路の専有面積ひいてはチップサイズを小さくすることができるという利点がある。 Further, as a circuit for switching the potential of the output voltage Vout, for example, as shown in FIG. 4, a variable gain type amplifier circuit having a differential amplifier AMP and voltage dividing resistors R13 and R14 at the subsequent stage of the fixed type reference voltage circuit 12. 4 may be considered, but the circuit of FIG. 4 has a larger circuit area than the regulator IC of this embodiment shown in FIG.
Specifically, when the circuit of FIG. 4 is shown at the element level, the circuit shown in FIG. 5 is obtained. In FIG. 5, reference numeral 12 denotes a reference voltage circuit, reference numeral 13 denotes a bias circuit, and reference numeral 16 denotes a variable gain amplifier circuit. From FIG. 5, the variable reference voltage circuit 12 of FIG. 1 requires four PNP transistors, two NPN transistors, and four resistors, a total of ten elements, whereas FIG. As the fixed reference voltage circuit 12, four PNP transistors, six NPN transistors, and three resistors are required, and as the elements constituting the amplifier circuit 16, three PNP transistors, two NPN transistors, Three resistors are required, for a total of 21 elements. That is, the regulator IC shown in FIG. 4 requires 11 more elements than the regulator IC of this embodiment. Therefore, the regulator IC of this embodiment (FIG. 1) has an advantage that the number of elements can be reduced and the area occupied by the circuit and thus the chip size can be reduced as compared with that of FIG.

図６および図７は、図１の実施例のシリーズレギュレータ用ＩＣの変形例を示す。
これらの変形例は、本発明を、負電源用のレギュレータを構成するＩＣに適用した場合の変形例である。
図６の負電源用のレギュレータ用ＩＣと図１の正電源用のレギュレータ用ＩＣとの差異は、図６の変形例では、入力端子ＩＮに負の電源電圧ＶEEが入力される点と、出力電圧制御用トランジスタＱ０および基準電圧回路１２に動作電流を供給するトランジスタＱ７として、導電型の異なるＮＰＮバイポーラ・トランジスタを使用している点と、制御端子Ｐｃへ入力されるＧＮＤ（０Ｖ）〜Ｖｃｃレベルのオン・オフ制御信号ＯＮ／ＯＦＦを、ＶEE〜ＧＮＤ（０Ｖ）レベルのオン・オフ制御信号に変換するレベルシフト回路１７を設けている点にある。バイアス回路１３は、図１に示されている回路と同じ構成でよい。 6 and 7 show a modification of the series regulator IC of the embodiment of FIG.
These modifications are modifications when the present invention is applied to an IC constituting a regulator for a negative power supply.
The difference between the negative power supply regulator IC in FIG. 6 and the positive power supply regulator IC in FIG. 1 is that the negative power supply voltage VEE is input to the input terminal IN in the modification of FIG. NPN bipolar transistors having different conductivity types are used as the voltage control transistor Q0 and the transistor Q7 for supplying an operating current to the reference voltage circuit 12, and GND (0V) to Vcc level input to the control terminal Pc. Is provided with a level shift circuit 17 for converting the ON / OFF control signal ON / OFF to an ON / OFF control signal of VEE to GND (0 V) level. The bias circuit 13 may have the same configuration as the circuit shown in FIG.

この変形例のレギュレータ用ＩＣにおける基準電圧回路１２およびクランプ回路１５の動作は図１の回路と同じであり、図１の回路と同様に、出力電圧を切り替えても出力電圧に含まれるノイズのレベルの変化量を小さくすることができるとともに、回路の専有面積を小さくすることができるという利点がある。また、クランプ回路１５を設けているため、出力電圧のリップルリジェクション効果を得ることができる。
また、図７の変形例は、バンドギャップに基づく電圧Ｖｚを抵抗Ｒ１，Ｒ２で増幅した基準電圧Ｖｒｅｆを生成する代わりに、バンドギャップに基づく電圧Ｖｚを抵抗Ｒ１，Ｒ２で分圧した基準電圧Ｖｒｅｆを生成するようにしたものである。それ以外の構成は、図６の変形例と同じである。この変形例の場合、図６の変形例の効果に加えて、電圧Ｖｚを抵抗Ｒ１，Ｒ２で分圧した基準電圧Ｖｒｅｆを生成するため、バンドギャップ電圧Ｖｚに含まれるノイズを圧縮することができ、よりノイズを低減する効果が得られるという利点がある。 The operations of the reference voltage circuit 12 and the clamp circuit 15 in the regulator IC of this modification are the same as those of the circuit of FIG. 1, and the level of noise included in the output voltage even when the output voltage is switched, as in the circuit of FIG. There is an advantage that the change amount of the circuit can be reduced and the area occupied by the circuit can be reduced. In addition, since the clamp circuit 15 is provided, a ripple rejection effect of the output voltage can be obtained.
Further, in the modification of FIG. 7, instead of generating the reference voltage Vref obtained by amplifying the voltage Vz based on the band gap with the resistors R1 and R2, the reference voltage Vref obtained by dividing the voltage Vz based on the band gap with the resistors R1 and R2. Is generated. The other configuration is the same as that of the modification of FIG. In the case of this modification, in addition to the effect of the modification of FIG. 6, the reference voltage Vref obtained by dividing the voltage Vz by the resistors R1 and R2 is generated, so that noise included in the band gap voltage Vz can be compressed. There is an advantage that an effect of reducing noise can be obtained.

以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は前記実施形態に限定されるものではない。例えば、図１の実施例のレギュレータ用ＩＣに対して、図７の変形例のような特徴的な構成を採用することも可能である。
また、前記実施形態では、入力電圧の変動に応じて基準電圧回路１２の動作電流が増減するのを抑制するクランプ回路１５を基準電圧回路１２と並列に設けているが、同様な機能を有する回路を基準電圧回路１２と直列に設けるようにしてもよい。
さらに、前記実施形態では、ローパスフィルタ１４を構成するコンデンサＣｎとして外付け素子を使用しているが、コンデンサＣｎをオンチップの素子として形成してもよい。 Although the invention made by the present inventor has been specifically described based on the embodiment, the present invention is not limited to the embodiment. For example, it is also possible to adopt a characteristic configuration as in the modification of FIG. 7 for the regulator IC of the embodiment of FIG.
Further, in the embodiment, the clamp circuit 15 that suppresses the increase or decrease in the operating current of the reference voltage circuit 12 according to the fluctuation of the input voltage is provided in parallel with the reference voltage circuit 12, but a circuit having a similar function May be provided in series with the reference voltage circuit 12.
Further, in the embodiment, an external element is used as the capacitor Cn constituting the low-pass filter 14, but the capacitor Cn may be formed as an on-chip element.

１０ レギュレータ用ＩＣ
１１ 誤差アンプ（制御回路）
１２ 基準電圧回路
１３ バイアス回路（電流源回路）
１４ ローパスフィルタ
１５ クランプ回路（動作電流抑制回路）
１６ 増幅回路
Ｑ０ 出力電圧制御用トランジスタ 10 Regulator IC
11 Error amplifier (control circuit)
12 Reference voltage circuit 13 Bias circuit (current source circuit)
14 Low-pass filter 15 Clamp circuit (Operating current suppression circuit)
16 Amplifier circuit Q0 Output voltage control transistor

Claims (3)

直流電圧が印加される入力端子と出力端子との間に接続された制御用トランジスタと、
出力電圧に応じたフィードバック電圧と所定の基準電圧との電位差に応じて出力電圧が所定の電圧になるように前記制御用トランジスタを制御する制御回路と、
前記基準電圧を生成する基準電圧回路と、
前記基準電圧回路の動作電流を供給する電流源回路と、
前記入力端子に入力される電圧が変動しても前記基準電圧回路の動作電流が増減しないように抑制する動作電流変動抑制回路と、
を備えたレギュレータ用半導体集積回路であって、
前記動作電流変動抑制回路は、前記基準電圧回路へ動作電流を供給する電源線と接地電位点に接続された接地線との間に直列形態で接続された第１トランジスタを備え、該第１トランジスタのベース端子は前記基準電圧が出力されるノードに接続され、
前記基準電圧回路は、
前記電源線と接地線との間に直列形態で接続された第２トランジスタと第１抵抗および第２抵抗と、
前記電源線と接地線との間に直列形態で接続された第３トランジスタおよび第４トランジスタと第３抵抗および第４抵抗と、
前記電源線と前記第３抵抗および第４抵抗の接続ノードとの間に直列形態で接続された第５トランジスタおよび第６トランジスタと、
を備え、前記第５トランジスタはベース端子とコレクタ端子とが結合されて電流−電圧変換素子として機能すると共にベース端子が前記第３トランジスタのベース端子と結合され、
前記第２トランジスタのベース端子は前記第３トランジスタと第４トランジスタとの接続ノードに結合され、
前記第４トランジスタと第６トランジスタのベース端子は、前記第１抵抗と第２抵抗との接続ノードまたは前記第２トランジスタと第１抵抗との接続ノードに結合され、前記第２トランジスタと前記第１抵抗との接続ノードの電位または前記第１抵抗と第２抵抗との接続ノードの電位が前記基準電圧として取り出され、
前記第１抵抗の抵抗値に応じてゲインが決定されるように構成されていることを特徴とするレギュレータ用半導体集積回路。 A control transistor connected between an input terminal to which a DC voltage is applied and an output terminal;
A control circuit for controlling the control transistor so that the output voltage becomes a predetermined voltage according to a potential difference between a feedback voltage corresponding to the output voltage and a predetermined reference voltage;
A reference voltage circuit for generating the reference voltage;
A current source circuit for supplying an operating current of the reference voltage circuit;
An operating current fluctuation suppressing circuit that suppresses the operating current of the reference voltage circuit from increasing or decreasing even if the voltage input to the input terminal fluctuates;
A semiconductor integrated circuit for a regulator comprising:
The operating current fluctuation suppressing circuit includes a first transistor connected in series between a power supply line for supplying an operating current to the reference voltage circuit and a ground line connected to a ground potential point, and the first transistor Is connected to a node from which the reference voltage is output,
The reference voltage circuit is
A second transistor, a first resistor and a second resistor connected in series between the power line and the ground line;
A third transistor and a fourth transistor, a third resistor and a fourth resistor connected in series between the power line and the ground line;
A fifth transistor and a sixth transistor connected in series between the power supply line and a connection node of the third resistor and the fourth resistor;
The fifth transistor has a base terminal and a collector terminal coupled to function as a current-voltage conversion element, and a base terminal coupled to the base terminal of the third transistor;
A base terminal of the second transistor is coupled to a connection node between the third transistor and the fourth transistor;
Base terminals of the fourth transistor and the sixth transistor are coupled to a connection node between the first resistor and the second resistor or a connection node between the second transistor and the first resistor, and the second transistor and the first transistor are connected to each other. A potential of a connection node with a resistor or a potential of a connection node between the first resistor and the second resistor is taken out as the reference voltage;
A regulator semiconductor integrated circuit, wherein a gain is determined according to a resistance value of the first resistor. 前記基準電圧回路と前記制御回路との間に、前記基準電圧に含まれるノイズを除去するためのローパスフィルタが設けられていることを特徴とする請求項１に記載のレギュレータ用半導体集積回路。   2. The regulator semiconductor integrated circuit according to claim 1, wherein a low-pass filter for removing noise included in the reference voltage is provided between the reference voltage circuit and the control circuit. 前記出力電圧を分圧して前記制御回路へ供給するフィードバック電圧を生成する直列形態の抵抗からなる分圧回路を備え、出力電圧のレベルの段階的な変更は前記第１抵抗の抵抗値の調整によるゲインの変更で行い、製造バラツキに伴う出力電圧のずれを微調整するトリミングは前記分圧回路を構成する抵抗の抵抗値の調整で行うように構成されていることを特徴とする請求項１または２に記載のレギュレータ用半導体集積回路。   A voltage dividing circuit comprising a series-type resistor that divides the output voltage and generates a feedback voltage to be supplied to the control circuit is provided, and the stepwise change in the level of the output voltage is performed by adjusting the resistance value of the first resistor 2. The trimming performed by changing the gain and finely adjusting the deviation of the output voltage due to manufacturing variation is configured to be performed by adjusting the resistance value of the resistor constituting the voltage dividing circuit. 2. A semiconductor integrated circuit for a regulator according to 2.
JP2016012971A 2016-01-27 2016-01-27 Semiconductor integrated circuit for regulator Active JP6638423B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016012971A JP6638423B2 (en) 2016-01-27 2016-01-27 Semiconductor integrated circuit for regulator
CN201710054550.5A CN107015593B (en) 2016-01-27 2017-01-24 Semiconductor integrated circuit for regulator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016012971A JP6638423B2 (en) 2016-01-27 2016-01-27 Semiconductor integrated circuit for regulator

Publications (2)

Publication Number Publication Date
JP2017134557A true JP2017134557A (en) 2017-08-03
JP6638423B2 JP6638423B2 (en) 2020-01-29

Family

ID=59440661

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016012971A Active JP6638423B2 (en) 2016-01-27 2016-01-27 Semiconductor integrated circuit for regulator

Country Status (2)

Country Link
JP (1) JP6638423B2 (en)
CN (1) CN107015593B (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112527038A (en) * 2019-09-19 2021-03-19 株式会社东芝 Regulator circuit, semiconductor device, and electronic apparatus
CN113393872A (en) * 2020-03-11 2021-09-14 铠侠股份有限公司 Semiconductor device and memory system
US11454998B2 (en) 2019-07-30 2022-09-27 Mitsumi Electric Co., Ltd. Power control semiconductor device and variable output voltage power supply

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10831222B2 (en) * 2018-04-03 2020-11-10 Mitsumi Electric Co., Ltd. Semiconductor apparatus for power supply control and output voltage variable power supply apparatus
WO2020000238A1 (en) * 2018-06-27 2020-01-02 Dialog Semiconductor (Uk) Limited Circuit for reducing noise signal
CN112068634B (en) * 2019-06-11 2022-08-30 瑞昱半导体股份有限公司 Reference voltage generating device
KR20220163685A (en) * 2021-06-03 2022-12-12 에스케이하이닉스 주식회사 Apparatus and method for stabilizing power in a semiconductor device

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1131018A (en) * 1997-07-09 1999-02-02 New Japan Radio Co Ltd Reference voltage generating circuit
JP2001084043A (en) * 1999-09-13 2001-03-30 Toko Inc Semiconductor device
JP2006330869A (en) * 2005-05-24 2006-12-07 Sanyo Electric Co Ltd Regulator circuit
JP2007133533A (en) * 2005-11-09 2007-05-31 Nec Electronics Corp Reference voltage generation circuit
JP2008293206A (en) * 2007-05-23 2008-12-04 Oki Electric Ind Co Ltd Semiconductor integrated circuit device
JP2009265955A (en) * 2008-04-25 2009-11-12 Hitachi Ulsi Systems Co Ltd Semiconductor integrated circuit
JP2011022689A (en) * 2009-07-14 2011-02-03 Ricoh Co Ltd Low-pass filter circuit, constant-voltage circuit with the same, and semiconductor device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5516320B2 (en) * 2010-10-21 2014-06-11 ミツミ電機株式会社 Semiconductor integrated circuit for regulator
JP6008496B2 (en) * 2011-12-21 2016-10-19 エスアイアイ・セミコンダクタ株式会社 Voltage regulator
US9134743B2 (en) * 2012-04-30 2015-09-15 Infineon Technologies Austria Ag Low-dropout voltage regulator

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1131018A (en) * 1997-07-09 1999-02-02 New Japan Radio Co Ltd Reference voltage generating circuit
JP2001084043A (en) * 1999-09-13 2001-03-30 Toko Inc Semiconductor device
JP2006330869A (en) * 2005-05-24 2006-12-07 Sanyo Electric Co Ltd Regulator circuit
JP2007133533A (en) * 2005-11-09 2007-05-31 Nec Electronics Corp Reference voltage generation circuit
JP2008293206A (en) * 2007-05-23 2008-12-04 Oki Electric Ind Co Ltd Semiconductor integrated circuit device
JP2009265955A (en) * 2008-04-25 2009-11-12 Hitachi Ulsi Systems Co Ltd Semiconductor integrated circuit
JP2011022689A (en) * 2009-07-14 2011-02-03 Ricoh Co Ltd Low-pass filter circuit, constant-voltage circuit with the same, and semiconductor device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11454998B2 (en) 2019-07-30 2022-09-27 Mitsumi Electric Co., Ltd. Power control semiconductor device and variable output voltage power supply
CN112527038A (en) * 2019-09-19 2021-03-19 株式会社东芝 Regulator circuit, semiconductor device, and electronic apparatus
CN113393872A (en) * 2020-03-11 2021-09-14 铠侠股份有限公司 Semiconductor device and memory system
CN113393872B (en) * 2020-03-11 2023-09-05 铠侠股份有限公司 Semiconductor device and memory system

Also Published As

Publication number Publication date
JP6638423B2 (en) 2020-01-29
CN107015593A (en) 2017-08-04
CN107015593B (en) 2019-12-27

Similar Documents

Publication Publication Date Title
JP6638423B2 (en) Semiconductor integrated circuit for regulator
US9952610B1 (en) Clamp circuit to suppress reference voltage variation in a voltage regulator
TWI606321B (en) Low dropout voltage regulator with improved power supply rejection
US9606556B2 (en) Semiconductor integrated circuit for regulator
US9891643B2 (en) Circuit to improve load transient behavior of voltage regulators and load switches
JP7356072B2 (en) regulator device
US9874887B2 (en) Voltage regulator with adjustable feedback
JP6316632B2 (en) Voltage regulator
JP6482566B2 (en) Low dropout voltage regulator circuit
JP2007133533A (en) Reference voltage generation circuit
KR102528632B1 (en) Voltage regulator
TWI612408B (en) Low dropout regulator of pmos power transistor
JP2018073288A (en) Voltage Regulator
JP2017134743A (en) Regulator circuit
JP6457887B2 (en) Voltage regulator
JP2019185732A (en) Power supply control semiconductor device and output voltage variable power supply device
CN107305399B (en) PMOS power electric crystal linear voltage decreasing regulator circuits
JP2020190792A (en) Semiconductor device for power supply control, variable output voltage power supply device, and design method
JP6963167B2 (en) Constant voltage power supply
US20070200536A1 (en) Shunt regulator
JP2007233657A (en) Amplifier, step-down regulator using it, and operational amplifier
US8013582B2 (en) Voltage control circuit
CN110554728A (en) Low dropout linear voltage stabilizing circuit
JPWO2018021172A1 (en) Switching regulator
JP2008071213A (en) Power supply device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191015

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191126

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191209

R150 Certificate of patent or registration of utility model

Ref document number: 6638423

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150