JP2018082144A - Crystal oxide semiconductor film and semiconductor device - Google Patents

Crystal oxide semiconductor film and semiconductor device Download PDF

Info

Publication number
JP2018082144A
JP2018082144A JP2017137446A JP2017137446A JP2018082144A JP 2018082144 A JP2018082144 A JP 2018082144A JP 2017137446 A JP2017137446 A JP 2017137446A JP 2017137446 A JP2017137446 A JP 2017137446A JP 2018082144 A JP2018082144 A JP 2018082144A
Authority
JP
Japan
Prior art keywords
oxide semiconductor
film
crystalline oxide
semiconductor film
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017137446A
Other languages
Japanese (ja)
Other versions
JP6994181B2 (en
Inventor
梨絵 徳田
Rie Tokuta
梨絵 徳田
真也 織田
Shinya Oda
真也 織田
俊実 人羅
Toshimi Hitora
俊実 人羅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Flosfia Inc
Original Assignee
Flosfia Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Flosfia Inc filed Critical Flosfia Inc
Priority to US15/689,547 priority Critical patent/US10804362B2/en
Priority to CN201710772734.5A priority patent/CN107799584B/en
Priority to EP17188724.3A priority patent/EP3291284B1/en
Publication of JP2018082144A publication Critical patent/JP2018082144A/en
Application granted granted Critical
Publication of JP6994181B2 publication Critical patent/JP6994181B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Abstract

PROBLEM TO BE SOLVED: To provide a crystal oxide semiconductor film superior in electrical characteristic.SOLUTION: An oxide semiconductor film is formed on a crystal substrate 20 by: using a mist CVD apparatus 19 to make a raw material solution including a dopant into a mist or drops; transporting, by a carrier gas, the resultant mist or drops into a film-forming chamber; and subsequently causing a thermal reaction of the mist or drops in the film-forming chamber. The film includes, as a primary component, a crystal oxide semiconductor having a corundum structure. Further, the film is a crystal oxide semiconductor film including the dopant and having a mobility of 30 cm/Vs or more.SELECTED DRAWING: Figure 1

Description

本発明は、半導体装置に有用な結晶性酸化物半導体膜並びに前記結晶性半導体酸化物膜を用いた半導体装置及びシステムに関する。   The present invention relates to a crystalline oxide semiconductor film useful for a semiconductor device, and a semiconductor device and system using the crystalline semiconductor oxide film.

高耐圧、低損失および高耐熱を実現できる次世代のスイッチング素子として、バンドギャップの大きな酸化ガリウム(Ga)を用いた半導体装置が注目されており、インバータなどの電力用半導体装置への適用が期待されている。しかも、広いバンドギャップからLEDやセンサー等の受発光装置としての応用も期待されている。当該酸化ガリウムは非特許文献1によると、インジウムやアルミニウムをそれぞれ、あるいは組み合わせて混晶することによりバンドギャップ制御することが可能であり、InAlGaO系半導体として極めて魅力的な材料系統を構成している。ここでInAlGaO系半導体とはInAlGa(0≦X≦2、0≦Y≦2、0≦Z≦2、X+Y+Z=1.5〜2.5)を示し、酸化ガリウムを内包する同一材料系統として俯瞰することができる。 A semiconductor device using gallium oxide (Ga 2 O 3 ) having a large band gap has been attracting attention as a next-generation switching element that can achieve high breakdown voltage, low loss, and high heat resistance. Application is expected. Moreover, application as a light emitting / receiving device such as an LED or a sensor is also expected from a wide band gap. According to Non-Patent Document 1, the gallium oxide can control the band gap by mixing crystals of indium and aluminum, respectively, or in combination, and constitutes an extremely attractive material system as an InAlGaO-based semiconductor. . Here, the InAlGaO-based semiconductor means In X Al Y Ga Ga Z O 3 (0 ≦ X ≦ 2, 0 ≦ Y ≦ 2, 0 ≦ Z ≦ 2, X + Y + Z = 1.5 to 2.5). It can be overlooked as the same material system to be included.

特許文献1には、c面サファイア基板上にSnをドーピングした結晶性の高い導電性α―Ga薄膜が記載されている。特許文献1に記載の薄膜は、X線回析法のロッキングカーブ半値幅が約60arcsecと結晶性の高いα―Ga薄膜であるものの、十分な耐圧性を維持することができず、また、移動度も1cm/Vs以下と、半導体特性も満足のいくものではなく、半導体装置に用いることがまだまだ困難であった。 Patent Document 1 describes a highly crystalline conductive α-Ga 2 O 3 thin film in which Sn is doped on a c-plane sapphire substrate. Although the thin film described in Patent Document 1 is an α-Ga 2 O 3 thin film having a rocking curve half-width of about 60 arcsec and a high crystallinity of X-ray diffraction, it cannot maintain sufficient pressure resistance, Further, the mobility is 1 cm 2 / Vs or less, the semiconductor characteristics are not satisfactory, and it is still difficult to use the semiconductor device.

また、特許文献2では、c面サファイア基板上にGeをドーピングしたα―Ga膜が記載されており、特許文献1に記載の薄膜よりも電気特性に優れたα―Ga薄膜が得られているが、移動度は3.26cm/Vsと、半導体装置に用いるにはまだまだ満足のいくものではなかった。 In Patent Document 2, c plane α-Ga 2 O 3 film doped with Ge on the sapphire substrate have been described, Patent Document 1 α-Ga 2 O 3 with excellent electrical characteristics than thin film according to Although a thin film was obtained, the mobility was 3.26 cm 2 / Vs, which was still not satisfactory for use in a semiconductor device.

非特許文献2では、c面サファイア基板上にSnをドーピングしたα―Ga膜を作製し、次いでアニール処理してこれをアニールバッファ層とし、その後アニールバッファ層上にSnをドープしたα―Ga膜を成膜することにより、移動度を向上させている。また、Snのドーピングによって、Snがサーファクタント的な効果を果たすことにより、α―Ga薄膜の表面粗さや結晶性が改善し、移動度が向上するという結果も得られている。しかしながら、アニール処理により、高抵抗化または絶縁化する問題があり、半導体装置に用いるにはまだまだ課題が残されていた。また、得られた膜は依然として転位が多く、転位散乱の影響が強いため、電気特性に支障をきたす問題があった。さらに、クラックも多い問題もあり、工業的に有用なα―Ga膜が待ち望まれていた。 In Non-Patent Document 2, an α-Ga 2 O 3 film doped with Sn is formed on a c-plane sapphire substrate, then annealed to form an anneal buffer layer, and then Sn is doped onto the anneal buffer layer. by depositing -ga 2 O 3 film, thereby improving the mobility. In addition, Sn has a surfactant effect by doping with Sn, thereby improving the surface roughness and crystallinity of the α-Ga 2 O 3 thin film and improving the mobility. However, there is a problem of increasing resistance or insulation by annealing, and there are still problems to be used for semiconductor devices. In addition, the obtained film still has many dislocations and is strongly affected by dislocation scattering, which has a problem of impeding electrical characteristics. Furthermore, there are problems with many cracks, and an industrially useful α-Ga 2 O 3 film has been awaited.

特開2013−028480号公報JP 2013-028480 A 特開2015−228495号公報JP2015-228495A

金子健太郎、「コランダム構造酸化ガリウム系混晶薄膜の成長と物性」、京都大学博士論文、平成25年3月Kentaro Kaneko, “Growth and Physical Properties of Corundum Structure Gallium Oxide Mixed Crystal Thin Films”, Kyoto University Doctoral Dissertation, March 2013 赤岩和明、「コランダム構造酸化ガリウム系半導体の電気特性制御とデバイス応用」、京都大学博士論文、平成28年3月Kazuaki Akaiwa, “Control of Electrical Properties of Corundum Structure Gallium Oxide Semiconductors and Device Applications”, Kyoto University Doctoral Dissertation, March 2016

本発明は、電気特性、特に移動度に優れた結晶性酸化物半導体膜を提供することを目的とする。  An object of the present invention is to provide a crystalline oxide semiconductor film having excellent electrical characteristics, particularly mobility.

本発明者らは、上記目的を達成すべく鋭意検討した結果、特定の条件下で、ミストCVD法を用いて成膜すると、驚くべきことに、高抵抗化処理も絶縁化処理も行うことなく、また、半値幅が、例えば、100arcsec以上であっても、移動度に優れた結晶性酸化物半導体膜が得られ、さらに、得られた結晶性酸化物半導体膜は、クラックが低減されたものであることを見出し、この結晶性酸化物半導体膜が上記した従来の問題を一挙に解決できるものであることを知見した。
また、本発明者らは、上記知見を得た後、さらに検討を重ねて本発明を完成させるに至った。
As a result of intensive studies to achieve the above object, the present inventors have surprisingly found that when a film is formed using a mist CVD method under specific conditions, neither high resistance treatment nor insulation treatment is performed. In addition, even when the half width is, for example, 100 arcsec or more, a crystalline oxide semiconductor film having excellent mobility can be obtained, and the obtained crystalline oxide semiconductor film has reduced cracks. It was found that this crystalline oxide semiconductor film can solve the above-mentioned conventional problems all at once.
In addition, after obtaining the above knowledge, the present inventors have further studied and completed the present invention.

すなわち、本発明は、以下の発明に関する。
[1] コランダム構造を有する結晶性酸化物半導体を主成分として含み、さらにドーパントを含む結晶性酸化物半導体膜であって、移動度が30cm/Vs以上であることを特徴とする結晶性酸化物半導体膜。
[2] キャリア密度が1.0×1018/cm以上である前記[1]記載の結晶性酸化物半導体膜。
[3] 抵抗率が50mΩcm以下である前記[1]又は[2]に記載の結晶性酸化物半導体膜。
[4] 抵抗率が5mΩcm以下である前記[1]〜[3]のいずれかに記載の結晶性酸化物半導体膜。
[5] 主面がa面又はm面である前記[1]〜[4]のいずれかに記載の結晶性酸化物半導体膜。
[6] 前記ドーパントが、スズ、ゲルマニウム又はケイ素である前記[1]〜[5]のいずれかに記載の結晶性酸化物半導体膜。
[7] 前記ドーパントがスズである前記[1]〜[6]のいずれかに記載の結晶性酸化物半導体膜。
[8] 前記結晶性酸化物半導体が、ガリウム、インジウム又はアルミニウムを含む前記[1]〜[7]のいずれかに記載の結晶性酸化物半導体膜。
[9] 前記結晶性酸化物半導体が、ガリウムを少なくとも含む前記[1]〜[9]のいずれかに記載の結晶性酸化物半導体膜。
[10] 半導体層と電極とを少なくとも含む半導体装置であって、前記半導体層として、請求項1〜9のいずれかに記載の結晶性酸化物半導体膜が用いられている半導体装置。
[11] 半導体装置を備える半導体システムであって、前記半導体装置が、請求項10記載の半導体装置である半導体システム。
That is, the present invention relates to the following inventions.
[1] A crystalline oxide semiconductor film containing a crystalline oxide semiconductor having a corundum structure as a main component and further containing a dopant, and having a mobility of 30 cm 2 / Vs or more Semiconductor film.
[2] The crystalline oxide semiconductor film according to [1], wherein the carrier density is 1.0 × 10 18 / cm 3 or more.
[3] The crystalline oxide semiconductor film according to [1] or [2], wherein the resistivity is 50 mΩcm or less.
[4] The crystalline oxide semiconductor film according to any one of [1] to [3], which has a resistivity of 5 mΩcm or less.
[5] The crystalline oxide semiconductor film according to any one of [1] to [4], wherein the main surface is an a-plane or an m-plane.
[6] The crystalline oxide semiconductor film according to any one of [1] to [5], wherein the dopant is tin, germanium, or silicon.
[7] The crystalline oxide semiconductor film according to any one of [1] to [6], wherein the dopant is tin.
[8] The crystalline oxide semiconductor film according to any one of [1] to [7], wherein the crystalline oxide semiconductor contains gallium, indium, or aluminum.
[9] The crystalline oxide semiconductor film according to any one of [1] to [9], wherein the crystalline oxide semiconductor includes at least gallium.
[10] A semiconductor device including at least a semiconductor layer and an electrode, wherein the crystalline oxide semiconductor film according to any one of claims 1 to 9 is used as the semiconductor layer.
[11] A semiconductor system comprising a semiconductor device, wherein the semiconductor device is the semiconductor device according to [10].

本発明の結晶性酸化物半導体膜は、電気特性、特に移動度に優れている。   The crystalline oxide semiconductor film of the present invention is excellent in electrical characteristics, particularly mobility.

実施例において用いられる成膜装置(ミストCVD装置)の概略構成図である。It is a schematic block diagram of the film-forming apparatus (mist CVD apparatus) used in an Example. ショットキーバリアダイオード(SBD)の好適な一例を模式的に示す図である。It is a figure which shows typically a suitable example of a Schottky barrier diode (SBD). 高電子移動度トランジスタ(HEMT)の好適な一例を模式的に示す図である。It is a figure which shows typically a suitable example of a high electron mobility transistor (HEMT). 金属酸化膜半導体電界効果トランジスタ(MOSFET)の好適な一例を模式的に示す図である。It is a figure which shows typically a suitable example of a metal oxide film semiconductor field effect transistor (MOSFET). 接合電界効果トランジスタ(JFET)の好適な一例を模式的に示す図である。It is a figure which shows typically a suitable example of a junction field effect transistor (JFET). 絶縁ゲート型バイポーラトランジスタ(IGBT)の好適な一例を模式的に示す図である。It is a figure which shows typically a suitable example of an insulated gate bipolar transistor (IGBT). 発光素子(LED)の好適な一例を模式的に示す図である。It is a figure which shows typically a suitable example of a light emitting element (LED). 発光素子(LED)の好適な一例を模式的に示す図である。It is a figure which shows typically a suitable example of a light emitting element (LED). 電源システムの好適な一例を模式的に示す図である。It is a figure which shows typically a suitable example of a power supply system. システム装置の好適な一例を模式的に示す図である。It is a figure which shows a suitable example of a system apparatus typically. 電源装置の電源回路図の好適な一例を模式的に示す図である。It is a figure which shows typically a suitable example of the power supply circuit diagram of a power supply device. 実施例におけるXRD測定結果を示す図である。It is a figure which shows the XRD measurement result in an Example. 試験例におけるホール効果測定結果を示す図である。なお、縦軸が移動度(cm/Vs)であり、横軸がキャリア密度(/cm)である。It is a figure which shows the Hall effect measurement result in a test example. The vertical axis represents mobility (cm 2 / Vs), and the horizontal axis represents carrier density (/ cm 3 ). 試験例における温度可変ホール効果測定結果を示す図である。なお、縦軸が移動度(cm/Vs)であり、横軸が温度(K)である。It is a figure which shows the temperature variable Hall effect measurement result in a test example. In addition, a vertical axis | shaft is a mobility (cm < 2 > / Vs) and a horizontal axis is temperature (K).

本発明の結晶性酸化物半導体膜は、コランダム構造を有する結晶性酸化物半導体を主成分として含み、さらにドーパントを含む結晶性酸化物半導体膜であって、移動度が30cm/Vs以上であることを特長とする。前記移動度は、ホール効果測定にて得られる移動度をいい、本発明においては、前記移動度が40cm/Vs以上であるのが好ましく、50cm/Vs以上であるのがより好ましく、100cm/Vs以上であるのが最も好ましい。また、本発明においては、前記結晶性酸化物半導体膜のキャリア密度が、1.0×1018/cm以上であるのも好ましい。ここで、前記キャリア密度は、ホール効果測定にて得られる半導体膜中のキャリア密度をいう。前記キャリア密度の上限は特に限定されないが、約1.0×1023/cm以下が好ましく、約1.0×1022/cm以下がより好ましい。前記結晶性酸化物半導体膜の抵抗率は、50mΩcm以下であるのが好ましく、10mΩcm以下であるのがより好ましく、5mΩcm以下であるのが最も好ましい。本発明においては、前記結晶性酸化物半導体膜の主面がa面又はm面であるのが、より電気特性を向上させることができるので好ましく、m面であるのがより好ましい。また、前記結晶性酸化物半導体膜は、オフ角を有するのが好ましい。「オフ角」とは、所定の結晶面(主面)を基準面として形成される傾斜角をいい、通常、所定の結晶面(主面)と結晶成長面とのなす角度をいう。前記オフ角の傾斜方向は特に限定されないが、本発明においては、前記主面がm面である場合には、基準面からa軸方向に向けて傾斜角が形成されているのが好ましい。前記オフ角の大きさは特に限定されないが、0.2°〜12.0°が好ましく、0.5°〜4.0°であるのがより好ましく、0.5°〜3.0°であるのが最も好ましい。好ましいオフ角を有することにより、結晶性半導体膜の半導体特性、特に移動度がさらにより優れたものになる。また、本発明においては、前記結晶性酸化物半導体が、インジウム、ガリウムまたはアルミニウムを含むのが好ましく、InAlGaO系半導体を含むのがより好ましく、ガリウムを少なくとも含むのが最も好ましい。なお、「主成分」とは、例えば結晶性酸化物半導体がα―Gaである場合、膜中の金属元素中のガリウムの原子比が0.5以上の割合でα―Gaが含まれていればそれでよい。本発明においては、前記膜中の金属元素中のガリウムの原子比が0.7以上であることが好ましく、0.8以上であるのがより好ましい。また、結晶性酸化物半導体膜の厚さは、特に限定されず、1μm以下であってもよいし、1μm以上であってもよい。また、前記結晶性酸化物半導体膜の形状等は特に限定されず、四角形状(正方形状、長方形状を含む)であっても、円形状(半円形状を含む)であっても、多角形状であってもよい。前記結晶性酸化物半導体膜の表面積は、特に限定されず、3mm角以上であるのが好ましく、5mm角以上であるのがより好ましく、直径50mm以上であるのが最も好ましい。本発明においては、前記結晶性酸化物半導体膜が、膜表面の光学顕微鏡による観察において、中心3mm角領域にクラックを有しないのが好ましく、中心5mm角領域にクラックを有しないのがより好ましく、中心9.5mm角領域にクラックを有しないのが最も好ましい。また、前記結晶性酸化物半導体膜は、単結晶膜であってもよいし、多結晶膜であってもよいが、単結晶膜であるのが好ましい。 The crystalline oxide semiconductor film of the present invention is a crystalline oxide semiconductor film including a crystalline oxide semiconductor having a corundum structure as a main component and further including a dopant, and has a mobility of 30 cm 2 / Vs or more. It is characterized by that. The mobility refers to the mobility obtained by Hall effect measurement. In the present invention, the mobility is preferably 40 cm 2 / Vs or more, more preferably 50 cm 2 / Vs or more, and 100 cm. Most preferably, it is 2 / Vs or more. In the present invention, it is also preferable that a carrier density of the crystalline oxide semiconductor film is 1.0 × 10 18 / cm 3 or more. Here, the carrier density refers to the carrier density in the semiconductor film obtained by Hall effect measurement. The upper limit of the carrier density is not particularly limited, but is preferably about 1.0 × 10 23 / cm 3 or less, and more preferably about 1.0 × 10 22 / cm 3 or less. The resistivity of the crystalline oxide semiconductor film is preferably 50 mΩcm or less, more preferably 10 mΩcm or less, and most preferably 5 mΩcm or less. In the present invention, the main surface of the crystalline oxide semiconductor film is preferably an a-plane or m-plane because electrical characteristics can be further improved, and more preferably an m-plane. The crystalline oxide semiconductor film preferably has an off angle. The “off angle” refers to an inclination angle formed with a predetermined crystal plane (main surface) as a reference plane, and usually refers to an angle formed between the predetermined crystal surface (main surface) and the crystal growth surface. The inclination direction of the off-angle is not particularly limited. In the present invention, when the main surface is an m-plane, it is preferable that the inclination angle is formed from the reference plane toward the a-axis direction. The size of the off-angle is not particularly limited, but is preferably 0.2 ° to 12.0 °, more preferably 0.5 ° to 4.0 °, and 0.5 ° to 3.0 °. Most preferably. By having a preferable off angle, the semiconductor characteristics of the crystalline semiconductor film, particularly the mobility, are further improved. In the present invention, the crystalline oxide semiconductor preferably contains indium, gallium or aluminum, more preferably contains an InAlGaO-based semiconductor, and most preferably contains at least gallium. Incidentally, the "main component" such as crystalline If oxide semiconductor is α-Ga 2 O 3, the atomic ratio of gallium in a proportion of more than 0.5 α-Ga 2 O of metal elements in the film If 3 is included, that's fine. In the present invention, the atomic ratio of gallium in the metal element in the film is preferably 0.7 or more, and more preferably 0.8 or more. The thickness of the crystalline oxide semiconductor film is not particularly limited, and may be 1 μm or less, or 1 μm or more. The shape or the like of the crystalline oxide semiconductor film is not particularly limited, and may be a quadrangular shape (including a square shape or a rectangular shape), a circular shape (including a semicircular shape), or a polygonal shape. It may be. The surface area of the crystalline oxide semiconductor film is not particularly limited, is preferably 3 mm square or more, more preferably 5 mm square or more, and most preferably 50 mm square or more. In the present invention, the crystalline oxide semiconductor film preferably has no crack in the central 3 mm square region and more preferably has no crack in the central 5 mm square region in the observation of the film surface with an optical microscope. Most preferably, there is no crack in the central 9.5 mm square region. The crystalline oxide semiconductor film may be a single crystal film or a polycrystalline film, but is preferably a single crystal film.

前記結晶性酸化物半導体膜は、ドーパントを含んでいるが、前記ドーパントは特に限定されず、公知のものであってよい。前記ドーパントとしては、例えば、スズ、ゲルマニウム、ケイ素、チタン、ジルコニウム、バナジウム、ニオブ、または鉛等のn型ドーパント、またはp型ドーパントなどが挙げられる。本発明においては、前記ドーパントが、スズ、ゲルマニウム、またはケイ素であるのが好ましく、スズまたはゲルマニウムであるのがより好ましく、スズであるのが最も好ましい。ドーパントの含有量は、前記結晶性酸化物半導体膜の組成中、0.00001原子%以上であるのが好ましく、0.00001原子%〜20原子%であるのがより好ましく、0.00001原子%〜10原子%であるのが最も好ましい。このような好ましい範囲とすることで、前記結晶性酸化物半導体膜の電気特性をより向上させることができる。   The crystalline oxide semiconductor film contains a dopant, but the dopant is not particularly limited and may be a known one. Examples of the dopant include n-type dopants such as tin, germanium, silicon, titanium, zirconium, vanadium, niobium, and lead, or p-type dopants. In the present invention, the dopant is preferably tin, germanium, or silicon, more preferably tin or germanium, and most preferably tin. The dopant content in the composition of the crystalline oxide semiconductor film is preferably 0.00001 atomic% or more, more preferably 0.00001 atomic% to 20 atomic%, and 0.00001 atomic%. Most preferably, it is -10 atomic%. By setting it as such a preferable range, the electrical property of the crystalline oxide semiconductor film can be further improved.

また、前記結晶性酸化物半導体膜は、X線回析法のロッキングカーブ半値幅が100arcsec以上であるのが好ましく、300arcsec以上であるのがより好ましい。前記半値幅の上限は、特に限定されないが、好ましくは1300arcsecであり、より好ましくは1100arcsecである。このような好ましい半値幅とすることにより、得られる結晶性酸化物半導体膜の移動度をより優れたものとすることができる。
上記「半値幅」とは、XRD(X−ray diffraction:X線回折法)によりロッキングカーブ半値幅を測定した値を意味する。測定面方位としては、特に限定されないが、例えば、[11―20]、または[30―30]などが挙げられる。
The crystalline oxide semiconductor film preferably has a rocking curve half-width of 100 arcsec or more, more preferably 300 arcsec or more in the X-ray diffraction method. The upper limit of the half width is not particularly limited, but is preferably 1300 arcsec, and more preferably 1100 arcsec. By setting it as such a preferable half value width, the mobility of the crystalline oxide semiconductor film obtained can be made more excellent.
The above-mentioned “half-value width” means a value obtained by measuring the half-value width of a rocking curve by XRD (X-ray diffraction: X-ray diffraction method). Although it does not specifically limit as a measurement surface orientation, For example, [11-20] or [30-30] etc. are mentioned.

以下、前記結晶性酸化物半導体膜の好ましい製造方法について説明するが、本発明はこれら好ましい製造方法に限定されない。   Hereinafter, although the preferable manufacturing method of the said crystalline oxide semiconductor film is demonstrated, this invention is not limited to these preferable manufacturing methods.

前記結晶性酸化物半導体膜の好ましい製造方法としては、例えば図1のようなミストCVD装置を用いて、ドーパントを含む原料溶液を霧化または液滴化し(霧化・液滴化工程)、得られたミストまたは液滴をキャリアガスで成膜室内に搬送し(搬送工程)、ついで成膜室内で前記ミストまたは液滴を熱反応させることによって、結晶基板上に、結晶性酸化物半導体膜を成膜する(成膜工程)方法において、主面がa面又はm面であるコランダム構造を有している結晶基板を用いること、またはバッファ層が形成されており、かつオフ角を有する結晶基板を用いることなどが挙げられるが、本発明においては、主面がa面又はm面であるコランダム構造を有している結晶基板であって、バッファ層が形成されていてもよい結晶基板を用いることが好ましく、主面がa面又はm面であるコランダム構造を有している結晶基板であって、ドーパントを含まないバッファ層が形成されていてもよい結晶基板を用いることが、移動度がより向上するので、より好ましい。   As a preferred method for producing the crystalline oxide semiconductor film, for example, a mist CVD apparatus as shown in FIG. 1 is used to atomize or drop the raw material solution containing the dopant (atomization / droplet forming step). The produced mist or droplet is transported into the deposition chamber with a carrier gas (conveying step), and then the mist or droplet is thermally reacted in the deposition chamber to thereby form a crystalline oxide semiconductor film on the crystal substrate. In a method of forming a film (film forming step), a crystal substrate having a corundum structure whose main surface is a-plane or m-plane is used, or a crystal substrate having a buffer layer and having an off-angle In the present invention, a crystal substrate having a corundum structure whose main surface is an a-plane or an m-plane and having a buffer layer formed thereon is used. This It is preferable to use a crystal substrate having a corundum structure in which the main surface is an a-plane or m-plane and in which a buffer layer not containing a dopant may be formed has a higher mobility. Since it improves, it is more preferable.

(結晶基板)
前記結晶基板は、主面の全部または一部にコランダム構造を有している基板であれば特に限定されないが、結晶成長面側の主面の全部または一部にコランダム構造を有している基板であるのが好ましく、結晶成長面側の主面の全部にコランダム構造を有している基板であるのがより好ましい。また、本発明においては、前記主面がa面又はm面であるのが、より電気特性を向上させることができるので好ましい。また、前記結晶基板は、オフ角を有していてもよく、前記オフ角としては、例えば、0.2°〜12.0°のオフ角などが挙げられるが、本発明においては、前記オフ角が、0.5°〜4.0°であるのが好ましく、0.5°〜3.0°であるのがより好ましい。ここで、「オフ角」とは、基板表面と結晶成長面とのなす角度をいう。前記基板形状は、板状であって、前記結晶性酸化物半導体膜の支持体となるものであれば特に限定されない。絶縁体基板であってもよいし、半導体基板であってもよいし、導電性基板であってもよいが、前記基板が、絶縁体基板であるのが好ましく、また、表面に金属膜を有する基板であるのも好ましい。前記基板の形状は、特に限定されず、略円形状(例えば、円形、楕円形など)であってもよいし、多角形状(例えば、3角形、正方形、長方形、5角形、6角形、7角形、8角形、9角形など)であってもよく、様々な形状を好適に用いることができる。本発明においては、前記基板の形状を好ましい形状にすることにより、基板上に形成される膜の形状を設定することができる。また、本発明においては、大面積の基板を用いることもでき、このような大面積の基板を用いることによって、前記結晶性酸化物半導体膜の面積を大きくすることができる。前記結晶基板の基板材料は、本発明の目的を阻害しない限り、特に限定されず、公知のものであってよい。前記のコランダム構造を有する基板材料は、例えば、α―Al(サファイア基板)またはα―Gaが好適に挙げられ、a面サファイア基板、m面サファイア基板やα酸化ガリウム基板(a面又はm面)などがより好適な例として挙げられる。
(Crystal substrate)
The crystal substrate is not particularly limited as long as it has a corundum structure on all or part of the main surface, but the substrate has a corundum structure on all or part of the main surface on the crystal growth surface side. It is preferable that the substrate has a corundum structure on the entire main surface on the crystal growth surface side. In the present invention, it is preferable that the main surface is an a-plane or an m-plane because electrical characteristics can be further improved. Further, the crystal substrate may have an off angle, and examples of the off angle include an off angle of 0.2 ° to 12.0 °. The angle is preferably from 0.5 ° to 4.0 °, and more preferably from 0.5 ° to 3.0 °. Here, the “off angle” refers to an angle formed by the substrate surface and the crystal growth surface. The substrate shape is not particularly limited as long as it is a plate shape and serves as a support for the crystalline oxide semiconductor film. The substrate may be an insulator substrate, a semiconductor substrate, or a conductive substrate, but the substrate is preferably an insulator substrate, and has a metal film on the surface. A substrate is also preferred. The shape of the substrate is not particularly limited, and may be a substantially circular shape (for example, a circle or an ellipse), or a polygonal shape (for example, a triangle, a square, a rectangle, a pentagon, a hexagon, a heptagon). , Octagons, 9-gons, etc.), and various shapes can be suitably used. In the present invention, the shape of the film formed on the substrate can be set by setting the shape of the substrate to a preferable shape. In the present invention, a large-area substrate can also be used. By using such a large-area substrate, the area of the crystalline oxide semiconductor film can be increased. The substrate material of the crystal substrate is not particularly limited as long as the object of the present invention is not impaired, and may be a known material. As the substrate material having the corundum structure, for example, α-Al 2 O 3 (sapphire substrate) or α-Ga 2 O 3 is preferably used, and an a-plane sapphire substrate, m-plane sapphire substrate, or α-gallium oxide substrate ( (a-plane or m-plane) is a more preferable example.

前記のドーパントを含まないバッファ層としては、例えば、α―Fe、α―Ga、α―Al及びこれらの混晶などが挙げられる。本発明においては、前記バッファ層が、α―Gaであるのが好ましい。前記バッファ層の積層手段は特に限定されず、公知の積層手段であってよく、前記結晶性酸化物半導体膜の成膜手段と同様であってもよい。 Examples of the buffer layer not containing the dopant include α-Fe 2 O 3 , α-Ga 2 O 3 , α-Al 2 O 3, and mixed crystals thereof. In the present invention, the buffer layer is preferably α-Ga 2 O 3 . The buffer layer stacking means is not particularly limited, and may be a known stacking means, which may be the same as the film forming means for the crystalline oxide semiconductor film.

(霧化・液滴化工程)
霧化・液滴化工程は、前記原料溶液を霧化または液滴化する。前記原料溶液の霧化手段または液滴化手段は、前記原料溶液を霧化または液滴化できさえすれば特に限定されず、公知の手段であってよいが、本発明においては、超音波を用いる霧化手段または液滴化手段が好ましい。超音波を用いて得られたミストまたは液滴は、初速度がゼロであり、空中に浮遊するので好ましく、例えば、スプレーのように吹き付けるのではなく、空間に浮遊してガスとして搬送することが可能なミストであるので衝突エネルギーによる損傷がないため、非常に好適である。液滴サイズは、特に限定されず、数mm程度の液滴であってもよいが、好ましくは50μm以下であり、より好ましくは0.1〜10μmである。
(Atomization / droplet forming process)
In the atomization / droplet forming step, the raw material solution is atomized or dropletized. The atomizing means or droplet forming means of the raw material solution is not particularly limited as long as the raw material solution can be atomized or formed into droplets, and may be a known means. The atomizing means or droplet forming means used is preferred. Mist or droplets obtained using ultrasonic waves have a zero initial velocity and are preferable because they float in the air.For example, instead of spraying like a spray, they can be suspended in a space and transported as a gas. Since it is a possible mist, there is no damage due to collision energy, which is very suitable. The droplet size is not particularly limited, and may be a droplet of about several mm, but is preferably 50 μm or less, more preferably 0.1 to 10 μm.

(原料溶液)
前記原料溶液は、ミストCVDにより、前記結晶性酸化物半導体が得られる溶液であって、前記ドーパントを含んでいれば特に限定されない。前記原料溶液としては、例えば、金属の有機金属錯体(例えばアセチルアセトナート錯体等)やハロゲン化物(例えばフッ化物、塩化物、臭化物またはヨウ化物等)の水溶液などが挙げられる。前記金属は、半導体を構成可能な金属であればそれでよく、このような金属としては、例えば、ガリウム、インジウム、アルミニウム、鉄等が挙げられる。本発明においては、前記金属が、ガリウム、インジウムまたはアルミニウムを少なくとも含むのが好ましく、ガリウムを少なくとも含むのがより好ましい。原料溶液中の金属の含有量は、本発明の目的を阻害しない限り特に限定されないが、好ましくは、0.001モル%〜50モル%であり、より好ましくは0.01モル%〜50モル%である。
(Raw material solution)
The raw material solution is a solution from which the crystalline oxide semiconductor is obtained by mist CVD, and is not particularly limited as long as it contains the dopant. Examples of the raw material solution include a metal organometallic complex (for example, acetylacetonate complex) and an aqueous solution of a halide (for example, fluoride, chloride, bromide, or iodide). The metal may be any metal that can form a semiconductor. Examples of such a metal include gallium, indium, aluminum, and iron. In the present invention, the metal preferably contains at least gallium, indium or aluminum, and more preferably contains at least gallium. The content of the metal in the raw material solution is not particularly limited as long as the object of the present invention is not impaired, but is preferably 0.001 mol% to 50 mol%, more preferably 0.01 mol% to 50 mol%. It is.

また、原料溶液には、通常、ドーパントが含まれている。原料溶液にドーパントを含ませることにより、イオン注入等を行わずに、結晶構造を壊すことなく、結晶性酸化物半導体膜の導電性を容易に制御することができる。前記ドーパントとしては、例えば前記金属が少なくともガリウムを含む場合には、スズ、ゲルマニウム、ケイ素または鉛などのn型ドーパント等が挙げられる。本発明においては、前記ドーパントがスズ、ゲルマニウム、またはケイ素であるのが好ましく、スズ、またはゲルマニウムであるのがより好ましく、スズであるのが最も好ましい。前記ドーパントの濃度は、通常、約1×1016/cm〜1×1022/cmであってもよいし、また、ドーパントの濃度を例えば約1×1017/cm以下の低濃度にしてもよいし、ドーパントを約1×1020/cm以上の高濃度で含有させてもよい。本発明においては、ドーパントの濃度が1×1020/cm以下であるのが好ましく、5×1019/cm以下であるのがより好ましい。 The raw material solution usually contains a dopant. By including a dopant in the raw material solution, the conductivity of the crystalline oxide semiconductor film can be easily controlled without performing ion implantation or the like and without breaking the crystal structure. Examples of the dopant include n-type dopants such as tin, germanium, silicon, or lead when the metal contains at least gallium. In the present invention, the dopant is preferably tin, germanium, or silicon, more preferably tin or germanium, and most preferably tin. The concentration of the dopant may be generally about 1 × 10 16 / cm 3 to 1 × 10 22 / cm 3 , and the concentration of the dopant is, for example, a low concentration of about 1 × 10 17 / cm 3 or less. Alternatively, the dopant may be contained at a high concentration of about 1 × 10 20 / cm 3 or more. In the present invention, the dopant concentration is preferably 1 × 10 20 / cm 3 or less, and more preferably 5 × 10 19 / cm 3 or less.

原料溶液の溶媒は、特に限定されず、水等の無機溶媒であってもよいし、アルコール等の有機溶媒であってもよいし、無機溶媒と有機溶媒との混合溶媒であってもよい。本発明においては、前記溶媒が水を含むのが好ましく、水または水とアルコールとの混合溶媒であるのがより好ましく、水であるのが最も好ましい。前記水としては、より具体的には、例えば、純水、超純水、水道水、井戸水、鉱泉水、鉱水、温泉水、湧水、淡水、海水などが挙げられるが、本発明においては、超純水が好ましい。   The solvent of the raw material solution is not particularly limited, and may be an inorganic solvent such as water, an organic solvent such as alcohol, or a mixed solvent of an inorganic solvent and an organic solvent. In the present invention, the solvent preferably contains water, more preferably water or a mixed solvent of water and alcohol, and most preferably water. More specifically, examples of the water include pure water, ultrapure water, tap water, well water, mineral spring water, mineral water, hot spring water, spring water, fresh water, seawater, and the like. Ultrapure water is preferred.

(搬送工程)
搬送工程では、キャリアガスでもって前記ミストまたは前記液滴を成膜室内に搬送する。前記キャリアガスは、本発明の目的を阻害しない限り特に限定されず、例えば、酸素、オゾン、窒素やアルゴン等の不活性ガス、または水素ガスやフォーミングガス等の還元ガスが好適な例として挙げられる。また、キャリアガスの種類は1種類であってよいが、2種類以上であってもよく、流量を下げた希釈ガス(例えば10倍希釈ガス等)などを、第2のキャリアガスとしてさらに用いてもよい。また、キャリアガスの供給箇所も1箇所だけでなく、2箇所以上あってもよい。キャリアガスの流量は、特に限定されないが、0.01〜20L/分であるのが好ましく、1〜10L/分であるのがより好ましい。希釈ガスの場合には、希釈ガスの流量が、0.001〜2L/分であるのが好ましく、0.1〜1L/分であるのがより好ましい。
(Conveying process)
In the transfer step, the mist or the droplets are transferred into the film forming chamber with a carrier gas. The carrier gas is not particularly limited as long as it does not hinder the object of the present invention. For example, oxygen, ozone, an inert gas such as nitrogen or argon, or a reducing gas such as hydrogen gas or forming gas can be mentioned as a suitable example. . Further, the type of carrier gas may be one, but it may be two or more, and a diluent gas with a reduced flow rate (for example, 10-fold diluted gas) is further used as the second carrier gas. Also good. Further, the supply location of the carrier gas is not limited to one location but may be two or more locations. The flow rate of the carrier gas is not particularly limited, but is preferably 0.01 to 20 L / min, and more preferably 1 to 10 L / min. In the case of a dilution gas, the flow rate of the dilution gas is preferably 0.001 to 2 L / min, and more preferably 0.1 to 1 L / min.

(成膜工程)
成膜工程では、成膜室内で前記ミストまたは液滴を熱反応させることによって、基体上に、結晶性酸化物半導体膜を成膜する。熱反応は、熱でもって前記ミストまたは液滴が反応すればそれでよく、反応条件等も本発明の目的を阻害しない限り特に限定されない。本工程においては、前記熱反応を、通常、溶媒の蒸発温度以上の温度で行うが、高すぎない温度(例えば1000℃)以下が好ましく、650℃以下がより好ましく、400℃〜650℃が最も好ましい。また、熱反応は、本発明の目的を阻害しない限り、真空下、非酸素雰囲気下、還元ガス雰囲気下および酸素雰囲気下のいずれの雰囲気下で行われてもよく、また、大気圧下、加圧下および減圧下のいずれの条件下で行われてもよいが、本発明においては、大気圧下で行われるのが好ましい。なお、膜厚は、成膜時間を調整することにより、設定することができる。
(Film formation process)
In the film formation step, the crystalline mist semiconductor film is formed on the substrate by thermally reacting the mist or droplets in the film formation chamber. The thermal reaction may be performed as long as the mist or droplet reacts with heat, and the reaction conditions are not particularly limited as long as the object of the present invention is not impaired. In this step, the thermal reaction is usually performed at a temperature equal to or higher than the evaporation temperature of the solvent, but is preferably not too high (for example, 1000 ° C.) or less, more preferably 650 ° C. or less, and most preferably 400 ° C. to 650 ° C. preferable. Further, the thermal reaction may be performed in any atmosphere of a vacuum, a non-oxygen atmosphere, a reducing gas atmosphere, and an oxygen atmosphere as long as the object of the present invention is not impaired. Although it may be carried out under any conditions of reduced pressure and reduced pressure, it is preferably carried out under atmospheric pressure in the present invention. The film thickness can be set by adjusting the film formation time.

上記のようにして得られた結晶性酸化物半導体膜は、電気特性、特に移動度に優れているだけでなく、クラックが低減されており、工業的に有用なものである。このような結晶性酸化物半導体膜は、半導体装置等に好適に用いることができ、とりわけ、パワーデバイスに有用である。例えば、前記結晶性酸化物半導体膜は、前記半導体装置のn型半導体層(n+型半導体層、n−型半導体層を含む)に用いられる。また、本発明においては、前記結晶性酸化物半導体膜を、そのままで用いてもよいし、前記基板等から剥離する等の公知の手段を用いた後に、半導体装置等に適用してもよい。   The crystalline oxide semiconductor film obtained as described above is not only excellent in electrical characteristics, particularly in mobility, but also has reduced cracks and is industrially useful. Such a crystalline oxide semiconductor film can be suitably used for a semiconductor device or the like, and is particularly useful for a power device. For example, the crystalline oxide semiconductor film is used for an n-type semiconductor layer (including an n + type semiconductor layer and an n− type semiconductor layer) of the semiconductor device. In the present invention, the crystalline oxide semiconductor film may be used as it is, or may be applied to a semiconductor device or the like after using a known means such as peeling from the substrate or the like.

また、前記半導体装置は、電極が半導体層の片面側に形成された横型の素子(横型デバイス)と、半導体層の表裏両面側にそれぞれ電極を有する縦型の素子(縦型デバイス)に分類することができ、本発明においては、横型デバイスにも縦型デバイスにも好適に用いることができるが、中でも、縦型デバイスに用いることが好ましい。前記半導体装置としては、例えば、ショットキーバリアダイオード(SBD)、金属半導体電界効果トランジスタ(MESFET)、高電子移動度トランジスタ(HEMT)、金属酸化膜半導体電界効果トランジスタ(MOSFET)、静電誘導トランジスタ(SIT)、接合電界効果トランジスタ(JFET)、絶縁ゲート型バイポーラトランジスタ(IGBT)または発光ダイオード(LED)などが挙げられる。   The semiconductor device is classified into a horizontal element (a horizontal device) in which an electrode is formed on one side of a semiconductor layer, and a vertical element (a vertical device) having electrodes on both sides of the semiconductor layer. In the present invention, it can be suitably used for a horizontal device and a vertical device, but among them, it is preferably used for a vertical device. Examples of the semiconductor device include a Schottky barrier diode (SBD), a metal semiconductor field effect transistor (MESFET), a high electron mobility transistor (HEMT), a metal oxide semiconductor field effect transistor (MOSFET), and an electrostatic induction transistor ( SIT), junction field effect transistor (JFET), insulated gate bipolar transistor (IGBT) or light emitting diode (LED).

以下、本発明の結晶性酸化物半導体膜をn型半導体層(n+型半導体やn−半導体層等)に適用した場合の好適な例を、図面を用いて説明するが、本発明は、これらの例に限定されるものではない。なお、以下に例示する半導体装置において、本発明の目的を阻害しない限り、さらに他の層(例えば絶縁体層、半絶縁体層、導体層、半導体層、緩衝層またはその他中間層等)などが含まれていてもよいし、また、緩衝層(バッファ層)なども適宜省いてもよい。   Hereinafter, preferred examples when the crystalline oxide semiconductor film of the present invention is applied to an n-type semiconductor layer (such as an n + -type semiconductor or an n − semiconductor layer) will be described with reference to the drawings. It is not limited to the example. Note that in the semiconductor device exemplified below, other layers (for example, an insulator layer, a semi-insulator layer, a conductor layer, a semiconductor layer, a buffer layer, or other intermediate layers) are provided as long as the object of the present invention is not impaired. It may be included, and a buffer layer (buffer layer) and the like may be omitted as appropriate.

図2は、本発明に係るショットキーバリアダイオード(SBD)の一例を示している。図2のSBDは、n−型半導体層101a、n+型半導体層101b、ショットキー電極105aおよびオーミック電極105bを備えている。   FIG. 2 shows an example of a Schottky barrier diode (SBD) according to the present invention. The SBD of FIG. 2 includes an n− type semiconductor layer 101a, an n + type semiconductor layer 101b, a Schottky electrode 105a, and an ohmic electrode 105b.

ショットキー電極およびオーミック電極の材料は、公知の電極材料であってもよく、前記電極材料としては、例えば、Al、Mo、Co、Zr、Sn、Nb、Fe、Cr、Ta、Ti、Au、Pt、V、Mn、Ni、Cu、Hf、W、Ir、Zn、In、Pd、NdもしくはAg等の金属またはこれらの合金、酸化錫、酸化亜鉛、酸化レニウム、酸化インジウム、酸化インジウム錫(ITO)、酸化亜鉛インジウム(IZO)等の金属酸化物導電膜、ポリアニリン、ポリチオフェン又はポリピロ−ルなどの有機導電性化合物、またはこれらの混合物並びに積層体などが挙げられる。   The material of the Schottky electrode and the ohmic electrode may be a known electrode material. Examples of the electrode material include Al, Mo, Co, Zr, Sn, Nb, Fe, Cr, Ta, Ti, Au, Metals such as Pt, V, Mn, Ni, Cu, Hf, W, Ir, Zn, In, Pd, Nd, or Ag or alloys thereof, tin oxide, zinc oxide, rhenium oxide, indium oxide, indium tin oxide (ITO ), Metal oxide conductive films such as zinc indium oxide (IZO), organic conductive compounds such as polyaniline, polythiophene or polypyrrole, or mixtures and laminates thereof.

ショットキー電極およびオーミック電極の形成は、例えば、真空蒸着法またはスパッタリング法などの公知の手段により行うことができる。より具体的に例えば、前記金属のうち2種類の第1の金属と第2の金属とを用いてショットキー電極を形成する場合、第1の金属からなる層と第2の金属からなる層を積層させ、第1の金属からなる層および第2の金属からなる層に対して、フォトリソグラフィの手法を利用したパターニングを施すことにより行うことができる。   Formation of a Schottky electrode and an ohmic electrode can be performed by well-known means, such as a vacuum evaporation method or sputtering method, for example. More specifically, for example, when a Schottky electrode is formed using two kinds of the first metal and the second metal among the metals, a layer made of the first metal and a layer made of the second metal are formed. It can be performed by laminating and patterning the layer made of the first metal and the layer made of the second metal using a photolithography technique.

図2のSBDに逆バイアスが印加された場合には、空乏層(図示せず)がn型半導体層101aの中に広がるため、高耐圧のSBDとなる。また、順バイアスが印加された場合には、オーミック電極105bからショットキー電極105aへ電子が流れる。このようにして前記半導体構造を用いたSBDは、高耐圧・大電流用に優れており、スイッチング速度も速く、耐圧性・信頼性にも優れている。   When a reverse bias is applied to the SBD of FIG. 2, a depletion layer (not shown) spreads in the n-type semiconductor layer 101a, so that a high breakdown voltage SBD is obtained. In addition, when a forward bias is applied, electrons flow from the ohmic electrode 105b to the Schottky electrode 105a. Thus, the SBD using the semiconductor structure is excellent for high withstand voltage and large current, has a high switching speed, and is excellent in withstand voltage and reliability.

(HEMT)
図3は、本発明に係る高電子移動度トランジスタ(HEMT)の一例を示している。図3のHEMTは、バンドギャップの広いn型半導体層121a、バンドギャップの狭いn型半導体層121b、n+型半導体層121c、半絶縁体層124、緩衝層128、ゲート電極125a、ソース電極125bおよびドレイン電極125cを備えている。
(HEMT)
FIG. 3 shows an example of a high electron mobility transistor (HEMT) according to the present invention. The HEMT in FIG. 3 includes an n-type semiconductor layer 121a having a wide band gap, an n-type semiconductor layer 121b having a narrow band gap, an n + type semiconductor layer 121c, a semi-insulator layer 124, a buffer layer 128, a gate electrode 125a, a source electrode 125b, A drain electrode 125c is provided.

(MOSFET)
本発明の半導体装置がMOSFETである場合の一例を図4に示す。図4のMOSFETは、トレンチ型のMOSFETであり、n−型半導体層131a、n+型半導体層131b及び131c、ゲート絶縁膜134、ゲート電極135a、ソース電極135bおよびドレイン電極135cを備えている。
(MOSFET)
An example in which the semiconductor device of the present invention is a MOSFET is shown in FIG. The MOSFET in FIG. 4 is a trench type MOSFET, and includes an n− type semiconductor layer 131a, n + type semiconductor layers 131b and 131c, a gate insulating film 134, a gate electrode 135a, a source electrode 135b, and a drain electrode 135c.

(JFET)
図5は、n−型半導体層141a、第1のn+型半導体層141b、第2のn+型半導体層141c、p型半導体層142、ゲート電極145a、ソース電極145bおよびドレイン電極145cを備えている接合電界効果トランジスタ(JFET)の好適な一例を示す。
(JFET)
FIG. 5 includes an n− type semiconductor layer 141a, a first n + type semiconductor layer 141b, a second n + type semiconductor layer 141c, a p type semiconductor layer 142, a gate electrode 145a, a source electrode 145b, and a drain electrode 145c. A suitable example of a junction field effect transistor (JFET) is shown.

(IGBT)
図6は、n型半導体層151、n−型半導体層151a、n+型半導体層151b、p型半導体層152、ゲート絶縁膜154、ゲート電極155a、エミッタ電極155bおよびコレクタ電極155cを備えている絶縁ゲート型バイポーラトランジスタ(IGBT)の好適な一例を示す。
(IGBT)
6 shows an n-type semiconductor layer 151, an n-type semiconductor layer 151a, an n + -type semiconductor layer 151b, a p-type semiconductor layer 152, a gate insulating film 154, a gate electrode 155a, an emitter electrode 155b, and a collector electrode 155c. A suitable example of a gate type bipolar transistor (IGBT) is shown.

(LED)
本発明の半導体装置が発光ダイオード(LED)である場合の一例を図7に示す。図7の半導体発光素子は、第2の電極165b上にn型半導体層161を備えており、n型半導体層161上には、発光層163が積層されている。そして、発光層163上には、p型半導体層162が積層されている。p型半導体層162上には、発光層163が発生する光を透過する透光性電極167を備えており、透光性電極167上には、第1の電極165aが積層されている。なお、図7の半導体発光素子は、電極部分を除いて保護層で覆われていてもよい。
(LED)
An example in which the semiconductor device of the present invention is a light emitting diode (LED) is shown in FIG. The semiconductor light emitting element of FIG. 7 includes an n-type semiconductor layer 161 on the second electrode 165b, and a light-emitting layer 163 is stacked on the n-type semiconductor layer 161. A p-type semiconductor layer 162 is stacked on the light emitting layer 163. A light-transmitting electrode 167 that transmits light generated by the light-emitting layer 163 is provided over the p-type semiconductor layer 162, and a first electrode 165 a is stacked over the light-transmitting electrode 167. 7 may be covered with a protective layer except for the electrode portion.

透光性電極の材料としては、インジウム(In)またはチタン(Ti)を含む酸化物の導電性材料などが挙げられる。より具体的には、例えば、In、ZnO、SnO、Ga、TiO、CeOまたはこれらの2以上の混晶またはこれらにドーピングされたものなどが挙げられる。これらの材料を、スパッタリング等の公知の手段で設けることによって、透光性電極を形成できる。また、透光性電極を形成した後に、透光性電極の透明化を目的とした熱アニールを施してもよい。 As a material for the light-transmitting electrode, an oxide conductive material containing indium (In) or titanium (Ti) can be given. More specifically, for example, In 2 O 3 , ZnO, SnO 2 , Ga 2 O 3 , TiO 2 , CeO 2, a mixed crystal of two or more thereof, or a material doped with these may be used. A translucent electrode can be formed by providing these materials by known means such as sputtering. Moreover, after forming the translucent electrode, thermal annealing for the purpose of making the translucent electrode transparent may be performed.

図7の半導体発光素子によれば、第1の電極165aを正極、第2の電極165bを負極とし、両者を介してp型半導体層162、発光層163およびn型半導体層161に電流を流すことで、発光層163が発光するようになっている。   According to the semiconductor light emitting device of FIG. 7, the first electrode 165a is a positive electrode and the second electrode 165b is a negative electrode, and a current is passed through the p-type semiconductor layer 162, the light-emitting layer 163, and the n-type semiconductor layer 161 through both. Thus, the light emitting layer 163 emits light.

第1の電極165a及び第2の電極165bの材料としては、例えば、Al、Mo、Co、Zr、Sn、Nb、Fe、Cr、Ta、Ti、Au、Pt、V、Mn、Ni、Cu、Hf、W、Ir、Zn、In、Pd、NdもしくはAg等の金属またはこれらの合金、酸化錫、酸化亜鉛、酸化レニウム、酸化インジウム、酸化インジウム錫(ITO)、酸化亜鉛インジウム(IZO)等の金属酸化物導電膜、ポリアニリン、ポリチオフェン又はポリピロ−ルなどの有機導電性化合物、またはこれらの混合物などが挙げられる。電極の製膜法は特に限定されることはなく、印刷方式、スプレー法、コ−ティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレ−ティング法等の物理的方式、CVD、プラズマCVD法等の化学的方式、などの中から前記材料との適性を考慮して適宜選択した方法に従って前記基板上に形成することができる。   Examples of the material of the first electrode 165a and the second electrode 165b include Al, Mo, Co, Zr, Sn, Nb, Fe, Cr, Ta, Ti, Au, Pt, V, Mn, Ni, Cu, Metals such as Hf, W, Ir, Zn, In, Pd, Nd, or Ag or alloys thereof, tin oxide, zinc oxide, rhenium oxide, indium oxide, indium tin oxide (ITO), indium zinc oxide (IZO), etc. Examples thereof include metal oxide conductive films, organic conductive compounds such as polyaniline, polythiophene, and polypyrrole, or mixtures thereof. The electrode film forming method is not particularly limited, and is a wet method such as a printing method, a spray method, and a coating method, a physical method such as a vacuum deposition method, a sputtering method, and an ion plating method, CVD, and plasma CVD. It can be formed on the substrate according to a method appropriately selected in consideration of suitability with the material from among chemical methods such as methods.

なお、発光素子の別の態様を図8に示す。図8の発光素子では、基板169上にn型半導体層161が積層されており、p型半導体層162、発光層163およびn型半導体層161の一部を切り欠くことによって露出したn型半導体層161の半導体層露出面上の一部に第2の電極165bが積層されている。   Note that another mode of the light-emitting element is illustrated in FIGS. In the light-emitting element of FIG. 8, an n-type semiconductor layer 161 is stacked on a substrate 169, and the n-type semiconductor exposed by cutting out part of the p-type semiconductor layer 162, the light-emitting layer 163, and the n-type semiconductor layer 161. A second electrode 165b is stacked on a portion of the layer 161 on the exposed surface of the semiconductor layer.

前記半導体装置は、例えば電源装置を用いたシステム等に用いられる。前記電源装置は、公知の手段を用いて、前記半導体装置を配線パターン等に接続するなどして作製することができる。図9に電源システムの例を示す。図9は、複数の前記電源装置と制御回路を用いて電源システムを構成している。前記電源システムは、図10に示すように、電子回路と組み合わせてシステム装置に用いることができる。なお、電源装置の電源回路図の一例を図11に示す。図11は、パワー回路と制御回路からなる電源装置の電源回路を示しており、インバータ(MOSFETA〜Dで構成)によりDC電圧を高周波でスイッチングしACへ変換後、トランスで絶縁及び変圧を実施し、整流MOSFETで整流後、DCL(平滑用コイルL1,L2)とコンデンサにて平滑し、直流電圧を出力する。この時に電圧比較器で出力電圧を基準電圧と比較し、所望の出力電圧となるようPWM制御回路でインバータ及び整流MOSFETを制御する。   The semiconductor device is used in, for example, a system using a power supply device. The power supply device can be manufactured by connecting the semiconductor device to a wiring pattern or the like using known means. FIG. 9 shows an example of a power supply system. In FIG. 9, a power supply system is configured by using a plurality of the power supply devices and control circuits. As shown in FIG. 10, the power supply system can be used in a system apparatus in combination with an electronic circuit. An example of a power supply circuit diagram of the power supply device is shown in FIG. FIG. 11 shows a power supply circuit of a power supply device composed of a power circuit and a control circuit. After the DC voltage is switched at a high frequency by an inverter (configured by MOSFETs A to D) and converted to AC, insulation and transformation are performed with a transformer. After rectification by the rectification MOSFET, the DC voltage is smoothed by DCL (smoothing coils L1, L2) and a capacitor, and a DC voltage is output. At this time, the output voltage is compared with the reference voltage by the voltage comparator, and the inverter and rectifier MOSFET are controlled by the PWM control circuit so as to obtain the desired output voltage.

以下、本発明の実施例を説明するが、本発明はこれらに限定されるものではない。   Examples of the present invention will be described below, but the present invention is not limited thereto.

(実施例1)
1.成膜装置
図1を用いて、本実施例で用いたミストCVD装置を説明する。ミストCVD装置19は、基板20を載置するサセプタ21と、キャリアガスを供給するキャリアガス供給手段22aと、キャリアガス供給手段22aから送り出されるキャリアガスの流量を調節するための流量調節弁23aと、キャリアガス(希釈)を供給するキャリアガス(希釈)供給手段22bと、キャリアガス(希釈)供給手段22bから送り出されるキャリアガスの流量を調節するための流量調節弁23bと、原料溶液24aが収容されるミスト発生源24と、水25aが入れられる容器25と、容器25の底面に取り付けられた超音波振動子26と、内径40mmの石英管からなる供給管27と、供給管27の周辺部に設置されたヒーター28とを備えている。サセプタ21は、石英からなり、基板20を載置する面が水平面から傾斜している。成膜室となる供給管27とサセプタ21をどちらも石英で作製することにより、基板20上に形成される膜内に装置由来の不純物が混入することを抑制している。
Example 1
1. Film Forming Apparatus The mist CVD apparatus used in this example will be described with reference to FIG. The mist CVD apparatus 19 includes a susceptor 21 on which the substrate 20 is placed, a carrier gas supply means 22a for supplying a carrier gas, and a flow rate adjusting valve 23a for adjusting the flow rate of the carrier gas sent from the carrier gas supply means 22a. The carrier gas (dilution) supply means 22b for supplying the carrier gas (dilution), the flow rate adjusting valve 23b for adjusting the flow rate of the carrier gas sent from the carrier gas (dilution) supply means 22b, and the raw material solution 24a are accommodated. Mist generating source 24, a container 25 in which water 25a is placed, an ultrasonic vibrator 26 attached to the bottom surface of the container 25, a supply pipe 27 made of a quartz tube having an inner diameter of 40 mm, and a peripheral portion of the supply pipe 27 And a heater 28 installed in the vehicle. The susceptor 21 is made of quartz, and the surface on which the substrate 20 is placed is inclined from the horizontal plane. Both the supply pipe 27 and the susceptor 21 serving as a film formation chamber are made of quartz, so that impurities derived from the apparatus are prevented from being mixed into the film formed on the substrate 20.

2.原料溶液の作製
ガリウムアセチルアセトナートと塩化スズ(II)を超純水に混合し、ガリウムに対するスズの原子比が1:0.002およびガリウム0.05モル/Lとなるように水溶液を調整し、この際、塩酸を体積比で1.5%を含有させ、これを原料溶液24aとした。
2. Preparation of raw material solution Mix gallium acetylacetonate and tin (II) chloride in ultrapure water, and adjust the aqueous solution so that the atomic ratio of tin to gallium is 1: 0.002 and gallium 0.05 mol / L. At this time, 1.5% by volume of hydrochloric acid was contained to make a raw material solution 24a.

3.成膜準備
上記2.で得られた原料溶液24aをミスト発生源24内に収容した。次に、基板20として、表面にバッファ層として、α―Ga膜(ノンドープ)が積層されているm面サファイア基板をサセプタ21上に設置し、ヒーター28を作動させて成膜室27内の温度を460℃にまで昇温させた。次に、流量調節弁23a、23bを開いて、キャリアガス源であるキャリアガス供給手段22a、22bからキャリアガスを成膜室27内に供給し、成膜室27の雰囲気をキャリアガスで十分に置換した後、キャリアガスの流量を1.0L/minに、キャリアガス(希釈)の流量を0.5L/minにそれぞれ調節した。なお、キャリアガスとして窒素を用いた。
3. Preparation of film formation The raw material solution 24a obtained in the above was accommodated in the mist generating source 24. Next, an m-plane sapphire substrate having an α-Ga 2 O 3 film (non-doped) laminated as a buffer layer on the surface is placed on the susceptor 21 as the substrate 20, and the heater 28 is operated to form a film formation chamber 27. The temperature inside was raised to 460 ° C. Next, the flow control valves 23a and 23b are opened, the carrier gas is supplied from the carrier gas supply means 22a and 22b as the carrier gas source into the film forming chamber 27, and the atmosphere in the film forming chamber 27 is sufficiently filled with the carrier gas. After the replacement, the carrier gas flow rate was adjusted to 1.0 L / min and the carrier gas (dilution) flow rate was adjusted to 0.5 L / min. Nitrogen was used as the carrier gas.

4.半導体膜形成
次に、超音波振動子26を2.4MHzで振動させ、その振動を、水25aを通じて原料溶液24aに伝播させることによって、原料溶液24aを微粒子化させて原料微粒子を生成した。この原料微粒子が、キャリアガスによって成膜室27内に導入され、大気圧下、460℃にて、供給管27内でミストが反応して、基板20上に半導体膜が形成された。なお、膜厚は2.5μmであり、成膜時間360分間であった。
4). Formation of Semiconductor Film Next, the ultrasonic vibrator 26 was vibrated at 2.4 MHz, and the vibration was propagated to the raw material solution 24a through the water 25a, whereby the raw material solution 24a was atomized to generate raw material fine particles. The raw material fine particles were introduced into the film forming chamber 27 by the carrier gas, and the mist reacted in the supply pipe 27 at 460 ° C. under atmospheric pressure to form a semiconductor film on the substrate 20. The film thickness was 2.5 μm and the film formation time was 360 minutes.

(実施例2〜実施例4)
基板として、オフ角を有するm面サファイア基板を用いたこと以外は、実施例1と同様にして、結晶性酸化物半導体膜を得た。なお、オフ角は、実施例2が0.5°であり、実施例3が2.0°であり、実施例4が3.0°であった。得られた結晶性酸化物半導体膜の膜厚は、それぞれ、実施例2が3.0μmであり、実施例3が2.9μmであり、実施例4が3.3μmであった。
(Example 2 to Example 4)
A crystalline oxide semiconductor film was obtained in the same manner as in Example 1 except that an m-plane sapphire substrate having an off angle was used as the substrate. The off angle was 0.5 ° in Example 2, 2.0 ° in Example 3, and 3.0 ° in Example 4. The thicknesses of the obtained crystalline oxide semiconductor films were 3.0 μm in Example 2, 2.9 μm in Example 3, and 3.3 μm in Example 4, respectively.

(実施例5)
再現性を確認するために、実施例4と同様にして、結晶性酸化物半導体膜を得た。得られた結晶性酸化物半導体膜の膜厚は、3.4μmであった。なお、再現性の確認は下記試験例にて行った。そして、表1から明らかな通り、再現性が良好であることを確認した。また、膜厚からも再現性が良好であることがわかる。
(Example 5)
In order to confirm reproducibility, a crystalline oxide semiconductor film was obtained in the same manner as in Example 4. The thickness of the obtained crystalline oxide semiconductor film was 3.4 μm. The reproducibility was confirmed in the following test example. And as clear from Table 1, it confirmed that reproducibility was favorable. It can also be seen from the film thickness that the reproducibility is good.

(実施例6)
原料溶液として臭化ガリウムと臭化スズを超純水に混合し、ガリウムに対するスズの原子比が1:0.08及びガリウム0.1モル/Lとなるように水溶液を調整し、この際、臭化水素酸を体積比10%含有させた水溶液を用いたこと、基板として、表面にバッファ層としてα―Ga膜(ノンドープ)が積層されているm面サファイア基板に代えて、表面にバッファ層が積層されていないa面サファイア基板を用いたこと、及び成膜時間を10分としたこと以外は、実施例1と同様にして、結晶性酸化物半導体膜を得た。
(Example 6)
As a raw material solution, gallium bromide and tin bromide are mixed in ultrapure water, and the aqueous solution is adjusted so that the atomic ratio of tin to gallium is 1: 0.08 and gallium 0.1 mol / L, Instead of an m-plane sapphire substrate having an α-Ga 2 O 3 film (non-doped) laminated as a buffer layer on the surface, an aqueous solution containing 10% by volume of hydrobromic acid was used as the substrate. A crystalline oxide semiconductor film was obtained in the same manner as in Example 1 except that an a-plane sapphire substrate on which no buffer layer was laminated was used and the film formation time was 10 minutes.

(実施例7)
基板として、表面にバッファ層が積層されていないa面サファイア基板に代えて、表面にバッファ層としてα―Ga膜(ノンドープ)が積層されているa面サファイア基板を用いたこと以外は、実施例6と同様にして、結晶性酸化物半導体膜を得た。得られた結晶性酸化物半導体膜の膜厚は、0.3μmであった。
(Example 7)
Other than using an a-plane sapphire substrate in which an α-Ga 2 O 3 film (non-doped) is laminated on the surface as a buffer layer instead of an a-plane sapphire substrate on which the buffer layer is not laminated on the surface. In the same manner as in Example 6, a crystalline oxide semiconductor film was obtained. The film thickness of the obtained crystalline oxide semiconductor film was 0.3 μm.

(実施例8)
再現性を確認するために、実施例7と同様にして、結晶性酸化物半導体膜を得た。得られた結晶性酸化物半導体膜の膜厚は、0.3μmであった。なお、再現性の確認は下記試験例にて行った。そして、表1から明らかな通り、再現性が良好であることを確認した。また、膜厚からも再現性が良好であることがわかる。
(Example 8)
In order to confirm reproducibility, a crystalline oxide semiconductor film was obtained in the same manner as in Example 7. The film thickness of the obtained crystalline oxide semiconductor film was 0.3 μm. The reproducibility was confirmed in the following test example. And as clear from Table 1, it confirmed that reproducibility was favorable. It can also be seen from the film thickness that the reproducibility is good.

(実施例9)
基板として、表面にバッファ層としてα―Ga膜(ノンドープ)が積層されているm面サファイア基板に代えて、表面にバッファ層としてα―Ga膜(Snドープ)が積層されているa面サファイア基板を用いたこと、及び成膜時間を180分としたこと以外は、実施例1と同様にして、結晶性酸化物半導体膜を得た。
Example 9
Instead of an m-plane sapphire substrate having an α-Ga 2 O 3 film (non-doped) laminated on the surface as a buffer layer, an α-Ga 2 O 3 film (Sn doped) is laminated on the surface as a buffer layer. A crystalline oxide semiconductor film was obtained in the same manner as in Example 1 except that the a-plane sapphire substrate was used and the film formation time was 180 minutes.

(実施例10)
基板として、表面にバッファ層としてα―Ga膜(ノンドープ)が積層されているa面サファイア基板を用いたこと、及び原料溶液におけるガリウムとスズの原子比が、1:0.0002となるように原料溶液を調整したこと以外は、実施例9と同様にして、結晶性酸化物半導体膜を得た。得られた結晶性酸化物半導体膜の膜厚は、1.0μmであった。
(Example 10)
As the substrate, an a-plane sapphire substrate having an α-Ga 2 O 3 film (non-doped) laminated on the surface as a buffer layer was used, and the atomic ratio of gallium to tin in the raw material solution was 1: 0.0002. A crystalline oxide semiconductor film was obtained in the same manner as in Example 9 except that the raw material solution was adjusted so as to be. The film thickness of the obtained crystalline oxide semiconductor film was 1.0 μm.

(実施例11)
基板として、表面にバッファ層としてα―Ga膜(Snドープ)が積層されているa面サファイア基板に代えて、表面にバッファ層が積層されていないa面サファイア基板を用いたこと以外は、実施例9と同様にして、結晶性酸化物半導体膜を得た。得られた結晶性酸化物半導体膜の膜厚は、0.9μmであった。
(Example 11)
Other than using an a-plane sapphire substrate with no buffer layer laminated on the surface, instead of an a-plane sapphire substrate with an α-Ga 2 O 3 film (Sn doped) laminated on the surface as a buffer layer Obtained a crystalline oxide semiconductor film in the same manner as in Example 9. The thickness of the obtained crystalline oxide semiconductor film was 0.9 μm.

(実施例12)
原料溶液として、臭化ガリウムと酸化ゲルマニウムを超純水に混合し、ガリウムに対するゲルマニウムの原子比が1:0.01およびガリウム0.1モル/Lとなるように原料溶液を調整し、この際、臭化水素酸を体積比で20%含有させた水溶液を用いたこと、及び成膜時間を30分としたこと以外は、実施例6と同様にして、結晶性酸化物半導体膜を得た。
(Example 12)
As the raw material solution, gallium bromide and germanium oxide were mixed in ultrapure water, and the raw material solution was adjusted so that the atomic ratio of germanium to gallium was 1: 0.01 and gallium 0.1 mol / L. A crystalline oxide semiconductor film was obtained in the same manner as in Example 6 except that an aqueous solution containing 20% by volume of hydrobromic acid was used and the film formation time was 30 minutes. .

(実施例13)
成膜時間を720分としたこと以外は、実施例3と同様にして、結晶性酸化物半導体膜を得た。得られた結晶性酸化物半導体膜の膜厚は、3.8μmであった。
(Example 13)
A crystalline oxide semiconductor film was obtained in the same manner as in Example 3 except that the film formation time was 720 minutes. The thickness of the obtained crystalline oxide semiconductor film was 3.8 μm.

(比較例1)
基板として、表面にバッファ層としてα―Ga膜(ノンドープ)が積層されているm面サファイア基板に代えて、表面にバッファ層が積層されていないc面サファイア基板を用いたこと以外は、実施例1と同様にして、結晶性酸化物半導体膜を得た。
(比較例2)
臭化ガリウムと酸化ゲルマニウムを超純水に混合し、ガリウムに対するゲルマニウムの原子比が1:005となるように原料溶液を調整したこと、及び基板として、表面にバッファ層が積層されていないa面サファイア基板に代えて、表面にバッファ層が積層されていないc面サファイア基板を用いたこと以外は、実施例6と同様にして結晶性酸化物半導体膜を得た。
(比較例3)
ガリウムに対するスズの原子比が1:0.005となるように原料溶液を調整したこと、及び基板として、表面にバッファ層が積層されていないa面サファイア基板に代えて、表面にバッファ層が積層されていないc面サファイア基板を用いたこと以外は、実施例6と同様にして結晶性酸化物半導体膜を得た。
(Comparative Example 1)
Other than using a c-plane sapphire substrate with no buffer layer laminated on the surface instead of an m-plane sapphire substrate with an α-Ga 2 O 3 film (non-doped) laminated on the surface as a buffer layer as the substrate. In the same manner as in Example 1, a crystalline oxide semiconductor film was obtained.
(Comparative Example 2)
Gallium bromide and germanium oxide are mixed in ultrapure water, and the raw material solution is adjusted so that the atomic ratio of germanium to gallium is 1: 005, and the a-plane in which no buffer layer is laminated on the surface as a substrate A crystalline oxide semiconductor film was obtained in the same manner as in Example 6 except that a c-plane sapphire substrate having no buffer layer laminated on the surface thereof was used instead of the sapphire substrate.
(Comparative Example 3)
The raw material solution was adjusted so that the atomic ratio of tin to gallium was 1: 0.005, and a buffer layer was laminated on the surface instead of an a-plane sapphire substrate on which the buffer layer was not laminated. A crystalline oxide semiconductor film was obtained in the same manner as in Example 6 except that an unprocessed c-plane sapphire substrate was used.

(試験例1)
X線回析装置を用いて、実施例1〜13及び比較例1〜3において得られた結晶性酸化物半導体膜につき、相の同定を行った。同定は、XRD回析装置を用いて、15度から95度の角度で2θ/ωスキャンを行うことにより行った。測定は、CuKα線を用いて行った。その結果、実施例1〜5及び実施例13において得られた結晶性酸化物半導体膜は、全てm面α−Gaであった。また、実施例6〜12において得られた膜は、全てa面α−Gaであり、比較例1〜3において得られた膜は、全てc面α−Gaであった。また、実施例1、2、4、7〜12、及び比較例1で得られた結晶性酸化物半導体膜のロッキングカーブ半値幅を測定した結果を、表1〜3に示す。
(Test Example 1)
The phase was identified about the crystalline oxide semiconductor film obtained in Examples 1-13 and Comparative Examples 1-3 using the X-ray diffraction apparatus. Identification was performed by performing a 2θ / ω scan at an angle of 15 to 95 degrees using an XRD diffractometer. The measurement was performed using CuKα rays. As a result, the crystalline oxide semiconductor films obtained in Examples 1 to 5 and Example 13 were all m-plane α-Ga 2 O 3 . The films obtained in Examples 6 to 12 were all a-plane α-Ga 2 O 3 , and the films obtained in Comparative Examples 1 to 3 were all c-plane α-Ga 2 O 3 . . Moreover, the result of having measured the rocking curve half value width of the crystalline oxide semiconductor film obtained in Example 1, 2, 4, 7-12 and the comparative example 1 is shown to Tables 1-3.

(試験例2)
実施例1〜13及び比較例1〜3において得られた結晶性酸化物半導体膜につき、van der pauw法により、ホール効果測定を実施した。実施例1〜13及び比較例1〜3において得られた結晶性酸化物半導体膜のキャリア密度、移動度、及び抵抗率を表1〜3に示す。表1〜3からわかるように、本発明の結晶性酸化物半導体膜は、電気特性、特に移動度に優れていることが分かる。
(Test Example 2)
With respect to the crystalline oxide semiconductor films obtained in Examples 1 to 13 and Comparative Examples 1 to 3, Hall effect measurement was performed by the van der pauw method. Tables 1 to 3 show the carrier density, mobility, and resistivity of the crystalline oxide semiconductor films obtained in Examples 1 to 13 and Comparative Examples 1 to 3. As can be seen from Tables 1 to 3, it can be seen that the crystalline oxide semiconductor film of the present invention is excellent in electrical characteristics, particularly mobility.

(試験例3)
実施例1〜13及び比較例1〜3において得られた結晶性酸化物半導体膜につき、光学顕微鏡を用いて膜表面の観察を行った。観察において、膜表面の中心3mm角領域にクラックが見られなかった場合を○、中心3mm角領域にクラックが見られた場合を×として、表1〜3に観察結果を示す。表1〜3から、本発明の結晶性酸化物半導体膜は、クラックが低減されたものであることが分かる。
(Test Example 3)
About the crystalline oxide semiconductor film obtained in Examples 1-13 and Comparative Examples 1-3, the film | membrane surface was observed using the optical microscope. In observation, Tables 1 to 3 show the observation results, where ◯ indicates that no crack was observed in the central 3 mm square region of the film surface, and x indicates that cracks were observed in the central 3 mm square region. From Tables 1 to 3, it can be seen that the crystalline oxide semiconductor film of the present invention has reduced cracks.

(実施例14)
ドーパント原料として、臭化ケイ素を用いたこと以外は、実施例6と同様にして、結晶性酸化物半導体膜を得た。その結果、実施例1において得られた結晶性酸化物半導体膜と同等の性能を示していることが分かった。
(Example 14)
A crystalline oxide semiconductor film was obtained in the same manner as in Example 6 except that silicon bromide was used as the dopant material. As a result, it was found that the same performance as that of the crystalline oxide semiconductor film obtained in Example 1 was exhibited.

(実施例15)
実施例1と同様にして結晶性酸化物半導体膜を得た。なお、得られた膜厚は2.3μmであった。
(Example 15)
A crystalline oxide semiconductor film was obtained in the same manner as in Example 1. The obtained film thickness was 2.3 μm.

(実施例16)
基板として、a軸に向かって2°のオフ角を有するm面サファイア基板を用いたこと以外は、実施例1と同様にして、結晶性酸化物半導体膜を得た。なお、得られた膜厚は3.2μmであった。
(Example 16)
A crystalline oxide semiconductor film was obtained in the same manner as in Example 1 except that an m-plane sapphire substrate having an off angle of 2 ° toward the a-axis was used as the substrate. The film thickness obtained was 3.2 μm.

(実施例17)
実施例16と同様にして、結晶性酸化物半導体膜を得た。なお、得られた膜厚は2.2μmであった。
(Example 17)
In the same manner as in Example 16, a crystalline oxide semiconductor film was obtained. The obtained film thickness was 2.2 μm.

(実施例18)
基板として、表面にバッファ層としてα―Ga膜(ノンドープ)が積層されていない、a軸に向かって2°のオフ角を有するm面サファイア基板を用いたこと以外は、実施例1と同様にして、結晶性酸化物半導体膜を得た。なお、得られた膜厚は2μmであった。
(Example 18)
Example 1 except that an m-plane sapphire substrate having an α-Ga 2 O 3 film (non-doped) laminated as a buffer layer on the surface and having an off angle of 2 ° toward the a-axis is used as the substrate. In the same manner as described above, a crystalline oxide semiconductor film was obtained. The film thickness obtained was 2 μm.

(実施例19)
基板として、a軸に向かって4°のオフ角を有するm面サファイア基板を用いたこと以外は、実施例1と同様にして、結晶性酸化物半導体膜を得た。なお、得られた膜厚は2.6μmであった。
(Example 19)
A crystalline oxide semiconductor film was obtained in the same manner as in Example 1 except that an m-plane sapphire substrate having an off angle of 4 ° toward the a-axis was used as the substrate. The obtained film thickness was 2.6 μm.

(実施例20)
ガリウムアセチルアセトナートと塩化スズ(II)を超純水に混合する際に、ガリウムに対するスズの原子比が1:0.0002およびガリウム0.05モル/Lとなるように水溶液を調整したこと以外、実施例18と同様にして、結晶性酸化物半導体膜を得た。なお、得られた膜厚は1.8μmであった。
(Example 20)
Other than adjusting the aqueous solution so that the atomic ratio of tin to gallium is 1: 0.0002 and gallium 0.05 mol / L when gallium acetylacetonate and tin (II) chloride are mixed in ultrapure water In the same manner as in Example 18, a crystalline oxide semiconductor film was obtained. The film thickness obtained was 1.8 μm.

(実施例21)
ガリウムアセチルアセトナートと塩化スズ(II)を超純水に混合する際に、ガリウムに対するスズの原子比が1:0.0002およびガリウム0.05モル/Lとなるように水溶液を調整したこと以外、実施例18と同様にして、結晶性酸化物半導体膜を得た。なお、得られた膜厚は1.8μmであった。
(Example 21)
Other than adjusting the aqueous solution so that the atomic ratio of tin to gallium is 1: 0.0002 and gallium 0.05 mol / L when gallium acetylacetonate and tin (II) chloride are mixed in ultrapure water In the same manner as in Example 18, a crystalline oxide semiconductor film was obtained. The film thickness obtained was 1.8 μm.

(試験例4)
実施例15〜21において得られた結晶性酸化物半導体膜につき、試験例1と同様にして相の同定を行ったところ、実施例15〜21において得られた結晶性酸化物半導体膜は、全てm面α−Gaであった。なお、参考までに実施例20及び実施例21にて得られた結晶性半導体膜のXRD測定結果を図12に示す。また、実施例15〜21において得られた結晶性酸化物半導体膜につき、試験例1〜3と同様にして、キャリア密度、移動度、半値幅およびクラックの有無を評価した。結果を表4に示す。
(Test Example 4)
When the phases of the crystalline oxide semiconductor films obtained in Examples 15 to 21 were identified in the same manner as in Test Example 1, all the crystalline oxide semiconductor films obtained in Examples 15 to 21 were It was m-plane α-Ga 2 O 3 . For reference, the XRD measurement results of the crystalline semiconductor films obtained in Example 20 and Example 21 are shown in FIG. The crystalline oxide semiconductor films obtained in Examples 15 to 21 were evaluated in the same manner as in Test Examples 1 to 3, for carrier density, mobility, half width, and presence / absence of cracks. The results are shown in Table 4.

(試験例5)
m面サファイア基板上のSnドープしたα−Ga膜につき、van der Pauw法によるホール効果測定を実施し、移動度とキャリア密度を評価した。なお、α−Ga膜については、ガリウムアセチルアセトナートと塩化スズ(II)二水和物とを、塩酸を少量加えながら、溶解するまで混合し、得られた溶液を原料溶液として用いたこと、基板としてm面サファイア基板を用いたこと、および成膜温度を500℃としたこと以外、実施例1と同様にしてα−Ga膜を得た。この際、キャリア密度が1×1018/cm前後となるように、塩化スズ(II)二水和物の配合割合を適宜変更して複数の原料溶液を用意して複数のα−Ga膜を得て本評価に用いた。
ホール効果測定の結果を図13に示す。また、比較試験用に、m面サファイア基板に代えて、c面サファイア基板を用いて上記と同様にして得られたα−Ga膜についての測定結果もあわせて図13に示す。図13から明らかなように、c面サファイア基板を用いて成膜したものに比べ、m面サファイア基板を用いて成膜したものが電気特性において優れていることがわかる。
(Test Example 5)
With respect to the Sn-doped α-Ga 2 O 3 film on the m-plane sapphire substrate, Hall effect measurement was performed by the van der Pauw method, and mobility and carrier density were evaluated. For the α-Ga 2 O 3 film, gallium acetylacetonate and tin (II) chloride dihydrate were mixed until dissolved while adding a small amount of hydrochloric acid, and the resulting solution was used as a raw material solution. In addition, an α-Ga 2 O 3 film was obtained in the same manner as in Example 1 except that an m-plane sapphire substrate was used as the substrate and the film formation temperature was 500 ° C. At this time, a plurality of raw material solutions are prepared by appropriately changing the blending ratio of tin (II) chloride dihydrate so that the carrier density is around 1 × 10 18 / cm 3, and a plurality of α-Ga 2 are prepared. An O 3 film was obtained and used for this evaluation.
The results of Hall effect measurement are shown in FIG. Further, for comparison testing, in place of the m-plane sapphire substrate, 13 together also measurement results of the α-Ga 2 O 3 film obtained in the same manner as described above using c-plane sapphire substrate. As is clear from FIG. 13, it can be seen that the film formed using the m-plane sapphire substrate is superior in electrical characteristics as compared with the film formed using the c-plane sapphire substrate.

(試験例6)
また、試験例1にて得られたキャリア密度1.1×1018cm−3のα−Ga膜につき、温度可変ホール効果測定装置を用いて、移動度の温度特性を調べた。結果を図14に示す。図14から明らかなとおり、低温域でも移動度が40cm/Vs以上あり、また、高温域でも電気特性が良好であることがわかる。
(Test Example 6)
Moreover, the temperature characteristic of the mobility was examined for the α-Ga 2 O 3 film having a carrier density of 1.1 × 10 18 cm −3 obtained in Test Example 1 using a temperature variable Hall effect measuring apparatus. The results are shown in FIG. As is apparent from FIG. 14, the mobility is 40 cm 2 / Vs or higher even in the low temperature region, and the electrical characteristics are good even in the high temperature region.

本発明の結晶性酸化物半導体膜は、半導体装置(例えば化合物半導体電子デバイス等)、電子部品・電気機器部品、光学・電子写真関連装置、工業部材などあらゆる分野に用いることができるが、特に、半導体装置等に有用である。   The crystalline oxide semiconductor film of the present invention can be used in various fields such as semiconductor devices (for example, compound semiconductor electronic devices), electronic components / electric equipment components, optical / electrophotographic related devices, industrial members, etc. Useful for semiconductor devices and the like.

19 ミストCVD装置
20 基板
21 サセプタ
22a キャリアガス供給手段
22b キャリアガス(希釈)供給手段
23a 流量調節弁
23b 流量調節弁
24 ミスト発生源
24a 原料溶液
25 容器
25a 水
26 超音波振動子
27 供給管
28 ヒーター
29 排気口
101a n−型半導体層
101b n+型半導体層
102 p型半導体層
103 半絶縁体層
104 絶縁体層
105a ショットキー電極
105b オーミック電極
121a バンドギャップの広いn型半導体層
121b バンドギャップの狭いn型半導体層
121c n+型半導体層
123 p型半導体層
124 半絶縁体層
125a ゲート電極
125b ソース電極
125c ドレイン電極
128 緩衝層
131a n−型半導体層
131b 第1のn+型半導体層
131c 第2のn+型半導体層
132 p型半導体層
134 ゲート絶縁膜
135a ゲート電極
135b ソース電極
135c ドレイン電極
141a n−型半導体層
141b 第1のn+型半導体層
141c 第2のn+型半導体層
142 p型半導体層
145a ゲート電極
145b ソース電極
145c ドレイン電極
151 n型半導体層
151a n−型半導体層
151b n+型半導体層
152 p型半導体層
154 ゲート絶縁膜
155a ゲート電極
155b エミッタ電極
155c コレクタ電極
161 n型半導体層
162 p型半導体層
163 発光層
165a 第1の電極
165b 第2の電極
167 透光性電極
169 基板

19 Mist CVD apparatus 20 Substrate 21 Susceptor 22a Carrier gas supply means 22b Carrier gas (dilution) supply means 23a Flow control valve 23b Flow control valve 24 Mist generation source 24a Raw material solution 25 Container 25a Water 26 Ultrasonic vibrator 27 Supply pipe 28 Heater 29 Exhaust port 101a n-type semiconductor layer 101b n + type semiconductor layer 102 p-type semiconductor layer 103 semi-insulator layer 104 insulator layer 105a Schottky electrode 105b ohmic electrode 121a n-type semiconductor layer 121b with wide band gap n with narrow band gap Type semiconductor layer 121c n + type semiconductor layer 123 p type semiconductor layer 124 semi-insulator layer 125a gate electrode 125b source electrode 125c drain electrode 128 buffer layer 131a n− type semiconductor layer 131b first n + type semiconductor layer 131c second n Type semiconductor layer 132 p type semiconductor layer 134 gate insulating film 135a gate electrode 135b source electrode 135c drain electrode 141a n − type semiconductor layer 141b first n + type semiconductor layer 141c second n + type semiconductor layer 142 p type semiconductor layer 145a gate Electrode 145b Source electrode 145c Drain electrode 151 n-type semiconductor layer 151a n-type semiconductor layer 151b n + -type semiconductor layer 152 p-type semiconductor layer 154 Gate insulating film 155a Gate electrode 155b Emitter electrode 155c Collector electrode 161 n-type semiconductor layer 162 p-type semiconductor Layer 163 Light emitting layer 165a First electrode 165b Second electrode 167 Translucent electrode 169 Substrate

Claims (11)

コランダム構造を有する結晶性酸化物半導体を主成分として含み、さらにドーパントを含む結晶性酸化物半導体膜であって、移動度が30cm/Vs以上であることを特徴とする結晶性酸化物半導体膜。 A crystalline oxide semiconductor film containing a crystalline oxide semiconductor having a corundum structure as a main component and further containing a dopant, wherein the mobility is 30 cm 2 / Vs or more. . キャリア密度が1.0×1018/cm以上である請求項1記載の結晶性酸化物半導体膜。 The crystalline oxide semiconductor film according to claim 1, wherein the carrier density is 1.0 × 10 18 / cm 3 or more. 抵抗率が50mΩcm以下である請求項1又は2に記載の結晶性酸化物半導体膜。   The crystalline oxide semiconductor film according to claim 1, wherein the resistivity is 50 mΩcm or less. 抵抗率が5mΩcm以下である請求項1〜3のいずれかに記載の結晶性酸化物半導体膜。   The crystalline oxide semiconductor film according to claim 1, which has a resistivity of 5 mΩcm or less. 主面がa面又はm面である請求項1〜4のいずれかに記載の結晶性酸化物半導体膜。   The crystalline oxide semiconductor film according to claim 1, wherein the main surface is an a-plane or an m-plane. 前記ドーパントが、スズ、ゲルマニウム又はケイ素である請求項1〜5のいずれかに記載の結晶性酸化物半導体膜。   The crystalline oxide semiconductor film according to claim 1, wherein the dopant is tin, germanium, or silicon. 前記ドーパントがスズである請求項1〜6のいずれかに記載の結晶性酸化物半導体膜。   The crystalline oxide semiconductor film according to claim 1, wherein the dopant is tin. 前記結晶性酸化物半導体が、ガリウム、インジウム又はアルミニウムを含む請求項1〜7のいずれかに記載の結晶性酸化物半導体膜。   The crystalline oxide semiconductor film according to claim 1, wherein the crystalline oxide semiconductor contains gallium, indium, or aluminum. 前記結晶性酸化物半導体が、ガリウムを少なくとも含む請求項1〜8のいずれかに記載の結晶性酸化物半導体膜。   The crystalline oxide semiconductor film according to claim 1, wherein the crystalline oxide semiconductor contains at least gallium. 半導体層と電極とを少なくとも含む半導体装置であって、前記半導体層として、請求項1〜9のいずれかに記載の結晶性酸化物半導体膜が用いられている半導体装置。   A semiconductor device including at least a semiconductor layer and an electrode, wherein the crystalline oxide semiconductor film according to claim 1 is used as the semiconductor layer. 半導体装置を備える半導体システムであって、前記半導体装置が、請求項10記載の半導体装置である半導体システム。

A semiconductor system comprising a semiconductor device, wherein the semiconductor device is the semiconductor device according to claim 10.

JP2017137446A 2016-08-31 2017-07-13 Crystalline oxide semiconductor membranes and semiconductor devices Active JP6994181B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US15/689,547 US10804362B2 (en) 2016-08-31 2017-08-29 Crystalline oxide semiconductor film, crystalline oxide semiconductor device, and crystalline oxide semiconductor system
CN201710772734.5A CN107799584B (en) 2016-08-31 2017-08-31 Crystalline oxide semiconductor film, semiconductor device, and semiconductor system
EP17188724.3A EP3291284B1 (en) 2016-08-31 2017-08-31 Alpha-ga2o3 semiconductor film, semiconductor device comprising the semiconductor film, and semiconductor system comprising the semiconductor device

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2016170409 2016-08-31
JP2016170409 2016-08-31
JP2016217660 2016-11-07
JP2016217660 2016-11-07

Publications (2)

Publication Number Publication Date
JP2018082144A true JP2018082144A (en) 2018-05-24
JP6994181B2 JP6994181B2 (en) 2022-02-04

Family

ID=62197843

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017137446A Active JP6994181B2 (en) 2016-08-31 2017-07-13 Crystalline oxide semiconductor membranes and semiconductor devices

Country Status (1)

Country Link
JP (1) JP6994181B2 (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020098875A (en) * 2018-12-19 2020-06-25 信越化学工業株式会社 Laminated body, film forming method, and film forming apparatus
CN111384158A (en) * 2018-12-26 2020-07-07 株式会社Flosfia Crystalline oxide semiconductor, semiconductor device, and semiconductor system
JP2020107636A (en) * 2018-12-26 2020-07-09 株式会社Flosfia Crystalline oxide film
JPWO2021044489A1 (en) * 2019-09-02 2021-03-11
WO2021106810A1 (en) * 2019-11-29 2021-06-03 株式会社Flosfia Semiconductor device and semiconductor system
WO2021141125A1 (en) * 2020-01-10 2021-07-15 株式会社Flosfia Semiconductor device
WO2021141126A1 (en) * 2020-01-10 2021-07-15 株式会社Flosfia Semiconductor device
CN113891859A (en) * 2019-03-29 2022-01-04 株式会社Flosfia Crystal, crystalline oxide semiconductor, semiconductor film including crystalline oxide semiconductor, semiconductor device including crystal and/or semiconductor film, and system including semiconductor device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015164158A (en) * 2014-02-28 2015-09-10 株式会社Flosfia Semiconductor device laminated structure and semiconductor device
JP2015199648A (en) * 2014-03-31 2015-11-12 株式会社Flosfia Crystalline laminated structure and semiconductor device
WO2016035696A1 (en) * 2014-09-02 2016-03-10 株式会社Flosfia Laminated structure, method for manufacturing same, semiconductor device, and crystalline film
JP2016081946A (en) * 2014-10-09 2016-05-16 株式会社Flosfia Semiconductor structure and semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015164158A (en) * 2014-02-28 2015-09-10 株式会社Flosfia Semiconductor device laminated structure and semiconductor device
JP2015199648A (en) * 2014-03-31 2015-11-12 株式会社Flosfia Crystalline laminated structure and semiconductor device
WO2016035696A1 (en) * 2014-09-02 2016-03-10 株式会社Flosfia Laminated structure, method for manufacturing same, semiconductor device, and crystalline film
JP2016081946A (en) * 2014-10-09 2016-05-16 株式会社Flosfia Semiconductor structure and semiconductor device

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7135145B2 (en) 2018-12-19 2022-09-12 信越化学工業株式会社 Semiconductor film, film forming method and film forming apparatus
JP2021101482A (en) * 2018-12-19 2021-07-08 信越化学工業株式会社 Semiconductor film, film forming method, and film forming device
WO2020129508A1 (en) * 2018-12-19 2020-06-25 信越化学工業株式会社 Multilayer body, film forming method and film forming apparatus
JP2020098875A (en) * 2018-12-19 2020-06-25 信越化学工業株式会社 Laminated body, film forming method, and film forming apparatus
JP2020107636A (en) * 2018-12-26 2020-07-09 株式会社Flosfia Crystalline oxide film
CN111384158B (en) * 2018-12-26 2024-01-09 株式会社Flosfia Crystalline oxide semiconductor, semiconductor device, and semiconductor system
JP7315137B2 (en) 2018-12-26 2023-07-26 株式会社Flosfia crystalline oxide film
JP7315136B2 (en) 2018-12-26 2023-07-26 株式会社Flosfia crystalline oxide semiconductor
CN111384158A (en) * 2018-12-26 2020-07-07 株式会社Flosfia Crystalline oxide semiconductor, semiconductor device, and semiconductor system
JP2020107635A (en) * 2018-12-26 2020-07-09 株式会社Flosfia Crystalline oxide semiconductor
CN113891859A (en) * 2019-03-29 2022-01-04 株式会社Flosfia Crystal, crystalline oxide semiconductor, semiconductor film including crystalline oxide semiconductor, semiconductor device including crystal and/or semiconductor film, and system including semiconductor device
JPWO2021044489A1 (en) * 2019-09-02 2021-03-11
JP7289357B2 (en) 2019-09-02 2023-06-09 日本碍子株式会社 semiconductor film
WO2021044489A1 (en) * 2019-09-02 2021-03-11 日本碍子株式会社 Semiconductor film
WO2021106810A1 (en) * 2019-11-29 2021-06-03 株式会社Flosfia Semiconductor device and semiconductor system
WO2021141126A1 (en) * 2020-01-10 2021-07-15 株式会社Flosfia Semiconductor device
WO2021141125A1 (en) * 2020-01-10 2021-07-15 株式会社Flosfia Semiconductor device

Also Published As

Publication number Publication date
JP6994181B2 (en) 2022-02-04

Similar Documents

Publication Publication Date Title
CN107799584B (en) Crystalline oxide semiconductor film, semiconductor device, and semiconductor system
JP6951714B2 (en) P-type oxide semiconductor and its manufacturing method
JP6994181B2 (en) Crystalline oxide semiconductor membranes and semiconductor devices
WO2018084304A1 (en) Crystalline oxide semiconductor film and semiconductor device
KR102467802B1 (en) Oxide semiconductor film and method for producing same
JP7358718B2 (en) Crystalline oxide semiconductor film and semiconductor device
JP6904517B2 (en) Crystalline oxide semiconductor film and its manufacturing method
JP7315137B2 (en) crystalline oxide film
KR20200074277A (en) Crystalline semiconductor film, plate-like body and semiconductor device
TW201543581A (en) Crystalline multilayer structure and semiconductor device
JP7014355B2 (en) Laminated structures and semiconductor devices
JP2020107635A (en) Crystalline oxide semiconductor
JP2019151922A (en) Laminate and semiconductor device
WO2018004009A1 (en) p-TYPE OXIDE SEMICONDUCTOR AND METHOD FOR MANUFACTURING SAME
WO2019098295A1 (en) P-type oxide semiconductor film and method for forming same
JP7065440B2 (en) Manufacturing method of semiconductor device and semiconductor device
JP7011219B2 (en) Laminated structures and semiconductor devices
TWI831755B (en) p-type oxide semiconductor film and method of forming same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200710

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210330

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210519

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210608

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20210806

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210831

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211104

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211129

R150 Certificate of patent or registration of utility model

Ref document number: 6994181

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150