JP2018057128A - 信号バッファ電源制御装置 - Google Patents

Abstract

【課題】信号バッファに対する電力を供給するスイッチ部の機能の確認を、確実に行うことができる信号バッファ電源制御装置を提供する。
【解決手段】第３ＦＰＧＡ６から駆動回路３に至るＰＷＭ信号の伝達経路に信号バッファ７を配置する。そして、信号バッファ７に動作用電力を供給する電源８と当該信号バッファの電源端子７との間に、ＦＥＴ１１並びに整流作用及びローパスフィルタ作用を有する整流回路１２からなる直列回路を２並列で接続する。ＦＰＧＡ５は、２つの直列回路を構成するＦＥＴ１１−１，２のオンオフをそれぞれ制御し、ＦＥＴ１１と整流回路１２との共通接続点の電圧を監視する。
【選択図】図１

Description

本発明は、駆動回路に対する駆動制御信号の伝達経路に配置される信号バッファに電力を供給する装置に関する。

今後、ロボットについては、例えば特許文献１に開示があるように、医療や介護の分野のように人と共存する環境で動作するケースが多くなることが想定される。例えば、ロボットを構成するモータをインバータ回路により駆動するシステムについて、緊急時にロボットの動作を確実に停止させることを考える。その一例として、インバータ回路を構成するスイッチング素子に制御信号を出力する経路にバッファを配置し、そのバッファに対する動作用電力の供給を遮断することでモータ，ロボットの動作を停止させる構成が考えられる。

特開２０１６−６４４４９号公報

ここで、上記の構成において、バッファに対する動作用電力の供給をスイッチを介して制御する場合、そのスイッチの機能が正常であるか否かを常に確認できることが望ましい。そのため、例えばスイッチをオンしてバッファに電力を供給している期間に、スイッチを極短期間だけオフにすることで電力供給状態の変化をモニタすることが考えられる。

その場合、バッファへの電力供給が実質的に途絶えることを回避するには、電源端子に接続するバイパスコンデンサの容量を大きくする必要があるが、コンデンサの体格が増大し、コストアップを招くことに繋がる。また、結果として、スイッチをオフにした際の電力供給状態の変化が不明確になるおそれもある。

本発明は上記事情に鑑みてなされたものであり、その目的は、信号バッファに対する電力を供給するスイッチ部の機能の確認を、確実に行うことができる信号バッファ電源制御装置を提供することにある。

請求項１記載の信号バッファ電源制御装置によれば、信号出力部から駆動回路に至る駆動制御信号の伝達経路に信号バッファを配置する。そして、信号バッファに動作用電力を供給する電源と当該信号バッファの電源端子との間に、スイッチ部並びに整流作用及びローパスフィルタ作用を有する整流部からなる直列回路を２並列で接続する。制御部は、２つの直列回路を構成するスイッチ部のオンオフをそれぞれ制御し、スイッチ部と整流部との共通接続点の電圧を監視する。

このように構成すれば、信号バッファに対する出力の供給が２つの直列回路を介して行われるので、一方の直列回路のスイッチ部だけをオフしても、他方の直列回路を介して電力を供給し続けることができる。したがって制御部は、前記共通接続点の電圧を監視することにより、信号バッファに電源を供給し続けた状態で、スイッチ部が正常にオフするか否かを確認できる。

また、整流部は、ローパスフィルタ作用も有していることで、極めて短時間のスイッチ部のオンオフ変化が信号バッファの電源端子に現れないように阻止できる。これにより、信号バッファに電力を供給しない期間に一方の直列回路のスイッチ部を短時間だけをオンしても、電力の供給を整流部によって阻止できる。したがって制御部は、前記共通接続点の電圧を監視することにより、信号バッファへの電源供給を遮断し続けた状態で、スイッチ部が正常にオンするか否かを確認できる。

請求項２記載の信号バッファ電源制御装置によれば、制御部は、信号バッファに電力を供給する期間は、２つのスイッチ部を互いのオフ期間が重ならないように間欠的にオフさせ、信号バッファに電力を供給しない期間は、２つのスイッチ部を互いのオン期間が重ならないように間欠的にオンさせる。このように、２つのスイッチ部に対するスイッチングを具体的に制御することで、信号バッファに対する電力供給期間，電力遮断期間の何れについても、２つのスイッチ部の機能が正常か否かを確認できる。

請求項３記載の信号バッファ電源制御装置によれば、信号バッファ，２つの直列回路及び制御部を２組備える。そして、２つの制御部は、信号バッファに電力を供給する期間に自身が制御するスイッチ部のオフが確認できない状態，又は電力を供給しない期間に自身が制御するスイッチ部のオンが確認できない状態が検出されると互いに異常を通知し、異常が通知されると自身が制御するスイッチ部をオフにする。

このように構成すれば、信号出力部から駆動回路に至る駆動制御信号の伝達経路に２つの信号バッファが直列に配置されるので、駆動回路に対する駆動制御信号の出力を停止させる際に、一方の信号バッファに故障が発生しても、他方の信号バッファにより駆動制御信号の出力を確実に阻止できる。

一実施形態であり、第１供給制御部の詳細構成を示す図 モータ駆動システムの構成を示す図 Motor ON，Motor OFFのケースにおいて、ＦＥＴ１１−１，２の何れも正常である場合を示す各信号波形図 Motor ON，Motor OFFのケースにおいて、ＦＥＴ１１−１がオープン故障した場合を示す各信号波形図 Motor ON，Motor OFFのケースにおいて、ＦＥＴ１１−１がショート故障した場合を示す各信号波形図

以下、一実施形態について図面を参照して説明する。図２は、モータ駆動システムの構成を示している。３相交流電源１の各相出力端子は、整流回路２の各相入力端子にそれぞれ接続されている。整流回路２によって整流された直流電力は、例えば３相のインバータ回路である駆動回路３に供給されている。駆動回路３の各相出力端子は、モータ４の各相固定子巻線の一端に接続されている。モータ４は、産業用機器である例えばロボットの各軸を構成するものである。

駆動回路３を構成する図示しないスイッチング素子には、第３ＦＰＧＡ（Field Programmable Gate Array）６より駆動制御信号であるＰＷＭ信号が入力される。ＰＷＭ信号の伝達経路中には、第１信号バッファ７（１）及び第２信号バッファ７（２）が直列に挿入されている。第１，第２信号バッファ７（１），７（２）の動作用電力は、バッファ用電源８より第１，第２供給制御部９（１），９（２）を介して行われる。第１，第２供給制御部９（１），９（２）は、それぞれ第１，第２ＦＰＧＡ５（１），５（２）により制御される。第１，第２ＦＰＧＡ５（１），５（２）は、相互に通信を行うように構成されている。

図１は、第１供給制御部９（１）の詳細構成を示している。尚、第２供給制御部９の構成も同一であるから、以下では特に区別する必要が無い限り、符号に（１），（２）を付さずに説明する。電源８と信号バッファ７との間には、ＰチャネルＭＯＳＦＥＴ１１−１及びダイオードのシンボルで示す整流回路１２−１の直列回路と、同じくＰチャネルＭＯＳＦＥＴ１１−２及び整流回路１２−２の直列回路とが並列に接続されている。ＦＥＴ１１はスイッチ部に相当する。

ここで、ダイオードのシンボルで示す整流回路１２については、所謂「理想ダイオード」等を使用する。理想ダイオードは、例えばリニアテクノロジー社の製品名「LTC4358-5A」などであり、ＦＥＴ等の回路素子を組み合わせることで構成される回路部品である。理想ダイオードは、ダイオードと同様の整流作用を有し、順方向電圧がダイオードよりも低く、且つローパスフィルタの作用も有している。整流回路１２は整流部に相当する。

ＦＰＧＡ５は、ＦＥＴ１１−１，２のゲートにそれぞれ制御信号ｃｈ−１，２を出力し、ＦＥＴ１１−１，２のドレイン電圧をモニタ信号ＳＷ１−１，２として監視する。モニタ信号ＳＷ１−１，２については、ＦＰＧＡ５の入力電圧範囲となるように必要に応じてレベルシフトする。また、ＦＰＧＡ５は、信号バッファ７の電源端子の電圧もモニタ信号Ｂｕｆ１として監視する。

次に、本実施形態の作用について図３から図５を参照して説明する。図３に示すように、駆動回路３によってモータ４を駆動する期間である「Motor ON」のケースでは、ＦＰＧＡ５は制御信号ｃｈ−１，２をハイレベルにする。ＦＥＴ１１−１，２のゲートには、その反転信号が与えられる。これにより、ＦＥＴ１１−１，２がオンして信号バッファ７に電力が供給されるので、第３ＦＰＧＡ６が出力するＰＷＭ信号が駆動回路３に入力される。第３ＦＰＧＡ６は信号出力部に相当する。

この期間において、ＦＰＧＡ５は、図中に丸数字（１），（３）で示す制御信号ｃｈ−１，２を周期的にローレベルにする。そのローレベルになるタイミングに同期して、図中に丸数字（２），（４）で示すモニタ信号ＳＷ１−１，２がローレベルに変化することで、ＦＰＧＡ５は、ＦＥＴ１１−１，２の機能が正常であることを確認できる。またこの際に、ＦＰＧＡ５は、制御信号ｃｈ−１，２がローレベルになるタイミングが重複しないように位相をシフトして出力する。したがって、信号バッファ７の電源端子に供給される電力が途絶えることはない。

また、モータ４を駆動しない期間である「Motor OFF」のケースでは、ＦＰＧＡ５は、制御信号ｃｈ−１，２をローレベルにしてＦＥＴ１１−１，２をオフさせ、信号バッファ７への電力供給遮断する。これにより、第３ＦＰＧＡ６が出力するＰＷＭ信号は駆動回路３に入力されなくなる。そして、この期間にＦＰＧＡ５は制御信号ｃｈ−１，２を周期的にハイレベルにする。そのハイレベルになるタイミングに同期してモニタ信号ＳＷ１−１，２がハイレベルに変化することで、ＦＥＴ１１−１，２の機能が正常であることを確認できる。

またこの際にも、ＦＰＧＡ５は、制御信号ｃｈ−１，２がハイレベルになるタイミングが重複しないように位相をシフトして出力する。このようにインパルス的に出力されるハイレベル信号は、整流回路１２が有するローパスフィルタ作用によって、信号バッファ７の電源端子に出力されないように阻止される。したがって、信号バッファ７の電源端子に電力が供給されることもない。

図４に示すように、ＦＥＴ１１−１がオープン故障した場合には、「Motor ON」のケースにおいて、ＦＰＧＡ５が制御信号ｃｈ−１をハイレベルにしても、モニタ信号ＳＷ１−１はローレベルのままとなるので、ＦＥＴ１１−１がオープン故障したことを検出できる。この場合、前記ＦＰＧＡ５はＦＥＴ１１−２をオフにすると共に、他方のＦＰＧＡ５に故障の発生を通知する。これにより、他方のＦＰＧＡ５も、自身が制御するＦＥＴ１１−１，２をオフにしてＰＷＭ信号の出力を停止させる。

また、図５に示すように、ＦＥＴ１１−１がショート故障した場合には、「Motor ON」，「Motor OFF」の何れのケースにおいて、ＦＰＧＡ５が制御信号ｃｈ−１のレベルを変化させてもモニタ信号ＳＷ１−１はハイレベルのままとなる。これにより、ＦＥＴ１１−１がショート故障したことを検出できる。この場合も、前記ＦＰＧＡ５はＦＥＴ１１−２をオフにすると共に他方のＦＰＧＡ５に故障の発生を通知し、他方のＦＰＧＡ５も、自身が制御するＦＥＴ１１−１，２をオフにしてＰＷＭ信号の出力を停止させる。

また、図３に示すように、ＦＥＴ１１−１，２の何れも正常であるにもかかわらず、図中に丸数字（５）で示すモニタ信号Ｂｕｆ１により、信号バッファ７の電源端子に現れる電圧が正常状態に対応しないことを検出した場合には、上記の故障発生時と同様の対応を行うようにする。

以上のように本実施形態によれば、第３ＦＰＧＡ６から駆動回路３に至るＰＷＭ信号の伝達経路に信号バッファ７を配置する。そして、信号バッファ７に動作用電力を供給する電源８と当該信号バッファの電源端子７との間に、ＦＥＴ１１並びに整流作用及びローパスフィルタ作用を有する整流回路１２からなる直列回路を２並列で接続する。ＦＰＧＡ５は、２つの直列回路を構成するＦＥＴ１１−１，２のオンオフをそれぞれ制御し、ＦＥＴ１１と整流回路１２との共通接続点の電圧を監視する。

このように構成すれば、信号バッファ７に対する出力の供給が２つの直列回路を介して行われるので、一方の直列回路のＦＥＴ１１だけをオフしても、他方の直列回路を介して電力を供給し続けることができる。したがって、信号バッファ７の電源端子に接続するバイパスコンデンサの容量を増加せずとも、ＦＰＧＡ５は、ＦＥＴ１１のドレイン電圧を監視することで、信号バッファ７に電源を供給し続けた状態でＦＥＴ１１−１，２が正常にオフするか否かを確認できる。

また、整流回路１２は、ローパスフィルタ作用も有していることで、極めて短時間のＦＥＴ１１のオンオフ変化が信号バッファ７の電源端子に現れないように阻止できる。これにより、信号バッファ７に電力を供給しない期間に一方の直列回路のＦＥＴ１１を短時間だけをオンしても、電力の供給を整流回路１２により阻止できる。よってＦＰＧＡ５は、ＦＥＴ１１のドレイン電圧を監視することで、信号バッファ７への電源供給を遮断し続けた状態でＦＥＴ１１−１，２が正常にオンするか否かを確実に確認できる。

具体的に、ＦＰＧＡ５は、信号バッファ７に電力を供給する期間は、ＦＥＴ１１−１，２を互いのオフ期間が重ならないように間欠的にオフさせ、信号バッファ７に電力を供給しない期間は、ＦＥＴ１１−１，２を互いのオン期間が重ならないように間欠的にオンさせる。このようにスイッチングを制御することで、信号バッファ７に対する電力供給期間，電力遮断期間の何れについてもＦＥＴ１１−１，２の機能が正常か否かを確認できる。

加えて、信号バッファ７，２つの直列回路及びＦＰＧＡ５を２組備え、第１，第２ＦＰＧＡ５（１），５（２）は、信号バッファ７に電力を供給する期間に自身が制御するＦＥＴ１１のオフが確認できない状態，又は電力を供給しない期間に自身が制御するＦＥＴ１１のオンが確認できない状態が検出されると互いに異常を通知し、異常が通知されると自身が制御するＦＥＴ１１をオフにする。

このように構成すれば、第３ＦＰＧＡ６から駆動回路３に至るＰＷＭ信号の伝達経路に２つの信号バッファ７（１），７（２）が直列に配置されるので、駆動回路３に対するＰＷＭ信号の出力を停止させる際に、一方の信号バッファ７に故障が発生しても、他方の信号バッファ７によりＰＷＭ信号の出力を確実に阻止できる。

本発明は上記した、又は図面に記載した実施形態にのみ限定されるものではなく、以下のような変形又は拡張が可能である。
スイッチ部はＰチャネルＭＯＳＦＥＴに限ることなく、ＮチャネルＭＯＳＦＥＴやバイポーラトランジスタ，アナログスイッチ等の半導体スイッチや機械的なリレーでも良い。
整流部は整流回路１２に限ることなく、ダイオードとローパスフィルタとを組み合わせたものでも良いし、実質的にローパスフィルタとしての作用を成すダイオードでも良い。

駆動回路は３相のインバータ回路に限ることなく、フルブリッジ回路やハーフブリッジ回路であっても良い。また、駆動回路の駆動対象はモータに限ることなく、トランスやインダクタであっても良い。
第１，第２制御部及び信号出力部はＦＰＧＡである必要はなく、一般的なゲートアレイやＣＰＵ，マイクロコンピュータであっても良い。
産業用機器はロボットに限ることなく、工作機械や製造設備等であっても良い。

図面中、３は駆動回路、４はモータ、５（１），５（２）は第１，第２ＦＰＧＡ、６は第３ＦＰＧＡ、７は信号バッファ、１１はＰチャネルＭＯＳＦＥＴ、１２は整流回路を示す。

Claims (3)

1. 産業用機器に使用される駆動回路に駆動制御信号を出力する信号出力部と、
   前記駆動制御信号の伝達経路に配置される信号バッファと、
   この信号バッファに動作用電力を供給する電源と、当該信号バッファの電源端子との間に２並列接続される、スイッチ部並びに整流作用及びローパスフィルタ作用を有する整流部からなる直列回路と、
   前記２つの直列回路を構成するスイッチ部のオンオフをそれぞれ制御し、前記スイッチ部と前記整流部との共通接続点の電圧を監視する制御部とを備える信号バッファ電源制御装置。
2. 前記制御部は、前記信号バッファに電力を供給する期間は、前記２つのスイッチ部を互いのオフ期間が重ならないように間欠的にオフさせ、
   前記信号バッファに電力を供給しない期間は、前記２つのスイッチ部を互いのオン期間が重ならないように間欠的にオンさせる請求項１記載の信号バッファ電源制御装置。
3. 前記信号バッファ，前記２つの直列回路及び前記制御部を２組備え、
   前記２つの制御部は、相互に通信を行うように構成され、前記信号バッファに電力を供給する期間に自身が制御するスイッチ部のオフが確認できない状態，又は前記信号バッファに電力を供給しない期間に自身が制御するスイッチ部のオンが確認できない状態が検出されると互いに異常を通知し、異常が通知されると自身が制御するスイッチ部をオフにする請求項２記載の信号バッファ電源制御装置。

Images