JP2018056240A - Solid state imaging element and method of manufacturing the same - Google Patents

Solid state imaging element and method of manufacturing the same Download PDF

Info

Publication number
JP2018056240A
JP2018056240A JP2016188536A JP2016188536A JP2018056240A JP 2018056240 A JP2018056240 A JP 2018056240A JP 2016188536 A JP2016188536 A JP 2016188536A JP 2016188536 A JP2016188536 A JP 2016188536A JP 2018056240 A JP2018056240 A JP 2018056240A
Authority
JP
Japan
Prior art keywords
pixel
solid
isolation region
element isolation
maximum potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016188536A
Other languages
Japanese (ja)
Other versions
JP6776079B2 (en
Inventor
通弘 石川
Michihiro Ishikawa
通弘 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Information Systems Japan Corp
Original Assignee
Toshiba Information Systems Japan Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Information Systems Japan Corp filed Critical Toshiba Information Systems Japan Corp
Priority to JP2016188536A priority Critical patent/JP6776079B2/en
Publication of JP2018056240A publication Critical patent/JP2018056240A/en
Application granted granted Critical
Publication of JP6776079B2 publication Critical patent/JP6776079B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Element Separation (AREA)

Abstract

PROBLEM TO BE SOLVED: To suppress crosstalk (color mixing) between adjacent pixel pairs.SOLUTION: A solid state imaging element has one microlens 11 and image plain phase difference pixels, which are a pixel pair 12 constituted including one set of a first pixel 12L and a second pixel 12R arranged behind the one microlens 11, arranged plurally and adjacently in a plane longitudinally and laterally, each pixel pair 12 is provided with an element separation region part 13 in a border region where the first pixel 12L and the second pixel 12R adjoin each other, and the position of a maximum potential of the element separation region part 13 is set to a position nearby an end of the element separation region part 13.SELECTED DRAWING: Figure 4

Description

この発明は、ＣＭＯＳイメージセンサなどによって構成される固体撮像素子に関するものであり、更に詳しくは、位相差検出方式によるＡＦ（オートフォーカス）処理のための機構を備える固体撮像素子及びその製造方法に関するものである。   The present invention relates to a solid-state imaging device constituted by a CMOS image sensor or the like, and more particularly to a solid-state imaging device having a mechanism for AF (autofocus) processing by a phase difference detection method and a manufacturing method thereof. It is.

上記のような固体撮像素子においては、クロストークや混色が課題であり、これについては例えば、特許文献１、２に、その課題と解決手段が開示されている。   In the solid-state imaging device as described above, crosstalk and color mixing are problems. For example, Patent Documents 1 and 2 disclose the problem and solving means.

特許文献１には、位相差検出用画素のマイクロレンズを縮小、シフトしたことによる隣接画素の受光量の増加を防止することにより、混色や感度ムラを防止する固体撮像素子が開示されている。   Patent Document 1 discloses a solid-state imaging device that prevents color mixing and sensitivity unevenness by preventing an increase in the amount of light received by adjacent pixels due to reduction and shift of a micro lens of a phase difference detection pixel.

具体的には、固体撮像素子１１は、第２のマイクロレンズＬ２及び第３のマイクロレンズＬ３の周辺に形成された隙間部分に、ダミーマイクロレンズ２１が形成されているという構成を有する。更に、このダミーマイクロレンズ２１が、マイクロレンズＬ１を形成する際にその直径方向への広がりに対してストッパとしての役割を果たすため、マイクロレンズＬ１は、本来形成されるべき形状で形成されるという構成を備える。したがって、本来形成されるべき形状よりも外側の部分に入射した光ａは、フォトダイオードＰＤに集光されることがなくなり、その結果、ダミーマイクロレンズ２１の隣接画素の受光量の増加を防止することができる、というものである。   Specifically, the solid-state imaging device 11 has a configuration in which a dummy microlens 21 is formed in a gap portion formed around the second microlens L2 and the third microlens L3. Further, since the dummy microlens 21 serves as a stopper against the spread in the diameter direction when the microlens L1 is formed, the microlens L1 is formed in a shape to be originally formed. It has a configuration. Therefore, the light a incident on the portion outside the shape to be originally formed is not condensed on the photodiode PD, and as a result, an increase in the amount of light received by the adjacent pixels of the dummy microlens 21 is prevented. It can be done.

特許文献２には、電子カメラに組み込まれて使用される固体撮像素子において、信号量の減少を抑制しつつ、瞳分割性能を向上させて焦点検出精度を高めるという課題を解決する固体撮像素子が開示されている。   Patent Document 2 discloses a solid-state imaging device that solves the problem of improving focus division accuracy by improving pupil division performance while suppressing a decrease in signal amount in a solid-state imaging device used by being incorporated in an electronic camera. It is disclosed.

この特許文献２に開示の固体撮像素子は、右の瞳からの光だけを検出する焦点検出用画素２Ａは、電荷蓄積部２７Ａの右半分の直上にゲート酸化膜２９を介して光学多層膜２１Ａが形成されている。更に、左の瞳からの光だけを検出する焦点検出用画素２Ｂは、電荷蓄積部２７Ｂの左半分の直上にゲート酸化膜２９を介して光学多層膜２１Ｂが形成されている。これにより、瞳分割位相差方式による焦点検出に際して、信号量が減少してしまう事態を回避すると同時に、クロストークの発生を抑制することができるというものである。この引用文献２に記載の発明によると、焦点検出用画素はその半分に遮光部材（光学多層膜）が形成されているため焦点検出用画素自体の感度が低下するという問題がある。また、この引用文献２に記載の固体撮像素子は、本願発明のものと像面位相差画素の構造が異なるものであり、単純に先行技術と呼べるものではない。   In the solid-state imaging device disclosed in Patent Document 2, the focus detection pixel 2A that detects only light from the right pupil has an optical multilayer film 21A via a gate oxide film 29 directly above the right half of the charge storage portion 27A. Is formed. Further, in the focus detection pixel 2B that detects only light from the left pupil, an optical multilayer film 21B is formed via a gate oxide film 29 immediately above the left half of the charge storage portion 27B. This avoids a situation in which the signal amount decreases during focus detection by the pupil division phase difference method, and at the same time, can suppress the occurrence of crosstalk. According to the invention described in the cited document 2, there is a problem that the sensitivity of the focus detection pixel itself is lowered because the light detection member (optical multilayer film) is formed on the half of the focus detection pixel. Further, the solid-state imaging device described in the cited document 2 is different from that of the present invention in the structure of the image plane phase difference pixel, and cannot simply be called the prior art.

特開２０１１−４９４７２号公報JP 2011-49472 A 特開２００９−９９８１７号公報JP 2009-99817 A

上記のような従来の固体撮像素子に対し、１つのマイクロレンズと、上記１つのマイクロレンズの背後に配置された１組の像面位相差画素を含んで構成される画素ペアを複数備える固体撮像素子は、以下のようなクロストークに関する問題がある。   Solid-state imaging provided with a plurality of pixel pairs configured to include one microlens and one set of image plane phase difference pixels arranged behind the one microlens in the conventional solid-state imaging device as described above. The element has the following problems related to crosstalk.

図１、図２及び図３（ａ）に示されるように、１つのマイクロレンズ１０１と、上記１つのマイクロレンズ１０１の背後に配置された第１の画素１０２Ｌと第２の画素１０２Ｒを１組含む画素ペア１０２で構成する像面位相差画素と、を備える固体撮像素子が知られている。   As shown in FIGS. 1, 2, and 3 (a), one microlens 101 and a pair of a first pixel 102 </ b> L and a second pixel 102 </ b> R disposed behind the one microlens 101 are included. 2. Description of the Related Art A solid-state imaging device that includes an image plane phase difference pixel that includes a pixel pair 102 including the pixel pair is known.

１組の第１の画素１０２Ｌと第２の画素１０２Ｒは、それぞれ、底部と側壁部に素子分離領域部１０３が設けられている。１組の第１の画素１０２Ｌと第２の画素１０２Ｒの上面と素子分離領域部１３の上面は同じ高さとされている。平面の上記画素ペア１０２の周縁部を囲繞するように周縁部遮光膜１０６が配置されている。この周縁部遮光膜１０６は、例えば同一幅に形成されている。   Each of the pair of first pixels 102L and second pixels 102R is provided with an element isolation region 103 at the bottom and side walls. The upper surfaces of the pair of first pixels 102L and second pixels 102R and the upper surface of the element isolation region portion 13 have the same height. A peripheral edge light-shielding film 106 is disposed so as to surround the peripheral edge portion of the pixel pair 102 on the plane. The peripheral edge light shielding film 106 is formed to have the same width, for example.

図３（ａ）に示す素子分離領域部１０３の最左下位置の角を距離０のポイントとして隣接する２ペアの画素ペア１０２における素子分離領域部１０３のポテンシャル分布を、図３（ｂ）に示す。１つの画素ペア１０２における素子分離領域部１０３の長手方向中央部が最大ポテンシャルＭＰとなるように構成されている。   FIG. 3B shows the potential distribution of the element isolation region portion 103 in two adjacent pixel pairs 102 with the lower leftmost corner of the element isolation region portion 103 shown in FIG. . The center portion in the longitudinal direction of the element isolation region 103 in one pixel pair 102 is configured to have the maximum potential MP.

このような構成の固体撮像素子において、縦方向に隣接する２ペアにおいて、一方の素子分離領域部１０３へ入射した光ｌによって図３に示されるように電子ｅが生成される。この電子ｅが他方の画素ペア１０２に到達し、クロストーク（混色）が生じるという問題がある。   In the solid-state imaging device having such a configuration, as shown in FIG. 3, electrons e are generated by light l incident on one element isolation region 103 in two pairs adjacent in the vertical direction. There is a problem that this electron e reaches the other pixel pair 102 and crosstalk (color mixing) occurs.

本発明はこのような固体撮像素子が有する問題を解決せんとしてなされたもので、その目的は、隣接する画素ペア間におけるクロストーク（混色）の発生を抑制することが可能な固体撮像素子を提供することである。   The present invention has been made to solve the problems of such a solid-state imaging device, and an object thereof is to provide a solid-state imaging device capable of suppressing the occurrence of crosstalk (color mixing) between adjacent pixel pairs. It is to be.

本発明に係る固体撮像素子は、１つのマイクロレンズと、前記１つのマイクロレンズの背後に配置された第１の画素と第２の画素を１組含んで構成される画素ペアである像面位相差画素とが、平面において縦方向と横方向に複数隣接して配置された固体撮像素子であって、各画素ペアにおいて、前記第１の画素と前記第２の画素が隣接する境界領域に素子分離領域部が設けられており、前記素子分離領域部の最大ポテンシャルの位置が、前記素子分離領域部の端部付近の位置に設定されていることを特徴とする。   The solid-state imaging device according to the present invention is an image plane position that is a pixel pair configured to include one microlens and one set of a first pixel and a second pixel disposed behind the one microlens. A phase difference pixel is a solid-state imaging device that is arranged adjacent to each other in a vertical direction and a horizontal direction on a plane, and in each pixel pair, an element is disposed in a boundary region where the first pixel and the second pixel are adjacent to each other. An isolation region is provided, and the position of the maximum potential of the element isolation region is set to a position near the end of the element isolation region.

本発明に係る固体撮像素子では、前記素子分離領域部は、平面形状が長尺帯状であり、前記長尺帯状両端部付近の位置が、最大ポテンシャルの位置とされていることを特徴とする。   In the solid-state imaging device according to the present invention, the element isolation region portion has a long strip shape in plan view, and a position in the vicinity of both ends of the long strip shape is a maximum potential position.

本発明に係る固体撮像素子では、画素ペアは、平面において前記素子分離領域部の長手方向が一致するように、複数隣接して配置されていることを特徴とする。   In the solid-state imaging device according to the present invention, a plurality of pixel pairs are arranged adjacent to each other so that the longitudinal directions of the element isolation region portions coincide with each other on a plane.

本発明に係る固体撮像素子の製造方法は、前記素子分離領域部のイオン注入工程では、最大ポテンシャルとなる部位に対しイオン注入する際のドーズ量を他の部位におけるドーズ量よりも少なくすることを特徴とする。   In the method of manufacturing a solid-state imaging device according to the present invention, in the ion implantation step of the element isolation region, the dose amount at the time of ion implantation to the portion having the maximum potential is made smaller than the dose amount in other portions. Features.

本発明に係る固体撮像素子の製造方法は、最大ポテンシャルとなる部位に対応する開口部が形成されたレジストパターンと、最大ポテンシャルとなる部位以外の前記素子分離領域部に対応する開口部が形成されたレジストパターンとを用いてイオン注入することを特徴とする。   In the solid-state imaging device manufacturing method according to the present invention, a resist pattern in which an opening corresponding to a portion having the maximum potential is formed and an opening corresponding to the element isolation region other than the portion having the maximum potential are formed. The resist pattern is used for ion implantation.

本発明に係る固体撮像素子の製造方法は、最大ポテンシャルとなる部位以外の前記素子分離領域部に対応する開口部が形成されたレジストパターンを用いてイオン注入し、最大ポテンシャルとなる部位にはイオン注入しないことを特徴とする。   In the method of manufacturing a solid-state imaging device according to the present invention, ions are implanted using a resist pattern in which openings corresponding to the element isolation region other than the portion having the maximum potential are formed, and ions are applied to the portion having the maximum potential. It is characterized by not injecting.

本発明に係る固体撮像素子の製造方法では、最大ポテンシャルとなる部位に対応する位置に、前記素子分離領域部の最大ポテンシャルとなる部位以外の面積よりも小面積の開口部を有するレジストパターンを用いてイオン注入することを特徴とする。   In the method for manufacturing a solid-state imaging device according to the present invention, a resist pattern having an opening having a smaller area than the portion other than the portion serving as the maximum potential of the device isolation region is used at a position corresponding to the portion serving as the maximum potential. Ion implantation.

本発明に係る固体撮像素子の製造方法では、前記素子分離領域部を、平面形状が長尺帯状の形状とし、最大ポテンシャルとなる部位に対応する位置において、前記長尺帯状形状スリットの両端部を幅狭として小面積の開口部を実現したレジストパターンを用いてイオン注入することを特徴とする。   In the method for manufacturing a solid-state imaging device according to the present invention, the element isolation region portion has a long strip shape in plan view, and the end portions of the long strip slit are positioned at positions corresponding to the portion having the maximum potential. Ion implantation is performed using a resist pattern that is narrow and has a small area opening.

本発明に係る固体撮像素子の製造方法は、最大ポテンシャルとなる部位に対応する位置に対応して、複数の開口部が形成され、全体として小面積の開口部を実現したレジストパターンを用いてイオン注入することを特徴とする。   The method for manufacturing a solid-state imaging device according to the present invention uses a resist pattern in which a plurality of openings are formed corresponding to a position corresponding to a portion having the maximum potential, and a small-area opening is realized as a whole. It is characterized by injecting.

本発明によれば、前記素子分離領域部の最大ポテンシャルの位置が、前記素子分離領域部の端部付近の位置に設定されているので、隣接する画素ペア間におけるクロストーク（混色）の発生を抑制することが可能である。   According to the present invention, since the position of the maximum potential of the element isolation region is set at a position near the end of the element isolation region, the occurrence of crosstalk (color mixing) between adjacent pixel pairs is prevented. It is possible to suppress.

従来例に係る固体撮像素子の平面図。The top view of the solid-state image sensor concerning a prior art example. 周縁部遮光膜を設けた従来例に係る固体撮像素子の平面図。The top view of the solid-state image sensor which concerns on the prior art example which provided the peripheral part light shielding film. 図３（ａ）は図２のＩ−Ｉ断面図であり、図３（ｂ）は図３（ａ）に示した素子分離領域部のポテンシャル分布を示す図。3A is a cross-sectional view taken along the line II in FIG. 2, and FIG. 3B is a diagram showing the potential distribution in the element isolation region shown in FIG. 本発明に係る固体撮像素子の実施形態の平面図。The top view of the embodiment of the solid-state image sensing device concerning the present invention. 本発明に係る固体撮像素子の、周縁遮光膜を設けた実施形態の平面図。The top view of embodiment which provided the peripheral light shielding film of the solid-state image sensor which concerns on this invention. 図５のＡ−Ａ断面図。AA sectional drawing of FIG. 本発明に係る固体撮像素子の実施形態のカラーフィルタの配列を示す平面図。The top view which shows the arrangement | sequence of the color filter of embodiment of the solid-state image sensor which concerns on this invention. 図８（ａ）は図５のＢ−Ｂ断面図であり、図８（ｂ）は図８（ａ）に示した素子分離領域部のポテンシャル分布を示す図。8A is a cross-sectional view taken along the line B-B in FIG. 5, and FIG. 8B is a diagram illustrating a potential distribution in the element isolation region portion illustrated in FIG. 本発明に係る固体撮像素子の製造方法における第１の実施形態において用いるレジストパターンの平面図。The top view of the resist pattern used in 1st Embodiment in the manufacturing method of the solid-state image sensor concerning this invention. 本発明に係る固体撮像素子の製造方法における第２の実施形態において用いるレジストパターンの平面図。The top view of the resist pattern used in 2nd Embodiment in the manufacturing method of the solid-state image sensor concerning this invention. 本発明に係る固体撮像素子の製造方法における第３の実施形態のその１において用いるレジストパターンの平面図。The top view of the resist pattern used in the 1st of 3rd Embodiment in the manufacturing method of the solid-state image sensor which concerns on this invention. 本発明に係る固体撮像素子の製造方法における第３の実施形態のその２において用いるレジストパターンの平面図。The top view of the resist pattern used in the 2 of 3rd Embodiment in the manufacturing method of the solid-state image sensor which concerns on this invention.

以下添付図面を参照して、本発明に係る固体撮像素子の実施形態を説明する。各図において同一の構成要素には同一の符号を付して重複する説明を省略する。図４に、本発明に係る固体撮像素子の実施形態の平面図を示し、図５に、本発明に係る固体撮像素子の周縁部遮光膜を設けた実施形態の平面図を示し、図６に、Ａ−Ａ断面図を示し、図８（ａ）にＢ−Ｂ断面図を示す。本実施形態に係る固体撮像素子は、ＣＭＯＳイメージセンサなどによって構成され、１つのマイクロレンズ１１と、上記１つのマイクロレンズ１１の背後に配置された第１の画素（フォトダイオード）１２Ｌと第２の画素（フォトダイオード）１２Ｒを１組含んで構成される画素ペア１２である像面位相差画素とが、平面において縦方向と横方向に複数隣接して配置されている。図４、図５においては、縦方向に隣接する２つの画素ペア１２を示している。全ての画素ペア１２の第１の画素１２Ｌと第２の画素１２Ｒは、例えば、撮像処理前のＡＦ処理の際には像面位相差画素として用いられ、撮像処理の際には同じく全ての画素ペア１２の第１の画素１２Ｌと第２の画素１２Ｒが撮像素子として用いられる。   Embodiments of a solid-state imaging device according to the present invention will be described below with reference to the accompanying drawings. In the drawings, the same components are denoted by the same reference numerals, and redundant description is omitted. FIG. 4 shows a plan view of an embodiment of the solid-state imaging device according to the present invention, FIG. 5 shows a plan view of the embodiment provided with the peripheral portion light-shielding film of the solid-state imaging device according to the present invention, and FIG. , AA sectional drawing is shown, and BB sectional drawing is shown to Fig.8 (a). The solid-state imaging device according to the present embodiment includes a CMOS image sensor or the like, and includes one microlens 11, a first pixel (photodiode) 12L disposed behind the one microlens 11, and a second. A plurality of image plane phase difference pixels, which are pixel pairs 12 including one set of pixels (photodiodes) 12R, are arranged adjacent to each other in the vertical and horizontal directions on a plane. 4 and 5 show two pixel pairs 12 adjacent in the vertical direction. For example, the first pixel 12L and the second pixel 12R of all the pixel pairs 12 are used as image plane phase difference pixels in the AF process before the imaging process, and all the pixels are similarly used in the imaging process. The first pixel 12L and the second pixel 12R of the pair 12 are used as an image sensor.

１組の第１の画素１２Ｌと第２の画素１２Ｒは、それぞれ、その底部と側壁部に素子分離領域部１３が設けられている。１組の第１の画素１２Ｌと第２の画素１２Ｒの上面と素子分離領域部１３の上面は同じ高さとされている。   Each of the pair of first pixels 12L and second pixels 12R is provided with an element isolation region 13 at the bottom and side walls thereof. The top surfaces of the pair of first pixels 12L and second pixels 12R and the top surface of the element isolation region 13 are set to the same height.

１つのマイクロレンズ１１と１組の第１の画素１２Ｌと第２の画素１２Ｒとの間には、平坦化層１４が設けられている。平坦化層１４内の上側の位置には、１組の第１の画素１２Ｌと第２の画素１２Ｒの表面領域を覆う大きさのカラーフィルタ１５が介装されている。即ち、上記１つのマイクロレンズ１１と上記１組の第１の画素１２Ｌ、第２の画素１２Ｒとの間に、１つのカラーフィルタが介装されている   A planarization layer 14 is provided between one microlens 11 and one set of the first pixel 12L and the second pixel 12R. A color filter 15 having a size covering the surface area of the pair of the first pixel 12L and the second pixel 12R is interposed at an upper position in the planarization layer 14. That is, one color filter is interposed between the one microlens 11 and the one set of the first pixel 12L and the second pixel 12R.

各画素ペア１２のカラーフィルタ１５の色は、全画素ペアについて図７に示すようにベイヤー配列とすることができる。図７において、Ｒは赤色を透過させるカラーフィルタを示し、Ｇは緑色を透過させるカラーフィルタを示し、Ｂは青色を透過させるカラーフィルタを示す。ベイヤー配列は一例に過ぎない。   The color of the color filter 15 of each pixel pair 12 can be a Bayer array as shown in FIG. 7 for all pixel pairs. In FIG. 7, R indicates a color filter that transmits red, G indicates a color filter that transmits green, and B indicates a color filter that transmits blue. The Bayer arrangement is only an example.

平面の上記画素ペア１２の周縁部を囲繞するように周縁部遮光膜１６が配置されている。この周縁部遮光膜１６は、遮光膜のみの平面図である図５に示すように、いずれの位置においても同一幅に形成されている。   A peripheral portion light shielding film 16 is disposed so as to surround the peripheral portion of the planar pixel pair 12. As shown in FIG. 5 which is a plan view of only the light shielding film, the peripheral edge light shielding film 16 is formed to have the same width at any position.

以上の如くの本発明の実施形態に係る固体撮像素子では、図８（ａ）に示す素子分離領域部１０３の最左下位置の角を距離０の位置を始点として、縦方向に隣接する２ペアの画素ペア１２における素子分離領域部１３の各位置のポテンシャル分布を図８（ｂ）に示す。即ち、素子分離領域部１３の最大ポテンシャルの位置が、画素ペア１２の素子分離領域部１３の端部付近の位置に設定されている。   In the solid-state imaging device according to the embodiment of the present invention as described above, two pairs adjacent in the vertical direction with the corner of the lower left position of the element isolation region portion 103 shown in FIG. FIG. 8B shows the potential distribution at each position of the element isolation region 13 in the pixel pair 12. That is, the position of the maximum potential of the element isolation region 13 is set to a position near the end of the element isolation region 13 of the pixel pair 12.

上記素子分離領域部１３は、平面形状が長尺帯状であり、上記長尺帯状両端部付近の位置が、最大ポテンシャルの位置とされている。   The element isolation region 13 has a long band shape in plan view, and the position near the both ends of the long band shape is the position of the maximum potential.

画素ペア１２は、平面において上記素子分離領域部１３の長手方向が一致するように、複数隣接して配置されている。１つの画素ペア１２の素子分離領域部１３と、上記１つの画素ペア１２と縦方向に隣接する画素ペア１２の素子分離領域部１３とは、１直線状に配置されている。   A plurality of pixel pairs 12 are arranged adjacent to each other so that the longitudinal direction of the element isolation region portion 13 coincides on a plane. The element isolation region portion 13 of one pixel pair 12 and the element isolation region portion 13 of the pixel pair 12 vertically adjacent to the one pixel pair 12 are arranged in a straight line.

上記のように素子分離領域部１３のポテンシャル分布が設定されているため、図８（ａ）に示すように、一方の画素ペア１２のマイクロレンズ１１から素子分離領域部１３へ向かって光ｌが入射して光電変換により電子ｅが発生する。しかしながら、画素ペア１２の素子分離領域部１３の端部が最大ポテンシャルとなっているため、画素ペア１２間の境界において上記電子ｅは隣接するもう一方の画素ペア１２の素子分離領域部１３方向へ進行することなく、クロストーク（混色）を抑制することができる(図８、図４)。   Since the potential distribution of the element isolation region 13 is set as described above, the light l is emitted from the microlens 11 of one pixel pair 12 toward the element isolation region 13 as shown in FIG. Incident light and electrons e are generated by photoelectric conversion. However, since the end of the element isolation region portion 13 of the pixel pair 12 has the maximum potential, the electron e at the boundary between the pixel pairs 12 moves toward the element isolation region portion 13 of the other adjacent pixel pair 12. Crosstalk (color mixing) can be suppressed without proceeding (FIGS. 8 and 4).

上記の最大ポテンシャル位置による効果を説明すると、次のようである。最大ポテンシャル位置では、この場所の電界が強くなる。そこで、画素ペア１２の素子分離領域部１３において発生した電子ｅは、自側の画素ペア１２の素子分離領域部１３の端部の最大ポテンシャル位置（強電界領域）へ進み、他側（隣接する側）の画素ペア１２の領域へ侵入することはない。このように、上記電子ｅは、隣接側の画素ペア１２の方向へ移動することはなく、クロストークの発生を抑制できることになる。   The effect of the above maximum potential position will be described as follows. At the maximum potential position, the electric field at this location becomes stronger. Therefore, the electrons e generated in the element isolation region 13 of the pixel pair 12 proceed to the maximum potential position (strong electric field region) at the end of the element isolation region 13 of the pixel pair 12 on the own side, and the other side (adjacent). The pixel pair 12 on the side) does not enter. As described above, the electron e does not move in the direction of the adjacent pixel pair 12, and the occurrence of crosstalk can be suppressed.

以上のような構成の固体撮像素子は、前記素子分離領域部１３のイオン注入工程では、最大ポテンシャルとなる部位に対しイオン注入する際のドーズ量を他の部位におけるドーズ量よりも少なくすることによって実現される。   In the solid-state imaging device having the above-described configuration, in the ion implantation process of the element isolation region portion 13, the dose amount when ion implantation is performed on the portion having the maximum potential is made smaller than the dose amount in other portions. Realized.

具体的には、第１の実施形態では、図９（ａ）に示すように、素子分離領域部１３が最大ポテンシャルとなる部位１３Ｍとそれ以外の部位１３Ｆに分かれているとする。そこで、最大ポテンシャルとなる部位１３Ｍに対応する開口部２１が形成されたレジストパターン２０（図９（ｂ））と、最大ポテンシャルとなる部位以外の上記素子分離領域部である部位１３Ｆに対応する開口部３１が形成されたレジストパターン３０（図９（ｃ））とを用いてイオン注入する。レジストパターン２０を用いたイオン注入の際には、レジストパターン３０を用いたイオン注入時よりもドーズ量を少なくする。   Specifically, in the first embodiment, as shown in FIG. 9A, it is assumed that the element isolation region 13 is divided into a portion 13M having the maximum potential and other portions 13F. Accordingly, the resist pattern 20 (FIG. 9B) in which the opening 21 corresponding to the portion 13M having the maximum potential is formed, and the opening corresponding to the portion 13F that is the element isolation region other than the portion having the maximum potential. Ion implantation is performed using the resist pattern 30 (FIG. 9C) on which the portion 31 is formed. At the time of ion implantation using the resist pattern 20, the dose amount is made smaller than that at the time of ion implantation using the resist pattern 30.

第２の実施形態では、最大ポテンシャルとなる部位以外の前記素子分離領域部である部位１３Ｆに対応する開口部４１が形成されたレジストパターン４０（図１０）を用いてイオン注入し、最大ポテンシャルとなる部位１３Ｍにはイオン注入しないものとする。   In the second embodiment, ion implantation is performed using a resist pattern 40 (FIG. 10) in which an opening 41 corresponding to the portion 13F which is the element isolation region other than the portion having the maximum potential is formed. It is assumed that ions are not implanted into the portion 13M.

第３の実施形態では、最大ポテンシャルとなる部位１３Ｍに対応する位置の開口部の面積を、前記素子分離領域部１３の最大ポテンシャルとなる部位１３Ｍ以外の部位１３Ｆの面積よりも小面積の開口部としたレジストパターンを用いてイオン注入する。   In the third embodiment, the area of the opening at the position corresponding to the portion 13M that becomes the maximum potential is smaller than the area of the portion 13F other than the portion 13M that becomes the maximum potential of the element isolation region portion 13. Ions are implanted using the resist pattern.

第３の実施形態の第１では、上記素子分離領域部１３を、平面形状が長尺帯状の形状とする。最大ポテンシャルとなる部位に対応する位置において、前記形状の幅を最大ポテンシャルとなる部位以外に対応する部位のスリット５１（開口部）より幅狭として小面積の開口部を実現した（図１１）。本実施形態では、レジストパターン５０を用いてイオン注入する。レジストパターン５０のスリット５１はスリット５２と連続しており、幅狭のスリット５２の部位が最大ポテンシャルとなる部位に対応する。   In the first embodiment of the third embodiment, the element isolation region 13 has a long strip shape in plan view. At the position corresponding to the portion having the maximum potential, the width of the shape is narrower than the slit 51 (opening portion) corresponding to the portion other than the portion having the maximum potential, thereby realizing an opening having a small area (FIG. 11). In this embodiment, ion implantation is performed using the resist pattern 50. The slit 51 of the resist pattern 50 is continuous with the slit 52, and the portion of the narrow slit 52 corresponds to the portion having the maximum potential.

第３の実施形態の第２では、最大ポテンシャルとなる部位に対応する位置に対応して、図１２に示すように複数の開口部６２が形成され、全体として素子分離領域部１３の最大ポテンシャルとなる部位以外に対応する部位１３Ｆの面積よりも小面積の開口部を実現したレジストパターン６０を用いてイオン注入する。   In the second of the third embodiment, a plurality of openings 62 are formed corresponding to the position corresponding to the portion having the maximum potential, as shown in FIG. Ions are implanted using a resist pattern 60 that realizes an opening having a smaller area than the area of the corresponding portion 13F other than the portion to be formed.

以上の如くの本発明の第１の実施形態に示したレジストパターン２０と３０、第２の実施形態に示したレジストパターン４０、第３の実施形態のその１に示したレジストパターン５０、第３の実施形態に示したレジストパターン６０を用いてイオン注入を行うことにより、素子分離領域部１３の最大ポテンシャルの位置が、上記素子分離領域部１３の端部付近の位置に設定することができる。なお、上記のレジストパターン２０、３０、４０、５０、６０は、固体撮像素子のイオン注入工程において用いるレジストパターンの、１つの画素ペアに対応する部分を示している。   As described above, the resist patterns 20 and 30 shown in the first embodiment of the present invention, the resist pattern 40 shown in the second embodiment, the resist pattern 50 shown in Part 1 of the third embodiment, and the third By performing ion implantation using the resist pattern 60 shown in the embodiment, the position of the maximum potential of the element isolation region 13 can be set to a position near the end of the element isolation region 13. In addition, said resist pattern 20, 30, 40, 50, 60 has shown the part corresponding to one pixel pair of the resist pattern used in the ion implantation process of a solid-state image sensor.

１１ マイクロレンズ
１２ 画素ペア
１２Ｌ 第１の画素
１２Ｒ 第２の画素
１３ 素子分離領域部
１３Ｆ 部位
１３Ｍ 部位
１４ 平坦化層
１５ カラーフィルタ
１６ 周縁部遮光膜
２０、３０、４０、５０、６０ レジストパターン
２１、３１、４１、６２ 開口部
５１、５２、６１ スリット
11 Microlens 12 Pixel pair 12L First pixel 12R Second pixel 13 Element isolation region 13F Site 13M Site 14 Flattening layer 15 Color filter 16 Peripheral light shielding film 20, 30, 40, 50, 60 Resist pattern 21, 31, 41, 62 Opening 51, 52, 61 Slit

Claims (9)

１つのマイクロレンズと、前記１つのマイクロレンズの背後に配置された第１の画素と第２の画素を１組含んで構成される画素ペアである像面位相差画素とが、平面において縦方向と横方向に複数隣接して配置された固体撮像素子であって、
各画素ペアにおいて、前記第１の画素と前記第２の画素が隣接する境界領域に素子分離領域部が設けられており、
前記素子分離領域部の最大ポテンシャルの位置が、前記素子分離領域部の端部付近の位置に設定されていることを特徴とする固体撮像素子。 One microlens and an image plane phase difference pixel that is a pixel pair including one set of a first pixel and a second pixel disposed behind the one microlens are arranged in a vertical direction on a plane. And a solid-state imaging device arranged adjacent to the horizontal direction,
In each pixel pair, an element isolation region is provided in a boundary region where the first pixel and the second pixel are adjacent to each other,
The position of the maximum potential of the element isolation region is set at a position near the end of the element isolation region. 前記素子分離領域部は、平面形状が長尺帯状であり、
前記長尺帯状両端部付近の位置が、最大ポテンシャルの位置とされていることを特徴とする請求項１に記載の固体撮像素子。 The element isolation region portion has a long strip shape in plan view,
2. The solid-state imaging device according to claim 1, wherein a position in the vicinity of both ends of the long belt-like shape is a position of a maximum potential. 画素ペアは、平面において前記素子分離領域部の長手方向が一致するように、複数隣接して配置されていることを特徴とする請求項１または２に記載の固体撮像素子。   3. The solid-state imaging device according to claim 1, wherein a plurality of pixel pairs are arranged adjacent to each other so that the longitudinal directions of the element isolation region portions coincide with each other on a plane. 請求項１乃至３のいずれか１項に記載の固体撮像素子の製造方法において、
前記素子分離領域部のイオン注入工程では、最大ポテンシャルとなる部位に対しイオン注入する際のドーズ量を他の部位におけるドーズ量よりも少なくすることを特徴とする固体撮像素子の製造方法。 In the manufacturing method of the solid-state image sensing device according to any one of claims 1 to 3,
In the ion implantation step of the element isolation region, a solid-state imaging device manufacturing method is characterized in that a dose amount at the time of ion implantation into a portion having a maximum potential is made smaller than a dose amount in other portions. 最大ポテンシャルとなる部位に対応する開口部が形成されたレジストパターンと、最大ポテンシャルとなる部位以外の前記素子分離領域部に対応する開口部が形成されたレジストパターンとを用いてイオン注入することを特徴とする請求項４に記載の固体撮像素子の製造方法。   Ion implantation using a resist pattern in which an opening corresponding to a portion having the maximum potential is formed and a resist pattern in which an opening corresponding to the element isolation region other than the portion having the maximum potential is formed The manufacturing method of the solid-state image sensor of Claim 4 characterized by the above-mentioned. 最大ポテンシャルとなる部位以外の前記素子分離領域部に対応する開口部が形成されたレジストパターンを用いてイオン注入し、最大ポテンシャルとなる部位にはイオン注入しないことを特徴とする請求項４に記載の固体撮像素子の製造方法。   5. The ion implantation is performed using a resist pattern in which an opening corresponding to the element isolation region other than the portion having the maximum potential is formed, and the ions are not implanted into the portion having the maximum potential. Manufacturing method of the solid-state image sensor. 最大ポテンシャルとなる部位に対応する位置に、前記素子分離領域部の最大ポテンシャルとなる部位以外の面積よりも小面積の開口部を有するレジストパターンを用いてイオン注入することを特徴とする請求項４に記載の固体撮像素子の製造方法。   5. The ion implantation is carried out using a resist pattern having an opening having an area smaller than the area other than the portion of the element isolation region portion other than the portion having the maximum potential at a position corresponding to the portion having the maximum potential. The manufacturing method of the solid-state image sensor as described in 1 .. 前記素子分離領域部を、平面形状が長尺帯状の形状とし、
最大ポテンシャルとなる部位に対応する位置において、前記長尺帯状形状スリットの両端部を幅狭として小面積の開口部を実現したレジストパターンを用いてイオン注入することを特徴とする請求項７に記載の固体撮像素子の製造方法。 The element isolation region portion, the planar shape is a long strip shape,
8. The ion implantation is performed using a resist pattern that realizes a small-area opening by narrowing both ends of the long strip-shaped slit at a position corresponding to a portion having a maximum potential. Manufacturing method of the solid-state image sensor. 最大ポテンシャルとなる部位に対応する位置に対応して、複数の開口部が形成され、全体として小面積の開口部を実現したレジストパターンを用いてイオン注入することを特徴とする請求項７に記載の固体撮像素子の製造方法。

8. The ion implantation is performed using a resist pattern in which a plurality of openings are formed corresponding to a position corresponding to a portion having a maximum potential, and an opening having a small area as a whole is realized. Manufacturing method of the solid-state image sensor.

JP2016188536A 2016-09-27 2016-09-27 Solid-state image sensor and its manufacturing method Active JP6776079B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016188536A JP6776079B2 (en) 2016-09-27 2016-09-27 Solid-state image sensor and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016188536A JP6776079B2 (en) 2016-09-27 2016-09-27 Solid-state image sensor and its manufacturing method

Publications (2)

Publication Number Publication Date
JP2018056240A true JP2018056240A (en) 2018-04-05
JP6776079B2 JP6776079B2 (en) 2020-10-28

Family

ID=61837080

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016188536A Active JP6776079B2 (en) 2016-09-27 2016-09-27 Solid-state image sensor and its manufacturing method

Country Status (1)

Country Link
JP (1) JP6776079B2 (en)

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013084742A (en) * 2011-10-07 2013-05-09 Canon Inc Photoelectric conversion device and imaging system
JP2013149740A (en) * 2012-01-18 2013-08-01 Canon Inc Imaging apparatus and imaging system including imaging apparatus
JP2013149743A (en) * 2012-01-18 2013-08-01 Canon Inc Imaging device and imaging system
JP2013149742A (en) * 2012-01-18 2013-08-01 Canon Inc Imaging device and imaging system
JP2014086462A (en) * 2012-10-19 2014-05-12 Nikon Corp Solid state image sensor, image pick-up device and manufacturing method of solid state image sensor
JP2014116472A (en) * 2012-12-10 2014-06-26 Canon Inc Solid-state image pickup device and method for manufacturing the same
JP2015012175A (en) * 2013-06-28 2015-01-19 キヤノン株式会社 Method for manufacturing photoelectric conversion device, photoelectric conversion device, and imaging system
JP2015012174A (en) * 2013-06-28 2015-01-19 キヤノン株式会社 Photoelectric conversion device, and imaging system
JP2015228467A (en) * 2014-06-02 2015-12-17 キヤノン株式会社 Photoelectric conversion device and imaging system
JP2016062914A (en) * 2014-09-12 2016-04-25 株式会社東芝 Solid-state imaging apparatus and method for manufacturing solid-state imaging apparatus
JP2016225597A (en) * 2015-06-03 2016-12-28 キヤノン株式会社 Solid-state image sensor and camera
JP2017212351A (en) * 2016-05-26 2017-11-30 キヤノン株式会社 Imaging device

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013084742A (en) * 2011-10-07 2013-05-09 Canon Inc Photoelectric conversion device and imaging system
JP2013149740A (en) * 2012-01-18 2013-08-01 Canon Inc Imaging apparatus and imaging system including imaging apparatus
JP2013149743A (en) * 2012-01-18 2013-08-01 Canon Inc Imaging device and imaging system
JP2013149742A (en) * 2012-01-18 2013-08-01 Canon Inc Imaging device and imaging system
JP2014086462A (en) * 2012-10-19 2014-05-12 Nikon Corp Solid state image sensor, image pick-up device and manufacturing method of solid state image sensor
JP2014116472A (en) * 2012-12-10 2014-06-26 Canon Inc Solid-state image pickup device and method for manufacturing the same
JP2015012175A (en) * 2013-06-28 2015-01-19 キヤノン株式会社 Method for manufacturing photoelectric conversion device, photoelectric conversion device, and imaging system
JP2015012174A (en) * 2013-06-28 2015-01-19 キヤノン株式会社 Photoelectric conversion device, and imaging system
JP2015228467A (en) * 2014-06-02 2015-12-17 キヤノン株式会社 Photoelectric conversion device and imaging system
JP2016062914A (en) * 2014-09-12 2016-04-25 株式会社東芝 Solid-state imaging apparatus and method for manufacturing solid-state imaging apparatus
JP2016225597A (en) * 2015-06-03 2016-12-28 キヤノン株式会社 Solid-state image sensor and camera
JP2017212351A (en) * 2016-05-26 2017-11-30 キヤノン株式会社 Imaging device

Also Published As

Publication number Publication date
JP6776079B2 (en) 2020-10-28

Similar Documents

Publication Publication Date Title
TWI597832B (en) Bsi cmos image sensor with improved phase detecting pixel and method of the same
TWI605297B (en) Image sensor and imaging system with symmetric multi-pixel phase-difference detectors, and associated detecting methods
JP5814626B2 (en) Photoelectric conversion device and method of manufacturing photoelectric conversion device
JP6141024B2 (en) Imaging apparatus and imaging system
KR102197476B1 (en) Image sensor
US9313431B2 (en) Image sensor
US9040895B2 (en) Photoelectric conversion apparatus and imaging system using the same
JP6366285B2 (en) Solid-state imaging device
US20110074991A1 (en) Solid-state image device and method of manufacturing the same
US20160295144A1 (en) Semiconductor device
JP2017054966A (en) Method of manufacturing semiconductor device and semiconductor device
KR102539389B1 (en) Solid-state image sensor
JP2013182943A (en) Method of manufacturing solid state imaging device
JP6776079B2 (en) Solid-state image sensor and its manufacturing method
JP5037922B2 (en) Solid-state imaging device
JP2012124213A (en) Solid state imaging device
KR20080104589A (en) Cmos image sensor layout for removing a difference of gr and gb sensitivity
JP6804140B2 (en) Solid-state image sensor
US10804308B2 (en) Image sensing device including noise blocking structure
JP2013145933A (en) Solid state imaging element, solid state imaging device and electronic apparatus
KR100802303B1 (en) Image sensor fabricating method
JP2013125933A (en) Solid-state imaging device and camera module
JP6178835B2 (en) Solid-state imaging device and camera
JP2015146442A (en) Solid-state imaging device, and manufacturing method therefor, electronic apparatus
JP2005353799A (en) Linear sensor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190805

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20190805

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200721

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200923

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201006

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201007

R150 Certificate of patent or registration of utility model

Ref document number: 6776079

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250