JP2018055239A - Image forming apparatus, power supply path forming circuit, and power supply path forming method - Google Patents
Image forming apparatus, power supply path forming circuit, and power supply path forming method Download PDFInfo
- Publication number
- JP2018055239A JP2018055239A JP2016188101A JP2016188101A JP2018055239A JP 2018055239 A JP2018055239 A JP 2018055239A JP 2016188101 A JP2016188101 A JP 2016188101A JP 2016188101 A JP2016188101 A JP 2016188101A JP 2018055239 A JP2018055239 A JP 2018055239A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- power supply
- power source
- reset
- reset signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Accessory Devices And Overall Control Thereof (AREA)
- Power Sources (AREA)
Abstract
Description
本発明は、画像形成装置、電源供給経路形成回路、及び電源供給経路形成方法に関する。 The present invention relates to an image forming apparatus, a power supply path forming circuit, and a power supply path forming method.
従来、電子写真式の画像形成装置では、現像器(又はドラムセットとも呼称される)内の感光体ドラムを一様に帯電させて初期化し、この感光体ドラム上に光書込みによって潜像を形成し、この潜像をトナーカートリッジからのトナーによってトナー像化(現像)して、そのトナー像を直接又は間接に被印刷媒体に転写して定着器で定着させる。 Conventionally, in an electrophotographic image forming apparatus, a photosensitive drum in a developing unit (also called a drum set) is uniformly charged and initialized, and a latent image is formed on the photosensitive drum by optical writing. The latent image is converted into a toner image (development) with toner from the toner cartridge, and the toner image is directly or indirectly transferred to a printing medium and fixed by a fixing device.
上述した画像形成装置において、印刷動作を行う通常動作時には、画像形成を行う装置本体にメイン電源から電源が供給され、印刷動作を行わないスリープモード(省電力モード)などの待機時には、省電力化のために、装置本体の動作を停止するとともに、印刷要求などの外部要求に応じて待機状態から動作状態に復帰するために必要となる一部の回路のみに、メイン電源に代えてサブ電源から電源が供給されるように構成されている(例えば特許文献1、2参照)。
In the image forming apparatus described above, power is supplied from the main power supply to the main body of the image forming apparatus during the normal operation for performing the printing operation, and power is saved during standby such as a sleep mode (power saving mode) in which the printing operation is not performed. For this reason, the operation of the main body of the apparatus is stopped, and only a part of the circuits necessary for returning from the standby state to the operating state in response to an external request such as a print request is supplied from the sub power source instead of the main power source. The power is supplied (see, for example,
しかしながら、電源装置には、メイン電源のみを備える電源装置と、メイン電源とサブ電源を備える電源装置とがある。図12(a)、(b)は、従来技術による、電源装置と画像形成装置のエンジン制御部とを専用のハーネスで接続する場合の構成を示すブロック図である。図12(a)に示すように、スリープモードがある電源回路Aの場合、すなわち電源回路Aがメイン電源1とサブ電源2を備えている場合には、電源回路A専用のハーネス5で、電源回路Aと画像形成装置のエンジン制御部Aとが接続される。すなわち、電源回路A専用のハーネス5を介して、電源回路Aのメイン電源1がエンジン制御部Aのメイン電源駆動回路3に接続され、電源回路Aのサブ電源2がエンジン制御部Aのサブ電源駆動回路4に接続される。
However, the power supply device includes a power supply device having only a main power supply and a power supply device having a main power supply and a sub power supply. 12A and 12B are block diagrams illustrating a configuration in the case where the power supply device and the engine control unit of the image forming apparatus are connected by a dedicated harness according to the conventional technology. As shown in FIG. 12A, in the case of the power supply circuit A having the sleep mode, that is, when the power supply circuit A includes the
一方、図12(b)に示すように、スリープモードがない電源回路Bの場合、すなわち電源回路Bがメイン電源1のみを備えている場合には、電源回路B専用のハーネス6で、画像形成装置のエンジン制御部Aが接続される。すなわち、電源回路B専用のハーネス6を介して、電源回路Aのメイン電源1がエンジン制御部Aのメイン電源駆動回路3とサブ電源駆動回路4とに接続される。
On the other hand, as shown in FIG. 12B, in the case of the power supply circuit B without the sleep mode, that is, when the power supply circuit B includes only the
図13(a)、(b)は、従来技術による、電源装置と画像形成装置とを接続する際に、画像形成装置側に電源回路の構成に適合したボードを使用する場合の構成を示すブロック図である。図13(a)に示すように、スリープモードがある電源回路Aの場合、すなわち電源回路Aがメイン電源1とサブ電源2を備えている場合には、画像形成装置に、電源回路Aの構成に適合した電源回路A専用ボード7からなるエンジン制御部Aを用意する。エンジン制御部Aでは、メイン電源駆動回路3とサブ電源駆動回路4との電源供給ラインが別体となっている。この場合、電源回路Aのメイン電源1をエンジン制御部Aのメイン電源駆動回路3に接続し、電源回路Aのサブ電源2をエンジン制御部Aのサブ電源駆動回路4と接続すればよい。
FIGS. 13A and 13B are block diagrams showing a configuration in the case where a board suitable for the configuration of the power supply circuit is used on the image forming apparatus side when connecting the power supply apparatus and the image forming apparatus according to the prior art. FIG. As shown in FIG. 13A, when the power supply circuit A has a sleep mode, that is, when the power supply circuit A includes the
一方、図13(b)に示すように、スリープモードがない電源回路Bの場合、すなわち電源回路Bがメイン電源のみを備えている場合には、画像形成装置に、電源回路Bの構成に適合した電源回路B専用ボード8からなるエンジン制御部Bを用意する。エンジン制御部Bでは、メイン電源駆動回路3とサブ電源駆動回路4との電源供給ラインがボード内で接続されている。この場合、電源回路Bのメイン電源1をエンジン制御部Bに接続すれば、メイン電源1がエンジン制御部Bのメイン電源駆動回路3とサブ電源駆動回路4とに接続されることになる。
On the other hand, as shown in FIG. 13B, when the power supply circuit B has no sleep mode, that is, when the power supply circuit B includes only the main power supply, the image forming apparatus conforms to the configuration of the power supply circuit B. An engine control unit B comprising the power circuit B
上述したように、上述した従来技術では、異なる電源仕様の電源回路に応じて専用のハーネスや、専用のボードを用意する必要があり、コストアップにつながるとともに、生産性及び保守等に劣るという問題がある。 As described above, in the above-described conventional technology, it is necessary to prepare a dedicated harness and a dedicated board according to power supply circuits having different power specifications, which leads to an increase in cost and inferior productivity and maintenance. There is.
そこで本発明は、電源仕様が異なる電源回路のいずれにも容易に適合させることを目的とする。 Accordingly, an object of the present invention is to easily adapt to any power supply circuit having different power supply specifications.
この発明に係る画像形成装置は、少なくとも1つ以上の電源回路を備える電源装置と当該電源装置に接続される複数の電源駆動回路とを備える画像形成装置であって、前記電源装置の電源仕様を判定する判定手段と、前記判定手段による判定結果に基づいて前記少なくとも1つ以上の電源回路と前記複数の電源駆動回路との接続回路を形成する回路形成手段と、を備えることを特徴とする。 An image forming apparatus according to the present invention is an image forming apparatus including a power supply device including at least one power supply circuit and a plurality of power supply drive circuits connected to the power supply device, wherein the power supply specifications of the power supply device are And a circuit forming unit configured to form a connection circuit between the at least one power supply circuit and the plurality of power supply driving circuits based on a determination result by the determination unit.
この発明に係る電源供給経路形成回路は、電源装置が備える少なくとも1つ以上の電源回路と複数の電源駆動回路との接続回路を形成する電源供給経路形成回路であって、前記電源装置の電源仕様を判定する判定手段と、前記判定手段による判定結果に基づいて前記少なくとも1つ以上の電源回路と前記複数の電源駆動回路との接続回路を形成する回路形成手段と、を備えることを特徴とする。 A power supply path forming circuit according to the present invention is a power supply path forming circuit that forms a connection circuit between at least one power supply circuit and a plurality of power supply driving circuits included in the power supply apparatus, and the power supply specifications of the power supply apparatus And a circuit forming means for forming a connection circuit between the at least one power supply circuit and the plurality of power supply drive circuits based on a determination result by the determination means. .
この発明に係る電源供給経路形成方法は、電源装置が備える少なくとも1つ以上の電源回路と複数の電源駆動回路との接続回路を形成する電源供給経路形成方法であって、前記電源装置の電源仕様を判定するステップと、前記判定の結果に基づいて前記少なくとも1つ以上の電源回路と前記複数の電源駆動回路との接続回路を形成するステップと、を含むことを特徴とする。 A power supply path forming method according to the present invention is a power supply path forming method for forming a connection circuit between at least one power supply circuit provided in a power supply device and a plurality of power supply drive circuits, and the power supply specification of the power supply device And a step of forming a connection circuit between the at least one power supply circuit and the plurality of power supply drive circuits based on a result of the determination.
この発明によれば、電源仕様が異なる電源回路のいずれにも容易に適合させることができる。 According to the present invention, it is possible to easily adapt to any power supply circuit having different power supply specifications.
以下、本発明の実施の形態を、図面を参照して説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
図1は、本発明の実施形態による画像形成装置の制御システム10の構成を示すブロック図である。画像形成装置の制御システム10は、インターフェイスコントローラ(以下、I/F(Interface)コントローラと記す)20と、エンジン制御部30と、を備え、LAN(Local Area Network)及びUSB(Universal Serial Bus)を介してPC(Personal Computer)101やプリンタサーバ102等のホスト機器100と互いに接続されている。
FIG. 1 is a block diagram showing a configuration of a
ユーザがPC101を操作して所望の印刷対象を印刷する指示を所定のアプリケーションを介して行うと、PC101は、印刷対象の印刷データをコマンドデータに変換して、スプーラに一旦保存する。PC101と画像形成装置とがUSBで接続されている場合は、スプーラに保存されたコマンドデータは、スプーラから直接画像形成装置に送信される。一方、PC101とネットワークで接続されているプリンタサーバ102経由で印刷を行う場合は、PC101においてスプーラに保存されたコマンドデータは、プリンタサーバ102内のスプーラへ転送され、プリンタサーバ102内のスプーラから画像形成装置に送信される。
When the user operates the PC 101 to give an instruction to print a desired print target via a predetermined application, the PC 101 converts the print data to be printed into command data and temporarily stores it in the spooler. When the PC 101 and the image forming apparatus are connected by USB, the command data stored in the spooler is transmitted directly from the spooler to the image forming apparatus. On the other hand, when printing is performed via the
I/Fコントローラ20は、受信制御部21と、ROM(Read Only Memory)22と、フォントROM23と、表示制御部24と、ビデオI/F制御部25と、メモリ26(標準RAM(Random Access Memory)26a及び拡張RAM26b)と、圧縮/伸張制御部27と、MPU(Micro Processing Unit)28と、を備える。
The I /
受信制御部21は、ホスト機器100から送信されたコマンドデータを受信し、受信バッファとして機能するメモリ26にDMA(Direct Memory Access)転送する。メモリ26に転送され、保存されたコマンドデータは、MPU28の制御に従って解析され、ビデオデータ(ビットマップデータ)に変換されて、メモリ26の描画エリアに描画される。
The
ビデオデータの描画が完了すると、ビデオI/F制御部25は、印刷の開始をエンジン制御部(印刷制御部)30に指示する。すると、描画エリアのビデオデータは、圧縮/伸張制御部27によって圧縮及び伸張され、エンジン制御部30からの水平同期信号(HSYNC)に同期して1走査ライン毎にビデオI/F制御部25からエンジン制御部30にDMA転送される。
When the drawing of the video data is completed, the video I /
また、ビデオI/F制御部25は、給紙口の選択や解像度などの指定や、ジャムなど状態の受信も行う。受信された情報(指定や状態)は、受信制御部21によってホスト機器100に通知される。
The video I /
表示制御部24は、各種のパターン(文字や記号を含む)や画像を、例えば、LCD(Liquid Crystal Display)等の表示パネルに表示する。表示制御部24は、例えば、画像形成装置の状態を表す情報を表示パネルに表示して、トナーの残量、用紙の残量、ジャム等のような画像形成装置の状態をユーザに報知する。
The
MPU28は、システムバスを介してI/Fコントローラ20の各部と接続され、各部の動作を制御する。MPU28は、メモリ26をワークメモリとして用いながら、ROM22に記憶されている制御プログラムやフォントROM23に記憶されているプリンタフォント等を読み出し、適宜、実行する。
The MPU 28 is connected to each part of the I /
一方、エンジン制御部(印刷制御部)30は、ASIC31と、MPU32と、定着制御部33と、高圧制御部34と、電源供給判定部35と、を備える。ASIC31は、印刷ヘッド制御部311とモータ制御部312とを備え、それぞれ印刷ヘッド部40とメインモータ41とを制御する。印刷ヘッド制御部311は、4色のトナー用の画像形成ユニットのそれぞれが有する印刷ヘッド部40を制御して、要求された印刷処理を実行する。具体的に説明すると、印刷ヘッド制御部311は、印刷用紙への出力を要求されると、走査ラインのタイミングを制御しながら出力すべきビデオデータを印刷ヘッド部40に送信して静電潜像を感光体ドラム上に形成することにより、要求に従った印刷出力処理を実行する。
On the other hand, the engine control unit (printing control unit) 30 includes an
モータ制御部312は、複数のメインモータ41に駆動信号を出力してメインモータ41を回転させ、給紙部から用紙を搬送させる。ここで、メインモータ41とは、ドラム駆動モータ、トナー供給モータ、ベルト駆動モータ、給紙モータ、定着モータ等の画像形成装置が備える各種モータを表す。また、モータ制御部312は、画像形成可能な位置に用紙の印刷開始位置が到達すると、その旨をI/Fコントローラ20に通知する。
The
また、ASIC31は、紙ソレノイドや待機クラッチ等、各種の負荷42の駆動を制御する。その他にも、ASIC31は、印刷用紙の有無、印刷用紙のサイズ、トレイの開閉等を検知する各種のセンサ43による検出信号を取得し、印刷ヘッド部40やメインモータ41の制御に反映させる。
The
センサ43は、各種センサから構成され、各々、検出信号をエンジン制御部30に供給する。エンジン制御部30は、取得した検出信号を印刷ヘッド部40やメインモータ41の制御に反映させる。センサ43は、例えば、印刷用紙の有無、印刷用紙のサイズ、トレイの開閉等を検知するセンサを含んで構成してもよい。
The
MPU32は、不図示のROM及びRAMをワークメモリとして用いながらエンジン制御部30内の各部の動作を制御する制御手段として機能する。MPU32の内部又は外部には不図示のクロック(例えば周波数が100MHzのクロック)が設置され、MPU32は、このクロックから供給されるクロックパルスを介してエンジン制御部30内の各部に制御信号を送る。
The
また、MPU32は、不図示の定着部に配設された定着サーミスタ44から加熱ローラの検出温度の情報を取得し、定着制御部33は、取得した検出温度を参照しながら、加熱ローラに配設された定着ヒータ45に温度制御信号を出力する。さらに、高圧制御部34は、高圧部46に高電圧制御信号を出力する。
Further, the
電源供給判定部35は、接続された電源回路200に対して、サブ電源2の有無を判定し、メイン電源1及びサブ電源2がある場合には、メイン電源1をメイン電源駆動回路3に接続し、サブ電源2をサブ電源駆動回路4に接続する一方、サブ電源2がない場合には、メイン電源1をメイン電源駆動回路3及びサブ電源駆動回路4に供給する。なお、上記電源回路200は、メイン電源1及びサブ電源2を備える電源回路Aか、メイン電源1のみを備える電源回路Bのどちらかである。
The power
図2、及び図3(a)〜(c)は、本発明の実施形態による電源回路A、Bとエンジン制御部30との接続例を示すブロック図である。図2には、メイン電源1及びサブ電源2を備える電源回路Aが接続された場合を示している。この場合、電源供給判定部35は、サブ電源があると判定し、メイン電源1をメイン電源駆動回路3に接続し、サブ電源2をサブ電源駆動回路4に接続する。
2 and FIGS. 3A to 3C are block diagrams showing connection examples of the power supply circuits A and B and the
図3(a)には、メイン電源1のみを備える電源回路Bが接続された場合を示している。この場合、電源供給判定部35は、自動検出回路によって、サブ電源2がないと判定し、メイン電源1をメイン電源駆動回路3及びサブ電源駆動回路4に接続する。図3(b)には、図3(a)と同様に、メイン電源1のみを備える電源回路Bが接続された場合を示しているが、この場合、電源供給判定部35は、ハード及びファームによって、サブ電源2がないと判定し、メイン電源1をメイン電源駆動回路3及びサブ電源駆動回路4に接続する。さらに、図3(c)には、図3(a)、(b)と同様に、メイン電源1のみを備える電源回路Bが接続された場合を示している。この場合、電源供給判定部35は、CPU検出によって、サブ電源2がないと判定し、メイン電源1をメイン電源駆動回路3及びサブ電源駆動回路4に接続する。
FIG. 3A shows a case where a power supply circuit B including only the
本発明による電源供給判定部35は、次の4通りの電源仕様の判定方法、及び構成を実現するように構成されている。ここで、保持回路は、例えばデータフリップフロップ回路、ラッチ回路などである。
(1)リセット回路と保持回路による電源仕様の自動判定、接続制御。
(2)リセット回路と保持回路、及びCPUポートによる電源仕様の判定、接続制御。
(3)CPUによる電源仕様の判定、及び保持回路による接続制御。
(4)CPUによる電源仕様の判定、及びCPUポートによる接続制御。
以下、上記4通りの電源仕様の判定方法、及び構成について詳細に説明する。
The power
(1) Automatic determination of power supply specifications and connection control by a reset circuit and a holding circuit.
(2) Power supply specification determination and connection control by a reset circuit, a holding circuit, and a CPU port.
(3) Determination of power supply specifications by the CPU and connection control by the holding circuit.
(4) Power supply specification determination by the CPU and connection control by the CPU port.
Hereinafter, the determination method and configuration of the above four power supply specifications will be described in detail.
A.第1実施形態
図4は、本発明の第1実施形態による電源供給判定部35aの構成を示す回路図である。なお、図1乃至図3に対応する部分には同一の符号をつけて説明を省略する。本第1実施形態では、上述した、(1)リセット回路とラッチ回路による電源仕様の自動判定、接続制御を実現する。
A. First Embodiment FIG. 4 is a circuit diagram showing a configuration of a power
リセット回路50は、5VSが印加されると、リセット解除遅延時間=50ms後に出力OUTの5VSRESを「H」とする。リセット回路51は、5VMが印加されると、リセット解除遅延時間=50ms後に出力OUTの5VMRESを「H」とする。また、リセット回路52は、5VMが印加されると、リセット解除遅延時間=100ms後に出力OUTを「H」とする。5VMRESは、NOT回路LV2を介してラッチ回路53のD端子に入力される。
When 5 VS is applied, the
ラッチ回路(DFF)53は、D端子の入力状態をCLK端子の入力信号の立ち上がりタイミングでラッチする。すなわち、ラッチ回路(DFF)53は、リセット回路50の出力OUTの反転状態(5VSRESの状態(「H」又は「L」))を、リセット回路52の出力OUTの立ち上がりタイミングでラッチする。
The latch circuit (DFF) 53 latches the input state of the D terminal at the rising timing of the input signal of the CLK terminal. That is, the latch circuit (DFF) 53 latches the inversion state (5VSRES state (“H” or “L”)) of the output OUT of the
ラッチ回路(DFF)53の出力Qは、NOT回路54を介してFET55のゲートGに供給される。FET55は、Pチャネルであり、ゲートGが「H」でOFF、「L」でONとなる。したがって、ラッチ回路(DFF)53の出力Qが「L」の場合、NOT回路54を介しているので、ゲートGは「H」となり、FET55はOFFとなる。FET55がOFFの場合には、メイン電源1からのメイン電圧5VMは、サブ電源駆動回路4には供給されない。一方、ラッチ回路(DFF)53の出力Qが「H」の場合、NOT回路54を介しているので、ゲートGは「L」となり、FET55はONとなる。FET55がONの場合には、メイン電源1からのメイン電圧5VMは、サブ電源駆動回路4に供給される。
The output Q of the latch circuit (DFF) 53 is supplied to the gate G of the
図5(a)、(b)は、本第1実施形態による電源供給判定部35aの動作を説明するためのタイミングチャートである。
まず、メイン電源1、及びサブ電源2の双方を備える電源回路Aが接続された場合の動作について図5(a)を参照して説明する。メイン電源1、及びサブ電源2がある場合、まず、サブ電源2からのサブ電圧5VSが立ち上がり、その400ms後にメイン電源1からのメイン電圧5VMが立ち上がる。サブ電圧5VSが立ち上がると、その50ms後に、リセット回路50の出力OUT(5VSRES)が「H」となり、NOT回路LV2を介して、ラッチ回路53のD端子が「L」となる。
5A and 5B are timing charts for explaining the operation of the power
First, the operation when the power supply circuit A including both the
一方、メイン電圧5VMが立ち上がると、その50ms後に、リセット回路51の出力OUT(5VMRES)が「H」となり、ラッチ回路53の/CLR端子が「H」となる。さらに、メイン電圧5VMが立ち上がってから100ms後に、リセット回路52の出力OUTが「H」となり、ラッチ回路53のCLK端子が「H」となる。このとき、ラッチ回路53では、CLK端子が「H」となる立ち上がりタイミングで、D端子の「L」がラッチされ、Q端子に出力される。ラッチ回路53のQ端子の出力「L」は、NOT回路54で反転されて、FET55のゲートGに「H」として供給されるので、FET55は、OFFとなり、サブ電源駆動回路4には、サブ電源2からサブ電圧5VSが供給される。
On the other hand, when the main voltage 5VM rises, 50 ms later, the output OUT (5VMRES) of the
次に、メイン電源1のみを備える電源回路Bが接続された場合の動作について図5(b)を参照して説明する。メイン電源1だけの場合、サブ電源2のサブ電圧5VSが供給されないので、リセット回路50の出力OUT(5VSRES)が「L」となり、NOT回路LV2を介して、ラッチ回路53のD端子を「H」としている。
Next, the operation when the power supply circuit B including only the
この状態で、メイン電源1からのメイン電圧5VMが立ち上がると、その50ms後に、リセット回路51の出力OUT(5VMRES)が「H」となり、ラッチ回路53の/CLR端子が「H」となる。また、サブ電圧5VSが立ち上がると、その100ms後に、リセット回路52の出力OUTが「H」となり、ラッチ回路53のCLK端子が「H」となる。
In this state, when the main voltage 5VM from the
このとき、ラッチ回路53では、CLK端子が「H」となる立ち上がりタイミングで、D端子の「H」がラッチされ、Q端子に出力される。ラッチ回路53のQ端子の出力「H」は、NOT回路54で反転されて、FET55のゲートGに「L」として供給されるので、FET55は、ONとなり、その50ms後に、サブ電源駆動回路4には、メイン電源1からサブ電圧5VMが供給される。
At this time, in the
B.第2実施形態
図6は、本発明の第2実施形態による電源供給判定部35bの構成を示す回路図である。なお、図1乃至図4に対応する部分には同一の符号をつけて説明を省略する。本第2実施形態では、上述したように、(2)リセット回路とラッチ回路、及びCPUポートによる電源仕様の判定、接続制御を実現する。
B. Second Embodiment FIG. 6 is a circuit diagram showing a configuration of a power
図6に示すように、電源供給判定部35bは、上述した第1実施形態の構成に対して、リセット回路52を省き、CPU56を設けている。CPU56は、リセット回路51の出力OUT(5VMRES)を監視しており、メイン電源1のメイン電圧5VMが供給されてリセット回路51の出力OUT(5VMRES)が「H」になると、ラッチ回路53のCLK端子を「H」にする。その他の動作は第1実施形態と同様である。
As illustrated in FIG. 6, the power
図7(a)、(b)は、本第2実施形態による電源供給判定部35bの動作を説明するためのタイミングチャートである。
まず、メイン電源1、及びサブ電源2の双方を備える電源回路Aが接続された場合の動作について図7(a)を参照して説明する。メイン電源1、及びサブ電源2がある場合、まず、サブ電源2からのサブ電圧5VSが立ち上がり、その400ms後にメイン電源1からのメイン電圧5VMが立ち上がる。サブ電圧5VSが立ち上がると、その50ms後に、リセット回路50の出力OUT(5VSRES)が「H」となり、NOT回路LV2を介して、ラッチ回路53のD端子が「L」となる。
FIGS. 7A and 7B are timing charts for explaining the operation of the power
First, the operation when the power supply circuit A including both the
一方、メイン電圧5VMが立ち上がると、その50ms後に、リセット回路51の出力OUT(5VMRES)が「H」となり、ラッチ回路53の/CLR端子が「H」となる。また、リセット回路51の出力OUT(5VMRES)が「H」になると、CPU56は、所定の時間Tms(例えば、50ms)後に、ラッチ回路53のCLK端子を「H」にする。
On the other hand, when the main voltage 5VM rises, 50 ms later, the output OUT (5VMRES) of the
このとき、ラッチ回路53では、CLK端子が「H」となる立ち上がりタイミングで、D端子の「L」がラッチされ、Q端子に出力される。ラッチ回路53のQ端子の出力「L」は、NOT回路54で反転されて、FET55のゲートGに「H」として供給されるので、FET55は、OFFとなり、サブ電源駆動回路4には、サブ電源2からサブ電圧5VSが供給される。
At this time, in the
次に、メイン電源1のみを備える電源回路Bが接続された場合の動作について図7(b)を参照して説明する。メイン電源1だけの場合、サブ電源2のサブ電圧5VSが供給されないので、リセット回路50の出力OUT(5VSRES)が「L」となり、NOT回路LV2を介して、ラッチ回路53のD端子を「H」としている。
Next, an operation when the power supply circuit B including only the
この状態で、メイン電源1からのメイン電圧5VMが立ち上がると、その50ms後に、リセット回路51の出力OUT(5VMRES)が「H」となり、ラッチ回路53の/CLR端子が「H」となる。また、リセット回路51の出力OUT(5VMRES)が「H」になると、CPU56は、所定の時間Tms(例えば、50ms)後に、ラッチ回路53のCLK端子を「H」とする。
In this state, when the main voltage 5VM from the
このとき、ラッチ回路53では、CLK端子が「H」となる立ち上がりタイミングで、D端子の「H」がラッチされ、Q端子に出力される。ラッチ回路53のQ端子の出力「H」は、NOT回路54で反転されて、FET55のゲートGに「L」として供給されるので、FET55は、ONとなり、その50ms後に、サブ電源駆動回路4には、メイン電源1からサブ電圧5VMが供給される。
At this time, in the
C.第3実施形態
図8は、本発明の第3実施形態による電源供給判定部35cの構成を示す回路図である。なお、図1乃至図4に対応する部分には同一の符号をつけて説明を省略する。本第2実施形態では、上述したように、(3)CPUによる電源仕様の判定、及びラッチ回路による接続制御を実現する。
C. Third Embodiment FIG. 8 is a circuit diagram showing a configuration of a power
図8に示すように、電源供給判定部35cは、第2実施形態の構成に対して、リセット回路50の出力OUT(5VSRES)を開放とし、ラッチ回路53のD端子は、NOT回路LV2を介してプルダウンすることで常時「H」となっている。CPU56は、リセット回路50の出力OUT(5VSRES)とリセット回路51の出力OUT(5VMRES)を監視している。CPU56は、サブ電源2のサブ電圧5VSが供給されてリセット回路50の出力OUT(5VSRES)が「H」になると、ラッチ回路53のCLK端子を「L」のままとする。一方、CPU56は、リセット回路50の出力OUT(5VSRES)が「L」のままで、メイン電源1のメイン電圧5VMが供給されてリセット回路51の出力OUTが「H」になると、そのタイミングでラッチ回路53のCLK端子を「H」にする。
As shown in FIG. 8, the power
図9(a)、(b)は、本第3実施形態による電源供給判定部35cの動作を説明するためのタイミングチャートである。
まず、メイン電源1、及びサブ電源2の双方を備える電源回路Aが接続された場合の動作について図9(a)を参照して説明する。メイン電源1、及びサブ電源2がある場合、まず、サブ電源2からのサブ電圧5VSが立ち上がり、その400ms後にメイン電源1からのメイン電圧5VMが立ち上がる。サブ電圧5VSが立ち上がると、その50ms後に、リセット回路50の出力OUT(5VSRES)が「H」となる。
FIGS. 9A and 9B are timing charts for explaining the operation of the power
First, the operation when the power supply circuit A including both the
一方、メイン電圧5VMが立ち上がると、その50ms後に、リセット回路51の出力OUT(5VMRES)が「H」となり、ラッチ回路53の/CLR端子が「H」となる。また、リセット回路51の出力OUT(5VMRES)が「H」となると、CPU56は、リセット回路50の出力OUTが「H」であるので(サブ電源2が存在するので)、ラッチ回路53のCLK端子を「L」のままとする。
On the other hand, when the main voltage 5VM rises, 50 ms later, the output OUT (5VMRES) of the
このとき、ラッチ回路53では、CLK端子が「L」のままなので、Q端子の「L」を維持する。ラッチ回路53のQ端子の出力「L」は、NOT回路54で反転されて、FET55のゲートGに「H」として供給されるので、FET55は、OFFとなり、サブ電源駆動回路4には、サブ電源2からサブ電圧5VSが供給される。
At this time, in the
次に、メイン電源1のみを備える電源回路Bが接続された場合の動作について図9(b)を参照して説明する。メイン電源1だけの場合、サブ電源2のサブ電圧5VSが供給されないので、リセット回路50の出力OUT(5VSRES)が「L」となる。この状態で、メイン電源1からのメイン電圧5VMが立ち上がると、その50ms後に、リセット回路51の出力OUT(5VMRES)が「H」となり、ラッチ回路53の/CLR端子が「H」となる。
Next, the operation when the power supply circuit B including only the
CPU56は、上記リセット回路50の出力OUT(5VSRES)が「L」のままで、リセット回路51の出力OUT(5VMRES)が「H」になったので、所定の時間Tms(例えば、50ms)後に、ラッチ回路53のCLK端子を「H」とする。
Since the output OUT (5VSRES) of the
このとき、ラッチ回路53では、CLK端子が「H」となる立ち上がりタイミングで、D端子の「H」がラッチされ、Q端子に出力される。ラッチ回路53のQ端子の出力「H」は、NOT回路54で反転されて、FET55のゲートGに「L」として供給されるので、FET55は、ONとなり、その50ms後に、サブ電源駆動回路4には、メイン電源1からサブ電圧5VMが供給される。
At this time, in the
D.第4実施形態
図10は、本発明の第4実施形態による電源供給判定部35cの構成を示す回路図である。なお、図1乃至図4に対応する部分には同一の符号をつけて説明を省略する。本第4実施形態では、上述したように、(4)CPUによる電源仕様の判定、及びCPUポートによる接続制御を実現する。
D. Fourth Embodiment FIG. 10 is a circuit diagram showing a configuration of a power
図10に示すように、電源供給判定部35dは、リセット回路50の出力OUT(5VSRES)を開放することに加え、リセット回路51の出力OUT(5VMRES)を開放し、さらに、ラッチ回路53を取り除く。CPU56は、リセット回路50の出力OUTとリセット回路51の出力OUTを監視している。CPU56は、基本的に出力ポートを「L」とし、サブ電源2のサブ電圧5VSが供給されてリセット回路50の出力OUT(5VSRES)が「H」になった場合には、出力ポートの「L」を維持する。一方、CPU56は、サブ電源2のサブ電圧5VSが供給されずリセット回路50の出力OUT(5VSRES)が「L」のまま、リセット回路51の出力OUT(5VMRES)が「H」になると、所定の時間Tms(例えば、50ms)後に、出力ポートを「H」とする。CPU56の出力ポートは、NOT回路54を介してFET55のゲートGに接続されているので、FET55は、CPU56の出力ポートが「L」の場合には、OFFとなり、「H」の場合には、ONとなる。
As shown in FIG. 10, in addition to releasing the output OUT (5VSRES) of the
図11(a)、(b)は、本第4実施形態による電源供給判定部35dの動作を説明するためのタイミングチャートである。
まず、メイン電源1、及びサブ電源2の双方を備える電源回路Aが接続された場合の動作について図11(a)を参照して説明する。メイン電源1、及びサブ電源2がある場合、まず、サブ電源2からのサブ電圧5VSが立ち上がり、その400ms後にメイン電源1からのメイン電圧5VMが立ち上がる。サブ電圧5VSが立ち上がると、その50ms後に、リセット回路50の出力OUT(5VSRES)が「H」となる。
FIGS. 11A and 11B are timing charts for explaining the operation of the power
First, the operation when the power supply circuit A including both the
一方、メイン電圧5VMが立ち上がると、その50ms後に、リセット回路51の出力OUT(5VMRES)が「H」となる。CPU56は、リセット回路50の出力OUT(5VSRES)が「H」になると、出力ポートの「L」を維持する。FET55は、CPU56の出力ポートが「L」の場合には、OFFとなり、サブ電源駆動回路4には、サブ電源2からサブ電圧5VSが供給される。
On the other hand, when the main voltage 5VM rises, the output OUT (5VMRES) of the
次に、メイン電源1のみを備える電源回路Bが接続された場合の動作について図11(b)を参照して説明する。メイン電源1だけの場合、サブ電源2のサブ電圧5VSが供給されないので、リセット回路50の出力OUT(5VSRES)が「L」となる。
Next, the operation when the power supply circuit B including only the
この状態で、メイン電源1からのメイン電圧5VMが立ち上がると、その50ms後に、リセット回路51の出力OUT(5VMRES)が「H」となる。CPU56は、リセット回路50の出力OUT(5VSRES)が「L」のまま、リセット回路51の出力OUT(5VMRES)が「H」になると、所定の時間Tms(例えば、50ms)後に、出力ポートを「H」とする。FET55は、CPU56の出力ポートが「H」になると、ONとなり、サブ電源駆動回路4には、メイン電源1からサブ電圧5VMが供給される。
When the main voltage 5VM from the
上述した実施形態によれば、少なくとも1つ以上の電源回路を備える電源装置が接続されると、電源装置の電源仕様を判定し、該判定結果に基づいて、メイン電源1、又はメイン電源1及びサブ電源2と、メイン電源駆動回路3、サブ電源駆動回路4との接続回路を形成するようにしたので、専用のハーネスや、専用のボードを用意することなく、電源仕様が異なる電源回路のいずれにも容易に適合させることができる。
According to the above-described embodiment, when a power supply device including at least one power supply circuit is connected, the power supply specification of the power supply device is determined, and based on the determination result, the
また、上述した実施形態によれば、メイン電源1のみ、又は、メイン電源1とサブ電源2の双方を備える電源装置が接続される場合に、電源装置の電源仕様を判定して、メイン電源1とサブ電源2の双方を備える場合には、メイン電源1をメイン電源駆動回路3に接続し、サブ電源2をサブ電源駆動回路4に接続し、メイン電源1のみを備える場合には、メイン電源1をメイン電源駆動回路3及びサブ電源駆動回路4に接続するようにしたので、専用のハーネスや、専用のボードを用意することなく、電源仕様が異なる電源回路のいずれにも容易に適合させることができる。
Further, according to the above-described embodiment, when a power supply device including only the
また、上述した実施形態によれば、リセット回路50からサブ電源2の有無に応じた出力信号5VSRESをラッチ回路53のD端子に入力し、リセット回路52から、メイン電源1からのメイン電圧5VMが供給されると「H」となる出力OUTをラッチ回路53のCLK端子に入力することで、リセット回路52からの出力OUTがCLK端子に入力されるタイミングで、ラッチ回路53によってD端子の状態をラッチし、サブ電源2の有無に応じた出力信号5VSRESに応じて、メイン電源1をメイン電源駆動回路3に接続し、サブ電源2をサブ電源駆動回路4に接続する回路を形成するか、メイン電源1をメイン電源駆動回路3及びサブ電源駆動回路4に接続する回路を形成するようにしたので、専用のハーネスや、専用のボードを用意することなく、電源仕様が異なる電源回路のいずれにも容易に適合させることができる。
Further, according to the embodiment described above, the output signal 5VSRES corresponding to the presence or absence of the
また、上述した実施形態によれば、リセット回路50からサブ電源2の有無に応じた出力信号5VSRESをラッチ回路53のD端子に入力し、CPU56によってメイン電源1からのメイン電圧5VMが供給されると「H」となる、リセット回路51の出力である5VMRESを監視し、CPU56からの5VMRESの状態に応じた出力信号をラッチ回路53のCLK端子に入力することで、CPU56からの出力信号がCLK端子に入力されるタイミングで、ラッチ回路53によってD端子の状態をラッチし、サブ電源2の有無に応じた出力信号5VSRESに応じて、メイン電源1をメイン電源駆動回路3に接続し、サブ電源2をサブ電源駆動回路4に接続する回路を形成するか、メイン電源1をメイン電源駆動回路3及びサブ電源駆動回路4に接続する回路を形成するようにしたので、専用のハーネスや、専用のボードを用意することなく、電源仕様が異なる電源回路のいずれにも容易に適合させることができる。
Further, according to the above-described embodiment, the output signal 5VSRES corresponding to the presence or absence of the
また、上述した実施形態によれば、CPU56によって、サブ電源2からのサブ電圧5VSが供給されると「H」となる、リセット回路50の出力である5VSRESと、メイン電源1からのメイン電圧5VMが供給されると「H」となる、リセット回路51の出力である5VMRESとを監視し、ラッチ回路53のD端子を「H」とし、CPU56から、リセット回路50の出力である5VSRESが「L」で、リセット回路51の出力である5VMRESが「H」になると、「H」となる出力信号をラッチ回路のCLK端子に入力することで、CPU56からの出力信号がCLK端子に入力されるタイミングで、ラッチ回路53によってD端子の状態をラッチし、サブ電源2の有無に応じた出力信号5VSRESに応じて、メイン電源1をメイン電源駆動回路3に接続し、サブ電源2をサブ電源駆動回路4に接続する回路を形成するか、メイン電源1をメイン電源駆動回路3及びサブ電源駆動回路4に接続する回路を形成するようにしたので、専用のハーネスや、専用のボードを用意することなく、電源仕様が異なる電源回路のいずれにも容易に適合させることができる。
Further, according to the above-described embodiment, the
また、上述した実施形態によれば、CPU56によって、サブ電源2からのサブ電圧5VSが供給されると「H」となる、リセット回路50の出力である5VSRESと、メイン電源1からのメイン電圧5VMが供給されると「H」となる、リセット回路51の出力である5VMRESとを監視し、サブ電源2の有無に応じた出力信号5VSRESに応じて、メイン電源1をメイン電源駆動回路3に接続し、サブ電源2をサブ電源駆動回路4に接続する回路を形成するか、メイン電源1をメイン電源駆動回路3及びサブ電源駆動回路4に接続する回路を形成するようにしたので、専用のハーネスや、専用のボードを用意することなく、電源仕様が異なる電源回路のいずれにも容易に適合させることができる。
Further, according to the above-described embodiment, the
以上、この発明のいくつかの実施形態について説明したが、この発明は、これらに限定されるものではなく、特許請求の範囲に記載された発明とその均等の範囲を含むものである。
以下に、本願出願の特許請求の範囲に記載された発明を付記する。
As mentioned above, although several embodiment of this invention was described, this invention is not limited to these, The invention described in the claim, and its equal range are included.
Below, the invention described in the claims of the present application is appended.
(付記1)
付記1に記載の発明は、少なくとも1つ以上の電源回路を備える電源装置と当該電源装置に接続される複数の電源駆動回路とを備える画像形成装置であって、前記電源装置の電源仕様を判定する判定手段と、前記判定手段による判定結果に基づいて前記少なくとも1つ以上の電源回路と前記複数の電源駆動回路との接続回路を形成する回路形成手段と、を備えることを特徴とする画像形成装置である。
(Appendix 1)
The invention according to
(付記2)
付記2に記載の発明は、前記複数の電源駆動回路は、第1の電源回路からの第1電源によって駆動する第1の電源駆動回路と、第2の電源回路からの第2電源によって駆動する第2の電源駆動回路とを備え、前記判定手段は、前記電源装置が前記第1の電源回路の他に前記第2の電源回路を備えているかを判定し、前記回路形成手段は、前記判定手段により前記第2の電源回路を備えていると判定されると、前記第1の電源回路からの前記第1電源を前記第1の電源駆動回路に供給し、前記第2の電源回路からの前記第2電源を前記第2の電源駆動回路に供給するように接続回路を形成し、前記判定手段により前記第2の電源回路を備えていないと判定された場合には、前記第1の電源回路からの前記第1電源を前記第1の電源駆動回路及び前記第2の電源駆動回路に供給するように接続回路を形成する、ことを特徴とする付記1に記載の画像形成装置である。
(Appendix 2)
According to the second aspect, the plurality of power supply driving circuits are driven by a first power supply driving circuit driven by a first power supply from the first power supply circuit and a second power supply from the second power supply circuit. A second power supply drive circuit, wherein the determination means determines whether the power supply device includes the second power supply circuit in addition to the first power supply circuit, and the circuit formation means determines the determination When it is determined by the means that the second power supply circuit is provided, the first power supply from the first power supply circuit is supplied to the first power supply drive circuit, and the second power supply circuit A connection circuit is formed so as to supply the second power supply to the second power supply driving circuit, and when the determination means determines that the second power supply circuit is not provided, the first power supply The first power supply from a circuit to the first power supply drive circuit; Forming a connection circuit to supply the serial second power driving circuit, it is an image forming apparatus according to
(付記3)
付記3に記載の発明は、前記判定手段は、前記第1の電源回路から前記第1電源が供給されると、第1リセット信号を出力する第1リセット回路と、前記第2の電源回路から前記第2電源が供給されると、第2リセット信号を出力する第2リセット回路と、前記第1リセット信号に基づいて、前記第2リセット信号を保持する保持回路と、を備え、前記回路形成手段は、前記保持回路によって保持された前記第2リセット信号に基づいて、前記第1の電源回路からの前記第1電源を前記第1の電源駆動回路に供給する接続回路か、前記第1の電源回路からの前記第1電源を前記第1の電源駆動回路及び前記第2の電源駆動回路に供給する接続回路のいずれかを選択的に形成する、ことを特徴とする付記2に記載の画像形成装置である。
(Appendix 3)
According to the third aspect of the present invention, the determination unit includes: a first reset circuit that outputs a first reset signal when the first power is supplied from the first power circuit; and the second power circuit. A circuit that includes: a second reset circuit that outputs a second reset signal when the second power is supplied; and a holding circuit that holds the second reset signal based on the first reset signal. The means may be a connection circuit that supplies the first power from the first power supply circuit to the first power supply driving circuit based on the second reset signal held by the holding circuit, or the first power supply driving circuit. The image according to
(付記4)
付記4に記載の発明は、前記判定手段は、前記第1の電源回路から前記第1電源が供給されると、第1リセット信号を出力する第1リセット回路と、前記第2の電源回路から前記第2電源が供給されると、第2リセット信号を出力する第2リセット回路と、前記第1リセット信号を監視し、前記第1リセット信号の有無に応じた出力信号を出力する制御回路と、前記制御回路の出力信号に基づいて、前記第2リセット信号を保持する保持回路と、を備え、前記回路形成手段は、前記保持回路によって保持された前記第2リセット信号に基づいて、前記第1の電源回路からの前記第1電源を前記第1の電源駆動回路に供給する接続回路か、前記第1の電源回路からの前記第1電源を前記第1の電源駆動回路及び前記第2の電源駆動回路に供給する接続回路のいずれかを選択的に形成する、ことを特徴とする付記2に記載の画像形成装置である。
(Appendix 4)
According to the fourth aspect of the invention, the determination unit includes: a first reset circuit that outputs a first reset signal when the first power is supplied from the first power circuit; and the second power circuit. A second reset circuit that outputs a second reset signal when the second power is supplied; a control circuit that monitors the first reset signal and outputs an output signal according to the presence or absence of the first reset signal; A holding circuit that holds the second reset signal based on an output signal of the control circuit, and the circuit forming unit is configured to output the second reset signal based on the second reset signal held by the holding circuit. A connection circuit for supplying the first power supply from one power supply circuit to the first power supply drive circuit, or the first power supply from the first power supply circuit to the first power supply drive circuit and the second power supply circuit. Supply to power drive circuit Selectively forming one of the connection circuit, it is an image forming apparatus according to
(付記5)
付記5に記載の発明は、前記判定手段は、前記第1の電源回路から前記第1電源が供給されると、第1リセット信号を出力する第1リセット回路と、前記第2の電源回路から前記第2電源が供給されると、第2リセット信号を出力する第2リセット回路と、前記第1リセット信号と前記第2リセット信号とを監視し、前記第2リセット信号が非アクティブの場合に前記第1リセット信号がアクティブとなると、出力信号をアクティブとする制御回路と、前記制御回路の出力信号に基づいて、アクティブ信号を保持する保持回路と、を備え、前記回路形成手段は、前記保持回路によって保持された前記アクティブ信号に基づいて、前記第1の電源回路からの前記第1電源を前記第1の電源駆動回路に供給する接続回路か、前記第1の電源回路からの前記第1電源を前記第1の電源駆動回路及び前記第2の電源駆動回路に供給する接続回路のいずれかを選択的に形成する、ことを特徴とする付記2に記載の画像形成装置である。
(Appendix 5)
According to the fifth aspect of the present invention, the determination unit includes: a first reset circuit that outputs a first reset signal when the first power is supplied from the first power circuit; and the second power circuit. When the second power is supplied, the second reset circuit that outputs a second reset signal, the first reset signal, and the second reset signal are monitored, and the second reset signal is inactive A control circuit that activates an output signal when the first reset signal becomes active; and a holding circuit that holds an active signal based on the output signal of the control circuit. A connection circuit for supplying the first power supply from the first power supply circuit to the first power supply driving circuit based on the active signal held by the circuit, or the first power supply circuit. The image forming apparatus according to
(付記6)
付記6に記載の発明は、前記判定手段は、前記第1の電源回路から前記第1電源が供給されると、第1リセット信号を出力する第1リセット回路と、前記第2の電源回路から前記第2電源が供給されると、第2リセット信号を出力する第2リセット回路と、前記第1リセット信号と前記第2リセット信号とを監視し、前記第2リセット信号が非アクティブの場合に前記第1リセット信号がアクティブとなると、出力信号をアクティブとする制御回路と、を備え、前記回路形成手段は、前記制御回路の前記出力信号に基づいて、前記第1の電源回路からの前記第1電源を前記第1の電源駆動回路に供給する接続回路か、前記第1の電源回路からの前記第1電源を前記第1の電源駆動回路及び前記第2の電源駆動回路に供給する接続回路のいずれかを選択的に形成する、ことを特徴とする付記2に記載の画像形成装置である。
(Appendix 6)
According to the sixth aspect of the present invention, the determination unit includes: a first reset circuit that outputs a first reset signal when the first power is supplied from the first power circuit; and the second power circuit. When the second power is supplied, the second reset circuit that outputs a second reset signal, the first reset signal, and the second reset signal are monitored, and the second reset signal is inactive A control circuit that activates an output signal when the first reset signal becomes active, and the circuit forming means is configured to output the first signal from the first power supply circuit based on the output signal of the control circuit. A connection circuit for supplying one power source to the first power source driving circuit, or a connection circuit for supplying the first power source from the first power source circuit to the first power source driving circuit and the second power source driving circuit. Any of The selectively formed, it is an image forming apparatus according to
(付記7)
付記7に記載の発明は、前記第1の電源回路は、前記第1電源として、当該画像形成装置が通常の動作モードのときに駆動される前記第1の電源駆動回路に供給されるメイン電源を出力し、前記第2の電源回路は、前記第2電源として、当該画像形成装置が待機モードのときに駆動される前記第2の電源駆動回路に供給されるサブ電源を出力する、ことを特徴とする付記2乃至6のいずれかに記載の画像形成装置である。
(Appendix 7)
According to the seventh aspect of the present invention, the first power supply circuit is a main power supply supplied to the first power supply driving circuit that is driven when the image forming apparatus is in a normal operation mode as the first power supply. And the second power supply circuit outputs, as the second power supply, a sub power supply supplied to the second power supply driving circuit driven when the image forming apparatus is in a standby mode. The image forming apparatus according to any one of
(付記8)
付記8に記載の発明は、電源装置が備える少なくとも1つ以上の電源回路と複数の電源駆動回路との接続回路を形成する電源供給経路形成回路であって、前記電源装置の電源仕様を判定する判定手段と、前記判定手段による判定結果に基づいて前記少なくとも1つ以上の電源回路と前記複数の電源駆動回路との接続回路を形成する回路形成手段と、を備えることを特徴とする電源供給経路形成回路である。
(Appendix 8)
The invention according to
(付記9)
付記9に記載の発明は、電源装置が備える少なくとも1つ以上の電源回路と複数の電源駆動回路との接続回路を形成する電源供給経路形成方法であって、前記電源装置の電源仕様を判定するステップと、前記判定の結果に基づいて前記少なくとも1つ以上の電源回路と前記複数の電源駆動回路との接続回路を形成するステップと、を含むことを特徴とする電源供給経路形成方法である。
(Appendix 9)
The invention according to attachment 9 is a power supply path forming method for forming a connection circuit of at least one power supply circuit and a plurality of power supply drive circuits included in the power supply device, and determining a power supply specification of the power supply device And a step of forming a connection circuit between the at least one power supply circuit and the plurality of power supply drive circuits based on a result of the determination.
1 メイン電源
2 サブ電源
3 メイン電源駆動回路
4 サブ電源駆動回路
10 制御システム
20 I/Fコントローラ
21 受信制御部
22 ROM
23 フォントROM
24 表示制御部
25 ビデオI/F制御部
26 メモリ
26b 拡張RAM
27 圧縮/伸張制御部
28 MPU
30 エンジン制御部(印刷制御部)
31 ASIC
32 MPU
33 定着制御部
34 高圧制御部
35、35a〜35d 電源供給判定部
40 印刷ヘッド部
41 メインモータ
42 負荷
43 センサ
44 定着サーミスタ
45 定着ヒータ
46 高圧部
50、51、52 リセット回路
53 ラッチ回路
54 NOT回路
55 FET
56 CPU
100 ホスト機器
102 プリンタサーバ
200 電源回路
311 印刷ヘッド制御部
312 モータ制御部
LV2 NOT回路
DESCRIPTION OF
23 Font ROM
24
27 Compression / decompression control unit 28 MPU
30 Engine control unit (printing control unit)
31 ASIC
32 MPU
DESCRIPTION OF SYMBOLS 33
56 CPU
DESCRIPTION OF
Claims (9)
前記電源装置の電源仕様を判定する判定手段と、
前記判定手段による判定結果に基づいて前記少なくとも1つ以上の電源回路と前記複数の電源駆動回路との接続回路を形成する回路形成手段と、
を備えることを特徴とする画像形成装置。 An image forming apparatus comprising a power supply device including at least one power supply circuit and a plurality of power supply drive circuits connected to the power supply device,
Determining means for determining a power supply specification of the power supply device;
Circuit forming means for forming a connection circuit between the at least one power supply circuit and the plurality of power supply drive circuits based on a determination result by the determination means;
An image forming apparatus comprising:
前記判定手段は、
前記電源装置が前記第1の電源回路の他に前記第2の電源回路を備えているかを判定し、
前記回路形成手段は、
前記判定手段により前記第2の電源回路を備えていると判定されると、前記第1の電源回路からの前記第1電源を前記第1の電源駆動回路に供給し、前記第2の電源回路からの前記第2電源を前記第2の電源駆動回路に供給するように接続回路を形成し、前記判定手段により前記第2の電源回路を備えていないと判定された場合には、前記第1の電源回路からの前記第1電源を前記第1の電源駆動回路及び前記第2の電源駆動回路に供給するように接続回路を形成する、
ことを特徴とする請求項1に記載の画像形成装置。 The plurality of power supply drive circuits include a first power supply drive circuit driven by a first power supply from a first power supply circuit and a second power supply drive circuit driven by a second power supply from a second power supply circuit. Prepared,
The determination means includes
Determining whether the power supply device includes the second power supply circuit in addition to the first power supply circuit;
The circuit forming means includes
When the determination means determines that the second power supply circuit is provided, the first power supply from the first power supply circuit is supplied to the first power supply drive circuit, and the second power supply circuit When the determination circuit determines that the second power supply circuit is not provided, the connection circuit is formed so as to supply the second power supply from the second power supply driving circuit. A connection circuit is formed so as to supply the first power source from the power source circuit to the first power source driving circuit and the second power source driving circuit;
The image forming apparatus according to claim 1.
前記第1の電源回路から前記第1電源が供給されると、第1リセット信号を出力する第1リセット回路と、
前記第2の電源回路から前記第2電源が供給されると、第2リセット信号を出力する第2リセット回路と、
前記第1リセット信号に基づいて、前記第2リセット信号を保持する保持回路と、を備え、
前記回路形成手段は、
前記保持回路によって保持された前記第2リセット信号に基づいて、前記第1の電源回路からの前記第1電源を前記第1の電源駆動回路に供給する接続回路か、前記第1の電源回路からの前記第1電源を前記第1の電源駆動回路及び前記第2の電源駆動回路に供給する接続回路のいずれかを選択的に形成する、
ことを特徴とする請求項2に記載の画像形成装置。 The determination means includes
A first reset circuit that outputs a first reset signal when the first power is supplied from the first power circuit;
A second reset circuit that outputs a second reset signal when the second power source is supplied from the second power source circuit;
A holding circuit for holding the second reset signal based on the first reset signal,
The circuit forming means includes
Based on the second reset signal held by the holding circuit, a connection circuit that supplies the first power supply from the first power supply circuit to the first power supply driving circuit, or from the first power supply circuit A connection circuit that selectively supplies the first power source to the first power source drive circuit and the second power source drive circuit;
The image forming apparatus according to claim 2.
前記第1の電源回路から前記第1電源が供給されると、第1リセット信号を出力する第1リセット回路と、
前記第2の電源回路から前記第2電源が供給されると、第2リセット信号を出力する第2リセット回路と、
前記第1リセット信号を監視し、前記第1リセット信号の有無に応じた出力信号を出力する制御回路と、
前記制御回路の出力信号に基づいて、前記第2リセット信号を保持する保持回路と、を備え、
前記回路形成手段は、
前記保持回路によって保持された前記第2リセット信号に基づいて、前記第1の電源回路からの前記第1電源を前記第1の電源駆動回路に供給する接続回路か、前記第1の電源回路からの前記第1電源を前記第1の電源駆動回路及び前記第2の電源駆動回路に供給する接続回路のいずれかを選択的に形成する、
ことを特徴とする請求項2に記載の画像形成装置。 The determination means includes
A first reset circuit that outputs a first reset signal when the first power is supplied from the first power circuit;
A second reset circuit that outputs a second reset signal when the second power source is supplied from the second power source circuit;
A control circuit that monitors the first reset signal and outputs an output signal according to the presence or absence of the first reset signal;
A holding circuit for holding the second reset signal based on an output signal of the control circuit,
The circuit forming means includes
Based on the second reset signal held by the holding circuit, a connection circuit that supplies the first power supply from the first power supply circuit to the first power supply driving circuit, or from the first power supply circuit A connection circuit that selectively supplies the first power source to the first power source drive circuit and the second power source drive circuit;
The image forming apparatus according to claim 2.
前記第1の電源回路から前記第1電源が供給されると、第1リセット信号を出力する第1リセット回路と、
前記第2の電源回路から前記第2電源が供給されると、第2リセット信号を出力する第2リセット回路と、
前記第1リセット信号と前記第2リセット信号とを監視し、前記第2リセット信号が非アクティブの場合に前記第1リセット信号がアクティブとなると、出力信号をアクティブとする制御回路と、
前記制御回路の出力信号に基づいて、アクティブ信号を保持する保持回路と、を備え、
前記回路形成手段は、
前記保持回路によって保持された前記アクティブ信号に基づいて、前記第1の電源回路からの前記第1電源を前記第1の電源駆動回路に供給する接続回路か、前記第1の電源回路からの前記第1電源を前記第1の電源駆動回路及び前記第2の電源駆動回路に供給する接続回路のいずれかを選択的に形成する、
ことを特徴とする請求項2に記載の画像形成装置。 The determination means includes
A first reset circuit that outputs a first reset signal when the first power is supplied from the first power circuit;
A second reset circuit that outputs a second reset signal when the second power source is supplied from the second power source circuit;
A control circuit that monitors the first reset signal and the second reset signal, and activates an output signal when the first reset signal becomes active when the second reset signal is inactive;
A holding circuit for holding an active signal based on an output signal of the control circuit,
The circuit forming means includes
Based on the active signal held by the holding circuit, a connection circuit that supplies the first power supply from the first power supply circuit to the first power supply driving circuit, or the connection from the first power supply circuit. Selectively forming one of connection circuits for supplying a first power source to the first power source driving circuit and the second power source driving circuit;
The image forming apparatus according to claim 2.
前記第1の電源回路から前記第1電源が供給されると、第1リセット信号を出力する第1リセット回路と、
前記第2の電源回路から前記第2電源が供給されると、第2リセット信号を出力する第2リセット回路と、
前記第1リセット信号と前記第2リセット信号とを監視し、前記第2リセット信号が非アクティブの場合に前記第1リセット信号がアクティブとなると、出力信号をアクティブとする制御回路と、を備え、
前記回路形成手段は、
前記制御回路の前記出力信号に基づいて、前記第1の電源回路からの前記第1電源を前記第1の電源駆動回路に供給する接続回路か、前記第1の電源回路からの前記第1電源を前記第1の電源駆動回路及び前記第2の電源駆動回路に供給する接続回路のいずれかを選択的に形成する、
ことを特徴とする請求項2に記載の画像形成装置。 The determination means includes
A first reset circuit that outputs a first reset signal when the first power is supplied from the first power circuit;
A second reset circuit that outputs a second reset signal when the second power source is supplied from the second power source circuit;
A control circuit that monitors the first reset signal and the second reset signal, and activates an output signal when the first reset signal becomes active when the second reset signal is inactive;
The circuit forming means includes
A connection circuit that supplies the first power supply from the first power supply circuit to the first power supply driving circuit based on the output signal of the control circuit, or the first power supply from the first power supply circuit Selectively forming a connection circuit that supplies the first power supply driving circuit and the second power supply driving circuit;
The image forming apparatus according to claim 2.
前記第1電源として、当該画像形成装置が通常の動作モードのときに駆動される前記第1の電源駆動回路に供給されるメイン電源を出力し、
前記第2の電源回路は、
前記第2電源として、当該画像形成装置が待機モードのときに駆動される前記第2の電源駆動回路に供給されるサブ電源を出力する、
ことを特徴とする請求項2乃至6のいずれかに記載の画像形成装置。 The first power supply circuit includes:
As the first power source, a main power source supplied to the first power source driving circuit driven when the image forming apparatus is in a normal operation mode is output,
The second power supply circuit includes:
As the second power source, a sub power source supplied to the second power source driving circuit driven when the image forming apparatus is in a standby mode is output.
The image forming apparatus according to claim 2, wherein the image forming apparatus is an image forming apparatus.
前記電源装置の電源仕様を判定する判定手段と、
前記判定手段による判定結果に基づいて前記少なくとも1つ以上の電源回路と前記複数の電源駆動回路との接続回路を形成する回路形成手段と、
を備えることを特徴とする電源供給経路形成回路。 A power supply path forming circuit that forms a connection circuit between at least one power supply circuit and a plurality of power supply drive circuits included in the power supply device,
Determining means for determining a power supply specification of the power supply device;
Circuit forming means for forming a connection circuit between the at least one power supply circuit and the plurality of power supply drive circuits based on a determination result by the determination means;
A power supply path forming circuit comprising:
前記電源装置の電源仕様を判定するステップと、
前記判定の結果に基づいて前記少なくとも1つ以上の電源回路と前記複数の電源駆動回路との接続回路を形成するステップと、
を含むことを特徴とする電源供給経路形成方法。
A power supply path forming method for forming a connection circuit of at least one power supply circuit and a plurality of power supply drive circuits provided in a power supply device,
Determining a power supply specification of the power supply;
Forming a connection circuit between the at least one power supply circuit and the plurality of power supply drive circuits based on a result of the determination;
A method of forming a power supply path, comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016188101A JP2018055239A (en) | 2016-09-27 | 2016-09-27 | Image forming apparatus, power supply path forming circuit, and power supply path forming method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016188101A JP2018055239A (en) | 2016-09-27 | 2016-09-27 | Image forming apparatus, power supply path forming circuit, and power supply path forming method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2018055239A true JP2018055239A (en) | 2018-04-05 |
Family
ID=61836720
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016188101A Pending JP2018055239A (en) | 2016-09-27 | 2016-09-27 | Image forming apparatus, power supply path forming circuit, and power supply path forming method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2018055239A (en) |
-
2016
- 2016-09-27 JP JP2016188101A patent/JP2018055239A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3226118B1 (en) | Multifunction peripheral device including peripheral component interconnect (pci) device connected to pci bus, information processing apparatus, method for controlling information processing apparatus, program, and storage medium | |
US9001352B2 (en) | Image forming apparatus that performs user authentication by wireless communication, method of controlling the same, and storage medium | |
US10565480B2 (en) | Printing control apparatus, control method for the printing control apparatus, and printing system for shifting a printing apparatus from a first power state to a second power state | |
CN107436849B (en) | Information processing apparatus, power saving method for processor, and storage medium | |
JP2012173462A (en) | Image forming apparatus, image forming control method, image forming control program and recording medium for the program | |
EP2400349B1 (en) | Image forming apparatus, image forming method and computer readable medium | |
JP6238698B2 (en) | Image forming apparatus, image forming apparatus control method, recording medium, and program | |
US20150256698A1 (en) | Image forming apparatus, and method of controlling image forming apparatus | |
US20170317980A1 (en) | Information processing device with network interface having proxy response function | |
JP2018055239A (en) | Image forming apparatus, power supply path forming circuit, and power supply path forming method | |
JP2012168374A (en) | Image forming apparatus, method of controlling image formation, program for controlling image formation, and recording medium | |
US10986243B2 (en) | Information processing apparatus for reducing power consumption by supplying power to a necessary controller of multiple controllers | |
CN112105508B (en) | CRUM device for extracting power from a clock signal having first and second periods | |
US9924059B2 (en) | Apparatus having power-saving function, method of processing information, and computer program product | |
JP5480204B2 (en) | Image forming apparatus | |
JP5821406B2 (en) | Image processing apparatus, power saving control method, and power saving control program | |
JP6142696B2 (en) | Printing apparatus, abnormality determination method and program | |
JP5948774B2 (en) | Printing system | |
JP2011046065A (en) | Image forming apparatus, power-saving control method of image forming apparatus, and power-saving control program of image forming apparatus | |
JP2011046138A (en) | Printing apparatus, and power consumption control method for printing apparatus | |
JP3962597B2 (en) | Printer emulation device, printer emulation method, storage medium, and program | |
JP2010125630A (en) | Printer and method for controlling printer | |
JP5412467B2 (en) | Image forming apparatus | |
JP2004330626A (en) | Image processor and method of processing image | |
JP5232043B2 (en) | Image forming apparatus and control method thereof |