JP2018044980A - 階調電圧生成回路、表示ドライバー、電気光学装置及び電子機器 - Google Patents

Abstract

【課題】様々な表示パネルのガンマ特性に対応することが可能な階調電圧生成回路、表示ドライバー、電気光学装置及び電子機器等を提供すること。【解決手段】階調電圧生成回路１０は、直列に接続される第１〜第ｎの可変抵抗回路（ＲＶＡ１〜ＲＶＡ７）を含む。第１〜第ｎの可変抵抗回路のうちの少なくとも第ｉの可変抵抗回路ＲＶＡｉは、複数の階調電圧（Ｖ２４〜Ｖ３０）を出力する。第１〜第ｎの可変抵抗回路のうちの他の可変抵抗回路は、１又は複数の階調電圧を出力する。第ｉの可変抵抗回路ＲＶＡｉは、複数の階調電圧（Ｖ２４〜Ｖ３０）が出力される複数の電圧分割ノード（ＮＶ２４〜ＮＶ３０）のうちの第ｐの電圧分割ノード（ＮＶ２４）と第ｑの電圧分割ノード（ＮＶ２６）との間に設けられる可変抵抗部４０を、更に有する。【選択図】 図２

Description

本発明は、階調電圧生成回路、表示ドライバー、電気光学装置及び電子機器等に関する。

液晶表示パネル等の表示パネルは、その機種等に応じて特有のガンマ特性を有しており、そのガンマ特性に合わせたデータ電圧で表示ドライバーが表示パネルを駆動することで、適切な階調表示が実現される。ガンマ特性は、画素に表示される階調と、その階調を実現するデータ電圧とを対応付ける特性（ガンマカーブ）である。表示データとデータ電圧との対応をガンマ特性に合わせることを、ガンマ補正（或いは階調補正）等と呼ぶ。例えば、ガンマ補正は、表示データのデジタル処理、或いは階調電圧生成回路のガンマ特性（の調整）によって実現される。階調電圧生成回路のガンマ特性で実現する場合、各階調に対応した電圧を、表示パネルのガンマ特性に合わせて調整しておく必要がある。

例えば特許文献１に、階調電圧生成回路のガンマ特性を調整する技術が開示されている。特許文献１では、第１のラダー抵抗で第１〜第９の基準電圧を生成し、その基準電圧をボルテージフォロアで増幅して第２のラダー抵抗に供給し、第２のラダー抵抗は第１〜第９の基準電圧の間を更に分割して第１〜第６４の階調電圧を出力する。第１、第２の基準電圧は、第１、第３の階調電圧として出力され、その間の第２の階調電圧は、第２のラダー抵抗の第１、第２の抵抗による抵抗分割で生成される。そして、第１、第２の抵抗の抵抗値が可変に調整可能となっている。

特開２００５−１０２７６号公報

さて、階調電圧生成回路を種々の表示パネルのガンマ特性に合わせるためには、全ての階調電圧を自在に調整できることが望ましいが、抵抗値を可変にするためのスイッチ素子や抵抗の数が増え、回路規模が増大する。そのため、ラダー抵抗を幾つかのブロックに分割し、その各ブロックをそれぞれ１つの可変抵抗回路に構成する手法がある。この場合、ブロック間の抵抗比が可変となり、それを調整することで表示パネルのガンマ特性を実現する。

しかしながら、各ブロックはラダー抵抗の１又は複数の抵抗を含んでおり、そのブロック内での抵抗比は調整できない。そのため、様々な表示パネルのガンマ特性に合わせようとした場合、そのガンマ特性と階調電圧生成回路のガンマ特性との間の誤差が大きくなる場合がある。例えば、あるブロックが担当する階調範囲において、ガンマカーブが直線的な表示パネルと、ガンマカーブが曲線的な表示パネルがあったとする。このとき、そのブロック内での抵抗比を一方のガンマ特性に合わせると、他方のガンマ特性を適切に実現することが難しい。

本発明の幾つかの態様によれば、様々な表示パネルのガンマ特性に対応することが可能な階調電圧生成回路、表示ドライバー、電気光学装置及び電子機器等を提供できる。

本発明の一態様は、直列に接続される第１〜第ｎの可変抵抗回路（ｎは３以上の整数）を含み、前記第１〜第ｎの可変抵抗回路のうちの少なくとも第ｉの可変抵抗回路（ｉは１以上ｎ以下の整数）は、複数の階調電圧を出力し、前記第１〜第ｎの可変抵抗回路のうちの他の可変抵抗回路は、１又は複数の階調電圧を出力し、前記第ｉの可変抵抗回路は、複数の階調電圧が出力される複数の電圧分割ノードのうちの第ｐの電圧分割ノードと第ｑの電圧分割ノード（ｐ、ｑは異なる整数）との間に設けられる可変抵抗部を、更に有する階調電圧生成回路に関係する。

本発明の一態様によれば、複数の電圧分割ノードのうちの第ｐの電圧分割ノードと第ｑの電圧分割ノードとの間に更に可変抵抗部が設けられるので、第ｉの可変抵抗回路が出力する複数の階調電圧のガンマ特性のうち、一部のガンマ特性（第ｐの電圧分割ノードと第ｑの電圧分割ノードとの間の電圧分割ノードから出力される階調電圧のガンマ特性）を調整できる。これにより、表示パネルの局所的なガンマ特性の変化に合わせて、第ｉの可変抵抗回路が出力する複数の階調電圧のガンマ特性を調整することが可能となり、様々な表示パネルのガンマ特性に対応することが可能となる。

また本発明の一態様では、前記第１〜第ｎの可変抵抗回路の第１の可変抵抗回路は、第１の電源ノードに一端が接続され、前記第１〜第ｎの可変抵抗回路の第ｎの可変抵抗回路は、前記第１の電源ノードより高電位の第２の電源ノードに一端が接続され、前記第ｉの可変抵抗回路は、前記第１〜第ｎの可変抵抗回路のうちの前記第１の可変抵抗回路及び前記第ｎの可変抵抗回路以外の可変抵抗回路であってもよい。

ガンマ特性の両端に対応する第１、第ｎの可変抵抗回路よりも第２〜第ｎ−１の可変抵抗回路の方が、出力する階調電圧の数が多くなる。そのため、種々の表示パネルのガンマ特性に合わせようとした場合に、その階調範囲においてガンマ特性の形状が変化する可能性が大きくなる。この点、本発明の一態様では、第ｉの可変抵抗回路は、第１、第ｎの可変抵抗回路以外の可変抵抗回路なので、上記のようなガンマ特性の形状変化に対応できる。

また本発明の一態様では、前記第ｐの電圧分割ノードと前記第ｑの電圧分割ノードとの間には、少なくとも１つの抵抗が設けられ、前記可変抵抗部の抵抗値の下限値は、前記少なくとも１つの抵抗の各々の抵抗値よりも大きくてもよい。

第ｉの可変抵抗回路が更に有する可変抵抗部は、第ｉの可変抵抗回路が出力する階調電圧に対応した局所的な階調範囲でのガンマ特性を調整するものである。本発明の一態様によれば、可変抵抗部の抵抗値の変化範囲の下限値は、第ｐの電圧分割ノードと第ｑの電圧分割ノードとの間に設けられる少なくとも１つの抵抗の各々の抵抗値よりも大きくなっており、局所的なガンマ特性を調整（例えば微調整）できる。

また本発明の一態様では、前記第ｐの電圧分割ノード及び前記第ｑの電圧分割ノードの一方の電圧分割ノードは、前記第ｉの可変抵抗回路の一端のノード又は他端のノードであってもよい。

このようにすれば、第ｉの可変抵抗回路が出力する階調電圧に対応する階調範囲を、第ｉの可変抵抗回路が更に有する可変抵抗部で調整される第１範囲と、それ以外の第２範囲とに分割できる。そして、第１範囲でのガンマ特性と第２範囲でのガンマ特性との間で相対的に傾きを調整できる。

また本発明の一態様では、前記第１〜第ｎの可変抵抗回路に含まれる抵抗は、前記第１〜第ｎの可変抵抗回路に含まれるトランジスターの第１の方向に配置され、前記可変抵抗部を構成する回路素子は、前記第１〜第ｎの可変抵抗回路に含まれるトランジスターの前記第１の方向と直交する第２の方向に配置されてもよい。

このようにすれば、第１〜第ｎの可変抵抗回路に含まれる抵抗とトランジスターのレイアウト（例えば従来の階調電圧生成回路のレイアウト）をほぼ変更することなく、第ｉの可変抵抗回路が更に有する可変抵抗部のレイアウトを追加できる。例えば、可変抵抗部をトランジスターのオン抵抗で実現した場合、そのトランジスターのサイズは第ｉの可変抵抗回路に含まれるトランジスターのサイズに比べて小さくできる。この場合、レイアウト面積の増加を抑制しつつ可変抵抗部を追加できる。

また本発明の一態様では、前記可変抵抗部は、前記第ｐの電圧分割ノードと前記第ｑの電圧分割ノードとの間に並列に接続される複数のトランジスターを有し、前記複数のトランジスターのオン及びオフによって設定される、前記複数のトランジスターのオン抵抗により、前記可変抵抗部の抵抗値が可変に設定されてもよい。

このようにすれば、第ｉの可変抵抗回路が更に有する可変抵抗部にポリ抵抗等を用いないため、可変抵抗部のトランジスターのサイズを非常に小さくできる。これにより、レイアウト面積の増加を抑制しつつ、第ｉの可変抵抗回路に可変抵抗部を設けることが可能になる。

また本発明の他の態様は、複数の基準電圧が入力され、各抵抗回路が、前記複数の基準電圧のいずれか２つの基準電圧に基づいて１又は複数の階調電圧を出力する第１〜第ｎの抵抗回路（ｎは３以上の整数）を含み、前記第１〜第ｎの抵抗回路のうちの第ｉの抵抗回路は、複数の階調電圧が出力される複数の電圧分割ノードのうちの第ｐの電圧分割ノードと第ｑの電圧分割ノードとの間に設けられる可変抵抗部を、有する階調電圧生成回路に関係する。

本発明の他の態様によれば、複数の電圧分割ノードのうちの第ｐの電圧分割ノードと第ｑの電圧分割ノードとの間に可変抵抗部が設けられるので、第ｉの抵抗回路が出力する複数の階調電圧のガンマ特性のうち、一部のガンマ特性（第ｐの電圧分割ノードと第ｑの電圧分割ノードとの間の電圧分割ノードから出力される階調電圧のガンマ特性）を調整できる。これにより、表示パネルの局所的なガンマ特性の変化に合わせて、第ｉの抵抗回路が出力する複数の階調電圧のガンマ特性を調整することが可能となり、様々な表示パネルのガンマ特性に対応することが可能となる。

また本発明の他の態様では、前記第ｐの電圧分割ノードと前記第ｑの電圧分割ノードとの間には、１又は複数の抵抗が設けられ、前記１又は複数の抵抗の各抵抗の抵抗値は、前記複数の電圧分割ノードである第１〜第ｋの電圧分割ノードのうち第１の電圧分割ノードと前記第ｐの電圧分割ノードとの間、及び前記第ｑの電圧分割ノードと第ｋの電圧分割ノードとの間に設けられる１又は複数の抵抗の各抵抗の抵抗値よりも小さくてもよい。

このようにすれば、第ｉの抵抗回路が出力する階調電圧に対応する階調範囲のうち、ガンマ特性の傾きが相対的に小さい部分の傾きを調整することが可能となる。これにより、階調範囲におけるガンマ特性を、より曲線的にする方向の調整が可能となる。

また本発明の他の態様では、前記第ｐの電圧分割ノードと前記第ｑの電圧分割ノードとの間には、少なくとも１つの抵抗が設けられ、前記可変抵抗部の抵抗値の下限値は、前記少なくとも１つの抵抗の各々の抵抗値よりも大きくてもよい。

第ｉの抵抗回路が有する可変抵抗部は、第ｉの抵抗回路が出力する階調電圧に対応した局所的な階調範囲でのガンマ特性を調整するものである。本発明の他の態様によれば、可変抵抗部の抵抗値の変化範囲の下限値は、第ｐの電圧分割ノードと第ｑの電圧分割ノードとの間に設けられる少なくとも１つの抵抗の各々の抵抗値よりも大きくなっており、局所的なガンマ特性を調整（例えば微調整）できる。

また本発明の更に他の態様は、一端が第１の電源ノードに接続された第１の可変抵抗回路と、一端が前記第１の可変抵抗の他端と電気的に接続され、複数の電圧分割ノードを含む第２の可変抵抗回路と、一端が前記第２の可変抵抗の他端と電気的に接続され、他端が第１の電源ノードより高電位の第２の電源ノードと接続された第３の可変抵抗回路と、前記複数の電圧分割ノードのうちの第ｐの電圧分割ノードと第ｑの電圧分割ノード（ｐ、ｑは異なる整数）との間に設けられる可変抵抗部と、を含む階調電圧生成回路に関係する。

本発明の更に他の態様によれば、複数の電圧分割ノードのうちの第ｐの電圧分割ノードと第ｑの電圧分割ノードとの間に更に可変抵抗部が設けられるので、第１の可変抵抗回路と第３の可変抵抗回路との間に設けられた第２の可変抵抗回路が出力する複数の階調電圧のガンマ特性のうち、一部のガンマ特性を調整できる。これにより、表示パネルの局所的なガンマ特性の変化に合わせて、第２の可変抵抗回路が出力する複数の階調電圧のガンマ特性を調整することが可能となり、様々な表示パネルのガンマ特性に対応することが可能となる。

また本発明の一態様と他の態様と更に他の態様では、ｑはｐ＋１より大きくてもよい。

ｑがｐ＋１よりも大きいので、第ｐの電圧分割ノードと第ｑの電圧分割ノードとの間には１又は複数（少なくとも１つ）の抵抗が設けられることになる。

また本発明の更に他の態様は、上記のいずれかに記載された階調電圧生成回路を含む表示ドライバーに関係する。

また本発明の他の態様は、上記のいずれかに記載された階調電圧生成回路を含む電気光学装置に関係する。

また本発明の他の態様は、上記のいずれかに記載された階調電圧生成回路を含む電子機器に関係する。

本実施形態の階調電圧生成回路の構成例。 第ｉの可変抵抗回路の一例として第５の可変抵抗回路の構成例。 本実施形態の階調電圧生成回路のレイアウト構成例。 第５の可変抵抗回路の比較例。 表示パネルのガンマ特性の第１の例。 表示パネルのガンマ特性の第１の例。 表示パネルのガンマ特性の第２の例。 表示パネルのガンマ特性の第２の例。 表示パネルのガンマ特性の第３の例。 表示パネルのガンマ特性の第３の例。 第５の可変抵抗回路の第１の変形例。 第５の可変抵抗回路の第２の変形例。 第５の可変抵抗回路の第３の変形例。 階調電圧生成回路の変形例。 第ｉの抵抗回路の一例として第５の抵抗回路の構成例。 表示ドライバーの構成例。 電気光学装置の構成例。 電子機器の構成例。

以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。

１．階調電圧生成回路
図１は、本実施形態の階調電圧生成回路１０の構成例である。階調電圧生成回路１０は、直列に接続される第１〜第ｎの可変抵抗回路を含む。なお以下ではｎ＝７の場合を例に説明するが、ｎは７に限定されず、３以上の整数であればよい。

具体的には、階調電圧生成回路１０は、低電位側電源電圧ＶＬ（広義には第１の電源電圧、基準電圧）と高電位側電源電圧ＶＨ（広義には第２の電源電圧、基準電圧）の間を分圧した第１〜第３３の階調電圧Ｖ１〜Ｖ３３を出力する。第１の階調電圧Ｖ１は電圧ＶＬであり、第３３の階調電圧Ｖ３３は電圧ＶＨである。電圧ＶＬ、ＶＨは、例えば図１６の電圧生成回路１８０から供給される。

第１〜第７の可変抵抗回路ＲＶＡ１〜ＲＶＡ７（第１〜第ｎの可変抵抗回路）は、その順番に直列に接続されている。第１の可変抵抗回路ＲＶＡ１の一端のノードには電圧ＶＬが入力され、第７の可変抵抗回路ＲＶＡ７の一端のノードには電圧ＶＨが入力される。そして、第１〜第７の可変抵抗回路ＲＶＡ１〜ＲＶＡ７の間の６つのノードからは、それぞれ第２の階調電圧Ｖ２、第４の階調電圧Ｖ４、第１０の階調電圧Ｖ１０、第２４の階調電圧Ｖ２４、第３０の階調電圧Ｖ３０、第３２の階調電圧Ｖ３２が出力される。これら以外の階調電圧は、各可変抵抗回路が、その両端の電圧を分圧して生成する。例えば、第４の可変抵抗回路ＲＶＡ４は、第１０の階調電圧Ｖ１０と第２４の階調電圧Ｖ２４の間を分圧して第１１〜第２３の階調電圧Ｖ１１〜Ｖ２３を生成する。

なお、階調電圧生成回路１０が出力する階調電圧の数は３３に限定されない。本実施形態では、階調電圧生成回路１０が出力する各階調電圧の間を、ソースアンプ（駆動回路）が更に４分圧し、最終的に１２８階調のデータ電圧を出力する。この場合、階調電圧生成回路１０は、１２８／４＋１＝３３の階調電圧を出力する。例えば、ソースアンプでの分圧数が４分圧で、２５６階調のデータ電圧を出力する場合、階調電圧生成回路１０は、２５６／４＋１＝６５の階調電圧を出力する。

また、第１〜第７の可変抵抗回路ＲＶＡ１〜ＲＶＡ７の各可変抵抗回路が出力する階調電圧の数は図１に限定されない。例えば第１の可変抵抗回路ＲＶＡ１は、その他端のノードに１つの階調電圧（Ｖ２）を出力するが、これに限定されず、更に分圧を行って複数の階調電圧を出力してもよい。

さて従来は、図４で後述するように、第１〜第７の可変抵抗回路ＲＶＡ１〜ＲＶＡ７の抵抗比を調整することで、可変抵抗回路の間のノードの階調電圧Ｖ２、Ｖ４、Ｖ１０、Ｖ２４、Ｖ３０、Ｖ３２を調整し、図５のように表示パネル（電気光学パネル）のガンマ特性に合わせる。しかしながら、可変抵抗回路内の直列抵抗（Ｒ２４〜Ｒ２９）の抵抗比は調整できないので、例えば局所的にガンマカーブの形状が大きくことなる表示パネル等（例えば図５、図７の階調「２４」〜「３０」のガンマカーブ）に階調電圧生成回路のガンマ特性を合わせようとすると、困難な場合がある。

例えば、階調電圧生成回路１０において直列に接続する可変抵抗回路の数（ｎ）を増やすことで、ガンマ特性の調整範囲を広げることが可能となる。しかしながら、可変抵抗回路の数が増えると調整部のスイッチ等が増加し、レイアウト面積が増大してしまう。調整部のスイッチは例えばトランジスターであるが、抵抗値への影響を小さくするために非常に小さいオン抵抗が求められ、大きなサイズのトランジスターが必要である。

そこで、本実施形態では以下のように第１〜第７の可変抵抗回路ＲＶＡ１〜ＲＶＡ７を構成する。図２には、一例として第５の可変抵抗回路ＲＶＡ５の構成例を示す。図２の第５の可変抵抗回路ＲＶＡ５は、調整部２０、分圧部３０、可変抵抗部４０（可変抵抗回路、部分調整部、部分調整回路）を含む。

分圧部３０は、階調電圧Ｖ２４のノードＮＶ２４と階調電圧Ｖ３０のノードＮＶ３０との間に直列に接続された抵抗Ｒ２４〜Ｒ２９を有する。抵抗Ｒ２４〜Ｒ２９は、階調電圧Ｖ２４と階調電圧Ｖ３０の間を抵抗分割し、そのタップのノードＮＶ２５〜ＮＶ２９の電圧を階調電圧Ｖ２５〜Ｖ２９として出力する。抵抗Ｒ２４〜Ｒ２９は、例えばポリ抵抗（ポリシリコンで形成された固定抵抗素子）である。

調整部２０は、直列に接続された抵抗ＲＴ１〜ＲＴ１０と、スイッチＳＴ１〜ＳＴ１０と、を有する。スイッチＳＴ１〜ＳＴ１０の一端はノードＮＶ３０に接続される。スイッチＳＴ１〜ＳＴ１０の他端は、抵抗ＲＴ１〜ＲＴ１０の一端に接続される。抵抗ＲＴ１〜ＲＴ９の他端は抵抗ＲＴ２〜ＲＴ１０の一端に接続され、抵抗ＲＴ１０の他端はノードＮＶ２４に接続される。抵抗ＲＴ１〜ＲＴ１０は、例えばポリ抵抗であり、それぞれ異なる抵抗値を有する。スイッチＳＴ１〜ＳＴ１０は例えばトランジスターで構成され、例えばＰ型トランジスター、或いはＮ型トランジスター、或いはＰ型トランジスターとＮ型トランジスターを組み合わせたトランスファーゲートである。このスイッチＳＴ１〜ＳＴ１０は、例えば図１６の制御回路１２０によりオン及びオフが制御され、各スイッチのオン及びオフに応じて調整部２０及び分圧部３０の合成抵抗が変化するようになっている。各スイッチのオン及びオフは、例えばレジスター設定により設定されてもよいし、或いは予め不揮発性メモリー等に記憶された設定情報により設定されてもよい。なお、調整部２０に設けられる抵抗の数は１０に限定されない。また、調整部２０の構成は図２に限定されない。例えば、抵抗ＲＴ１〜ＲＴ１０がノードＮＶ２４とノードＮＶ３０との間に並列に設けられ、抵抗ＲＴ１、ＲＴ２、・・・、ＲＴ１０に、それぞれスイッチＳＴ１、ＳＴ２、・・・、ＳＴ１０が直列に接続されてもよい。

可変抵抗部４０は、ノードＮＶ２４とノードＮＶ２６との間に設けられる。この可変抵抗部４０の抵抗値が可変に調整されることで、抵抗Ｒ２４、Ｒ２５及び可変抵抗部４０の合成抵抗が変化する。

このように本実施形態では、第１〜第ｎの可変抵抗回路（ＲＶＡ１〜ＲＶＡ７）のうち第ｉの可変抵抗回路ＲＶＡｉは、複数の階調電圧を出力し、他の可変抵抗回路（ＲＶＡ１〜ＲＶＡｉ−１、ＲＶＡｉ＋１〜ＲＶＡｎ）は、１又は複数の階調電圧を出力する。そして第ｉの可変抵抗回路ＲＶＡｉは、複数の階調電圧が出力される複数の電圧分割ノードのうちの第ｐの電圧分割ノードと第ｑの電圧分割ノードとの間に設けられる可変抵抗部４０を、更に有する。

図２の例では、第ｉの可変抵抗回路ＲＶＡｉは第５の可変抵抗回路ＲＶＡ５に対応する。また、複数の階調電圧が出力される複数の電圧分割ノードは、階調電圧Ｖ２４〜Ｖ３０が出力されるノードＮＶ２４〜ＮＶ３０に相当する。また、第ｐの電圧分割ノードはノードＮＶ２４に対応し、第ｑの電圧分割ノードはノードＮＶ２６に対応する。即ち、ノードＮＶ２４〜ＮＶ３０を第１〜第７の電圧分割ノードと呼ぶこととすると、ｐ＝１、ｑ＝３である。なお、ｐ、ｑはこれに限定されない。即ち、分圧部３０が第１〜第ｔの電圧分割ノード（ｔは３以上の整数）を有する場合、ｐ、ｑは１以上ｔ以下の整数であり、ｑがｐ＋１よりも大きければよい。また、ｐ＝１の場合にはｑ≠ｔである。

なお、図２では第５の可変抵抗回路ＲＶＡ５が更に可変抵抗部４０を含む場合を図示しているが、これに限定されず、可変抵抗部４０を含む第ｉの可変抵抗回路ＲＶＡｉは、第１〜第７の可変抵抗回路ＲＶＡ１〜ＲＶＡ７のいずれであってもよい。また、第１〜第７の可変抵抗回路ＲＶＡ１〜ＲＶＡ７のうち複数の可変抵抗回路のそれぞれが更に可変抵抗部４０を含んでもよい。

このように、第１の電圧分割ノード（ＮＶ２４）と第３の電圧分割ノード（ＮＶ２６）との間に可変抵抗部４０が設けられることで、分圧部３０の抵抗Ｒ２４〜Ｒ２９の抵抗比を一部調整することが可能となる。即ち、階調電圧Ｖ２４〜Ｖ３０によるガンマカーブのうち階調電圧Ｖ２４〜Ｖ２６の部分のガンマカーブの傾きを変更し、階調電圧Ｖ２４〜Ｖ３０によるガンマカーブの形状を変更できる。例えば、直線的なガンマカーブを曲線に変更したり、曲線的なガンマカーブを直線に近づけたりできる。これにより、局所的にガンマカーブの形状が大きくことなる表示パネル等であっても、種々の表示パネルのガンマ特性に階調電圧生成回路１０のガンマ特性を合わせることが可能となる。

また本実施形態では、上述したように第１の可変抵抗回路ＲＶＡ１は第１の電源ノード（電圧ＶＬのノード、低電位側電源ノード）に一端が接続され、第７の可変抵抗回路ＲＶＡ７は、第１の電源ノードより高電位の第２の電源ノード（電圧ＶＨのノード、高電位側電源ノード）に一端が接続される。このとき、第ｉの可変抵抗回路は、第１の可変抵抗回路ＲＶＡ１及び第７の可変抵抗回路ＲＶＡ７（第ｎの可変抵抗回路）以外の可変抵抗回路である。即ち２≦ｉ≦ｎ−１＝６である。

図５、図６に示すように階調の両端（階調「１」、「３３」付近）ではガンマカーブの傾きが大きく、階調の中央部ではガンマカーブの傾きが小さい。傾きが小さいと１階調あたりの電圧差が小さいので、分圧部３０の各抵抗の抵抗値が小さくなる。そのため、階調の端に対応した可変抵抗回路ＲＶＡ１、ＲＶＡ７では分圧部３０の抵抗数が相対的に少なく、階調の中央部に対応した可変抵抗回路ＲＶＡ２〜ＲＶＡ６では分圧部３０の抵抗数が相対的に多くなる。もし、中央部で抵抗数を少なくすると、可変抵抗回路の両端の電圧差が小さくなり、調整部２０の抵抗値を小さくする必要がある。そうすると、調整部２０のスイッチ（トランジスター）のオン抵抗を非常に小さくしなければならなくなり、スイッチのサイズが大きくなりすぎてしまうからである。

このように、階調の中央部に対応した可変抵抗回路ＲＶＡ２〜ＲＶＡ６は、担当する階調範囲が広くなるので、種々の表示パネルに対応させようとすると、その担当する階調範囲でのガンマカーブの形状が大きく変化することになる。この点、本実施形態では可変抵抗部４０が更に設けられる第ｉの可変抵抗回路ＲＶＡｉが第２〜第６の可変抵抗回路ＲＶＡ２〜ＲＶＡ６（のうち１又は複数）なので、その担当する階調範囲でのガンマカーブの形状変化に対応できる。

また本実施形態では、第ｐの電圧分割ノード（図２ではＮＶ２４）と第ｑの電圧分割ノード（ＮＶ２６）との間には、少なくとも１つの抵抗（Ｒ２４、Ｒ２５）が設けられる。そして、可変抵抗部４０の抵抗値の下限値は、少なくとも１つの抵抗（Ｒ２４、Ｒ２５）の各々の抵抗値よりも大きい。

具体的には、少なくとも１つの抵抗が１つの抵抗である場合、その抵抗の抵抗値よりも可変抵抗部４０の抵抗値の下限値の方が大きい。また少なくとも１つの抵抗が複数の抵抗である場合、その複数の抵抗の各抵抗の抵抗値のうち最大値よりも可変抵抗部４０の抵抗値の方が大きい。可変抵抗部４０の抵抗値は可変であるが、例えば、その可変範囲の下限値が少なくとも１つの抵抗の抵抗値よりも大きい。

第ｉの可変抵抗回路ＲＶＡｉが有する可変抵抗部４０は、第ｉの可変抵抗回路ＲＶＡｉが担当する局所的な階調範囲でのガンマ特性を調整するものである。即ち、基本的にはガンマ特性の微調整に用いるものである。そのため、可変抵抗部４０は、第ｐの電圧分割ノードと第ｑの電圧分割ノードとの間の合成抵抗を極端に変動させる必要はない。この点、本実施形態では、可変抵抗部４０の抵抗値の下限値は、第ｐの電圧分割ノードと第ｑの電圧分割ノードとの間に設けられる少なくとも１つの抵抗の各々の抵抗値よりも大きくなっており、局所的なガンマ特性を微調整するものになっている。

また、可変抵抗部４０は分圧部３０の直列抵抗の一部に設けられるので、抵抗値が小さくなり、可変抵抗部４０に含まれるスイッチ（トランジスター）のサイズが大きくなる恐れがある。この点、本実施形態によれば、可変抵抗部４０の抵抗値が小さくなりすぎないので、可変抵抗部４０のサイズ増大を抑制できる。

また本実施形態では、第ｐの電圧分割ノード及び第ｑの電圧分割ノードの一方の電圧分割ノードは、第ｉの可変抵抗回路ＲＶＡｉの一端のノード又は他端のノードである。

図２の例では、第ｐの電圧分割ノードが第５の可変抵抗回路ＲＶＡ５の一端のノードＮＶ２４である。

このようにすれば、第ｉの可変抵抗回路ＲＶＡｉが担当する階調範囲（図２では「２４」〜「３０」）を、可変抵抗部４０で調整される第１範囲（２４〜２６）とそれ以外の第２範囲（２６〜３０）とに２分割できる。そして、可変抵抗部４０により第１範囲でのガンマカーブの傾きと第２範囲でのガンマカーブでの傾きとを相対的に調整できる。これにより、第ｉの可変抵抗回路ＲＶＡｉが担当する階調範囲での局所的なガンマカーブの形状を変更できる。例えば、緩やかに傾きが変化する形状を、ある階調で急激に傾きが変化する形状や、より直線的な形状に変更することが可能となる。

また本実施形態では、可変抵抗部４０は、第ｐの電圧分割ノードと第ｑの電圧分割ノードとの間に並列に接続される複数のトランジスターを有する。そして、その複数のトランジスターのオン抵抗が、複数のトランジスターのオン及びオフにより設定され、そのオン抵抗により、可変抵抗部４０の抵抗値が可変に設定される。

図２の例では、可変抵抗部４０はノードＮＶ２４とノードＮＶ２６との間に並列に接続される第１〜第３のトランジスターＴＲ１〜ＴＲ３を有する。なお、並列に接続されるトランジスターの数は３に限定されない。トランジスターＴＲ１〜ＴＲ３の各トランジスターは、例えばＰ型トランジスター（第１導電型トランジスター）であるが、これに限定されず、Ｎ型トランジスター（第２導電型トランジスター）であってもよいし、Ｐ型トランジスターとＮ型トランジスターを組み合わせたトランスファーゲートであってもよい。トランジスターＴＲ１〜ＴＲ３は、例えば図１６の制御回路１２０によりオン及びオフが制御され、オンになったトランジスターのオン抵抗により可変抵抗部４０の抵抗値が決まる。

このように、トランジスターＴＲ１〜ＴＲ３のオン抵抗により可変抵抗部４０の抵抗値を設定することで、可変抵抗部４０を調整部２０に比べて非常に小さいレイアウト面積にできる。即ち、可変抵抗部４０にポリ抵抗等を用いないのでトランジスターＴＲ１〜ＴＲ３のオン抵抗を小さくする必要がなく、トランジスターＴＲ１〜ＴＲ３のサイズを非常に小さくできる。これにより、従来の階調電圧生成回路１０からレイアウト面積をほとんど増加させることなく、ガンマ特性の調整範囲を広げることが可能となる。

なお、可変抵抗部４０の構成は上記に限定されず、例えば第ｐの電圧分割ノードと第ｑの電圧分割ノードとの間に並列に接続されたポリ抵抗をスイッチ（トランジスター）で選択する構成にしてもよい。

また、本実施形態の階調電圧生成回路は以下のように構成してもよい。即ち、階調電圧生成回路は、一端が第１の電源ノード（ＶＬのノード）に接続された第１の可変抵抗回路と、一端が第１の可変抵抗回路の他端と電気的に接続され、複数の電圧分割ノードを含む第２の可変抵抗回路と、一端が第２の可変抵抗回路の他端と電気的に接続され、他端が第１の電源ノードより高電位の第２の電源ノード（ＶＨのノード）と接続された第３の可変抵抗回路と、複数の電圧分割ノードのうちの第ｐの電圧分割ノードと第ｑの電圧分割ノードとの間に設けられる可変抵抗部と、を含む。

例えば、ここでの第１の可変抵抗回路は、図１のＲＶＡ１に相当し、第２の可変抵抗回路は、図１のＲＶＡ５（ＲＶＡｉ。ＲＶＡ２〜ＲＶＡ６のいずれか）に相当し、第３の可変抵抗回路は、図１のＲＶＡ７に相当する。「電気的に接続される」とは、直接的に接続される場合だけでなく抵抗等の回路素子を介して電気的に接続される場合を含む。即ち、第２の可変抵抗回路は、第１、第３の可変抵抗回路の間に設けられており、第１、第２の可変抵抗回路の間に他の可変抵抗回路等が接続されてもよいし、第２、第３の可変抵抗回路の間に他の可変抵抗回路が接続されてもよい。

２．レイアウト
図３は、本実施形態の階調電圧生成回路１０のレイアウト構成例である。図３には、階調電圧生成回路１０が形成される半導体基板を平面視した図を示す。

第１〜第７の可変抵抗回路ＲＶＡ１〜ＲＶＡ７（第１〜第ｎの可変抵抗回路）を構成する抵抗が配置される領域を、第１の領域６０とする。第１〜第７の可変抵抗回路ＲＶＡ１〜ＲＶＡ７を構成するトランジスターが配置される領域を、第２の領域７０とする。この場合に、可変抵抗部４０を構成する回路素子は、第１の領域６０及び第２の領域７０以外の領域８０に配置される。

具体的には、第１の領域６０には、図２の分圧部３０の抵抗Ｒ２４〜Ｒ２９や調整部２０の抵抗ＲＴ１〜ＲＴ１０が配置される。例えば複数のユニット抵抗がマトリクス状に配置される。図３では、ユニット抵抗をハッチングされた矩形で示す。例えば、各ユニット抵抗の長手方向が第１の方向Ｄ１に沿うようにユニット抵抗が配置される。そして、幾つかのユニット抵抗を直列又は並列に接続することで、抵抗Ｒ２４〜Ｒ２９等の各抵抗が構成される。なお、ユニット抵抗の配置は図３に限定されず、ユニット抵抗が第１の領域６０に第２の方向Ｄ２に沿って（即ちマトリックスの１行分だけ）配置されてもよい。第２の方向Ｄ２は、第１の方向Ｄ１に直交（交差）する方向である。ここで、抵抗が配置される領域とは、半導体基板に抵抗（例えばポリ抵抗等）を形成する際に設けられる拡散層やポリシリコン層等が配置された領域のことである。

第２の領域７０には、図２の調整部２０のスイッチＳＴ１〜ＳＴ１０を構成するトランジスターが配置される。例えば複数のトランジスターが第２の方向Ｄ２に沿って配置される。トランジスターのゲートに沿った方向（チャネル幅方向）は第１の方向Ｄ１である。図３には、Ｐ型トランジスターを符号「ＰＴＲ」が付された矩形で示し、Ｎ型トランジスターを符号「ＮＴＲ」が付された矩形で示す。ここで、トランジスターが配置される領域とは、半導体基板にトランジスターを形成する際に設けられる拡散層（ソース、ドレイン、ウェル）やポリシリコン層（ゲート）が配置された領域のことである。

領域８０には、図２の可変抵抗部４０のトランジスターＴＲ１〜ＴＲ３が配置される。

このように本実施形態では、可変抵抗回路ＲＶＡ１〜ＲＶＡ７に含まれる抵抗は、可変抵抗回路ＲＶＡ１〜ＲＶＡ７に含まれるトランジスターの第１の方向Ｄ１（第１の方向Ｄ１側）に配置される。可変抵抗部４０を構成する回路素子は、可変抵抗回路ＲＶＡ１〜ＲＶＡ７に含まれるトランジスターの第２の方向Ｄ２（第２の方向Ｄ２側）に配置されている。

上述したようにトランジスターＴＲ１〜ＴＲ３のサイズは調整部２０のトランジスター（スイッチＳＴ１〜ＳＴ１０）のサイズに比べて小さいため、領域８０は第２の領域７０に比べて非常に小さくて済む。そのため、領域８０を例えば第２の領域７０の外側周辺部に配置することで、ほとんどレイアウト面積の増加（或いはレイアウトの変更）なく可変抵抗部４０を導入できる。なお、領域８０の位置は図３に限定されない。例えば第２の領域７０を複数の領域に分割し、その分割領域の間に領域８０を設けてもよい。

ここで、上記では可変抵抗部４０を構成する回路素子がトランジスターのみである場合を例に説明したが、これに限定されない。例えば回路素子は抵抗（ポリ抵抗）とトランジスターであってもよい。この場合、第１の領域６０と第２の領域７０以外の領域に抵抗とトランジスターが配置される。例えば、第１の領域６０の外側周辺部に可変抵抗部４０の抵抗の配置領域が設けられ、第２の領域７０の外側周辺部に可変抵抗部４０のトランジスターの配置領域が設けられる。

３．比較例及び本実施形態におけるガンマ特性の調整手法
図４は、第５の可変抵抗回路ＲＶＡ５の比較例である。図４では、図２の可変抵抗部４０が設けられていない。なお比較例では、第１〜第４、第６、第７の可変抵抗回路ＲＶＡ１〜ＲＶＡ４、ＲＶＡ６、ＲＶＡ７についても可変抵抗部４０が設けられていない。

図５、図６は、表示パネルのガンマ特性の第１の例である。図５には、各階調における階調電圧を示す。図６には、各階調における１つ下の階調との階調電圧差（例えば階調「２」では階調電圧差Ｖ２−Ｖ１）を示す。

本実施形態では、このような表示パネルのガンマ特性に階調電圧生成回路１０のガンマ特性を（近似的に）一致させるように、第１〜第７の可変抵抗回路ＲＶＡ１〜ＲＶＡ７の抵抗比を調整する。即ち、第１〜第７の可変抵抗回路ＲＶＡ１〜ＲＶＡ７の間のノードの階調電圧Ｖ２、Ｖ４、Ｖ１０、Ｖ２４、Ｖ３０、Ｖ３２が可変なので、その階調電圧が表示パネルのガンマ特性に一致するように調整する。

階調電圧Ｖ２、Ｖ４、Ｖ１０、Ｖ２４、Ｖ３０、Ｖ３２の間の階調電圧は、各可変抵抗回路内の直列抵抗の抵抗比で決まる。例えば第５の可変抵抗回路ＲＶＡ５は階調電圧Ｖ２４、Ｖ３０の間を抵抗Ｒ２４〜Ｒ２９で分圧して階調電圧Ｖ２５〜Ｖ２９を生成する。この階調電圧Ｖ２５〜Ｖ２９によるガンマカーブは抵抗Ｒ２４〜Ｒ２９の抵抗比で決まる。

例えば、各可変抵抗回路内の直列抵抗の抵抗比を、図５、図６の表示パネルのガンマ特性に合わせて設計したとする。図６に示すように、例えば第４の可変抵抗回路ＲＶＡ４が担当する階調「１０」〜「２４」では階調電圧差が一定（ガンマカーブの傾きが一定）なので、直列抵抗の各抵抗は同じ抵抗値となる。第５の可変抵抗回路ＲＶＡ５が担当する階調「２４」〜「３０」では、階調電圧差が増加していくので、直列抵抗の各抵抗は高階調側ほど大きい抵抗値となる。なお、図６のＡ１に示す点線の曲線のように、近似的にガンマ特性を合わせてもよい。

図７、図８は、表示パネルのガンマ特性の第２の例である。図５、図６のガンマ特性に合わせて設計した階調電圧生成回路１０を調整して、図７、図８のガンマ特性に合わせる場合を考える。

図７、図８のガンマ特性では、中央付近の傾きが一定の階調範囲が広くなっている。そのため、第５の可変抵抗回路ＲＶＡ５が担当する階調「２４」〜「３０」では階調電圧差が一定（ガンマカーブの傾きが一定）になっている。図７のＢ１や、図８のＣ１に示すように、第５の可変抵抗回路ＲＶＡ５の抵抗比を相対的に小さくすることで、階調「２４」〜「３０」におけるガンマカーブを寝かせて（傾きを小さくして）、近似的に表示パネルのガンマ特性に近づけることは可能である。

しかしながら、図４の比較例のような構成では直列抵抗（Ｒ２４〜Ｒ２９）の抵抗比が変えられないので、高階調側ほど階調電圧差が増加する特性を変えることはできない。そのため、階調「２４」〜「３０」におけるガンマカーブは曲がったままであり、直線（一定の傾き）になるわけではない。また、このような形状が一致しないガンマカーブをつなぎ合わせて表示パネルのガンマ特性を近似すると、その境目で階調変化が不自然になる場合がある。例えば、図８のような階調電圧差の特性において、境目（例えば階調「２４」、「３０」等）で階調電圧差が滑らかに接続できない（例えば階調電圧差が境目で一端下がる）場合がある。

図９、図１０は、表示パネルのガンマ特性の第３の例である。図５、図６のガンマ特性に合わせて設計した階調電圧生成回路１０を調整して、図９、図１０のガンマ特性に合わせる場合を考える。

図９、図１０のガンマ特性では、中央付近の傾きが一定ではなく緩やかに変化している。そのため、第４の可変抵抗回路ＲＶＡ４が担当する階調「１０」〜「２４」では階調電圧差が緩やかに変化している。図１０のＥ１に示すように、第４の可変抵抗回路ＲＶＡ４の抵抗比を相対的に調整することで、階調「１０」〜「２４」におけるガンマカーブの傾きを変えて、近似的に表示パネルのガンマ特性に近づけることは可能である。

しかしながら、図４の比較例のような構成では直列抵抗の抵抗比が変えられないので、階調電圧差が一定という特性を変えることはできない。そのため、階調「１０」〜「２４」におけるガンマカーブは直線（一定の傾き）のままであり、曲線になるわけではない。

以上のように、従来の構成では種々の表示パネルに階調電圧生成回路１０を適用すると、階調電圧生成回路１０のガンマ特性と表示パネルのガンマ特性との間の誤差が大きくなり、表示品質が低下するおそれがある。例えば、グレースケールを表示した場合にムラや線が見えてしまう可能性がある。

この点、図２で説明したように本実施形態では直列抵抗の一部の抵抗比を可変にする可変抵抗部４０を更に設けている。これにより、直列抵抗による局所的なガンマカーブの形状も変更可能となり、階調電圧生成回路１０のガンマ特性と表示パネルのガンマ特性との間の誤差を小さくできる。

例えば、可変抵抗部４０を高階調側（例えば図２のノードＮＶ２８、ＮＶ３０の間）に設けた場合、可変抵抗部４０で合成抵抗を小さくすることで、高階調側のガンマカーブを寝かせることができる。そうすると、図７のＢ１に示す曲線的な特性を、より直線に近づけることが可能となり、表示パネルのガンマ特性に近づけることができる。

或いは、可変抵抗部４０を低階調側（例えば図２の通り）に設けた場合、可変抵抗部４０で合成抵抗を小さくすることで、低階調側のガンマカーブを寝かせることができる。そうすると、相対的に高階調側のガンマカーブが立つ（傾きが急になる）ので、ガンマカーブをより急峻に変化させることができる。例えば、図７の階調「２４」〜「３０」はガンマカーブが直線になっているが、この特性に合わせて階調電圧生成回路１０を設計したとする。この場合、上記のように階調「２４」〜「３０」のガンマカーブを曲線に変えることで、図５のガンマ特性に合わせることができる。

或いは、図１１で後述するように、可変抵抗部４０を中央部に設けた場合、可変抵抗部４０で合成抵抗を小さくすることで、中央部のガンマカーブの傾きを相対的に小さくできる。例えば、図１０のＥ１に示す階調「１０」〜「２４」の直線的な特性を、中央部の傾き（階調電圧差）を相対的に小さくすることで曲線的な特性に変化させ、表示パネルのガンマ特性に近づけることができる。

４．第ｉの可変抵抗回路の変形例
以下、第ｉの可変抵抗回路ＲＶＡｉの変形例について説明する。以下では第５の可変抵抗回路ＲＶＡ５を例に説明するが、各変形例は第１〜第７の可変抵抗回路ＲＶＡ１〜ＲＶＡ７のいずれにも適用可能である。

図１１は、第５の可変抵抗回路ＲＶＡ５の第１の変形例である。第１の変形例では、可変抵抗部４０が、階調「２４」〜「３０」の中央部であるノードＮＶ２６（第ｐの電圧分割ノード）とノードＮＶ２８（第ｑの電圧分割ノード）との間に設けられる。

このような構成にすることで、第５の可変抵抗回路ＲＶＡ５が担当する階調範囲の中央部と両側とでガンマカーブの傾きを相対的に変化させることができ、例えば図１０で説明したような調整が可能となる。

図１２は、第５の可変抵抗回路ＲＶＡ５の第２の変形例である。第２の変形例では、複数の可変抵抗部４１〜４３が設けられる。即ち、可変抵抗部４１は、階調「２４」〜「３０」の高階調側であるノードＮＶ２８とノードＮＶ３０との間に設けられ、可変抵抗部４２は、階調「２４」〜「３０」の中央部であるノードＮＶ２６とノードＮＶ２８との間に設けられ、可変抵抗部４３は、階調「２４」〜「３０」の低階調側であるノードＮＶ２４とノードＮＶ２６との間に設けられる。これらの可変抵抗部４１〜４３の各々は図２の可変抵抗部４０と同様の構成である。

このような構成にすることで、第５の可変抵抗回路ＲＶＡ５が担当する階調範囲で、より自在にガンマカーブの形状を調整することが可能となる。なお、複数の可変抵抗回路の数は３に限定されない。また、複数の可変抵抗回路の各々をいずれの電圧分割ノードの間に設けるかは任意である。

図１３は、第５の可変抵抗回路ＲＶＡ５の第３の変形例である。第３の変形例では、可変抵抗部４４、４５が入れ子構造になっている。即ち、可変抵抗部４４は、ノードＮＶ２４とノードＮＶ２６との間に設けられ、可変抵抗部４５は、可変抵抗部４４よりも広い階調範囲のノードＮＶ２４とノードＮＶ２８との間に設けられる。これらの可変抵抗部４４、４５の各々は図２の可変抵抗部４０と同様の構成である。

このような構成にすることで、第５の可変抵抗回路ＲＶＡ５が担当する階調範囲で、ガンマカーブの傾きの変化をより自在に調整することが可能となる。なお、入れ子（の深さ）は二重に限定されず、より多重の入れ子を構成してもよい。また、図１３では可変抵抗部４４、４５がノードＮＶ２４を共有しているが、これに限定されない。例えば可変抵抗部４４がノードＮＶ２５とノードＮＶ２７との間に設けられてもよい。

５．階調電圧生成回路の変形例
図１４は、階調電圧生成回路１０の変形例である。階調電圧生成回路１０は、第１〜第ｎの抵抗回路を含む。第１〜第ｎの抵抗回路には複数の基準電圧が入力され、第１〜第ｎの抵抗回路の各抵抗回路が、複数の基準電圧のいずれか２つの基準電圧に基づいて１又は複数の階調電圧を出力する。なお以下ではｎ＝７の場合を例に説明するが、ｎは７に限定されず、３以上の整数であればよい。

第１〜第７の抵抗回路ＲＢ１〜ＲＢ７には、基準電圧生成回路９０からの第１〜第８の基準電圧ＶＲ１〜ＶＲ８が入力される。具体的には、第ｉの抵抗回路ＲＢｉの一端には第ｉの基準電圧ＶＲｉが入力され、他端には第ｉ＋１の基準電圧ＶＲｉ＋１が入力される。基準電圧ＶＲ１〜ＶＲ８は、それぞれ階調電圧Ｖ１、Ｖ２、Ｖ４、Ｖ１０、Ｖ２４、Ｖ３０、Ｖ３２、Ｖ３３として出力される。これら以外の階調電圧は、各抵抗回路が、その両端の電圧を分圧して生成する。例えば、第４の抵抗回路ＲＢ４は、基準電圧ＶＲ４、ＶＲ５（階調電圧Ｖ１０、Ｖ２４）の間を分圧して階調電圧Ｖ１１〜Ｖ２３を生成する。

基準電圧生成回路９０は、基準電圧ＶＲ１〜ＶＲ８を生成する回路であり、階調電圧生成回路１０とは別の回路として設けられる。例えば基準電圧生成回路９０は、階調電圧生成回路１０を含む回路装置（ＩＣ等）とは別の回路装置に含まれる。或いは、基準電圧生成回路９０は、階調電圧生成回路１０と同じ回路装置内に設けられてもよい。基準電圧生成回路９０は、例えば基準電圧ＶＲ１〜ＶＲ８を出力する複数のレギュレーターで構成される。或いは、基準電圧生成回路９０は、ラダー抵抗と、そのラダー抵抗の出力電圧をバッファリングして基準電圧ＶＲ１〜ＶＲ８として出力する複数のアンプ回路と、で構成される。

図１５には、第ｉの抵抗回路の一例として第５の抵抗回路ＲＢ５の構成例を示す。第５の抵抗回路ＲＢ５は、分圧部３０、可変抵抗部４０を含む。即ち、図２の第５の可変抵抗回路ＲＶＡ５から調整部２０を除いた構成になっている。分圧部３０、可変抵抗部４０の構成は図２と同様であり、分圧部３０の両端には基準電圧ＶＲ５、ＶＲ６が入力される。そして、可変抵抗部４０は、複数の階調電圧（Ｖ２４〜Ｖ３０）が出力される複数の電圧分割ノード（ＮＶ２４〜ＮＶ３０）のうちの第ｐの電圧分割ノード（ＮＶ２４）と第ｑの電圧分割ノード（ＮＶ２６）との間に設けられる。

本変形例によれば、図２等で説明した実施形態と同様に、局所的にガンマカーブの形状が大きくことなる表示パネル等であっても、種々の表示パネルのガンマ特性に階調電圧生成回路１０のガンマ特性を合わせることが可能となる。

また本変形例では、第ｐの電圧分割ノード（ＮＶ２４）と第ｑの電圧分割ノード（ＮＶ２６）との間には、１又は複数の抵抗（Ｒ２４、Ｒ２５）が設けられる。この１又は複数の抵抗（Ｒ２４、Ｒ２５）の各抵抗の抵抗値は、複数の電圧分割ノードである第１〜第ｋの電圧分割ノード（ＮＶ２４〜ＮＶ３０）のうち第ｑの電圧分割ノード（ＮＶ２６）と第ｋの電圧分割ノード（ＮＶ３０）との間に設けられる１又は複数の抵抗（Ｒ２６〜Ｒ２９）の各抵抗の抵抗値よりも小さい。なお、図１５では第ｐの電圧分割ノードが第１の電圧分割ノード（ＮＶ２４）であるが、これに限定されない。ｐ＞１の場合、第ｐ、第ｑの電圧分割ノードの間に設けられる１又は複数の抵抗の各抵抗の抵抗値は、第１の電圧分割ノードと第ｐの電圧分割ノードとの間に設けられる１又は複数の抵抗の各抵抗の抵抗値よりも小さい。

このようにすれば、第５の抵抗回路ＲＢ５が担当する階調「２４」〜「３０」のうちガンマカーブの傾きが相対的に小さい部分の傾きを調整する（より傾きを相対的に小さくする）ことが可能となる。これにより、階調「２４」〜「３０」におけるガンマカーブをより曲線的にする方向の調整が可能となり、表示パネルのガンマ特性に合わせた調整が可能となる。

また本変形例では、第ｐの電圧分割ノード（ＮＶ２４）と第ｑの電圧分割ノード（ＮＶ２６）との間には、少なくとも１つの抵抗（Ｒ２４、Ｒ２５）が設けられる。そして、図２で説明した実施形態と同様に、可変抵抗部４０の抵抗値は、少なくとも１つの抵抗（Ｒ２４、Ｒ２５）の抵抗値よりも大きい。

図２で説明したように、可変抵抗部４０は、第ｐの電圧分割ノードと第ｑの電圧分割ノードとの間の合成抵抗を極端に変動させる必要はない。即ち、可変抵抗部４０の抵抗値は、第ｐの電圧分割ノードと第ｑの電圧分割ノードとの間に設けられる抵抗の抵抗値よりも大きくなっており、局所的なガンマ特性を微調整するものになっている。

６．表示ドライバー
図１６は、本実施形態の階調電圧生成回路１０を含む表示ドライバー１００の構成例である。表示ドライバー１００は、階調電圧生成回路１０、走査線駆動回路１１０（走査線駆動部）、制御回路１２０（制御部、処理回路）、データ線駆動回路１３０（データ線駆動部）、インターフェース回路１５０（インターフェース部）、電圧生成回路１８０（電圧生成部）を含む。表示ドライバー１００は、回路装置であり、例えば集積回路装置（ＩＣ）等で実現される。

インターフェース回路１５０は、外部の処理装置（例えば表示コントローラー、ＭＰＵ、ＣＰＵ等）との間の通信を行う。通信は、例えば表示データ（画像データ）の転送やクロック信号、同期信号の供給、コマンド（又は制御信号）の転送等である。インターフェース回路１５０は、例えばＩ／Ｏバッファー等で構成される。

制御回路１２０は、インターフェース回路１５０を介して入力された表示データやクロック信号、同期信号、コマンド等に基づいて、表示データの処理やタイミング制御、表示ドライバー１００の各部の制御等を行う。例えばタイミング制御では、同期信号や表示データに基づいて表示パネルの走査線の駆動タイミングやデータ線の駆動タイミングを制御する。また各画素に書き込むデータ電圧の極性を制御する。制御回路１２０は、例えばゲートアレイ等のロジック回路で構成される。

データ線駆動回路１３０は、複数の駆動回路を含む。各駆動回路は、Ｄ／Ａ変換回路と、アンプ回路と、を含む。階調電圧生成回路１０は複数の階調電圧（図１のＶ１〜Ｖ３３）を出力し、その各階調電圧は複数の階調値のいずれかに対応している。Ｄ／Ａ変換回路は、階調電圧生成回路１０からの複数の階調電圧の中から、表示データに対応する２つの隣り合った階調電圧を選択する。アンプ回路は、Ｄ／Ａ変換回路からの２つの階調電圧の間を更に分圧し、その分圧した電圧のうち表示データに対応する電圧を増幅してデータ電圧を表示パネルのデータ線（ソース線）に出力する。Ｄ／Ａ変換回路は例えばスイッチ回路等で構成され、アンプ回路は例えば演算増幅器やキャパシター、抵抗等で構成される。

走査線駆動回路１１０は、走査線の選択信号を表示パネルの走査線（ゲート線）に出力する。例えば走査線駆動回路１１０は、選択する走査線を指定する信号を生成する回路、その信号をバッファリングして選択信号として出力するバッファー回路等で構成される。

電圧生成回路１８０は、表示パネルのコモン電極に供給されるコモン電圧や、表示ドライバー１００の各部に供給される電圧を生成する。例えば階調電圧生成回路１０の電源電圧（図１のＶＨ、ＶＬ）や、走査線駆動回路１１０のバッファー回路の電源電圧や、データ線駆動回路１３０のアンプ回路の電源電圧等を生成する。例えば電圧生成回路１８０は、昇圧回路やレギュレーター、抵抗分圧回路等で構成される。

７．電気光学装置
図１７は、本実施形態の表示ドライバー１００（階調電圧生成回路１０）を含む電気光学装置３５０の構成例である。

電気光学装置３５０は、ガラス基板２１０と、ガラス基板２１０上に形成される画素アレイ２２０と、ガラス基板２１０上に実装される表示ドライバー１００と、表示ドライバー１００及び画素アレイ２２０のデータ線を接続する配線群２３０と、表示ドライバー１００及び画素アレイ２２０の走査線を接続する配線群２４０と、表示コントローラー３００に接続されるフレキシブル基板２５０と、フレキシブル基板２５０と表示ドライバー１００を接続する配線群２６０を含む。配線群２３０及び配線群２４０、配線群２６０は、ガラス基板２１０上に透明電極（ＩＴＯ：Indium Tin Oxide）などで形成される。画素アレイ２２０は、画素、データ線、走査線を含み、ガラス基板２１０と画素アレイ２２０が表示パネルに相当する。なお、電気光学装置は、フレキシブル基板２５０に接続された基板と、その基板に実装される表示コントローラー３００と、を更に含んでも良い。

なお、上記では表示パネルのガラス基板上に表示ドライバー１００が実装される場合を例に説明したが、電気光学装置３５０の構成はこれに限定されない。例えば表示ドライバー１００が回路基板に実装され、その回路基板と表示パネルとが接続されてもよい。

８．電子機器
図１８は、本実施形態の表示ドライバー１００（階調電圧生成回路１０）を含む電子機器４００の構成例である。本実施形態の電子機器として、例えば車載表示装置（例えばメーターパネル等）や、モニター、ディスプレイ、単板プロジェクター、テレビション装置、情報処理装置（コンピューター）、携帯型情報端末、カーナビゲーションシステム、携帯型ゲーム端末、ＤＬＰ（Digital Light Processing）装置、プリンター等の、表示装置を搭載する種々の電子機器を想定できる。

電子機器４００は、電気光学装置３５０、ＣＰＵ３１０（広義には処理装置）、表示コントローラー３００、記憶部３２０（メモリー、記憶装置）、ユーザーインターフェース部３３０（ユーザーインターフェース回路）、データインターフェース部３４０（データインターフェース回路）を含む。電気光学装置３５０は、表示ドライバー１００、表示パネル２００を含む。なお、表示コントローラー３００の機能をＣＰＵ３１０が実現し、表示コントローラー３００が省略されてもよい。また、表示ドライバー１００と表示パネル２００が電気光学装置３５０として一体に構成されず、個々の構成要素として電子機器に組み込まれてもよい。

ユーザーインターフェース部３３０は、ユーザーからの種々の操作を受け付けるインターフェース部である。例えば、ボタンやマウス、キーボード、表示パネル２００に装着されたタッチパネル等で構成される。データインターフェース部３４０は、画像データや制御データの入出力を行うインターフェース部である。例えばＵＳＢ等の有線通信インターフェースや、或は無線ＬＡＮ等の無線通信インターフェースである。記憶部３２０は、データインターフェース部３４０から入力された画像データを記憶する。或は、記憶部３２０は、ＣＰＵ３１０や表示コントローラー３００のワーキングメモリーとして機能する。ＣＰＵ３１０は、電子機器の各部の制御処理や種々のデータ処理を行う。表示コントローラー３００は表示ドライバー１００の制御処理を行う。例えば、表示コントローラー３００は、データインターフェース部３４０や記憶部３２０からＣＰＵ３１０を介して転送された画像データを、表示ドライバー１００が受け付け可能な形式に変換し、その変換された画像データを表示ドライバー１００へ出力する。表示ドライバー１００は、表示コントローラー３００から転送された画像データに基づいて表示パネル２００を駆動する。

例えば電子機器４００が車載表示装置である場合、ＣＰＵ３１０、記憶部３２０等がＥＣＵ（Electronic Control Unit）に相当し、そのＥＣＵが処理する種々の情報（例えば車速、燃料残量、室温、日時等の情報）が表示コントローラー３００や電気光学装置３５０に転送され、表示パネル２００に表示される。なお、車載表示装置とＥＣＵは別体であってもよく、車載表示装置としてはＣＰＵ３１０や記憶部３２０等を含まなくてもよい。

なお、上記のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語と共に記載された用語は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また本実施形態及び変形例の全ての組み合わせも、本発明の範囲に含まれる。また階調電圧生成回路、表示ドライバー、電気光学装置、電子機器等の構成・動作等も、本実施形態で説明したものに限定されず、種々の変形実施が可能である。

１０…階調電圧生成回路、２０…調整部、３０…分圧部、４０〜４５…可変抵抗部、
６０…第１の領域、７０…第２の領域、８０…領域、９０…基準電圧生成回路、
１００…表示ドライバー、１１０…走査線駆動回路、１２０…制御回路、
１３０…データ線駆動回路、１５０…インターフェース回路、１８０…電圧生成回路、
２００…表示パネル、２１０…ガラス基板、２２０…画素アレイ、
２３０，２４０…配線群、２５０…フレキシブル基板、２６０…配線群、
３００…表示コントローラー、３１０…ＣＰＵ、３２０…記憶部、
３３０…ユーザーインターフェース部、３４０…データインターフェース部、
３５０…電気光学装置、４００…電子機器、
Ｄ１…第１の方向、Ｄ２…第２の方向、
ＮＶ２４〜ＮＶ３０…ノード（電圧分割ノード）、Ｒ２４〜Ｒ２９…抵抗、
ＲＢ１〜ＲＢ７…第１〜第７の抵抗回路、ＲＴ１〜ＲＴ１０…抵抗、
ＲＶＡ１〜ＲＶＡ７…第１〜第７の可変抵抗回路、ＳＴ１〜ＳＴ１０…スイッチ、
ＴＲ１〜ＴＲ３…トランジスター、Ｖ１〜Ｖ３３…階調電圧、
ＶＨ…高電位側電源電圧、ＶＬ…低電位側電源電圧、
ＶＲ１〜ＶＲ８…第１〜第８の基準電圧

Claims (14)

1. 直列に接続される第１〜第ｎの可変抵抗回路（ｎは３以上の整数）を含み、
   前記第１〜第ｎの可変抵抗回路のうちの少なくとも第ｉの可変抵抗回路（ｉは１以上ｎ以下の整数）は、複数の階調電圧を出力し、
   前記第１〜第ｎの可変抵抗回路のうちの他の可変抵抗回路の各々は、１又は複数の階調電圧を出力し、
   前記第ｉの可変抵抗回路は、
   複数の階調電圧が出力される複数の電圧分割ノードのうちの第ｐの電圧分割ノードと第ｑの電圧分割ノード（ｐ、ｑは異なる整数）との間に設けられる可変抵抗部を、更に有することを特徴とする階調電圧生成回路。
2. 請求項１において、
   前記第１〜第ｎの可変抵抗回路の第１の可変抵抗回路は、
   第１の電源ノードに一端が接続され、
   前記第１〜第ｎの可変抵抗回路の第ｎの可変抵抗回路は、
   前記第１の電源ノードより高電位の第２の電源ノードに一端が接続され、
   前記第ｉの可変抵抗回路は、
   前記第１〜第ｎの可変抵抗回路のうちの前記第１の可変抵抗回路及び前記第ｎの可変抵抗回路以外の可変抵抗回路であることを特徴とする階調電圧生成回路。
3. 請求項１又は２において、
   前記第ｐの電圧分割ノードと前記第ｑの電圧分割ノードとの間には、少なくとも１つの抵抗が設けられ、
   前記可変抵抗部の抵抗値の下限値は、前記少なくとも１つの抵抗の各々の抵抗値よりも大きいことを特徴とする階調電圧生成回路。
4. 請求項１乃至３のいずれかにおいて、
   前記第ｐの電圧分割ノード及び前記第ｑの電圧分割ノードの一方の電圧分割ノードは、前記第ｉの可変抵抗回路の一端のノード又は他端のノードであることを特徴とする階調電圧生成回路。
5. 請求項１乃至４のいずれかにおいて、
   前記第１〜第ｎの可変抵抗回路に含まれる抵抗は、前記第１〜第ｎの可変抵抗回路に含まれるトランジスターの第１の方向に配置され、
   前記可変抵抗部を構成する回路素子は、前記第１〜第ｎの可変抵抗回路に含まれるトランジスターの前記第１の方向と直交する第２の方向に配置されていることを特徴とする階調電圧生成回路。
6. 請求項１乃至５のいずれかにおいて、
   前記可変抵抗部は、
   前記第ｐの電圧分割ノードと前記第ｑの電圧分割ノードとの間に並列に接続される複数のトランジスターを有し、
   前記複数のトランジスターのオン及びオフによって設定される、前記複数のトランジスターのオン抵抗により、前記可変抵抗部の抵抗値が可変に設定されることを特徴とする階調電圧生成回路。
7. 複数の基準電圧が入力され、各抵抗回路が、前記複数の基準電圧のいずれか２つの基準電圧に基づいて１又は複数の階調電圧を出力する第１〜第ｎの抵抗回路（ｎは３以上の整数）を含み、
   前記第１〜第ｎの抵抗回路のうちの第ｉの抵抗回路は、
   複数の階調電圧が出力される複数の電圧分割ノードのうちの第ｐの電圧分割ノードと第ｑの電圧分割ノードとの間に設けられる可変抵抗部を、有することを特徴とする階調電圧生成回路。
8. 請求項７において、
   前記第ｐの電圧分割ノードと前記第ｑの電圧分割ノードとの間には、１又は複数の抵抗が設けられ、
   前記１又は複数の抵抗の各抵抗の抵抗値は、前記複数の電圧分割ノードである第１〜第ｋの電圧分割ノードのうち第１の電圧分割ノードと前記第ｐの電圧分割ノードとの間、及び前記第ｑの電圧分割ノードと第ｋの電圧分割ノードとの間に設けられる１又は複数の抵抗の各抵抗の抵抗値よりも小さいことを特徴とする階調電圧生成回路。
9. 請求項７又は８において、
   前記第ｐの電圧分割ノードと前記第ｑの電圧分割ノードとの間には、少なくとも１つの抵抗が設けられ、
   前記可変抵抗部の抵抗値の下限値は、前記少なくとも１つの抵抗の各々の抵抗値よりも大きいことを特徴とする階調電圧生成回路。
10. 一端が第１の電源ノードに接続された第１の可変抵抗回路と、
    一端が前記第１の可変抵抗回路の他端と電気的に接続され、複数の電圧分割ノードを含む第２の可変抵抗回路と、
    一端が前記第２の可変抵抗回路の他端と電気的に接続され、他端が第１の電源ノードより高電位の第２の電源ノードと接続された第３の可変抵抗回路と、
    前記複数の電圧分割ノードのうちの第ｐの電圧分割ノードと第ｑの電圧分割ノード（ｐ、ｑは異なる整数）との間に設けられる可変抵抗部と、
    を含むことを特徴とする階調電圧生成回路。
11. 請求項１乃至１０のいずれかにおいて、
    ｑはｐ＋１より大きいことを特徴とする階調電圧生成回路。
12. 請求項１乃至１１のいずれかに記載された階調電圧生成回路を含むことを特徴とする表示ドライバー。
13. 請求項１乃至１１のいずれかに記載された階調電圧生成回路を含むことを特徴とする電気光学装置。
14. 請求項１乃至１１のいずれかに記載された階調電圧生成回路を含むことを特徴とする電子機器。

Images