JP2018044794A - Electronic device - Google Patents
Electronic device Download PDFInfo
- Publication number
- JP2018044794A JP2018044794A JP2016177887A JP2016177887A JP2018044794A JP 2018044794 A JP2018044794 A JP 2018044794A JP 2016177887 A JP2016177887 A JP 2016177887A JP 2016177887 A JP2016177887 A JP 2016177887A JP 2018044794 A JP2018044794 A JP 2018044794A
- Authority
- JP
- Japan
- Prior art keywords
- line
- electronic device
- main line
- base material
- lines
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
Description
本開示の実施形態は、複数の素子を備える電子デバイスに関する。 Embodiments of the present disclosure relate to an electronic device including a plurality of elements.
近年、変形性を有する電子デバイスの研究がおこなわれている。例えば特許文献１は、フィルム上にマトリクス状に有機トランジスタ及び画素電極を設けることにより、丸めることができるディスプレイを構成することを提案している。また、例えば特許文献２は、マトリクス状に有機トランジスタが設けられたフィルムと、加えられる圧力に応じて抵抗値が変化する感圧導電体とを組み合わせて、人体の表面に取り付けることができる圧力センサを構成することを提案している。 In recent years, research has been conducted on electronic devices having deformability. For example, Patent Document 1 proposes to construct a display that can be rolled by providing organic transistors and pixel electrodes in a matrix on a film. For example, Patent Document 2 discloses a pressure sensor that can be attached to the surface of a human body by combining a film in which organic transistors are provided in a matrix and a pressure-sensitive conductor whose resistance value changes according to applied pressure. Is proposed to compose.
電子デバイスを変形させると、電子デバイスを構成する基材や配線が破損し易くなり、この結果、配線における信号の伝達に障害が生じ易くなってしまう懸念がある。 If the electronic device is deformed, the base material and wiring constituting the electronic device are likely to be damaged, and as a result, there is a concern that a failure in signal transmission in the wiring is likely to occur.
本開示の実施形態は、このような点を考慮してなされたものであり、信号の伝達に障害が生じることを抑制することができる電子デバイスを提供することを目的とする。 Embodiments of the present disclosure have been made in consideration of such points, and an object thereof is to provide an electronic device that can suppress a failure in signal transmission.
本開示の一実施形態は、複数の貫通部が設けられた基材と、前記基材に設けられ、第１方向及び前記第１方向に交差する第２方向に並ぶ複数の素子と、前記素子に接続された複数の第１ラインと、前記素子に接続され、前記複数の第１ラインと交差する複数の第２ラインと、を備え、前記第１ラインは、前記第１方向に並ぶ複数の素子に接続された第１主ラインと、前記第１主ラインとの組み合わせによって少なくとも１つの前記貫通部を囲うように前記第１主ラインに接続された第１補助ラインと、を有する、電子デバイスである。 One embodiment of the present disclosure includes a base material provided with a plurality of through portions, a plurality of elements arranged on the base material and arranged in a first direction and a second direction intersecting the first direction, and the element A plurality of first lines connected to the element, and a plurality of second lines connected to the element and intersecting the plurality of first lines, wherein the first line is a plurality of lines arranged in the first direction. An electronic device comprising: a first main line connected to an element; and a first auxiliary line connected to the first main line so as to surround at least one of the through portions by a combination of the first main line It is.
本開示の一実施形態による電子デバイスにおいて、前記第２ラインは、前記第２方向に並ぶ複数の素子に接続された第２主ラインと、前記第２主ラインとの組み合わせによって少なくとも１つの前記貫通部を囲うように前記第２主ラインに接続された第２補助ラインと、を有していてもよい。 In the electronic device according to an embodiment of the present disclosure, the second line includes at least one penetrating through a combination of a second main line connected to a plurality of elements arranged in the second direction and the second main line. And a second auxiliary line connected to the second main line so as to surround the portion.
本開示の一実施形態による電子デバイスにおいて、前記第１補助ラインは、隣り合う２本の前記第１主ラインの間に位置していてもよい。 In the electronic device according to an embodiment of the present disclosure, the first auxiliary line may be located between two adjacent first main lines.
本開示の一実施形態による電子デバイスにおいて、前記基材は、前記素子を支持する複数の素子部分と、前記素子部分に接続された複数の線状部分と、を含み、前記第１主ライン及び前記第１補助ラインのいずれもが、前記基材の前記素子部分において前記素子の一側の領域を通っていてもよい。若しくは、前記第１主ラインは、前記基材の前記素子部分において前記素子の一側の領域を通り、前記第１補助ラインは、前記基材の前記素子部分において前記素子の他側の領域を通っていてもよい。 In the electronic device according to an embodiment of the present disclosure, the base material includes a plurality of element parts that support the elements, and a plurality of linear parts connected to the element parts, and the first main line and Any of the first auxiliary lines may pass through a region on one side of the element in the element portion of the substrate. Alternatively, the first main line passes through a region on one side of the element in the element portion of the base material, and the first auxiliary line passes through a region on the other side of the element in the element portion of the base material. You may pass.
本開示の一実施形態による電子デバイスにおいて、前記線状部分は、前記素子部分に接する第１部分と、前記第１部分とは反対側で前記素子部分に接する第２部分と、一端が前記第１部分に接するとともに他端が前記第２部分に接し、前記第１部分及び前記第２部分に対して傾斜した方向に延びる中間部分と、を含んでいてもよい。 In the electronic device according to an embodiment of the present disclosure, the linear portion includes a first portion that contacts the element portion, a second portion that contacts the element portion on the side opposite to the first portion, and one end of the linear portion. An intermediate portion that contacts one portion and the other end contacts the second portion and extends in a direction inclined with respect to the first portion and the second portion.
本開示の一実施形態による電子デバイスにおいて、前記基材の厚みは、１０μｍ以上且つ１ｍｍ以下であってもよい。 In an electronic device according to an embodiment of the present disclosure, the thickness of the base material may be not less than 10 μm and not more than 1 mm.
本開示の一実施形態による電子デバイスは、前記素子の一部に電気的に接続され、加えられる圧力に応じて電気抵抗又は静電容量が変化する感圧体を更に備えていてもよい。 The electronic device according to an embodiment of the present disclosure may further include a pressure-sensitive body that is electrically connected to a part of the element and changes in electrical resistance or capacitance according to an applied pressure.
本開示の実施形態によれば、信号の伝達に障害が生じることを抑制することができる。 According to the embodiment of the present disclosure, it is possible to suppress a failure in signal transmission.
以下、本開示の実施形態に係る電子デバイスの構成及びその製造方法について、図面を参照しながら詳細に説明する。なお、以下に示す実施形態は本開示の実施形態の一例であって、本開示はこれらの実施形態に限定して解釈されるものではない。また、本明細書において、「基板」、「基材」、「シート」や「フィルム」など用語は、呼称の違いのみに基づいて、互いから区別されるものではない。例えば、「基板」や「基材」は、シートやフィルムと呼ばれ得るような部材も含む概念である。更に、本明細書において用いる、形状や幾何学的条件並びにそれらの程度を特定する、例えば、「平行」や「直交」等の用語や長さや角度の値等については、厳密な意味に縛られることなく、同様の機能を期待し得る程度の範囲を含めて解釈することとする。また、本実施形態で参照する図面において、同一部分または同様な機能を有する部分には同一の符号または類似の符号を付し、その繰り返しの説明は省略する場合がある。また、図面の寸法比率は説明の都合上実際の比率とは異なる場合や、構成の一部が図面から省略される場合がある。 Hereinafter, a configuration of an electronic device and a manufacturing method thereof according to an embodiment of the present disclosure will be described in detail with reference to the drawings. The following embodiments are examples of embodiments of the present disclosure, and the present disclosure is not construed as being limited to these embodiments. Further, in this specification, terms such as “substrate”, “base material”, “sheet”, and “film” are not distinguished from each other only based on the difference in names. For example, “substrate” and “base material” are concepts including members that can be called sheets and films. Furthermore, as used in this specification, the shape and geometric conditions and the degree thereof are specified. For example, terms such as “parallel” and “orthogonal”, length and angle values, and the like are bound to a strict meaning. Therefore, it should be interpreted including the extent to which similar functions can be expected. In the drawings referred to in this embodiment, the same portions or portions having similar functions are denoted by the same reference symbols or similar reference symbols, and repeated description thereof may be omitted. In addition, the dimensional ratio in the drawing may be different from the actual ratio for convenience of explanation, or a part of the configuration may be omitted from the drawing.
以下、図１乃至図１２を参照して、本開示の一実施の形態について説明する。 Hereinafter, an embodiment of the present disclosure will be described with reference to FIGS. 1 to 12.
（電子デバイス）
まず、図１を参照して、本実施の形態に係る電子デバイス１０について説明する。図１は、電子デバイス１０を示す平面図である。
(Electronic device)
First, an electronic device 10 according to the present embodiment will be described with reference to FIG. FIG. 1 is a plan view showing the electronic device 10.
電子デバイス１０は、基材２０、基材２０の第１面２０ａに設けられた複数のトランジスタ素子３０、トランジスタ素子３０に接続された複数の複数の第１ラインＸ１〜Ｘｍ及び複数の第２ラインＹ１〜Ｙｎを備える。図１に示すように、複数のトランジスタ素子３０は、規則的に二次元配列されている。具体的には、複数のトランジスタ素子３０は、第１方向Ｄ１及び前記第１方向に交差する第２方向Ｄ２に並んでいる。図１に示す例において、第２方向Ｄ２は、第１方向Ｄ１に直交している。 The electronic device 10 includes a substrate 20, a plurality of transistor elements 30 provided on the first surface 20a of the substrate 20, a plurality of first lines X1 to Xm connected to the transistor element 30, and a plurality of second lines. Y1-Yn are provided. As shown in FIG. 1, the plurality of transistor elements 30 are regularly arranged two-dimensionally. Specifically, the plurality of transistor elements 30 are arranged in a first direction D1 and a second direction D2 that intersects the first direction. In the example shown in FIG. 1, the second direction D2 is orthogonal to the first direction D1.
複数の第１ラインＸ１〜Ｘｍはそれぞれ、第１方向Ｄ１に並ぶ複数のトランジスタ素子３０に接続されている。また、複数の第２ラインＹ１〜Ｙｎはそれぞれ、第２方向Ｄ２に並ぶ複数のトランジスタ素子３０に接続されている。このため、基材２０の法線方向に沿って電子デバイス１０を見た場合、電子デバイス１０の領域は、図１に示すように、複数の第１ラインＸ及び複数の第２ラインＹによって、マトリクス状に区画される。ｍ及びｎは、任意の正の整数である。複数のトランジスタ素子３０はそれぞれ、複数の第１ラインＸ１〜Ｘｍと複数の第２ラインＹ〜Ｙｎとの交点に対応して設けられている。以下の説明において、第１ラインＸ１〜Ｘｍに共通する事項を説明する際には、第１ラインＸ１〜Ｘｍを第１ラインＸと記す場合がある。また、第２ラインＹ１〜Ｙｎに共通する事項を説明する際には、第２ラインＹ１〜Ｙｎを第２ラインＹと記す場合がある。 The plurality of first lines X1 to Xm are respectively connected to the plurality of transistor elements 30 arranged in the first direction D1. The plurality of second lines Y1 to Yn are respectively connected to the plurality of transistor elements 30 arranged in the second direction D2. For this reason, when the electronic device 10 is viewed along the normal direction of the substrate 20, the region of the electronic device 10 is represented by a plurality of first lines X and a plurality of second lines Y, as shown in FIG. It is partitioned into a matrix. m and n are arbitrary positive integers. The plurality of transistor elements 30 are respectively provided corresponding to the intersections of the plurality of first lines X1 to Xm and the plurality of second lines Y to Yn. In the following description, when describing matters common to the first lines X1 to Xm, the first lines X1 to Xm may be referred to as the first line X in some cases. Further, when describing matters common to the second lines Y1 to Yn, the second lines Y1 to Yn may be referred to as the second line Y in some cases.
後述するように、第１ラインＸは、トランジスタ素子３０のゲート電極に電気的に接続される。第１ラインＸは、走査線、スキャンライン、ワードラインなどとも称されるラインである。また、第２ラインＹは、トランジスタ素子３０のソース電極に電気的に接続される。第２ラインＹは、信号線、データライン、ビットラインなどとも称されるラインである。 As will be described later, the first line X is electrically connected to the gate electrode of the transistor element 30. The first line X is a line also called a scan line, a scan line, a word line, or the like. The second line Y is electrically connected to the source electrode of the transistor element 30. The second line Y is a line also called a signal line, a data line, a bit line, or the like.
図１に示すように、基材２０には、複数の貫通部２５が設けられている。貫通部２５は、例えば、第１方向Ｄ１においてトランジスタ素子３０と同一のピッチで並んでおり、且つ、第２方向Ｄ２においてもトランジスタ素子３０と同一のピッチで並んでいる。貫通部２５は、例えば、基材２０の第１面２０ａ側から、第１面２０ａの反対側に位置する第２面２０ｂ側へ貫通する貫通孔や切れ目である。基材２０に貫通部２５を設けることにより、基材２０の変形性を増大させることができる。 As shown in FIG. 1, the base material 20 is provided with a plurality of through portions 25. For example, the through portions 25 are arranged at the same pitch as the transistor elements 30 in the first direction D1, and are also arranged at the same pitch as the transistor elements 30 in the second direction D2. The penetrating portion 25 is, for example, a through hole or a cut that penetrates from the first surface 20a side of the base material 20 to the second surface 20b side that is located on the opposite side of the first surface 20a. By providing the penetration part 25 in the base material 20, the deformability of the base material 20 can be increased.
複数の貫通部２５が形成された基材２０は、複数の素子部分２１及び複数の線状部分２２を少なくとも含む。素子部分２１は、トランジスタ素子３０を支持する部分であり、線状部分２２は、素子部分２１に接続された部分である。図１に示す例において、線状部分２２は、隣り合う２つの貫通部２５によって挟まれた部分である。また、素子部分２１は、第１方向Ｄ１に延びる線状部分２２と第２方向Ｄ２に延びる線状部分２２とが交差する部分である。基材２０を変形させる場合、素子部分２１よりも線状部分２２が変形に寄与する。線状部分２２の幅は、好ましくは、基材２０の厚み以上になっている。 The substrate 20 on which the plurality of through portions 25 are formed includes at least a plurality of element portions 21 and a plurality of linear portions 22. The element portion 21 is a portion that supports the transistor element 30, and the linear portion 22 is a portion that is connected to the element portion 21. In the example shown in FIG. 1, the linear portion 22 is a portion sandwiched between two adjacent through portions 25. The element portion 21 is a portion where the linear portion 22 extending in the first direction D1 and the linear portion 22 extending in the second direction D2 intersect. When the substrate 20 is deformed, the linear portion 22 contributes to the deformation rather than the element portion 21. The width of the linear portion 22 is preferably equal to or greater than the thickness of the substrate 20.
基材２０の厚みは、例えば１０μｍ以上且つ２００μｍ以下が好ましく、２０μｍ以上且つ２００μｍ以下がさらに好ましい。基材２０の厚みを１０μｍ以上にすることにより、基材２０の強度を確保し、これによって、電子デバイス１０を伸縮させたときに基材２０が降伏するまで変形してしまうことを抑制することができる。また、基材２０の厚みを２００μｍ以下にすることにより、基材２０の十分な伸縮性を確保することができる。 The thickness of the substrate 20 is preferably, for example, 10 μm or more and 200 μm or less, and more preferably 20 μm or more and 200 μm or less. By making the thickness of the base material 20 10 μm or more, the strength of the base material 20 is ensured, thereby suppressing deformation of the base material 20 until yielding when the electronic device 10 is expanded or contracted. Can do. Moreover, sufficient stretchability of the base material 20 can be ensured by setting the thickness of the base material 20 to 200 μm or less.
基材２０を構成する材料としては、貫通部２５が形成された基材２０を伸縮させた場合に基材２０が破断しない程度の柔軟性を有する材料が用いられる。例えば、基材２０を構成する材料として、エポキシ樹脂、アクリル樹脂、スチレン樹脂、ポリイミド樹脂、ポリビニルアルコール樹脂、ポリパラキシリレン樹脂などの樹脂材料を用いることができる。また、フォトリソグラフィー法によって貫通部２５を形成する場合、基材２０を構成する材料として、上記の樹脂材料と光酸発生剤等とを混合して感光性を持たせた材料が用いられる。 As a material constituting the base material 20, a material having such flexibility that the base material 20 does not break when the base material 20 on which the penetrating portion 25 is formed is expanded and contracted is used. For example, a resin material such as an epoxy resin, an acrylic resin, a styrene resin, a polyimide resin, a polyvinyl alcohol resin, or a polyparaxylylene resin can be used as a material constituting the substrate 20. Moreover, when forming the penetration part 25 by the photolithographic method, the material which mixed the said resin material, a photo-acid generator, etc. was given as a material which comprises the base material 20 is used.
ところで、基材２０を変形させると、基材２０の例えば線状部分２２が破断し、この結果、線状部分２２に設けられた第１ラインＸの一部が断線してしまうことが考えられる。また、基材２０の変形に第１ラインＸが追従できず、第１ラインＸの一部が断線したり破損したりしてしまうことも考えられる。このような課題を考慮し、本実施の形態においては、第１ラインＸの一部が断線又は破損したとしても第１ラインＸにおける信号の伝達に障害が生じないよう、第１ラインＸに冗長性を持たせることを提案する。 By the way, when the base material 20 is deformed, for example, the linear portion 22 of the base material 20 is broken, and as a result, a part of the first line X provided in the linear portion 22 may be disconnected. . Further, it is also conceivable that the first line X cannot follow the deformation of the base material 20 and a part of the first line X is broken or damaged. In view of such problems, in the present embodiment, the first line X is redundant so that a signal transmission in the first line X does not fail even if a part of the first line X is disconnected or damaged. Propose to have sex.
以下、図２を参照して、冗長性を有する第１ラインＸを備えた電子デバイス１０の構成について詳細に説明する。図２は、電子デバイス１０を拡大して示す平面図である。なお、図２などの平面図においては、後述するゲート絶縁膜３２及び絶縁層３６を省略している。 Hereinafter, the configuration of the electronic device 10 including the first line X having redundancy will be described in detail with reference to FIG. FIG. 2 is an enlarged plan view showing the electronic device 10. In a plan view such as FIG. 2, a gate insulating film 32 and an insulating layer 36 to be described later are omitted.
図２に示すように、第１ラインＸは、第１主ライン及び第１補助ラインを有する。例えば、第１ラインＸ１は、第１主ラインＸ１１及び第１補助ラインＸ１２を有する。また、第１ラインＸ２は、第１主ラインＸ２１及び第１補助ラインＸ２２を有し、第１ラインＸ３は、第１主ラインＸ３１及び第１補助ラインＸ３２を有する。以下の説明において、第１主ラインＸ１１〜Ｘｍ１に共通する事項を説明する際には、第１主ラインＸ１１〜Ｘｍ１を第１主ラインＸａと記す場合がある。また、第１補助ラインＸ１２〜Ｘｍ２に共通する事項を説明する際には、第１補助ラインＸ１２〜Ｘｍ２を第１補助ラインＸｂと記す場合がある。 As shown in FIG. 2, the first line X includes a first main line and a first auxiliary line. For example, the first line X1 includes a first main line X11 and a first auxiliary line X12. The first line X2 includes a first main line X21 and a first auxiliary line X22, and the first line X3 includes a first main line X31 and a first auxiliary line X32. In the following description, when the matters common to the first main lines X11 to Xm1 are described, the first main lines X11 to Xm1 may be referred to as the first main line Xa. Further, when describing matters common to the first auxiliary lines X12 to Xm2, the first auxiliary lines X12 to Xm2 may be referred to as the first auxiliary line Xb.
第１主ラインＸａは、第１方向Ｄ１に並ぶ複数のトランジスタ素子３０に接続される。例えば、第１主ラインＸａは、第１方向Ｄ１に沿って線状部分２２上を直線状に延びている。なお、第１主ラインＸａの形状が直線に限られることはない。例えば、第１主ラインＸａは、部分的に屈曲したり湾曲していたりしてもよい。 The first main line Xa is connected to a plurality of transistor elements 30 arranged in the first direction D1. For example, the first main line Xa extends linearly on the linear portion 22 along the first direction D1. Note that the shape of the first main line Xa is not limited to a straight line. For example, the first main line Xa may be partially bent or curved.
第１補助ラインＸｂは、第１主ラインＸａとの組み合わせによって少なくとも１つの貫通部２５を囲うように、第１主ラインＸａに接続されている。例えば図２に示すように、第１補助ラインＸ１２は、第１主ラインＸ１１との組み合わせによって２つの貫通部２５を囲うように、第１主ラインＸ１１に接続されている。具体的には、第１補助ラインＸ１２は、第１主ラインＸ１１に平行する第１主ラインＸ２１と同一の線状部分２２上に延びている。また、第１補助ラインＸ１２は、第１主ラインＸ１１と第２ラインＹ１との交点の近傍、及び第１主ラインＸ１１と第２ラインＹ３との交点の近傍において、第１主ラインＸ１１に接続されている。この場合、図５に示すように、第２ラインＹ１と第２ラインＹ３の間に位置する部分で第１主ラインＸ１１に断線が生じたとしても、信号は、第１主ラインＸ１１の断線箇所２３を迂回するよう第１補助ラインＸ１２を通ることができる。このため、信号の伝達に障害が生じることを抑制することができる。 The first auxiliary line Xb is connected to the first main line Xa so as to surround the at least one penetrating portion 25 in combination with the first main line Xa. For example, as shown in FIG. 2, the first auxiliary line X12 is connected to the first main line X11 so as to surround the two through portions 25 in combination with the first main line X11. Specifically, the first auxiliary line X12 extends on the same linear portion 22 as the first main line X21 parallel to the first main line X11. The first auxiliary line X12 is connected to the first main line X11 in the vicinity of the intersection of the first main line X11 and the second line Y1 and in the vicinity of the intersection of the first main line X11 and the second line Y3. Has been. In this case, as shown in FIG. 5, even if a break occurs in the first main line X11 in the portion located between the second line Y1 and the second line Y3, the signal is a broken portion of the first main line X11. It is possible to pass through the first auxiliary line X12 to bypass 23. For this reason, it can suppress that a failure arises in signal transmission.
第１補助ラインＸｂは、隣り合う２本の第１主ラインＸａの間に位置する。例えば、第１補助ラインＸ１２は、第１主ラインＸ１１と第１主ラインＸ２１との間に位置する。第１補助ラインＸ１２が第１主ラインＸ２１と交差しないことにより、第１補助ラインＸ１２及び第１主ラインＸ２１の層構成を簡略化できる。 The first auxiliary line Xb is located between two adjacent first main lines Xa. For example, the first auxiliary line X12 is located between the first main line X11 and the first main line X21. Since the first auxiliary line X12 does not intersect the first main line X21, the layer configuration of the first auxiliary line X12 and the first main line X21 can be simplified.
図２に示す例において、第１主ラインＸａ及び第１補助ラインＸｂはいずれも、素子部分２１においてトランジスタ素子３０の一側の領域、具体的にはトランジスタ素子３０よりも図２において下側の領域を通る。しかしながら、素子部分２１において第１主ラインＸａ及び第１補助ラインＸｂが通る領域が特に限られることはない。例えば、後に変形例として示すように、素子部分２１において、第１主ラインＸａがトランジスタ素子３０の一側の領域を通り、第１補助ラインＸｂがトランジスタ素子３０の他側の領域を通ってもよい。 In the example shown in FIG. 2, each of the first main line Xa and the first auxiliary line Xb is a region on one side of the transistor element 30 in the element portion 21, specifically, lower than the transistor element 30 in FIG. 2. Go through the area. However, the region through which the first main line Xa and the first auxiliary line Xb pass in the element portion 21 is not particularly limited. For example, as will be described later as a modification, in the element portion 21, the first main line Xa passes through a region on one side of the transistor element 30 and the first auxiliary line Xb passes through a region on the other side of the transistor element 30. Good.
ところで、基材２０を変形させた時に線状部分２２の一部で破断が生じると、破断が生じた箇所の周囲で基材２０の内部応力が緩和される。例えば、破断箇所に近接する貫通部２５の周囲の線状部分２２においては、内部応力が、破断が生じる前に比べて減少する。このため、破断箇所に近接する貫通部２５の周囲の線状部分２２においては、破断が生じにくくなる。この点を考慮し、第１主ラインＸａ及び第１補助ラインＸｂは、１つの貫通部２５を挟んで対向していることが好ましい。これにより、第１主ラインＸａを支持する線状部分２２及び第１補助ラインＸｂを支持する線状部分２２の両方が同時に破断してしまうことを抑制することができる。 By the way, when a fracture occurs in a part of the linear portion 22 when the substrate 20 is deformed, the internal stress of the substrate 20 is relaxed around the location where the fracture occurs. For example, in the linear portion 22 around the penetrating portion 25 close to the breakage point, the internal stress is reduced compared to before the breakage occurs. For this reason, in the linear part 22 around the penetration part 25 close to the broken part, the breakage hardly occurs. Considering this point, it is preferable that the first main line Xa and the first auxiliary line Xb are opposed to each other with one through portion 25 interposed therebetween. Thereby, it can suppress that both the linear part 22 which supports the 1st main line Xa, and the linear part 22 which supports the 1st auxiliary line Xb break simultaneously.
図２に示すように、第２ラインＹは、少なくとも第２主ラインを有する。例えば、第２ラインＹ１〜Ｙ３はそれぞれ、第２主ラインＹ１１〜Ｙ３１を有する。以下の説明において、第２主ラインＹ１〜Ｙｎ１に共通する事項を説明する際には、第２主ラインＹ１１〜Ｙｎ１を第２主ラインＹａと記す場合がある。 As shown in FIG. 2, the second line Y has at least a second main line. For example, the second lines Y1 to Y3 have second main lines Y11 to Y31, respectively. In the following description, when the matters common to the second main lines Y1 to Yn1 are described, the second main lines Y11 to Yn1 may be referred to as the second main line Ya.
第２主ラインＹａは、第２方向Ｄ２に並ぶ複数のトランジスタ素子３０に接続される。例えば、第２主ラインＹａは、第２方向Ｄ２に沿って線状部分２２上を直線状に延びている。なお、第２主ラインＹａの形状が直線に限られることはない。例えば、第２主ラインＹａは、部分的に屈曲したり湾曲していたりしてもよい。 The second main line Ya is connected to the plurality of transistor elements 30 arranged in the second direction D2. For example, the second main line Ya extends linearly on the linear portion 22 along the second direction D2. The shape of the second main line Ya is not limited to a straight line. For example, the second main line Ya may be partially bent or curved.
次に、トランジスタ素子３０の構成の一例について、図３及び図４を参照して説明する。図３は、図２の電子デバイス１０のトランジスタ素子３０及びその周辺を拡大して示す平面図である。また、図４は、図３のトランジスタ素子３０を線IV−IVに沿って切断した場合を示す断面図である。トランジスタ素子３０は、ゲート電極３１、ゲート絶縁膜３２、ソース電極３３、ドレイン電極３４、半導体層３５、及び絶縁層３６を含む。 Next, an example of the configuration of the transistor element 30 will be described with reference to FIGS. FIG. 3 is an enlarged plan view showing the transistor element 30 and its periphery of the electronic device 10 of FIG. FIG. 4 is a cross-sectional view showing a case where the transistor element 30 of FIG. 3 is cut along line IV-IV. The transistor element 30 includes a gate electrode 31, a gate insulating film 32, a source electrode 33, a drain electrode 34, a semiconductor layer 35, and an insulating layer 36.
図４に示すトランジスタ素子３０は、いわゆるトップゲート型のトランジスタ素子である。この場合、ソース電極３３、ドレイン電極３４、及び半導体層３５は、基材２０の第１面２０ａ上に設けられる。また、ゲート絶縁膜３２は、ソース電極３３、ドレイン電極３４及び半導体層３５を覆うように設けられ、ゲート電極３１は、ゲート絶縁膜３２上に設けられる。また、絶縁層３６は、ゲート電極３１及びゲート絶縁膜３２を覆うように設けられる。図示はしないが、トランジスタ素子３０は、トランジスタ素子３０の表面を構成するパッシベーション層など、その他の層を更に含んでいてもよい。 The transistor element 30 shown in FIG. 4 is a so-called top gate type transistor element. In this case, the source electrode 33, the drain electrode 34, and the semiconductor layer 35 are provided on the first surface 20 a of the substrate 20. The gate insulating film 32 is provided so as to cover the source electrode 33, the drain electrode 34, and the semiconductor layer 35, and the gate electrode 31 is provided on the gate insulating film 32. The insulating layer 36 is provided so as to cover the gate electrode 31 and the gate insulating film 32. Although not shown, the transistor element 30 may further include other layers such as a passivation layer constituting the surface of the transistor element 30.
ゲート電極３１は、第１ラインＸの第１主ラインＸａに電気的に接続されている。例えば、図３に示すように、第１ラインＸ２と第２ラインＹ３の交点に対応して設けられたトランジスタ素子３０のゲート電極３１は、第１ラインＸ２の第１主ラインＸ２１に電気的に接続されている。また、ソース電極３３は、第２ラインＹの第２主ラインＹａに電気的に接続されている。例えば、図２に示すように、第１ラインＸ２と第２ラインＹ３の交点に対応して設けられたトランジスタ素子３０のソース電極３３は、第２ラインＹ３の第２主ラインＹ３１に電気的に接続されている。 The gate electrode 31 is electrically connected to the first main line Xa of the first line X. For example, as shown in FIG. 3, the gate electrode 31 of the transistor element 30 provided corresponding to the intersection of the first line X2 and the second line Y3 is electrically connected to the first main line X21 of the first line X2. It is connected. The source electrode 33 is electrically connected to the second main line Ya of the second line Y. For example, as shown in FIG. 2, the source electrode 33 of the transistor element 30 provided corresponding to the intersection of the first line X2 and the second line Y3 is electrically connected to the second main line Y31 of the second line Y3. It is connected.
図３及び図４に示すように、ドレイン電極３４にドレインパッド３４ａが接続されていてもよい。この場合、図４に示すように、ゲート絶縁膜３２及び絶縁層３６のうちドレインパッド３４ａと重なる部分に開口部３７を形成し、開口部３７に、ドレインパッド３４ａに接続される貫通電極３８を設けてもよい。貫通電極３８は、後述するように、電子デバイス１０を用いて圧力センサを構成する場合などに利用される。 As shown in FIGS. 3 and 4, a drain pad 34 a may be connected to the drain electrode 34. In this case, as shown in FIG. 4, an opening 37 is formed in a portion of the gate insulating film 32 and the insulating layer 36 that overlaps the drain pad 34 a, and a through electrode 38 connected to the drain pad 34 a is formed in the opening 37. It may be provided. As will be described later, the through electrode 38 is used when a pressure sensor is configured using the electronic device 10.
ゲート電極３１、ゲート絶縁膜３２、ソース電極３３、ドレイン電極３４、絶縁層３６及び貫通電極３８を構成する材料としては、トランジスタ素子において用いられる公知の材料が用いられる。例えば、特開２０１０−７９１９６号公報において開示されている材料を用いることができる。 As materials constituting the gate electrode 31, the gate insulating film 32, the source electrode 33, the drain electrode 34, the insulating layer 36 and the through electrode 38, known materials used in transistor elements are used. For example, the materials disclosed in JP 2010-79196 A can be used.
半導体層３５を構成する材料としては、無機半導体材料または有機半導体材料のいずれが用いられてもよいが、好ましくは有機半導体材料が用いられる。有機半導体材料は一般に、無機半導体材料に比べて低い温度で基材２０上に形成され得る。このため、耐熱性の低い材料を用いて基材２０を構成することが可能になる。また、印刷法等の塗布プロセスを用いて有機半導体材料を基材２０上に形成することが可能になる。 As a material constituting the semiconductor layer 35, either an inorganic semiconductor material or an organic semiconductor material may be used, but an organic semiconductor material is preferably used. The organic semiconductor material can generally be formed on the substrate 20 at a lower temperature than the inorganic semiconductor material. For this reason, it becomes possible to comprise the base material 20 using a material with low heat resistance. In addition, the organic semiconductor material can be formed on the base material 20 by using a coating process such as a printing method.
有機半導体材料としては、ペンタセン等の低分子有機半導体材料や、ポリピロール類等の高分子有機半導体材料が用いられ得る。より具体的には、特開２０１３−２１１９０号公報において開示されている低分子有機半導体材料や高分子有機半導体材料を用いることができる。ここで「低分子有機半導体材料」とは、例えば、分子量が１００００未満の有機半導体材料を意味している。また「高分子有機半導体材料」とは、例えば、分子量が１００００以上の有機半導体材料を意味している。 As the organic semiconductor material, a low molecular organic semiconductor material such as pentacene or a high molecular organic semiconductor material such as polypyrrole can be used. More specifically, a low molecular organic semiconductor material or a high molecular organic semiconductor material disclosed in JP2013-21190A can be used. Here, the “low molecular organic semiconductor material” means, for example, an organic semiconductor material having a molecular weight of less than 10,000. The “polymeric organic semiconductor material” means, for example, an organic semiconductor material having a molecular weight of 10,000 or more.
（本実施の形態の作用）
本実施の形態に係る電子デバイス１０によれば、基材２０に複数の貫通部２５を設けることにより、基材２０の変形性を高めることができる。また、基材２０に設けられた第１ラインＸは、第１方向Ｄ１に並ぶ複数のトランジスタ素子３０に接続された第１主ラインＸａに加えて、第１補助ラインＸｂを更に有する。第１補助ラインＸｂは、第１主ラインＸａとの組み合わせによって少なくとも１つの貫通部２５を囲うように、第１主ラインＸａに接続されている。このため、第１主ラインＸａの一部が断線した場合であっても、信号が第１補助ラインＸｂを通ることによって第１主ラインＸａの断線箇所を迂回することができる。これにより、信号の伝達に障害が生じることを抑制することができる。
(Operation of this embodiment)
According to the electronic device 10 according to the present embodiment, the deformability of the base material 20 can be improved by providing the base material 20 with the plurality of through portions 25. The first line X provided on the substrate 20 further includes a first auxiliary line Xb in addition to the first main line Xa connected to the plurality of transistor elements 30 arranged in the first direction D1. The first auxiliary line Xb is connected to the first main line Xa so as to surround the at least one penetrating portion 25 in combination with the first main line Xa. For this reason, even if it is a case where a part of 1st main line Xa is disconnected, the disconnection location of the 1st main line Xa can be circumvented by a signal passing the 1st auxiliary line Xb. Thereby, it is possible to suppress a failure in signal transmission.
（圧力センサ）
以下、図６及び図７を参照して、本実施の形態による電子デバイス１０の一応用例について説明する。ここでは、電子デバイス１０を用いて圧力センサを構成する例について説明する。図６は、電子デバイス１０を用いて構成された圧力センサを示す図である。また、図７は、圧力センサの回路を示す図である。
(Pressure sensor)
Hereinafter, an application example of the electronic device 10 according to the present embodiment will be described with reference to FIGS. Here, the example which comprises a pressure sensor using the electronic device 10 is demonstrated. FIG. 6 is a diagram illustrating a pressure sensor configured using the electronic device 10. FIG. 7 is a diagram illustrating a circuit of the pressure sensor.
図６に示すように、電子デバイス１０は、第１電極４１、感圧体４２及び第２電極４３を更に備える。第１電極４１は、トランジスタ素子３０上に設けられ、且つ、図７に示すように、トランジスタ素子３０の貫通電極３８に電気的に接続されている。感圧体４２は、第１電極４１上に設けられ、第２電極４３は、感圧体４２上に設けられている。 As shown in FIG. 6, the electronic device 10 further includes a first electrode 41, a pressure sensitive body 42, and a second electrode 43. The first electrode 41 is provided on the transistor element 30 and is electrically connected to the through electrode 38 of the transistor element 30 as shown in FIG. The pressure sensitive body 42 is provided on the first electrode 41, and the second electrode 43 is provided on the pressure sensitive body 42.
感圧体４２は、感圧体４２に加えられる圧力に応じて、圧力が加えられた方向における感圧体４２の電気抵抗または静電容量が変化するよう構成されたものである。感圧体４２としては、例えば、感圧体に加えられる圧力に応じて、圧力が加えられた方向ここでは厚み方向における感圧体の電気抵抗が変化するよう構成された、いわゆる感圧導電体が用いられ得る。感圧導電体は例えば、シリコーンゴムなどのゴムと、ゴムに添加されたカーボンなどの導電性を有する複数の粒子と、を含んでいる。 The pressure sensitive body 42 is configured such that the electric resistance or capacitance of the pressure sensitive body 42 in the direction in which the pressure is applied changes in accordance with the pressure applied to the pressure sensitive body 42. As the pressure sensitive body 42, for example, a so-called pressure sensitive conductor configured to change the electric resistance of the pressure sensitive body in the direction in which the pressure is applied, here in the thickness direction, according to the pressure applied to the pressure sensitive body. Can be used. The pressure-sensitive conductor includes, for example, rubber such as silicone rubber and a plurality of particles having conductivity such as carbon added to the rubber.
図６に示す圧力センサに圧力Ｆが加えられると、圧力Ｆを加えられた部分において、感圧体４２が厚み方向において圧縮される。この結果、厚み方向において感圧体４２内の粒子が互いに接触し、厚み方向における感圧体４２の電気抵抗値が低くなる。このため、圧力Ｆが加えられた部分の感圧体４２に接続されたトランジスタ素子３０においては、ソース電極３３およびドレイン電極３４に流れる電流が増加する。このような圧力センサによれば、各トランジスタ素子３０に流れる電流値を検出することにより、圧力センサに加えられている圧力Ｆの分布を算出することができる。 When the pressure F is applied to the pressure sensor shown in FIG. 6, the pressure sensitive body 42 is compressed in the thickness direction in the portion where the pressure F is applied. As a result, the particles in the pressure sensitive body 42 come into contact with each other in the thickness direction, and the electric resistance value of the pressure sensitive body 42 in the thickness direction becomes low. For this reason, in the transistor element 30 connected to the pressure sensitive body 42 to which the pressure F is applied, the current flowing through the source electrode 33 and the drain electrode 34 increases. According to such a pressure sensor, the distribution of the pressure F applied to the pressure sensor can be calculated by detecting the current value flowing through each transistor element 30.
圧力センサをヘルスケア、スポーツ用品、建材等の分野において広く応用するためには、圧力センサを曲面に固定可能であることが重要であると考えられる。ここで、本実施の形態による電子デバイス１０を用いた圧力センサによれば、基材２０の網目構造に起因する伸縮性のため、曲面に対する圧力センサの固定のし易さを向上させることができる。 In order to widely apply the pressure sensor in fields such as health care, sports equipment, and building materials, it is important that the pressure sensor can be fixed to a curved surface. Here, according to the pressure sensor using the electronic device 10 according to the present embodiment, the ease of fixing the pressure sensor to the curved surface can be improved due to the stretchability due to the network structure of the base material 20. .
（実装基板）
以下、電子デバイス１０を基板５２に搭載して実装基板５０を構成する例について、図８を参照して説明する。
(Mounting board)
Hereinafter, an example in which the electronic device 10 is mounted on the substrate 52 to configure the mounting substrate 50 will be described with reference to FIG.
図８に示すように、実装基板５０は、基板５２と、基板５２に設けられた電子デバイス１０とを備える。図８に示す例によれば、基板５２が電子デバイス１０を支持するので、電子デバイス１０が損傷してしまうことを抑制することができる。また、電子デバイス１０の取り扱い性を高めることができる。実装基板５０の用途は、例えば、ディスプレイ、圧力センサなどである。 As shown in FIG. 8, the mounting substrate 50 includes a substrate 52 and the electronic device 10 provided on the substrate 52. According to the example shown in FIG. 8, since the substrate 52 supports the electronic device 10, it is possible to prevent the electronic device 10 from being damaged. Moreover, the handleability of the electronic device 10 can be improved. The usage of the mounting substrate 50 is, for example, a display, a pressure sensor, or the like.
基板５２の表面がある程度の平坦性を有する限りにおいて、基板５２が特に限られることはない。例えば、基板５２は、ガラス板やステンレス板などである。また、基板５２は、樹脂フィルムや、１ｍｍ以下の厚みを有する薄ガラスなど、可撓性を有する部材であってもよい。樹脂フィルムの材料は、例えば、ポリエチレンテレフタレート、ペンタセン、ポリカーボネート、ポリイミドなどである。なお、「可撓性」とは、室温例えば２５℃の環境下で基板５２を直径１０ｍｍのロール状の形態に巻き取った場合に、基板５２に折れ目が生じない程度の柔軟性を意味している。「折れ目」とは、基板５２に現れる変形であって、変形を元に戻すように基板５２を逆向きに巻き取ったとしても元には戻らない程度の変形を意味している。 As long as the surface of the substrate 52 has a certain level of flatness, the substrate 52 is not particularly limited. For example, the substrate 52 is a glass plate or a stainless plate. The substrate 52 may be a flexible member such as a resin film or thin glass having a thickness of 1 mm or less. Examples of the resin film material include polyethylene terephthalate, pentacene, polycarbonate, and polyimide. “Flexible” means flexibility that does not cause a fold in the substrate 52 when the substrate 52 is wound into a roll shape having a diameter of 10 mm in an environment of room temperature, for example, 25 ° C. ing. “Fold” means a deformation that appears on the substrate 52 and does not return even if the substrate 52 is wound in the opposite direction so as to return the deformation.
本実施の形態による電子デバイス１０を備えた実装基板５０によれば、基材２０の網目構造により、実装基板５０に伸縮性を持たせることができる。このため、ゴム材料で構成されたリストバンドのような伸縮性の可動部材などに、電子的な機能を備えた実装基板５０を搭載することができる。従って、電子デバイス１０の用途を広げることができ、また、電子的な機能を様々な部材に持たせることが可能になる。 According to the mounting substrate 50 including the electronic device 10 according to the present embodiment, the mounting substrate 50 can be stretched by the mesh structure of the base material 20. For this reason, the mounting substrate 50 having an electronic function can be mounted on a stretchable movable member such as a wristband made of a rubber material. Therefore, the application of the electronic device 10 can be expanded, and various electronic members can be provided with electronic functions.
（電子デバイスの製造方法）
以下、図９乃至図１２を参照して、電子デバイス１０の製造方法について説明する。ここでは、後述する支持体７０上に電子デバイス１０を形成し、次に、電子デバイス１０を支持体７０から分離することによって、電子デバイス１０を得る例について説明する。
(Electronic device manufacturing method)
Hereinafter, a method for manufacturing the electronic device 10 will be described with reference to FIGS. Here, an example in which the electronic device 10 is obtained by forming the electronic device 10 on the support 70 described later and then separating the electronic device 10 from the support 70 will be described.
図９は、電子デバイス１０を製造する製造装置６０を示す図である。製造装置６０は、支持基板７２上に剥離層７４を形成する剥離層形成部６２と、剥離層７４上に電子デバイス１０を形成する電子デバイス形成部６４と、電子デバイス１０を支持体７０から分離する分離部６５と、を備える。 FIG. 9 is a diagram illustrating a manufacturing apparatus 60 for manufacturing the electronic device 10. The manufacturing apparatus 60 separates the peeling device 74 from the support 70, the peeling layer forming portion 62 that forms the peeling layer 74 on the support substrate 72, the electronic device forming portion 64 that forms the electronic device 10 on the peeling layer 74, and the support 70. Separating part 65.
（支持体準備工程）
電子デバイス１０の製造工程においては、まず、可撓性を有する支持基板７２が巻き取られた巻回体７２ｍを準備する。次に、巻回体７２ｍから支持基板７２を巻き出して、搬送方向Ｐ１に沿って支持基板７２を搬送する。その後、支持基板７２を搬送しながら、剥離層形成部６２を用いて支持基板７２上に剥離層７４を形成する。このようにして、支持基板７２と、支持基板７２上に設けられた剥離層７４と、を備える支持体７０を準備する。図１０は、支持体７０の搬送方向Ｐ１に直交する、支持体７０の幅方向Ｐ２における支持体７０の断面図である。
(Support preparation process)
In the manufacturing process of the electronic device 10, first, a wound body 72m around which a flexible support substrate 72 is wound is prepared. Next, the support substrate 72 is unwound from the wound body 72m, and the support substrate 72 is transported along the transport direction P1. Thereafter, the release layer 74 is formed on the support substrate 72 using the release layer forming unit 62 while the support substrate 72 is being transported. Thus, the support body 70 provided with the support substrate 72 and the peeling layer 74 provided on the support substrate 72 is prepared. FIG. 10 is a cross-sectional view of the support body 70 in the width direction P2 of the support body 70, which is orthogonal to the conveyance direction P <b> 1 of the support body 70.
支持基板７２は、電子デバイス１０の製造工程において電子デバイス１０を支持する部材である。支持基板７２を構成する材料としては、ガラス、金属、シリコンなどを用いることができる。 The support substrate 72 is a member that supports the electronic device 10 in the manufacturing process of the electronic device 10. As a material constituting the support substrate 72, glass, metal, silicon, or the like can be used.
剥離層７４は、電子デバイス１０を支持基板７２から分離する分離工程の際に、溶解用流体によって溶解される層である。溶解用流体に溶解可能である限り、剥離層７４を構成する材料は特には限られない。例えば、溶解用流体が水成分を含む場合、剥離層７４は、水成分に対する溶解性を有する無機化合物を含む。特に好ましくは、剥離層７４は、潮解によって水成分に溶解する無機化合物の塩またはホウ素を有する化合物を含む。なお、塩とは、酸に含まれている水素イオンの全部または一部が金属イオンなどの陽イオンで置換された無機化合物のことである。水成分に対する溶解性を有する無機化合物の塩の例としては、塩酸の塩、ヨウ化水素酸の塩、フッ化水素酸の塩、臭化水素酸の塩、硫酸の塩、炭酸の塩、硝酸の塩などを挙げることができる。ホウ素を含む化合物としては、３酸化２ホウ素、４ホウ酸ナトリウム、ホウ砂、４ホウ酸カリウムを挙げることができる。 The release layer 74 is a layer that is dissolved by the dissolving fluid in the separation step of separating the electronic device 10 from the support substrate 72. The material constituting the release layer 74 is not particularly limited as long as it can be dissolved in the dissolving fluid. For example, when the dissolving fluid includes a water component, the release layer 74 includes an inorganic compound having solubility in the water component. Particularly preferably, the release layer 74 includes a salt of an inorganic compound or a compound having boron that dissolves in a water component by deliquescence. The salt is an inorganic compound in which all or part of the hydrogen ions contained in the acid are replaced with cations such as metal ions. Examples of salts of inorganic compounds that are soluble in water include hydrochloric acid salts, hydroiodic acid salts, hydrofluoric acid salts, hydrobromic acid salts, sulfuric acid salts, carbonic acid salts, nitric acid And the like. Examples of the compound containing boron include triboron trioxide, sodium borate, sodium borate, borax, and potassium potassium borate.
図１０に示すように、支持体７０は、剥離層７４の一対の側部７４ｅを覆う封止層７６をさらに有していてもよい。これによって、電子デバイス１０を支持体７０から分離する前に何らかの処理液が支持基板７２と剥離層７４との間に浸入してしまうことを抑制することができる。このことにより、電子デバイス１０を支持体７０から分離する前に剥離層７４が支持基板７２から剥離してしまうことを抑制することができる。封止層７６を構成する材料としては、酸化珪素など、剥離層７４を構成する材料とは異なる材料を用いることができる。 As shown in FIG. 10, the support 70 may further include a sealing layer 76 that covers the pair of side portions 74 e of the release layer 74. Accordingly, it is possible to prevent any processing liquid from entering between the support substrate 72 and the release layer 74 before separating the electronic device 10 from the support 70. This can prevent the release layer 74 from peeling from the support substrate 72 before separating the electronic device 10 from the support 70. As a material constituting the sealing layer 76, a material different from the material constituting the peeling layer 74, such as silicon oxide, can be used.
（基材準備工程）
次に、図１１に示すように、複数の貫通部２５が形成された基材２０を支持体７０上に設ける基材準備工程を実施する。例えば、はじめに、感光性を有する樹脂層を、コーティング法などによって支持体７０上に設ける。次に、貫通部２５に対応したパターンで樹脂層を露光し、現像することにより、複数の貫通部２５が形成された基材２０を得ることができる。その他の例としては、スクリーン印刷法やインクジェット印刷法などによって、貫通部２５に対応したパターンで樹脂層を支持体７０に印刷することにより、複数の貫通部２５が形成された基材２０を得てもよい。
(Base material preparation process)
Next, as shown in FIG. 11, a base material preparation step is performed in which the base material 20 on which the plurality of through portions 25 are formed is provided on the support 70. For example, first, a photosensitive resin layer is provided on the support 70 by a coating method or the like. Next, by exposing and developing the resin layer with a pattern corresponding to the penetrating portion 25, the base material 20 on which the plurality of penetrating portions 25 are formed can be obtained. As another example, by printing a resin layer on the support 70 with a pattern corresponding to the penetrating portion 25 by a screen printing method, an ink jet printing method, or the like, the base material 20 on which a plurality of penetrating portions 25 are formed is obtained. May be.
（素子形成工程）
次に、図１２に示すように、基材２０のうち貫通部２５が形成されていない領域に第１ラインＸ、第２ラインＹ及びトランジスタ素子３０を形成する素子形成工程を実施する。
(Element formation process)
Next, as illustrated in FIG. 12, an element formation process is performed in which the first line X, the second line Y, and the transistor element 30 are formed in a region of the base material 20 where the through portion 25 is not formed.
例えば、はじめに、基材２０上に導電層を設け、次に、導電層をパターニングし、これによって、基材２０上に第２ラインＹ、ソース電極３３及びドレイン電極３４を形成する。導電層は、例えば、銀、銅、アルミニウムやそれらの合金などの金属材料や、酸化物導電材料などを含む層である。 For example, first, a conductive layer is provided on the base material 20, and then the conductive layer is patterned, whereby the second line Y, the source electrode 33, and the drain electrode 34 are formed on the base material 20. A conductive layer is a layer containing metal materials, such as silver, copper, aluminum, and those alloys, an oxide conductive material, etc., for example.
次に、ソース電極３３とドレイン電極３４との間に半導体層３５を設ける。その後、ソース電極３３、ドレイン電極３４及び半導体層３５の上にゲート絶縁膜３２を設ける。また、ゲート絶縁膜３２の上に導電層を設け、次に、導電層をパターニングして、ゲート絶縁膜３２上にゲート電極３１を形成する。ゲート電極３１用の導電層から更に第１ラインＸを形成してもよい。なお、第１ラインＸと第２ラインＹとが交差する部分においては、第１ラインＸと第２ラインＹとの間にゲート絶縁膜３２を設ける。 Next, the semiconductor layer 35 is provided between the source electrode 33 and the drain electrode 34. Thereafter, the gate insulating film 32 is provided on the source electrode 33, the drain electrode 34, and the semiconductor layer 35. Further, a conductive layer is provided on the gate insulating film 32, and then the conductive layer is patterned to form the gate electrode 31 on the gate insulating film 32. The first line X may be further formed from the conductive layer for the gate electrode 31. Note that a gate insulating film 32 is provided between the first line X and the second line Y at a portion where the first line X and the second line Y intersect.
その後、ゲート電極３１及びゲート絶縁膜３２の上に絶縁層３６を設ける。また、絶縁層３６上にパッシベーション層を設けてもよい。また、ゲート絶縁膜３２及び絶縁層３６に開口部３７を形成し、開口部３７に貫通電極３８を設けてもよい。 Thereafter, an insulating layer 36 is provided on the gate electrode 31 and the gate insulating film 32. Further, a passivation layer may be provided on the insulating layer 36. Alternatively, an opening 37 may be formed in the gate insulating film 32 and the insulating layer 36, and the through electrode 38 may be provided in the opening 37.
（分離工程）
次に、分離部６５を用いて電子デバイス１０を支持体７０から分離する分離工程を実施する。図９に示すように、分離部６５は、搬送方向Ｐ１における剥離層７４の先端部７４ｄに向けて溶解用流体６８を吐出する吐出部６７と、溶解用流体６８が剥離層７４の先端部７４ｄに接触する位置において支持体７０及び電子デバイス１０にそれぞれ接する一対のローラー６６と、を備える。
(Separation process)
Next, a separation step of separating the electronic device 10 from the support 70 using the separation unit 65 is performed. As shown in FIG. 9, the separation unit 65 includes a discharge unit 67 that discharges the dissolving fluid 68 toward the tip end portion 74 d of the release layer 74 in the transport direction P <b> 1, and the tip end portion 74 d of the release layer 74. And a pair of rollers 66 in contact with the support 70 and the electronic device 10 at positions where they contact each other.
溶解用流体６８の状態は、剥離層７４の先端部７４ｄに接触することができるよう設定される。例えば、溶解用流体６８は、液体状態、気体状態、又はプラズマ状態である。例えば、溶解用流体６８が水成分を含む場合、溶解用流体６８は水蒸気である。 The state of the dissolving fluid 68 is set so that it can contact the tip 74 d of the release layer 74. For example, the dissolving fluid 68 is in a liquid state, a gas state, or a plasma state. For example, when the dissolving fluid 68 includes a water component, the dissolving fluid 68 is water vapor.
分離工程においては、剥離層７４の先端部７４ｄに溶解用流体６８を接触させることにより、搬送方向Ｐ１に沿って連続的に剥離層７４を溶解させる。これによって、電子デバイス１０を支持基板７２から連続的に分離することができる。このようにして、搬送方向Ｐ１に沿って延びる形態の電子デバイス１０を製造することができる。 In the separation step, the release layer 74 is continuously dissolved along the transport direction P1 by bringing the dissolution fluid 68 into contact with the tip 74d of the release layer 74. Thereby, the electronic device 10 can be continuously separated from the support substrate 72. In this way, the electronic device 10 having a configuration extending along the transport direction P1 can be manufactured.
上述の製造方法によれば、電子デバイス１０を形成する間、電子デバイス１０の構成要素を、支持体７０によって支持することができる。このため、伸びや湾曲などの変形が電子デバイス１０の基材２０やその他の構成要素に生じてしまうことを抑制することができる。従って、高い寸法精度を有する電子デバイス１０を得ることができる。 According to the manufacturing method described above, the components of the electronic device 10 can be supported by the support 70 while the electronic device 10 is formed. For this reason, it can suppress that deformation, such as expansion | extension and a curvature, arises in the base material 20 of the electronic device 10, and another component. Therefore, the electronic device 10 having high dimensional accuracy can be obtained.
また、上述の製造方法によれば、水成分を含む溶解用流体６８を用いて電子デバイス１０を支持基板７２から分離することができる。このため、溶解用流体６８が電子デバイス１０に接触することによって電子デバイス１０の物性や電気特性が劣化してしまうことを抑制することができる。 In addition, according to the manufacturing method described above, the electronic device 10 can be separated from the support substrate 72 using the dissolving fluid 68 containing a water component. For this reason, it can suppress that the physical property and electrical property of the electronic device 10 deteriorate due to the fluid 68 for dissolution contacting the electronic device 10.
なお、上述した実施の形態に対して様々な変更を加えることが可能である。以下、必要に応じて図面を参照しながら、変形例について説明する。以下の説明および以下の説明で用いる図面では、上述した実施の形態と同様に構成され得る部分について、上述の実施の形態における対応する部分に対して用いた符号と同一の符号を用いることとし、重複する説明を省略する。また、上述した実施の形態において得られる作用効果が変形例においても得られることが明らかである場合、その説明を省略することもある。 Note that various modifications can be made to the above-described embodiment. Hereinafter, modified examples will be described with reference to the drawings as necessary. In the following description and the drawings used in the following description, the same reference numerals as those used for the corresponding parts in the above embodiment are used for the parts that can be configured in the same manner as in the above embodiment. A duplicate description is omitted. In addition, when it is clear that the operational effects obtained in the above-described embodiment can be obtained in the modified example, the description thereof may be omitted.
（第１の変形例）
本変形例においては、第２ラインＹが、第２方向Ｄ２に並ぶ複数のトランジスタ素子３０に接続された第２主ラインＹａに加えて、第２補助ラインを更に有する例について説明する。図１３は、本変形例に係る電子デバイス１０を拡大して示す平面図である。
(First modification)
In the present modification, an example in which the second line Y further includes a second auxiliary line in addition to the second main line Ya connected to the plurality of transistor elements 30 arranged in the second direction D2 will be described. FIG. 13 is an enlarged plan view showing the electronic device 10 according to this modification.
図１３に示すように、第２ラインＹ１は、第２主ラインＹ１１及び第２補助ラインＹ１２を有する。また、第２ラインＹ２は、第２主ラインＹ２１及び第２補助ラインＹ２２を有し、第２ラインＹ３は、第２主ラインＹ３１及び第２補助ラインＹ３２を有する。以下の説明において、第２補助ラインＹ１２〜Ｙｎ２に共通する事項を説明する際には、第２補助ラインＹ１２〜Ｙｎ２を第２補助ラインＹｂと記す場合がある。 As shown in FIG. 13, the second line Y1 has a second main line Y11 and a second auxiliary line Y12. The second line Y2 has a second main line Y21 and a second auxiliary line Y22, and the second line Y3 has a second main line Y31 and a second auxiliary line Y32. In the following description, when describing matters common to the second auxiliary lines Y12 to Yn2, the second auxiliary lines Y12 to Yn2 may be referred to as second auxiliary lines Yb.
第２補助ラインＹｂは、第２主ラインＹａとの組み合わせによって少なくとも１つの貫通部２５を囲うように、第２主ラインＹａに接続されている。例えば図１３に示すように、第２補助ラインＹ１２は、第２主ラインＹ１１との組み合わせによって２つの貫通部２５を囲うように、第２主ラインＹ１１に接続されている。具体的には、第２補助ラインＹ１２は、第２主ラインＹ１１に平行する第２主ラインＹ２１と同一の線状部分２２上に延びている。また、第２補助ラインＹ１２は、第１主ラインＸ１１と第２主ラインＹ１１との交点の近傍、及び第１主ラインＸ３１と第２主ラインＹ１１との交点の近傍において、第２主ラインＹ１１に接続されている。この場合、第１主ラインＸ１１と第１主ラインＸ３１の間に位置する部分で第２主ラインＹ１１に断線が生じたとしても、信号は、第２主ラインＹ１１の断線箇所を迂回するよう第２補助ラインＹ１２を通ることができる。このため、信号の伝達に障害が生じることを抑制することができる。 The second auxiliary line Yb is connected to the second main line Ya so as to surround at least one penetrating portion 25 by combination with the second main line Ya. For example, as shown in FIG. 13, the second auxiliary line Y12 is connected to the second main line Y11 so as to surround the two penetration parts 25 in combination with the second main line Y11. Specifically, the second auxiliary line Y12 extends on the same linear portion 22 as the second main line Y21 parallel to the second main line Y11. Further, the second auxiliary line Y12 has a second main line Y11 in the vicinity of the intersection of the first main line X11 and the second main line Y11 and in the vicinity of the intersection of the first main line X31 and the second main line Y11. It is connected to the. In this case, even if a disconnection occurs in the second main line Y11 in a portion located between the first main line X11 and the first main line X31, the signal is bypassed so as to bypass the disconnection portion of the second main line Y11. 2 can pass through the auxiliary line Y12. For this reason, it can suppress that a failure arises in signal transmission.
第２補助ラインＹｂは、第１補助ラインＸｂの場合と同様に、隣り合う２本の第２主ラインＹａの間に位置する。例えば、第２補助ラインＹ１２は、第２主ラインＹ１１と第２主ラインＹ２１との間に位置する。また、図１３に示す例において、第２主ラインＹａ及び第２補助ラインＹｂはいずれも、素子部分２１においてトランジスタ素子３０の一側の領域、具体的にはトランジスタ素子３０よりも図１３において左側の領域を通る。しかしながら、これに限られることはなく、図示はしないが、素子部分２１において、第２主ラインＹａがトランジスタ素子３０の一側の領域、例えば左側の領域を通り、第２補助ラインＹｂがトランジスタ素子３０の他側の領域、例えば右側の領域を通ってもよい。 Similar to the case of the first auxiliary line Xb, the second auxiliary line Yb is located between two adjacent second main lines Ya. For example, the second auxiliary line Y12 is located between the second main line Y11 and the second main line Y21. In the example shown in FIG. 13, each of the second main line Ya and the second auxiliary line Yb is a region on one side of the transistor element 30 in the element portion 21, specifically, the left side in FIG. Pass through the area. However, the present invention is not limited to this, and although not shown, in the element portion 21, the second main line Ya passes through one region of the transistor element 30, for example, the left region, and the second auxiliary line Yb is the transistor element. You may pass through the other area | region of 30, for example, the area | region of the right side.
（第２の変形例）
第１の変形例においては、第１ラインＸが第１主ラインＸａ及び第１補助ラインＸｂを有し、且つ第２ラインＹも第２主ラインＹａ及び第２補助ラインＹｂを有する例を示した。しかしながら、これに限られることはなく、図１４に示すように、第２ラインＹは第２主ラインＹａ及び第２補助ラインＹｂを有するが、第１ラインＸは第１補助ラインＸｂを有していなくてもよい。すなわち、本開示の電子デバイス１０においては、第１ラインＸ又は第２ラインＹの少なくともいずれか一方が、主ラインに加えて補助ラインを有していればよい。
(Second modification)
In the first modification, an example is shown in which the first line X has a first main line Xa and a first auxiliary line Xb, and the second line Y also has a second main line Ya and a second auxiliary line Yb. It was. However, the present invention is not limited to this, and as shown in FIG. 14, the second line Y includes the second main line Ya and the second auxiliary line Yb, but the first line X includes the first auxiliary line Xb. It does not have to be. That is, in the electronic device 10 of the present disclosure, it is only necessary that at least one of the first line X and the second line Y has an auxiliary line in addition to the main line.
（第３の変形例）
上述の実施の形態においては、第１主ラインＸａ及び第１補助ラインＸｂはいずれも、素子部分２１においてトランジスタ素子３０の一側の領域を通る例を示した。しかしながら、これに限られることはなく、図１５に示すように、素子部分２１において、第１主ラインＸａがトランジスタ素子３０の一側の領域、具体的には下側の領域を通り、第１補助ラインＸｂがトランジスタ素子３０の他側の領域、具体的には上側の領域を通ってもよい。例えば、図１５に示す例において、第１主ラインＸ２１は、素子部分２１においてトランジスタ素子３０の下側の領域を通り、第１補助ラインＸ２２は、素子部分２１においてトランジスタ素子３０の上側の領域を通る。素子部分２１においてトランジスタ素子３０の一側の領域及び他側の領域の両方にラインを設けることにより、電子デバイス１０の強度や弾性率が場所によってばらつくことを抑制することができる。
(Third Modification)
In the above-described embodiment, the example in which both the first main line Xa and the first auxiliary line Xb pass through the region on one side of the transistor element 30 in the element portion 21 is shown. However, the present invention is not limited to this. As shown in FIG. 15, in the element portion 21, the first main line Xa passes through one region of the transistor element 30, specifically, the lower region, and the first main line Xa passes through the first region. The auxiliary line Xb may pass through the other region of the transistor element 30, specifically, the upper region. For example, in the example shown in FIG. 15, the first main line X21 passes through the region below the transistor element 30 in the element portion 21, and the first auxiliary line X22 passes through the region above the transistor element 30 in the element portion 21. Pass through. By providing lines in both the region on one side and the region on the other side of the transistor element 30 in the element portion 21, it is possible to suppress the strength and elastic modulus of the electronic device 10 from varying depending on the location.
（第４の変形例）
上述の実施の形態においては、第１補助ラインＸｂが２箇所で第１主ラインＸａに接続される例を示した。しかしながら、第１補助ラインＸｂを第１主ラインＸａに接続する箇所の数が特に限られることはない。例えば、図１６に示すように、第１補助ラインＸｂは３箇所で第１主ラインＸａに接続されていてもよい。また、図示はしないが、第１補助ラインＸｂは４箇所以上で第１主ラインＸａに接続されていてもよい。また、１つの第１主ラインＸａに２つ以上の第１補助ラインＸｂが接続されていてもよい。
(Fourth modification)
In the above-described embodiment, the example in which the first auxiliary line Xb is connected to the first main line Xa at two places has been described. However, the number of locations where the first auxiliary line Xb is connected to the first main line Xa is not particularly limited. For example, as shown in FIG. 16, the first auxiliary line Xb may be connected to the first main line Xa at three locations. Although not shown, the first auxiliary line Xb may be connected to the first main line Xa at four or more locations. Two or more first auxiliary lines Xb may be connected to one first main line Xa.
（第５の変形例）
上述の実施の形態においては、隣り合う２本の第１主ラインＸａによって１つの貫通部２５が挟まれる例を示した。しかしながら、これに限られることはなく、図１７に示すように、第１方向Ｄ１に延びる第１主ラインＸａに直交する方向、ここでは第２方向Ｄ２において、隣り合う２本の第１主ラインＸａの間に複数の貫通部２５が並んでいてもよい。この場合、図１７に示すように、第１方向Ｄ１に延びる第１主ラインＸａに直交する方向において、第１方向Ｄ１に延びる複数の第１補助ラインＸｂが並んでいてもよい。図１７に示す例において、例えば第１ラインＸ１の第１補助ラインＸ１２は、第１方向Ｄ１に延びる第１主ラインＸａに直交する第２方向Ｄ２に並ぶ２つのラインＸ１２１及びＸ１２２を含む。このうちラインＸ１２１は、２つの貫通部２５によって挟まれた領域に位置する。また、ラインＸ１２２は、貫通部２５と第１主ラインＸ２１によって挟まれた領域に位置する。このように第１補助ラインＸ１２が第２方向Ｄ２に並ぶ複数のラインを含むことにより、第１ラインＸ１の冗長性を更に高めることができる。
(Fifth modification)
In the above-described embodiment, an example in which one through portion 25 is sandwiched between two adjacent first main lines Xa has been described. However, the present invention is not limited to this, and as shown in FIG. 17, two adjacent first main lines in the direction orthogonal to the first main line Xa extending in the first direction D1, here the second direction D2. A plurality of through portions 25 may be arranged between Xa. In this case, as shown in FIG. 17, a plurality of first auxiliary lines Xb extending in the first direction D1 may be arranged in a direction orthogonal to the first main line Xa extending in the first direction D1. In the example shown in FIG. 17, for example, the first auxiliary line X12 of the first line X1 includes two lines X121 and X122 arranged in the second direction D2 orthogonal to the first main line Xa extending in the first direction D1. Among these, the line X121 is located in a region sandwiched between the two through portions 25. Further, the line X122 is located in a region sandwiched between the penetrating portion 25 and the first main line X21. As described above, the first auxiliary line X12 includes a plurality of lines arranged in the second direction D2, thereby further increasing the redundancy of the first line X1.
（第６の変形例）
図１８は、本変形例に係る電子デバイス１０を示す平面図である。また、図１９は、図１８の電子デバイスを拡大して示す平面図である。本変形例において、基材２０に設けられた貫通部２５は、第１方向Ｄ１及び第２方向Ｄ２のいずれに対しても傾斜する第３方向Ｄ３に細長い形状を有している。第３方向Ｄ３が第１方向Ｄ１及び第２方向Ｄ２に対して成す角度θ１及びθ２はいずれも、３０°以上且つ６０°以下である。
(Sixth Modification)
FIG. 18 is a plan view showing the electronic device 10 according to this modification. FIG. 19 is an enlarged plan view showing the electronic device of FIG. In this modification, the penetration part 25 provided in the base material 20 has an elongated shape in a third direction D3 that is inclined with respect to both the first direction D1 and the second direction D2. The angles θ1 and θ2 that the third direction D3 forms with respect to the first direction D1 and the second direction D2 are both 30 ° or more and 60 ° or less.
図２０は、本変形例に係る電子デバイス１０の基材２０及び貫通部２５を説明するための図である。図２０においては、第１ラインＸ、第２ラインＹ及びトランジスタ素子３０を省略している。 FIG. 20 is a view for explaining the base material 20 and the penetrating portion 25 of the electronic device 10 according to this modification. In FIG. 20, the first line X, the second line Y, and the transistor element 30 are omitted.
図２０に示すように、貫通部２５は、第３方向Ｄ３に延びる本体部分２５１と、本体部分２５１の一端に位置する一対の第１枝部２５２と、本体部分２５１の他端に位置する一対の第２枝部２５３と、を含む。本体部分２５１は、第３方向Ｄ３に細長い形状を有する。例えば、第３方向Ｄ３における本体部分２５１の寸法Ｓ１は、第３方向Ｄ３に直交する方向における本体部分２５１の寸法Ｓ２よりも大きい。 As shown in FIG. 20, the penetrating portion 25 includes a main body portion 251 extending in the third direction D3, a pair of first branch portions 252 positioned at one end of the main body portion 251, and a pair positioned at the other end of the main body portion 251. Second branch portion 253. The main body portion 251 has an elongated shape in the third direction D3. For example, the dimension S1 of the main body part 251 in the third direction D3 is larger than the dimension S2 of the main body part 251 in the direction orthogonal to the third direction D3.
一対の第１枝部２５２はいずれも、本体部分２５１が延びる第３方向Ｄ３に傾斜する方向に延びている。例えば、一対の第１枝部２５２のうちの一方は第１方向Ｄ１に延び、他方は第２方向Ｄ２に延びている。一対の第１枝部２５２がそれぞれ第３方向Ｄ３に対して成す角度θ３は、例えば３０°以上且つ６０°以下である。なお、一対の第１枝部２５２のうちの一方が第３方向Ｄ３に対して成す角度と、他方が第３方向Ｄ３に対して成す角度とは、同一であってもよく、異なっていてもよい。 Each of the pair of first branch portions 252 extends in a direction inclined in the third direction D3 in which the main body portion 251 extends. For example, one of the pair of first branch portions 252 extends in the first direction D1, and the other extends in the second direction D2. An angle θ3 formed by the pair of first branch portions 252 with respect to the third direction D3 is, for example, 30 ° or more and 60 ° or less. Note that the angle formed by one of the pair of first branch portions 252 with respect to the third direction D3 and the angle formed by the other with respect to the third direction D3 may be the same or different. Good.
同様に、一対の第２枝部２５３はいずれも、本体部分２５１が延びる第３方向Ｄ３に傾斜する方向に延びている。例えば、一対の第２枝部２５３のうちの一方は第１方向Ｄ１に延び、他方は第２方向Ｄ２に延びている。一対の第２枝部２５３がそれぞれ第３方向Ｄ３に対して成す角度θ４は、例えば３０°以上且つ６０°以下である。なお、一対の第２枝部２５３のうちの一方が第３方向Ｄ３に対して成す角度と、他方が第３方向Ｄ３に対して成す角度とは、同一であってもよく、異なっていてもよい。 Similarly, each of the pair of second branch portions 253 extends in a direction inclined in the third direction D3 in which the main body portion 251 extends. For example, one of the pair of second branch portions 253 extends in the first direction D1, and the other extends in the second direction D2. An angle θ4 formed by the pair of second branch portions 253 with respect to the third direction D3 is, for example, 30 ° or more and 60 ° or less. The angle formed by one of the pair of second branch portions 253 with respect to the third direction D3 and the angle formed by the other with respect to the third direction D3 may be the same or different. Good.
上述の実施の形態の場合と同様に、貫通部２５が設けられた基材２０は、複数の貫通部２５が形成された基材２０は、複数の素子部分２１及び複数の線状部分２２に区画される。素子部分２１は、第３方向Ｄ３において隣り合う２つの貫通部２５の間に位置する。線状部分２２は、図２０に示すように、第１部分２２１、第２部分２２２及び中間部分２２３を含む。第１部分２２１は、素子部分２１に接している。第２部分２２２は、第１部分２２１とは反対側で素子部分２１に接している。第１部分２２１及び第２部分２２２はいずれも、貫通部２５の本体部分２５１に沿って第３方向Ｄ３に延びている。 As in the case of the above-described embodiment, the base material 20 provided with the penetrating portions 25 is divided into the plurality of element portions 21 and the plurality of linear portions 22. Partitioned. The element portion 21 is located between two adjacent through portions 25 in the third direction D3. As shown in FIG. 20, the linear portion 22 includes a first portion 221, a second portion 222, and an intermediate portion 223. The first portion 221 is in contact with the element portion 21. The second portion 222 is in contact with the element portion 21 on the side opposite to the first portion 221. Both the first portion 221 and the second portion 222 extend in the third direction D3 along the main body portion 251 of the penetrating portion 25.
中間部分２２３は、その一端が第１部分２２１に接するとともにその他端が第２部分２２２に接している。また、中間部分２２３は、第１方向Ｄ１又は第２方向Ｄ２において隣り合う２つの貫通部２５の間であって、一方の貫通部２５の第１枝部２５２と他方の貫通部２５の第２枝部２５３との間に位置している。そして、第２枝部２５３は、一方の貫通部２５の第１枝部２５２及び他方の第２枝部２５３に沿って延びている。このため、中間部分２２３は、第１部分２２１及び第２部分２２２に対して傾斜した方向に延びることになる。 The intermediate portion 223 has one end in contact with the first portion 221 and the other end in contact with the second portion 222. The intermediate portion 223 is between two adjacent through portions 25 in the first direction D <b> 1 or the second direction D <b> 2, and is the first branch portion 252 of one through portion 25 and the second of the other through portion 25. It is located between the branches 253. The second branch portion 253 extends along the first branch portion 252 and the other second branch portion 253 of the one through portion 25. For this reason, the intermediate portion 223 extends in a direction inclined with respect to the first portion 221 and the second portion 222.
図２１は、張力が加えられていない状態の、本変形例に係る電子デバイスの基材２０の一具体例を示す図である。また、図２２は、張力が加えられている状態の、本変形例に係る電子デバイスの基材２０の一具体例を示す図である。図２２に示すように、基材２０に張力が加えられると、第１部分２２１及び第２部分２２２が延びる方向に対して中間部分２２３が延びる方向が成す角度が小さくなるように中間部分２２３が変形することにより、基材２０が伸びることができる。 FIG. 21 is a diagram illustrating a specific example of the base material 20 of the electronic device according to the present modification in a state where no tension is applied. Moreover, FIG. 22 is a figure which shows one specific example of the base material 20 of the electronic device which concerns on this modification in the state in which tension | tensile_strength is applied. As shown in FIG. 22, when tension is applied to the base material 20, the intermediate portion 223 is formed so that the angle formed by the direction in which the intermediate portion 223 extends with respect to the direction in which the first portion 221 and the second portion 222 extend becomes small. By deform | transforming, the base material 20 can be extended.
以下、第１ラインＸについて説明する。本変形例においても、上述の実施の形態の場合と同様に、第１ラインＸは、第１主ラインＸａ及び第１補助ラインＸｂを有する。図１８及び図１９に示すように、第１主ラインＸａは、第１方向Ｄ１に並ぶ複数のトランジスタ素子３０に接続される。本変形例において、第１主ラインＸａの一部は、貫通部２５の輪郭に沿って屈曲している。 Hereinafter, the first line X will be described. Also in the present modification, the first line X includes the first main line Xa and the first auxiliary line Xb, as in the case of the above-described embodiment. As shown in FIGS. 18 and 19, the first main line Xa is connected to a plurality of transistor elements 30 arranged in the first direction D1. In the present modification, a part of the first main line Xa is bent along the outline of the through portion 25.
本変形例においても、上述の実施の形態の場合と同様に、第１補助ラインＸｂは、第１主ラインＸａとの組み合わせによって少なくとも１つの貫通部２５を囲うように、第１主ラインＸａに接続されている。例えば図１９に示すように、第１補助ラインＸ１２は、第１主ラインＸ１１との組み合わせによって２つの貫通部２５を囲うように、第１主ラインＸ１１に接続されている。このため、第２ラインＹ１と第２ラインＹ３の間に位置する部分で第１主ラインＸ１１に断線が生じたとしても、信号は、第１主ラインＸ１１の断線箇所を迂回するよう第１補助ラインＸ１２を通ることができる。このため、信号の伝達に障害が生じることを抑制することができる。 Also in the present modification, as in the case of the above-described embodiment, the first auxiliary line Xb is connected to the first main line Xa so as to surround at least one penetrating portion 25 by combination with the first main line Xa. It is connected. For example, as shown in FIG. 19, the first auxiliary line X12 is connected to the first main line X11 so as to surround the two penetration parts 25 in combination with the first main line X11. For this reason, even if a disconnection occurs in the first main line X11 in a portion located between the second line Y1 and the second line Y3, the signal is a first auxiliary so as to bypass the disconnection portion of the first main line X11. It can pass through line X12. For this reason, it can suppress that a failure arises in signal transmission.
図２３は、本変形例に係る電子デバイス１０のトランジスタ素子３０及びその周辺を拡大して示す図である。本変形例においても、上述の実施の形態の場合と同様に、第１主ラインＸａ及び第１補助ラインＸｂはいずれも、素子部分２１においてトランジスタ素子３０の一側の領域を通る。例えば、図２３に示すように、第１主ラインＸ２１及び第１補助ラインＸ１２はいずれも、素子部分２１においてトランジスタ素子３０の右下側を通る。なお、図示はしないが、上述の第３の変形例の場合と同様に、素子部分２１において、第１主ラインＸａがトランジスタ素子３０の一側の領域を通り、第１補助ラインＸｂがトランジスタ素子３０の他側の領域を通ってもよい。 FIG. 23 is an enlarged view showing the transistor element 30 and its periphery of the electronic device 10 according to this modification. Also in the present modification, as in the case of the above-described embodiment, both the first main line Xa and the first auxiliary line Xb pass through the region on one side of the transistor element 30 in the element portion 21. For example, as shown in FIG. 23, the first main line X21 and the first auxiliary line X12 both pass through the lower right side of the transistor element 30 in the element portion 21. Although not shown, in the element portion 21, the first main line Xa passes through a region on one side of the transistor element 30, and the first auxiliary line Xb is the transistor element, although not illustrated. You may pass through the area | region of the other side of 30.
本変形例によれば、基材２０の線状部分２２が第１部分２２１、第２部分２２２及び中間部分２２３を有することにより、基材２０の変形性を高めることができる。また、本変形例においても、第１ラインＸが第１主ラインＸａに加えて第１補助ラインＸｂを更に有することにより、信号の伝達に障害が生じることを抑制することができる。 According to this modification, the deformability of the substrate 20 can be enhanced by the linear portion 22 of the substrate 20 having the first portion 221, the second portion 222, and the intermediate portion 223. Also in this modified example, since the first line X further includes the first auxiliary line Xb in addition to the first main line Xa, it is possible to suppress a failure in signal transmission.
なお、図示はしないが、本変形例においても、上述の第１の変形例の場合と同様に、第２ラインＹが、第２方向Ｄ２に並ぶ複数のトランジスタ素子３０に接続された第２主ラインＹａに加えて、第２補助ラインＹｂを更に有していてもよい。また、上述の第４の変形例の場合と同様に、第１補助ラインＸｂは３箇所以上で第１主ラインＸａに接続されていてもよい。また、上述の第５の変形例の場合と同様に、第１方向Ｄ１に延びる第１主ラインＸａに直交する方向、ここでは第２方向Ｄ２において、隣り合う２本の第１主ラインＸａの間に複数の貫通部２５が並んでいてもよい。 Although not shown, in the present modification as well, as in the case of the first modification described above, the second main line Y is connected to the plurality of transistor elements 30 arranged in the second direction D2. In addition to the line Ya, a second auxiliary line Yb may be further included. Further, similarly to the case of the above-described fourth modification, the first auxiliary line Xb may be connected to the first main line Xa at three or more locations. Similarly to the case of the fifth modification described above, two adjacent first main lines Xa in the direction orthogonal to the first main line Xa extending in the first direction D1, in this case, in the second direction D2, here. A plurality of through portions 25 may be arranged in between.
（その他の変形例）
上述の実施の形態及び変形例においては、トランジスタ素子３０がいわゆるトップゲート型である例を示したが、これに限られることはない。例えば、図示はしないが、トランジスタ素子３０は、ゲート電極３１がソース電極３３、ドレイン電極３４及び半導体層３５よりも基材２０に近い位置に配置される、いわゆるボトムゲート型であってもよい。
(Other variations)
In the above-described embodiment and modification, an example in which the transistor element 30 is a so-called top gate type is shown, but the present invention is not limited to this. For example, although not shown, the transistor element 30 may be a so-called bottom gate type in which the gate electrode 31 is disposed closer to the base material 20 than the source electrode 33, the drain electrode 34, and the semiconductor layer 35.
上述の実施の形態及び変形例においては、単位領域１５に配置される素子が、トランジスタ素子３０である例を示した。しかしながら、単位領域１５に配置される素子が特に限られることはない。例えば、抵抗器やインダクタなどの受動素子を単位領域１５に配置してもよい。 In the above-described embodiment and modification, the example in which the element disposed in the unit region 15 is the transistor element 30 has been described. However, the elements arranged in the unit region 15 are not particularly limited. For example, passive elements such as resistors and inductors may be arranged in the unit region 15.
上述の実施の形態においては、支持体７０を搬送しながら電子デバイス１０を支持体７０の支持基板７２から分離して電子デバイス１０を製造する例を示した。すなわち、いわゆるロールトゥーロール方式で電子デバイス１０を製造する例を示した。しかしながら、これに限られることはなく、いわゆる枚葉方式で電子デバイス１０を製造してもよい。例えば、はじめに、可撓性を有さない支持基板７２と、支持基板７２上に設けられた剥離層７４と、を備える支持体７０を準備する。次に、支持体７０上に電子デバイス１０を形成する。その後、溶解用流体を用いて剥離層７４を溶解させて、電子デバイス１０を支持体７０の支持基板７２から分離することにより、電子デバイス１０を得ることができる。 In the above-described embodiment, the example in which the electronic device 10 is manufactured by separating the electronic device 10 from the support substrate 72 of the support 70 while conveying the support 70 has been described. That is, the example which manufactures the electronic device 10 by what is called a roll-to-roll system was shown. However, the present invention is not limited to this, and the electronic device 10 may be manufactured by a so-called single wafer method. For example, first, a support body 70 including a support substrate 72 having no flexibility and a release layer 74 provided on the support substrate 72 is prepared. Next, the electronic device 10 is formed on the support 70. Then, the electronic device 10 can be obtained by dissolving the peeling layer 74 using the dissolving fluid and separating the electronic device 10 from the support substrate 72 of the support 70.
上述の実施の形態においては、支持体７０上に電子デバイス１０を形成し、支持体７０の支持基板７２から電子デバイス１０を分離することによって、電子デバイス１０を製造する例を示した。しかしながら、上述の実施の形態による電子デバイス１０や、各変形例による電子デバイス１０を得ることができる限りにおいて、電子デバイス１０の製造方法が特に限られることはない。例えば、基板５２上に電子デバイス１０を形成して、製品として流通可能な実装基板５０を得てもよい。 In the above-described embodiment, the example in which the electronic device 10 is manufactured by forming the electronic device 10 on the support 70 and separating the electronic device 10 from the support substrate 72 of the support 70 has been described. However, the method for manufacturing the electronic device 10 is not particularly limited as long as the electronic device 10 according to the above-described embodiment and the electronic device 10 according to each modification can be obtained. For example, the electronic device 10 may be formed on the substrate 52 to obtain the mounting substrate 50 that can be distributed as a product.
なお、上述した実施の形態に対するいくつかの変形例を説明してきたが、当然に、複数の変形例を適宜組み合わせて適用することも可能である。 In addition, although some modified examples with respect to the above-described embodiment have been described, naturally, a plurality of modified examples can be applied in combination as appropriate.
１０ 電子デバイス
１５ 単位領域
２０ 基材
２１ 素子部分
２２ 線状部分
２２１ 第１部分
２２２ 第２部分
２２３ 中間部分
２５ 貫通部
２５１ 本体部分
２５２ 第１枝部
２５３ 第２枝部
３０ トランジスタ素子
３１ ゲート電極
３２ ゲート絶縁膜
３３ ソース電極
３４ ドレイン電極
３４ａ ドレインパッド
３５ 半導体層
３６ 絶縁層
３７ 開口部
３８ 貫通電極
４１ 第１電極
４２ 感圧体
４３ 第２電極
５０ 実装基板
Ｒ１ 第１領域
Ｒ２ 第２領域
Ｘ１〜Ｘｍ 第１ライン
Ｙ１〜Ｙｎ 第２ライン
DESCRIPTION OF SYMBOLS 10 Electronic device 15 Unit area | region 20 Base material 21 Element part 22 Linear part 221 1st part 222 2nd part 223 Intermediate | middle part 25 Through part 251 Main body part 252 1st branch part 253 2nd branch part 30 Transistor element 31 Gate electrode 32 Gate insulating film 33 Source electrode 34 Drain electrode 34a Drain pad 35 Semiconductor layer 36 Insulating layer 37 Opening 38 Through electrode 41 First electrode 42 Pressure sensing element 43 Second electrode 50 Mounting substrate R1 First region R2 Second region X1 to Xm 1st line Y1-Yn 2nd line
Claims (8)
前記基材に設けられ、第１方向及び前記第１方向に交差する第２方向に並ぶ複数の素子と、
前記素子に接続された複数の第１ラインと、
前記素子に接続され、前記複数の第１ラインと交差する複数の第２ラインと、を備え、
前記第１ラインは、前記第１方向に並ぶ複数の素子に接続された第１主ラインと、前記第１主ラインとの組み合わせによって少なくとも１つの前記貫通部を囲うように前記第１主ラインに接続された第１補助ラインと、を有する、電子デバイス。 A base material provided with a plurality of penetrations;
A plurality of elements provided on the base material and arranged in a first direction and a second direction intersecting the first direction;
A plurality of first lines connected to the element;
A plurality of second lines connected to the element and intersecting the plurality of first lines,
The first line is formed on the first main line so as to surround at least one of the through portions by a combination of the first main line connected to the plurality of elements arranged in the first direction and the first main line. A first auxiliary line connected to the electronic device.
前記第１主ライン及び前記第１補助ラインのいずれもが、前記基材の前記素子部分において前記素子の一側の領域を通る、請求項１乃至３のいずれか一項に記載の電子デバイス。 The base material includes a plurality of element parts that support the elements, and a plurality of linear parts connected to the element parts,
4. The electronic device according to claim 1, wherein both of the first main line and the first auxiliary line pass through a region on one side of the element in the element portion of the base material. 5.
前記第１主ラインは、前記基材の前記素子部分において前記素子の一側の領域を通り、
前記第１補助ラインは、前記基材の前記素子部分において前記素子の他側の領域を通る、請求項１乃至３のいずれか一項に記載の電子デバイス。 The base material includes a plurality of element parts that support the elements, and a plurality of linear parts connected to the element parts,
The first main line passes through a region on one side of the element in the element portion of the base material,
4. The electronic device according to claim 1, wherein the first auxiliary line passes through a region on the other side of the element in the element portion of the base material. 5.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016177887A JP6745065B2 (en) | 2016-09-12 | 2016-09-12 | Electronic device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016177887A JP6745065B2 (en) | 2016-09-12 | 2016-09-12 | Electronic device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2018044794A true JP2018044794A (en) | 2018-03-22 |
| JP6745065B2 JP6745065B2 (en) | 2020-08-26 |
Family
ID=61694788
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016177887A Active JP6745065B2 (en) | 2016-09-12 | 2016-09-12 | Electronic device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6745065B2 (en) |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003042866A (en) * | 2001-07-26 | 2003-02-13 | Aisin Seiki Co Ltd | Seating detecting apparatus |
| JP2004004529A (en) * | 1995-09-28 | 2004-01-08 | Sharp Corp | Liquid crystal display element and its manufacturing method |
| JP2006090983A (en) * | 2004-09-27 | 2006-04-06 | Univ Of Tokyo | Planar element module, manufacturing method therefor and planar element device |
| JP2009031089A (en) * | 2007-07-26 | 2009-02-12 | Nitta Ind Corp | Sensor sheet |
| JP2009134233A (en) * | 2007-11-01 | 2009-06-18 | Sony Corp | Active matrix display device |
| US20110102331A1 (en) * | 2009-10-29 | 2011-05-05 | Qrg Limited | Redundant touchscreen electrodes |
| US20130168336A1 (en) * | 2011-12-28 | 2013-07-04 | Korea Research Institute Of Standards And Science | Structure and method for attaching tactile sensor to curved surface |
| WO2015146277A1 (en) * | 2014-03-28 | 2015-10-01 | 株式会社カネカ | Touch panel, display device, and touch panel manufacturing method |
| JP2016003990A (en) * | 2014-06-18 | 2016-01-12 | 大日本印刷株式会社 | Pressure sensor device |
| JP2016503515A (en) * | 2012-11-16 | 2016-02-04 | アップル インコーポレイテッド | Flexible display |
-
2016
- 2016-09-12 JP JP2016177887A patent/JP6745065B2/en active Active
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004004529A (en) * | 1995-09-28 | 2004-01-08 | Sharp Corp | Liquid crystal display element and its manufacturing method |
| JP2003042866A (en) * | 2001-07-26 | 2003-02-13 | Aisin Seiki Co Ltd | Seating detecting apparatus |
| JP2006090983A (en) * | 2004-09-27 | 2006-04-06 | Univ Of Tokyo | Planar element module, manufacturing method therefor and planar element device |
| JP2009031089A (en) * | 2007-07-26 | 2009-02-12 | Nitta Ind Corp | Sensor sheet |
| JP2009134233A (en) * | 2007-11-01 | 2009-06-18 | Sony Corp | Active matrix display device |
| US20110102331A1 (en) * | 2009-10-29 | 2011-05-05 | Qrg Limited | Redundant touchscreen electrodes |
| US20130168336A1 (en) * | 2011-12-28 | 2013-07-04 | Korea Research Institute Of Standards And Science | Structure and method for attaching tactile sensor to curved surface |
| JP2016503515A (en) * | 2012-11-16 | 2016-02-04 | アップル インコーポレイテッド | Flexible display |
| WO2015146277A1 (en) * | 2014-03-28 | 2015-10-01 | 株式会社カネカ | Touch panel, display device, and touch panel manufacturing method |
| JP2016003990A (en) * | 2014-06-18 | 2016-01-12 | 大日本印刷株式会社 | Pressure sensor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6745065B2 (en) | 2020-08-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108389869B (en) | Flexible display panel | |
| CN107112348B (en) | Organic LED display device with flexible printed circuit film | |
| CN107968099B (en) | Flexible display | |
| US10136519B2 (en) | Circuit layouts of tamper-respondent sensors | |
| TWI696097B (en) | Touch sensor device | |
| JP6300156B2 (en) | Stretchable flexible substrate and manufacturing method thereof | |
| CN110851028B (en) | Flexible stretchable OLED display touch screen device and manufacturing method thereof | |
| KR20160119934A (en) | Flexible touch screen panel and flexible touch screen display device | |
| CN107003774A (en) | Flexible organic LED display device | |
| US20140267953A1 (en) | Touch screen panel and method of manufacturing the same | |
| CN107004774A (en) | Flexible display apparatus with corrosion-resistant printed circuit film | |
| US20140098055A1 (en) | Display device | |
| KR20170053211A (en) | Flexible printed circuit board and display apparatus including the same | |
| US9548322B2 (en) | Display device | |
| WO2007145517A1 (en) | Geometry of functional layers in rollable devices | |
| JP2015148942A (en) | Touch panel sensor and input-output device including touch panel sensor | |
| JP6745065B2 (en) | Electronic device | |
| JP2018194483A (en) | Sensor unit and sensor module | |
| KR20210079431A (en) | Display module and method for manufacturing display device | |
| JP2018112842A (en) | Touch panel sensor and display with touch position detection function | |
| CN103681697A (en) | Array substrate and display device | |
| JP6701565B2 (en) | Electronic device, method of manufacturing electronic device, and mounting substrate including electronic device | |
| US10074323B2 (en) | Liquid crystal display device and manufacturing method thereof | |
| JP2018106407A (en) | Touch panel sensor and display having touch position detection function | |
| JP2018112840A (en) | Touch panel sensor and display with touch position detection function |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190719 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200624 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200703 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200716 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6745065 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |