JP2018037481A

JP2018037481A - Solar cell module and method for manufacturing solar cell module

Info

Publication number: JP2018037481A
Application number: JP2016167681A
Authority: JP
Inventors: 浩孝佐野; Hirotaka Sano; 順次荒浪; Junji Aranami
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 2016-08-30
Filing date: 2016-08-30
Publication date: 2018-03-08

Abstract

PROBLEM TO BE SOLVED: To provide a solar cell module capable of including a high-quality electrode.SOLUTION: A solar cell module comprises a substrate 1, a first and a second electrode 2, and a first laminated semiconductor 3. The first and second electrodes are located on the substrate, and separated from each other. The first laminated semiconductor is located in a region from the top of the first electrode to the top of the second electrode. The first laminated semiconductor comprises a first semiconductor 31 of a first conductivity type, and a second semiconductor 32 of a second conductivity type different from the first conductivity type. The first semiconductor is located on the first electrode, and the second semiconductor is located on the second electrode.SELECTED DRAWING: Figure 3

Description

本開示は、太陽電池モジュールおよび太陽電池モジュールの製造方法に関する。 The present disclosure relates to a solar cell module and a method for manufacturing a solar cell module.

特許文献１には、光起電力素子が記載されている。この光起電力素子においては、ｎ型単結晶シリコン基板の一方の表面に、第１のｉ型非晶質シリコン膜および反射防止膜がこの順で形成されている。またこの単結晶シリコン基板の他方の表面には、第２のｉ型非晶質シリコン膜が形成されている。そして、第２のｉ型非晶質シリコン膜の上に、ｐ型非晶質シリコン膜およびｎ型非晶質シリコン膜が互いに離間して形成されている。ｐ型非晶質シリコン膜の上には、裏面電極および集電電極がこの順で形成され、ｎ型非晶質シリコン膜の上には、裏面電極および集電電極がこの順で形成される。このような光起電力素子において、主として、ｎ型単結晶シリコン基板が発電層（光電変換層）となる。 Patent Document 1 describes a photovoltaic element. In this photovoltaic element, a first i-type amorphous silicon film and an antireflection film are formed in this order on one surface of an n-type single crystal silicon substrate. A second i-type amorphous silicon film is formed on the other surface of the single crystal silicon substrate. A p-type amorphous silicon film and an n-type amorphous silicon film are formed on the second i-type amorphous silicon film so as to be separated from each other. A back electrode and a collector electrode are formed in this order on the p-type amorphous silicon film, and a back electrode and a collector electrode are formed in this order on the n-type amorphous silicon film. . In such a photovoltaic element, an n-type single crystal silicon substrate is mainly a power generation layer (photoelectric conversion layer).

特許第４１５５８９９号公報Japanese Patent No. 4155899

しかしながら、特許文献１に記載の技術では、裏面電極が、発電層（光電変換層）の上に形成されている。よって、裏面電極は、発電層の機能を損ないにくい形成条件で形成される必要があり、裏面電極の高品質化の制限となり得る。 However, in the technique described in Patent Document 1, the back electrode is formed on the power generation layer (photoelectric conversion layer). Therefore, the back electrode needs to be formed under formation conditions that do not easily impair the function of the power generation layer, and may limit the quality of the back electrode.

そこで本開示は、高品質な電極を備えることができる太陽電池モジュールを提供することを目的とする。 Then, this indication aims at providing the solar cell module which can be equipped with a high quality electrode.

太陽電池モジュールおよび太陽電池モジュールの製造方法が開示される。一実施の形態において、太陽電池モジュールは、基板と、第１および第２の電極と、第１の積層半導体とを備える。第１および第２の電極は、基板の上に位置し、互いに離間している。第１の積層半導体は、第１の電極の上から第２の電極の上までの領域に位置する。第１の積層半導体は、第１導電型の第１半導体と、第１導電型とは異なる第２導電型の第２半導体とを備える。第１半導体は第１の電極の上に位置する。第２半導体は第２の電極の上に位置する。 A solar cell module and a method for manufacturing the solar cell module are disclosed. In one embodiment, the solar cell module includes a substrate, first and second electrodes, and a first stacked semiconductor. The first and second electrodes are located on the substrate and are spaced apart from each other. The first stacked semiconductor is located in a region from the top of the first electrode to the top of the second electrode. The first stacked semiconductor includes a first conductivity type first semiconductor and a second conductivity type second semiconductor different from the first conductivity type. The first semiconductor is located on the first electrode. The second semiconductor is located on the second electrode.

また、他の一実施の形態において、太陽電池モジュールの製造方法は、上記一実施の形態にかかる太陽電池モジュールを製造する方法であって、第１工程と、第２工程とを備える。第１工程においては、第１および第２の電極を基板の上に形成する。第１工程の後の第２工程において、第１の電極の上から、第２の電極の上までの領域に、第１の積層半導体を形成する。 Moreover, in another one Embodiment, the manufacturing method of a solar cell module is a method of manufacturing the solar cell module concerning the said one Embodiment, Comprising: A 1st process and a 2nd process are provided. In the first step, the first and second electrodes are formed on the substrate. In the second step after the first step, a first stacked semiconductor is formed in a region from the top of the first electrode to the top of the second electrode.

太陽電池モジュールおよび太陽電池モジュールの製造方法によれば、高品質な電極を実現できる。 According to the solar cell module and the method for manufacturing the solar cell module, a high-quality electrode can be realized.

太陽電池モジュールの構成の一例を概略的に示す平面図である。It is a top view which shows an example of a structure of a solar cell module roughly. 太陽電池モジュールの構成の一例を概略的に示す分解斜視図である。It is a disassembled perspective view which shows an example of a structure of a solar cell module roughly. 太陽電池モジュールの構成の一例を概略的に示す断面図である。It is sectional drawing which shows an example of a structure of a solar cell module roughly. 太陽電池モジュールの製造方法の一例を示すフローチャートである。It is a flowchart which shows an example of the manufacturing method of a solar cell module. 太陽電池モジュールの製造方法の一例を概略的に示す図である。It is a figure which shows roughly an example of the manufacturing method of a solar cell module. 太陽電池モジュールの構成の一例を概略的に示す断面図である。It is sectional drawing which shows an example of a structure of a solar cell module roughly. 太陽電池モジュールの構成の一例を概略的に示す断面図である。It is sectional drawing which shows an example of a structure of a solar cell module roughly. 太陽電池モジュールの構成の一例を概略的に示す断面図である。It is sectional drawing which shows an example of a structure of a solar cell module roughly.

実施の形態．
以下、実施形態の各例ならびに各種変形例を図面に基づいて説明する。なお、図面においては同様な構成及び機能を有する部分については同じ符号が付されており、下記説明では重複説明が省略される。また、図面は模式的に示されたものであり、各図における各種構造のサイズ及び位置関係などは適宜変更され得る。 Embodiment.
Hereinafter, each example and various modifications of the embodiment will be described with reference to the drawings. In the drawings, parts having the same configuration and function are denoted by the same reference numerals, and redundant description is omitted in the following description. Also, the drawings are schematically shown, and the size and positional relationship of various structures in each drawing can be changed as appropriate.

＜太陽電池モジュール＞
図１から図３は、太陽電池モジュール１００の構成の一例を概略的に示す図である。図１は、太陽電池モジュール１００の構成の一例を示す平面図であり、図２は、太陽電池モジュール１００の構成の一例を概略的に示す分解斜視図であり、図３は、太陽電池モジュール１００の構成の一例を概略的に示す断面図である。 <Solar cell module>
1 to 3 are diagrams schematically showing an example of the configuration of the solar cell module 100. 1 is a plan view showing an example of the configuration of the solar cell module 100, FIG. 2 is an exploded perspective view schematically showing an example of the configuration of the solar cell module 100, and FIG. It is sectional drawing which shows an example of a structure of no.

太陽電池モジュール１００は複数の光電変換セル１０を備えている。図１から図３においては、３個または４個の光電変換セル１０が示されているものの、実際には、太陽電池モジュール１００は、より多くの光電変換セル１０を備えていてもよい。 The solar cell module 100 includes a plurality of photoelectric conversion cells 10. Although FIG. 1 to FIG. 3 show three or four photoelectric conversion cells 10, the solar cell module 100 may actually include more photoelectric conversion cells 10.

光電変換セル１０の各々は、外部から入射された光（例えば太陽光、以下、外光とも呼ぶ）を電力に変換し、当該電力を出力する。これら複数の光電変換セル１０は、後に詳述するように、互いに直列に接続される。この直列接続によって、複数の光電変換セル１０の一組の両端から出力される電圧、つまり、太陽電池モジュール１００の出力電圧は、光電変換セル１０の各々から出力される電圧の総和となる。これによって、太陽電池モジュール１００の出力電圧を向上することができる。 Each of the photoelectric conversion cells 10 converts light incident from the outside (for example, sunlight, hereinafter also referred to as external light) into electric power, and outputs the electric power. The plurality of photoelectric conversion cells 10 are connected in series to each other as will be described in detail later. With this series connection, the voltage output from both ends of one set of the plurality of photoelectric conversion cells 10, that is, the output voltage of the solar cell module 100 is the sum of the voltages output from each of the photoelectric conversion cells 10. Thereby, the output voltage of the solar cell module 100 can be improved.

太陽電池モジュール１００は、基板１と、複数の電極２と、複数の積層半導体３とを備えている。複数の電極２および複数の積層半導体３は基板１の上に位置している。後に詳述するように、積層半導体３は実質的に光電変換セル１０の光電変換機能を実現する。また、各電極２は各光電変換セル１０から電力を取りだすとともに、複数の光電変換セル１０を相互に直列に接続する。 The solar cell module 100 includes a substrate 1, a plurality of electrodes 2, and a plurality of laminated semiconductors 3. The plurality of electrodes 2 and the plurality of laminated semiconductors 3 are located on the substrate 1. As will be described in detail later, the laminated semiconductor 3 substantially realizes the photoelectric conversion function of the photoelectric conversion cell 10. Each electrode 2 takes out electric power from each photoelectric conversion cell 10 and connects a plurality of photoelectric conversion cells 10 in series with each other.

なお、図１においては、各構成を見やすくするために、各構成がＹ軸方向にずれて示されている。しかるに、実際には、各構成はずれていなくてもよい。また図２においては、各構成を見やすくするために、各構成の厚みを省略して示している。 In FIG. 1, the respective components are shown shifted in the Y-axis direction in order to make the respective components easier to see. However, in practice, each configuration does not have to be shifted. In FIG. 2, the thickness of each component is omitted in order to make it easier to see each component.

＜基板＞
基板１は複数の電極２および複数の積層半導体３を支持するものであり、例えば透光性を有していてもよい。基板１の材料として、例えば、アクリルまたはポリカーボネート等の樹脂、あるいは、ガラスを採用すれば、透光性を有する基板が実現され得る。ここで、ガラスには、例えば、白板ガラス、強化ガラスおよび熱線反射ガラス等といった光透過率の高い材料が採用され得る。また、基板１は例えば平板状の形状を有していてもよく、その厚みは例えば数［ｍｍ］程度に設定され得る。基板１の＋Ｚ側の一主面（表面１ａともいう、図３を参照）は略平坦であってよい。これによれば、基板１の表面１ａの上に形成される各種の構成の厚みを均一に形成しやすい。また、基板１は平面視において例えば略矩形状の形状を有していてもよい（図１を参照）。 <Board>
The substrate 1 supports the plurality of electrodes 2 and the plurality of laminated semiconductors 3, and may have, for example, a light transmitting property. If, for example, a resin such as acrylic or polycarbonate or glass is used as the material of the substrate 1, a substrate having translucency can be realized. Here, as the glass, for example, a material having high light transmittance such as white plate glass, tempered glass, heat ray reflective glass, and the like can be adopted. Moreover, the board | substrate 1 may have a flat shape, for example, and the thickness can be set to about several [mm], for example. One main surface of the substrate 1 on the + Z side (also referred to as the surface 1a, see FIG. 3) may be substantially flat. According to this, it is easy to form the thickness of various structures formed on the surface 1a of the substrate 1 uniformly. The substrate 1 may have, for example, a substantially rectangular shape in plan view (see FIG. 1).

なお、各図面において、光電変換セル１０の配列方向をＸ軸方向とするＸＹＺ座標が付されている。Ｙ軸は、Ｘ軸に垂直且つ基板１の表面１ａに平行に配置されており、Ｚ軸は基板１の表面１ａに垂直に配置されている。図１においては、太陽電池モジュール１００をＺ軸方向に沿って見た平面図が示され、図３においては、ＸＺ平面における太陽電池モジュール１００の断面が示されている。 In each drawing, XYZ coordinates with the arrangement direction of the photoelectric conversion cells 10 as the X-axis direction are attached. The Y axis is arranged perpendicular to the X axis and parallel to the surface 1 a of the substrate 1, and the Z axis is arranged perpendicular to the surface 1 a of the substrate 1. In FIG. 1, the top view which looked at the solar cell module 100 along the Z-axis direction is shown, and in FIG. 3, the cross section of the solar cell module 100 in XZ plane is shown.

＜電極＞
複数の電極２は基板１の上に位置している。これら複数の電極２は、図１から図３に示すように、Ｘ軸方向において、間隔を空けて並んで配されている。換言すれば、隣り合う電極２の間には、これらを分離する領域としての溝Ｐ１が配されている（図３を参照）。つまり、隣り合う電極２は溝Ｐ１を介して離間している。具体的には、溝Ｐ１は電極２の＋Ｚ側の一主面（上面）から−Ｚ側の一主面（下面）までの領域に配されている。電極２の各々は、平面視において、例えばＹ軸方向に長い長尺状の形状（例えば長方形の形状）を有していてもよい。言い換えれば、電極２の各々はＹ軸方向に沿って延在してもよい。この場合、この溝Ｐ１もＹ軸方向に沿って延在する。 <Electrode>
The plurality of electrodes 2 are located on the substrate 1. As shown in FIGS. 1 to 3, the plurality of electrodes 2 are arranged side by side at intervals in the X-axis direction. In other words, a groove P1 is provided between the adjacent electrodes 2 as a region for separating them (see FIG. 3). That is, the adjacent electrodes 2 are separated via the groove P1. Specifically, the groove P 1 is arranged in a region from the one principal surface (upper surface) on the + Z side to the one principal surface (lower surface) on the −Z side of the electrode 2. Each of the electrodes 2 may have a long shape (for example, a rectangular shape) long in the Y-axis direction, for example, in plan view. In other words, each of the electrodes 2 may extend along the Y-axis direction. In this case, the groove P1 also extends along the Y-axis direction.

電極２は、例えば、透光性を有する電極（例えば透明電極（TCO: Transparent Conductive Oxide））であってよい。具体的な一例として、電極２は、ＩＴＯ（Indium Tin Oxide）、酸化亜鉛または酸化スズなどの透明導電材料で形成され得る。このような電極２は、例えば、スパッタリング法または真空蒸着法などの成膜方法を用いて形成され得る。 The electrode 2 may be, for example, an electrode having translucency (for example, a transparent electrode (TCO: Transparent Conductive Oxide)). As a specific example, the electrode 2 may be formed of a transparent conductive material such as ITO (Indium Tin Oxide), zinc oxide, or tin oxide. Such an electrode 2 can be formed by using a film forming method such as a sputtering method or a vacuum evaporation method.

あるいは、電極２は、例えば、塗布液としての金属ペーストがスクリーン印刷等によって塗布された後に乾燥されて該金属ペーストが固化されることで形成されてもよい。金属ペーストは、例えば、透光性を有する樹脂等のバインダーに、光反射率が高く且つ導電性を有する粒子が添加されることで作製され得る。ここで、透光性を有する樹脂としては、例えば、エポキシ樹脂等が採用され得る。また、金属ペーストに含まれる粒子としては、例えば、Ｃｕ、Ａｌ、ＮｉならびにＺｎとＡｇとの合金等の金属粒子が採用され得る。この場合、電極２には、導電性を有する多数の粒子が含まれており、該多数の粒子が相互に接触し合うことで、電極２における導電性が確保され得る。 Alternatively, the electrode 2 may be formed by, for example, applying a metal paste as a coating liquid by screen printing or the like and then drying and solidifying the metal paste. The metal paste can be produced, for example, by adding particles having high light reflectivity and conductivity to a binder such as a translucent resin. Here, as the resin having translucency, for example, an epoxy resin or the like may be employed. Moreover, as particles contained in the metal paste, for example, metal particles such as Cu, Al, Ni, and an alloy of Zn and Ag can be adopted. In this case, the electrode 2 includes a large number of particles having conductivity, and the conductivity of the electrode 2 can be ensured by the large number of particles coming into contact with each other.

＜積層半導体＞
積層半導体３の各々は、光電変換を行う光電変換層として機能することができる。実質的には、光電変換セル１０は積層半導体３によって形成され得る。なお、積層半導体３とともに電極２も含めて、光電変換セル１０と把握することもできる。 <Multilayer semiconductor>
Each of the stacked semiconductors 3 can function as a photoelectric conversion layer that performs photoelectric conversion. Essentially, the photoelectric conversion cell 10 can be formed by the laminated semiconductor 3. In addition, it can also be grasped as the photoelectric conversion cell 10 including the electrode 2 together with the laminated semiconductor 3.

複数の積層半導体３の各々は、隣り合う二つの電極２の上に位置している。よって、複数の積層半導体３もＸ軸方向において互いに間隔を空けて並んでいる。言い換えれば、隣り合う積層半導体３の間には、これらを分離する領域としての溝Ｐ２が配されている（図３を参照）。つまり、隣り合う積層半導体３は、溝Ｐ２を介して離間している。具体的には、溝Ｐ２は、積層半導体３の＋Ｚ側の一主面（上面）から−Ｚ側の一主面（下面）までの領域に配されている。この溝Ｐ２は例えばＹ軸方向に沿って延在する。 Each of the plurality of stacked semiconductors 3 is located on two adjacent electrodes 2. Therefore, the plurality of stacked semiconductors 3 are also arranged at intervals in the X-axis direction. In other words, a trench P2 as a region for separating these is disposed between adjacent stacked semiconductors 3 (see FIG. 3). That is, the adjacent laminated semiconductors 3 are separated via the groove P2. Specifically, the trench P 2 is arranged in a region from one principal surface (upper surface) on the + Z side to one principal surface (lower surface) on the −Z side of the stacked semiconductor 3. The groove P2 extends, for example, along the Y-axis direction.

以下では、代表的に、隣り合う二つの積層半導体３である積層半導体３Ａ，３Ｂと、隣り合う三つの電極２である電極２Ａ〜２Ｃとを用いて、これらの位置関係の一例を説明する。電極２Ａ〜２Ｃは、Ｘ軸方向において、この順で配置されている。 Below, typically, an example of these positional relationships will be described using stacked semiconductors 3A and 3B, which are two adjacent stacked semiconductors 3, and electrodes 2A to 2C, which are three adjacent electrodes 2. The electrodes 2A to 2C are arranged in this order in the X-axis direction.

例えば、積層半導体３Ａは電極２Ａ，２Ｂの上に位置している。より具体的に、図３の例においては、積層半導体３Ａは、電極２Ａのうち電極２Ｂ側の端部２１Ａの上から、電極２Ｂのうち電極２Ａ側の端部２１Ｂの上までの領域に、位置している。また積層半導体３Ｂは電極２Ｂ，２Ｃの上に位置している。より具体的に、図３の例においては、積層半導体３Ｂは、電極２Ｂのうち電極２Ｃ側の端部の上から、電極２Ｃのうち電極２Ｂ側の端部の上までの領域に、位置している。 For example, the laminated semiconductor 3A is located on the electrodes 2A and 2B. More specifically, in the example of FIG. 3, the stacked semiconductor 3 A is in a region from the end 21 A on the electrode 2 B side of the electrode 2 A to the end 21 B on the electrode 2 A side of the electrode 2 B. positioned. The laminated semiconductor 3B is located on the electrodes 2B and 2C. More specifically, in the example of FIG. 3, the laminated semiconductor 3B is located in a region from the end of the electrode 2B on the electrode 2C side to the upper end of the electrode 2C on the electrode 2B side. ing.

このような構成においては、溝Ｐ２は電極２の上に位置する（図３参照）。例えば積層半導体３Ａ，３Ｂについて説明すると、積層半導体３Ａ，３Ｂを分離する溝Ｐ２は電極２Ｂの上に位置している。言い換えると、積層半導体３Ａ，３Ｂは電極２Ｂの上において互いに離間している。 In such a configuration, the groove P2 is located on the electrode 2 (see FIG. 3). For example, the laminated semiconductors 3A and 3B will be described. The groove P2 that separates the laminated semiconductors 3A and 3B is located on the electrode 2B. In other words, the stacked semiconductors 3A and 3B are separated from each other on the electrode 2B.

以上のように、図１から図３の例においては、複数の積層半導体３の各々が、隣り合う二つの電極２の端部の上に位置している。よって、電極２の個数は積層半導体３の個数よりも一つ多い。つまり、Ｎ（Ｎは自然数）個の積層半導体３に対して、（Ｎ＋１）個の電極２が形成されるとよい。 As described above, in the example of FIGS. 1 to 3, each of the plurality of stacked semiconductors 3 is located on the end portions of the two adjacent electrodes 2. Therefore, the number of electrodes 2 is one more than the number of stacked semiconductors 3. That is, (N + 1) electrodes 2 are preferably formed for N (N is a natural number) stacked semiconductors 3.

ここで、第１から第Ｎの積層半導体３と、第１から第（Ｎ＋１）の電極２とを導入して、これらの位置関係の一例を説明しておく。第１から第（Ｎ＋１）の電極２がＸ軸方向に沿ってこの順で並んでいると仮定する。この場合、第ｋ（ｋは１，２，・・・，Ｎ）の積層半導体３（例えば積層半導体３Ａ）は、第ｋの電極２（例えば電極２Ａ）のうち、第（ｋ＋１）の電極２（例えば電極２Ｂ）側の端部の上から、第（ｋ＋１）の電極２（例えば電極２Ｂ）のうち、第ｋの電極２（例えば電極２Ａ）側の端部の上までの領域に位置している。 Here, the first to Nth stacked semiconductors 3 and the first to (N + 1) th electrodes 2 are introduced, and an example of the positional relationship between them will be described. It is assumed that the first to (N + 1) th electrodes 2 are arranged in this order along the X-axis direction. In this case, the kth (k is 1, 2,..., N) stacked semiconductor 3 (for example, the stacked semiconductor 3A) is the (k + 1) th electrode 2 of the kth electrode 2 (for example, electrode 2A). It is located in the region from the end on the (e.g. electrode 2B) side to the end on the k-th electrode 2 (e.g. electrode 2A) side of the (k + 1) th electrode 2 (e.g. electrode 2B). ing.

次に、積層半導体３の各々の具体的な構成の一例について説明する。以下では、一つの積層半導体３（例えば積層半導体３Ａ）と接触する二つの電極２（例えば電極２Ａ，２Ｂ）を一対の電極２とも呼ぶことがある。また一対の電極２の一方を一方の電極２と呼び、一対の電極２の他方を他方の電極２と呼ぶことがある。 Next, an example of a specific configuration of each of the stacked semiconductors 3 will be described. Hereinafter, the two electrodes 2 (for example, the electrodes 2A and 2B) in contact with one stacked semiconductor 3 (for example, the stacked semiconductor 3A) may be referred to as a pair of electrodes 2. One of the pair of electrodes 2 may be referred to as one electrode 2, and the other of the pair of electrodes 2 may be referred to as the other electrode 2.

図１から図３の例においては、複数の積層半導体３の各々は、互いに導電型の異なる半導体３１〜３３を備えている。半導体３１は、第１導電型（例えばｐ型）の半導体であって、一方の電極２の上に位置している。図１から図３の例では、半導体３１は、一方の電極２のうち他方の電極２側の端部の上に位置している。積層半導体３Ａについて説明すると、半導体３１は電極２Ａのうち電極２Ｂ側の端部２１Ａの上に位置している。半導体３１は、平面視において、例えば、Ｙ軸方向に長い長尺状の形状（例えば長方形の形状）を有していてもよい。 In the example of FIGS. 1 to 3, each of the plurality of stacked semiconductors 3 includes semiconductors 31 to 33 having different conductivity types. The semiconductor 31 is a first conductivity type (for example, p-type) semiconductor, and is located on one electrode 2. In the example of FIGS. 1 to 3, the semiconductor 31 is located on the end of the one electrode 2 on the other electrode 2 side. The laminated semiconductor 3A will be described. The semiconductor 31 is positioned on the end portion 21A on the electrode 2B side of the electrode 2A. The semiconductor 31 may have, for example, a long shape (for example, a rectangular shape) that is long in the Y-axis direction in plan view.

半導体３２は、第１導電型とは逆の第２導電型の半導体であって、他方の電極２の上に位置している。ここで、第１導電型の半導体および第２導電型の半導体とは、伝導担体（キャリア）が異なる半導体である。例えば半導体３１がｐ型の半導体である場合には、半導体３２はｎ型の半導体である。ｐ型の半導体において、キャリアは正孔であり、ｎ型の半導体において、キャリアは電子である。 The semiconductor 32 is a semiconductor of the second conductivity type opposite to the first conductivity type, and is located on the other electrode 2. Here, the first conductivity type semiconductor and the second conductivity type semiconductor are semiconductors having different conductive carriers. For example, when the semiconductor 31 is a p-type semiconductor, the semiconductor 32 is an n-type semiconductor. In the p-type semiconductor, the carrier is a hole, and in the n-type semiconductor, the carrier is an electron.

図１から図３の例においては、半導体３２は、他方の電極２のうち一方の電極２側の端部の上に位置している。積層半導体３Ａについて説明すると、半導体３２は電極２Ｂのうち電極２Ａ側の端部２１Ｂの上に位置している。半導体３２は、平面視において、例えばＹ軸方向に長い長尺状の形状（例えば長方形の形状）を有していてもよい。 In the example of FIGS. 1 to 3, the semiconductor 32 is located on the end of the other electrode 2 on the one electrode 2 side. The laminated semiconductor 3A will be described. The semiconductor 32 is located on the end portion 21B on the electrode 2A side of the electrode 2B. The semiconductor 32 may have a long shape (for example, a rectangular shape) that is long in the Y-axis direction, for example, in plan view.

半導体３３は第３導電型の半導体である。第３導電型はｉ型の半導体であり、真性半導体とも呼ばれる。半導体３３は半導体３１，３２の上に位置している。より具体的には、半導体３３は半導体３１の上から半導体３２の上までの領域に位置している。半導体３３は、平面視において、例えばＹ軸方向に長い長尺状の形状（例えば長方形の形状）を有していてもよい。 The semiconductor 33 is a third conductivity type semiconductor. The third conductivity type is an i-type semiconductor and is also called an intrinsic semiconductor. The semiconductor 33 is located on the semiconductors 31 and 32. More specifically, the semiconductor 33 is located in a region from the top of the semiconductor 31 to the top of the semiconductor 32. The semiconductor 33 may have a long shape (for example, a rectangular shape) that is long in the Y-axis direction, for example, in plan view.

このような積層半導体３は、いわゆるｐｉｎ構造を有しており、光電変換層として機能することができる。具体的には、半導体３３は、入射された外光を吸収して、正孔および電子を生成する。つまり、半導体３３は光吸収層として機能する。生成された正孔は例えばｐ型の半導体３１を介して一方の電極２へと移動し、生成された電子は例えばｎ型の半導体３２を介して他方の電極２へと移動する。これにより、積層半導体３は光を吸収して発電することができる。つまり、積層半導体３は光電変換を行う。これにより、一対の電極２の間に電流が流れる。なお、この積層半導体３において、一対の電極２を繋ぐ電流経路上に、半導体３１〜３３が介在することになる。 Such a laminated semiconductor 3 has a so-called pin structure, and can function as a photoelectric conversion layer. Specifically, the semiconductor 33 absorbs incident external light and generates holes and electrons. That is, the semiconductor 33 functions as a light absorption layer. The generated holes move to one electrode 2 through, for example, a p-type semiconductor 31, and the generated electrons move to the other electrode 2 through, for example, an n-type semiconductor 32. Thereby, the laminated semiconductor 3 can generate light by absorbing light. That is, the laminated semiconductor 3 performs photoelectric conversion. Thereby, a current flows between the pair of electrodes 2. In the laminated semiconductor 3, the semiconductors 31 to 33 are interposed on the current path connecting the pair of electrodes 2.

図１から図３の例においては、電極２の各々が、隣り合う二つの光電変換セル１０によって共用される。よって、電極２の各々は、隣り合う二つの光電変換セル１０を相互に直列に接続する。このような構造において、−Ｘ側の端に位置する電極２、および、＋Ｘ側の端に位置する電極２は、太陽電池モジュール１００の出力端として機能する。太陽電池モジュール１００の出力電圧は光電変換セル１０の出力電圧の総和となる。 In the example of FIGS. 1 to 3, each of the electrodes 2 is shared by two adjacent photoelectric conversion cells 10. Therefore, each of the electrodes 2 connects two adjacent photoelectric conversion cells 10 in series with each other. In such a structure, the electrode 2 positioned at the −X side end and the electrode 2 positioned at the + X side end function as an output end of the solar cell module 100. The output voltage of the solar cell module 100 is the sum of the output voltages of the photoelectric conversion cells 10.

次に、積層半導体３の具体的な材料の一例について述べる。半導体３１〜３３は例えばアモルファスシリコンなどの非晶質系の半導体であってもよい。例えば半導体３１には、第１導電型に対応する第１不純物（例えばホウ素など）を含むアモルファスシリコンを採用でき、半導体３２には、第２導電型に対応する第２不純物（例えばリンなど）を含むアモルファスシリコンを採用でき、半導体３３には、第１不純物および第２不純物をほとんど含まないアモルファスシリコンを採用できる。このような半導体３１〜３３は例えば化学気相成長（ＣＶＤ：Chemical Vapor Deposition）法によって形成され得る。 Next, an example of a specific material of the laminated semiconductor 3 will be described. The semiconductors 31 to 33 may be amorphous semiconductors such as amorphous silicon. For example, the semiconductor 31 can employ amorphous silicon containing a first impurity (for example, boron) corresponding to the first conductivity type, and the semiconductor 32 can include a second impurity (for example, phosphorus) corresponding to the second conductivity type. Amorphous silicon can be used, and the semiconductor 33 can be amorphous silicon containing almost no first impurity and second impurity. Such semiconductors 31 to 33 can be formed by, for example, a chemical vapor deposition (CVD) method.

積層半導体３の幅（Ｘ軸方向に沿う幅）は、例えば、１［μｍ］〜１０００［μｍ］程度に設定され得る。電極２の幅（Ｘ軸方向に沿う幅）も、例えば、１［μｍ］〜１０００［μｍ］程度に設定され得る。また、隣り合う積層半導体３の間の間隔（つまり溝Ｐ２のＸ軸方向に沿う幅）、および、隣り合う電極２の間隔（つまり溝Ｐ１のＸ軸方向に沿う幅）は、いずれも、例えば１［μ］〜１００［μｍ］程度に設定され得る。また、半導体３１〜３３がアモルファスシリコンである場合、積層半導体３の厚みは、例えば、１０［ｎｍ］〜５０［ｎｍ］程度に設定され得る。 The width (width along the X-axis direction) of the stacked semiconductor 3 can be set to about 1 [μm] to 1000 [μm], for example. The width of the electrode 2 (width along the X-axis direction) can also be set to about 1 [μm] to 1000 [μm], for example. Further, the interval between adjacent stacked semiconductors 3 (that is, the width along the X-axis direction of the groove P2) and the interval between adjacent electrodes 2 (that is, the width along the X-axis direction of the groove P1) are both, for example, It can be set to about 1 [μ] to 100 [μm]. When the semiconductors 31 to 33 are amorphous silicon, the thickness of the stacked semiconductor 3 can be set to, for example, about 10 [nm] to 50 [nm].

＜製造方法＞
図４および図５は、太陽電池モジュール１００の製造方法の一例を示す図である。図４においては、各製造工程がステップＳ１〜Ｓ４で示されており、図５では、各ステップＳ１〜Ｓ４における基板１の上面図が示されている。まずステップＳ１にて、基板１が準備される。この基板１には、例えば所定の前処理（例えば洗浄処理などの処理）が施されていてもよい。次にステップＳ２にて、この基板１の上に、電極２が形成される。電極２の形成方法は特に制限されないものの、その一例について概説する。例えば、スパッタリング法、蒸着法または化学的気相成長（ＣＶＤ）法等によって、電極層を基板１の上に形成する。そして、所定の位置において、この電極層に溝Ｐ１を形成して電極２を形成する。溝Ｐ１は例えば、フォトリソグラフィー法などによって形成され得る。 <Manufacturing method>
4 and 5 are diagrams showing an example of a method for manufacturing the solar cell module 100. FIG. In FIG. 4, each manufacturing process is shown in steps S1 to S4, and in FIG. 5, a top view of the substrate 1 in each step S1 to S4 is shown. First, in step S1, the substrate 1 is prepared. The substrate 1 may be subjected to, for example, a predetermined pre-process (for example, a process such as a cleaning process). Next, in step S2, the electrode 2 is formed on the substrate 1. Although the formation method of the electrode 2 is not particularly limited, an example thereof will be outlined. For example, the electrode layer is formed on the substrate 1 by sputtering, vapor deposition, chemical vapor deposition (CVD), or the like. Then, at a predetermined position, the electrode P 2 is formed by forming the groove P1 in the electrode layer. The groove P1 can be formed by, for example, a photolithography method.

次に、積層半導体３の各々を、一方の電極２の上から他方の電極２の上までの領域に形成する。具体的には、まずステップＳ３にて、基板１および電極２の一組の上にそれぞれ所望の形状で半導体３１，３２を形成する。半導体３１，３２の形成方法も特に制限されないが、積層半導体３としてアモルファスシリコンを採用する場合、例えば、プラズマＣＶＤ法などによって、基板１および電極２の一組の上に、それぞれ半導体３１，３２を形成することができる。 Next, each of the stacked semiconductors 3 is formed in a region from the top of one electrode 2 to the top of the other electrode 2. Specifically, first, in step S3, semiconductors 31 and 32 are formed in desired shapes on a set of substrate 1 and electrode 2, respectively. The method of forming the semiconductors 31 and 32 is not particularly limited, but when amorphous silicon is adopted as the laminated semiconductor 3, the semiconductors 31 and 32 are respectively formed on the substrate 1 and the electrode 2 by a plasma CVD method or the like. Can be formed.

具体的な一例として、半導体３１が形成される領域以外の領域を覆う第１メタルマスクを基板１および電極２の上に配置する。次に、例えば、シラン（ＳｉＨ_４）ガス、水素（Ｈ_２）ガスおよびジボラン（Ｂ_２Ｈ_６）ガスを導入して、プラズマＣＶＤ法により、半導体３１を形成する。そして、第１メタルマスクを取り外す。同様に、半導体３２が形成される領域以外の領域を覆う第２メタルマスクを配置し、例えば、シラン（ＳｉＨ_４）ガス、水素（Ｈ_２）ガスおよびホスフィン（ＰＨ_３）ガスを導入して、プラズマＣＶＤ法により、半導体３２を形成する。そして、第２メタルマスクを取り外す。これにより、半導体３１，３２を形成することができる。なお、半導体３１，３２の形成順序は逆であってもよい。 As a specific example, a first metal mask that covers a region other than a region where the semiconductor 31 is formed is disposed on the substrate 1 and the electrode 2. Next, for example, silane (SiH ₄ ) gas, hydrogen (H ₂ ) gas, and diborane (B ₂ H ₆ ) gas are introduced, and the semiconductor 31 is formed by plasma CVD. Then, the first metal mask is removed. Similarly, a second metal mask that covers a region other than the region where the semiconductor 32 is formed is disposed, and for example, silane (SiH ₄ ) gas, hydrogen (H ₂ ) gas, and phosphine (PH ₃ ) gas are introduced, The semiconductor 32 is formed by plasma CVD. Then, the second metal mask is removed. Thereby, the semiconductors 31 and 32 can be formed. The formation order of the semiconductors 31 and 32 may be reversed.

次にステップＳ４にて、基板１、電極２および半導体３１，３２の一組の上に所望の形状で半導体３３を形成する。半導体３３の形成方法も特に制限されないが、積層半導体３としてアモルファスシリコンを採用する場合には、例えば、プラズマＣＶＤ法によって、半導体３３を、基板１、電極２および半導体３１，３２の一組の上に形成することができる。具体的な一例として、半導体３３が形成される領域以外の領域を覆う第３メタルマスクを基板１、電極２および半導体３１，３２の上に配置する。次に、例えば、シラン（ＳｉＨ_４）ガスおよびアンモニア（ＮＨ_３）ガスを導入して、プラズマＣＶＤ法により、半導体３３を形成する。 Next, in step S 4, the semiconductor 33 is formed in a desired shape on the substrate 1, the electrode 2, and the pair of semiconductors 31 and 32. The method for forming the semiconductor 33 is not particularly limited, but when amorphous silicon is employed as the laminated semiconductor 3, the semiconductor 33 is formed on a set of the substrate 1, the electrode 2, and the semiconductors 31 and 32 by, for example, plasma CVD. Can be formed. As a specific example, a third metal mask that covers a region other than the region where the semiconductor 33 is formed is disposed on the substrate 1, the electrode 2, and the semiconductors 31 and 32. Next, for example, silane (SiH ₄ ) gas and ammonia (NH ₃ ) gas are introduced, and the semiconductor 33 is formed by plasma CVD.

以上のようにして、太陽電池モジュール１００を作製することができる。またこの太陽電池モジュール１００によれば、上述のように、電極２は基板１を下地として形成される（ステップＳ２）。つまり、電極２は積層半導体３の上に形成される必要がない。 The solar cell module 100 can be produced as described above. According to the solar cell module 100, as described above, the electrode 2 is formed using the substrate 1 as a base (step S2). That is, the electrode 2 does not need to be formed on the laminated semiconductor 3.

ここで、比較のために、光電変換セルが、積層半導体を表面電極と裏面電極とで挟む構造を有している場合について説明する。この構造においては、積層半導体は、例えば、ｐ型の半導体と、ｉ型の半導体と、ｎ型の半導体とを備えており、ｉ型の半導体がｐ型の半導体とｎ型の半導体とによって挟まれる。要するに、裏面電極、ｐ型の半導体、ｉ型の半導体、ｎ型の半導体および表面電極がこの順で配置される。 Here, for comparison, a case where the photoelectric conversion cell has a structure in which a laminated semiconductor is sandwiched between a front electrode and a back electrode will be described. In this structure, the stacked semiconductor includes, for example, a p-type semiconductor, an i-type semiconductor, and an n-type semiconductor, and the i-type semiconductor is sandwiched between the p-type semiconductor and the n-type semiconductor. It is. In short, the back electrode, the p-type semiconductor, the i-type semiconductor, the n-type semiconductor, and the surface electrode are arranged in this order.

したがって、表面電極および裏面電極の少なくともいずれか一方は、積層半導体を下地として形成される。例えば表面電極を積層半導体の上に形成する場合、その下地となる積層半導体の光電変換機能を損ないにくい形成条件を用いる必要がある。 Therefore, at least one of the front surface electrode and the back surface electrode is formed using the laminated semiconductor as a base. For example, when forming a surface electrode on a laminated semiconductor, it is necessary to use formation conditions that do not easily impair the photoelectric conversion function of the laminated semiconductor serving as the base.

また、積層半導体の内部にピンホールなどの欠陥が存在している場合には、表面電極の形成中に、その電極の材料が積層半導体の欠陥内に入り込み得る。これにより、表面電極と裏面電極とが短絡し得る。 In addition, when a defect such as a pinhole exists inside the laminated semiconductor, the material of the electrode can enter the defect of the laminated semiconductor during the formation of the surface electrode. Thereby, a surface electrode and a back surface electrode can short-circuit.

一方で、本実施の形態では、上述のように、電極２は積層半導体３の上に形成される必要がない。よって、上記形成条件を用いる必要がない。したがって、より高品質な電極２を形成することができる。また、積層半導体３の上に電極２を形成しなければ、積層半導体３の内部に欠陥が存在していたとしても、その欠陥内に電極の材料が入り込むことがない。よって、これに起因した電極２同士の短絡を回避することができる。 On the other hand, in the present embodiment, as described above, the electrode 2 does not need to be formed on the laminated semiconductor 3. Therefore, it is not necessary to use the above formation conditions. Therefore, a higher quality electrode 2 can be formed. If the electrode 2 is not formed on the laminated semiconductor 3, even if a defect exists in the laminated semiconductor 3, the electrode material does not enter the defect. Therefore, a short circuit between the electrodes 2 due to this can be avoided.

また比較例においては、複数の光電変換セルを接続する場合、例えば第１の光電変換セルの表面電極と、第２の光電変換セルの裏面電極とを接続する配線（タブ配線）が配置され得る。このタブ配線は、第１の光電変換セルの表面電極から、第１の光電変換セルと第２の光電変換セルとの間を延在して、第２の光電変換セルの裏面電極へと至る。このようにタブ配線は第１の光電変換セルと第２の光電変換セルとの間を延在するので、第１の光電変換セルと第２の光電変換セルとの間の間隔は比較的広く設定され得る。よって、この構造においては、太陽電池モジュールのサイズが大きくなる。 Moreover, in a comparative example, when connecting a some photoelectric conversion cell, the wiring (tab wiring) which connects the surface electrode of a 1st photoelectric conversion cell, and the back surface electrode of a 2nd photoelectric conversion cell, for example can be arrange | positioned. . The tab wiring extends from the front surface electrode of the first photoelectric conversion cell to the back electrode of the second photoelectric conversion cell, extending between the first photoelectric conversion cell and the second photoelectric conversion cell. . As described above, the tab wiring extends between the first photoelectric conversion cell and the second photoelectric conversion cell, so that the interval between the first photoelectric conversion cell and the second photoelectric conversion cell is relatively wide. Can be set. Therefore, in this structure, the size of the solar cell module is increased.

一方で、本実施の形態では、基板１の上に形成された複数の電極２が複数の光電変換セル１０を直列に接続するので、タブ配線は不要である。よって、光電変換セル１０の間隔（積層半導体３の間隔）を狭く設定することができる。したがって、太陽電池モジュール１００のサイズを低減することができる。 On the other hand, in the present embodiment, since the plurality of electrodes 2 formed on the substrate 1 connect the plurality of photoelectric conversion cells 10 in series, tab wiring is unnecessary. Therefore, the interval between the photoelectric conversion cells 10 (the interval between the stacked semiconductors 3) can be set narrow. Therefore, the size of the solar cell module 100 can be reduced.

また、本実施の形態において、複数の電極２を同じ材質で形成することにより、製造工程を簡略化することができる。これにより、製造コストを低減できる。 Moreover, in this Embodiment, a manufacturing process can be simplified by forming the some electrode 2 with the same material. Thereby, manufacturing cost can be reduced.

＜半導体３１，３２＞
図３に例示するように、第１導電型（例えばｐ型）の半導体３１は一方の電極２の上に位置するとともに、その側面も覆っていてもよい。ここでいう側面とは、一方の電極２の側面のうち、他方の電極２と向かい合う側面である。言い換えれば、当該側面は溝Ｐ１の輪郭の一部を形成する側面である。図３の積層半導体３Ａを用いて説明すると、半導体３１は、電極２Ａの端部２１Ａの＋Ｚ側の表面（上面）のみならず、端部２１Ａの側面２１ａを覆っていてもよい。この側面２１ａは、電極２Ｂの端部２１Ｂと向かい合う側面である。図３に例示するように、半導体３１は、電極２Ａの端部２１Ａの上面および側面２１ａに沿う略Ｌ字状の形状を有していてもよい。また半導体３１は溝Ｐ１において基板１に接触してもよい。 <Semiconductors 31, 32>
As illustrated in FIG. 3, the first conductivity type (for example, p-type) semiconductor 31 may be positioned on one electrode 2 and may also cover the side surface thereof. The side surface referred to here is the side surface of one electrode 2 facing the other electrode 2. In other words, the side surface is a side surface that forms a part of the contour of the groove P1. If it demonstrates using the laminated semiconductor 3A of FIG. 3, the semiconductor 31 may cover not only the surface (upper surface) of + Z side of the edge part 21A of the electrode 2A but also the side surface 21a of the edge part 21A. The side surface 21a is a side surface facing the end portion 21B of the electrode 2B. As illustrated in FIG. 3, the semiconductor 31 may have a substantially L shape along the upper surface and the side surface 21a of the end portion 21A of the electrode 2A. The semiconductor 31 may contact the substrate 1 in the groove P1.

同様に、第２導電型（例えばｎ型）の半導体３２は他方の電極２の上に位置するとともに、その側面を覆っていてもよい。ここでいう側面は、他方の電極２の側面のうち、一方の電極２と向かい合う側面である。言い換えれば、当該側面は溝Ｐ１の輪郭の一部を形成する側面である。図３の積層半導体３Ａを用いて説明すると、半導体３２は、電極２Ｂの端部２１Ｂの＋Ｚ側の表面（上面）のみならず、端部２１Ｂの側面２１ｂを覆っていてもよい。この側面２１ｂは、電極２Ａの端部２１Ａと向かい合う側面である。図３に例示するように、半導体３２は、電極２Ｂの端部２１Ｂの上面および側面２１ｂに沿う略Ｌ字状の形状を有していてもよい。また半導体３２は溝Ｐ１において基板１に接触していてもよい。 Similarly, the second conductivity type (for example, n-type) semiconductor 32 may be positioned on the other electrode 2 and may cover the side surface thereof. The side surface referred to here is a side surface facing the one electrode 2 among the side surfaces of the other electrode 2. In other words, the side surface is a side surface that forms a part of the contour of the groove P1. If it demonstrates using the laminated semiconductor 3A of FIG. 3, the semiconductor 32 may cover not only the surface (upper surface) on the + Z side of the end portion 21B of the electrode 2B but also the side surface 21b of the end portion 21B. The side surface 21b is a side surface facing the end portion 21A of the electrode 2A. As illustrated in FIG. 3, the semiconductor 32 may have a substantially L shape along the upper surface and the side surface 21 b of the end portion 21 B of the electrode 2 B. The semiconductor 32 may be in contact with the substrate 1 in the groove P1.

図３に例示するように、各積層半導体３において、半導体３１，３２はＸ軸方向において離間していてもよい。また、その半導体３１，３２によって挟まれる領域に、半導体３３の一部が存在していても良い。図３の例においては、半導体３３は、半導体３１，３２の上に位置する矩形状の本体部分と、半導体３１，３２の間の領域において、当該本体部分から基板１側へと突起する矩形状の突起部分とを有している。また半導体３３（より具体的には突起部分）は溝Ｐ１において基板１に接触していてもよい。 As illustrated in FIG. 3, in each stacked semiconductor 3, the semiconductors 31 and 32 may be separated in the X-axis direction. Further, a part of the semiconductor 33 may exist in a region sandwiched between the semiconductors 31 and 32. In the example of FIG. 3, the semiconductor 33 has a rectangular main body portion located on the semiconductors 31 and 32 and a rectangular shape protruding from the main body portion toward the substrate 1 in the region between the semiconductors 31 and 32. Projecting portions. Further, the semiconductor 33 (more specifically, the protruding portion) may be in contact with the substrate 1 in the groove P1.

このように、半導体３３の一部（突起部分）が当該領域に存在していれば、当該領域においても半導体３３が光を吸収して電子および正孔を生成する。よって、太陽電池モジュール１００の発電効率を向上することができる。 Thus, if a part (projection part) of the semiconductor 33 exists in the region, the semiconductor 33 also absorbs light in the region and generates electrons and holes. Therefore, the power generation efficiency of the solar cell module 100 can be improved.

また上述のように、半導体３１は一方の電極２の端部の上面および側面を覆い、かつ、半導体３２は他方の電極２の端部の上面および側面を覆っている。よって、半導体３３は半導体３１，３２を介してそれぞれ一方の電極２および他方の電極２と対面する。これにより、半導体３３は直接に電極２と接しにくい。よって、電極２の表面で生じるキャリア（電子または正孔）の再結合を抑制することができる。 Further, as described above, the semiconductor 31 covers the upper surface and the side surface of the end portion of the one electrode 2, and the semiconductor 32 covers the upper surface and the side surface of the end portion of the other electrode 2. Therefore, the semiconductor 33 faces the one electrode 2 and the other electrode 2 through the semiconductors 31 and 32, respectively. As a result, the semiconductor 33 is unlikely to be in direct contact with the electrode 2. Therefore, recombination of carriers (electrons or holes) generated on the surface of the electrode 2 can be suppressed.

＜太陽電池モジュールの設置方向＞
＜基板が受光面側となるように太陽電池モジュールを設置＞
図６は、太陽電池モジュール１００の構成の一例を概略的に示す図である。太陽電池モジュール１００の構成自体は図１と同様であるものの、図６においては、基板１は電極２に対して外光Ｌ１の入射側（紙面上側）に位置している。つまり、基板１を外光Ｌ１の入射側に向けて、太陽電池モジュール１００を配置している。図６において、外光Ｌ１の進行方向がブロック矢印で示されている。この構造においては、例えば、基板１の表面１ｂが、太陽電池モジュール１００の受光面としての役割を果たすことができる。表面１ｂは基板１の表面１ａとは反対側の表面である。 <Installation direction of solar cell module>
<Installing the solar cell module so that the substrate is on the light-receiving surface>
FIG. 6 is a diagram schematically showing an example of the configuration of the solar cell module 100. Although the configuration itself of the solar cell module 100 is the same as that of FIG. 1, in FIG. 6, the substrate 1 is located on the incident side (upper side of the paper surface) of the external light L 1 with respect to the electrode 2. That is, the solar cell module 100 is disposed with the substrate 1 facing the incident side of the external light L1. In FIG. 6, the traveling direction of the external light L1 is indicated by a block arrow. In this structure, for example, the surface 1 b of the substrate 1 can serve as a light receiving surface of the solar cell module 100. The surface 1 b is a surface opposite to the surface 1 a of the substrate 1.

この太陽電池モジュール１００において、基板１および電極２は透光性を有している。なお、ここでいう「透光性」とは、積層半導体３によって吸収される波長帯域（以下、吸収波長帯域と呼ぶ）の光についての透光性である。例えば、積層半導体３が可視光を吸収して正孔と電子とを生成する場合、基板１および電極２は透明である。 In the solar cell module 100, the substrate 1 and the electrode 2 are translucent. The “translucency” here is translucency for light in a wavelength band (hereinafter referred to as absorption wavelength band) absorbed by the laminated semiconductor 3. For example, when the laminated semiconductor 3 absorbs visible light and generates holes and electrons, the substrate 1 and the electrode 2 are transparent.

この構造においては、外光Ｌ１の一部は基板１および電極２をこの順で通過して、積層半導体３へと入射し、外光Ｌ１の他の一部は電極２の相互間を通過して、つまり基板１を通過した後、電極２を経由せずに、積層半導体３へと入射する。積層半導体３は、入射された外光Ｌ１を吸収して、発電する。 In this structure, part of the external light L1 passes through the substrate 1 and the electrode 2 in this order and enters the laminated semiconductor 3, and the other part of the external light L1 passes between the electrodes 2. That is, after passing through the substrate 1, it enters the laminated semiconductor 3 without passing through the electrode 2. The laminated semiconductor 3 absorbs the incident external light L1 and generates power.

さて、比較例にかかる構造においては、平面視における表面電極の広さは、積層半導体の広さと同程度に設定される。よって、ほとんどの外光は表面電極を経由して積層半導体へ入射される。外光の一部は表面電極で吸収され、発電には寄与しない。一方で、太陽電池モジュール１００によれば、上述のように、外光Ｌ１の他の一部は電極２による吸収を受けずに積層半導体３へと入射することができる。したがって、電極２による吸収損失を低減できる。言い換えれば、太陽電池モジュール１００の発電効率を向上することができる。 In the structure according to the comparative example, the width of the surface electrode in plan view is set to be approximately the same as the width of the stacked semiconductor. Therefore, most external light enters the laminated semiconductor via the surface electrode. Part of the external light is absorbed by the surface electrode and does not contribute to power generation. On the other hand, according to the solar cell module 100, as described above, another part of the external light L 1 can enter the laminated semiconductor 3 without being absorbed by the electrode 2. Therefore, absorption loss due to the electrode 2 can be reduced. In other words, the power generation efficiency of the solar cell module 100 can be improved.

また、基板１が太陽電池モジュール１００（より具体的には光電変換セル１０）を保護する機能を発揮できるので、更なる保護部材を設ける必要はない。この場合には、製造コストを低減できる。もちろん、保護の向上などを目的として、基板１に新たな保護部材（例えば強化ガラスなど）を設けても構わない。 Moreover, since the board | substrate 1 can exhibit the function which protects the solar cell module 100 (more specifically, the photoelectric conversion cell 10), it is not necessary to provide the further protection member. In this case, the manufacturing cost can be reduced. Of course, a new protective member (for example, tempered glass) may be provided on the substrate 1 for the purpose of improving the protection.

また、複数の太陽電池モジュール１００をＺ軸方向に重ねてもよい。かかる構造はタンデム構造とも呼ばれる。各太陽電池モジュール１００の吸収波長帯域は、相互に異なっているとよい。これにより、第１の太陽電池モジュール１００で吸収されない波長を有する光が、その次の第２の太陽電池モジュール１００で吸収されて、発電に寄与する。これによれば、太陽電池モジュール１００の全体としての発電効率を向上することができる。 A plurality of solar cell modules 100 may be stacked in the Z-axis direction. Such a structure is also called a tandem structure. The absorption wavelength bands of the solar cell modules 100 may be different from each other. Thereby, the light which has the wavelength which is not absorbed by the 1st solar cell module 100 is absorbed by the 2nd solar cell module 100 of the following, and contributes to electric power generation. According to this, the electric power generation efficiency as the whole solar cell module 100 can be improved.

＜基板が設置面側となるように太陽電池モジュールを設置＞
その一方で、基板１を上記構造とは反対側に向けた姿勢で、太陽電池モジュール１００を設置してもよい。つまり、基板１が電極２に対して外光Ｌ１の入射側とは反対側に位置するように、太陽電池モジュール１００を設置してもよい。この姿勢では、基板１は、太陽電池モジュール１００が設置される設置面（例えば地面または屋根など）側に位置することになる。図７は、太陽電池モジュール１００の構成の一例を概略的に示す断面図である。図７の例示では、封止層４およびカバー板５が設けられている。なお、封止層４およびカバー板５は、上述した構造に設けられていても構わない。 <Install the solar cell module so that the substrate is on the installation surface>
On the other hand, you may install the solar cell module 100 in the attitude | position which orient | assigned the board | substrate 1 to the opposite side to the said structure. That is, you may install the solar cell module 100 so that the board | substrate 1 may be located in the opposite side to the incident side of the external light L1 with respect to the electrode 2. FIG. In this posture, the substrate 1 is positioned on the installation surface (for example, the ground or the roof) on which the solar cell module 100 is installed. FIG. 7 is a cross-sectional view schematically showing an example of the configuration of the solar cell module 100. In the illustration of FIG. 7, a sealing layer 4 and a cover plate 5 are provided. In addition, the sealing layer 4 and the cover board 5 may be provided in the structure mentioned above.

封止層４は電極２の一部および積層半導体３の上に位置している。より具体的には、封止層４は、積層半導体３の上の領域、および、溝Ｐ２における電極２の上の領域に、位置している。この封止層４は絶縁性を有しており、電極２および積層半導体３を封止する。また、基板１が電極２に対して設置面側に位置する場合、封止層４は透光性を有しているとよい。なぜなら、外光Ｌ１が封止層４を通過して積層半導体３へ入射するからである。このような封止層４としては、例えば共重合したエチレンビニルアセテート（ＥＶＡ）を主成分とする樹脂、または、ポリビニルブチラール（ＰＶＢ）を主成分とする樹脂などを採用できる。 The sealing layer 4 is located on a part of the electrode 2 and the laminated semiconductor 3. More specifically, the sealing layer 4 is located in a region above the laminated semiconductor 3 and a region above the electrode 2 in the trench P2. The sealing layer 4 has an insulating property and seals the electrode 2 and the laminated semiconductor 3. Moreover, when the board | substrate 1 is located in the installation surface side with respect to the electrode 2, it is good for the sealing layer 4 to have translucency. This is because the external light L 1 passes through the sealing layer 4 and enters the laminated semiconductor 3. As such a sealing layer 4, for example, a resin mainly composed of copolymerized ethylene vinyl acetate (EVA) or a resin mainly composed of polyvinyl butyral (PVB) can be employed.

カバー板５は板状の部材であって、封止層４の上に位置している。より具体的な一例として、カバー板５は封止層４の上の全面に位置していればよい。カバー板５は平面視において、例えば基板１と同程度の広さを有している。このカバー板５は、例えば、太陽電池モジュール１００を保護するために設けられ得る。基板１が電極２に対して設置面側に位置する場合、カバー板５は透光性を有しているとよい。なぜなら、外光Ｌ１がカバー板５を通過して積層半導体３へ入射するからである。例えば、カバー板５の材料として、ガラス（例えば強化ガラス）を採用し得る。 The cover plate 5 is a plate-like member and is located on the sealing layer 4. As a more specific example, the cover plate 5 may be positioned on the entire surface of the sealing layer 4. The cover plate 5 has, for example, the same size as the substrate 1 in plan view. The cover plate 5 can be provided to protect the solar cell module 100, for example. When the board | substrate 1 is located in the installation surface side with respect to the electrode 2, it is good for the cover board 5 to have translucency. This is because the external light L1 passes through the cover plate 5 and enters the laminated semiconductor 3. For example, glass (for example, tempered glass) can be adopted as the material of the cover plate 5.

このような太陽電池モジュール１００は、例えば、図４のステップＳ１〜Ｓ４を実行した後に、封止層４およびカバー板５を形成することで、実現され得る。封止層４およびカバー板５の形成方法は任意の方法を採用すればよいものの、その一例について概説する。まず、電極２および積層半導体３が形成された基板１の上に、シート状の熱硬化性の封止材（例えばＥＶＡシート）およびカバー板５を配置する。そして、この状態で周囲の圧力を低下させる。換言すれば、真空処理を施す。その状態で、熱を加えることで封止材を硬化させて、封止層４およびカバー板５を形成する。このような形成方法はラミネートとも呼ばれる。 Such a solar cell module 100 can be realized, for example, by forming the sealing layer 4 and the cover plate 5 after performing Steps S1 to S4 in FIG. An arbitrary method may be adopted as a method for forming the sealing layer 4 and the cover plate 5, but an example thereof will be outlined. First, a sheet-like thermosetting sealing material (for example, an EVA sheet) and a cover plate 5 are disposed on the substrate 1 on which the electrode 2 and the laminated semiconductor 3 are formed. In this state, the ambient pressure is reduced. In other words, vacuum processing is performed. In this state, the sealing material is cured by applying heat to form the sealing layer 4 and the cover plate 5. Such a forming method is also called lamination.

基板１が電極２に対して設置面側に位置する場合には、外光Ｌ１は、カバー板５および封止層４を通過して、積層半導体３へと入射される。つまり外光Ｌ１は基板１および電極２を経由せずに、積層半導体３に入射される。そして、電極２は導電性を有することから、電極２の透光性は、例えば封止層４などに比して高めにくい。よって、基板１を電極２に対して外光Ｌ１の入射側とは反対側に向けて太陽電池モジュール１００を設置すれば、太陽電池モジュール１００の発電効率の向上できる。 When the substrate 1 is positioned on the installation surface side with respect to the electrode 2, the external light L 1 passes through the cover plate 5 and the sealing layer 4 and enters the laminated semiconductor 3. That is, the external light L1 enters the laminated semiconductor 3 without passing through the substrate 1 and the electrode 2. And since the electrode 2 has electroconductivity, the translucency of the electrode 2 is hard to improve compared with the sealing layer 4 etc., for example. Therefore, if the solar cell module 100 is installed with the substrate 1 facing the electrode 2 opposite to the incident side of the external light L1, the power generation efficiency of the solar cell module 100 can be improved.

またこの構造においては、外光Ｌ１は基板１および電極２を通過する必要がないので、基板１および電極２は透光性を有していなくてもよい。よって、基板１および電極２の材料選択性を向上することができる。 Moreover, in this structure, since the external light L1 does not need to pass through the board | substrate 1 and the electrode 2, the board | substrate 1 and the electrode 2 do not need to have translucency. Therefore, the material selectivity of the substrate 1 and the electrode 2 can be improved.

また、この構造においては、基板１は、光反射性を有する反射基板であってもよい。なお、ここでいう「光反射性」とは、吸収波長帯域の光についての反射性をいう。例えば、基板１が、吸収波長帯域についての光反射率の高い材料で形成されることで、反射基板を実現できる。例えば光反射率は数十％以上である。当該材料が例えば金属のように導電性を有する場合には、基板１は、表面１ａ側において、絶縁層を備えるとよい。電極２および積層半導体３はこの絶縁層の上に形成される。 In this structure, the substrate 1 may be a reflective substrate having light reflectivity. Here, “light reflectivity” refers to reflectivity of light in the absorption wavelength band. For example, a reflective substrate can be realized by forming the substrate 1 from a material having a high light reflectance in the absorption wavelength band. For example, the light reflectance is several tens% or more. When the material has conductivity such as metal, the substrate 1 may be provided with an insulating layer on the surface 1a side. The electrode 2 and the laminated semiconductor 3 are formed on this insulating layer.

基板１が光反射性を有していれば、外光Ｌ１のうち積層半導体３を通過した第１光が基板１において反射されて、再び積層半導体３へと入射される。また、外光Ｌ１のうち積層半導体３の相互間を通過する第２光も基板１において反射されて、積層半導体３へと入射される。 If the substrate 1 has light reflectivity, the first light that has passed through the laminated semiconductor 3 in the external light L1 is reflected by the substrate 1 and is incident on the laminated semiconductor 3 again. In addition, second light that passes between the stacked semiconductors 3 in the external light L 1 is also reflected by the substrate 1 and is incident on the stacked semiconductor 3.

もし基板１および電極２が透光性を有するときには、この第２光は積層半導体３に入射されないので、光電変換に寄与しない。一方で、基板１が反射基板であれば、上述のように、この第２光も積層半導体３に入射される。よって、第２光も光電変換に寄与する。したがって、太陽電池モジュール１００の発電効率を効果的に向上することができる。同様に、電極２は、反射性を有する反射電極であってもよい。例えば電極２として、高い光反射率を有する導電膜（例えば金属膜）を採用してもよい。 If the substrate 1 and the electrode 2 are translucent, the second light does not enter the laminated semiconductor 3 and therefore does not contribute to photoelectric conversion. On the other hand, if the substrate 1 is a reflective substrate, the second light is also incident on the laminated semiconductor 3 as described above. Therefore, the second light also contributes to photoelectric conversion. Therefore, the power generation efficiency of the solar cell module 100 can be effectively improved. Similarly, the electrode 2 may be a reflective electrode having reflectivity. For example, a conductive film (for example, a metal film) having a high light reflectance may be employed as the electrode 2.

なお、タンデム構造を採用する場合、複数の太陽電池モジュール１００がＺ軸方向に積層される。よってこの場合、最下層の太陽電池モジュール１００以外の太陽電池モジュール１００の各々において、基板１および電極２は、より下層の太陽電池モジュールの吸収波長帯域についての透光性を有していているとよい。これによれば、外光は上層側の太陽電池モジュール１００を通過して、下層の太陽電池モジュール１００へと入射することができる。また、最下層の太陽電池モジュール１００においては、基板１は反射基板であってもよく、および／または、電極２は反射電極であってもよい。反射の対象となる光の波長帯域は、複数の太陽電池モジュール１００の吸収波長帯域に含まれる任意の帯域であってもよい。 In addition, when employ | adopting a tandem structure, the several solar cell module 100 is laminated | stacked on a Z-axis direction. Therefore, in this case, in each of the solar cell modules 100 other than the lowermost solar cell module 100, the substrate 1 and the electrode 2 have translucency for the absorption wavelength band of the lower solar cell module. Good. According to this, external light can pass through the upper solar cell module 100 and enter the lower solar cell module 100. In the lowermost solar cell module 100, the substrate 1 may be a reflective substrate, and / or the electrode 2 may be a reflective electrode. The wavelength band of light to be reflected may be any band included in the absorption wavelength band of the plurality of solar cell modules 100.

＜カバー板＞
図７の太陽電池モジュール１００によれば、カバー板５が太陽電池モジュール１００を保護する機能を果たすことができる。例えばカバー板５として、強度の高い強化ガラスを採用し得る。よって図７の太陽電池モジュール１００においては、基板１に保護機能を具備させる必要がない。したがって、基板１の材料選択性を向上することができる。 <Cover plate>
According to the solar cell module 100 of FIG. 7, the cover plate 5 can fulfill the function of protecting the solar cell module 100. For example, tempered glass having high strength can be adopted as the cover plate 5. Therefore, in the solar cell module 100 of FIG. 7, it is not necessary to provide the substrate 1 with a protective function. Therefore, the material selectivity of the substrate 1 can be improved.

また、基板１の表面１ａの表面粗さはカバー板５の表面粗さ（例えば封止層４側の表面の表面粗さ）よりも小さく設定されてもよい。基板１の表面１ａの表面粗さを小さく設定することで、表面１ａの上に形成される電極２および積層半導体３の膜厚の製造ばらつきを低減することができる。これによって、高品質な太陽電池モジュール１００を製造することができる。 Further, the surface roughness of the surface 1a of the substrate 1 may be set smaller than the surface roughness of the cover plate 5 (for example, the surface roughness of the surface on the sealing layer 4 side). By setting the surface roughness of the surface 1a of the substrate 1 to be small, manufacturing variations in the film thicknesses of the electrode 2 and the laminated semiconductor 3 formed on the surface 1a can be reduced. Thereby, the high quality solar cell module 100 can be manufactured.

また、大きな表面粗さを有するカバー板５は、小さい表面粗さを有するカバー板に比べて安価である。したがって、太陽電池モジュール１００の製造コストを低減することができる。 Further, the cover plate 5 having a large surface roughness is less expensive than the cover plate having a small surface roughness. Therefore, the manufacturing cost of the solar cell module 100 can be reduced.

変形例．
上述の例では、積層半導体３がアモルファスシリコンで形成される場合の太陽電池モジュール１００を述べたものの、積層半導体３はこれに限らない。以下では、積層半導体３の他の構成の例について説明する。 Modified example.
In the above example, the solar cell module 100 in the case where the laminated semiconductor 3 is formed of amorphous silicon has been described, but the laminated semiconductor 3 is not limited to this. Below, the example of the other structure of the laminated semiconductor 3 is demonstrated.

＜ペロブスカイト太陽電池＞
例えば積層半導体３として、ペロブスカイト太陽電池で用いる光電変換層を採用してもよい。以下、その具体例について説明する。 <Perovskite solar cells>
For example, as the laminated semiconductor 3, a photoelectric conversion layer used in a perovskite solar cell may be adopted. Specific examples thereof will be described below.

半導体３１は、例えば、酸化ニッケル(II)（ＮｉＯ）、チオシアン酸銅(I)（ＣｕＳＣＮ）または酸化銅(I)（Ｃｕ_２Ｏ）または有機半導体であってよい。有機半導体としては、例えば、[2,2',7,7'-テトラキス(N,N-ジ-p-メトキシフェニルアミノ)-9,9'-スピロビフルオレン]（Ｓｐｉｒｏ-ＯＭｅＴＡＤ）、ポリ[ビス(4-フェニル)(2,4,6-トリフェニルメチル)アミン]（ＰＴＡＡ）、ポリ(3-ヘキシルチオフェン-2,5-ジイル)(Ｐ３ＨＴ)、ポリ（3,4-エチレンジオキシチオフェン）／ポリ（4-スチレンスルホン酸塩）（ＰＥＤＯＴ／ＰＳＳ）を採用することができる。このような半導体３１は例えば塗布法または蒸着法等によって形成され得る。この半導体３１はいわゆる正孔輸送層としても機能する。 The semiconductor 31 may be, for example, nickel (II) oxide (NiO), copper (I) thiocyanate (CuSCN), copper oxide (I) (Cu ₂ O), or an organic semiconductor. Examples of the organic semiconductor include [2,2 ′, 7,7′-tetrakis (N, N-di-p-methoxyphenylamino) -9,9′-spirobifluorene] (Spiro-OMeTAD), poly [ Bis (4-phenyl) (2,4,6-triphenylmethyl) amine] (PTAA), poly (3-hexylthiophene-2,5-diyl) (P3HT), poly (3,4-ethylenedioxythiophene) ) / Poly (4-styrene sulfonate) (PEDOT / PSS). Such a semiconductor 31 can be formed by, for example, a coating method or a vapor deposition method. The semiconductor 31 also functions as a so-called hole transport layer.

半導体３３は、いわゆるペロブスカイト層であり、ペロブスカイト構造を有する化合物半導体を含んでいる。ここでいうペロブスカイト構造とは、ペロブスカイト（灰チタン石：ＣａＴｉＯ_３）の結晶構造である。以下、半導体３３の一例について述べる。 The semiconductor 33 is a so-called perovskite layer and includes a compound semiconductor having a perovskite structure. Here, the perovskite structure is a crystal structure of perovskite (apatite: CaTiO ₃ ). Hereinafter, an example of the semiconductor 33 will be described.

半導体層３３は、例えば、Ａ_２ＭＸ_４（Ｉ）、ＡＭＸ_３（ＩＩ）、ＡＮＸ_４（ＩＩＩ）またはＢＭＸ_４（ＩＶ）の式で示されるペロブスカイト構造、あるいはこれらの式（Ｉ）、（ＩＩ）、（ＩＩＩ）、または（ＩＶ）の２種以上のペロブスカイト構造を含む混合物であればよい。なお式中、Ａは、有機または無機の一価のカチオン（例えば、ＣＨ（ＮＨ_２）、ＣＨ_３ＮＨ_３またはＣｓ等）である。また、Ｂは、有機または無機の二価のカチオン（例えば、ＮＨ_３（ＣＨ_３）_２ＮＨ_３またはＮＨ_３（ＣＨ_３）_３ＮＨ_３等）である。また、Ｍは、Ｃｕ^２＋、Ｎｉ^２＋、Ｃｏ^２＋、Ｆｅ^２＋、Ｍｎ^２＋、Ｃｒ^２＋、Ｐｄ^２＋、Ｃｄ^２＋、Ｇｅ^２＋、Ｓｎ^２＋、Ｐｂ^２＋、Ｅｕ^２＋、またはＹｂ^２＋からなる群から選択される二価の金属カチオンである。また、Ｎは、Ｂｉ^３＋およびＳｂ^３＋の群から選択される元素である。また、Ｘは、Ｃｌ⁻、Ｂｒ⁻、Ｉ⁻、ＮＣＳ⁻、ＣＮ⁻、およびＮＣＯ⁻から選択される元素である。 The semiconductor layer 33 has, for example, a perovskite structure represented by the formula of A ₂ MX ₄ (I), AMX ₃ (II), ANX ₄ (III), or BMX ₄ (IV), or these formulas (I), (II ), (III), or (IV) may be a mixture containing two or more perovskite structures. In the formula, A is an organic or inorganic monovalent cation (for example, CH (NH ₂ ), CH ₃ NH _3, or Cs). B is an organic or inorganic divalent cation (for example, NH ₃ (CH ₃ ) ₂ NH ₃ or NH ₃ (CH ₃ ) ₃ NH ₃ etc.). M is selected from the group consisting of Cu ²⁺ , Ni ²⁺ , Co ²⁺ , Fe ²⁺ , Mn ²⁺ , Cr ²⁺ , Pd ²⁺ , Cd ²⁺ , Ge ²⁺ , Sn ²⁺ , Pb ²⁺ , Eu ²⁺ , or Yb ^2+. A divalent metal cation. N is an element selected from the group of Bi ³⁺ and Sb ³⁺ . X is an element selected from Cl ⁻ , Br ⁻ , I ⁻ , NCS ⁻ , CN ⁻ , and NCO ⁻ .

半導体３３は例えば塗布法または蒸着法等によって形成され得る。この半導体３３は光吸収層として機能する。 The semiconductor 33 can be formed by, for example, a coating method or a vapor deposition method. The semiconductor 33 functions as a light absorption layer.

半導体３２は、例えば、[6,6]-フェニル-Ｃ_６１-酪酸メチル(ＰＣＢＭ)、Ｃ_６０または酸化物半導体であってよい。酸化物半導体としては、例えば、酸化チタン(IV)（ＴｉＯ_２）、酸化亜鉛（ＺｎＯ）、酸化インジウム(III)（Ｉｎ_２Ｏ_３）、酸化スズ(IV)（ＳｎＯ_２）、または、酸化マグネシウム（ＭｇＯ）を採用し得る。このような半導体３２は例えば塗布法またはスパッタリング法等によって形成され得る。この半導体３２は、いわゆるブロッキング層あるいは電子輸送層としても機能する。 The semiconductor 32 may be, for example, [6,6] -phenyl-C ₆₁ -methyl butyrate (PCBM), C ₆₀ or an oxide semiconductor. Examples of the oxide semiconductor include titanium oxide (IV) (TiO ₂ ), zinc oxide (ZnO), indium oxide (III) (In ₂ O ₃ ), tin oxide (IV) (SnO ₂ ), or magnesium oxide. (MgO) may be employed. Such a semiconductor 32 can be formed by, for example, a coating method or a sputtering method. The semiconductor 32 also functions as a so-called blocking layer or electron transport layer.

半導体３２，３３の境界には、金属酸化物（例えば酸化チタン）の多孔膜が介在していてもよい。かかる多孔膜は、例えば、塗布法等によって形成し得る。 A porous film of a metal oxide (for example, titanium oxide) may be interposed between the semiconductors 32 and 33. Such a porous film can be formed by, for example, a coating method or the like.

このような太陽電池モジュール１００の製造工程においても、電極２を形成した後に、積層半導体３が形成される。よって、電極２を積層半導体３の上に形成する必要がない。したがって、電極２の形成条件についての制約が少なく、高品質に電極２を形成できる。ペロブスカイト層たる半導体３３は熱および水分に対して脆弱であるので、半導体３３の上に電極２を形成する必要がない本太陽電池モジュール１００は特に好適である。また、積層半導体３の上に電極２を形成しなければ、積層半導体３の内部に欠陥が存在していたとしても、その欠陥に電極材料が入り込むことがなく、これに起因した電極２同士の短絡を回避できる。 Also in the manufacturing process of such a solar cell module 100, after forming the electrode 2, the laminated semiconductor 3 is formed. Therefore, it is not necessary to form the electrode 2 on the laminated semiconductor 3. Therefore, there are few restrictions about the formation conditions of the electrode 2, and the electrode 2 can be formed with high quality. Since the semiconductor 33 as the perovskite layer is vulnerable to heat and moisture, the solar cell module 100 that does not require the electrode 2 to be formed on the semiconductor 33 is particularly suitable. Further, if the electrode 2 is not formed on the laminated semiconductor 3, even if a defect exists in the laminated semiconductor 3, the electrode material does not enter the defect, and the electrodes 2 due to this do not enter each other. Short circuit can be avoided.

＜ＰＮ接合＞
図８は、太陽電池モジュール１００Ａの構成の一例を概略的に示す断面図である。太陽電池モジュール１００Ａは、積層半導体３の構成という点で太陽電池モジュール１００と相違する。太陽電池モジュール１００Ａにおいては、積層半導体３は半導体３５，３６を備えている。半導体３５，３６の導電型は互いに逆である。例えば半導体３５としてｐ型の半導体が採用され、半導体３６としてｎ型の半導体が採用され得る。半導体３５，３６の具体的な材料については後に詳述する。 <PN junction>
FIG. 8 is a cross-sectional view schematically showing an example of the configuration of the solar cell module 100A. The solar cell module 100 A is different from the solar cell module 100 in the configuration of the laminated semiconductor 3. In the solar cell module 100A, the laminated semiconductor 3 includes semiconductors 35 and 36. The conductivity types of the semiconductors 35 and 36 are opposite to each other. For example, a p-type semiconductor may be employed as the semiconductor 35 and an n-type semiconductor may be employed as the semiconductor 36. Specific materials of the semiconductors 35 and 36 will be described in detail later.

積層半導体３は、太陽電池モジュール１００と同様に、隣り合う一対の電極２の上に形成されている。積層半導体３Ａについて説明すると、積層半導体３Ａは電極２Ａ，２Ｂの上に形成されている。 Similar to the solar cell module 100, the laminated semiconductor 3 is formed on a pair of adjacent electrodes 2. The laminated semiconductor 3A will be described. The laminated semiconductor 3A is formed on the electrodes 2A and 2B.

半導体３５は一方の電極２と接しており、半導体３６は他方の電極２と接している。図８の例においては、半導体３６は他方の電極２のうち一方の電極２側の端部の上に位置している。積層半導体３Ａについて説明すると、半導体３６は、電極２Ｂのうち電極２Ａ側の端部２１Ｂの上に位置している。半導体３６は、例えば、平面視において、Ｙ軸方向に長い長尺状の形状（例えば長方形の形状）を有していてもよい。 The semiconductor 35 is in contact with one electrode 2, and the semiconductor 36 is in contact with the other electrode 2. In the example of FIG. 8, the semiconductor 36 is located on the end portion on the one electrode 2 side of the other electrode 2. The laminated semiconductor 3A will be described. The semiconductor 36 is located on the end 2B on the electrode 2A side of the electrode 2B. For example, the semiconductor 36 may have a long shape (for example, a rectangular shape) long in the Y-axis direction in plan view.

半導体３６は、図８に例示するように、他方の電極２の側面を覆っていてもよい。ここでいう側面は、一方の電極２と向かい合う側面である。積層半導体３Ａについて説明すると、半導体３６は、電極２Ｂの端部２１Ｂの側面２１ｂを覆っていてもよい。この側面２１ｂは、電極２Ａの端部２１Ａと向かい合う側面である。半導体３６は、図８に例示するように、電極２Ｂの上面および側面２１ｂに沿う略Ｌ字状の形状を有していてもよい。なお半導体３６は、電極２Ａとは離間している。また半導体３６は溝Ｐ１において基板１に接触してもよい。 As illustrated in FIG. 8, the semiconductor 36 may cover the side surface of the other electrode 2. The side surface referred to here is a side surface facing one electrode 2. The laminated semiconductor 3A will be described. The semiconductor 36 may cover the side surface 21b of the end portion 21B of the electrode 2B. The side surface 21b is a side surface facing the end portion 21A of the electrode 2A. As illustrated in FIG. 8, the semiconductor 36 may have a substantially L-shape along the upper surface and the side surface 21b of the electrode 2B. The semiconductor 36 is separated from the electrode 2A. The semiconductor 36 may contact the substrate 1 in the groove P1.

半導体３５は一方の電極２および半導体３６の上に位置している。より具体的には、半導体３５は、一方の電極２のうち他方の電極２側の端部の上から、半導体３６の上までの領域に位置している。積層半導体３Ａについて説明すると、半導体３５は、電極２Ａのうち電極２Ｂ側の端部２１Ａの上から半導体３６の上までの領域に位置している。半導体３５は、例えば、平面視において、Ｙ軸方向に長い長尺状の形状（例えば長方形の形状）を有していてもよい。この半導体３５は光吸収層として機能できる。 The semiconductor 35 is located on one electrode 2 and the semiconductor 36. More specifically, the semiconductor 35 is located in a region from the end of the one electrode 2 on the other electrode 2 side to the top of the semiconductor 36. The stacked semiconductor 3A will be described. The semiconductor 35 is located in a region from the end 21A on the electrode 2B side to the top of the semiconductor 36 in the electrode 2A. For example, the semiconductor 35 may have a long shape (for example, a rectangular shape) that is long in the Y-axis direction in plan view. The semiconductor 35 can function as a light absorption layer.

半導体３５は、図８に例示するように、一方の電極２の側面を覆っていてもよい。ここでいう側面は、他方の電極２と向かい合う側面である。積層半導体３Ａについて説明すると、半導体３５は、電極２Ａの端部２１Ａの側面２１ａを覆っていてもよい。この側面２１ａは、電極２Ｂの端部２１Ｂと向かい合う側面である。この場合、図８に例示するように、半導体３６の一部が、一方の電極２（例えば電極２Ａ）と半導体３６との間に入り込む。つまり、半導体３５は一対の電極２の間の溝Ｐ１において半導体３６の側面を覆っている。また半導体３５は溝Ｐ１において基板１に接触してもよい。 The semiconductor 35 may cover the side surface of one electrode 2 as illustrated in FIG. The side surface here is the side surface facing the other electrode 2. The laminated semiconductor 3A will be described. The semiconductor 35 may cover the side surface 21a of the end portion 21A of the electrode 2A. The side surface 21a is a side surface facing the end portion 21B of the electrode 2B. In this case, as illustrated in FIG. 8, a part of the semiconductor 36 enters between one electrode 2 (for example, the electrode 2 A) and the semiconductor 36. That is, the semiconductor 35 covers the side surface of the semiconductor 36 in the groove P 1 between the pair of electrodes 2. Further, the semiconductor 35 may contact the substrate 1 in the groove P1.

この構造においては、半導体３６の＋Ｚ側の表面（上面）、および、これに接する半導体３５の表面によるＰＮ接合部のみならず、半導体３６の側面、および、これに接する半導体３５の表面によるＰＮ接合部が形成される。前者のＰＮ接合部は、主としてＸＹ平面において広がり、後者のＰＮ接合部は、主としてＹＺ平面において広がる。 In this structure, not only the surface (upper surface) on the + Z side of the semiconductor 36 and the PN junction portion due to the surface of the semiconductor 35 in contact with the surface, but also the PN junction due to the side surface of the semiconductor 36 and the surface of the semiconductor 35 in contact therewith. Part is formed. The former PN junction extends mainly in the XY plane, and the latter PN junction extends mainly in the YZ plane.

これらのＰＮ接合部に外光が入射すると、これらのＰＮ接合部において光が吸収されて、電子および正孔が生成される。電子はｎ型の半導体３６を経由して電極２へと流れ、正孔はｐ型の半導体３５を介して電極２へと流れる。つまり、積層半導体３は光を吸収して発電する。これにより、一対の電極２の間に電流が流れる。なお、積層半導体３において、一対の電極２を繋ぐ電流経路上に、半導体３５，３６が介在することになる。 When external light is incident on these PN junctions, the light is absorbed at these PN junctions to generate electrons and holes. Electrons flow to the electrode 2 through the n-type semiconductor 36, and holes flow to the electrode 2 through the p-type semiconductor 35. That is, the laminated semiconductor 3 absorbs light and generates power. Thereby, a current flows between the pair of electrodes 2. In the laminated semiconductor 3, the semiconductors 35 and 36 are interposed on the current path connecting the pair of electrodes 2.

このような太陽電池モジュール１００Ａは、基板１に複数の電極２を形成した後で、積層半導体３を形成することによって、製造される。つまり、太陽電池モジュール１００Ａにおいても、電極２は積層半導体３の上に形成される必要がない。よって、電極２の形成条件についての制約が少なく、高品質に電極２を形成できる。また、電極２を積層半導体３の上に形成しなければ、たとえ積層半導体３の内部に欠陥が存在していたとしても、その欠陥に電極材料が入り込むことがなく、これに起因した電極２同士の短絡を回避することができる。 Such a solar cell module 100 A is manufactured by forming the laminated semiconductor 3 after forming the plurality of electrodes 2 on the substrate 1. That is, the electrode 2 does not need to be formed on the laminated semiconductor 3 also in the solar cell module 100A. Therefore, there are few restrictions about the formation conditions of the electrode 2, and the electrode 2 can be formed with high quality. Further, if the electrode 2 is not formed on the laminated semiconductor 3, even if a defect exists in the laminated semiconductor 3, the electrode material does not enter the defect, and the electrodes 2 due to this do not enter each other. Can be avoided.

また図８の例においては、一対の電極２の間の溝Ｐ１において、半導体３６の側面によるＰＮ接合部が形成されている。よって、この一対の電極２の間の領域においても、積層半導体３は光電変換を行うことができる。したがって、太陽電池モジュール１００の発電効率を向上することができる。 In the example of FIG. 8, a PN junction portion formed by the side surface of the semiconductor 36 is formed in the groove P 1 between the pair of electrodes 2. Therefore, the laminated semiconductor 3 can perform photoelectric conversion also in the region between the pair of electrodes 2. Therefore, the power generation efficiency of the solar cell module 100 can be improved.

以下、半導体３５，３６の具体例について述べる。例えば半導体３５，３６は化合物半導体であってもよい。 Hereinafter, specific examples of the semiconductors 35 and 36 will be described. For example, the semiconductors 35 and 36 may be compound semiconductors.

＜I-III-VI族化合物＞
半導体３５としては、例えば、カルコパイライト系の化合物半導体であるＩ−III−VI族化合物半導体等が採用され得る。I−III−VI族化合物半導体とは、Ｉ−III−VI族化合物を主に含む半導体である。なお、Ｉ−III−VI族化合物を主に含む半導体とは、半導体がＩ−III−VI族化合物を７０ｍｏｌ％以上含むことを言う。Ｉ−III−VI族化合物は、Ｉ−Ｂ族元素（１１族元素とも言う）とIII−Ｂ族元素（１３族元素とも言う）とVI−Ｂ族元素（１６族元素とも言う）とを主に含む化合物である。 <I-III-VI group compounds>
As the semiconductor 35, for example, an I-III-VI group compound semiconductor that is a chalcopyrite compound semiconductor can be employed. The I-III-VI group compound semiconductor is a semiconductor mainly containing an I-III-VI group compound. Note that the semiconductor mainly containing the I-III-VI group compound means that the semiconductor contains 70 mol% or more of the I-III-VI group compound. I-III-VI group compounds mainly consist of group IB elements (also referred to as group 11 elements), group III-B elements (also referred to as group 13 elements), and group VI-B elements (also referred to as group 16 elements). It is a compound contained in.

I−III−VI族化合物としては、例えば、Ｃｕ（Ｉｎ，Ｇａ）Ｓｅ₂（ＣＩＧＳとも言う）、Ｃｕ（Ｉｎ，Ｇａ）（Ｓｅ，Ｓ）₂（ＣＩＧＳＳとも言う）およびＣｕＩｎＳｅ₂（ＣＩＳとも言う）等が採用され得る。なお、Ｃｕ（Ｉｎ，Ｇａ）Ｓｅ₂は、ＣｕとＩｎとＧａとＳｅとを主に含む化合物である。また、Ｃｕ（Ｉｎ，Ｇａ）（Ｓｅ，Ｓ）₂は、ＣｕとＩｎとＧａとＳｅとＳとを主に含む化合物である。 Examples of the I-III-VI group compound include Cu (In, Ga) Se ₂ (also referred to as CIGS), Cu (In, Ga) (Se, S) ₂ (also referred to as CIGSS), and CuInSe ₂ (also referred to as CIS). ) Etc. may be employed. Note that Cu (In, Ga) Se ₂ is a compound mainly containing Cu, In, Ga, and Se. Cu (In, Ga) (Se, S) ₂ is a compound mainly containing Cu, In, Ga, Se, and S.

半導体３５は、スパッタリング法または蒸着法等といった真空プロセスによって形成され得る。また、半導体３５は、塗布法あるいは印刷法と称されるプロセスによっても形成され得る。 The semiconductor 35 can be formed by a vacuum process such as sputtering or evaporation. The semiconductor 35 can also be formed by a process called a coating method or a printing method.

半導体３６は例えば化合物半導体であってよい。具体的には、半導体３６は、例えば、硫化インジウム(III)（Ｉｎ_２Ｓ_３）、硫化カドミウム（ＣｄＳ）、硫化亜鉛（ＺｎＳ）または酸化物半導体であってもよい。酸化物半導体としては、酸化チタン(IV)（ＴｉＯ_２）、酸化亜鉛（ＺｎＯ）、酸化インジウム(III)（Ｉｎ_２Ｏ_３）、酸化スズ(IV)（ＳｎＯ_２）、または、酸化マグネシウム（ＭｇＯ）を採用できる。この半導体３６は、化学浴槽堆積（ＣＢＤ）法またはスパッタリング法などによって形成され得る。 The semiconductor 36 may be a compound semiconductor, for example. Specifically, the semiconductor 36 may be, for example, indium (III) sulfide (In ₂ S ₃ ), cadmium sulfide (CdS), zinc sulfide (ZnS), or an oxide semiconductor. As the oxide semiconductor, titanium oxide (IV) (TiO ₂ ), zinc oxide (ZnO), indium (III) oxide (In ₂ O ₃ ), tin oxide (IV) (SnO ₂ ), or magnesium oxide (MgO) ) Can be adopted. The semiconductor 36 can be formed by a chemical bath deposition (CBD) method or a sputtering method.

積層半導体３の厚みは、例えば、１０［ｎｍ］〜３００［ｎｍ］に設定され得る。 The thickness of the laminated semiconductor 3 can be set to, for example, 10 [nm] to 300 [nm].

＜II-VI族化合物＞
半導体３５としては、例えば、II-VI族化合物半導体等が採用され得る。II−VI族化合物半導体とは、II−VI族化合物を主に含む半導体である。なお、II−VI族化合物を主に含む半導体とは、半導体がII−VI族化合物を７０ｍｏｌ％以上含むことを言う。II-VI族化合物は、ＩＩ族元素（２族元素または１２族元素とも言う）とVI−Ｂ族元素（１６族元素とも言う）とを主に含む化合物である。II-VI族化合物としては、例えばテルル化カドミウム（ＣｄＴｅ）等が採用され得る。この半導体３５は例えば蒸着法などによって形成され得る。 <II-VI group compounds>
As the semiconductor 35, for example, a II-VI group compound semiconductor or the like may be employed. The II-VI group compound semiconductor is a semiconductor mainly containing a II-VI group compound. Note that a semiconductor mainly containing a II-VI group compound means that the semiconductor contains 70 mol% or more of a II-VI group compound. The II-VI group compound is a compound mainly containing a Group II element (also referred to as Group 2 element or Group 12 element) and a VI-B group element (also referred to as Group 16 element). As the II-VI group compound, for example, cadmium telluride (CdTe) may be employed. The semiconductor 35 can be formed by, for example, a vapor deposition method.

半導体３６は、例えば化合物半導体であってよい。具体的に、半導体３６としては、例えば硫化カドミウム（ＣｄＳ）等が採用され得る。この半導体３６は例えば化学浴槽堆積（ＣＢＤ）法またはスパッタリング法などによって形成され得る。 The semiconductor 36 may be a compound semiconductor, for example. Specifically, as the semiconductor 36, for example, cadmium sulfide (CdS) or the like can be employed. The semiconductor 36 can be formed by, for example, a chemical bath deposition (CBD) method or a sputtering method.

なお、化合物半導体としては、上記の他に、III-V族化合物半導体またはII-IV-V族化合物半導体を採用しても構わない。 In addition to the above, a III-V group compound semiconductor or a II-IV-V group compound semiconductor may be employed as the compound semiconductor.

また、積層半導体３は上述の構成に限らない。要するに、光を吸収して発電できる任意の構成を積層半導体３に採用すればよい。どのような積層半導体３を採用したとしても、本太陽電池モジュール１００によれば、電極２を積層半導体３の上に形成する必要がないので、電極２を高品質に形成できるからである。 Moreover, the laminated semiconductor 3 is not limited to the above-described configuration. In short, any structure capable of generating power by absorbing light may be adopted for the laminated semiconductor 3. This is because the solar cell module 100 does not require the electrode 2 to be formed on the laminated semiconductor 3 no matter what the laminated semiconductor 3 is adopted, so that the electrode 2 can be formed with high quality.

以上のように、太陽電池モジュールおよび太陽電池モジュールの製造方法は詳細に説明されたが、上記した説明は、全ての局面において例示であって、この開示がそれに限定されるものではない。また、上述した各種変形例は、相互に矛盾しない限り組み合わせて適用可能である。そして、例示されていない多数の変形例が、この開示の範囲から外れることなく想定され得るものと解される。 As mentioned above, although the manufacturing method of the solar cell module and the solar cell module was demonstrated in detail, above-described description is an illustration in all the phases, Comprising: This indication is not limited to it. The various modifications described above can be applied in combination as long as they do not contradict each other. And it is understood that many modifications which are not illustrated may be assumed without departing from the scope of this disclosure.

１基板
２電極
２１Ａ，２１Ｂ端部
２１ａ，２１ｂ側面
３積層半導体
３１，３２，３３，３５，３６半導体
４封止層
５カバー板
Ｓ１〜Ｓ４ステップ DESCRIPTION OF SYMBOLS 1 Board | substrate 2 Electrode 21A, 21B End part 21a, 21b Side surface 3 Laminated semiconductor 31, 32, 33, 35, 36 Semiconductor 4 Sealing layer 5 Cover board S1-S4 Step

Claims

A substrate,
First and second electrodes positioned on the substrate and spaced apart from each other;
A first laminated semiconductor located in a region from the top of the first electrode to the top of the second electrode,
The first laminated semiconductor is
A first conductivity type first semiconductor located on the first electrode;
A solar cell module, comprising: a second semiconductor of a second conductivity type different from the first conductivity type, located on the second electrode.

The first semiconductor covers a side surface facing the second electrode among the side surfaces of the first electrode,
The solar cell module according to claim 1, wherein the second semiconductor covers a side surface of the second electrode that faces the first electrode.

The first stacked semiconductor further includes an i-type third semiconductor,
The first semiconductor and the second semiconductor are spaced apart from each other;
3. The sun according to claim 2, wherein the third semiconductor is located in a region from the top of the first semiconductor to the top of the second semiconductor and a region between the first semiconductor and the second semiconductor. Battery module.

On the substrate, together with the first and second electrodes, third to (N + 1) th (N + 1) (N is an integer of 2 or more) electrodes spaced apart from each other;
Along with the first stacked semiconductor, second to Nth stacked semiconductors arranged at intervals from each other,
The k-th (k is 1,..., N) stacked semiconductor includes the k-th electrode among the k-th electrodes from the first end on the (k + 1) -th electrode side. Is located in the region up to the second end of the electrode side of
The first semiconductor is located on the first end of the first electrode;
The second semiconductor is located on the second end of the second electrode;
The k-th (k is 2,..., N) stacked semiconductor is
A first conductivity type semiconductor located on the first end of the kth electrode;
4. The semiconductor device according to claim 1, further comprising a semiconductor having a second conductivity type different from the first conductivity type, located on the second end portion of the (k + 1) th electrode. 5. Solar cell module.

A sealing layer positioned on the first laminated semiconductor;
A cover plate located on the sealing layer,
5. The solar cell module according to claim 1, wherein a surface roughness of the surface of the substrate on the first and second electrode sides is smaller than a surface roughness of the cover plate.

The substrate, the first and the second electrodes have translucency,
The solar cell module according to any one of claims 1 to 5, wherein the substrate is located on an incident side of external light with respect to the first and second electrodes.

The solar cell module according to any one of claims 1 to 5, wherein the substrate is located on a side opposite to an incident side of external light with respect to the first and second electrodes. .

The solar cell module according to claim 7, wherein the substrate is a reflective substrate.

The solar cell module according to claim 7 or 8, wherein each of the first and second electrodes is a reflective electrode.

A method for producing the solar cell module according to any one of claims 1 to 9,
A first step of forming the first and second electrodes on the substrate;
And a second step of forming the first laminated semiconductor in a region from the top of the first electrode to the top of the second electrode after the first step. .