JP2018020551A - Image formation apparatus achieving power saving and control method thereof - Google Patents

Image formation apparatus achieving power saving and control method thereof Download PDF

Info

Publication number
JP2018020551A
JP2018020551A JP2017120748A JP2017120748A JP2018020551A JP 2018020551 A JP2018020551 A JP 2018020551A JP 2017120748 A JP2017120748 A JP 2017120748A JP 2017120748 A JP2017120748 A JP 2017120748A JP 2018020551 A JP2018020551 A JP 2018020551A
Authority
JP
Japan
Prior art keywords
power
state
sata
control unit
power saving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017120748A
Other languages
Japanese (ja)
Other versions
JP6949572B2 (en
JP2018020551A5 (en
Inventor
松本　昭浩
Akihiro Matsumoto
昭浩 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to US15/648,153 priority Critical patent/US10564700B2/en
Priority to CN201710597418.9A priority patent/CN107645618B/en
Priority to EP17182564.9A priority patent/EP3273326B1/en
Priority to KR1020170092425A priority patent/KR102320386B1/en
Publication of JP2018020551A publication Critical patent/JP2018020551A/en
Publication of JP2018020551A5 publication Critical patent/JP2018020551A5/ja
Application granted granted Critical
Publication of JP6949572B2 publication Critical patent/JP6949572B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

PROBLEM TO BE SOLVED: To provide an image formation apparatus which can achieve finer power-saving control, and a control method thereof.SOLUTION: Stand-by power is efficiently reduced without impairing the convenience as much as possible by means of setting a plurality of SATA power saving levels corresponding to the host power state of a printer in the SATA bridge configuration of a host control unit and a bridge control unit and previously setting the power saving transition condition to two control units for each SATA power saving level, means of issuing a power saving transition request to the host control unit, means of notifying the bridge control unit of the host power state, and means of determining the power saving level to be transited by the bridge control unit from the condition of transition of the SATA-IF between bridges to the power-saving state and the notified host power state information and shifting to the power-saving state.SELECTED DRAWING: Figure 12

Description

本発明は、例えば、複合機、印刷装置を含む画像形成装置の省電力等に関する技術に属する。   The present invention belongs to a technique related to power saving of an image forming apparatus including a multifunction peripheral and a printing apparatus, for example.

近年、地球温暖化等の環境問題対応として各国の規制は年々厳しくなってきている。例えば画像形成装置においても例外ではなく、真摯に環境問題に取り組み、各種エネルギー関連規格への積極的な対応が求められている。   In recent years, regulations in various countries have become stricter year by year in response to environmental problems such as global warming. For example, image forming apparatuses are no exception, and environmental issues are seriously addressed and active responses to various energy-related standards are required.

また、ノートＰＣやタブレットＰＣなどモバイル系電子機器が普及している。そして、バッテリーによる駆動をより長時間可能とするために内部バスインターフェイス規格であるＰＣＩ Ｅｘｐｒｅｓｓがある。また、ストレージデバイスとのインタフェース（ＩＦ）規格であるＳＡＴＡ（Ｓｅｒｉａｌ ＡＴＡ）がある。   Mobile electronic devices such as notebook PCs and tablet PCs have become widespread. In addition, there is PCI Express which is an internal bus interface standard in order to enable driving by a battery for a longer time. In addition, there is SATA (Serial ATA) which is an interface (IF) standard with storage devices.

規格レベルにおいて省電力状態が策定されている。例えば、ＳＡＴＡではホストとデバイス間ＩＦでの省電力状態が追加された。前者としてはＳｔａｎｄｂｙコマンドやＳｌｅｅｐコマンドなどある。また、後者としてはＰａｒｔｉａｌ、Ｓｌｕｍｂｅｒ及びＤｅｖｉｃｅ‐Ｓｌｅｅｐ（以下、ＤｅｖＳｌｅｅｐと示す）が省電力状態として定義されている。ストレージデバイスの代表例としてハードディスク装置（以下、ＨＤＤと示す）やＳＳＤ（ソリッドステートドライブ）などが挙げられる。   A power saving state is formulated at the standard level. For example, in SATA, a power saving state between the host and the device IF is added. The former includes a Standby command and a Sleep command. As the latter, Partial, Slumber, and Device-Sleep (hereinafter referred to as DevSleep) are defined as power saving states. Typical examples of storage devices include a hard disk device (hereinafter referred to as HDD) and an SSD (solid state drive).

なお、前記ＤｅｖＳｌｅｅｐは特にＳＳＤに対して設けられた省電力状態であり、ＳＡＴＡ‐ＩＦ電力と本体電力の両方をＲｕｎＴｉｍｅに削減することを可能とする。   The DevSleep is a power saving state provided especially for the SSD, and allows both SATA-IF power and main body power to be reduced to RunTime.

ＳＡＴＡ‐ＩＦ及びそれに接続されるストレージデバイスは、アクセス期間以外のアイドル状態において比較的待機電力が大きな部分である。   The SATA-IF and the storage device connected to the SATA-IF have a relatively large standby power in an idle state other than the access period.

特にＳＡＴＡブリッジ構成としてＲＡＩＤ（Ｒｅｄｕｎｄａｎｔ Ａｒｒａｙｓ ｏｆＩｎｅｘｐｅｎｓｉｖｅ Ｄｉｓｋ）制御やデータ暗号化処理を実施する場合がある。その際、ホスト側であるＳＡＴＡメイン制御部及びデバイス側であるＳＡＴＡブリッジ制御部のＣＰＵシステムと複数のストレージデバイス及びそれらを接続する複数のＳＡＴＡ‐ＩＦ（例えば物理層）での待機電力は大きなものとなる。そこではＲｕｍＴｉｍｅな省電力制御が求められる。   In particular, RAID (Redundant Arrays of Inexpensive Disk) control and data encryption processing may be performed as a SATA bridge configuration. At that time, the standby power in the CPU system of the SATA main control unit on the host side and the SATA bridge control unit on the device side, a plurality of storage devices, and a plurality of SATA-IFs (for example, physical layers) connecting them is large. It becomes. In this case, RumTime power saving control is required.

例えば、ＰＡＴＡ（Ｐａｒａｌｌｅｌ ＡＴＡ）‐ＩＦを有するＨＤＤがある。このＨＤＤとＳＡＴＡ‐ＩＦを持つＳＡＴＡホスト制御部をブリッジするＳＡＴＡブリッジ構成がある。この構成において、上位メインＣＰＵの手を煩わせることなく、ＳＡＴＡブリッジ制御部への前記省電力系コマンドを発行する技術がある。   For example, there is an HDD having a PATA (Parallel ATA) -IF. There is a SATA bridge configuration that bridges the SATA host control unit having the HDD and the SATA-IF. In this configuration, there is a technique for issuing the power-saving command to the SATA bridge control unit without bothering the host main CPU.

つまり、ＨＤＤへの省電力制御状況に応じて、ＳＡＴＡホスト制御部とデバイス側であるＳＡＴＡブリッジ制御部間のＳＡＴＡ‐ＩＦを前記ＰａｒｔｉａｌやＳｌｕｍｂｅｒの省電力状態に移行させる方法が提案されている（特開２００５‐７８５１４）。   That is, a method has been proposed in which the SATA-IF between the SATA host control unit and the SATA bridge control unit on the device side is shifted to the Partial or Slumber power saving state according to the power saving control status of the HDD ( JP 2005-78514).

特開２００５‐７８５１４JP-A-2005-78514

しかしながら、特開２００５‐７８５１４（特許文献１）の方法は、ＨＤＤへの省電力系コマンドを基点としたＳＡＴＡ系省電力移行処理である。すなわち、省電力移行条件は装置全体の電力状態とは連動せず、あくまでもＳＡＴＡ系部分のみでの省電力移行判定となる。また、きめ細かな省電力制御ができていなかった。   However, the method disclosed in Japanese Patent Laid-Open No. 2005-78514 (Patent Document 1) is a SATA power saving transition process based on a power saving command to the HDD. That is, the power saving transition condition is not linked to the power state of the entire apparatus, and is a power saving transition determination only in the SATA system portion. Also, detailed power saving control has not been achieved.

本発明は上述の課題の少なくとも一つを鑑みてなされたものであり、よりきめ細かい省電力制御を実現可能にする仕組みを提供することを一つの目的とする。   The present invention has been made in view of at least one of the above-described problems, and an object thereof is to provide a mechanism that can realize finer power saving control.

上述の目的を達成するため、上位システムと所定の規格に従う通信インターフェースを介して通信するデバイスの電力制御を行なう制御装置において、所定の電力状態へ前記上位システムが移行することを示す信号を受信する受信手段と、所定の電力状態に前記上位システムが移行することを示す信号を受信したことに従って、前記上位システムの電力状態と、前記デバイスの電力状態と、前記デバイスが有する通信インタフェースであって前記所定の規格に従う通信インタフェースの物理層の電力状態と、に基づき、前記デバイスおよび前記デバイスが用いる通信インタフェースの物理層の電力状態を複数の電力状態の中から決定する決定手段と、を備える制御装置が開示される。   To achieve the above object, a control device that performs power control of a device that communicates with a host system via a communication interface that conforms to a predetermined standard receives a signal indicating that the host system shifts to a predetermined power state. According to the reception means and the signal indicating that the higher system shifts to a predetermined power state, the power state of the higher system, the power state of the device, and the communication interface of the device, A control unit comprising: a power state of a physical layer of a communication interface according to a predetermined standard; and a determination unit that determines, from a plurality of power states, a power state of a physical layer of the communication interface used by the device and the device Is disclosed.

本実施形態の一つの側面によれば、上位システムの電力状態を考慮した省電力制御方法の枠組みを提供するので、よりきめ細かい省電力制御を実現可能にする仕組みを提供することができる。   According to one aspect of the present embodiment, since a framework of a power saving control method that takes into account the power state of the host system is provided, it is possible to provide a mechanism that enables more detailed power saving control.

メインコントローラのシステム構成例を示す図である。It is a figure which shows the system configuration example of a main controller. ＳＡＴＡブリッジ構成の接続例を示す図である。It is a figure which shows the example of a connection of a SATA bridge structure. ＳＡＴＡホスト制御部及びブリッジ制御部の内部構成例を示す図である。It is a figure which shows the internal structural example of a SATA host control part and a bridge control part. ＰＳ０〜ＰＳ２のＳＡＴＡ系省電力状態種類及び設定内容を示す図である。It is a figure which shows the SATA type power saving state kind and setting content of PS0-PS2. 省電力制御に関係する拡張コマンド例を示す図である。It is a figure which shows the example of an extended command relevant to power saving control. ＳＡＴＡ系省電力設定への初期化フロー例を示す図である。It is a figure which shows the example of an initialization flow to a SATA type power saving setting. ＳＡＴＡホスト制御部の省電力移行処理フロー例を示す図である。It is a figure which shows the example of a power saving transfer process flow of a SATA host control part. ＳＡＴＡブリッジ制御部の省電力移行処理フロー例を示す図である。It is a figure which shows the example of a power saving transfer process flow of a SATA bridge control part. ＳＡＴＡホスト制御部の省電力状態からの復帰処理フロー例を示す図である。It is a figure which shows the example of a return processing flow from the power saving state of a SATA host control part. ＳＡＴＡブリッジ制御部の省電力状態からの復帰処理フロー例を示す図である。It is a figure which shows the example of a return processing flow from the power saving state of a SATA bridge control part. ＰＳ０〜ＰＳ２の省電力移行準備中での強制復帰処理フロー例を示す図である。It is a figure which shows the example of a forced return process flow in the power saving transition preparation of PS0-PS2. ＳＡＴＡブリッジ制御部と電源制御部の接続例を示す図である。It is a figure which shows the example of a connection of a SATA bridge control part and a power supply control part. ＨＤＤの電源制御タイミング例を示す図である。It is a figure which shows the example of a power supply control timing of HDD. 印刷装置１０００の電力状態の例を示す図である。5 is a diagram illustrating an example of a power state of the printing apparatus 1000. FIG.

以下、本実施形態を実施するための形態について図面を用いて説明する。   Hereinafter, the form for implementing this embodiment is demonstrated using drawing.

図１は、印刷装置におけるメインコントローラ１２０のシステム構成例である。メインＣＰＵ（中央処理演算器）１０１は、システム制御や各種演算処理を行う。メモリ制御部１０２は、各種メモリデバイスへの入出力制御やＤＭＡ（ダイレクト・メモリ・アクセス）制御を行う。ＦＬＡＳＨメモリ１０３は、書き換え可能な不揮発性メモリであり、システム全体の制御プログラムや制御パラメータ等が格納される。ＤＲＡＭ（ダイナミック・ランダム・アクセス・メモリ）１０４は、ＤＤＲ（Ｄｏｕｂｌｅ−Ｄａｔａ−Ｒａｔｅ）メモリに代表される揮発性の書き換え専用メモリである。プログラムの作業領域や印刷データの格納領域、各種テーブル情報格納領域等の用途に用いられる。ここで、前記メモリ制御部１０２と各種メモリデバイスとの関係は、簡略化して表現したものであって、一般的には独立に制御される。ＬＡＮ−ＩＦ制御部１０５は、印刷装置に接続されるローカル・エリア・ネットワーク１０６との入出力制御を行う。一般的にはＴＣＰ／ＩＰ（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｃｏｎｔｒｏｌ Ｐｒｏｔｏｃｏｌ／Ｉｎｔｅｒｎｅｔ Ｐｒｏｔｏｃｏｌ）プロトコルに対応する。ネットワークケーブルを介して外部ＨＯＳＴコンピュータ１０７などのネットワーク対応機器と接続され、ネットワーク経由でのプリントを行うことができる。Ｒｅａｄｅｒ‐ＩＦ制御部１０８は、スキャナ装置１０９との通信制御を行う。前記スキャナ装置１０９によってスキャンした入力画像データを印字させることでコピー機能を実現する。画像処理部１１０は、前記ＬＡＮ−ＩＦ制御部１０５、Ｒｅａｄｅｒ‐ＩＦ制御部１０８を介して取り込んだ画像データに対して各種画像処理を行う。ＳＡＴＡホスト制御部１１１は、ＳＡＴＡ（Ｓｅｒｉａｌ Ａｄｖａｎｃｅｄ Ｔｅｃｈｎｏｌｏｇｙ Ａｔｔａｃｈｍｅｎｔ）規格に準拠したＩＦを有するデバイスとのデータ入出力制御を行う。ＳＡＴＡブリッジ制御部１１２は、上流側として前記ＳＡＴＡホスト制御部１１１にデバイスとして接続され、下流側としては複数のＨｏｓｔ‐ＩＦを有し、ＨＤＤ又はＳＳＤ１１３、１１４と接続される。前記ＳＡＴＡブリッジ制御部１１２では、ＲＡＩＤ制御やデータ暗号化など付加価値としての機能が搭載されている。本実施例では、前記ＳＡＴＡホスト制御部１１１とＳＡＴＡブリッジ制御部１１２は、それぞれ独立したＡＳＩＣ（特定用途向け集積回路）としてメインコントローラ１２０に搭載されていることを前提として説明を行う。パネルＩＦ制御部１１５は、パネル装置１１６との通信制御を行う。ここでは図示しないがＵＩ（ユーザ・インターフェイス）として、パネル上の液晶画面表示やボタン等を操作することにより印刷装置の各種設定及び状態の確認ができる。ビデオ出力ＩＦ部１１７は、印字部５０００とのコマンド／ステータスの通信制御や印刷データの転送を行う。印字部５０００は、ここでは図示しないが印刷装置本体と給紙系及び排紙系から構成され、主に前記ビデオ出力ＩＦ部１１７からのコマンド情報に従い、印刷データを紙に印刷する。メインバス１１９はバスコントローラ含み、制御バス、データバス及び任意ブロック間のローカルバスを便宜的にまとめて表現したものである。代表例としてＰＣＩｅ（ＰＣＩ Ｅｘｐｒｅｓｓ）やＡＳＩＣの内部バスなども含まれる。   FIG. 1 is a system configuration example of a main controller 120 in a printing apparatus. A main CPU (central processing arithmetic unit) 101 performs system control and various arithmetic processes. The memory control unit 102 performs input / output control and DMA (direct memory access) control to various memory devices. The FLASH memory 103 is a rewritable nonvolatile memory, and stores control programs, control parameters, and the like for the entire system. A DRAM (Dynamic Random Access Memory) 104 is a volatile rewrite-only memory represented by a DDR (Double-Data-Rate) memory. It is used for applications such as a program work area, a print data storage area, and various table information storage areas. Here, the relationship between the memory control unit 102 and various memory devices is expressed in a simplified manner, and is generally controlled independently. The LAN-IF control unit 105 performs input / output control with the local area network 106 connected to the printing apparatus. Generally, it corresponds to the TCP / IP (Transmission Control Protocol / Internet Protocol) protocol. A network compatible device such as an external HOST computer 107 is connected via a network cable, and printing via the network can be performed. The Reader-IF control unit 108 performs communication control with the scanner device 109. A copy function is realized by printing input image data scanned by the scanner device 109. The image processing unit 110 performs various types of image processing on the image data captured via the LAN-IF control unit 105 and the Reader-IF control unit 108. The SATA host control unit 111 performs data input / output control with a device having an IF that conforms to the SATA (Serial Advanced Technology Attachment) standard. The SATA bridge control unit 112 is connected as a device to the SATA host control unit 111 on the upstream side, and has a plurality of Host-IFs on the downstream side, and is connected to HDDs or SSDs 113 and 114. The SATA bridge control unit 112 is equipped with functions as added value such as RAID control and data encryption. In this embodiment, the description will be made on the assumption that the SATA host control unit 111 and the SATA bridge control unit 112 are mounted on the main controller 120 as independent ASICs (application-specific integrated circuits). The panel IF control unit 115 performs communication control with the panel device 116. Although not shown here, various settings and states of the printing apparatus can be confirmed by operating a liquid crystal screen display and buttons on the panel as a UI (user interface). The video output IF unit 117 performs command / status communication control with the printing unit 5000 and print data transfer. Although not shown here, the printing unit 5000 includes a printing apparatus main body, a paper feed system, and a paper discharge system, and prints print data on paper mainly according to command information from the video output IF unit 117. The main bus 119 includes a bus controller and expresses a control bus, a data bus, and a local bus between arbitrary blocks for convenience. Representative examples include PCIe (PCI Express) and ASIC internal buses.

図１の印刷装置１０００がＯＦＦ状態とは、図１４の１４００が示すようにメインコントローラとプリンタエンジンコントローラ１１８に電源が入っていない状態である。図１４は一例であり、本実施形態はこれに限られない。当業者であれば、図１４の図面が削除された状態でも本実施形態が成立することは理解するであろう。図１の印刷装置はＯＦＦ状態で、パネル装置１１６からパネル装置１１６付近の電源スイッチがユーザの操作で押下されて電源制御部へ指示がいった場合、印刷装置１０００は、ＳＴＡＮＤＢＹ状態１４０２に遷移する。また、ＳＬＥＥＰ状態１４０３、ＤＥＥＰ状態１４０４で、パネル装置１１６やＮｅｔｗｏｒｋ１０６経由でジョブの実行要求を受け付けた場合にも、ＳＴＡＮＤＢＹ状態１４０２に遷移する。ＤＥＥＰ状態は、ＤＥＥＰＳＬＥＥＰ状態の略である。   1 is a state in which the main controller and the printer engine controller 118 are not turned on, as indicated by 1400 in FIG. FIG. 14 is an example, and the present embodiment is not limited to this. Those skilled in the art will understand that the present embodiment is established even when the drawing of FIG. 14 is deleted. When the printing apparatus of FIG. 1 is in the OFF state and the power switch near the panel apparatus 116 is pressed by the user operation from the panel apparatus 116 and an instruction is given to the power control unit, the printing apparatus 1000 transitions to the STANDBY state 1402. . In addition, when a job execution request is accepted via the panel device 116 or the network 106 in the SLEEP state 1403 and the DEEP state 1404, the state transits to the STANDBY state 1402. The DEEP state is an abbreviation for the DEEPSLEEP state.

ＳＴＡＮＤＢＹ状態１４０２では、図１に示す印刷装置１０００としては、ジョブの実行指示も印字部５００やプリンタエンジンコントローラ１１８の情報に対する問合せも受付可能な状態である。そのため、メインコントローラ１２０もプリンタエンジンコントローラ１１８も、いつでもジョブの受付が可能であるように必要な所定の初期化動作を行っておく必要がある。以下、プリンタエンジンコントローラを単にエンジンコントローラともいう。ＯＦＦ状態１４０１やＤＥＥＰ状態１４０４からＳＴＡＮＤＢＹ状態１４０２に遷移する場合、メインコントローラ１２０は、プリンタエンジンコントローラ１１８の電源を投入する。   In the STANDBY state 1402, the printing apparatus 1000 shown in FIG. 1 is in a state where it can accept job execution instructions and inquiries about information from the printing unit 500 and the printer engine controller 118. Therefore, both the main controller 120 and the printer engine controller 118 need to perform necessary initialization operations so that jobs can be accepted at any time. Hereinafter, the printer engine controller is also simply referred to as an engine controller. When transitioning from the OFF state 1401 or the DEEP state 1404 to the STANDBY state 1402, the main controller 120 turns on the printer engine controller 118.

この時、メインコントローラ１２０は、プリンタエンジンコントローラ１１８に対して、キャリブレーション等の初期化動作を伴う起動を要求する。このために、メインコントローラ１２０とプリンタエンジンコントローラ１１８間の物理的な特定の信号線を用いて指示を行う。このように起動制御情報を確定するための物理的な信号線を、以降ＬＩＶＥＷＡＫＥ信号線Ｌと呼ぶ。つまり、ＬＩＶＥＷＡＫＥ信号線Ｌは、起動制御情報が反映されると、オンまたはオフとなる信号線である。   At this time, the main controller 120 requests the printer engine controller 118 to start with an initialization operation such as calibration. For this purpose, an instruction is given using a specific physical signal line between the main controller 120 and the printer engine controller 118. The physical signal line for determining the activation control information in this way is hereinafter referred to as a LIVEWAKE signal line L. That is, the LIVEWAKE signal line L is a signal line that is turned on or off when the activation control information is reflected.

メインコントローラ１２０は、ＬＩＶＥＷＡＫＥ信号線Ｌを予めＯＦＦに設定した上で、プリンタエンジンコントローラ１１８の電源をＯＮにしてもよい。これにより、プリンタエンジンコントローラ１１８に対して、キャリブレーション等の初期化動作を伴う起動を要求することが可能となる。   The main controller 120 may turn on the printer engine controller 118 after setting the LIVEWAKE signal line L to OFF in advance. As a result, it is possible to request the printer engine controller 118 to start with an initialization operation such as calibration.

プリンタエンジンコントローラ１１８は、電源が投入された場合に、まずＬＩＶＥＷＡＫＥ信号線Ｌの状態を確認し、ＯＦＦに設定されていた場合は、キャリブレーション等の初期化動作を伴う起動処理を実行する。   When the power is turned on, the printer engine controller 118 first checks the state of the LIVEWAKE signal line L. If the printer engine controller 118 is set to OFF, the printer engine controller 118 executes start-up processing with an initialization operation such as calibration.

印刷装置１０００は、ＳＴＡＮＤＢＹ状態１４０２で、パネル装置１１６が一定時間操作されなかった場合、ＳＬＥＥＰ状態１４０３に遷移する。なお、ＤＥＥＰ状態１４０４でＮｅｔｗｏｒｋ１０６を経由して印字部５００やプリンタエンジンコントローラ１１８の情報に対する問合せが行われると、ＳＬＥＥＰ状態１４０３に遷移する。   In the STANDBY state 1402, the printing apparatus 1000 transitions to the SLEEP state 1403 when the panel device 116 has not been operated for a certain period of time. When an inquiry about information of the printing unit 500 or the printer engine controller 118 is made via the network 106 in the DEEP state 1404, the state transits to the SLEEP state 1403.

ＳＬＥＥＰ状態は、印刷装置１０００としては、ジョブの実行指示は受付不可であり、プリンタエンジン１００００の情報に対する問合せのみ受付可能な状態である。基本的には、画像処理部１１０、プリンタエンジンコントローラ１１８、印字部５０００、スキャナ装置１０９、Ｒｅａｄｅｒ ＩＦ部１０８、Ｆｌａｓｈメモリ１０３、メインＣＰＵ１０１、パネル装置１１６のバックライなどをＯＦＦにする。また、メインコントローラ１２０もプリンタエンジンコントローラ１１８もＳＬＥＥＰ状態では、ＳＴＡＮＤＢＹ状態１４０２と比較して必要な処理も限定される。このため、ＳＴＡＮＤＢＹ状態１４０２よりも電力を落とした状態で起動している。ただし、ＬＡＮ−ＩＦ部１０５と、ＤＲＡＭ１０４、パネル装置１１６のユーザからの入力を検知する部分は通電しておく。プリンタエンジンコントローラ１１８は、印字部５０００に対して制御を行なうコントローラである。印字部５０００は、トナー等を用紙に出力する機構である。プリンタエンジンコントローラー１１８は、印刷する画像イメージ等やフレームデータを作り、それを印字部５０００へ送る。   The SLEEP state is a state in which the printing apparatus 1000 cannot accept job execution instructions and can accept only inquiries about information of the printer engine 10000. Basically, the image processing unit 110, the printer engine controller 118, the printing unit 5000, the scanner device 109, the reader IF unit 108, the flash memory 103, the main CPU 101, the backlight of the panel device 116, and the like are turned off. Further, in the SLEEP state of both the main controller 120 and the printer engine controller 118, the necessary processing is limited as compared with the STANDBY state 1402. For this reason, it is started in a state where the power is lower than in the STANDBY state 1402. However, the LAN-IF unit 105, the DRAM 104, and the panel device 116 that detect input from the user are energized. The printer engine controller 118 is a controller that controls the printing unit 5000. The printing unit 5000 is a mechanism that outputs toner or the like to a sheet. The printer engine controller 118 creates image images and frame data to be printed, and sends them to the printing unit 5000.

ＤＥＥＰ状態１４０４からＳＬＥＥＰ状態１４０２に遷移する場合、メインコントローラ１２０は、プリンタエンジンコントローラ１１８の電源を投入する。   When transitioning from the DEEP state 1404 to the SLEEP state 1402, the main controller 120 turns on the printer engine controller 118.

この場合、メインコントローラ１２０は、プリンタエンジンコントローラ１１８に対して、キャリブレーション等の初期化動作を伴わない起動を要求する。このために、ＬＩＶＥＷＡＫＥ信号線Ｌを予めＯＮに設定した上で、プリンタエンジンコントローラ１１８の電源をＯＮにする。プリンタエンジンコントローラ１１８は、電源が投入された場合に、まずＬＩＶＥＷＡＫＥ信号線Ｌの状態を確認し、ＯＮ状態に設定されていた場合は、キャリブレーション等の初期化動作を伴わない起動処理を実行する。   In this case, the main controller 120 requests the printer engine controller 118 to start without an initialization operation such as calibration. For this purpose, the LIVEWAKE signal line L is set to ON in advance, and then the printer engine controller 118 is turned on. When the power is turned on, the printer engine controller 118 first checks the state of the LIVEWAKE signal line L. If the printer engine controller 118 is set to the ON state, the printer engine controller 118 executes start-up processing that does not involve an initialization operation such as calibration. .

このようにＬＩＶＥＷＡＫＥ信号線Ｌを用いる。これにより、プリンタエンジンコントローラ１１８は、印刷装置１０００がＳＴＡＮＤＢＹ状態１４０２の場合に必要な初期化処理と、ＳＬＥＥＰ状態１４０３の場合に必要な初期化処理とを区別して実行させることが可能となる。そこで、ＬＡＮ−ＩＦ部１０５や、パネル装置部１１６の所定の入力部において入力を検出した場合、不図示の信号線を用いて、ＬＡＮ−ＩＦ部１０５や、パネル装置部１１６から電源制御部２０９へ通知される。電源制御部は、必要に応じてメインＣＰＵ１０１へ電源供給を行ったり、必要なＩＦ部へ電源を供給したりする。   In this way, the LIVEWAKE signal line L is used. As a result, the printer engine controller 118 can distinguish and execute an initialization process required when the printing apparatus 1000 is in the STANDBY state 1402 and an initialization process required when the printing apparatus 1000 is in the SLEEP state 1403. Therefore, when an input is detected in the LAN-IF unit 105 or a predetermined input unit of the panel device unit 116, the power control unit 209 is connected from the LAN-IF unit 105 or the panel device unit 116 using a signal line (not shown). To be notified. The power control unit supplies power to the main CPU 101 as necessary, or supplies power to necessary IF units.

印刷装置１０００が、ＳＴＡＮＤＢＹ状態１４０２やＳＬＥＥＰ状態１４０３で一定時間何も操作されなかった場合、印刷装置１０００は、ＤＥＥＰＳＬＥＥＰ状態１４０４に遷移する。ＤＥＥＰＳＬＥＥＰ状態１４０４は、印刷装置１０００自体の電力を可能な限り落した状態である。メインコントローラの主要部はもちろん、メインＣＰＵ１０１も、ジョブを検出可能な部分のみの通電を行い、装置全体の電力を非常に少ない電力状態にすることができる。例えば、パネル装置１１６におけるユーザ入力部分および、ＬＡＮ−ＩＦ部１０６の所定の制御回路のみに通電してもよい。ＤＥＥＰ状態に入った印刷装置１０００においては、ＬＡＮ−ＩＦ部１０５で検知されたイベントや、パネル装置１１６から所定のユーザの入力があったことに応じて、ＳＬＥＥＰ状態へ復帰することができる。   When the printing apparatus 1000 has not been operated for a certain period of time in the STANDBY state 1402 or the SLEEP state 1403, the printing apparatus 1000 transitions to the DEEPSLEEP state 1404. The DEEPSLEEP state 1404 is a state in which the power of the printing apparatus 1000 itself is reduced as much as possible. The main CPU 101 as well as the main part of the main controller can be energized only in the part where the job can be detected, and the power of the entire apparatus can be reduced to a very low power state. For example, only the user input portion of the panel device 116 and a predetermined control circuit of the LAN-IF unit 106 may be energized. The printing apparatus 1000 that has entered the DEEP state can return to the SLEEP state in response to an event detected by the LAN-IF unit 105 or a predetermined user input from the panel device 116.

具体的にはメインＣＰＵ１０１は印刷装置１０００の状態をフラッシュメモリ１０３に保存し、メインコントローラ１２０と、プリンタエンジンコントローラ１１８の電源供給を停止して電力を可能な限り削減する。この時、メインＣＰＵ１０１自身も動作しなくなるが、スリープ時電力がハード的にＯＮにされ、ジョブや問合せが来たことだけが所定の回路により検出できる省電力の状態となる。   Specifically, the main CPU 101 saves the state of the printing apparatus 1000 in the flash memory 103, stops power supply to the main controller 120 and the printer engine controller 118, and reduces power as much as possible. At this time, the main CPU 101 itself does not operate, but the sleep power is turned on in hardware, and only a job or an inquiry comes into a power saving state that can be detected by a predetermined circuit.

このようにして、ユーザの利用状況やデバイスの設定（ＳＬＥＥＰ状態、ＤＥＥＰ状態への移行時間）に基づき、印刷装置１０００の電力状態が遷移する。これに伴ってメインコントローラ１２０やプリンタエンジンコントローラ１１８の電力状態も変化している。このように、ＳＡＴＡホスト制御部から見て上位の印刷装置の省電力ステータスは、ＳＬＥＥＰ、ＤＥＥＰ（ＤＥＥＰＳＬＥＥＰ），ＳＴＡＮＢＹなどと定義される。   In this way, the power state of the printing apparatus 1000 transitions based on the usage status of the user and device settings (the transition time to the SLEEP state and DEEP state). Along with this, the power states of the main controller 120 and the printer engine controller 118 have also changed. In this way, the power saving status of the upper printing apparatus as viewed from the SATA host control unit is defined as SLEEP, DEEP (DEEPSLEEP), STANBY, and the like.

図２は、ＳＡＴＡブリッジ構成としての接続例を示す図である。メインＡＳＩＣ２０１は、前記ＳＡＴＡホスト制御部１１１を含む前記メインコントローラ１２０のシステム全体を制御する中心的なＡＳＩＣである。前記ＳＡＴＡホスト制御部１１１は、１個のＳＡＴＡ‐ＩＰ（Ｉｎｔｅｌｌｅｃｔｕａｌ Ｐｒｏｐｅｒｔｙ）２０２をホストＩＦとして持つ。サブＡＳＩＣは、前記ＳＡＴＡブリッジ制御部１１２そのものであり、メインコントローラ１２０上に独立したＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）として実装されている。前記ＳＡＴＡブリッジ制御部１１２は３個のＳＡＴＡ−ＩＰ２０３〜２０５を持つ。ブリッジ構成での上流側はＳＡＴＡ‐ＩＰ（Ｈｏｓｔ）２０２がＨ‐Ｈｏｓｔ‐ＩＦ２０６を介してＳＡＴＡ‐ＩＰ（Ｄｅｖｉｃｅ）２０３と接続されている。下流側はＳＡＴＡ‐ＩＰ（Ｈｏｓｔ１）２０４がＢ‐Ｈｏｓｔ１‐ＩＦ２０７を介してＨＤＤ／ＳＳＤ１１３と、ＳＡＴＡ‐ＩＰ（Ｈｏｓｔ２）２０５がＢ‐Ｈｏｓｔ２‐ＩＦ２０８を介してＨＤＤ／ＳＳＤ１１４と接続されている。ここで、前記ＳＡＴＡ‐ＩＰ２０２〜２０５とは、ＳＡＴＡリンク層及び物理層から構成される。さらに、各種ＳＡＴＡレジスタの設定に応じてＳＡＴＡ−ＩＦ２０６〜２０８で接続されるＳＡＴＡデバイスに対して物理的な（電気信号としての）ＳＡＴＡ規格のコマンド発行（省電力に関するコマンドを含む）やステータス受信を行う。   FIG. 2 is a diagram illustrating a connection example as a SATA bridge configuration. The main ASIC 201 is a central ASIC that controls the entire system of the main controller 120 including the SATA host controller 111. The SATA host control unit 111 has one SATA-IP (Intellectual Property) 202 as a host IF. The sub-ASIC is the SATA bridge control unit 112 itself, and is mounted on the main controller 120 as an independent IC (Integrated Circuit). The SATA bridge control unit 112 has three SATA-IPs 203 to 205. On the upstream side in the bridge configuration, a SATA-IP (Host) 202 is connected to a SATA-IP (Device) 203 via an H-Host-IF 206. On the downstream side, the SATA-IP (Host 1) 204 is connected to the HDD / SSD 113 via the B-Host 1-IF 207, and the SATA-IP (Host 2) 205 is connected to the HDD / SSD 114 via the B-Host 2-IF 208. Here, the SATA-IPs 202 to 205 include a SATA link layer and a physical layer. Furthermore, SATA standard command issuance (including power saving commands) and status reception for SATA devices connected by SATA-IFs 206 to 208 according to various SATA register settings. Do.

また、前記ＳＡＴＡブリッジ制御部１１２は、電源制御部２０９と制御信号２１４で接続されている。なお、前記電源制御部２０９はメインボード上に搭載され、前記メインコントローラ１２０に含まれる各機能モジュールやそれに接続される各種装置への電力供給の有無を決定し、印刷装置システム全体としての電源制御を担っている。前記電源制御部２０９から出ている一点斜線２１０や２１３は、システム全体の部分であるＳＡＴＡブリッジ部の各構成要素に対する電源ラインを示したものである。   The SATA bridge control unit 112 is connected to the power supply control unit 209 by a control signal 214. The power supply control unit 209 is mounted on the main board, determines whether or not to supply power to each functional module included in the main controller 120 and various devices connected thereto, and controls the power supply of the entire printing apparatus system. Is responsible. One-dotted diagonal lines 210 and 213 from the power supply control unit 209 indicate power supply lines for the respective components of the SATA bridge unit which is a part of the entire system.

なお、本実施例ではＳＡＴＡホスト制御部１１１とブリッジ制御部１１２間のＩＦを１個、ＳＡＴＡブリッジ制御部１１２と双方向接続されたＨＤＤ／ＳＳＤ１１３、１１４間のＩＦを２個として説明する。各ＩＦの数は任意個数の接続形態であっても構わない。   In this embodiment, a description will be given assuming that one IF is provided between the SATA host control unit 111 and the bridge control unit 112, and two IFs are provided between the HDD / SSDs 113 and 114 that are bidirectionally connected to the SATA bridge control unit 112. The number of each IF may be an arbitrary number of connection forms.

図１２は、図２で接続構成を説明した前記ＳＡＴＡブリッジ制御部１１２と電源制御部２０９間のＨＤＤ／ＳＳＤ電源制御を行う前記制御信号２１４を分解して、より詳細に示した図である。制御信号ＩＮ１２０５は、前記ＳＡＴＡブリッジ制御部１１２への入力信号、ＯＵＴＡ１２０１及びＯＵＴＢ１２０２は、前記電源制御部２０９への出力信号である。また、前記電源制御部２０９からはＨＤＤ／ＳＳＤへ電力を供給する電源回路１２０４への電力供給を許可するＥＮ信号１２０３が出力されている。前記電源回路１２０４の例として、ここでは図示しないがＤＣ−ＤＣ電源（直流入力直流出力電源）やＦＥＴ（電界効果トランジスタ）などが挙げられる。前記ＥＮ信号１２０３は、ＩＮ１２０５と接続されていて、ＨＤＤ／ＳＳＤへの電力供給状態、すなわち、電源ＯＦＦかＯＮかの判定用モニタ信号としてＳＡＴＡブリッジ制御部１１２に入力されている。前記ＯＵＴＡ１２０１及びＯＵＴＢ１２０２は、ＨＤＤ／ＳＳＤ電源をＯＦＦ／ＯＮするための電源制御部２０９への要求信号である。   FIG. 12 is a diagram showing the control signal 214 for performing HDD / SSD power control between the SATA bridge control unit 112 and the power control unit 209 described in FIG. A control signal IN1205 is an input signal to the SATA bridge control unit 112, and OUTA1201 and OUTB1202 are output signals to the power supply control unit 209. The power supply control unit 209 outputs an EN signal 1203 that permits power supply to the power supply circuit 1204 that supplies power to the HDD / SSD. Examples of the power supply circuit 1204 include a DC-DC power supply (DC input DC output power supply) and an FET (field effect transistor), which are not shown here. The EN signal 1203 is connected to the IN 1205, and is input to the SATA bridge control unit 112 as a monitor signal for determining whether the power is supplied to the HDD / SSD, that is, whether the power is OFF or ON. The OUTA 1201 and OUTB 1202 are request signals to the power control unit 209 for turning off / on the HDD / SSD power.

図１３は、前記制御信号ＩＮ１２０５、ＯＵＴＡ１２０１及びＯＵＴＢ１２０２のタイミングチャート例を示した図である。全ての信号は、（１）１３０４の開始点でＬｏｗレベル開始から処理されることを前提としている。前記ＩＮ１２０５は、ＨＤＤ／ＳＳＤ電源のＯＦＦ又はＯＮ状態を示すモニタ信号であり、起動後（２）１３０５の時点でＨＤＤ電源ＯＮとなったことを表している。ＯＵＴＡ１２０１は、前記電源制御部２０９に対してＨＤＤ／ＳＳＤ電源のＯＦＦ又はＯＮ要求を行う有効期間を示す信号である。本信号がＨｉの区間、すなわち、（３）１３０６〜（５）１３０８の区間が電源制御部２０９に対してＨＤＤ／ＳＳＤ電源のＯＦＦ又はＯＮを要求する期間である。ＯＵＴＢ１２０２は、ＨＤＤ／ＳＳＤ電源に対するＯＮ又はＯＦＦ要求を行う信号である。Ｈｉ区間でＯＮ要求、Ｌｏｗ区間でＯＦＦ要求を示している。図１３の例では、開始点（３）１３０６ではＯＵＴＡ＝Ｈｉ、ＯＵＴＢ＝ＬｏｗなのでＨＤＤ電源ＯＦＦされ、その期間はＯＵＴＢ＝Ｈｉとなる（４）１３０７までの区間である。区間（３）１３０６〜（４）１３０７では、モニタ信号であるＩＮ＝Ｌｏｗとなっていて、確かにＨＤＤ／ＳＳＤ電源はＯＦＦされているのが読み取れる。同様にＯＵＴＡ＝Ｈｉの有効期間にＯＵＴＢ１２０２をＨｉ／Ｌｏｗさせた結果に連動して、ＩＮ１２０５がＨｉ／Ｌｏｗしているのが分かる。なお、図１２及び図１３を用いて説明した例では、モニタ信号であるＩＮ１２０５及び電源ＯＦＦ／ＯＮ要求信号であるＯＵＴＢ１２０２は１対１の関係であった。しかし、ＳＡＴＡブリッジ制御部１１２に接続される複数のストレージデバイスのそれぞれに対してモニタ信号（＝電源ＥＮ信号）：ＩＮｎと電源ＯＦＦ／ＯＮ要求信号：ＯＵＴＢｎ（ｎ≧２）として、同一番号ｎを対応させて個別に制御しても構わない。   FIG. 13 is a timing chart example of the control signals IN1205, OUTA1201, and OUTB1202. It is assumed that all signals are processed from the low level start at the start point of (1) 1304. The IN 1205 is a monitor signal indicating the OFF / ON state of the HDD / SSD power supply, and indicates that the HDD power supply is turned on at (2) 1305 after startup. The OUTA 1201 is a signal indicating a valid period during which the HDD / SSD power supply is turned OFF or ON to the power supply control unit 209. The period in which this signal is Hi, that is, the period from (3) 1306 to (5) 1308 is a period for requesting the power supply control unit 209 to turn the HDD / SSD power off or on. OUTB 1202 is a signal for making an ON / OFF request to the HDD / SSD power supply. An ON request is shown in the Hi section, and an OFF request is shown in the Low section. In the example of FIG. 13, at start point (3) 1306, OUTA = Hi and OUTB = Low, so the HDD power supply is turned off, and this period is the period from OUT4 = Hi to (4) 1307. In the section (3) 1306 to (4) 1307, the monitor signal IN = Low, and it can be seen that the HDD / SSD power supply is certainly turned off. Similarly, it can be seen that IN 1205 is Hi / Low in conjunction with the result of OUTB 1202 being Hi / Low during the effective period of OUTA = Hi. In the example described with reference to FIGS. 12 and 13, the monitor signal IN 1205 and the power OFF / ON request signal OUTB 1202 have a one-to-one relationship. However, for each of the plurality of storage devices connected to the SATA bridge control unit 112, the same number n is set as a monitor signal (= power supply EN signal): INn and a power supply OFF / ON request signal: OUTBn (n ≧ 2). You may make it correspond and control individually.

図３は、ＳＡＴＡホスト制御部１１１及びＳＡＴＡブリッジ制御部１１２の内部構成例を示す図である。ＨＣＰＵ３０１は、ＳＡＴＡコマンド発行処理、送受信データの転送処理及びステータス受信処理等ＳＡＴＡコントローラとしての全般的な制御を行う。メモリ制御部３０２は、Ｆｌａｓｈメモリ３０３やＳＲＡＭ（スタティック・ランダム・アクセス・メモリ）３０４との入出力制御を行う。Ｆｌａｓｈメモリ３０３には、ブートプログラムやＳＡＴＡコントローラとしての制御プログラムが格納されている。ＳＲＡＭ３０４には前記ＨＣＰＵ３０１の作業領域、各種制御テーブルやパラメータ格納領域及びデータバッファなどに使用される。ここで、ＳＲＡＭ３０４は１ポートＲＡＭ、２ポートＲＡＭ、ＦＩＦＯ（Ｆｉｒｓｔ‐ＩＮ Ｆｉｒｓｔ‐ＯＵＴ）メモリ等の制御を簡略化して記載しているのであって、それぞれ独立に制御され複数個所にＳＲＡＭが存在しても構わない。割り込み制御部３０５は、前記ＨＣＰＵ３０１に対する割り込み信号の入力や出力処理、前記割り込み信号に対するマスク処理などを行う。レジスタＨ３０６は、省電力関連の制御パラメータなどを一時的に記憶するためのレジスタである。ＤＭＡＣ（ダイレクト・メモリ・アクセス・コントローラ）３０７は、ここでは図示しないが前記ＨＣＰＵ３０１によって所定のレジスタに転送元及び転送先の先頭アドレス及びサイズが設定され、起動が掛けられると所定のメモリ間でデータ転送を行う。Ｈバス３０８はバスコントローラ含み、制御バス、データバス及び任意ブロック間のローカルバスを便宜的にまとめて表現したものである。バスブリッジ回路３０９は、前記メインバス１１９とＨバス３０８間のバスプロトコルを相互に変換するバスブリッジ回路である。   FIG. 3 is a diagram illustrating an internal configuration example of the SATA host control unit 111 and the SATA bridge control unit 112. The HCPU 301 performs general control as a SATA controller such as SATA command issue processing, transmission / reception data transfer processing, and status reception processing. The memory control unit 302 performs input / output control with the flash memory 303 and the SRAM (static random access memory) 304. The flash memory 303 stores a boot program and a control program as a SATA controller. The SRAM 304 is used as a work area of the HCPU 301, various control tables, a parameter storage area, a data buffer, and the like. Here, the SRAM 304 is described by simplifying the control of a 1-port RAM, a 2-port RAM, a FIFO (First-IN First-OUT) memory, etc., and is controlled independently, and there are SRAMs at a plurality of locations. It doesn't matter. The interrupt control unit 305 performs input / output processing of interrupt signals to the HCPU 301, mask processing for the interrupt signals, and the like. The register H306 is a register for temporarily storing power saving related control parameters and the like. The DMAC (Direct Memory Access Controller) 307 is not shown here, but the HCPU 301 sets the start address and size of the transfer source and transfer destination in a predetermined register by the HCPU 301. Perform the transfer. The H bus 308 includes a bus controller, and represents a control bus, a data bus, and a local bus between arbitrary blocks for convenience. The bus bridge circuit 309 is a bus bridge circuit that mutually converts bus protocols between the main bus 119 and the H bus 308.

ＢＣＰＵ３１０は、ＳＡＴＡコマンド発行処理、送受信データの転送処理及びステータス受信処理等ＳＡＴＡコントローラとしての全般的な制御を行う。メモリ制御部３１１は、Ｆｌａｓｈメモリ３１２やＳＲＡＭ３１３との入出力制御を行う。Ｆｌａｓｈメモリ３１２には、ブートプログラムやＳＡＴＡコントローラとしての制御プログラムが格納されている。ＳＲＡＭ３１３には前記ＢＣＰＵ３１０の作業領域、各種制御テーブルやパラメータ格納領域及びデータバッファなどに使用される。ここで、ＳＲＡＭ３１３は１ポートＲＡＭ、２ポートＲＡＭ、ＦＩＦＯメモリ等の制御を簡略化して記載しているのであって、それぞれ独立に制御され複数個所にＳＲＡＭが存在しても構わない。レジスタＢ３１４は、省電力関連の制御パラメータなどを一時的に記憶するためのレジスタである。電源ＩＦ部３１５は、前記電源制御部２０９と制御信号２１４で接続され、ＨＤＤ／ＳＳＤ１１３、１１４への電源ＯＦＦ／ＯＮ要求信号の制御を行う。Ｏｔｈｅｒｓ３１６は、ＳＡＴＡブリッジ制御部１１２としての他の機能ブロック、例えば前記ＲＡＩＤ処理やデータ暗号化処理等をまとめて示したものである。Ｂバス３１７はバスコントローラ含み、制御バス、データバス及び任意ブロック間のローカルバスを便宜的にまとめて表現したものである。また、図２で説明したようにＳＡＴＡホスト制御部１１１のＳＡＴＡ‐ＩＰ（Ｈｏｓｔ）２０２とＳＡＴＡブリッジ制御部１１２のＳＡＴＡ‐ＩＰ（Ｄｅｖｉｃｅ）２０３とは、Ｈ‐Ｈｏｓｔ‐ＩＦ２０６とで接続されている。さらにＳＡＴＡ‐ＩＰ（Ｈｏｓｔ１／２）２０４及び２０５はＢ‐Ｈｏｓｔ１／２‐ＩＦ２０７及び２０８を介して、ＨＤＤ／ＳＳＤ１１３及び１１４とに接続されている。   The BCPU 310 performs general control as a SATA controller such as SATA command issue processing, transmission / reception data transfer processing, and status reception processing. The memory control unit 311 performs input / output control with the flash memory 312 and the SRAM 313. The flash memory 312 stores a boot program and a control program as a SATA controller. The SRAM 313 is used as a work area of the BCPU 310, various control tables, a parameter storage area, a data buffer, and the like. Here, the SRAM 313 is described by simplifying the control of a 1-port RAM, a 2-port RAM, a FIFO memory, and the like. The SRAM 313 may be controlled independently and may have SRAMs at a plurality of locations. The register B 314 is a register for temporarily storing power saving related control parameters and the like. A power supply IF unit 315 is connected to the power supply control unit 209 by a control signal 214 and controls a power supply OFF / ON request signal to the HDD / SSD 113 and 114. Others 316 collectively shows other functional blocks as the SATA bridge control unit 112, such as the RAID processing and data encryption processing. The B bus 317 includes a bus controller and expresses a control bus, a data bus, and a local bus between arbitrary blocks collectively for convenience. Further, as described with reference to FIG. 2, the SATA-IP (Host) 202 of the SATA host control unit 111 and the SATA-IP (Device) 203 of the SATA bridge control unit 112 are connected by the H-Host-IF 206. . Further, the SATA-IP (Host 1/2) 204 and 205 are connected to the HDD / SSD 113 and 114 via B-Host 1 / 2-IFs 207 and 208, respectively.

図４は、ＰＳ０〜ＰＳ２のＳＡＴＡ系省電力状態種類及び設定内容を示す図である。図４では、前記メインコントローラ１２０での電力状態に関する情報の一例である電力ステートを横軸に、ＳＡＴＡ系省電力状態に関する情報の一例として、と省電力移行条件を縦軸として図示したものである。これらの中の必要な情報が、メモリに記憶されるようにしてもよい。図４の第１行目は、印刷装置全体としての上位電力ステート４０１を示しており、消費電力が高い順にＳｔａｎｄｂｙモード４０２、Ｓｌｅｅｐモード４０３、Ｄｅｅｐモード４０４と定義する。前記Ｓｔａｎｄｂｙモード４０２は、印刷装置が直ちにジョブを受け付け可能な状態である。前記Ｓｌｅｅｐモード４０３及びＤｅｅｐモード４０４は、印刷装置の省電力状態であり、ジョブ実行をしていない期間の待機電力削減を目的とする。特にＤｅｅｐモード４０４は、大半部分の電力供給をカットした状態であり、この状態ではＳＡＴＡ系は全て電源ＯＦＦ状態であることを想定している。本実施形態では、「ＳＡＴＡ系」とは、ＳＡＴＡ規格に従うＩＰコア、インタフェース、デバイスを原則意味する。すなわち、例えば、図の２０２乃至２０８で示される、インタフェースおよびＩＰコアをいう。また、「ＳＡＴＡ系」には、ＳＡＴＡ対応デバイスの一例であるＨＤＤ／ＳＳＤを含む。ＨＤＤ／ＳＳＤは、１１３および１１４で示される。ＳＡＴＡ制御部は、前述の回路を包含するが、ひとつの回路からなる場合もあれば、複数の回路からなる。本実施形態では、図１、図２、図３、図１２に記載されている各モジュールは、前述または後述する処理を実行するハードウェア回路により実装されている。ハードウェア回路の実装方法はさまざまである。本実施形態に開示される二つ以上の回路がひとまとめにされてもよい。また、本実施形態に開示される一つの回路が複数の回路により実現されることも考えうる。   FIG. 4 is a diagram showing the SATA power saving state types and setting contents of PS0 to PS2. In FIG. 4, the power state, which is an example of information on the power state in the main controller 120, is shown on the horizontal axis, the information on the SATA power saving state is shown on the horizontal axis, and the power saving transition condition is shown on the vertical axis. . Necessary information of these may be stored in the memory. The first line in FIG. 4 shows the upper power state 401 as the entire printing apparatus, and is defined as a standby mode 402, a sleep mode 403, and a deep mode 404 in descending order of power consumption. The Standby mode 402 is a state in which the printing apparatus can immediately accept a job. The sleep mode 403 and the deep mode 404 are power saving states of the printing apparatus, and are intended to reduce standby power during a period when no job is being executed. In particular, the deep mode 404 is a state in which most of the power supply is cut off. In this state, it is assumed that all SATA systems are in a power-off state. In this embodiment, “SATA system” means an IP core, an interface, and a device that conform to the SATA standard. That is, for example, the interface and IP core indicated by 202 to 208 in the figure. The “SATA system” includes an HDD / SSD which is an example of a SATA compatible device. HDD / SSD is indicated by 113 and 114. The SATA control unit includes the above-described circuit, but may include a single circuit or a plurality of circuits. In this embodiment, each module described in FIG. 1, FIG. 2, FIG. 3, and FIG. 12 is mounted by a hardware circuit that executes the processing described above or later. There are various ways to implement the hardware circuit. Two or more circuits disclosed in the present embodiment may be combined. It is also conceivable that one circuit disclosed in this embodiment is realized by a plurality of circuits.

さらに、前記上位電力ステート４０１に対応するＳＡＴＡ系省電力状態としてＰｏｗｅｒＳａｖｅ０（ＰＳ０）４０７、ＰｏｗｅｒＳａｖｅ１（ＰＳ１）４０８及びＰｏｗｅｒＳａｖｅ２（ＰＳ２）４０９を定義する。これにより、上位電力ステートに応じたきめ細かいＳＡＴＡ系省電力状態を実現することができる。   Further, Power Save 0 (PS 0) 407, Power Save 1 (PS 1) 408, and Power Save 2 (PS 2) 409 are defined as SATA power saving states corresponding to the higher power state 401. As a result, a fine SATA power saving state corresponding to the upper power state can be realized.

前記ＰＳ０（４０７）〜ＰＳ２（４０９）は、図４で示すように上位電力ステートに対応したものであり、電力削減効果としてはＰＳ０＜ＰＳ１＜ＰＳ２（電源ＯＦＦ）の関係となる。また、そのトレードオフとして復帰時間は不等号が逆転する関係となる。各ＳＡＴＡ系省電力状態における前記Ｈ‐Ｈｏｓｔ‐ＩＦ２０６の省電力移行条件を次のように定義する。つまり、４１１〜４１３、前記Ｂ‐Ｈｏｓｔ１‐ＩＦ２０７及び前記Ｂ‐Ｈｏｓｔ２‐ＩＦ２０８の省電力移行条件を４１５〜４１７、ＨＤＤ／ＳＳＤ本体の省電力移行条件を４１９〜４２１として定義する。各項目４１１〜４２１の設定値で、図に“／”で区切られた内容は、その中のいずれかひとつがメモリの中に設定されることを示している。但し、設定値の個数（すなわち、とり得る状態数）は任意で構わない。また、図４の省電力設定値としてのＨ‐Ｈｏｓｔ‐ＩＦ状態４１０、Ｂ‐Ｈｏｓｔ‐ＩＦ状態４１４、ＨＤＤ／ＳＳＤ本体状態４１８の対応個所を図２に示す。それぞれ、Ｈ‐Ｈｏｓｔ‐ＩＦ２０６（２０２及び２０３含む）、Ｂ‐Ｈｏｓｔ１／２‐ＩＦ２０７及び２０８（２０４及び２０５含む）、ＨＤＤ／ＳＳＤ１１３及び１１４に対応する。前記ＰＳ０（４０７）〜ＰＳ２（４０９）の状態遷移した場合に前記項目４１１〜４２１の設定値の状態に置かれることを意味する。ここで、省電力移行条件としてとり得る省電力状態について説明する。ＡＩ：Ａｃｔｉｖｅ‐Ｉｄｌｅ、ＬＰＩ：Ｌｏｗ‐Ｐｏｗｅｒ‐Ｉｄｌｅであり、アイドル状態におけるＳＡＴＡ‐ＩＦと接続デバイス本体のＡＴＡ規格で定義されている電力状態を示す。既に説明したように、前記Ｐａｒｔｉａｌ／ＳｌｕｍｂｅｒはＳＡＴＡ‐ＩＦとして、ＤｅｖＳｌｅｅｐはＳＡＴＡ‐ＩＦ及びデバイス本体の両方の省電力状態をＳＡＴＡ規格で下記のように定義されたものである。   The PS0 (407) to PS2 (409) correspond to the higher power state as shown in FIG. 4, and the power reduction effect is PS0 <PS1 <PS2 (power OFF). As a trade-off, the return time has a relationship that the inequality sign is reversed. The power saving transition condition of the H-Host-IF 206 in each SATA power saving state is defined as follows. That is, the power saving transition conditions of 411 to 413, the B-Host 1-IF 207 and the B-Host 2-IF 208 are defined as 415 to 417, and the power saving transition conditions of the HDD / SSD main body are defined as 419 to 421. In the setting values of the items 411 to 421, the contents delimited by “/” in the figure indicate that any one of them is set in the memory. However, the number of set values (that is, the number of possible states) may be arbitrary. Further, FIG. 2 shows corresponding portions of the H-Host-IF state 410, the B-Host-IF state 414, and the HDD / SSD main body state 418 as the power saving setting values in FIG. These correspond to H-Host-IF 206 (including 202 and 203), B-Host1 / 2-IF 207 and 208 (including 204 and 205), and HDD / SSD 113 and 114, respectively. This means that when the state transition from PS0 (407) to PS2 (409) is made, the setting values of the items 411 to 421 are set. Here, a power saving state that can be taken as a power saving transition condition will be described. AI: Active-Idle, LPI: Low-Power-Idle, indicating the power state defined by the ATA standard of the SATA-IF and the connected device body in the idle state. As described above, the Partial / Slumber is defined as SATA-IF, and DevSleep is defined as the power saving states of both the SATA-IF and the device body in the SATA standard as follows.

１．ＰＨＹ Ｒｅａｄｙ（ＰＨＹＲＤＹ）ＳＡＴＡ規格で定められるＰＨＹ（物理層）がデータの送受信が可能な状態になっている。   1. The PHY (physical layer) defined by the PHY Ready (PHYRDY) SATA standard is in a state where data can be transmitted and received.

２．Ｐａｒｔｉａｌ−ＰＨＹ（例えば、Ｂ−Ｈｏｓｔ１−ＩＦや、Ｂ−Ｈｏｓｔ２−ＩＦの物理層）は省電力状態（ａ ｒｅｄｕｃｅｄ ｐｏｗｅｒ ｍｏｄｅ）となっている。復帰時間は１０マイクロ秒までであればゆるされる。   2. The Partial-PHY (for example, the physical layer of B-Host1-IF and B-Host2-IF) is in a power-saving state (a reduced power mode). The return time is relaxed if it is up to 10 microseconds.

３．Ｓｌｕｍｂｅｒ−ＰＨＹはＰａｒｔｉａｌ Ｍｏｄｅよりも電力の低い省電力状態である。復帰時間は最大１０ミリ秒である。ホスト（例えば、ＳＡＴＡホスト制御部１１１）やデバイス（例えば、ＨＤＤ／ＳＳＤ１１３または１１４）からウェークアップシグナルシーケンスが送信される。それが受信されると、ＳＡＴＡ ＰＨＹ は起動した状態になり、または、ＰＨＹＲＤＹ モードになる。   3. Slumber-PHY is a power saving state in which power is lower than that of Partial Mode. The return time is a maximum of 10 milliseconds. A wake-up signal sequence is transmitted from a host (for example, SATA host control unit 111) or a device (for example, HDD / SSD 113 or 114). When it is received, the SATA PHY enters the activated state or enters the PHYRDY mode.

上記の復帰時間は、ＳＡＴＡ準拠のデバイスが、ａ ｗａｋｅ−ｕｐ ｓｉｇｎａｌを受信してからＰＨＹＲＤＹ ｍｏｄｅへ復帰するまでの最大の時間である。   The return time is the maximum time from when a SATA-compliant device receives a wake-up signal until it returns to the PHYRDY mode.

４．ＤｅｖＳｌｅｅｐは、下記のように説明される。ホストとデバイスの間Ｄｅｖ Ｓｌｅｅｐ用の信号線が用意される。ホストからＤｅｖ Ｓｌｅｅｐに関する信号がデバイスに対して送信されると、ホストとデバイスの間のＰＨＹの電源やその他の回路は電源をＯＦＦにしてよい。Ｄｅｖ Ｓｌｅｅｐの解除信号（ＣＯＭＷＡＫＥ ｏｒ ＣＯＭＲＥＳＥＴ／ＣＯＭＩＮＩＴ）がホストからデバイスに対して送信されると、ホストとデバイスの再ネゴシエーションが開始される。ＣＯＭＷＡＫＥの適用例については、図９のＳ９０４などで詳しく説明する。   4). DevSleep is described as follows. A signal line for Dev Sleep is prepared between the host and the device. When a signal related to Dev Sleep is transmitted from the host to the device, the power supply of the PHY and other circuits between the host and the device may be turned off. When a Dev Sleep release signal (COMWAKE or COMRESET / COMINIT) is transmitted from the host to the device, renegotiation between the host and the device is started. An example of application of COMWAKE will be described in detail in S904 of FIG.

また、ＯｆｆＬｉｎｅは、ＳＡＴＡ‐ＩＰとしての無効（停止）状態を示す。一般的にＳＡＴＡ‐ＩＦの省電力として効果が高い順番に並べるとＯｆｆＬｉｎｅ＞ＤｅｖＳｌｅｅｐ＞Ｓｌｕｍｂｅｒ＞Ｐａｒｔｉａｌ＞ＬＰＩ＞ＡＩ、同様にデバイス本体の省電力としては電源ＯＦＦ＞ＤｅｖＳｌｅｅｐ＞ＬＰＩ＞ＡＩとなる。後述図を用いて説明するが、前記省電力移行条件は前記ＳＡＴＡホスト制御部１１１及びＳＡＴＡブリッジ制御部１１２の起動時に予め設定されることになる。また、前記ＳＡＴＡホスト制御部１１１のＨＣＰＵシステム及びＳＡＴＡブリッジ制御部１１２のＢＣＰＵシステム自身の各省電力効果は一般的には復帰時間とのトレードオフとなる。ＳＡＴＡホスト制御部１１１のＨＣＰＵシステム及びＳＡＴＡブリッジ制御部１１２のＢＣＰＵシステム自身の省電力設定は、前記ＰＳ０＜ＰＳ１＜ＰＳ２（電源ＯＦＦ）とするのが好適であるが、ＰＳ０≦ＰＳ１＜ＰＳ２の関係でも構わない。前記ＨＣＰＵ３０１及びＢＣＰＵ３１０自身の省電力手段として、ここでは図示しないがクロックゲートや電源分離による部分的な電源供給カットなどの方法がある。   OffLine indicates an invalid (stopped) state as SATA-IP. In general, when arranged in the order of high effect as power saving of the SATA-IF, OffLine> DevSleep> Slumber> Partial> LPI> AI, and similarly, the power saving of the device body is power off> DevSleep> LPI> AI. As will be described later with reference to the drawings, the power saving transition condition is set in advance when the SATA host control unit 111 and the SATA bridge control unit 112 are activated. In addition, each power saving effect of the HCPU system of the SATA host control unit 111 and the BCPU system itself of the SATA bridge control unit 112 is generally a trade-off with return time. The power saving settings of the HCPU system of the SATA host control unit 111 and the BCPU system itself of the SATA bridge control unit 112 are preferably PS0 <PS1 <PS2 (power OFF), but PS0 ≦ PS1 <PS2 It doesn't matter. As the power saving means of the HCPU 301 and BCPU 310 itself, there are methods such as partial power supply cut by clock gate or power source separation, although not shown here.

ここで、図４で説明した例では、印刷装置全体の電力ステート数を３段階、それに対応するＳＡＴＡ系省電力状態を３段階とした。ただし、前記電力ステート数やＳＡＴＡ系省電力状態数は任意であって構わない。さらに、前記Ｂ‐Ｈｏｓｔ１／２‐ＩＦ２０７及び２０８の省電力移行条件を４１５〜４１７、ＨＤＤ／ＳＳＤ本体の省電力移行条件を４１９〜４２１は、接続ポート単位で個別に設定してもよい。   Here, in the example described with reference to FIG. 4, the number of power states of the entire printing apparatus is set to three levels, and the corresponding SATA power saving state is set to three levels. However, the number of power states and the number of SATA power saving states may be arbitrary. Further, the power saving transition conditions 415 to 417 for the B-Host1 / 2-IFs 207 and 208 and the power saving transition conditions 419 to 421 for the HDD / SSD main body may be set individually for each connection port.

図５は、省電力制御に関係する拡張コマンド例を示す図である。図４で説明した各省電力移行条件を予めＳＡＴＡブリッジ制御部１１２に設定等するための拡張コマンドについて示した図である。ＳＡＴＡ規格で定義された空コマンドであるベンダユニーク・コマンド（例えば、Ｆ０ｈ）がある。このコマンドに対して、図５の第１行目左から示されるように拡張コマンド名称５０１、ＣＭＤ（サブコマンド）番号５０２、転送タイプ５０３として省電力系拡張コマンドを独自に定義する。ここで、ＣＭＤ番号はベンダユニーク・コマンド（例えば、Ｆ０ｈ）に対するＦｅａｔｕｒｅレジスタに設定されるサブコマンド番号を示す。また、ＳＡＴＡ規格では基本的な転送タイプとして、データを伴わないＮｏｎ‐Ｄａｔａ（ＮＤ）転送、単発データ転送を実行するＰＩＯ‐Ｉｎ（ＰＩ）又はＰＩＯ−Ｏｕｔ（ＰＯ）転送、連続データ転送を実行するＤＭＡ転送などの転送タイプが定義されている。図５での転送タイプ５０３は、ＣＭＤ番号５０２に対する転送タイプを定義している。たとえば、ＳｅｔｕｐＰｏｗｅｒＣｏｎｆｉｇコマンド５０５はＣＭＤ番号：０１ｈ（５０６）、転送タイプ：ＰＯ（５０７）で構成される。同様にＴｏＳｌｅｅｐコマンド５０９はＣＭＤ番号：０２ｈ（５１０）、転送タイプ：ＮＤ（５１１）である。また、ＴｏＤｅｅｐコマンド５１３はＣＭＤ番号：０３ｈ（５１４）、転送タイプ：ＮＤ（５１５）である。ＧｅｔＳｔａｔｕｓコマンド５１７はＣＭＤ番号：０４ｈ（５１８）、転送タイプ：ＰＩ（５１９）で定義されていることを示す。ＳｅｔｕｐＰｏｗｅｒＣｏｎｆｉｇコマンド５０５は、前記ＳＡＴＡブリッジ制御部１１２に対して前記Ｈ‐Ｈｏｓｔ‐ＩＦ２０６の省電力移行条件４１１〜４１３を設定する。さらに、当該コマンドは、前記Ｂ‐Ｈｏｓｔ１／２‐ＩＦ２０７及び２０８の省電力移行条件４１５〜４１７、ＨＤＤ／ＳＳＤ本体の省電力移行条件４１９〜４２１を設定するために用いられる。（５０８）ＴｏＳｌｅｅｐコマンド５０９は、上位電力ステートがＳｌｅｅｐモード４０３へ移行することをＳＡＴＡブリッジ制御部１１２に通知するコマンドである。（５１２）同様にＴｏＤｅｅｐコマンド５１３は、上位電力ステートがＤｅｅｐモードに移行することをＳＡＴＡブリッジ制御部１１２に通知するコマンドである。（５１６）ＧｅｔＳｔａｔｕｓコマンド５１７は、ＳＡＴＡブリッジ制御部全般のステータス取得のための拡張コマンドである。直接的な省電力関連の拡張コマンドではないが、例えば省電力移行処理が完了したことを上位システムが取得する場合に用いられる。以後、拡張コマンド以外のＡＴＡ規格で定義されたコマンドを区別して表現する場合には、ＡＴＡコマンドと呼ぶことにする。   FIG. 5 is a diagram illustrating an example of an extended command related to power saving control. FIG. 5 is a diagram illustrating an extended command for setting each power saving transition condition described in FIG. 4 in the SATA bridge control unit 112 in advance. There is a vendor unique command (for example, F0h) that is an empty command defined in the SATA standard. For this command, as shown from the left in the first line of FIG. 5, a power saving system extended command is uniquely defined as an extended command name 501, a CMD (subcommand) number 502, and a transfer type 503. Here, the CMD number indicates a subcommand number set in the Feature register for the vendor unique command (for example, F0h). In addition, as the basic transfer type in the SATA standard, Non-Data (ND) transfer without data, PIO-In (PI) or PIO-Out (PO) transfer for executing single data transfer, and continuous data transfer are executed. A transfer type such as DMA transfer is defined. A transfer type 503 in FIG. 5 defines a transfer type for the CMD number 502. For example, the SetupPowerConfig command 505 includes a CMD number: 01h (506) and a transfer type: PO (507). Similarly, the ToSleep command 509 has a CMD number: 02h (510) and a transfer type: ND (511). The ToDeep command 513 has a CMD number: 03h (514) and a transfer type: ND (515). The GetStatus command 517 indicates that it is defined by CMD number: 04h (518) and transfer type: PI (519). The SetupPowerConfig command 505 sets power saving transition conditions 411 to 413 of the H-Host-IF 206 for the SATA bridge control unit 112. Further, the command is used to set the power saving transition conditions 415 to 417 of the B-Host1 / 2-IFs 207 and 208 and the power saving transition conditions 419 to 421 of the HDD / SSD main body. (508) The ToSleep command 509 is a command for notifying the SATA bridge control unit 112 that the upper power state shifts to the sleep mode 403. (512) Similarly, the ToDeep command 513 is a command for notifying the SATA bridge control unit 112 that the upper power state shifts to the Deep mode. (516) The Get Status command 517 is an extended command for acquiring the status of the entire SATA bridge control unit. Although it is not a direct power saving related extended command, it is used when the host system acquires that the power saving transition processing has been completed, for example. Hereinafter, when a command defined by the ATA standard other than the extended command is expressed separately, it will be referred to as an ATA command.

さらに、幾つかのフロー図を用いて、本実施形態の制御方法について説明する。なお、説明の煩雑性を避けるため、本実施形態に関係しないエラー処理については説明を省略する。   Furthermore, the control method of this embodiment is demonstrated using some flowcharts. Note that description of error processing not related to the present embodiment will be omitted in order to avoid complicated explanation.

図６は、ＳＡＴＡ系省電力制御の初期設定フローを示す図である。メインＣＰＵ１０１は、メインコントローラ１２０の起動（コールドブート）時に、Ｓ６０１において前記ＳＡＴＡホスト制御部１１１に対して図４で説明したＨ‐Ｈｏｓｔ‐ＩＦ２０６のＰＳ０〜ＰＳ２での省電力移行条件４１１〜４１３の設定を行う。Ｓ６０２においてメインＣＰＵ１０１は、前記ＳＡＴＡブリッジ制御部１１２に対して次の設定を行う。ＣＰＵ１０１は、図４で説明した前記Ｂ‐Ｈｏｓｔ１／２‐ＩＦ２０７及び２０８の省電力移行条件４１５〜４１７、ＨＤＤ／ＳＳＤ本体の移行設定条件４１９〜４２１を発行させる。この移行条件は、前記ＳｅｔｕｐＰｏｗｅｒＣｏｎｆｉｇコマンド５０５をＳＡＴＡホスト制御部１１１から発行させる。これにより該設定を行う。前記ＳｅｔｕｐＰｏｗｅｒＣｏｎｆｉｇコマンド５０５を受信したＢＣＰＵ３１０は、所定の場所に省電力移行条件を記録する。ここで、前記ＳＡＴＡホスト制御部１１１及びＳＡＴＡブリッジ制御部１１２における省電力移行条件の記録場所としては次がある。例えば、前記レジスタＨ３０６やレジスタＢ３１４、ＳＲＡＭ３０４や３１３、Ｆｌａｓｈメモリ３０３や３１２などに設定する。すなわち、省電力移行処理時に読み出せる場所であれば特に限定はしない。また、上記ではメインコントローラ１２０起動時での初期設定について説明したが、印刷装置が前記Ｓｔａｎｄｂｙモード４０２であれば、同じ設定方法によって任意タイミングで省電力移行条件を再設定しても構わない。なお、本実施例での印刷装置の起動（コールドブート）時は、一端上位電力ステート：Ｓｔａｎｄｂｙモード４０２、ＳＡＴＡ制御系及びそれに接続されるストレージデバイス：アイドル状態に遷移することを前提とする。   FIG. 6 is a diagram illustrating an initial setting flow of the SATA power saving control. When the main controller 120 is activated (cold boot), the main CPU 101 satisfies the power saving transition conditions 411 to 413 in PS0 to PS2 of the H-Host-IF 206 described in FIG. Set up. In step S <b> 602, the main CPU 101 performs the following settings for the SATA bridge control unit 112. The CPU 101 issues the power saving transition conditions 415 to 417 and the HDD / SSD main body transition setting conditions 419 to 421 of the B-Host1 / 2-IFs 207 and 208 described with reference to FIG. This migration condition causes the SATA host control unit 111 to issue the SetupPowerConfig command 505. Thus, the setting is performed. The BCPU 310 that has received the SetupPowerConfig command 505 records the power saving transition condition at a predetermined location. Here, the recording locations of the power saving transition conditions in the SATA host control unit 111 and the SATA bridge control unit 112 are as follows. For example, it is set in the register H306, register B314, SRAM 304 or 313, flash memory 303 or 312 or the like. That is, there is no particular limitation as long as it can be read out during the power saving transition process. In the above description, the initial setting when the main controller 120 is activated has been described. However, if the printing apparatus is in the Standby mode 402, the power saving transition condition may be reset at an arbitrary timing by the same setting method. Note that, when the printing apparatus according to this embodiment is activated (cold boot), it is assumed that the upper power state: Standby mode 402, the SATA control system, and the storage device connected thereto: transition to the idle state.

上位システムである印刷装置１００００、例えばＭＦＰ全体の電力ステートがＳｌｅｅｐの状態になった時にメインＣＰＵ１０１は、ＰＳ０１の割り込み信号を生成する。割り込み信号は、ＨＣＰＵ３０１へ伝えられるとともに、ＢＣＰＵ３１０に対しては、Ｓｌｅｅｐコマンドを送信して、ＢＣＰＵ３１０内のレジスタへ書き込む。   When the power state of the printing apparatus 10000, which is the host system, for example, the MFP as a whole, enters the sleep state, the main CPU 101 generates an interrupt signal for PS01. The interrupt signal is transmitted to the HCPU 301, and a Sleep command is transmitted to the BCPU 310 and written to a register in the BCPU 310.

上位システムである印刷装置１０００、例えばＭＦＰ全体の電力ステートがＤｅｅｐＳｌｅｅｐの状態になった時にメインＣＰＵ１０１は、ＰＳ０２の割り込み信号を生成する。割り込み信号は、ＨＣＰＵ３０１へ伝えられるとともに、ＢＣＰＵ３１０に対しては、ＤｅｅｐＳｌｅｅｐコマンドを送信して、ＢＣＰＵ３１０内のレジスタへ書き込む。   When the power state of the printing apparatus 1000 that is the host system, for example, the MFP as a whole, enters the state of Deep Sleep, the main CPU 101 generates an interrupt signal for PS02. The interrupt signal is transmitted to the HCPU 301, and a Deep Sleep command is transmitted to the BCPU 310 and written to a register in the BCPU 310.

上位装置全体である印刷装置１０００、例えばＭＦＰの電力ステートがＳｔａｎｂｙ状態になることに応答してＰＳ０の割り込みがメインＣＰＵ１０１において発生し、ＨＣＰＵ３０１へ伝えられる。その際、暗黙の条件として、ＭＦＰはＳｔａｎｄｂｙ状態としてＢＣＰＵは認識するように本システムは構成されている。   In response to the power state of the printing apparatus 1000, which is the entire host apparatus, for example, the MFP, entering the Standby state, an interrupt of PS0 is generated in the main CPU 101 and transmitted to the HCPU 301. At this time, as an implicit condition, the present system is configured so that the BCPU recognizes the MFP in the standby state.

図７は、前記ＳＡＴＡホスト制御部１１１の省電力移行シーケンスを示す図である。   FIG. 7 is a diagram showing a power saving transition sequence of the SATA host control unit 111.

Ｓ７０１においてＨＣＰＵ３０１は、アイドル（待機）状態として前記メインＣＰＵ１０１からの割り込み指示待ちである。Ｓ７０２においてＨＣＰＵ３０１は、メインＣＰＵ１０１から受信した割り込み信号の判定を行う。   In step S701, the HCPU 301 waits for an interrupt instruction from the main CPU 101 in an idle (standby) state. In step S <b> 702, the HCPU 301 determines an interrupt signal received from the main CPU 101.

Ｓ７０２での判定結果がＰＳ０移行要求割り込みである（Ｙｅｓ）場合には、Ｓ７０３に進む。Ｓ７０３においてＨＣＰＵ３０１は、予め設定された前記Ｈ‐Ｈｏｓｔ‐ＩＦ２０６を前記ＰＳ０（４０７）としての省電力状態への移行処理を実行する。そして、Ｓ７０４においてＨＣＰＵシステム自体をＰＳ０（４０７）としての省電力状態に遷移し、移行処理を完了する。Ｓ７０２での判定結果がＮｏである場合には、Ｓ７０５に進む。Ｓ７０５においてＨＣＰＵ３０１は、判定結果がＰＳ１移行要求割り込みである（Ｙｅｓ）場合には、Ｓ７０６に進む。Ｓ７０６においてＨＣＰＵ３０１は、予め設定された前記Ｈ‐Ｈｏｓｔ‐ＩＦ２０６を前記ＰＳ１（４０８）としての省電力状態への移行処理を実行する。そして、Ｓ７０７においてＨＣＰＵシステム自体をＰＳ１（４０８）としての省電力状態に遷移し、移行処理を完了する。Ｓ７０５での判定結果がＮｏである場合には、Ｓ７０８に進む。Ｓ７０８においてＨＣＰＵ３０１は、判定結果がＰＳ２移行要求割り込みである（Ｙｅｓ）場合には、Ｓ７０９に進む。Ｓ７０９においてＨＣＰＵ３０１は、予め設定された前記Ｈ‐Ｈｏｓｔ‐ＩＦ２０６を前記ＰＳ２（４０９）としての省電力状態への移行処理を実行する。Ｓ７１０においてＨＣＰＵシステム自体をＰＳ２（４０９）としての省電力状態に遷移し、移行処理を完了する。Ｓ７０８での判定結果がＮｏである場合には、Ｓ７１１に進む。Ｓ７１１においてＨＣＰＵ３０１は、省電力移行要求以外の割り込みに応じた処理、例えば通常データ転送時のライトコマンド発行処理などを実行し、処理完了した後に再びＳ７０１に戻りアイドル状態に入る。なお、ここでは図示しなしがＨＣＰＵ３０１は要求のあった省電力状態に移行した後に、移行完了割り込みをメインＣＰＵ１０１に通知すると同時に、前記レジスタＨ３０６の一部を省電力状態のステータスレジスタとして報告する。   If the determination result in S702 is a PS0 transition request interrupt (Yes), the process proceeds to S703. In step S <b> 703, the HCPU 301 executes processing for shifting the preset H-Host-IF 206 to the power saving state as the PS <b> 0 (407). In step S704, the HCPU system itself transitions to the power saving state as PS0 (407), and the transition process is completed. If the determination result in S702 is No, the process proceeds to S705. If the determination result is PS1 transition request interrupt (Yes) in S705, the HCPU 301 proceeds to S706. In step S <b> 706, the HCPU 301 executes processing for shifting the preset H-Host-IF 206 to the power saving state as the PS <b> 1 (408). In step S707, the HCPU system itself transitions to the power saving state as PS1 (408), and the transition process is completed. If the determination result in S705 is No, the process proceeds to S708. In S708, if the determination result is PS2 transition request interrupt (Yes), the HCPU 301 proceeds to S709. In step S <b> 709, the HCPU 301 executes processing for shifting the preset H-Host-IF 206 to the power saving state as the PS <b> 2 (409). In S710, the HCPU system itself transitions to the power saving state as PS2 (409), and the transition process is completed. If the determination result in S708 is No, the process proceeds to S711. In S711, the HCPU 301 executes a process in response to an interrupt other than the power saving transition request, for example, a write command issuance process at the time of normal data transfer, and after completing the process, returns to S701 and enters the idle state again. Although not shown here, the HCPU 301 notifies the main CPU 101 of a transition completion interrupt after shifting to the requested power saving state, and simultaneously reports a part of the register H306 as a power saving state status register.

ここで、前記ＰＳ０（４０７）〜ＰＳ２（４０９）での設定されたＨ‐Ｈｏｓｔ‐ＩＦ２０６の省電力移行条件の幾つかにについて説明する。前記Ｐａｒｔｉａｌ及びＳｌｕｍｂｅｒは、ＳＡＴＡ規格で定義されたリクエストパケットを送信し、送信先が許可すればＳＡＴＡ‐ＩＦに対する省電力状態に入ることができる。また、前記ＤｅｖＳｌｅｅｐは、まずＳＡＴＡ‐ＩＦをＳｌｕｍｂｅｒに入れて、さらにシングルエンド信号であるＤＥＶＳＬＰ信号をイネーブル状態にすることで接続デバイス本体電力を削減することができる。   Here, some of the power saving transition conditions of the H-Host-IF 206 set in the PS0 (407) to PS2 (409) will be described. The Partial and Slumber can transmit a request packet defined in the SATA standard and enter a power saving state for the SATA-IF if the transmission destination permits it. Further, the DevSleep can reduce the power of the connected device main body by first putting the SATA-IF into the Slumber and further enabling the DEVSLP signal which is a single end signal.

図２を用いて説明すると、ＤＥＶＳＬＥＥＰにＳＡＴＡ系が移行指示されると、２０２乃至２０５の電源が、ＤＥＶＳＬＰ信号を検知する機能を除いて落とされる。さらに、ＳＳＤ／ＨＤＤ側の物理層もＤＥＶＳＬＰ信号を検知する機能を除いて電源がＯＦＦになる。後述するが、上位システムがＳＡＴＡ制御部１１１に対するＤＥＶＳＬＥＥＰ信号（Ｂ−ＨＯＳＴ−１および２ＩＦを経由する。）を解除する。そして、ＳＡＴＡホスト制御部１１１は復帰し、続いてＳＡＴＡブリッジ制御部１１２も復帰する。さらに、ＳＡＴＡブリッジ制御部は、ＨＤＤ／ＳＳＤ１１３および１１４を復帰させる。   Referring to FIG. 2, when the SATA system is instructed to be transferred to DEVSLEEP, the power sources 202 to 205 are turned off except for the function of detecting the DEVSLP signal. Further, the physical layer on the SSD / HDD side is also turned off except for the function of detecting the DEVSLP signal. As will be described later, the host system cancels the DEVSLEEP signal (via B-HOST-1 and 2IF) to the SATA control unit 111. Then, the SATA host control unit 111 returns, and then the SATA bridge control unit 112 also returns. Further, the SATA bridge control unit restores the HDD / SSD 113 and 114.

図８は、前記ＳＡＴＡブリッジ制御部１１２の省電力移行シーケンスを示す図である。Ｓ８０１においてＢＣＰＵ３１０は、アイドル状態として待機中である。基本的に前記ＳＡＴＡホスト制御部１１１であるＨＣＰＵ３０１からの割り込み指示待ちの状態である。Ｓ８０２においてＢＣＰＵ３１０は、受信した割り込み信号が前記Ｈ‐Ｈｏｓｔ‐ＩＦ２０６からの省電力移行の通知かどうかの判定を行う。Ｓ８０２においての判定結果がＮｏの場合には、Ｓ８０３へ進む。Ｓ８０３においてＢＣＰＵ３１０は、受信した割り込み信号が省電力系の拡張コマンドであるかどうかの判定を行う。Ｓ８０３での判定結果がＮｏである場合には、Ｓ８０４に進む。Ｓ８０４においてＢＣＰＵ３１０は、他の割り込み処理、例えばＡＴＡコマンド処理などを実行し、再びＳ８０１のアイドル状態に戻る。Ｓ８０３での判定結果がＹｅｓである場合には、Ｓ８０５へ進む。Ｓ８０５においてＢＣＰＵ３０１は、メインＣＰＵから受信した省電力系コマンドが前記ＴｏＳｌｅｅｐコマンド５０９かどうかの判定を行う。Ｓ８０５においての判定結果がＹｅｓの場合には、Ｓ８０６に進む。Ｓ８０６においてＢＣＰＵ３１０は、上位電力ステートを前記Ｓｌｅｅｐモード４０３として前記レジスタＢ３１４やＳＲＡＭ３１３等に登録する。Ｓ８０５での判定結果がＮｏの場合には、Ｓ８０７に進む。Ｓ８０７においてＢＣＰＵ３１０は、受信した省電力系コマンドが前記ＴｏＤｅｅｐコマンド５１３であると判断し、上位電力ステートを前記Ｄｅｅｐモード４０３として前記レジスタＢ３１４やＳＲＡＭ３１３等に登録した後に、Ｓ８０８へ進む。Ｓ８０８においてＢＣＰＵ３１０は、Ｄｅｅｐ移行準備を行う。前記Ｄｅｅｐモード４０３では、基本的に前記電源制御部２０９による電源ＯＦＦ処理を前提としている。このため、特に瞬断を許さないストレージデバイス（ＨＤＤやＳＳＤ）及びＦｌａｓｈメモリを内蔵するＳＡＴＡブリッジ制御部１１２のようなタイプのＩＣは電源ＯＦＦ準備を行い、準備完了後に電源ＯＦＦタイミングを通知する必要がある。ＰＳ２状態としての電源ＯＦＦ準備完了かどうかは、前記ＧｅｔＳｔａｔｕｓコマンド５１７によって取得することが可能である。ここでは図示しないがメインＣＰＵ１０１は、前記ＳＡＴＡホスト制御部１１１やＳＡＴＡブリッジ制御部１１２が電源ＯＦＦ準備完了したことを前述したステータス取得手段により確認した後に、前記電源制御部２０９に電源ＯＦＦ許可を通知する。また、一例としてＨＤＤ電源ＯＦＦ時の準備としては、ＡＴＡ規格のＦＬＵＳＨ ＣＡＣＨＥコマンド及びＳＬＥＥＰコマンドを発行し、データ退避や物理的なヘッダの退避等を行う。   FIG. 8 is a diagram showing a power saving transition sequence of the SATA bridge control unit 112. In S801, the BCPU 310 is on standby as an idle state. Basically, it is waiting for an interrupt instruction from the HCPU 301 which is the SATA host control unit 111. In step S <b> 802, the BCPU 310 determines whether the received interrupt signal is a notification of power saving transition from the H-Host-IF 206. If the determination result in S802 is No, the process proceeds to S803. In step S <b> 803, the BCPU 310 determines whether the received interrupt signal is a power saving extended command. If the determination result in S803 is No, the process proceeds to S804. In S804, the BCPU 310 executes other interrupt processing, such as ATA command processing, and returns to the idle state of S801 again. If the determination result in S803 is Yes, the process proceeds to S805. In step S805, the BCPU 301 determines whether the power saving command received from the main CPU is the ToSleep command 509. If the determination result in S805 is Yes, the process proceeds to S806. In S806, the BCPU 310 registers the upper power state as the sleep mode 403 in the register B 314, the SRAM 313, and the like. If the determination result in S805 is No, the process proceeds to S807. In S807, the BCPU 310 determines that the received power saving command is the ToDeep command 513, registers the upper power state as the Deep mode 403 in the register B314, the SRAM 313, etc., and then proceeds to S808. In S808, the BCPU 310 prepares for deep transition. In the Deep mode 403, the power OFF processing by the power control unit 209 is basically assumed. For this reason, a storage device (HDD or SSD) that does not allow an instantaneous interruption and an IC of a type such as the SATA bridge control unit 112 with built-in flash memory need to prepare for power OFF and notify the power OFF timing after the preparation is completed. There is. Whether the power supply OFF preparation as the PS2 state is completed can be acquired by the GetStatus command 517. Although not shown here, the main CPU 101 confirms that the SATA host control unit 111 and the SATA bridge control unit 112 are ready for power OFF by the above-described status acquisition unit, and then notifies the power control unit 209 of power OFF permission. To do. As an example, as preparation for turning off the HDD power, an ATA standard FLUSH CACHE command and a SLEEP command are issued, and data is saved and a physical header is saved.

Ｓ８０２において、受信した割り込み信号が前記Ｈ‐Ｈｏｓｔ‐ＩＦ２０６の省電力移行の通知であった場合（Ｙｅｓ）、Ｓ８０９に進む。Ｓ８０９においてＢＣＰＵ３１０は、上位電力ステートがＳｔａｎｄｂｙモード４０２と予め設定されている前記Ｈ‐Ｈｏｓｔ‐ＩＦ２０６の省電力移行条件４１１とから、ＰＳ０（４０７）に移行すべきかどうかの判定を行う。Ｓ８０９での判定結果がＹｅｓの場合には、Ｓ８１０に進む。Ｓ８１０においてＢＣＰＵ３１０は、予め設定されている前記Ｂ‐Ｈｏｓｔ１／２‐ＩＦ２０７及び２０８の省電力移行条件４１５、ＨＤＤ／ＳＳＤ本体の省電力移行条件４１９に基づいて次を実行する。つまり、ＰＳ０（４０７）への移行処理を実行し、最後にＢＣＰＵシステム自身をＰＳ０（４０７）としての省電力状態に遷移し、移行処理を完了する。Ｓ８０９での判定結果がＮｏである場合には、Ｓ８１１へ進む。Ｓ８１１においてＢＣＰＵ３１０は、上位電力ステートがＳｌｅｅｐモード４０３と予め設定されている前記Ｈ‐Ｈｏｓｔ‐ＩＦ２０６の省電力移行条件４１２から、ＰＳ１（４０８）に移行すべきかどうかの判定を行う。Ｓ８１１での判定結果がＹｅｓの場合には、Ｓ８１２に進む。Ｓ８１２においてＢＣＰＵ３１０は、予め設定されている前記Ｂ‐Ｈｏｓｔ１／２‐ＩＦ２０７及び２０８の省電力への移行条件４１６、ＨＤＤ／ＳＳＤ本体の省電力への移行条件４２０に基づいて次を行う。つまり、ＰＳ１（４０８）への移行処理を実行し、最後にＢＣＰＵシステム自身をＰＳ１（４０８）としての省電力状態に遷移し、移行処理を完了する。Ｓ８１１での判定結果がＮｏである場合には、Ｓ８１３へ進む。   In S802, if the received interrupt signal is a notification of the power saving transition of the H-Host-IF 206 (Yes), the process proceeds to S809. In step S809, the BCPU 310 determines whether or not to shift to PS0 (407) based on the standby power mode 402 and the preset power saving transition condition 411 of the H-Host-IF 206. If the determination result in S809 is Yes, the process proceeds to S810. In S810, the BCPU 310 executes the following based on the power saving transition condition 415 of the B-Host1 / 2-IFs 207 and 208 and the power saving transition condition 419 of the HDD / SSD main body set in advance. That is, the transition process to PS0 (407) is executed, and finally the BCPU system itself transitions to the power saving state as PS0 (407), and the transition process is completed. If the determination result in S809 is No, the process proceeds to S811. In S811, the BCPU 310 determines whether or not the upper power state should be shifted to PS1 (408) from the power saving transition condition 412 of the H-Host-IF 206, which is preset with the Sleep mode 403. If the determination result in S811 is Yes, the process proceeds to S812. In S812, the BCPU 310 performs the following based on the preset B-Host 1 / 2-IFs 207 and 208 power saving transition condition 416 and the HDD / SSD main body power saving transition condition 420. That is, the transition process to PS1 (408) is executed, and finally the BCPU system itself transitions to the power saving state as PS1 (408), and the transition process is completed. If the determination result in S811 is No, the process proceeds to S813.

Ｓ８１３においてＢＣＰＵ３１０は、上位電力ステートがＤｅｅｐモード４０４と予め設定されている前記Ｈ‐Ｈｏｓｔ‐ＩＦ２０６の省電力への移行条件４１３から、ＰＳ２（４０９）に移行すべきかどうかの判定を行う。Ｓ８１３での判定結果がＹｅｓの場合には、Ｓ８１４に進む。Ｓ８１４においてＢＣＰＵ３１０は、予め設定されている前記Ｂ‐Ｈｏｓｔ１／２‐ＩＦ２０７及び２０８の省電力への移行条件４１７、ＨＤＤ／ＳＳＤ本体の省電力への移行条件４２１に基づいてＰＳ２（４０９）への移行処理を実行する。そして最後にＢＣＰＵシステム自身をＰＳ２（４０９）としての省電力状態に遷移し、移行処理を完了する。Ｓ８１３での判定結果がＮｏである場合には、Ｓ８１５へ進む。Ｓ８１５においてＢＣＰＵ３１０は、省電力移行失敗としてエラー処理を行う。基本的に上位へのステータス通知等を実行するが説明は省略する。ここでまでをまとめると、ＳＡＴＡブリッジ制御部１１２での前記ＰＳ０（４０７）〜ＰＳ２（４０９）のいずれかの省電力状態への移行判定では、以下のようにする。図８で説明したように次のようになる。すなわち、前記上位電力ステート（Ｓｔａｎｄｂｙモード４０２、Ｓｌｅｅｐモード４０３、Ｄｅｅｐモード４０４）情報と前記Ｈ‐Ｈｏｓｔ‐ＩＦ２０６の省電力状態の２条件から次が判定される。すなわち、ＰＳ０（４０７）〜ＰＳ２（４０９）のいずれかであるかが判定される。   In step S813, the BCPU 310 determines whether or not to shift to PS2 (409) from the transition condition 413 for the power saving of the H-Host-IF 206, which is preset to the deep mode 404 as the upper power state. If the determination result in S813 is Yes, the process proceeds to S814. In S814, the BCPU 310 determines that the B-Host 1 / 2-IFs 207 and 208 are set in advance to the power saving condition 417 of the B-Host 1 / 2-IFs 207 and 208 and the HDD / SSD main body is set to the power saving condition 421. Run the migration process. Finally, the BCPU system itself transitions to the power saving state as PS2 (409), and the transition process is completed. If the determination result in S813 is No, the process proceeds to S815. In S815, the BCPU 310 performs error processing as a power saving transition failure. Basically, the status notification to the upper level is executed, but the description is omitted. In summary, the SATA bridge control unit 112 determines whether to shift to any one of the power saving states PS0 (407) to PS2 (409) as follows. As described with reference to FIG. That is, the following is determined from the two conditions of the higher power state (Standby mode 402, Sleep mode 403, Deep mode 404) information and the power saving state of the H-Host-IF 206. That is, it is determined whether it is any of PS0 (407) to PS2 (409).

ここで、特に前記ＰＳ０（４０７）又はＰＳ１（４０８）で、ＨＤＤ／ＳＳＤ本体の省電力への移行条件４１９〜４２１が電源ＯＦＦ指示であった場合には、次のようにする。つまり、前記図１２及び図１３で説明したようにＢＣＰＵ３１０は、電源制御部２０９に対してＨＤＤ／ＳＳＤの電源ＯＦＦ要求を行う。   Here, particularly in the case of PS0 (407) or PS1 (408), when the power saving condition 419 to 421 of the HDD / SSD main body is a power OFF instruction, the following is performed. That is, as described with reference to FIGS. 12 and 13, the BCPU 310 requests the power supply control unit 209 to turn off the HDD / SSD.

図９は、前記ＳＡＴＡホスト制御部１１１の復帰フローを示す図である。ＳＡＴＡホスト制御部１１１の前記ＰＳ０（４０７）又はＰＳ１（４０８）からの復帰シーケンスを示した図である。Ｓ９０１においてＨＣＰＵ３０１は、ＰＳ０又はＰＳ１の省電力状態である。Ｓ９０２においてＨＣＰＵ３０１は、メインＣＰＵ１０１からの割り込み要求待ち状態であり、割り込み要求がなければ（すなわち、Ｓ９０２のＮｏであれば）Ｓ９０１に戻り、ＰＳ０又はＰＳ１の省電力状態を継続する。Ｓ９０２においてＨＣＰＵ３０１は、コマンド転送要求割り込みを受信するとＳ９０３へ進む。Ｓ９０３においてＨＣＰＵ３０１は自身の復帰処理を行い、次のＳ９０４において前記Ｈ‐Ｈｏｓｔ‐ＩＦ２０６の復帰処理を実行する。具体的にはＳＡＴＡ規格で規定されたＯＯＢ（Ｏｕｔ Ｏｆ Ｂａｎｄ）やスピードネゴシエーションの所定シーケンスを経て、コマンド発行可能となるまでのリンク確立処理を行う。ここで、基本的にＳＡＴＡ‐ＩＦ系省電力状態からの復帰は、ＳＡＴＡ規格で定義されたリセット信号であるＣｏｍＲｅｓｅｔ信号の発行から開始される。前記ＤｅｖＳｌｅｅｐからの復帰は図７で説明した移行の逆手順で、まずＤＥＶＳＬＰ信号をディスイネーブルにしてから、次にＣｏｍＲｅｓｅｔ信号（又はＣｏｍＷａｋｅ信号）を投げることで開始される。Ｓ９０５においてＨＣＰＵ３０１は、リンク確立したことを確認するとメインＣＰＵ１０１からの要求コマンドをＨ‐Ｈｏｓｔ‐ＩＦ２０６に発行し、Ｓ９０６に進む。Ｓ９０６においてＨＣＰＵ３０１は、前記ＳＡＴＡ‐ＩＰ（Ｄｅｖｉｃｅ）２０３からのＳｔａｔｕｓ受信待ちに入る。未受信の間（Ｓ９０６でＮｏ）はそのまま待機し、Ｓｔａｔｕｓを受信（Ｓ９０６でＹｅｓ）した時点で一連のコマンド処理を終了する。以後は、メインＣＰＵ１０１によって再び省電力移行要求が発行されるまでの間、ＳＡＴＡホスト制御部１１１はアイドル状態を継続（Ｓ９０７）する。   FIG. 9 is a diagram showing a return flow of the SATA host control unit 111. It is the figure which showed the return sequence from said PS0 (407) or PS1 (408) of the SATA host control part 111. FIG. In S901, the HCPU 301 is in the power saving state of PS0 or PS1. In S902, the HCPU 301 is in a state of waiting for an interrupt request from the main CPU 101. If there is no interrupt request (that is, No in S902), the process returns to S901 and continues the power saving state of PS0 or PS1. In step S902, when the HCPU 301 receives a command transfer request interrupt, the process proceeds to step S903. In step S903, the HCPU 301 performs its own return process, and in the next step S904, executes the return process of the H-Host-IF 206. Specifically, a link establishment process is performed until a command can be issued through a predetermined sequence of OOB (Out Of Band) and speed negotiation defined in the SATA standard. Here, basically, the recovery from the SATA-IF power saving state is started by issuing a ComReset signal, which is a reset signal defined in the SATA standard. Returning from DevSleep is the reverse procedure of the transition described with reference to FIG. 7, and is started by first disabling the DEVSLP signal and then throwing a ComReset signal (or ComWake signal). In step S905, when the HCPU 301 confirms that the link has been established, the HCPU 301 issues a request command from the main CPU 101 to the H-Host-IF 206, and proceeds to step S906. In step S <b> 906, the HCPU 301 enters a status reception wait state from the SATA-IP (Device) 203. While it is not received (No in S906), it waits as it is, and when a status is received (Yes in S906), a series of command processing ends. Thereafter, the SATA host control unit 111 continues the idle state until the power saving transition request is issued again by the main CPU 101 (S907).

図１０は、ＳＡＴＡブリッジ制御部の省電力状態からの復帰処理フロー図である。図１０は、前記ＳＡＴＡブリッジ制御部１１２の前記ＰＳ０（４０７）又はＰＳ１（４０８）からの復帰シーケンスを示した図である。Ｓ１００１においてＢＣＰＵ３１０は、ＰＳ０又はＰＳ１の省電力状態である。Ｓ１００２においてＢＣＰＵ３１０は割り込み要求待ち状態であり、割り込み要求がなければ（すなわち、Ｓ１００２のＮｏであれば）Ｓ１００１に戻り、ＰＳ０又はＰＳ１の省電力状態を継続する。Ｓ１００２においてＢＣＰＵ３１０は、前記Ｈ‐Ｈｏｓｔ‐ＩＦ２０６がアイドル状態への復帰処理開始の割り込みを受信（Ｓ１００２でＹｅｓ）すると、Ｓ１００３へ進む。ここで、前記復帰処理の開始は、図９で説明したＤＥＶＳＬＰ信号がディイネーブルとなるレベル変化の検知やＣｏｍＲｅｓｅｔ（又はＣｏｍＷａｋｅ）を要因として割り込み信号が発行される。Ｓ１００３においてＢＣＰＵ３１０は、自身の復帰処理を行い、次のＳ１００４において前記Ｈ‐Ｈｏｓｔ‐ＩＦ２０６の復帰処理を実行する。具体的にはＳＡＴＡ規格で規定されたＯＯＢ（Ｏｕｔ Ｏｆ Ｂａｎｄ）やスピードネゴシエーションの所定シーケンスを経て、コマンド発行可能となるまでのリンク確立処理を行う。   FIG. 10 is a flowchart of a return process from the power saving state of the SATA bridge control unit. FIG. 10 is a diagram showing a return sequence of the SATA bridge control unit 112 from the PS0 (407) or PS1 (408). In S1001, the BCPU 310 is in the power saving state of PS0 or PS1. In S1002, the BCPU 310 is in an interrupt request waiting state, and if there is no interrupt request (that is, if No in S1002), the process returns to S1001 and continues the power saving state of PS0 or PS1. In step S1002, when the H-Host-IF 206 receives an interrupt for starting the return processing to return to the idle state (Yes in step S1002), the BCPU 310 proceeds to step S1003. Here, for the start of the return processing, an interrupt signal is issued due to detection of a level change in which the DEVSLP signal described with reference to FIG. 9 is disabled and ComReset (or ComWake). In S1003, the BCPU 310 performs its own return process, and in the next S1004, executes the return process of the H-Host-IF 206. Specifically, a link establishment process is performed until a command can be issued through a predetermined sequence of OOB (Out Of Band) and speed negotiation defined in the SATA standard.

Ｓ１００５においてＢＣＰＵ３１０は、接続デバイスであるＨＤＤ／ＳＳＤの電源をＯＦＦしていた場合、前記図１２及び図１３で説明したように電源制御部２０９に対してＨＤＤ／ＳＳＤの電源ＯＮ要求を行う。復帰時電源ＯＮ状態であれば、そのままＳ１００６に進む。Ｓ１００６においてＢＣＰＵ３１０は、前記Ｂ‐Ｈｏｓｔ１／２‐ＩＦ２０７及び２０８の復帰処理を実行する。復帰処理に関しては、図９で説明した前記Ｈ‐Ｈｏｓｔ‐ＩＦ２０６の復帰処理と同等なので省略する。なお、前回の移行条件でＢ‐Ｈｏｓｔ１／２‐ＩＦ２０７及び２０８をアイドル状態に置く設定（すなわち、即時コマンド発行可能状態）である場合には特になにも処理せず、次のＳ１００７に進む。Ｓ１００７においてＢＣＰＵ３１０は、リンク確立したことを確認すると、コマンドの受信待ちを開始する。この時点で省電力状態からアイドル状態への復帰は完了したことになる。ＢＣＰＵ３１０は、コマンドを受信していない（Ｎｏ）の期間はＳ１００７に留まり、受信した（Ｙｅｓ）場合にはＳ１００８へ進む。Ｓ１００８においてＢＣＰＵ３１０は、コマンド処理を実行する。ここで、受信コマンドがＡＴＡコマンドであれば、必要に応じて前記Ｂ‐Ｈｏｓｔ１／２‐ＩＦ２０７及び２０８の片方又は両方に発行し、Ｓ１００９に進む。Ｓ１００９においてＨＣＰＵ３０１は、前記ＨＤＤ／ＳＳＤ１１３、１１４からのＳｔａｔｕｓ受信待ちに入る。未受信の間（Ｓ１００９でＮｏ）はそのまま待機し、Ｓｔａｔｕｓを受信（Ｓ１００９でＹｅｓ）した時点で、Ｓ１０１０に進む。なお、受信コマンドが前記拡張コマンドであった場合には、ＳＡＴＡブリッジ制御部１１２内部で所定の処理完了後に、Ｓ１０１０へ進む。Ｓ１０１０においてＢＣＰＵ３１０は、前記ＨＤＤ／ＳＳＤから受信したステータス情報又は拡張コマンドにて処理した結果を、ＳＡＴＡ規格で定義されたステータスパケットに反映する。そして、パケットをＳＡＴＡ‐ＩＰ（Ｈｏｓｔ）２０１へ送信することで一連のコマンド処理を終了する。以後は、メインＣＰＵ１０１によって再び省電力移行要求が発行されるまでの間、ＳＡＴＡブリッジ制御部１１２はアイドル状態を継続（Ｓ１０１１）する。なお、ここでは図示しないがＳ１００５〜Ｓ１００６の期間にＡＴＡコマンドを受信した場合には、ブリッジ側での接続デバイスとのリンクが確立されるＳ１００６まで待たされることになる。また、前記ＰＳ２（４０９）からの復帰は、ＳＡＴＡ制御系からみると電源ＯＦＦからの起動、すなわち、コールドブート時と同じなので説明を省略する。   In step S1005, when the HDD / SSD as the connected device is turned off, the BCPU 310 requests the power supply control unit 209 to turn on the HDD / SSD as described with reference to FIGS. If the power is ON at the time of return, the process proceeds directly to S1006. In S1006, the BCPU 310 executes the return processing of the B-Host 1 / 2-IFs 207 and 208. The restoration process is the same as the restoration process of the H-Host-IF 206 described with reference to FIG. If the B-Host 1 / 2-IFs 207 and 208 are set in the idle state under the previous transition condition (that is, the immediate command issuable state), no processing is performed and the process proceeds to the next S1007. In step S1007, when the BCPU 310 confirms that the link has been established, the BCPU 310 starts waiting to receive a command. At this point, the return from the power saving state to the idle state is completed. The BCPU 310 stays in S1007 during a period in which no command is received (No), and proceeds to S1008 if the command is received (Yes). In S1008, the BCPU 310 executes command processing. If the received command is an ATA command, it is issued to one or both of the B-Host1 / 2-IFs 207 and 208 as necessary, and the process proceeds to S1009. In step S <b> 1009, the HCPU 301 waits for status reception from the HDD / SSD 113 and 114. While it is not received (No in S1009), it waits as it is, and proceeds to S1010 when Status is received (Yes in S1009). If the received command is the extended command, the process proceeds to S1010 after predetermined processing is completed in the SATA bridge control unit 112. In S1010, the BCPU 310 reflects the status information received from the HDD / SSD or the result processed by the extended command in the status packet defined by the SATA standard. Then, by transmitting the packet to the SATA-IP (Host) 201, a series of command processing ends. Thereafter, the SATA bridge control unit 112 continues the idle state until the power saving transition request is issued again by the main CPU 101 (S1011). Although not shown here, when an ATA command is received during the period from S1005 to S1006, the process waits until S1006 when the link with the connection device on the bridge side is established. Further, the return from PS2 (409) is the same as the startup from the power-off state, that is, the cold boot, from the viewpoint of the SATA control system, and the description thereof will be omitted.

図１１は、ＰＳ０〜ＰＳ２の省電力移行準備中での強制復帰処理フロー図である。   FIG. 11 is a forcible return processing flow diagram during preparation for power saving transition of PS0 to PS2.

前記ＰＳ０（４０７）〜ＰＳ２（４０９）への省電力移行準備中での強制復帰処理フローを示す図である。図１１は、省電力状態への移行途中の強制復帰処理は、ＭＦＰにＨＤＤを必要とするジョブが発生する場合に処理が開始される。または、図１１は、エラー状態（ＳＡＴＡ系とは限らない）に陥り、ドライバによって強制的にリセット処理がなされた場合に開始する。Ｓ１１０１においてメインＣＰＵ１０１は、ＳＡＴＡ系を省電力状態へ入れるために前記ＳＡＴＡブリッジ制御部１１２への上位電力ステートの通知を行う。具体的には、前記ＴｏＳｌｅｅｐコマンド５０９及びＴｏＤｅｅｐコマンド５１３の発行を意味する。ここで、それ以後の省電力移行処理中にメインＣＰＵ１０１にジョブ要求が発生した場合（Ｓ１１０２のＹｅｓ）、Ｓ１１０３に進む。Ｓ１１０３においてメインＣＰＵ１０１は、前記ＳＡＴＡホスト制御部１１１に対して省電力移行途中からの強制復帰要求割り込みを発行する。ここでは図示しないが、この割り込みを受信したＨＣＰＵ３０１は、ＳＡＴＡホスト制御部内の必要なモジュールに対してハードリセット処理を行い、前記Ｈ‐Ｈｏｓｔ‐ＩＦ２０６へＣｏｍＲｅｓｅｔ信号を送信する。これを受信したＳＡＴＡブリッジ制御部１１２のＢＣＰＵ３１０は、Ｓ１１０１で受信した上位電力ステート情報を破棄し、Ｓｔａｎｄｂｙモードとして認識する。さらに、ＢＣＰＵ３０１は、接続デバイスであるＨＤＤ／ＳＳＤ１１３及び１１４の復帰処理を実行する。復帰処理については、既に図１０を用いて説明したので省略する。Ｓ１１０３での処理後、メインＣＰＵ１０１はＳ１１０４へ進む。Ｓ１１０４においてメインＣＰＵ１０１は、前記ＳＡＴＡホスト制御部の省電力状態を示すステータスレジスタ（前記レジスタＨ３０６の一部）を確認する。そして、アイドル状態に復帰していなければ待機（Ｓ１１０４のＮｏ）し、アイドル状態に復帰（Ｓ１１０４のＹｅｓ）を確認したら強制復帰処理を終了する。Ｓ１１０２での判定がＮｏであった場合には、Ｓ１１０５に進む。Ｓ１１０５においてメインＣＰＵは、前記ＳＡＴＡホスト制御部１１１へＰＳ０〜ＰＳ２のいずれかの移行要求割り込みの発行を行う。Ｓ１１０６及びＳ１１０７においてメインＣＰＵ１０１は、要求した省電力状態に移行完了したことを前記ステータスレジスタにより確認する。まだ、省電力移行中（Ｓ１００７でＹｅｓ）で、且つジョブ無し（Ｓ１１０６でＮｏ）ならば、メインＣＰＵ１０１は、Ｓ１１０６とＳ１１０７の間をループする。Ｓ１１０６における判定結果がＹｅｓの場合には、Ｓ１１０３に進む。Ｓ１１０３及びＳ１１０４での処理は既に説明したので省略する。Ｓ１１０７での判定がＮｏであった場合は、省電力状態への移行中に新たなジョブは発生しなかったとして終了する。   It is a figure which shows the forced return process flow in the power saving transition preparation to said PS0 (407) -PS2 (409). In FIG. 11, the forcible return processing during the transition to the power saving state is started when a job requiring an HDD in the MFP occurs. Alternatively, FIG. 11 starts when an error state (not necessarily a SATA system) occurs and a reset process is forcibly performed by the driver. In step S1101, the main CPU 101 notifies the SATA bridge control unit 112 of the upper power state in order to put the SATA system into the power saving state. Specifically, this means issuing the ToSleep command 509 and the ToDeep command 513. If a job request is generated in the main CPU 101 during the subsequent power saving transition process (Yes in S1102), the process proceeds to S1103. In step S <b> 1103, the main CPU 101 issues a forced return request interrupt from the middle of power saving to the SATA host control unit 111. Although not shown here, the HCPU 301 that has received this interrupt performs a hard reset process on a necessary module in the SATA host control unit and transmits a ComReset signal to the H-Host-IF 206. Receiving this, the BCPU 310 of the SATA bridge control unit 112 discards the higher power state information received in S1101 and recognizes it as the Standby mode. Further, the BCPU 301 executes a return process for the HDD / SSD 113 and 114 that are connected devices. Since the return processing has already been described with reference to FIG. After the processing in S1103, the main CPU 101 proceeds to S1104. In step S1104, the main CPU 101 checks a status register (a part of the register H306) indicating the power saving state of the SATA host control unit. If it has not returned to the idle state, it waits (No in S1104), and if it returns to the idle state (Yes in S1104), the forced return processing is terminated. If the determination in S1102 is No, the process proceeds to S1105. In step S <b> 1105, the main CPU issues a transition request interrupt of any one of PS <b> 0 to PS <b> 2 to the SATA host control unit 111. In S1106 and S1107, the main CPU 101 confirms from the status register that the transition to the requested power saving state has been completed. If power saving is still in progress (Yes in S1007) and there is no job (No in S1106), the main CPU 101 loops between S1106 and S1107. If the determination result in S1106 is Yes, the process proceeds to S1103. Since the processing in S1103 and S1104 has already been described, a description thereof will be omitted. If the determination in S1107 is No, the process is terminated because no new job has occurred during the transition to the power saving state.

本実施形態では、上位システムの一例であるメインコントローラ１２０またはその一部であるエンジンコントローラ１１８、パネルＩＦ部、パネル装置１１６を開示した。また、所定の規格に従う通信インターフェースを介して通信するデバイスの電力制御を行なう制御装置の一例であるＳＡＴＡブリッジ制御部１１２および、ＳＡＴＡホスト制御部１１１を含むＳＡＴＡ制御部およびそれを含む印刷装置１０００を開示した。   In the present embodiment, the main controller 120 that is an example of the host system or an engine controller 118 that is a part of the main controller 120, the panel IF unit, and the panel device 116 are disclosed. In addition, a SATA bridge control unit 112 that is an example of a control device that performs power control of devices that communicate via a communication interface that conforms to a predetermined standard, a SATA control unit that includes a SATA host control unit 111, and a printing apparatus 1000 that includes the SATA control unit. Disclosed.

また、エンジンコントローラ１１８やメインコントローラ１２０の電力状態を示す上位電力ステート４０１に対応して次の内容を記憶している。すなわち、ＳＡＴＡ規格に従う通信インタフェースのＳＤＤ／ＨＤＤの物理層における、所定の規格に従う省電力状態の組をＳＡＴＡ制御部内のレジスタにおいて記憶している。省電力状態の組とは、例えば、上位電力ステート４０１と、４０２列に対応する４０７乃至４１９などである。   Further, the following contents are stored corresponding to the upper power state 401 indicating the power state of the engine controller 118 and the main controller 120. That is, a set of power saving states according to a predetermined standard in the physical layer of the SDD / HDD of the communication interface according to the SATA standard is stored in a register in the SATA control unit. The set of power saving states includes, for example, the upper power state 401 and 407 to 419 corresponding to the 402th column.

さらに、ＳＡＴＡホスト制御部１１１およびＳＡＴＡブリッジ制御部１１２は、所定の電力状態の一例である４０１に示す上位電力ステートへ上位システムが移行することを示す信号を受信する。   Further, the SATA host control unit 111 and the SATA bridge control unit 112 receive a signal indicating that the upper system shifts to an upper power state indicated by 401 which is an example of a predetermined power state.

さらに、ＳＡＴＡ制御部は、その所定の電力状態に上位システムが移行することを示す信号を受信したことに従って、前記のレジスタやメモリを参照して、前記デバイスおよび前記デバイスが有する通信インタフェースの物理層の省電力状態を決定する。   Further, the SATA control unit refers to the register and the memory according to the reception of the signal indicating that the host system shifts to the predetermined power state, and the physical layer of the communication interface included in the device and the device Determine the power saving state.

さらに、上位システムの一例は、印刷装置１０００である。また、印刷装置１０００が有するプリンタコントローラの一例であるメインコントローラが省電力状態ではない時に、次の処理が行われる。すなわち、ＨＤＤ／ＳＤＤ１１３およびＨＤＤ／ＳＤＤ１１３が備えるＳＡＴＡ規格の物理インタフェースが図４に示す所定の省電力状態になる。すなわち、ＳＡＴＡ制御部は、前記デバイスおよびデバイスが有する通信インタフェースの物理層の省電力状態が決定される。   Furthermore, an example of the host system is the printing apparatus 1000. Further, when the main controller, which is an example of the printer controller included in the printing apparatus 1000, is not in the power saving state, the following processing is performed. That is, the SATA standard physical interface included in the HDD / SDD 113 and the HDD / SDD 113 is in a predetermined power saving state shown in FIG. That is, the SATA control unit determines the power saving state of the device and the physical layer of the communication interface included in the device.

さらに、印刷装置１０００が有するエンジンコントローラ１１８が省電力状態ではない時次のように動作が行われる。ＨＤＤ／ＳＤＤ１３３およびそのＳＡＴＡ規格に従う物理インタフェースが所定の省電力状態になるように、ＳＡＴＡ制御部は前記デバイスおよびデバイスが用いる通信インタフェースの物理層の省電力状態を決定する。   Further, when the engine controller 118 included in the printing apparatus 1000 is not in the power saving state, the operation is performed as follows. The SATA control unit determines the power saving state of the device and the physical layer of the communication interface used by the device so that the physical interface conforming to the HDD / SDD 133 and its SATA standard is in a predetermined power saving state.

ＳＡＴＡ制御部は、受信した信号の内容に応じて、ＨＤＤ／ＳＤＤ１１３およびその物理層を、ＳＡＴＡ規格において定められたＤｅｖＳｌｅｅｐ，Ｓｌｕｍｂｅｒ，Ｐａｒｔｉａｌ，Ｏｆｆｌｉｎｅの少なくとも一つのステータスへ移行させるよう決定する。   The SATA control unit determines that the HDD / SDD 113 and its physical layer are shifted to at least one status of DevSleep, Slumber, Partial, and Offline defined in the SATA standard according to the content of the received signal.

さらに、ＳＡＴＡ制御部が、所定の省電力への移行を決定した後に、次の動作を行う。ＳＤＤ・ＨＤＤ１１２または１１３を使用するジョブがＬＡＮ−ＩＦ部１０５において受信される。すると、ＳＡＴＡ制御部は、ＨＤＤ／ＳＤＤ１１３およびその物理インタフェースの電力を復帰させる指示をＳＡＴＡ制御部が、電源制御部２０９に対して行う。   Further, after the SATA control unit determines to shift to predetermined power saving, the following operation is performed. A job using the SDD / HDD 112 or 113 is received by the LAN-IF unit 105. Then, the SATA control unit instructs the power supply control unit 209 to restore the power of the HDD / SDD 113 and its physical interface.

ＳＡＴＡ制御部内のレジスタに対する設定内容として、少なくとも電源ＯＦＦ、ＳＡＴＡポートのオフラインがＳＡＴＡインターフェイスの電力モードとしてある。ＳＡＴＡ規格で定められたＳＡＴＡインターフェイスの電力モードのうち少なくともひとつを含む省電力への移行条件をＳＳＤ／ＨＤＤが有するＳＡＴＡインターフェイスの物理層と前記デバイス本体に関して設定できる設定内容とできる。   As the setting contents for the registers in the SATA control unit, at least the power is OFF and the SATA port is offline as the power mode of the SATA interface. The setting contents can be set for the physical layer of the SATA interface of the SSD / HDD and the device main body for the power saving transition condition including at least one of the power modes of the SATA interface defined by the SATA standard.

なお、印刷装置１０００は、ＳＡＴＡインターフェイス制御を行うＳＡＴＡホスト御制御部１１１部及びＳＡＴＡブリッジ制御部１１２を有するＳＡＴＡ制御部を有する。印刷装置１０００の電力状態を示す信号をＳＡＴＡホスト制御部１１１において受け付け、その信号に応じて省電力処理をＳＡＴＡホスト制御部１１１は制御する。   Note that the printing apparatus 1000 includes a SATA control unit having a SATA host control unit 111 and a SATA bridge control unit 112 that perform SATA interface control. The SATA host control unit 111 receives a signal indicating the power state of the printing apparatus 1000, and the SATA host control unit 111 controls power saving processing according to the signal.

さらに、ＳＡＴＡブリッジ制御部１１２に対して上位電力ステートが通知された後、次のことが起こる。つまり、ＳＡＴＡホスト制御部及びＳＡＴＡブリッジ制御部１１２を接続するＳＡＴＡインターフェイス２０６の省電力への状態遷移をＳＡＴＡブリッジ制御部１１２が検知する。そして、上位システムの電力状態を示す信号の受信、および、検知された省電力への状態遷移のふたつのイベントに応じて、複数の省電力レベルからひとつをＳＡＴＡ制御部が決定する。   Furthermore, after the higher power state is notified to the SATA bridge control unit 112, the following occurs. That is, the SATA bridge control unit 112 detects a state transition to power saving of the SATA interface 206 that connects the SATA host control unit and the SATA bridge control unit 112. Then, the SATA control unit determines one from a plurality of power saving levels in response to two events of reception of a signal indicating the power state of the host system and the detected state transition to power saving.

以上一連の図を用いて説明したように、本実施形態を用いれば予め設定される省電力への移行条件を前記ＰＳ０（４０７）〜ＰＳ２（４０９）の各レベルで個別に設定でき、且つそれらは上位電力ステートと連動している。このため、省電力優先なのか／利便性優先なのかを各レベルに応じて自由に設定できる。前記設定値は、初期化時固定でもよいし、任意のタイミングで変更可能であっても構わない。例えば前記パネル装置１１６のＵＩ画面にて、“利便性優先”を選択した場合は、ＰＳ０：ＨＤＤ電源ＯＮ状態／ＰＳ１：ＨＤＤ電源ＯＦＦ状態、“省電力優先”を選択した場合は、としてもよい。さらに、ＰＳ０：ＨＤＤ電源ＯＦＦ状態／ＰＳ１：ＨＤＤ電源ＯＦＦ状態、または、それらの中間的レベルを設けるなどしてユーザの希望を満足する形でＳＡＴＡ制御系の電力削減を実現できる。   As described above with reference to a series of figures, by using this embodiment, preset power saving conditions can be individually set at each level of the PS0 (407) to PS2 (409). Is linked to the upper power state. For this reason, it can be freely set according to each level whether power saving priority or convenience priority. The set value may be fixed at the time of initialization or may be changed at an arbitrary timing. For example, when “priority priority” is selected on the UI screen of the panel device 116, PS0: HDD power ON state / PS1: HDD power OFF state, “power saving priority” may be selected. . Further, the power reduction of the SATA control system can be realized by satisfying the user's desire by providing PS0: HDD power OFF state / PS1: HDD power OFF state or an intermediate level between them.

本実施形態によれば、上位システムの電力状態を考慮した省電力制御方法の枠組みを提供するので、よりきめ細かい省電力制御を実現可能にする仕組みを提供することができる。   According to the present embodiment, a framework of a power saving control method that takes into account the power state of the host system is provided, so that a mechanism that enables more detailed power saving control can be provided.

例えば、ＨＤＤは不要時に電源ＯＦＦし、真に必要な場合にのみ電源ＯＮすることが電力的及び寿命的に望ましい。また、前記ＲＡＩＤ制御に伴うバックグラウンド処理中の省電力移行要求に対して、現状のバックグラウンド処理を継続するのか、中断するのかの適切な判断を必要とする場合がある。このような場合であっても、本実施形態によれば、ＨＤＤ電源ＯＦＦ／ＯＮタイミングやバックグラウンド処理の継続の有無を容易かつ適切に判断することができる。前記の制御部とはＣＰＵなどである。   For example, it is desirable in terms of power and life to turn off the power of the HDD when it is not needed, and turn on the power only when it is really necessary. In addition, in response to a power saving transition request during background processing associated with the RAID control, it may be necessary to appropriately determine whether the current background processing is to be continued or interrupted. Even in such a case, according to the present embodiment, it is possible to easily and appropriately determine the HDD power OFF / ON timing and the presence / absence of background processing. The control unit is a CPU or the like.

＜その他の実施形態＞
本発明は、上述の各実施形態の１以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける１つ以上のプロセッサがプログラムを読出し実行する処理でも実現可能である。また、１以上の機能を実現する回路（例えば、ＡＳＩＣやＦＰＧＡ）によっても実現可能である。 <Other embodiments>
The present invention supplies a program that realizes one or more functions of the above-described embodiments to a system or apparatus via a network or a storage medium, and one or more processors in a computer of the system or apparatus read the program. It can also be realized by processing to be executed. It can also be realized by a circuit (for example, ASIC or FPGA) that realizes one or more functions.

１０００ 印刷装置   1000 printing device

Claims (8)

上位システムと所定の規格に従う通信インターフェースを介して通信するデバイスの電力制御を行なう制御装置において、
所定の電力状態へ前記上位システムが移行することを示す信号を受信する受信手段と、所定の電力状態に前記上位システムが移行することを示す信号を受信したことに従って、前記上位システムの電力状態と、前記デバイスの電力状態と、前記デバイスが有する通信インタフェースであって前記所定の規格に従う通信インタフェースの物理層の電力状態と、に基づき、前記デバイスおよび前記デバイスが用いる通信インタフェースの物理層の電力状態を複数の電力状態の中から決定する決定手段と、
を備える制御装置。 In a control device that performs power control of a device that communicates with a host system via a communication interface in accordance with a predetermined standard,
Receiving means for receiving a signal indicating that the host system shifts to a predetermined power state; and receiving a signal indicating that the host system shifts to a predetermined power state; The device and the physical layer power state of the communication interface used by the device based on the power state of the device and the communication layer physical layer of the communication interface according to the predetermined standard. Determining means for determining from a plurality of power states;
A control device comprising: 前記上位システムは印刷装置であり、前記上位システムが有するプリンタコントローラが省電力状態ではない時に、前記デバイスの電力状態および前記デバイスが備える所定の規格に対応する通信インタフェースの物理層の電力状態が所定の省電力状態になるように、前記決定手段は前記デバイスの電力状態およびデバイスが有する通信インタフェースの物理層の電力状態を決定する請求項１に記載の制御装置。   The host system is a printing apparatus, and when the printer controller of the host system is not in a power saving state, the power state of the device and the power state of the physical layer of the communication interface corresponding to a predetermined standard included in the device are predetermined. The control apparatus according to claim 1, wherein the determination unit determines a power state of the device and a power state of a physical layer of a communication interface included in the device so that the power saving state is established. 前記上位システムは印刷装置であり、前記上位システムが有するエンジンコントローラが省電力状態ではない場合に、前記デバイスの電力状態と前記デバイスとを接続する所定の規格に対応する通信インタフェースの物理層の電力状態とが所定の省電力状態になるように、前記決定手段は前記通信インタフェースの物理層の電力状態を決定する請求項１または２に記載の制御装置。   The host system is a printing apparatus, and when the engine controller of the host system is not in a power saving state, the power state of the device and the power of the physical layer of the communication interface corresponding to a predetermined standard for connecting the device The control device according to claim 1, wherein the determination unit determines a power state of a physical layer of the communication interface so that the state becomes a predetermined power saving state. 前記所定の規格はＳＡＴＡ規格であり、前記決定手段は、前記受信手段から受信した信号の内容に応じて、前記デバイスの電力状態および前記デバイスの物理層の電力状態を、ＳＡＴＡ規格において定められたＤｅｖＳｌｅｅｐ，Ｓｌｕｍｂｅｒ，Ｐａｒｔｉａｌ，Ｏｆｆｌｉｎｅの少なくとも一つのステータスへ移行させるよう決定する請求項１乃至３のいずれか１項に記載の制御装置。   The predetermined standard is the SATA standard, and the determining unit determines the power state of the device and the power state of the physical layer of the device in the SATA standard according to the content of the signal received from the receiving unit. The control device according to claim 1, wherein the control device determines to shift to at least one status of DevSleep, Slumber, Partial, and Offline. 前記決定手段が省電力への移行を決定した後に、前記デバイスを使用するジョブが上位システムにおいて受信されると、前記デバイスの電力および前記デバイスが有する物理インタフェースの電力を復帰させる復帰手段をさらに備える請求項１乃至４のいずれか１項に記載の制御装置。   After the determination unit determines to shift to power saving, when a job using the device is received in the host system, the device further includes a return unit that returns the power of the device and the power of the physical interface of the device. The control device according to any one of claims 1 to 4. 少なくとも電源ＯＦＦ、ＳＡＴＡポートのオフライン、ＳＡＴＡ規格で定められたＳＡＴＡインターフェイスの電力モードのうち少なくともひとつを含む省電力への移行条件を、前記デバイスが有するＳＡＴＡインターフェイスの物理層と、前記デバイスにおいて設定できることを特徴とする請求項１乃至５のいずれか１項に記載の制御装置。   It is possible to set, in the device, the physical layer of the SATA interface included in the device and the power saving condition including at least one of the power OFF, the offline of the SATA port, and the power mode of the SATA interface defined by the SATA standard. The control device according to any one of claims 1 to 5, wherein: 前記制御装置は、ＳＡＴＡインターフェイス制御を行う第１制御部及び第２制御部を有するＳＡＴＡコントローラを有し、前記上位システムの電力状態を示す信号を前記第１制御部が受け付け、前記信号に応じた省電力処理を前記第１制御部は制御し、
前記第２制御部に対して前記上位装置の電力状態が通知された後、前記第１の制御部及び第２制御部を接続するＳＡＴＡインターフェイスの省電力への状態遷移を前記第２制御部が検知し、
前記上位システムの電力状態を示す信号の受信、および前記検知された省電力への状態遷移のふたつのイベントに応じて、前記決定手段は複数の省電力レベルからひとつを決定する請求項１乃至６のいずれか１項に記載の制御装置。 The control device includes a SATA controller having a first control unit and a second control unit that perform SATA interface control, and the first control unit receives a signal indicating a power state of the host system, and according to the signal The first control unit controls power saving processing,
After the power state of the host device is notified to the second control unit, the second control unit performs a state transition to power saving of the SATA interface that connects the first control unit and the second control unit. Detect
The determination means determines one from a plurality of power saving levels in response to two events of reception of a signal indicating the power state of the host system and the detected state transition to power saving. The control device according to any one of the above. 上位システムと所定の規格に従う通信インターフェースを介して通信するデバイスの電力制御を行なう制御装置の制御方法において、
所定の電力状態へ前記上位システムが移行することを示す信号を受信する受信工程と、所定の電力状態に前記上位システムが移行することを示す信号が受信されたことに従って、前記上位システムの電力状態と、前記デバイスの電力状態と、前記デバイスとを接続する通信インタフェースであって前記所定の規格に従う通信インタフェースの物理層の電力状態に基づき、前記デバイスの電力状態および前記デバイスが用いる通信インタフェースの物理層の電力状態を複数の電力状態の中から決定する決定工程と、
を備える制御方法。 In a control method of a control device that performs power control of a device that communicates with a host system via a communication interface according to a predetermined standard,
A reception step of receiving a signal indicating that the higher system shifts to a predetermined power state, and a power state of the higher system according to reception of a signal indicating that the higher system shifts to a predetermined power state And the power state of the device and the physical state of the communication interface used by the device, based on the power state of the physical layer of the communication interface that connects the device and the communication interface conforms to the predetermined standard. A determining step of determining a power state of the layer from a plurality of power states;
A control method comprising:
JP2017120748A 2016-07-22 2017-06-20 Image forming device that realizes power saving and its control method Active JP6949572B2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US15/648,153 US10564700B2 (en) 2016-07-22 2017-07-12 Image forming apparatus and power control method for image forming apparatus
CN201710597418.9A CN107645618B (en) 2016-07-22 2017-07-21 Image forming apparatus and power control method for image forming apparatus
EP17182564.9A EP3273326B1 (en) 2016-07-22 2017-07-21 Control apparatus and power control method for control apparatus
KR1020170092425A KR102320386B1 (en) 2016-07-22 2017-07-21 Image forming apparatus and power control method for image forming apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016144508 2016-07-22
JP2016144508 2016-07-22

Publications (3)

Publication Number Publication Date
JP2018020551A true JP2018020551A (en) 2018-02-08
JP2018020551A5 JP2018020551A5 (en) 2020-07-30
JP6949572B2 JP6949572B2 (en) 2021-10-13

Family

ID=61165052

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017120748A Active JP6949572B2 (en) 2016-07-22 2017-06-20 Image forming device that realizes power saving and its control method

Country Status (1)

Country Link
JP (1) JP6949572B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020127184A (en) * 2019-02-06 2020-08-20 キヤノン株式会社 Electronic apparatus including device connected with pci device and capable of shifting to power saving state, and control method thereof
JP7379020B2 (en) 2019-08-28 2023-11-14 キヤノン株式会社 information processing equipment

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007098811A (en) * 2005-10-05 2007-04-19 Fuji Xerox Co Ltd Image forming apparatus and method for transiting the apparatus to power saving state
JP2008041050A (en) * 2006-08-10 2008-02-21 Hitachi Ltd Storage device and data management method using the same
JP2009294927A (en) * 2008-06-05 2009-12-17 Ricoh Co Ltd Information processor, control method for information processor, program and recording medium
US20140089603A1 (en) * 2012-09-26 2014-03-27 Sheshaprasad G. Krishnapura Techniques for Managing Power and Performance of Multi-Socket Processors
JP2014164352A (en) * 2013-02-21 2014-09-08 Ricoh Co Ltd Image forming device, image processing method, and program
US20160004294A1 (en) * 2013-03-14 2016-01-07 Seagate Technology Llc Device power control
JP2016041470A (en) * 2014-08-14 2016-03-31 キヤノン株式会社 Printer, control device of storage connected to the printer, control method and program of the printer
JP2016103704A (en) * 2014-11-27 2016-06-02 キヤノン株式会社 Image forming apparatus, control method of image forming apparatus, and program

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007098811A (en) * 2005-10-05 2007-04-19 Fuji Xerox Co Ltd Image forming apparatus and method for transiting the apparatus to power saving state
JP2008041050A (en) * 2006-08-10 2008-02-21 Hitachi Ltd Storage device and data management method using the same
JP2009294927A (en) * 2008-06-05 2009-12-17 Ricoh Co Ltd Information processor, control method for information processor, program and recording medium
US20140089603A1 (en) * 2012-09-26 2014-03-27 Sheshaprasad G. Krishnapura Techniques for Managing Power and Performance of Multi-Socket Processors
JP2014164352A (en) * 2013-02-21 2014-09-08 Ricoh Co Ltd Image forming device, image processing method, and program
US20160004294A1 (en) * 2013-03-14 2016-01-07 Seagate Technology Llc Device power control
JP2016041470A (en) * 2014-08-14 2016-03-31 キヤノン株式会社 Printer, control device of storage connected to the printer, control method and program of the printer
JP2016103704A (en) * 2014-11-27 2016-06-02 キヤノン株式会社 Image forming apparatus, control method of image forming apparatus, and program

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020127184A (en) * 2019-02-06 2020-08-20 キヤノン株式会社 Electronic apparatus including device connected with pci device and capable of shifting to power saving state, and control method thereof
JP7374588B2 (en) 2019-02-06 2023-11-07 キヤノン株式会社 Electronic equipment connected to a PCI device and equipped with a device capable of transitioning to a power saving state, and its control method
JP7379020B2 (en) 2019-08-28 2023-11-14 キヤノン株式会社 information processing equipment

Also Published As

Publication number Publication date
JP6949572B2 (en) 2021-10-13

Similar Documents

Publication Publication Date Title
KR102320386B1 (en) Image forming apparatus and power control method for image forming apparatus
EP2423801B1 (en) Image forming apparatus, system-on-chip (SOC) unit, and driving method thereof
JP2005041214A (en) Printing control device and control method therefor and program
JP2012232589A (en) Image forming apparatus and control method therefor
JP2011098561A (en) Controller for image processor
US20130042129A1 (en) Image forming apparatus, microcontroller, and methods for controlling image forming apparatus and microcontroller
JP5477773B2 (en) Image forming apparatus
JP6949572B2 (en) Image forming device that realizes power saving and its control method
JP6961349B2 (en) Information processing device with non-volatile storage device, control method
US11144109B2 (en) Apparatus, method, and storage medium for controlling a power saving state in a SATA storage system
JP6336328B2 (en) COMMUNICATION DEVICE, ITS CONTROL METHOD, AND PROGRAM
CN107656708B (en) Electronic device and control method thereof
US20130042132A1 (en) Image forming appratus, microcontroller, and methods for controlling image forming apparatus and microcontroller
JP6702790B2 (en) Information processing apparatus having network interface having proxy response function
EP2557480B1 (en) Image forming apparatus, microcontroller, and methods for controlling image forming apparatus and microcontroller
JP6992142B2 (en) Electronic devices and control methods for electronic devices
CN111541825B (en) Electronic device and control method thereof
JP2015215684A (en) Information processing apparatus and information processing program
JP2012116138A (en) Control device, control program, and image forming device
JP2014048865A (en) Information processor, and image processor
JP2003122536A (en) Printer controller
JP2015180527A (en) Information processing apparatus, information processing apparatus control method, and program

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200615

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200615

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210330

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210528

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210824

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210922

R151 Written notification of patent or utility model registration

Ref document number: 6949572

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151