JP2018014841A - Voltage converter, step-down control method of power conversion circuit, step-up control method of power conversion circuit and computer program - Google Patents

Voltage converter, step-down control method of power conversion circuit, step-up control method of power conversion circuit and computer program Download PDF

Info

Publication number
JP2018014841A
JP2018014841A JP2016143726A JP2016143726A JP2018014841A JP 2018014841 A JP2018014841 A JP 2018014841A JP 2016143726 A JP2016143726 A JP 2016143726A JP 2016143726 A JP2016143726 A JP 2016143726A JP 2018014841 A JP2018014841 A JP 2018014841A
Authority
JP
Japan
Prior art keywords
voltage
switching element
side switching
inductor
voltage side
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016143726A
Other languages
Japanese (ja)
Inventor
圭司 田代
Keiji Tashiro
圭司 田代
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2016143726A priority Critical patent/JP2018014841A/en
Publication of JP2018014841A publication Critical patent/JP2018014841A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a power converter capable of reducing the size of a core around which two inductors in a voltage conversion circuit connected in parallel and being driven with phases different from each other, and to provide a step-down control method of the voltage conversion circuit, step-up control method of the voltage conversion circuit and a computer program.SOLUTION: In a voltage converter, SW elements Q11, Q21, inductors L11, L21, and SW elements Q12, Q22 connected with capacitors C1, C2 at the opposite ends are connected, in this order, with voltage conversion circuits 1, 2 connected in parallel, and one ends of inductors L12, L22 are connected with the junction point of the inductors L11, L21, and SW elements Q12, Q22. Two inductors L12, L22 are wound around the core 3 to be cancelled magnetically each other, and when a control section 5 turns the SW elements Q11, Q21 on/off alternately, the voltages inputted to terminals H, G are stepped down, and outputted in parallel to terminals L, G.SELECTED DRAWING: Figure 1

Description

本発明は、直流電圧を電圧変換する電圧変換回路を2つ並列に接続した電圧変換装置、電圧変換回路の降圧制御方法、電圧変換回路の昇圧制御方法及びコンピュータプログラムに関する。   The present invention relates to a voltage conversion device in which two voltage conversion circuits for converting a DC voltage into voltage are connected in parallel, a step-down control method for the voltage conversion circuit, a step-up control method for the voltage conversion circuit, and a computer program.

直流電圧を昇降圧するDC−DCコンバータ(以下、単にコンバータという)が車載機器や産業用機器の電源として広く用いられている。電源の小型化の要請に応えて容積が小さいインダクタ、キャパシタ等の受動部品を利用可能にするために、コンバータの動作周波数は引き上げられる傾向にある。一方で、動作周波数が高いほどインダクタに流れる電流をスイッチングするスイッチング素子のスイッチング損失が増大するという別の問題が顕著になる。   A DC-DC converter (hereinafter simply referred to as a converter) that steps up and down a DC voltage is widely used as a power source for in-vehicle devices and industrial devices. In response to the demand for miniaturization of power supplies, the operating frequency of converters tends to be increased in order to make it possible to use passive components such as inductors and capacitors having a small volume. On the other hand, another problem that the switching loss of the switching element that switches the current flowing through the inductor increases as the operating frequency increases.

これに対し、特許文献1には、リアクトル(インダクタ)及びキャパシタで構成された共振回路に流れる共振電流が反転するときに半導体スイッチ素子(スイッチング素子)をオンからオフに切り替えるゼロ電流スイッチングを行うコンバータが開示されている。このようなゼロ電流スイッチングを行うことにより、インダクタに流れる電流をスイッチングするスイッチング素子のスイッチング損失が低減される。   On the other hand, Patent Document 1 discloses a converter that performs zero-current switching that switches a semiconductor switching element (switching element) from on to off when a resonance current flowing in a resonance circuit including a reactor (inductor) and a capacitor is inverted. Is disclosed. By performing such zero current switching, the switching loss of the switching element that switches the current flowing through the inductor is reduced.

一方、特許文献2には、入力された電流を夫々オン/オフ制御する2つのスイッチング回路を互いに180度異なる位相で多相動作させると共に、各スイッチング回路の出力電流を多重合成することにより、個々のスイッチング回路のスイッチング周波数よりも実質的に高い周波数でスイッチングを行った場合と同等のリップル抑制効果を得るようにした技術が開示されている。   On the other hand, in Patent Document 2, two switching circuits for controlling on / off of input currents are operated in multiphase at phases different from each other by 180 degrees, and output currents of the respective switching circuits are multiplexed and synthesized. A technique is disclosed in which a ripple suppression effect equivalent to that obtained when switching is performed at a frequency substantially higher than the switching frequency of the switching circuit is obtained.

特開2002−262552号公報JP 2002-262552 A 特開2002−44941号公報JP 2002-44941 A

しかしながら、特許文献1及び2に開示された技術を組み合わせた場合であっても、動作周波数に見合った大きさのインダクタが必要とされる点に変わりはなく、依然としてインダクタのサイズが他の部品と比較して大きくならざるを得ないという問題があった。   However, even when the techniques disclosed in Patent Documents 1 and 2 are combined, an inductor having a size corresponding to the operating frequency is still required, and the size of the inductor is still different from that of other components. There was a problem that it had to be large in comparison.

本発明は、斯かる事情に鑑みてなされたものであり、その目的とするところは、互いに異なる位相で駆動されて並列に接続された電圧変換回路における2つのインダクタが巻回されたコアのサイズを低減することが可能な電圧変換装置、電圧変換回路の降圧制御方法、電圧変換回路の昇圧制御方法及びコンピュータプログラムを提供することにある。   The present invention has been made in view of such circumstances, and an object thereof is to provide a size of a core around which two inductors are wound in a voltage conversion circuit that is driven in different phases and connected in parallel. Converter, voltage conversion circuit step-down control method, voltage conversion circuit step-up control method, and computer program are provided.

本発明の一態様に係る電圧変換装置は、第1インダクタを介して直列に接続された高圧側スイッチング素子及び低圧側スイッチング素子と、前記第1インダクタ及び前記低圧側スイッチング素子の接続点に一端が接続された第2インダクタと、前記低圧側スイッチング素子に並列に接続されたキャパシタとを有する2つの電圧変換回路、及び前記高圧側スイッチング素子を交互にオン/オフする制御部を備え、前記2つの電圧変換回路を並列に接続してある電圧変換装置であって、前記第2インダクタは、互いに磁気相殺するようにコアに巻回されており、前記制御部は、前記電圧変換回路に降圧変換させる場合、前記高圧側スイッチング素子をオンして前記第1インダクタ、前記第2インダクタ及び前記キャパシタによる共振電流を流す第1モードで動作させ、該第1モードで前記高圧側スイッチング素子の電流が所定の電流閾値より少ない場合、前記高圧側スイッチング素子をオフして前記低圧側スイッチング素子又は前記キャパシタに前記2インダクタの還流電流を流す第2モードで動作させ、該第2モードでの動作後に前記高圧側スイッチング素子をオンして前記第1モードへ移行させる。   The voltage conversion device according to an aspect of the present invention has one end at a connection point between the high-voltage side switching element and the low-voltage side switching element connected in series via the first inductor, and the first inductor and the low-voltage side switching element. Two voltage conversion circuits having a connected second inductor and a capacitor connected in parallel to the low-voltage side switching element, and a controller for alternately turning on and off the high-voltage side switching element, A voltage conversion device having a voltage conversion circuit connected in parallel, wherein the second inductor is wound around a core so as to cancel each other magnetically, and the control unit causes the voltage conversion circuit to perform step-down conversion. In this case, the high-voltage side switching element is turned on to allow a resonance current to flow through the first inductor, the second inductor, and the capacitor. When the current of the high-voltage side switching element is smaller than a predetermined current threshold value in the first mode, the high-voltage side switching element is turned off and the return current of the two inductors is supplied to the low-voltage side switching element or the capacitor. The high-voltage side switching element is turned on after the operation in the second mode to shift to the first mode.

本発明の一態様に係る電圧変換装置は、第1インダクタを介して直列に接続された高圧側スイッチング素子及び低圧側スイッチング素子と、前記第1インダクタ及び前記低圧側スイッチング素子の接続点に一端が接続された第2インダクタと、前記低圧側スイッチング素子に並列に接続されたキャパシタとを有する2つの電圧変換回路、及び前記低圧側スイッチング素子を交互にオン/オフする制御部を備え、前記2つの電圧変換回路を並列に接続してある電圧変換装置であって、前記第2インダクタは、互いに磁気相殺するようにコアに巻回されており、前記制御部は、前記電圧変換回路に昇圧変換させる場合、前記低圧側スイッチング素子をオンして前記第2インダクタに電流を流す第1モードで動作させ、該第1モードでの動作後に前記低圧側スイッチング素子をオフして前記第1インダクタ、前記第2インダクタ及び前記キャパシタによる共振電流を流す第2モードで動作させ、該第2モードで前記低圧側スイッチング素子の電圧が所定の電圧閾値より低い場合、前記低圧側スイッチング素子をオンして前記第1モードへ移行させる。   The voltage conversion device according to an aspect of the present invention has one end at a connection point between the high-voltage side switching element and the low-voltage side switching element connected in series via the first inductor, and the first inductor and the low-voltage side switching element. Two voltage conversion circuits having a connected second inductor and a capacitor connected in parallel to the low-voltage side switching element, and a controller for alternately turning on and off the low-voltage side switching element, A voltage conversion device having a voltage conversion circuit connected in parallel, wherein the second inductor is wound around a core so as to cancel each other magnetically, and the control unit causes the voltage conversion circuit to perform step-up conversion. In this case, the low-voltage switching element is turned on to operate in the first mode in which current flows through the second inductor, and after the operation in the first mode The low-voltage side switching element is turned off to operate in a second mode in which a resonance current from the first inductor, the second inductor, and the capacitor flows, and in the second mode, the voltage of the low-voltage side switching element is higher than a predetermined voltage threshold value. If low, the low-voltage side switching element is turned on to shift to the first mode.

本発明の一態様に係る電圧変換回路の降圧制御方法は、第1インダクタを介して直列に接続された高圧側スイッチング素子及び低圧側スイッチング素子と、前記第1インダクタ及び前記低圧側スイッチング素子の接続点に一端が接続された第2インダクタと、前記低圧側スイッチング素子に並列に接続されたキャパシタとを有する2つの電圧変換回路、及び前記高圧側スイッチング素子を交互にオン/オフする制御部を備え、前記第2インダクタを互いに磁気相殺するようにコアに巻回して前記2つの電圧変換回路を並列に接続してある電圧変換装置における前記制御部で前記電圧変換回路に降圧変換させる制御方法であって、前記高圧側スイッチング素子をオンして前記第1インダクタ、前記第2インダクタ及び前記キャパシタによる共振電流を流す第1モードで動作させ、該第1モードで前記高圧側スイッチング素子の電流が所定の電流閾値より少ない場合、前記高圧側スイッチング素子をオフして前記低圧側スイッチング素子又は前記キャパシタに前記2インダクタの還流電流を流す第2モードで動作させ、該第2モードでの動作後に前記高圧側スイッチング素子をオンして前記第1モードへ移行させる。   A voltage step-down control method for a voltage conversion circuit according to one aspect of the present invention includes a high-voltage side switching element and a low-voltage side switching element connected in series via a first inductor, and a connection between the first inductor and the low-voltage side switching element. Two voltage conversion circuits having a second inductor having one end connected to the point, and a capacitor connected in parallel to the low-voltage side switching element, and a control unit for alternately turning on / off the high-voltage side switching element A control method in which the voltage conversion circuit is stepped down by the control unit in the voltage conversion device in which the second inductor is wound around a core so as to magnetically cancel each other and the two voltage conversion circuits are connected in parallel. The high-voltage side switching element is turned on to resonate by the first inductor, the second inductor, and the capacitor. When operating in a first mode for flowing a current, and the current of the high-voltage side switching element is less than a predetermined current threshold in the first mode, the high-voltage side switching element is turned off and the low-voltage side switching element or the capacitor is turned on 2. Operate in a second mode in which the return current of the inductor flows. After the operation in the second mode, the high-voltage side switching element is turned on to shift to the first mode.

本発明の一態様に係る電圧変換回路の昇圧制御方法は、第1インダクタを介して直列に接続された高圧側スイッチング素子及び低圧側スイッチング素子と、前記第1インダクタ及び前記低圧側スイッチング素子の接続点に一端が接続された第2インダクタと、前記低圧側スイッチング素子に並列に接続されたキャパシタとを有する2つの電圧変換回路、及び前記低圧側スイッチング素子を交互にオン/オフする制御部を備え、前記第2インダクタを互いに磁気相殺するようにコアに巻回して前記2つの電圧変換回路を並列に接続してある電圧変換装置における前記制御部で前記電圧変換回路に昇圧変換させる制御方法であって、前記低圧側スイッチング素子をオンして前記第2インダクタに電流を流す第1モードで動作させ、該第1モードでの動作後に前記低圧側スイッチング素子をオフして前記第1インダクタ、前記第2インダクタ及び前記キャパシタによる共振電流を流す第2モードで動作させ、該第2モードで前記低圧側スイッチング素子の電圧が所定の電圧閾値より低い場合、前記低圧側スイッチング素子をオンして前記第1モードへ移行させる。   According to one aspect of the present invention, there is provided a voltage control circuit boost control method comprising: a high-voltage side switching element and a low-voltage side switching element connected in series via a first inductor; and a connection between the first inductor and the low-voltage side switching element. Two voltage conversion circuits having a second inductor having one end connected to the point, and a capacitor connected in parallel to the low-voltage side switching element, and a control unit for alternately turning on / off the low-voltage side switching element A control method in which the voltage conversion circuit in the voltage conversion device in which the second inductor is wound around a core so as to magnetically cancel each other and the two voltage conversion circuits are connected in parallel to the voltage conversion circuit. The low-voltage side switching element is turned on to operate in a first mode in which current flows through the second inductor, and in the first mode, After the operation, the low-voltage side switching element is turned off to operate in a second mode in which a resonance current is flown by the first inductor, the second inductor, and the capacitor. In the second mode, the voltage of the low-voltage side switching element is a predetermined value When it is lower than the voltage threshold, the low-voltage side switching element is turned on to shift to the first mode.

本発明の一態様に係るコンピュータプログラムは、第1インダクタを介して直列に接続された高圧側スイッチング素子及び低圧側スイッチング素子と、前記第1インダクタ及び前記低圧側スイッチング素子の接続点に一端が接続された第2インダクタと、前記低圧側スイッチング素子に並列に接続されたキャパシタとを有する2つの電圧変換回路、及び前記高圧側スイッチング素子を交互にオン/オフする制御部を備え、前記第2インダクタを互いに磁気相殺するようにコアに巻回して前記2つの電圧変換回路を並列に接続してある電圧変換装置における前記制御部で前記電圧変換回路に降圧変換させるためのコンピュータプログラムであって、前記制御部に、前記高圧側スイッチング素子をオンして前記第1インダクタ、前記第2インダクタ及び前記キャパシタによる共振電流を流す第1モードで動作させるステップと、該第1モードで前記高圧側スイッチング素子の電流が所定の電流閾値より少ない場合、前記高圧側スイッチング素子をオフして前記低圧側スイッチング素子又は前記キャパシタに前記2インダクタの還流電流を流す第2モードで動作させるステップと、該第2モードでの動作後に前記高圧側スイッチング素子をオンして前記第1モードへ移行させるステップとを実行させる。   A computer program according to an aspect of the present invention has one end connected to a connection point between a high-voltage side switching element and a low-voltage side switching element connected in series via a first inductor, and the first inductor and the low-voltage side switching element. A second voltage conversion circuit having a second inductor and a capacitor connected in parallel to the low-voltage side switching element; and a control unit that alternately turns on and off the high-voltage side switching element, the second inductor Is a computer program for causing the voltage conversion circuit to perform step-down conversion in the control unit in the voltage conversion device in which the two voltage conversion circuits are connected in parallel so as to magnetically cancel each other. The controller turns on the high-voltage side switching element to turn on the first inductor and the second inductor. And a step of operating in a first mode in which a resonance current is caused to flow by the capacitor, and when the current of the high-voltage side switching element is less than a predetermined current threshold in the first mode, the high-voltage side switching element is turned off and the low-voltage side A step of operating in a second mode in which a return current of the two inductors is caused to flow through the switching element or the capacitor; and a step of turning on the high-voltage side switching element and shifting to the first mode after the operation in the second mode. Let it run.

本発明の一態様に係るコンピュータプログラムは、第1インダクタを介して直列に接続された高圧側スイッチング素子及び低圧側スイッチング素子と、前記第1インダクタ及び前記低圧側スイッチング素子の接続点に一端が接続された第2インダクタと、前記低圧側スイッチング素子に並列に接続されたキャパシタとを有する2つの電圧変換回路、及び前記低圧側スイッチング素子を交互にオン/オフする制御部を備え、前記第2インダクタを互いに磁気相殺するようにコアに巻回して前記2つの電圧変換回路を並列に接続してある電圧変換装置における前記制御部で前記電圧変換回路に昇圧変換させるためのコンピュータプログラムであって、前記制御部に、前記低圧側スイッチング素子をオンして前記第2インダクタに電流を流す第1モードで動作させるステップと、該第1モードでの動作後に前記低圧側スイッチング素子をオフして前記第1インダクタ、前記第2インダクタ及び前記キャパシタによる共振電流を流す第2モードで動作させるステップと、該第2モードで前記低圧側スイッチング素子の電圧が所定の電圧閾値より低い場合、前記低圧側スイッチング素子をオンして前記第1モードへ移行させるステップとを実行させる。   A computer program according to an aspect of the present invention has one end connected to a connection point between a high-voltage side switching element and a low-voltage side switching element connected in series via a first inductor, and the first inductor and the low-voltage side switching element. A second voltage conversion circuit having a second inductor and a capacitor connected in parallel to the low-voltage side switching element; and a control unit that alternately turns on and off the low-voltage side switching element. Is a computer program for causing the voltage conversion circuit to perform step-up conversion in the control unit in the voltage conversion device in which the two voltage conversion circuits are connected in parallel so as to magnetically cancel each other. The control unit turns on the low-voltage side switching element to flow a current through the second inductor. And operating in a second mode in which after the operation in the first mode, the low-voltage side switching element is turned off and a resonance current is generated by the first inductor, the second inductor, and the capacitor, When the voltage of the low-voltage side switching element is lower than a predetermined voltage threshold in the second mode, the step of turning on the low-voltage side switching element and shifting to the first mode is executed.

なお、本願は、このような特徴的な処理部及びステップを夫々備える電圧変換装置、電圧変換回路の降圧制御方法及び電圧変換回路の昇圧制御方法として実現したり、かかる特徴的な処理部に対応するステップをコンピュータに実行させるためのコンピュータプログラムとして実現したりすることができるだけでなく、電圧変換装置の一部又は全部を半導体集積回路として実現したり、電圧変換装置を含むその他のシステムとして実現したりすることができる。   The present application can be realized as a voltage conversion device, a voltage conversion circuit step-down control method, and a voltage conversion circuit step-up control method each including such a characteristic processing unit and step, and corresponds to such a characteristic processing unit. Not only can be realized as a computer program for causing a computer to execute the step, but also part or all of the voltage converter can be realized as a semiconductor integrated circuit, or can be realized as another system including the voltage converter. Can be.

上記によれば、互いに異なる位相で駆動されて並列に接続された電圧変換回路における2つのインダクタが巻回されたコアのサイズを低減することが可能となる。   According to the above, it is possible to reduce the size of the core around which the two inductors are wound in the voltage conversion circuit that is driven in different phases and connected in parallel.

実施形態1に係る電圧変換装置の構成例を示すブロック図である。1 is a block diagram illustrating a configuration example of a voltage conversion device according to a first embodiment. 実施形態1に係る電圧変換回路の降圧動作時における各部の波形の一例を示すタイミングチャートである。3 is a timing chart illustrating an example of waveforms of respective units during a step-down operation of the voltage conversion circuit according to the first embodiment. 実施形態1に係る電圧変換回路の降圧動作における状態D1の一例を示す説明図である。6 is an explanatory diagram illustrating an example of a state D1 in a step-down operation of the voltage conversion circuit according to the first embodiment. FIG. 実施形態1に係る電圧変換回路の降圧動作における状態D2の一例を示す説明図である。6 is an explanatory diagram illustrating an example of a state D2 in the step-down operation of the voltage conversion circuit according to the first embodiment. FIG. 実施形態1に係る電圧変換回路の降圧動作における状態D3の一例を示す説明図である。6 is an explanatory diagram illustrating an example of a state D3 in the step-down operation of the voltage conversion circuit according to the first embodiment. FIG. 実施形態1に係る電圧変換回路の降圧動作における状態D4の一例を示す説明図である。6 is an explanatory diagram illustrating an example of a state D4 in the step-down operation of the voltage conversion circuit according to the first embodiment. FIG. 実施形態1に係る電圧変換回路に降圧変換させるCPUの処理手順を示すフローチャートである。4 is a flowchart illustrating a processing procedure of a CPU that performs step-down conversion in the voltage conversion circuit according to the first embodiment. コアに巻回されたインダクタの等価回路を示す回路図である。It is a circuit diagram which shows the equivalent circuit of the inductor wound around the core. 漏れインダクタンスが2μHの場合のデューティ比とリップル電流との関係を示すグラフである。It is a graph which shows the relationship between a duty ratio in case leakage inductance is 2 microH, and a ripple current. 漏れインダクタンスが4μHの場合のデューティ比とリップル電流との関係を示すグラフである。It is a graph which shows the relationship between a duty ratio in case leakage inductance is 4 microH, and a ripple current. コア内を通ってインダクタと鎖交する磁束を説明するための説明図である。It is explanatory drawing for demonstrating the magnetic flux which links with an inductor through the inside of a core. 漏れインダクタンスが2μHの場合のデューティ比とリップル電流との関係を示すグラフである。It is a graph which shows the relationship between a duty ratio in case leakage inductance is 2 microH, and a ripple current. 漏れインダクタンスの低減前後におけるデューティ比とリップル電流との関係を示すグラフである。It is a graph which shows the relationship between the duty ratio before and behind reduction of leakage inductance, and a ripple current. 漏れインダクタンスの低減前後のリップル電流の波形を対比して示すグラフである。It is a graph which compares and shows the waveform of the ripple current before and behind reduction of leakage inductance. 実施形態2に係る電圧変換回路の昇圧動作における状態U1の一例を示す説明図である。FIG. 10 is an explanatory diagram illustrating an example of a state U1 in a boost operation of the voltage conversion circuit according to the second embodiment. 実施形態2に係る電圧変換回路の昇圧動作における状態U2の一例を示す説明図である。FIG. 10 is an explanatory diagram illustrating an example of a state U2 in the boosting operation of the voltage conversion circuit according to the second embodiment. 実施形態2に係る電圧変換回路の昇圧動作における状態U3の一例を示す説明図である。FIG. 10 is an explanatory diagram illustrating an example of a state U3 in the boosting operation of the voltage conversion circuit according to the second embodiment. 実施形態2に係る電圧変換回路の昇圧動作における状態U4の一例を示す説明図である。FIG. 10 is an explanatory diagram illustrating an example of a state U4 in the boosting operation of the voltage conversion circuit according to the second embodiment. 実施形態2に係る電圧変換回路の昇圧動作における状態U5の一例を示す説明図である。FIG. 10 is an explanatory diagram illustrating an example of a state U5 in the boosting operation of the voltage conversion circuit according to the second embodiment. 実施形態2に係る電圧変換回路の昇圧動作における状態U6の一例を示す説明図である。FIG. 10 is an explanatory diagram illustrating an example of a state U6 in the boosting operation of the voltage conversion circuit according to the second embodiment. 実施形態2に係る電圧変換回路に昇圧変換させるCPUの処理手順を示すフローチャートである。6 is a flowchart illustrating a processing procedure of a CPU that causes a voltage conversion circuit according to a second embodiment to perform step-up conversion.

[本発明の実施形態の説明]
最初に本発明の実施態様を列記して説明する。また、以下に記載する実施形態の少なくとも一部を任意に組み合わせてもよい。
[Description of Embodiment of the Present Invention]
First, embodiments of the present invention will be listed and described. Moreover, you may combine arbitrarily at least one part of embodiment described below.

(1)本発明の一態様に係る電圧変換装置は、第1インダクタを介して直列に接続された高圧側スイッチング素子及び低圧側スイッチング素子と、前記第1インダクタ及び前記低圧側スイッチング素子の接続点に一端が接続された第2インダクタと、前記低圧側スイッチング素子に並列に接続されたキャパシタとを有する2つの電圧変換回路、及び前記高圧側スイッチング素子を交互にオン/オフする制御部を備え、前記2つの電圧変換回路を並列に接続してある電圧変換装置であって、前記第2インダクタは、互いに磁気相殺するようにコアに巻回されており、前記制御部は、前記電圧変換回路に降圧変換させる場合、前記高圧側スイッチング素子をオンして前記第1インダクタ、前記第2インダクタ及び前記キャパシタによる共振電流を流す第1モードで動作させ、該第1モードで前記高圧側スイッチング素子の電流が所定の電流閾値より少ない場合、前記高圧側スイッチング素子をオフして前記低圧側スイッチング素子又は前記キャパシタに前記2インダクタの還流電流を流す第2モードで動作させ、該第2モードでの動作後に前記高圧側スイッチング素子をオンして前記第1モードへ移行させる。 (1) A voltage converter according to an aspect of the present invention includes a high-voltage switching element and a low-voltage switching element connected in series via a first inductor, and a connection point between the first inductor and the low-voltage switching element. Two voltage conversion circuits having a second inductor having one end connected to the low-voltage side switching element and a capacitor connected in parallel to the low-voltage side switching element, and a control unit that alternately turns on and off the high-voltage side switching element, In the voltage conversion device in which the two voltage conversion circuits are connected in parallel, the second inductor is wound around a core so as to magnetically cancel each other, and the control unit is connected to the voltage conversion circuit. In the case of step-down conversion, the high-voltage side switching element is turned on, and the resonance current generated by the first inductor, the second inductor, and the capacitor is changed. In the first mode, when the current of the high-voltage side switching element is smaller than a predetermined current threshold in the first mode, the high-voltage side switching element is turned off and the two inductors are connected to the low-voltage side switching element or the capacitor. The high-voltage side switching element is turned on after the operation in the second mode to shift to the first mode.

(7)本発明の一態様に係る電圧変換回路の降圧制御方法は、第1インダクタを介して直列に接続された高圧側スイッチング素子及び低圧側スイッチング素子と、前記第1インダクタ及び前記低圧側スイッチング素子の接続点に一端が接続された第2インダクタと、前記低圧側スイッチング素子に並列に接続されたキャパシタとを有する2つの電圧変換回路、及び前記高圧側スイッチング素子を交互にオン/オフする制御部を備え、前記第2インダクタを互いに磁気相殺するようにコアに巻回して前記2つの電圧変換回路を並列に接続してある電圧変換装置における前記制御部で前記電圧変換回路に降圧変換させる制御方法であって、前記高圧側スイッチング素子をオンして前記第1インダクタ、前記第2インダクタ及び前記キャパシタによる共振電流を流す第1モードで動作させ、該第1モードで前記高圧側スイッチング素子の電流が所定の電流閾値より少ない場合、前記高圧側スイッチング素子をオフして前記低圧側スイッチング素子又は前記キャパシタに前記2インダクタの還流電流を流す第2モードで動作させ、該第2モードでの動作後に前記高圧側スイッチング素子をオンして前記第1モードへ移行させる。 (7) A step-down control method for a voltage conversion circuit according to an aspect of the present invention includes a high-voltage side switching element and a low-voltage side switching element connected in series via a first inductor, the first inductor, and the low-voltage side switching. Two voltage conversion circuits having a second inductor having one end connected to the connection point of the elements, and a capacitor connected in parallel to the low-voltage side switching element, and control for alternately turning on / off the high-voltage side switching element A control unit in the voltage conversion device in which the two voltage conversion circuits are connected in parallel by winding the second inductor around the core so as to magnetically cancel each other. The high-voltage side switching element is turned on by the first inductor, the second inductor, and the capacitor. When operating in a first mode in which a resonance current flows, and when the current of the high-voltage side switching element is less than a predetermined current threshold in the first mode, the high-voltage side switching element is turned off and the low-voltage side switching element or the capacitor is turned off. The operation is performed in the second mode in which the reflux current of the two inductors flows, and after the operation in the second mode, the high-voltage side switching element is turned on to shift to the first mode.

(9)本発明の一態様に係るコンピュータプログラムは、第1インダクタを介して直列に接続された高圧側スイッチング素子及び低圧側スイッチング素子と、前記第1インダクタ及び前記低圧側スイッチング素子の接続点に一端が接続された第2インダクタと、前記低圧側スイッチング素子に並列に接続されたキャパシタとを有する2つの電圧変換回路、及び前記高圧側スイッチング素子を交互にオン/オフする制御部を備え、前記第2インダクタを互いに磁気相殺するようにコアに巻回して前記2つの電圧変換回路を並列に接続してある電圧変換装置における前記制御部で前記電圧変換回路に降圧変換させるためのコンピュータプログラムであって、前記制御部に、前記高圧側スイッチング素子をオンして前記第1インダクタ、前記第2インダクタ及び前記キャパシタによる共振電流を流す第1モードで動作させるステップと、該第1モードで前記高圧側スイッチング素子の電流が所定の電流閾値より少ない場合、前記高圧側スイッチング素子をオフして前記低圧側スイッチング素子又は前記キャパシタに前記2インダクタの還流電流を流す第2モードで動作させるステップと、該第2モードでの動作後に前記高圧側スイッチング素子をオンして前記第1モードへ移行させるステップとを実行させる。 (9) A computer program according to an aspect of the present invention is provided at a connection point of a high-voltage side switching element and a low-voltage side switching element connected in series via a first inductor, and the first inductor and the low-voltage side switching element. Two voltage conversion circuits having a second inductor having one end connected thereto, and a capacitor connected in parallel to the low-voltage side switching element, and a control unit for alternately turning on / off the high-voltage side switching element, A computer program for causing the voltage conversion circuit to step down the voltage conversion circuit in the voltage conversion device in which the second inductor is wound around a core so as to magnetically cancel each other and the two voltage conversion circuits are connected in parallel. Then, the control unit turns on the high-voltage side switching element to turn on the first inductor and the second inductor. A step of operating in a first mode in which a resonant current is flown by the inductor and the capacitor; and when the current of the high-voltage side switching element is less than a predetermined current threshold in the first mode, the high-voltage side switching element is turned off and the low voltage side Operating in a second mode in which a return current of the two inductors flows to the side switching element or the capacitor; and turning on the high-voltage side switching element after the operation in the second mode to shift to the first mode; Is executed.

本態様にあっては、並列に接続された電圧変換回路の夫々にて、高圧側スイッチング素子と、第1インダクタと、両端にキャパシタが接続された低圧側スイッチング素子とがこの順序で接続されており、第1インダクタ及び低圧側スイッチング素子の接続点に第2インダクタの一端が接続されている。2つの第2インダクタは互いに磁気相殺するようにコアに巻回されており、制御部が高圧側スイッチング素子を交互にオン/オフすることにより、2つの電圧変換回路の高圧側に入力された電圧が降圧されて低圧側に並列に出力される。   In this aspect, in each of the voltage conversion circuits connected in parallel, the high-voltage side switching element, the first inductor, and the low-voltage side switching element having capacitors connected to both ends are connected in this order. In addition, one end of the second inductor is connected to a connection point between the first inductor and the low-voltage side switching element. The two second inductors are wound around the core so as to magnetically cancel each other, and the control unit alternately turns on / off the high-voltage side switching elements, whereby the voltage input to the high-voltage side of the two voltage conversion circuits Is stepped down and output in parallel to the low pressure side.

制御部は、一方の電圧変換回路について、低圧側スイッチング素子をオフした状態で高圧側スイッチング素子をオンして第1インダクタ、第2インダクタ及びキャパシタによる共振電流を流す第1モードで動作させる。第1モードでは、共振電流がキャパシタに流入してキャパシタの電圧が上昇し始め、第2インダクタにエネルギーが蓄積される。   The control unit causes one of the voltage conversion circuits to operate in a first mode in which the high-voltage side switching element is turned on while the low-voltage side switching element is turned off and a resonance current is generated by the first inductor, the second inductor, and the capacitor. In the first mode, the resonance current flows into the capacitor, the capacitor voltage starts to rise, and energy is stored in the second inductor.

その後、共振電流が反転してキャパシタの電圧が低下し始め、高圧側スイッチング素子の電流が減少する。第1モードにて高圧側スイッチング素子の電流が所定の電流閾値より少なくなった場合、制御部は、高圧側スイッチング素子をオフして低圧側スイッチング素子又はキャパシタに第2インダクタの還流電流を流す第2モードで動作させる。その後、制御部は、第2モードにて高圧側スイッチング素子をオンして第1モードへ移行させる。   Thereafter, the resonance current is reversed, the voltage of the capacitor starts to decrease, and the current of the high-voltage side switching element decreases. In the first mode, when the current of the high-voltage side switching element becomes smaller than a predetermined current threshold, the control unit turns off the high-voltage side switching element and causes the return current of the second inductor to flow through the low-voltage side switching element or the capacitor. Operate in 2 mode. Then, a control part turns on a high voltage | pressure side switching element in 2nd mode, and makes it transfer to 1st mode.

上記の電流閾値は、例えば0A又は0Aに近い電流とすればよい。高圧側スイッチング素子の電流が比較的少ない場合に高圧側スイッチング素子がオフするので、高圧側スイッチング素子がオフするときの電圧×電流で表されるスイッチング損失が低減される。   The current threshold value may be, for example, 0 A or a current close to 0 A. Since the high voltage side switching element is turned off when the current of the high voltage side switching element is relatively small, the switching loss represented by the voltage × current when the high voltage side switching element is turned off is reduced.

制御部は、一方の電圧変換回路について上述の一連の降圧制御を周期的に行う間に、同じ周期の異なる位相で他方の電圧変換回路についても同様の降圧制御を行う。これにより、2つの電圧変換回路夫々の高圧側スイッチング素子が交互にオン/オフされる。   While the control unit periodically performs the above-described series of step-down control for one voltage conversion circuit, the control unit performs the same step-down control for the other voltage conversion circuit at a different phase in the same cycle. As a result, the high-voltage side switching elements of the two voltage conversion circuits are alternately turned on / off.

(2)本発明の一態様に係る電圧変換装置は、前記制御部は、前記低圧側スイッチング素子の電圧を検出するようにしてあり、前記第2モードで前記低圧側スイッチング素子の電圧が所定の電圧閾値より低い場合、前記低圧側スイッチング素子をオンし、該低圧側スイッチング素子をオフした後に前記高圧側スイッチング素子をオンすることが好ましい。 (2) In the voltage conversion device according to an aspect of the present invention, the control unit detects a voltage of the low-voltage side switching element, and the voltage of the low-voltage side switching element is a predetermined voltage in the second mode. When the voltage is lower than the voltage threshold, it is preferable to turn on the low-voltage side switching element, turn off the low-voltage side switching element, and then turn on the high-voltage side switching element.

本態様にあっては、制御部は、第2モードにおける低圧側スイッチング素子の電圧が所定の電圧閾値より低くなった場合、低圧側スイッチング素子を適宜の時間だけオンし、これをオフした後に高圧側スイッチング素子をオンして第1モードに移行させる。上記の電圧閾値は、例えば0V又は0Vに近い電圧とすればよい。低圧側スイッチング素子の電圧が比較的低い場合に低圧側スイッチング素子がオンするので、低圧側スイッチング素子がオンするときの電圧×電流で表されるスイッチング損失が低減される。   In this aspect, the control unit turns on the low-voltage side switching element for an appropriate time when the voltage of the low-voltage side switching element in the second mode becomes lower than the predetermined voltage threshold, and turns off the high-voltage side switching element after turning it off. The side switching element is turned on to shift to the first mode. The voltage threshold may be set to 0V or a voltage close to 0V, for example. Since the low voltage side switching element is turned on when the voltage of the low voltage side switching element is relatively low, the switching loss represented by the voltage × current when the low voltage side switching element is turned on is reduced.

(3)本発明の一態様に係る電圧変換装置は、第1インダクタを介して直列に接続された高圧側スイッチング素子及び低圧側スイッチング素子と、前記第1インダクタ及び前記低圧側スイッチング素子の接続点に一端が接続された第2インダクタと、前記低圧側スイッチング素子に並列に接続されたキャパシタとを有する2つの電圧変換回路、及び前記低圧側スイッチング素子を交互にオン/オフする制御部を備え、前記2つの電圧変換回路を並列に接続してある電圧変換装置であって、前記第2インダクタは、互いに磁気相殺するようにコアに巻回されており、前記制御部は、前記電圧変換回路に昇圧変換させる場合、前記低圧側スイッチング素子をオンして前記第2インダクタに電流を流す第1モードで動作させ、該第1モードでの動作後に前記低圧側スイッチング素子をオフして前記第1インダクタ、前記第2インダクタ及び前記キャパシタによる共振電流を流す第2モードで動作させ、該第2モードで前記低圧側スイッチング素子の電圧が所定の電圧閾値より低い場合、前記低圧側スイッチング素子をオンして前記第1モードへ移行させる。 (3) A voltage converter according to an aspect of the present invention includes a high-voltage switching element and a low-voltage switching element connected in series via a first inductor, and a connection point between the first inductor and the low-voltage switching element. Two voltage conversion circuits having a second inductor having one end connected to the low-voltage side switching element and a capacitor connected in parallel to the low-voltage side switching element, and a control unit that alternately turns on and off the low-voltage side switching element, In the voltage conversion device in which the two voltage conversion circuits are connected in parallel, the second inductor is wound around a core so as to magnetically cancel each other, and the control unit is connected to the voltage conversion circuit. When performing step-up conversion, the low-voltage side switching element is turned on to operate in the first mode in which current flows through the second inductor, and the operation in the first mode is performed. The low-voltage side switching element is turned off to operate in a second mode in which a resonance current is flown by the first inductor, the second inductor, and the capacitor, and the voltage of the low-voltage side switching element is a predetermined voltage in the second mode. When lower than the threshold value, the low-voltage side switching element is turned on to shift to the first mode.

(8)本発明の一態様に係る電圧変換回路の昇圧制御方法は、第1インダクタを介して直列に接続された高圧側スイッチング素子及び低圧側スイッチング素子と、前記第1インダクタ及び前記低圧側スイッチング素子の接続点に一端が接続された第2インダクタと、前記低圧側スイッチング素子に並列に接続されたキャパシタとを有する2つの電圧変換回路、及び前記低圧側スイッチング素子を交互にオン/オフする制御部を備え、前記第2インダクタを互いに磁気相殺するようにコアに巻回して前記2つの電圧変換回路を並列に接続してある電圧変換装置における前記制御部で前記電圧変換回路に昇圧変換させる制御方法であって、前記低圧側スイッチング素子をオンして前記第2インダクタに電流を流す第1モードで動作させ、該第1モードでの動作後に前記低圧側スイッチング素子をオフして前記第1インダクタ、前記第2インダクタ及び前記キャパシタによる共振電流を流す第2モードで動作させ、該第2モードで前記低圧側スイッチング素子の電圧が所定の電圧閾値より低い場合、前記低圧側スイッチング素子をオンして前記第1モードへ移行させる。 (8) A step-up control method for a voltage conversion circuit according to an aspect of the present invention includes a high-voltage side switching element and a low-voltage side switching element connected in series via a first inductor, the first inductor and the low-voltage side switching. Two voltage conversion circuits having a second inductor having one end connected to the connection point of the elements, and a capacitor connected in parallel to the low-voltage side switching element, and control for alternately turning on / off the low-voltage side switching element A control unit in the voltage conversion device in which the two voltage conversion circuits are connected in parallel by winding the second inductor around the core so as to magnetically cancel each other. A first mode in which the low-voltage side switching element is turned on to pass a current through the second inductor; After the operation in the switch, the low-voltage side switching element is turned off to operate in a second mode in which a resonance current from the first inductor, the second inductor, and the capacitor flows, and the voltage of the low-voltage side switching element in the second mode Is lower than a predetermined voltage threshold, the low-voltage side switching element is turned on to shift to the first mode.

(10)本発明の一態様に係るコンピュータプログラムは、第1インダクタを介して直列に接続された高圧側スイッチング素子及び低圧側スイッチング素子と、前記第1インダクタ及び前記低圧側スイッチング素子の接続点に一端が接続された第2インダクタと、前記低圧側スイッチング素子に並列に接続されたキャパシタとを有する2つの電圧変換回路、及び前記低圧側スイッチング素子を交互にオン/オフする制御部を備え、前記第2インダクタを互いに磁気相殺するようにコアに巻回して前記2つの電圧変換回路を並列に接続してある電圧変換装置における前記制御部で前記電圧変換回路に昇圧変換させるためのコンピュータプログラムであって、前記制御部に、前記低圧側スイッチング素子をオンして前記第2インダクタに電流を流す第1モードで動作させるステップと、該第1モードでの動作後に前記低圧側スイッチング素子をオフして前記第1インダクタ、前記第2インダクタ及び前記キャパシタによる共振電流を流す第2モードで動作させるステップと、該第2モードで前記低圧側スイッチング素子の電圧が所定の電圧閾値より低い場合、前記低圧側スイッチング素子をオンして前記第1モードへ移行させるステップとを実行させる。 (10) A computer program according to an aspect of the present invention provides a connection point between a high-voltage side switching element and a low-voltage side switching element connected in series via a first inductor, and the first inductor and the low-voltage side switching element. Two voltage conversion circuits having a second inductor having one end connected thereto and a capacitor connected in parallel to the low-voltage side switching element, and a controller for alternately turning on and off the low-voltage side switching element, A computer program for causing the voltage conversion circuit to perform step-up conversion by the control unit in the voltage conversion device in which the second voltage converter is wound around a core so as to magnetically cancel each other and the two voltage conversion circuits are connected in parallel. Then, the control unit turns on the low-voltage side switching element to pass a current through the second inductor. A step of operating in the first mode; and a step of operating in the second mode in which the low-voltage side switching element is turned off after the operation in the first mode and a resonance current is generated by the first inductor, the second inductor, and the capacitor. And, when the voltage of the low-voltage side switching element is lower than a predetermined voltage threshold in the second mode, the step of turning on the low-voltage side switching element and shifting to the first mode is executed.

本態様にあっては、並列に接続された電圧変換回路の夫々にて、高圧側スイッチング素子と、第1インダクタと、両端にキャパシタが接続された低圧側スイッチング素子とがこの順序で接続されており、第1インダクタ及び低圧側スイッチング素子の接続点に第2インダクタの一端が接続されている。2つの第2インダクタは互いに磁気相殺するようにコアに巻回されており、制御部が低圧側スイッチング素子を交互にオン/オフすることにより、2つの電圧変換回路の低圧側に入力された電圧が昇圧されて高圧側に並列に出力される。   In this aspect, in each of the voltage conversion circuits connected in parallel, the high-voltage side switching element, the first inductor, and the low-voltage side switching element having capacitors connected to both ends are connected in this order. In addition, one end of the second inductor is connected to a connection point between the first inductor and the low-voltage side switching element. The two second inductors are wound around the core so as to magnetically cancel each other, and the control unit alternately turns on / off the low-voltage side switching elements, whereby the voltage input to the low-voltage side of the two voltage conversion circuits Is boosted and output in parallel to the high voltage side.

制御部は、一方の電圧変換回路について、高圧側スイッチング素子をオフした状態で低圧側スイッチング素子をオンして第2インダクタに電流を流す第1モードで動作させる。これにより、第2インダクタにエネルギーが蓄積される。   The control unit causes the one voltage conversion circuit to operate in the first mode in which the low-voltage side switching element is turned on while the high-voltage side switching element is turned off and current is supplied to the second inductor. Thereby, energy is accumulated in the second inductor.

その後、制御部は、低圧側スイッチング素子をオフして第1インダクタ、第2インダクタ及びキャパシタによる共振電流を流す第2モードで動作させる。第2モードでは、低圧側スイッチング素子に流れていた電流は、先ず低圧側スイッチング素子に並列に接続されたキャパシタを通じて流れるようになり、キャパシタと第2インダクタとの共振電流が流れる。更にキャパシタの電圧が上昇し、且つ第1スイッチング素子が適宜導通することにより、第1インダクタ、第2インダクタ及びキャパシタによる共振電流が流れる。   Thereafter, the control unit turns off the low-voltage side switching element and operates in the second mode in which the resonance current is generated by the first inductor, the second inductor, and the capacitor. In the second mode, the current flowing through the low-voltage side switching element first flows through a capacitor connected in parallel to the low-voltage side switching element, and a resonance current between the capacitor and the second inductor flows. Furthermore, when the voltage of the capacitor rises and the first switching element is appropriately turned on, a resonance current flows through the first inductor, the second inductor, and the capacitor.

第2モードでは、共振によってキャパシタの電圧、即ち低圧側スイッチング素子の電圧が一旦上昇した後に低下する。第2モードにて低圧側スイッチング素子の電圧が所定の電圧閾値より低くなった場合、制御部は、低圧側スイッチング素子をオンして第1モードへ移行させる。上記の電圧閾値は、例えば0V又は0Vに近い電圧とすればよい。低圧側スイッチング素子の電圧が比較的低い場合に低圧側スイッチング素子がオンするので、低圧側スイッチング素子がオンするときの電圧×電流で表されるスイッチング損失が低減される。   In the second mode, the voltage of the capacitor, that is, the voltage of the low-voltage side switching element once increases due to resonance and then decreases. When the voltage of the low-voltage side switching element becomes lower than the predetermined voltage threshold in the second mode, the control unit turns on the low-voltage side switching element to shift to the first mode. The voltage threshold may be set to 0V or a voltage close to 0V, for example. Since the low voltage side switching element is turned on when the voltage of the low voltage side switching element is relatively low, the switching loss represented by the voltage × current when the low voltage side switching element is turned on is reduced.

制御部は、一方の電圧変換回路について上述の一連の昇圧制御を周期的に行う間に、同じ周期の異なる位相で他方の電圧変換回路についても同様の昇圧制御を行う。これにより、2つの電圧変換回路夫々の低圧側スイッチング素子が交互にオン/オフされる。   While the above-described series of boost control is periodically performed for one voltage conversion circuit, the control unit performs similar boost control for the other voltage conversion circuit at a different phase in the same cycle. As a result, the low-voltage side switching elements of the two voltage conversion circuits are alternately turned on / off.

(4)本発明の一態様に係る電圧変換装置は、前記制御部は、前記キャパシタの電圧を検出するようにしてあり、前記第2モードで前記キャパシタの電圧が第2の電圧閾値より高い場合、前記高圧側スイッチング素子をオンし、該高圧側スイッチング素子をオフした後に前記低圧側スイッチング素子をオンすることが好ましい。 (4) In the voltage conversion device according to one aspect of the present invention, the control unit detects the voltage of the capacitor, and the voltage of the capacitor is higher than a second voltage threshold in the second mode. It is preferable to turn on the low voltage side switching element after turning on the high voltage side switching element and turning off the high voltage side switching element.

本態様にあっては、制御部は、第2モードにおけるキャパシタの電圧が第2の電圧閾値より高い場合に、高圧側スイッチング素子をオンし、これをオフした後に低圧側スイッチング素子をオンして第1モードに移行させる。上記の第2の電圧閾値は、例えば、高圧側に出力すべき電圧とすればよい。これにより、オン抵抗が低い高圧側スイッチング素子を介して高圧側に電流が出力される。   In this aspect, when the voltage of the capacitor in the second mode is higher than the second voltage threshold, the control unit turns on the high voltage side switching element and turns off the low voltage side switching element after turning it off. Transition to the first mode. The second voltage threshold may be a voltage to be output to the high voltage side, for example. Thereby, a current is output to the high voltage side through the high voltage side switching element having a low on-resistance.

(5)本発明の一態様に係る電圧変換装置は、前記第2インダクタは、結合係数が−0.99以上、且つ−0.78以下の範囲内にあることが好ましい。 (5) In the voltage converter according to one aspect of the present invention, it is preferable that the second inductor has a coupling coefficient in the range of −0.99 or more and −0.78 or less.

本態様にあっては、第2インダクタは、漏れインダクタンスと密接に関係する結合係数kが−0.99≦k≦−0.78の範囲内にある。
これにより、高圧側又は低圧側スイッチング素子をオンするデューティ比が比較的広範囲に変化する場合であっても、第2インダクタのリップル電流を増加させない範囲で、kが0のときの自己インダクタンスより小さい漏れインダクタンスを有する第2インダクタが適用できる。
In this embodiment, the second inductor has a coupling coefficient k closely related to the leakage inductance in the range of −0.99 ≦ k ≦ −0.78.
As a result, even when the duty ratio for turning on the high-voltage side or low-voltage side switching element changes in a relatively wide range, it is smaller than the self-inductance when k is 0 in a range where the ripple current of the second inductor is not increased. A second inductor having a leakage inductance can be applied.

(6)本発明の一態様に係る電圧変換装置は、前記2つの電圧変換回路の組をN組(Nは自然数)備え、各組の電圧変換回路同士を並列に接続してあり、前記制御部は、各組の電圧変換回路の一方又は他方の低圧側スイッチング素子をπ/Nずつ異なる位相でオン/オフすることが好ましい。 (6) A voltage conversion device according to an aspect of the present invention includes N sets (N is a natural number) of the two voltage conversion circuits, the voltage conversion circuits of each set are connected in parallel, and the control The unit preferably turns on / off one or the other low-voltage side switching element of each set of voltage conversion circuits with a phase different by π / N.

本態様にあっては、制御部がN組の電圧変換回路夫々に含まれる2つの低圧側スイッチング素子を位相差πで交互にオン/オフすると共に、2つの低圧側スイッチング素子の何れについてもπ/Nずつ異なる位相でオン/オフする。
これにより、スイッチング損失がN組の電圧変換回路に均等に分散されると共に、出力に含まれるリップル電流が1/Nに低減される。
In this aspect, the control unit alternately turns on / off the two low-voltage side switching elements included in each of the N sets of voltage conversion circuits with a phase difference of π, and π for any of the two low-voltage side switching elements. / N Turns on / off at different phases.
As a result, the switching loss is evenly distributed to the N sets of voltage conversion circuits, and the ripple current included in the output is reduced to 1 / N.

[本発明の実施形態の詳細]
本発明の実施形態に係る電圧変換装置、電圧変換回路の降圧制御方法、電圧変換回路の昇圧制御方法及びコンピュータプログラムの具体例を、以下に図面を参照しつつ説明する。なお、本発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。また、各実施形態で記載されている技術的特徴は、お互いに組み合わせることが可能である。
[Details of the embodiment of the present invention]
Specific examples of a voltage conversion device, a step-down control method for a voltage conversion circuit, a step-up control method for a voltage conversion circuit, and a computer program according to embodiments of the present invention will be described below with reference to the drawings. In addition, this invention is not limited to these illustrations, is shown by the claim, and intends that all the changes within the meaning and range equivalent to a claim are included. In addition, the technical features described in each embodiment can be combined with each other.

(実施形態1)
図1は、実施形態1に係る電圧変換装置の構成例を示すブロック図である。図中1及び2は、高圧側の端子H,Gから供給された電圧を降圧して低圧側の端子L,Gから並列に出力する電圧変換回路であり、電圧変換装置は、電圧変換回路1及び2と、該電圧変換回路1及び2による電圧の変換を制御する制御部5とを備える。端子H,G間にはキャパシタ41が接続されており、例えばリチウムイオン電池等の比較的高圧のバッテリが外部に接続される。端子L,G間にはキャパシタ42が接続されており、例えば鉛蓄電池等の比較的低圧のバッテリが外部に接続される。電圧変換装置は、端子L,Gから供給された電圧を昇圧して端子H,Gから並列に出力する昇圧動作が可能であるが、昇圧動作については後述する実施形態2で説明する。
(Embodiment 1)
FIG. 1 is a block diagram illustrating a configuration example of the voltage conversion apparatus according to the first embodiment. In the figure, reference numerals 1 and 2 denote voltage conversion circuits that step down the voltage supplied from the high-voltage side terminals H and G and output the voltage from the low-voltage side terminals L and G in parallel. And 2 and a control unit 5 that controls voltage conversion by the voltage conversion circuits 1 and 2. A capacitor 41 is connected between the terminals H and G, and a relatively high voltage battery such as a lithium ion battery is connected to the outside. A capacitor 42 is connected between the terminals L and G, and a relatively low voltage battery such as a lead storage battery is connected to the outside. The voltage converter can perform a boosting operation that boosts the voltage supplied from the terminals L and G and outputs the boosted voltage in parallel from the terminals H and G. The boosting operation will be described in a second embodiment to be described later.

電圧変換回路1(又は2)は、第1インダクタL11(又はL21)を介して端子H,G間に直列に接続された高圧側スイッチング素子Q11(又はQ21)及び低圧側SWスイッチング素子(以下、高圧側及び低圧側スイッチング素子を単にSW素子ともいう)Q12(又はQ22)と、第1インダクタL11(又はL21)及びSW素子Q12(又はQ22)の接続点に一端が接続された第2インダクタ(以下第1及び第2インダクタを単にインダクタという)L12(又はL22)と、SW素子Q12(又はQ22)の両端に接続されたキャパシタC1(又はC2)とを有する。インダクタL12及びL22は、互いに磁気相殺するようにコア3に巻回されており、他端が端子Lに接続されている。本実施形態1では、インダクタL11(又はL21)、インダクタL12(又はL22)及び
キャパシタC1夫々の定数が0.2μH、3.4μH(但し、後述するkが0の場合)及び350nFである。
The voltage conversion circuit 1 (or 2) includes a high-voltage side switching element Q11 (or Q21) and a low-voltage side SW switching element (hereinafter referred to as “the low-voltage side SW switching element”) connected in series between the terminals H and G via the first inductor L11 (or L21). The high-voltage side and low-voltage side switching elements are also simply referred to as SW elements) Q12 (or Q22), and a second inductor having one end connected to the connection point of the first inductor L11 (or L21) and SW element Q12 (or Q22) ( Hereinafter, the first and second inductors are simply referred to as inductors) L12 (or L22), and a capacitor C1 (or C2) connected to both ends of the SW element Q12 (or Q22). The inductors L12 and L22 are wound around the core 3 so as to cancel each other magnetically, and the other end is connected to the terminal L. In the first embodiment, the constants of the inductor L11 (or L21), the inductor L12 (or L22), and the capacitor C1 are 0.2 μH, 3.4 μH (provided that k described later is 0) and 350 nF, respectively.

SW素子Q11(又はQ21)は、ドレインが端子Hに接続されており、ゲートが制御部5に接続されている。SW素子Q12(又はQ22)は、ソースが端子Gに接続されており、ゲートが制御部5に接続されている。ここでのSW素子は、Nチャネル型のMOSFET(Metal Oxide Semiconductor Field Effect Transistor)であるが、これに限定されるものではなく、例えばバイポーラトランジスタ、IGBT(Insulated Gate Bipolar Transistor)等の他のスイッチング素子であってもよい。   The SW element Q11 (or Q21) has a drain connected to the terminal H and a gate connected to the control unit 5. The SW element Q12 (or Q22) has a source connected to the terminal G and a gate connected to the control unit 5. Here, the SW element is an N-channel MOSFET (Metal Oxide Field Effect Transistor), but is not limited to this, and other switching elements such as a bipolar transistor, an IGBT (Insulated Gate Bipolar Transistor), and the like. It may be.

電圧変換回路1(又は2)は、更に、SW素子Q11(又はQ21)及びインダクタL11(又はL21)の接続点にドレインが接続されたSW素子Q13(又はQ23)を有する。SW素子Q13(又はQ23)は、ソースが端子Gに接続されており、ゲートが制御部5に接続されている。本実施形態1では、SW素子Q13及びQ23夫々を、アノードが端子Gに接続されたダイオードに置き換えてもよい。   The voltage conversion circuit 1 (or 2) further includes a SW element Q13 (or Q23) having a drain connected to a connection point between the SW element Q11 (or Q21) and the inductor L11 (or L21). The SW element Q13 (or Q23) has a source connected to the terminal G and a gate connected to the control unit 5. In the first embodiment, each of the SW elements Q13 and Q23 may be replaced with a diode whose anode is connected to the terminal G.

制御部5は、不図示のCPU(Central Processing Unit)を有し、例えば予めROM(Read Only Memory)に記憶された制御プログラムに従って各部の動作を制御すると共に、入出力、演算等の処理を行う。CPUによる各処理の手順を定めたコンピュータプログラムを、不図示の手段を用いて予めRAM(Random Access Memory)にロードし、ロードされたコンピュータプログラムをCPUで実行するようにしてもよいし、制御部5を専用のハードウェア回路で構成してもよい。   The control unit 5 includes a CPU (Central Processing Unit) (not shown), and controls the operation of each unit according to a control program stored in advance in a ROM (Read Only Memory), and performs processing such as input / output and calculation. . A computer program that defines the procedure of each process by the CPU may be loaded in advance into a RAM (Random Access Memory) using means (not shown), and the loaded computer program may be executed by the CPU. 5 may be configured by a dedicated hardware circuit.

制御部5は、SW素子Q11及びQ21夫々のゲートに位相がπだけ異なる駆動信号を与えることにより、SW素子Q11及びQ21を交互にオン/オフする。制御部5は、また、キャパシタC1及びC2夫々の電圧(即ち、SW素子Q12及びQ22のドレインの電圧)を検出し、これらの検出結果に基づいて、SW素子Q12及びQ22を適時オン/オフする。本実施形態1では、SW素子Q11及びQ21のスイッチング周波数が200kHzである。   The controller 5 alternately turns on / off the SW elements Q11 and Q21 by giving drive signals having phases different by π to the gates of the SW elements Q11 and Q21. The control unit 5 also detects the voltages of the capacitors C1 and C2 (that is, the voltages at the drains of the SW elements Q12 and Q22), and turns on / off the SW elements Q12 and Q22 as appropriate based on the detection results. . In the first embodiment, the switching frequency of the SW elements Q11 and Q21 is 200 kHz.

図2は、実施形態1に係る電圧変換回路1の降圧動作時における各部の波形の一例を示すタイミングチャートである。図2に示す5つのタイミングチャートは、何れも同一の時間軸(t)を横軸にしてあり、図の上段から順に、SW素子Q11、インダクタL11、キャパシタC1、SW素子Q12及びインダクタL12の電圧及び電流波形を示す。図中の太い実線は電圧を示し、細い実線は電流を示す。特にSW素子Q11及びQ12については、ゲートに印加される制御電圧を破線で示してある。本実施形態1では、端子Hから端子Lに向かう方向を、インダクタL11、インダクタL12及びSW素子Q11の電流の向きとする。   FIG. 2 is a timing chart showing an example of the waveform of each part during the step-down operation of the voltage conversion circuit 1 according to the first embodiment. The five timing charts shown in FIG. 2 all have the same time axis (t) as the horizontal axis, and the voltages of the SW element Q11, the inductor L11, the capacitor C1, the SW element Q12, and the inductor L12 are sequentially shown from the top in the figure. And the current waveform. The thick solid line in the figure indicates the voltage, and the thin solid line indicates the current. In particular, for the SW elements Q11 and Q12, the control voltage applied to the gate is indicated by a broken line. In the first embodiment, the direction from the terminal H to the terminal L is the current direction of the inductor L11, the inductor L12, and the SW element Q11.

以下では、図2に示す状態D1からD4における電圧変換回路1の降圧動作について状態毎に説明する。
図3は、実施形態1に係る電圧変換回路1の降圧動作における状態D1の一例を示す説明図である。状態D1は第1モードに対応する。制御部5は、SW素子Q12をオフした状態でSW素子Q11をオンすることにより、電圧変換回路1を、インダクタL11、インダクタL12及びキャパシタC1に正弦波状の共振電流を流す第1モードで動作させる。第1モードでは、端子HからSW素子Q11及びインダクタL11を介して電流が流入し、インダクタL12を介して端子Lから電流が流出する。
Hereinafter, the step-down operation of the voltage conversion circuit 1 in the states D1 to D4 illustrated in FIG. 2 will be described for each state.
FIG. 3 is an explanatory diagram illustrating an example of a state D1 in the step-down operation of the voltage conversion circuit 1 according to the first embodiment. State D1 corresponds to the first mode. The control unit 5 operates the voltage conversion circuit 1 in the first mode in which a sinusoidal resonance current flows through the inductor L11, the inductor L12, and the capacitor C1 by turning on the SW element Q11 with the SW element Q12 turned off. . In the first mode, current flows from the terminal H via the SW element Q11 and the inductor L11, and current flows from the terminal L via the inductor L12.

図3に示す状態D1では、正弦波状に上昇するキャパシタC1の電圧が端子H,G間の電圧より低い間、インダクタL11の電流が正弦波状に増加し続け、キャパシタC1の電圧が端子H,G間の電圧より高くなった後は、インダクタL11の電流が減少に転じる。この間、インダクタL11の電圧は正弦波状に低下し続ける。状態D1の間、キャパシタC1の電圧は時間の経過と共に上昇し続ける。   In the state D1 shown in FIG. 3, while the voltage of the capacitor C1 that rises in a sine wave is lower than the voltage between the terminals H and G, the current in the inductor L11 continues to increase in a sine wave, and the voltage of the capacitor C1 changes to the terminals H and G. After becoming higher than the voltage between, the current of the inductor L11 starts to decrease. During this time, the voltage of the inductor L11 continues to decrease in a sine wave shape. During the state D1, the voltage of the capacitor C1 continues to rise with time.

図4は、実施形態1に係る電圧変換回路1の降圧動作における状態D2の一例を示す説明図である。状態D2も第1モードに対応する。図3に示す状態D1でキャパシタC1に流れる共振電流の向きが逆転して、キャパシタC1の電圧が上昇から低下に転じた場合、電圧変換回路1が状態D2となる。状態D2では、キャパシタC1の正弦波状の放電電流がインダクタL12を介して端子L側に流れる。キャパシタC1の電圧が端子H,G間の電圧より高い間は、インダクタL11の電流が減少し続ける。   FIG. 4 is an explanatory diagram illustrating an example of a state D2 in the step-down operation of the voltage conversion circuit 1 according to the first embodiment. State D2 also corresponds to the first mode. When the direction of the resonance current flowing in the capacitor C1 is reversed in the state D1 shown in FIG. 3 and the voltage of the capacitor C1 changes from rising to lowering, the voltage conversion circuit 1 becomes the state D2. In the state D2, a sinusoidal discharge current of the capacitor C1 flows to the terminal L side through the inductor L12. While the voltage of the capacitor C1 is higher than the voltage between the terminals H and G, the current of the inductor L11 continues to decrease.

図5は、実施形態1に係る電圧変換回路1の降圧動作における状態D3の一例を示す説明図である。状態D3は第2モードに対応する。図4に示す状態D2において、SW素子Q11及びインダクタL11に流れる正弦波状の電流が0A又は0Aに近い電流閾値より少なくなった場合、制御部5がSW素子Q11をオフすることにより、電圧変換回路1が状態D3となる。これにより、SW素子Q11の電流が比較的少ない間にSW素子Q11がオフするため、SW素子Q11のスイッチング損失が低減される。状態D3では、当初、インダクタL12の還流電流がキャパシタC1に流れる。   FIG. 5 is an explanatory diagram illustrating an example of a state D3 in the step-down operation of the voltage conversion circuit 1 according to the first embodiment. State D3 corresponds to the second mode. In the state D2 shown in FIG. 4, when the sinusoidal current flowing in the SW element Q11 and the inductor L11 becomes less than 0A or a current threshold value close to 0A, the control unit 5 turns off the SW element Q11, thereby causing the voltage conversion circuit. 1 becomes state D3. Thereby, since the SW element Q11 is turned off while the current of the SW element Q11 is relatively small, the switching loss of the SW element Q11 is reduced. In the state D3, initially, the return current of the inductor L12 flows through the capacitor C1.

状態D2でインダクタL11の電流が0A又は0Aに近い電流になる時点は、インダクタL11,L12、キャパシタC1等の定数から推定することが可能であるが、電流センサでインダクタL11の電流を検出するようにしてもよい。   The time point at which the current of the inductor L11 becomes 0A or close to 0A in the state D2 can be estimated from constants such as the inductors L11 and L12 and the capacitor C1, but the current sensor detects the current of the inductor L11. It may be.

状態D2でインダクタL11の電流が0Aに近い電流になる前に制御部5がSW素子Q11をオフした場合、インダクタL11にサージ電圧が発生することがある。一方、本実施形態1ではSW素子Q11及びインダクタL11の接続点と端子Gとの間にSW素子Q13が接続されている。このため、SW素子Q11がオフする前にインダクタL11に流れていた電流は、引き続きSW素子Q13の寄生ダイオードに流れてサージ電圧が抑制される。制御部5は、SW素子Q11をオフしたときから適宜の時点までSW素子Q13を積極的にオンしてもよい。   If the control unit 5 turns off the SW element Q11 before the current of the inductor L11 becomes close to 0 A in the state D2, a surge voltage may be generated in the inductor L11. On the other hand, in the first embodiment, the SW element Q13 is connected between the connection point of the SW element Q11 and the inductor L11 and the terminal G. For this reason, the current flowing through the inductor L11 before the SW element Q11 is turned off continues to flow through the parasitic diode of the SW element Q13, and the surge voltage is suppressed. The control unit 5 may positively turn on the SW element Q13 from when the SW element Q11 is turned off to an appropriate time.

図6は、実施形態1に係る電圧変換回路1の降圧動作における状態D4の一例を示す説明図である。図5に示す状態D3において、キャパシタC1及びSW素子Q12の電圧が所定の電圧閾値より低くなった後に、制御部5がSW素子Q12をオンすることにより、電圧変換回路1が状態D4となる。これにより、インダクタL12の還流電流が、オン抵抗の低いSW素子Q12に流れる。また、SW素子Q12の電圧が比較的低い間にSW素子Q12がオンするため、SW素子Q12のスイッチング損失が低減される。   FIG. 6 is an explanatory diagram illustrating an example of a state D4 in the step-down operation of the voltage conversion circuit 1 according to the first embodiment. In the state D3 shown in FIG. 5, after the voltage of the capacitor C1 and the SW element Q12 becomes lower than a predetermined voltage threshold, the control unit 5 turns on the SW element Q12, so that the voltage conversion circuit 1 becomes the state D4. Thereby, the return current of the inductor L12 flows through the SW element Q12 having a low on-resistance. Further, since the SW element Q12 is turned on while the voltage of the SW element Q12 is relatively low, the switching loss of the SW element Q12 is reduced.

状態D4で端子H,Gからの入力電圧に対する端子L,Gへの出力電圧の降圧比に応じた適宜の時間が経過した場合、制御部5がSW素子Q12をオフした後にSW素子Q11をオンすることにより、電圧変換回路1が図3に示す状態D1となる。このようにして、状態D1からD4までの状態遷移が繰り返される。   In the state D4, when an appropriate time corresponding to the step-down ratio of the output voltage to the terminals L and G with respect to the input voltage from the terminals H and G has elapsed, the control unit 5 turns on the SW element Q11 after turning off the SW element Q12. As a result, the voltage conversion circuit 1 enters the state D1 shown in FIG. In this way, the state transition from state D1 to state D4 is repeated.

以下では、上述した制御部5の動作を、それを示すフローチャートを用いて説明する。以下に示す処理は、不図示のROMに予め格納されている制御プログラムに従って、不図示のCPUにより実行される。
図7は、実施形態1に係る電圧変換回路1に降圧変換させるCPUの処理手順を示すフローチャートである。図7に手順を示す処理は、電圧変換装置に降圧変換を開始させる場合に起動される。
Below, operation | movement of the control part 5 mentioned above is demonstrated using the flowchart which shows it. The processing shown below is executed by a CPU (not shown) according to a control program stored in advance in a ROM (not shown).
FIG. 7 is a flowchart illustrating a processing procedure of the CPU that causes the voltage conversion circuit 1 according to the first embodiment to perform step-down conversion. The process whose procedure is shown in FIG. 7 is activated when the voltage converter starts step-down conversion.

図7の処理が起動された場合、CPUは、低圧側スイッチング素子Q12をオフする(S11)と共に、高圧側スイッチング素子Q11をオンして(S12)、インダクタL11,L12とキャパシタC1とで共振させる(S13)。これにより、電圧変換回路1を第1モードで動作させる。次いで、CPUは、高圧側スイッチング素子Q11の電流を推定して、推定した電流が所定の電流閾値より少ないか否かを判定し(S14)、少なくない場合(S14:NO)、電流閾値より少なくなるまで待機する。   When the process of FIG. 7 is started, the CPU turns off the low-voltage side switching element Q12 (S11) and turns on the high-voltage side switching element Q11 (S12) to resonate between the inductors L11 and L12 and the capacitor C1. (S13). As a result, the voltage conversion circuit 1 is operated in the first mode. Next, the CPU estimates the current of the high-voltage side switching element Q11 and determines whether or not the estimated current is less than a predetermined current threshold (S14). If not less (S14: NO), the CPU is less than the current threshold. Wait until

高圧側スイッチング素子Q11の電流が所定の電流閾値より少ない場合(S14:YES)、CPUは、高圧側スイッチング素子Q11をオフして(S15)、電圧変換回路1を第2モードで動作させる。これにより、インダクタL12の還流電流をキャパシタC1又は低圧側スイッチング素子Q12に流す(S16)ようにさせる。次いで、CPUは、低圧側スイッチング素子Q12の電圧を検出して、検出した電圧が所定の電圧閾値より低いか否かを判定し(S17)、低くない場合(S17:NO)、電圧閾値より低くなるまで待機する。   When the current of the high-voltage side switching element Q11 is smaller than the predetermined current threshold (S14: YES), the CPU turns off the high-voltage side switching element Q11 (S15) and operates the voltage conversion circuit 1 in the second mode. This causes the return current of the inductor L12 to flow through the capacitor C1 or the low-voltage side switching element Q12 (S16). Next, the CPU detects the voltage of the low-voltage side switching element Q12 and determines whether or not the detected voltage is lower than a predetermined voltage threshold (S17). If not lower (S17: NO), it is lower than the voltage threshold. Wait until

低圧側スイッチング素子Q12の電圧が所定の電圧閾値より低い場合(S17:YES)、CPUは、低圧側スイッチング素子Q12をオンする(S18)。次いで、CPUは、降圧比に応じた時間だけ待機した(S19)後、降圧変換を終了させるか否かを判定し(S20)、終了させない場合(S20:NO)、電圧変換回路1を第1モードに移行させるために、ステップS11に処理を移す。一方、降圧変換を終了させる場合(S20:YES)、CPUは、低圧側スイッチング素子Q12をオフした(S21)後に図7の処理を終了する。   When the voltage of the low voltage side switching element Q12 is lower than the predetermined voltage threshold (S17: YES), the CPU turns on the low voltage side switching element Q12 (S18). Next, after waiting for a time corresponding to the step-down ratio (S19), the CPU determines whether or not to end the step-down conversion (S20). If not (S20: NO), the voltage conversion circuit 1 is set to the first. In order to shift to the mode, the process proceeds to step S11. On the other hand, when ending the step-down conversion (S20: YES), the CPU ends the process of FIG. 7 after turning off the low-voltage side switching element Q12 (S21).

次に、インダクタL12及びL22に流れるリップル電流(以下、混乱のない限り単にリップル電流という)について、図1及び2並びに後述する他の図面を用いて説明する。インダクタL12及びL22夫々に流れる電流の変動成分がリップル電流である。図2に示す各信号の周期をTとした場合、制御部5は、電圧変換回路1に対する図7の降圧制御を、電圧変換回路2についてもT/2だけ遅らせて交互に実行する。つまり、SW素子Q11及びQ21をオン/オフする駆動信号は互いに位相がπだけずれている。   Next, a ripple current flowing through the inductors L12 and L22 (hereinafter, simply referred to as a ripple current unless otherwise confused) will be described with reference to FIGS. 1 and 2 and other drawings described later. The fluctuation component of the current flowing through each of the inductors L12 and L22 is a ripple current. When the period of each signal shown in FIG. 2 is T, the control unit 5 alternately executes the step-down control of FIG. 7 for the voltage conversion circuit 1 with a delay of T / 2 for the voltage conversion circuit 2 as well. That is, the drive signals for turning on / off the SW elements Q11 and Q21 are out of phase with each other by π.

電圧変換回路1でSW素子Q11がオンすることにより、インダクタL12の電流が状態D1の途中から概ね状態D2にかけて(以下、この期間を第1期間という)増加する。この第1期間にインダクタL12に流れる電流を打ち消すようにインダクタL22に電流が誘起されるため、同じ第1期間にインダクタL22の電流も増加する。増加した電流は、キャパシタ42及び外部のバッテリ(不図示)と、キャパシタC2又はSW素子Q22とを介してインダクタL22に還流する。   When the SW element Q11 is turned on in the voltage conversion circuit 1, the current in the inductor L12 increases from the middle of the state D1 to the state D2 (hereinafter, this period is referred to as a first period). Since a current is induced in the inductor L22 so as to cancel the current flowing through the inductor L12 during the first period, the current of the inductor L22 also increases during the same first period. The increased current flows back to the inductor L22 via the capacitor 42 and an external battery (not shown) and the capacitor C2 or the SW element Q22.

同様に、電圧変換回路2でSW素子Q21がオンすることにより、インダクタL22の電流が上記第1期間からT/2だけ遅れた第2期間に増加する。この第2期間にインダクタL22に流れる電流を打ち消すようにインダクタL12に電流が誘起されるため、同じ第2期間にインダクタL12の電流も増加する。このため、図2に示すインダクタL12の電流が、T/2周期で増減を繰り返すこととなる。   Similarly, when the SW element Q21 is turned on in the voltage conversion circuit 2, the current in the inductor L22 increases in the second period delayed by T / 2 from the first period. Since a current is induced in the inductor L12 so as to cancel the current flowing through the inductor L22 in the second period, the current in the inductor L12 also increases in the same second period. For this reason, the current of the inductor L12 shown in FIG. 2 repeatedly increases and decreases in the T / 2 period.

ここで、インダクタL12及びL22の漏れインダクタンスについて説明する。
図8は、コア3に巻回されたインダクタL12及びL22の等価回路を示す回路図である。インダクタL12及びL22夫々の自己インダクタンスをL1及びL2とし、インダクタL12及びL22間の結合係数をkとする。これを等価回路に展開すると、インダクタL12及びL22は、漏れインダクタンスLe1及Le2に対応するインダクタ31及び32の一端と、相互インダクタンスMに対応するインダクタ33の一端とが接続された三端子回路で表される。Le1及びLe2の夫々は以下の式(1)及び(2)で表される。
Here, the leakage inductance of the inductors L12 and L22 will be described.
FIG. 8 is a circuit diagram showing an equivalent circuit of the inductors L12 and L22 wound around the core 3. As shown in FIG. The self-inductances of the inductors L12 and L22 are L1 and L2, respectively, and the coupling coefficient between the inductors L12 and L22 is k. When this is developed into an equivalent circuit, the inductors L12 and L22 are represented by a three-terminal circuit in which one end of the inductors 31 and 32 corresponding to the leakage inductances Le1 and Le2 and one end of the inductor 33 corresponding to the mutual inductance M are connected. Is done. Each of Le1 and Le2 is represented by the following formulas (1) and (2).

Le1=(1−k)L1・・・・・・・・・・・・・・・・・・・・・・(1)
Le2=(1−k)L2・・・・・・・・・・・・・・・・・・・・・・(2)
Le1 = (1-k) L1 (1)
Le2 = (1-k) L2 (2)

結合係数kと、相互インダクタンスMとは同符号で定義され、k及びMが正であるか負であるかの違いは、インダクタL12及びL22間の磁気結合の方向に依存する。一般的には磁気結合の方向性に関わらず、kの符号を正として定義することが多いため、以下ではkが0又は正の数で表されるものと仮に定めて説明する。実際にはkが0又は負の数で表されるべきものであることが、インダクタL12及びL22夫々の一端に付与されたドット記号により、互いの磁気結合の方向が逆であることが示されていることによって明らかとなる。   The coupling coefficient k and the mutual inductance M are defined with the same sign, and the difference between k and M being positive or negative depends on the direction of magnetic coupling between the inductors L12 and L22. In general, the sign of k is often defined as positive regardless of the direction of magnetic coupling. Therefore, the following description will be made assuming that k is represented by 0 or a positive number. The fact that k should be represented by 0 or a negative number indicates that the direction of the magnetic coupling with each other is reversed by the dot symbol given to one end of each of the inductors L12 and L22. It becomes clear by doing.

より具体的に言えば、互いに結合する2つのインダクタにてドット記号が付与された夫々の一端に電流が流入する場合に、互いに磁束を強め合う(又は弱め合う)ときは、相互インダクタンスMの符号が正(又は負)であると定義される。よって、図1に示すインダクタL12及びL22間の結合係数k及び相互インダクタンスMの符号が正であると定めた場合、インダクタL12及びL22の一端に電流が流入したときに互いの磁束を弱め合うことが図から把握されるため、インダクタL12及びL22における互いの磁気結合の方向が逆であることが明らかとなる。   More specifically, when current flows into one end of each of the two inductors coupled to each other to which the dot symbol is given, when the magnetic flux is strengthened (or weakened), the sign of the mutual inductance M Is defined as positive (or negative). Therefore, when it is determined that the sign of the coupling coefficient k and the mutual inductance M between the inductors L12 and L22 shown in FIG. 1 is positive, the mutual magnetic flux is weakened when current flows into one end of the inductors L12 and L22. Is understood from the figure, it becomes clear that the directions of mutual magnetic coupling in the inductors L12 and L22 are opposite to each other.

なお、結合係数k及び相互インダクタンスMの符号が負であると定義して厳密に図1を記載する場合は、インダクタL11及びL21夫々と接続されたインダクタL12及びL22の一端にドット記号を付与することとなり、互いの磁気結合の方向が逆であることが却って把握され難くなるため、ここではそのような記載方法を用いない。   When strictly defining FIG. 1 by defining that the sign of the coupling coefficient k and the mutual inductance M is negative, a dot symbol is given to one end of the inductors L12 and L22 connected to the inductors L11 and L21, respectively. In other words, it is difficult to grasp that the directions of the magnetic couplings are opposite to each other. Therefore, such a description method is not used here.

インダクタL12及びL22間の結合係数kが0<k<1の範囲内にある場合、インダクタL12のインダクタンス成分のうち、自己インダクタンスL1と置き換えられてチョークコイルとして機能する成分は、漏れインダクタンスLe1(図8参照)である。以下、インダクタL12,L22又はこれに代わる2つのインダクタに係る漏れインダクタンスを、単に漏れインダクタンスという。k=0の場合の自己インダクタンスL1を同じ大きさの漏れインダクタンスLe1に置き換えた場合におけるインダクタL12のリップル電流は、図2に示すように、k=0の場合よりも小刻みに増減を繰り返すため、k=0の場合よりも小さくなる。   When the coupling coefficient k between the inductors L12 and L22 is in the range of 0 <k <1, the component that replaces the self-inductance L1 and functions as the choke coil among the inductance components of the inductor L12 is the leakage inductance Le1 (FIG. 8). Hereinafter, the leakage inductance relating to the inductors L12 and L22 or two inductors instead thereof is simply referred to as leakage inductance. Since the ripple current of the inductor L12 when the self-inductance L1 in the case of k = 0 is replaced with the leakage inductance Le1 having the same magnitude, as shown in FIG. 2, the increase and decrease repeats in smaller increments than in the case of k = 0. It becomes smaller than the case of k = 0.

次に、SW素子Q11及びQ12夫々をオンするデューティ比とリップル電流との関係をシミュレーションした結果について説明する。
図9は、漏れインダクタンスが2μHの場合のデューティ比とリップル電流との関係を示すグラフであり、図10は、漏れインダクタンスが4μHの場合のデューティ比とリップル電流との関係を示すグラフである。図9及び10の横軸はデューティ比を表し、縦軸はリップル電流(App:Ampere peak−to−peak)を表す。
Next, the result of simulating the relationship between the duty ratio for turning on each of the SW elements Q11 and Q12 and the ripple current will be described.
FIG. 9 is a graph showing the relationship between the duty ratio and the ripple current when the leakage inductance is 2 μH, and FIG. 10 is a graph showing the relationship between the duty ratio and the ripple current when the leakage inductance is 4 μH. 9 and 10, the horizontal axis represents the duty ratio, and the vertical axis represents the ripple current (App: Ampere peak-to-peak).

図9及び10で、実線及び破線の夫々は、結合係数kが0及び0.99の場合のデューティ比に対するリップル電流の変化特性を示している。k=0の場合は漏れインダクタンスを自己インダクタンスというべきであるが、ここでは漏れインダクタンスで統一する。k=0の場合のリップル電流は、デューティ比が0.5のときに極大となって上に凸の曲線を描く。また、k=0.99の場合のリップル電流は、デューティ比が0.5のときに略0の極小となり、0及び0.5の間と、0.5及び1の間とで極大となる曲線を描く。   9 and 10, the solid line and the broken line respectively show the change characteristics of the ripple current with respect to the duty ratio when the coupling coefficient k is 0 and 0.99. When k = 0, the leakage inductance should be called self-inductance, but here, the leakage inductance is unified. The ripple current in the case of k = 0 becomes a maximum when the duty ratio is 0.5, and draws a convex curve upward. Further, the ripple current in the case of k = 0.99 becomes a minimum of about 0 when the duty ratio is 0.5, and becomes a maximum between 0 and 0.5 and between 0.5 and 1. Draw a curve.

図9及び図10に実線で示された場合を比較すると、k=0の場合は漏れインダクタンスが2μHから4μHに倍増されたときに、デューティ比の全範囲にわたってリップル電流が半減することが把握される。同様に破線で示された場合を比較すると、k=0.99の場合は漏れインダクタンスが2μHから4μHに倍増されたときに、デューティ比の全範囲にわたってリップル電流が半減することが把握される。つまり、リップル電流と漏れインダクタンスとが反比例の関係にあると言える。   Comparing the cases shown by the solid lines in FIGS. 9 and 10, it is understood that when k = 0, the ripple current is halved over the entire range of the duty ratio when the leakage inductance is doubled from 2 μH to 4 μH. The Similarly, when the cases indicated by the broken lines are compared, it is understood that when k = 0.99, the ripple current is halved over the entire range of the duty ratio when the leakage inductance is doubled from 2 μH to 4 μH. That is, it can be said that the ripple current and the leakage inductance are in an inversely proportional relationship.

次に、コア3と、インダクタL12及びL22との関係について詳細に説明する。
図11は、コア3内を通ってインダクタL12及び/又はL22と鎖交する磁束を説明するための説明図である。コア3は所謂EIコアであり、E型形状を有するコア3の一部とI型形状を有するコア3の他の一部との間には、中央の脚部3bにてギャップが形成されている。コア3はEIコアに限定されず、例えばEEコアでもよい。インダクタL12及びL22夫々は、コア3の一側方の脚部3a及び他側方の脚部3cに巻回されている。
Next, the relationship between the core 3 and the inductors L12 and L22 will be described in detail.
FIG. 11 is an explanatory diagram for explaining the magnetic flux interlinking with the inductors L12 and / or L22 through the core 3. The core 3 is a so-called EI core, and a gap is formed at a central leg 3b between a part of the core 3 having an E shape and another part of the core 3 having an I shape. Yes. The core 3 is not limited to the EI core, and may be, for example, an EE core. The inductors L12 and L22 are wound around the leg 3a on one side of the core 3 and the leg 3c on the other side, respectively.

インダクタL11からインダクタL12の一端に電圧を印加した場合、インダクタL12に励磁電流imが流れ、相互インダクタンスMに相当する励磁インダクタンスによってコア3に主磁束φmが発生する。この主磁束φmがインダクタL22に鎖交して電磁誘導により負荷電流i2が流れ、負荷電流i2に応じてインダクタL12に負荷電流i1が流れる。   When a voltage is applied from the inductor L11 to one end of the inductor L12, the exciting current im flows through the inductor L12, and the main magnetic flux φm is generated in the core 3 by the exciting inductance corresponding to the mutual inductance M. The main magnetic flux φm is linked to the inductor L22, the load current i2 flows by electromagnetic induction, and the load current i1 flows to the inductor L12 according to the load current i2.

この場合、インダクタL12の巻線電流(i1+im)により、インダクタL22に鎖交しない漏れ磁束φ1が発生し、インダクタL22の巻線電流(i2)により、インダクタL12に鎖交しない漏れ磁束φ2が発生する。漏れ磁束φ1及びφ2は、コア3の中央の脚部3bを通る。上述の漏れインダクタンスLe1及びLe2を用いると、漏れ磁束φ1及びφ2の夫々が以下の式(3)及び(4)で表される。   In this case, a leakage flux φ1 not linked to the inductor L22 is generated by the winding current (i1 + im) of the inductor L12, and a leakage flux φ2 not linked to the inductor L12 is generated by the winding current (i2) of the inductor L22. . Leakage magnetic fluxes φ1 and φ2 pass through the central leg 3b of the core 3. When the leakage inductances Le1 and Le2 described above are used, the leakage magnetic fluxes φ1 and φ2 are expressed by the following equations (3) and (4).

φ1=Le1(i1+im)・・・・・・・・・・・・・・・・・・・・(3)
φ2=Le2・i2・・・・・・・・・・・・・・・・・・・・・・・・(4)
φ1 = Le1 (i1 + im) (3)
φ2 = Le2 · i2 (4)

主磁束φmは負荷電流i1及びi2によって増加することがないのに対し、漏れ磁束φ1及びφ2の夫々は、負荷電流i1及びi2に比例して増加する。よって、負荷電流i1及びi2が一定の場合、式(3)及び(4)は、コア3内の磁束(磁束量)Φが漏れインダクタンスLe1及びLe2に比例することを示している。以下、負荷電流i1及びi2を一定にして比較することを想定する。磁束Φは、コア3内の磁束密度Bとコア3の有効断面積Aeとの積で表されるから、コア3内の磁束密度Bが一定である場合は、有効断面積Aeと漏れインダクタンスLe1及びLe2とが比例関係にあると言える。   The main magnetic flux φm does not increase due to the load currents i1 and i2, whereas the leakage magnetic fluxes φ1 and φ2 increase in proportion to the load currents i1 and i2. Therefore, when the load currents i1 and i2 are constant, the equations (3) and (4) indicate that the magnetic flux (magnetic flux amount) Φ in the core 3 is proportional to the leakage inductances Le1 and Le2. Hereinafter, it is assumed that the load currents i1 and i2 are constant and compared. Since the magnetic flux Φ is represented by the product of the magnetic flux density B in the core 3 and the effective sectional area Ae of the core 3, when the magnetic flux density B in the core 3 is constant, the effective sectional area Ae and the leakage inductance Le1. And Le2 are in a proportional relationship.

ところで一般的に、コア内の磁束密度は、最大磁束密度Bmaxを超えることができない。この点を考慮し、例えばコアの形状を変えずにサイズを小さくする場合、コア内の磁束密度を変えずにコアの有効断面積を低減するには、上記の比例関係に基づいて、有効断面積を低減する割合だけ漏れインダクタンスを低減すればよい。但し、上述したように、リップル電流と漏れインダクタンスとが反比例の関係にあるため、コアの大きさを小さくするために漏れインダクタンスを低減するとリップル電流が増大するというジレンマがある。   In general, however, the magnetic flux density in the core cannot exceed the maximum magnetic flux density Bmax. Considering this point, for example, when reducing the size without changing the shape of the core, to reduce the effective cross-sectional area of the core without changing the magnetic flux density in the core, the effective disconnection is based on the above proportional relationship. What is necessary is just to reduce a leakage inductance by the ratio which reduces an area. However, as described above, since the ripple current and the leakage inductance are in an inversely proportional relationship, there is a dilemma that if the leakage inductance is reduced in order to reduce the size of the core, the ripple current increases.

そこで、結合係数kが0のときよりもインダクタのリップル電流を増加させない範囲でコアの大きさを小さくする方策を探るため、漏れインダクタンスを一定にして結合係数を変化させた2つのインダクタを用いた場合に、リップル電流がどのように変化するかを示すグラフを作図した。   Therefore, in order to find a way to reduce the core size in a range where the ripple current of the inductor is not increased compared to when the coupling coefficient k is 0, two inductors having a constant leakage inductance and varying the coupling coefficient were used. In this case, a graph showing how the ripple current changes was drawn.

図12は、漏れインダクタンスが2μHの場合のデューティ比とリップル電流との関係を示すグラフである。図の横軸はデューティ比を表し、縦軸はリップル電流(App)を表す。図中の実線、破線及び一点鎖線の夫々は、結合係数kが0.0、0.9及び0.99のときのデューティ比に対するリップル電流の変化特性を示している。上述したように、結合係数kが大きいほどリップル電流が小さくなる傾向が明らかであるため、結合係数kが0.0より大きく0.9より小さい範囲内にあるときの作図は行っていない。   FIG. 12 is a graph showing the relationship between the duty ratio and the ripple current when the leakage inductance is 2 μH. In the figure, the horizontal axis represents the duty ratio, and the vertical axis represents the ripple current (App). Each of the solid line, the broken line, and the alternate long and short dash line in the figure indicates a change characteristic of the ripple current with respect to the duty ratio when the coupling coefficient k is 0.0, 0.9, and 0.99. As described above, since it is clear that the ripple current tends to decrease as the coupling coefficient k increases, no drawing is performed when the coupling coefficient k is in the range of more than 0.0 and less than 0.9.

別の見方をすれば、図12に示す実線は、漏れインダクタンス(実際には自己インダクタンスに相当)が2μHで結合係数kが0である2つのインダクタαを用いて取得した、0から1までの範囲のデューティ比に対するリップル電流の変化特性αである。また、図12に示す破線又は一点鎖線は、インダクタαの自己インダクタンスと同じ大きさの漏れインダクタンスを有しkを−1に近づけた2つのインダクタβを用いて取得した、0から1までの範囲のデューティ比に対するリップル電流の変化特性βである。これらの変化特性を一定範囲のデューティ比にわたって逐次比較し、変化特性αにおけるリップル電流に対する変化特性バー他におけるリップル電流について最も低い低減率を図12から読み取った値に基づいて算出することができる。   From another point of view, the solid line shown in FIG. 12 is obtained using two inductors α having a leakage inductance (actually equivalent to a self-inductance) of 2 μH and a coupling coefficient k of 0, from 0 to 1. It is a change characteristic α of the ripple current with respect to the duty ratio in the range. Further, the broken line or the alternate long and short dash line shown in FIG. 12 is a range from 0 to 1 obtained by using two inductors β having a leakage inductance of the same magnitude as the self-inductance of the inductor α and having k close to −1. The ripple current change characteristic β with respect to the duty ratio. These change characteristics are sequentially compared over a certain range of duty ratios, and the lowest reduction rate of the ripple current in the change characteristic bar and the like with respect to the ripple current in the change characteristic α can be calculated based on the value read from FIG.

この場合、上述したように、リップル電流と漏れインダクタンスとが反比例の関係にあること、及び、コア内の磁束密度を一定にして漏れインダクタンスを低減した場合に低減した割合だけコアの有効断面積が低減されることが分かっている。これらのことから、図12から読み取って算出した低減率だけインダクタβの漏れインダクタンスを低減することによってリップル電流が増大する割合と、kを0から0.99にすることによってリップル電流が低減される割合とを相殺させることができる。このようにして、結合係数kが0のときよりもインダクタのリップル電流を増加させない範囲でコア内の磁束密度を変えずにコアのサイズを低減することができる。   In this case, as described above, the ripple current and the leakage inductance are in an inversely proportional relationship, and the effective cross-sectional area of the core is reduced by the reduced ratio when the magnetic flux density in the core is constant and the leakage inductance is reduced. It has been found to be reduced. From these facts, the ripple current is increased by reducing the leakage inductance of the inductor β by the reduction rate calculated by reading from FIG. 12, and the ripple current is reduced by changing k from 0 to 0.99. The ratio can be offset. In this way, the core size can be reduced without changing the magnetic flux density in the core in a range where the ripple current of the inductor is not increased compared to when the coupling coefficient k is 0.

より具体的に、例えば図12でデューティ比が0.1から0.7まで(又は0.15から0.7まで)変化する場合、結合係数kを0から0.99(又は0.90及び0.99の場合から補間した0.95)に近づけたときにリップル電流が低減される割合が最も小さいのは、デューティ比が0.1(又は0.15)のときであり、このときの低減率は0.55(又は0.59)である。   More specifically, for example, when the duty ratio varies from 0.1 to 0.7 (or from 0.15 to 0.7) in FIG. 12, the coupling coefficient k is changed from 0 to 0.99 (or 0.90 and The ratio at which the ripple current is reduced when approaching 0.95) interpolated from the case of 0.99 is the smallest when the duty ratio is 0.1 (or 0.15). The reduction rate is 0.55 (or 0.59).

換言すれば、例えばデューティ比が0.1のときは、kを0から0.99にすることによってリップル電流が0.45倍にしか低減されず、その他のデューティ比ではリップル電流がより大きく低減されて0.45倍より小さくなる。よって、漏れインダクタンスを、2μHの0.45倍である0.9μHに低減し、且つ結合係数kを0.99にすることにより、0.1から0.7までの範囲のデューティ比について、kが0のときよりもリップル電流が増加しないようにできる。そして、漏れインダクタンスを0.45倍(低減率は0.55)に低減することによって、コア内の磁束密度を変えずにコアのサイズ(有効断面積)を0.45倍にすることができる。   In other words, for example, when the duty ratio is 0.1, the ripple current is reduced only 0.45 times by changing k from 0 to 0.99, and the ripple current is greatly reduced at other duty ratios. And becomes smaller than 0.45 times. Therefore, by reducing the leakage inductance to 0.9 μH, which is 0.45 times 2 μH, and setting the coupling coefficient k to 0.99, for a duty ratio in the range of 0.1 to 0.7, k The ripple current can be prevented from increasing compared to when 0 is zero. By reducing the leakage inductance to 0.45 times (the reduction rate is 0.55), the core size (effective cross-sectional area) can be increased to 0.45 times without changing the magnetic flux density in the core. .

次に、漏れインダクタンスを低減し、且つkを0から0.99にしたことによるリップル電流への影響について説明する。
図13は、漏れインダクタンスの低減前後におけるデューティ比とリップル電流との関係を示すグラフである。図の横軸はデューティ比を表し、縦軸はリップル電流(App)を表す。図中の実線は、漏れインダクタンス(漏れL)が2μH、且つk=0のときのデューティ比に対するリップル電流の変化特性を示している。この実線は、図12における実線と全く同じものである。また、破線は、漏れインダクタンスが0.9μH、且つk=0.99のときのデューティ比に対するリップル電流の変化特性を示している。
Next, the influence on the ripple current by reducing the leakage inductance and changing k from 0 to 0.99 will be described.
FIG. 13 is a graph showing the relationship between the duty ratio and the ripple current before and after the leakage inductance is reduced. In the figure, the horizontal axis represents the duty ratio, and the vertical axis represents the ripple current (App). The solid line in the figure shows the change characteristic of the ripple current with respect to the duty ratio when the leakage inductance (leakage L) is 2 μH and k = 0. This solid line is exactly the same as the solid line in FIG. Also, the broken line indicates the change characteristic of the ripple current with respect to the duty ratio when the leakage inductance is 0.9 μH and k = 0.99.

破線で示されるリップル電流が、デューティ比が0.5のときに略0の極小となり、0及び0.5の間と、0.5及び1の間とで極大となる曲線を描くのは、図9及び10の場合と同様である。図13によれば、漏れインダクタンスを2μHから0.9μHに低減し、且つkを0から0.99にした場合であっても、少なくとも0.1から0.7までのデューティ比の範囲にわたってリップル電流の増大が抑制されている。   The ripple current indicated by the broken line draws a curve having a minimum of about 0 when the duty ratio is 0.5, and a maximum between 0 and 0.5 and between 0.5 and 1. The same as in the case of FIGS. According to FIG. 13, even when the leakage inductance is reduced from 2 μH to 0.9 μH and k is changed from 0 to 0.99, the ripple is at least over the duty ratio range from 0.1 to 0.7. The increase in current is suppressed.

ここで、コアを介して2つのインダクタを結合させて漏れインダクタンスを0.9μHにした結合コイルA、B、C及びDの4種類について、結合係数が夫々0.78、0.86、0.96及び0.98となるように試作し、コアの体積を測定した。実測の結果、結合コイルA、B、C及びD夫々のコアの体積が、22cm3 、24cm3 、23cm3 及び21cm3 であった。一方、比較の基準となる漏れインダクタンスが2.0μHでk=0の基準結合コイルについては、コアの体積が38cm3 であった。これらの結果より、kが0.78から0.98までの広い範囲にわたって、コアのサイズが十分に低減されると言える。kを0.99にすれば、コアのサイズがより低減されることは明らかである。 Here, for the four types of coupling coils A, B, C, and D in which two inductors are coupled through the core and the leakage inductance is 0.9 μH, the coupling coefficients are 0.78, 0.86,. Trials were made to be 96 and 0.98, and the core volume was measured. As a result of the measurement, the volumes of the cores of the coupling coils A, B, C, and D were 22 cm 3 , 24 cm 3 , 23 cm 3, and 21 cm 3 , respectively. On the other hand, for the reference coupling coil having a leakage inductance of 2.0 μH and k = 0 as a reference for comparison, the core volume was 38 cm 3 . From these results, it can be said that the core size is sufficiently reduced over a wide range of k from 0.78 to 0.98. Obviously, if k is 0.99, the size of the core is further reduced.

以上が、漏れインダクタンスを0.45倍に低減した場合であるが、図12に示すように、漏れインダクタンスを0.41倍(低減率は0.59)に低減し、且つkを0から0.95にした場合は、0.15から0.7までのデューティ比の範囲にわたってリップル電流の増大が抑制される。また、低減前のk=0のときの漏れインダクタンス(自己インダクタンス)が2μH以外のものであっても、同じ0.41倍の低減率で漏れインダクタンスを低減してkを0.95とすることにより、0.15から0.7までのデューティ比の範囲にわたってリップル電流の増大が抑制される。   The above is the case where the leakage inductance is reduced to 0.45 times. As shown in FIG. 12, the leakage inductance is reduced to 0.41 times (the reduction rate is 0.59), and k is changed from 0 to 0. In the case of .95, an increase in ripple current is suppressed over a duty ratio range from 0.15 to 0.7. Moreover, even if the leakage inductance (self-inductance) when k = 0 before reduction is other than 2 μH, the leakage inductance is reduced by the same 0.41 reduction ratio so that k becomes 0.95. Thus, an increase in ripple current is suppressed over a range of duty ratios from 0.15 to 0.7.

例えば、本実施形態1のインダクタL12がk=0であるときの自己インダクタンスは3.4μHであるが、これを0.41倍に低減して、漏れインダクタンスを1.4μHとした場合は、k=0.95とすることによって、コア内の磁束密度を変えずにコアのサイズ(有効断面積)を0.41倍にすることができる。   For example, the self-inductance when the inductor L12 of the first embodiment is k = 0 is 3.4 μH, but when this is reduced to 0.41 times and the leakage inductance is 1.4 μH, k By setting = 0.95, the core size (effective cross-sectional area) can be increased 0.41 times without changing the magnetic flux density in the core.

次に、漏れインダクタンスを低減した場合の効果について説明する。
図14は、漏れインダクタンスの低減前後のリップル電流の波形を対比して示すグラフである。図の横軸は時間(t)を表し、縦軸はインダクタL12又はL22の電流(A)を表す。横軸の基準となる5μsの時間スケールと、縦軸の基準となる10Aの電流スケールとを図中の適当な箇所に示す。図の上段は、k=0、且つインダクタL12の自己インダクタンスが3.4μHである場合のグラフであり、下段は、k=0.95、且つインダクタL12の漏れインダクタンスが1.4μHである場合のグラフである。デューティ比は何れも0.3である。漏れインダクタンスの低減前に16Appであったリップル電流が、低減後に15Appに抑制されていることが確認できる。
Next, the effect when the leakage inductance is reduced will be described.
FIG. 14 is a graph showing a comparison of ripple current waveforms before and after the reduction of leakage inductance. In the figure, the horizontal axis represents time (t), and the vertical axis represents the current (A) of the inductor L12 or L22. A time scale of 5 μs serving as a reference for the horizontal axis and a current scale of 10 A serving as a reference for the vertical axis are shown in appropriate places in the drawing. The upper part of the figure is a graph when k = 0 and the self-inductance of the inductor L12 is 3.4 μH, and the lower part is a case where k = 0.95 and the leakage inductance of the inductor L12 is 1.4 μH. It is a graph. The duty ratio is 0.3 in all cases. It can be confirmed that the ripple current that was 16 App before the reduction of the leakage inductance is suppressed to 15 App after the reduction.

なお、本実施形態1にあっては、図12を用いてkを0から0.99又は0.95に近づけたときのリップル電流の低減率を算出したが、必ずしもkを0.99又は0.95まで近づける必要はない。上述の説明より、kを1に(実際には−1に)近づけるほどリップル電流が低減される割合が大きくなることが明らかであり、リップル電流が低減される割合が大きいほどコア3のサイズを低減できる割合が大きくなる。   In the first embodiment, the reduction rate of the ripple current when k is approximated from 0 to 0.99 or 0.95 is calculated using FIG. 12, but k is not necessarily 0.99 or 0. It is not necessary to get close to 95. From the above description, it is clear that the rate at which the ripple current is reduced increases as k is closer to 1 (actually -1), and the size of the core 3 is increased as the rate at which the ripple current is reduced. The ratio that can be reduced increases.

以上のように本実施形態1によれば、並列に接続された電圧変換回路1,2の夫々にて、SW素子Q11,Q21と、インダクタL11,L21と、両端にキャパシタC1,C2が接続されたSW素子Q12,Q22とがこの順序で接続されており、インダクタL11,L21及びSW素子Q12,Q22の接続点にインダクタL12,L22の一端が接続されている。2つのインダクタL12及びL22は互いに磁気相殺するようにコア3に巻回されており、制御部5がSW素子Q11及びQ21を交互にオン/オフすることにより、2つの電圧変換回路1及び2の端子H,Gに入力された電圧が降圧されて端子L,Gに並列に出力される。   As described above, according to the first embodiment, the SW elements Q11 and Q21, the inductors L11 and L21, and the capacitors C1 and C2 are connected to both ends in each of the voltage conversion circuits 1 and 2 connected in parallel. The SW elements Q12 and Q22 are connected in this order, and one end of the inductors L12 and L22 is connected to the connection point of the inductors L11 and L21 and the SW elements Q12 and Q22. The two inductors L12 and L22 are wound around the core 3 so as to magnetically cancel each other, and the control unit 5 alternately turns on / off the SW elements Q11 and Q21, thereby causing the two voltage conversion circuits 1 and 2 to The voltages input to the terminals H and G are stepped down and output in parallel to the terminals L and G.

制御部5は、電圧変換回路1について、SW素子Q12をオフした状態でSW素子Q11をオンしてインダクタL11、インダクタL12及びキャパシタC1による共振電流を流す第1モードで動作させる。第1モードでは、共振電流がキャパシタC1に流入してキャパシタC1の電圧が上昇し始め、インダクタL12にエネルギーが蓄積される。その後、共振電流が反転してキャパシタC1の電圧が低下し始め、SW素子Q11の電流が減少して所定の電流閾値より少なくなった場合、制御部5は、SW素子Q11をオフしてSW素子Q12又はキャパシタC1にインダクタL12の還流電流を流す第2モードで動作させる。その後、制御部5は、第2モードにてSW素子Q11をオンして第1モードへ移行させる。制御部5は、電圧変換回路1について上述の一連の降圧制御を周期的に行う間に、同じ周期の異なる位相で電圧変換回路2についても同様の降圧制御を行う。これにより、2つの電圧変換回路1,2夫々のSW素子Q11,Q21が交互にオン/オフされる。   The control unit 5 causes the voltage conversion circuit 1 to operate in the first mode in which the SW element Q11 is turned on while the SW element Q12 is turned off and the resonance current from the inductor L11, the inductor L12, and the capacitor C1 flows. In the first mode, the resonance current flows into the capacitor C1, the voltage of the capacitor C1 starts to rise, and energy is stored in the inductor L12. After that, when the resonance current is inverted and the voltage of the capacitor C1 starts to decrease, and the current of the SW element Q11 decreases and becomes less than a predetermined current threshold, the control unit 5 turns off the SW element Q11 and switches the SW element Q11. The operation is performed in the second mode in which the return current of the inductor L12 flows through Q12 or the capacitor C1. Thereafter, the control unit 5 turns on the SW element Q11 in the second mode to shift to the first mode. The control unit 5 performs the same step-down control for the voltage conversion circuit 2 at different phases in the same cycle while periodically performing the above-described series of step-down control for the voltage conversion circuit 1. As a result, the SW elements Q11 and Q21 of the two voltage conversion circuits 1 and 2 are alternately turned on / off.

つまり、インダクタL12,L22が互いに磁気相殺するようにコア3に巻回されているため、インダクタL12,L22の漏れインダクタンスLe1,Le2を一定の限度内で低減した場合であっても、インダクタL12,L22のリップル電流を増加させない範囲で電圧変換回路1,2が降圧制御される。従って、漏れインダクタンスLe1,Le2の低減に応じてコア3のサイズが低減されることと併せて、互いに異なる位相で駆動されて並列に接続された電圧変換回路1,2におけるインダクタL12,L22が巻回されたコア3のサイズを低減することが可能となる。   That is, since the inductors L12 and L22 are wound around the core 3 so as to magnetically cancel each other, even if the leakage inductances Le1 and Le2 of the inductors L12 and L22 are reduced within a certain limit, the inductors L12 and L22 The voltage conversion circuits 1 and 2 are step-down controlled within a range in which the ripple current of L22 is not increased. Therefore, the inductors L12 and L22 in the voltage conversion circuits 1 and 2 that are driven in different phases and connected in parallel are wound together with the size of the core 3 being reduced in accordance with the reduction of the leakage inductances Le1 and Le2. It is possible to reduce the size of the rotated core 3.

また、実施形態1によれば、制御部5は、第2モードにおけるSW素子Q12の電圧が所定の電圧閾値より低くなった場合、SW素子Q12を適宜の時間だけオンし、これをオフした後にSW素子Q11をオンして第1モードに移行させる。従って、SW素子Q12の電圧が比較的低い場合にSW素子Q12がオンするので、SW素子Q12がオンするときの電圧×電流で表されるスイッチング損失を低減することが可能となる。   Further, according to the first embodiment, when the voltage of the SW element Q12 in the second mode becomes lower than the predetermined voltage threshold, the control unit 5 turns on the SW element Q12 for an appropriate time and turns it off. The SW element Q11 is turned on to shift to the first mode. Therefore, since the SW element Q12 is turned on when the voltage of the SW element Q12 is relatively low, it is possible to reduce the switching loss represented by the voltage × current when the SW element Q12 is turned on.

また、実施形態1によれば、インダクタL12及びL22は、漏れインダクタンスLe1及びLe2と密接に関係する結合係数kが0.99≧k≧0.78(実際には−0.99≦k≦−0.78)の範囲内にある。
従って、SW素子Q11をオンするデューティ比が比較的広範囲に変化する場合であっても、インダクタL12のリップル電流を増加させない範囲で、kが0のときの自己インダクタンスより小さい漏れインダクタンスを有するインダクタL12を適用することが可能となる。
Further, according to the first embodiment, the inductors L12 and L22 have a coupling coefficient k that is closely related to the leakage inductances Le1 and Le2 of 0.99 ≧ k ≧ 0.78 (actually −0.99 ≦ k ≦ −). 0.78).
Therefore, even when the duty ratio for turning on the SW element Q11 changes in a relatively wide range, the inductor L12 having a leakage inductance smaller than the self-inductance when k is 0 in a range where the ripple current of the inductor L12 is not increased. Can be applied.

(実施形態2)
実施形態1が、電圧変換装置で端子H,Gからの電圧を降圧して端子L,Gから出力する形態であるのに対し、実施形態2は、電圧変換装置で端子L,Gからの電圧を昇圧して端子H,Gから出力する形態である。実施形態2における電圧変換装置の構成は、実施形態1の場合と同様であるため、実施形態1に対応する箇所には同様の符号を付してその説明を省略する。また、実施形態1の図2と対比されるべき昇圧時のタイミングチャートについては図示を省略し、電圧変換回路1の昇圧動作について状態毎に説明する。本実施形態2では、端子Lから端子Hに向かう方向を、インダクタL11、インダクタL12及びSW素子Q11の電流の向きとする。
(Embodiment 2)
The first embodiment is a mode in which the voltage from the terminals H and G is stepped down by the voltage converter and output from the terminals L and G, whereas the second embodiment is a voltage from the terminals L and G in the voltage converter. Is boosted and output from terminals H and G. Since the configuration of the voltage conversion apparatus in the second embodiment is the same as that in the first embodiment, the same reference numerals are given to the portions corresponding to the first embodiment, and the description thereof is omitted. Further, the timing chart at the time of boosting to be compared with FIG. 2 of the first embodiment is omitted, and the boosting operation of the voltage conversion circuit 1 will be described for each state. In the second embodiment, the direction from the terminal L to the terminal H is the current direction of the inductor L11, the inductor L12, and the SW element Q11.

図15は、実施形態2に係る電圧変換回路の昇圧動作における状態U1の一例を示す説明図である。状態U1は、第1モードに対応する。制御部5は、SW素子Q11をオフした状態でSW素子Q12をオンすることにより、電圧変換回路1を、インダクタL12に電流を流す第1モードで動作させる。第1モードでは、端子LからインダクタL12及びSW素子Q12を介して電流が流入し、インダクタL12にエネルギーが蓄積される。   FIG. 15 is an explanatory diagram illustrating an example of the state U1 in the boosting operation of the voltage conversion circuit according to the second embodiment. The state U1 corresponds to the first mode. The control unit 5 operates the voltage conversion circuit 1 in the first mode in which a current flows through the inductor L12 by turning on the SW element Q12 with the SW element Q11 turned off. In the first mode, current flows from the terminal L via the inductor L12 and the SW element Q12, and energy is stored in the inductor L12.

図16は、実施形態2に係る電圧変換回路の昇圧動作における状態U2の一例を示す説明図である。状態U2は、第2モードに対応する。状態U1で端子L,Gからの入力電圧に対する端子H,Gへの出力電圧の昇圧比に応じた適宜の時間が経過した場合、制御部5がSW素子Q12をオフすることにより、電圧変換回路1が状態U2となって、インダクタL12及びキャパシタC1に正弦波状の共振電流が流れる。   FIG. 16 is an explanatory diagram illustrating an example of a state U2 in the boosting operation of the voltage conversion circuit according to the second embodiment. State U2 corresponds to the second mode. When an appropriate time corresponding to the step-up ratio of the output voltage to the terminals H and G with respect to the input voltage from the terminals L and G has elapsed in the state U1, the control unit 5 turns off the SW element Q12, thereby causing a voltage conversion circuit. 1 becomes the state U2, and a sinusoidal resonance current flows through the inductor L12 and the capacitor C1.

図16に示す状態U2では、キャパシタC1の電圧が端子L,G間の電圧より低い間、インダクタL12の電流が正弦波状に増加し続け、キャパシタC1の電圧が端子L,G間の電圧より高くなった後は、インダクタL12の電流が減少に転じる。キャパシタC1の電圧は、端子L,G間の電圧を上回った後も、時間の経過と共に上昇し続ける。   In the state U2 shown in FIG. 16, while the voltage of the capacitor C1 is lower than the voltage between the terminals L and G, the current of the inductor L12 continues to increase sinusoidally, and the voltage of the capacitor C1 is higher than the voltage between the terminals L and G. After that, the current of the inductor L12 starts to decrease. Even after the voltage of the capacitor C1 exceeds the voltage between the terminals L and G, the voltage continues to rise with time.

図17は、実施形態2に係る電圧変換回路の昇圧動作における状態U3の一例を示す説明図である。状態U3も第2モードに対応する。図16に示す状態U2でキャパシタC1及びSW素子Q12の電圧が第2の電圧閾値より高くなった場合、制御部5がSW素子Q11をオンすることにより、電圧変換回路1が状態U3となる。状態U3では、インダクタL11、L12及びキャパシタC1に正弦波状の共振電流が流れ、インダクタL11の共振電流がオン抵抗の低いSW素子Q11を介して端子H側に流れる。   FIG. 17 is an explanatory diagram illustrating an example of a state U3 in the boosting operation of the voltage conversion circuit according to the second embodiment. State U3 also corresponds to the second mode. When the voltage of the capacitor C1 and the SW element Q12 becomes higher than the second voltage threshold value in the state U2 shown in FIG. 16, the control unit 5 turns on the SW element Q11, so that the voltage conversion circuit 1 becomes the state U3. In the state U3, a sinusoidal resonance current flows through the inductors L11 and L12 and the capacitor C1, and the resonance current of the inductor L11 flows to the terminal H side via the SW element Q11 having a low on-resistance.

図18は、実施形態2に係る電圧変換回路の昇圧動作における状態U4の一例を示す説明図である。状態U4も、第2モードに対応する。キャパシタC1に流れる共振電流の向きが逆転して、キャパシタC1の電圧が上昇から低下に転じた場合、電圧変換回路1が状態U4となる。状態U4では、キャパシタC1の電圧が端子H,G間の電圧より高い間、インダクタL11の電流が正弦波状に増加し続け、キャパシタC1の電圧が端子H,G間の電圧より低くなった後は、インダクタL11の電流が減少に転じる。キャパシタC1の電圧は、端子H,G間の電圧を下回った後も、時間の経過と共に低下し続ける。   FIG. 18 is an explanatory diagram illustrating an example of a state U4 in the boosting operation of the voltage conversion circuit according to the second embodiment. The state U4 also corresponds to the second mode. When the direction of the resonance current flowing in the capacitor C1 is reversed and the voltage of the capacitor C1 changes from rising to lowering, the voltage conversion circuit 1 enters the state U4. In the state U4, while the voltage of the capacitor C1 is higher than the voltage between the terminals H and G, the current of the inductor L11 continues to increase sinusoidally, and after the voltage of the capacitor C1 becomes lower than the voltage between the terminals H and G. Then, the current of the inductor L11 starts to decrease. Even after the voltage of the capacitor C1 falls below the voltage between the terminals H and G, the voltage continues to decrease with time.

図19は、実施形態2に係る電圧変換回路の昇圧動作における状態U5の一例を示す説明図である。図18に示す状態U4において、キャパシタC1及びSW素子Q12の電圧が所定の電圧閾値より低くなった場合、制御部5がSW素子Q12をオンすることにより、電圧変換回路1が状態D4となる。これにより、インダクタL12の電流がオン抵抗の低いSW素子Q12に流れる。また、SW素子Q12の電圧が比較的低い間にSW素子Q12がオンするため、SW素子Q12のスイッチング損失が低減される。   FIG. 19 is an explanatory diagram illustrating an example of a state U5 in the boosting operation of the voltage conversion circuit according to the second embodiment. In the state U4 shown in FIG. 18, when the voltages of the capacitor C1 and the SW element Q12 become lower than a predetermined voltage threshold, the control unit 5 turns on the SW element Q12, so that the voltage conversion circuit 1 becomes the state D4. Thereby, the current of the inductor L12 flows to the SW element Q12 having a low on-resistance. Further, since the SW element Q12 is turned on while the voltage of the SW element Q12 is relatively low, the switching loss of the SW element Q12 is reduced.

なお、状態U4でキャパシタC1の電圧が十分に低下しない場合、制御部5がSW素子Q13をオンすることにより、インダクタL11を介してキャパシタC1の電荷をSW素子Q13へ流し、キャパシタC1の電圧を所定の電圧閾値より低くすることができる。   When the voltage of the capacitor C1 does not sufficiently decrease in the state U4, the control unit 5 turns on the SW element Q13, thereby causing the charge of the capacitor C1 to flow to the SW element Q13 through the inductor L11, and the voltage of the capacitor C1 is set. It can be lower than a predetermined voltage threshold.

図20は、実施形態2に係る電圧変換回路の昇圧動作における状態U6の一例を示す説明図である。図19に示す状態U5でインダクタL11に流れる電流が減少した場合、インダクタL12に流れる電流の一部がSW素子Q12を導通することとなり、SW素子Q12に流れる電流の向きが逆転して、電圧変換回路1が状態U6となる。その後、インダクタL11に流れる電流が0A又は0Aに近い電流閾値より少なくなった場合、制御部5がSW素子Q11をオフすることにより、電圧変換回路1が、図15に示す状態U1となる。このようにして、上述の状態U1からU6までの状態遷移が繰り返される。   FIG. 20 is an explanatory diagram illustrating an example of a state U6 in the boosting operation of the voltage conversion circuit according to the second embodiment. When the current flowing through the inductor L11 decreases in the state U5 shown in FIG. 19, a part of the current flowing through the inductor L12 conducts the SW element Q12, and the direction of the current flowing through the SW element Q12 is reversed to convert the voltage. Circuit 1 enters state U6. Thereafter, when the current flowing through the inductor L11 becomes less than 0A or a current threshold value close to 0A, the control unit 5 turns off the SW element Q11, so that the voltage conversion circuit 1 enters the state U1 shown in FIG. In this way, the state transition from the above-described states U1 to U6 is repeated.

以下では、上述した制御部5の動作を、それを示すフローチャートを用いて説明する。
図21は、実施形態2に係る電圧変換回路1に昇圧変換させるCPUの処理手順を示すフローチャートである。図21に手順を示す処理は、電圧変換装置に昇圧変換を開始させる場合に起動される。
Below, operation | movement of the control part 5 mentioned above is demonstrated using the flowchart which shows it.
FIG. 21 is a flowchart illustrating the processing procedure of the CPU that causes the voltage conversion circuit 1 according to the second embodiment to perform step-up conversion. The process whose procedure is shown in FIG. 21 is activated when the voltage converter starts boost conversion.

図21の処理が起動された場合、CPUは、高圧側スイッチング素子Q11をオフする(S31)と共に、低圧側スイッチング素子Q12をオンして(S32)、電圧変換回路1を第1モードで動作させる。次いで、CPUは、昇圧比に応じた時間だけ待機した(S33)後、低圧側スイッチング素子Q12をオフして(S34)電圧変換回路1を第2モードで動作させる。   When the process of FIG. 21 is started, the CPU turns off the high-voltage side switching element Q11 (S31), turns on the low-voltage side switching element Q12 (S32), and operates the voltage conversion circuit 1 in the first mode. . Next, after waiting for a time corresponding to the boost ratio (S33), the CPU turns off the low-voltage side switching element Q12 (S34) and operates the voltage conversion circuit 1 in the second mode.

その後、CPUは、キャパシタC1の電圧を検出して、検出した電圧が第2の電圧閾値より高いか否かを判定し(S35)、高くない場合(S35:NO)、第2の電圧閾値より高くなるまで待機する。キャパシタC1の電圧が第2の電圧閾値より高い場合(S35:YES)、CPUは、高圧側SW素子Q11をオンして(S36)、インダクタL11,L12とキャパシタC1とで共振させる(S37)。   Thereafter, the CPU detects the voltage of the capacitor C1 and determines whether or not the detected voltage is higher than the second voltage threshold (S35). If not higher (S35: NO), the CPU determines from the second voltage threshold. Wait until it gets high. When the voltage of the capacitor C1 is higher than the second voltage threshold (S35: YES), the CPU turns on the high-voltage side SW element Q11 (S36), and resonates between the inductors L11 and L12 and the capacitor C1 (S37).

この状態で、CPUは、低圧側SW素子Q12の電圧が所定の電圧閾値より低いか否かを判定し(S38)、低くない場合(S38:NO)、電圧閾値より低くなるまで待機する。低圧側スイッチング素子Q12の電圧が所定の電圧閾値より低い場合(S38:YES)、CPUは、低圧側スイッチング素子Q12をオンする(S39)。   In this state, the CPU determines whether or not the voltage of the low-voltage side SW element Q12 is lower than a predetermined voltage threshold (S38). If not lower (S38: NO), the CPU waits until it becomes lower than the voltage threshold. When the voltage of the low voltage side switching element Q12 is lower than the predetermined voltage threshold (S38: YES), the CPU turns on the low voltage side switching element Q12 (S39).

その後、CPUは、高圧側スイッチング素子Q11に流れる電流を推定して、推定した電流が所定の電流閾値より少なくなるまで待機する(S40)。次いで、CPUは、昇圧変換を終了させるか否かを判定し(S41)、終了させない場合(S41:NO)、電圧変換回路1を第1モードに移行させるために、ステップS31に処理を移す。一方、昇圧変換を終了させる場合(S41:YES)、CPUは、高圧側スイッチング素子Q11及び低圧側スイッチング素子Q12をオフした(S42)後に図21の処理を終了する。   Thereafter, the CPU estimates the current flowing through the high voltage side switching element Q11 and waits until the estimated current becomes smaller than a predetermined current threshold (S40). Next, the CPU determines whether or not to end the step-up conversion (S41). If not (S41: NO), the CPU moves the process to step S31 in order to shift the voltage conversion circuit 1 to the first mode. On the other hand, when the step-up conversion is terminated (S41: YES), the CPU ends the processing of FIG. 21 after turning off the high-voltage side switching element Q11 and the low-voltage side switching element Q12 (S42).

次に、インダクタL12及びL22に流れるリップル電流について説明する。制御部5は、電圧変換回路1に対する図21の昇圧制御を、電圧変換回路2についてもT/2だけ遅らせて交互に実行する。つまり、SW素子Q12及びQ22をオン/オフする駆動信号は互いに位相がπだけずれている。   Next, the ripple current flowing through the inductors L12 and L22 will be described. The control unit 5 alternately executes the boost control of FIG. 21 for the voltage conversion circuit 1 with a delay of T / 2 for the voltage conversion circuit 2 as well. That is, the drive signals for turning on / off the SW elements Q12 and Q22 are out of phase with each other by π.

電圧変換回路1でSW素子Q12がオンすることにより、インダクタL12の電流が状態U1の期間中に増加する。この期間にインダクタL12に流れる電流を打ち消すようにインダクタL22に電流が誘起されるため、同じ期間にインダクタL22の電流も増加する。増加した電流は、キャパシタ42及び外部のバッテリ(不図示)と、キャパシタC2又はSW素子Q22とを介してインダクタL22に還流する。   When the SW element Q12 is turned on in the voltage conversion circuit 1, the current in the inductor L12 increases during the period of the state U1. Since current is induced in the inductor L22 so as to cancel the current flowing through the inductor L12 during this period, the current of the inductor L22 also increases during the same period. The increased current flows back to the inductor L22 via the capacitor 42 and an external battery (not shown) and the capacitor C2 or the SW element Q22.

同様に、電圧変換回路2でSW素子Q21がオンすることにより、インダクタL22の電流が上記状態U1の期間からT/2だけ遅れた期間に増加する。この期間にインダクタL22に流れる電流を打ち消すようにインダクタL12に電流が誘起されるため、同じ期間にインダクタL12の電流も増加する。このため、インダクタL12の電流が、T/2周期で増減を繰り返すこととなる。   Similarly, when the SW element Q21 is turned on in the voltage conversion circuit 2, the current of the inductor L22 increases in a period delayed by T / 2 from the period of the state U1. Since current is induced in the inductor L12 so as to cancel the current flowing through the inductor L22 during this period, the current of the inductor L12 also increases during the same period. For this reason, the current of the inductor L12 repeatedly increases and decreases in a T / 2 cycle.

本実施形態2では、実施形態1の場合と同様に、リップル電流と漏れインダクタンスとが反比例の関係にあることが明らかである。また、コア内の磁束密度が一定である場合に、コアの有効断面積と漏れインダクタンスとが比例関係にあるこことも同様である。図示は省略するが、漏れインダクタンスを一定にして結合係数kを1に近づけるほどリップル電流が低減されるのも、実施形態1の場合と同様である。   In the second embodiment, as in the case of the first embodiment, it is clear that the ripple current and the leakage inductance are in an inversely proportional relationship. The same applies to the case where the effective cross-sectional area of the core is proportional to the leakage inductance when the magnetic flux density in the core is constant. Although illustration is omitted, the ripple current is reduced as the coupling coefficient k approaches 1 while keeping the leakage inductance constant, as in the case of the first embodiment.

以上のように本実施形態2によれば、制御部5がSW素子Q12及びQ22を交互にオン/オフすることにより、2つの電圧変換回路1及び2の端子L,Gに入力された電圧が昇圧されて端子H,Gに並列に出力される。   As described above, according to the second embodiment, the control unit 5 alternately turns on / off the SW elements Q12 and Q22, whereby the voltages input to the terminals L and G of the two voltage conversion circuits 1 and 2 are changed. The voltage is boosted and output to terminals H and G in parallel.

制御部5は、電圧変換回路1について、SW素子Q11をオフした状態でSW素子Q12をオンしてインダクタL12に電流を流す第1モードで動作させる。これにより、インダクタL12にエネルギーが蓄積される。その後、制御部5は、SW素子Q12をオフしてインダクタL11、インダクタL12及びキャパシタC1による共振電流を流す第2モードで動作させる。その後、共振によってキャパシタC1の電圧、即ちSW素子Q12の電圧が所定の電圧閾値より低くなった場合、制御部5は、SW素子Q12をオンして第1モードへ移行させる。制御部5は、電圧変換回路1について上述の一連の昇圧制御を周期的に行う間に、同じ周期の異なる位相で電圧変換回路2についても同様の昇圧制御を行う。これにより、2つの電圧変換回路1,2夫々のSW素子Q12,Q22が交互にオン/オフされる。   The control unit 5 causes the voltage conversion circuit 1 to operate in the first mode in which the SW element Q12 is turned on while the SW element Q11 is turned off and current is supplied to the inductor L12. Thereby, energy is accumulated in the inductor L12. Thereafter, the control unit 5 turns off the SW element Q12 and operates in the second mode in which the resonance current from the inductor L11, the inductor L12, and the capacitor C1 flows. Thereafter, when the voltage of the capacitor C1, that is, the voltage of the SW element Q12 becomes lower than a predetermined voltage threshold due to resonance, the control unit 5 turns on the SW element Q12 to shift to the first mode. The control unit 5 performs similar boost control on the voltage conversion circuit 2 at different phases in the same cycle while periodically performing the above-described series of boost control on the voltage conversion circuit 1. As a result, the SW elements Q12 and Q22 of the two voltage conversion circuits 1 and 2 are alternately turned on / off.

つまり、インダクタL12,L22が互いに磁気相殺するようにコア3に巻回されているため、インダクタL12,L22の漏れインダクタンスLe1,Le2を一定の限度内で低減した場合であっても、インダクタL12,L22のリップル電流を増加させない範囲で電圧変換回路1,2が昇圧制御される。従って、漏れインダクタンスLe1,Le2の低減に応じてコア3のサイズが低減されることと併せて、互いに異なる位相で駆動されて並列に接続された電圧変換回路1,2におけるインダクタL12,L22が巻回されたコア3のサイズを低減することが可能となる。   That is, since the inductors L12 and L22 are wound around the core 3 so as to magnetically cancel each other, even if the leakage inductances Le1 and Le2 of the inductors L12 and L22 are reduced within a certain limit, the inductors L12 and L22 The voltage conversion circuits 1 and 2 are step-up controlled within a range in which the ripple current of L22 is not increased. Therefore, the inductors L12 and L22 in the voltage conversion circuits 1 and 2 that are driven in different phases and connected in parallel are wound together with the size of the core 3 being reduced in accordance with the reduction of the leakage inductances Le1 and Le2. It is possible to reduce the size of the rotated core 3.

また実施形態2によれば、制御部5は、第2モードにおけるキャパシタC1の電圧が第2の電圧閾値より高い場合に、SW素子Q11をオンし、これをオフした後にSW素子Q12をオンして第1モードに移行させる。
従って、オン抵抗が低いSW素子Q11を介して端子H,G側に電流を出力することが可能となる。
According to the second embodiment, the control unit 5 turns on the SW element Q11 when the voltage of the capacitor C1 in the second mode is higher than the second voltage threshold, and turns on the SW element Q12 after turning it off. To shift to the first mode.
Therefore, it is possible to output current to the terminals H and G via the SW element Q11 having a low on-resistance.

なお、実施形態1及び2にあっては、電圧変換回路1,2の組を1組だけ備えていたが、電圧変換回路1,2の組数は1に限定されず、N組(Nは自然数)の電圧変換回路1,2を備えてこれらを並列に接続するようにしてもよい。
電圧変換回路1,2の組をN組備える場合、制御部5が、N組の電圧変換回路1,2夫々に含まれるSW素子Q11,Q21を位相差πで交互にオン/オフすると共に、SW素子Q11及びQ21の何れについてもπ/Nずつ異なる位相でオン/オフする。つまり、N組の電圧変換回路1,2に含まれるSW素子Q11,Q21の全てが2π/2Nずつ異なる位相でオン/オフされる。
従って、スイッチング損失をN組の電圧変換回路1,2に均等に分散することができると共に、出力に含まれるリップル電流を1/Nに低減することが可能となる。
In the first and second embodiments, only one set of voltage conversion circuits 1 and 2 is provided. However, the number of sets of voltage conversion circuits 1 and 2 is not limited to 1, and N sets (N is Natural number) voltage conversion circuits 1 and 2 may be provided and these may be connected in parallel.
When N sets of voltage conversion circuits 1 and 2 are provided, the control unit 5 alternately turns on / off the SW elements Q11 and Q21 included in the N voltage conversion circuits 1 and 2 with a phase difference π. Both the SW elements Q11 and Q21 are turned on / off at a phase different by π / N. That is, all the SW elements Q11 and Q21 included in the N sets of voltage conversion circuits 1 and 2 are turned on / off at phases different by 2π / 2N.
Therefore, the switching loss can be evenly distributed to the N sets of voltage conversion circuits 1 and 2, and the ripple current included in the output can be reduced to 1 / N.

1、2 電圧変換回路
3 コア
3a、3b、3c 脚部
41、42 キャパシタ
5 制御部
Q11、Q21 高圧側スイッチング素子(SW素子)
Q12、Q22 低圧側スイッチング素子(SW素子)
Q13、Q23 SW素子
L11、L21 第1インダクタ(インダクタ)
L12、L22 第2インダクタ(インダクタ)
C1、C2 キャパシタ
H、L、G 端子
DESCRIPTION OF SYMBOLS 1, 2 Voltage conversion circuit 3 Core 3a, 3b, 3c Leg part 41, 42 Capacitor 5 Control part Q11, Q21 High voltage side switching element (SW element)
Q12, Q22 Low voltage side switching element (SW element)
Q13, Q23 SW element L11, L21 First inductor (inductor)
L12, L22 Second inductor (inductor)
C1, C2 capacitors H, L, G terminals

Claims (10)

第1インダクタを介して直列に接続された高圧側スイッチング素子及び低圧側スイッチング素子と、前記第1インダクタ及び前記低圧側スイッチング素子の接続点に一端が接続された第2インダクタと、前記低圧側スイッチング素子に並列に接続されたキャパシタとを有する2つの電圧変換回路、及び前記高圧側スイッチング素子を交互にオン/オフする制御部を備え、前記2つの電圧変換回路を並列に接続してある電圧変換装置であって、
前記第2インダクタは、互いに磁気相殺するようにコアに巻回されており、
前記制御部は、
前記電圧変換回路に降圧変換させる場合、前記高圧側スイッチング素子をオンして前記第1インダクタ、前記第2インダクタ及び前記キャパシタによる共振電流を流す第1モードで動作させ、
該第1モードで前記高圧側スイッチング素子の電流が所定の電流閾値より少ない場合、前記高圧側スイッチング素子をオフして前記低圧側スイッチング素子又は前記キャパシタに前記2インダクタの還流電流を流す第2モードで動作させ、
該第2モードでの動作後に前記高圧側スイッチング素子をオンして前記第1モードへ移行させる電圧変換装置。
A high-voltage side switching element and a low-voltage side switching element connected in series via a first inductor; a second inductor having one end connected to a connection point of the first inductor and the low-voltage side switching element; and the low-voltage side switching element Voltage conversion circuit comprising two voltage conversion circuits having capacitors connected in parallel to the elements, and a control unit for alternately turning on / off the high-voltage side switching elements, wherein the two voltage conversion circuits are connected in parallel A device,
The second inductors are wound around a core so as to cancel each other magnetically,
The controller is
When the voltage conversion circuit performs step-down conversion, the high-voltage side switching element is turned on and operated in a first mode in which a resonance current is flown by the first inductor, the second inductor, and the capacitor,
In the first mode, when the current of the high-voltage side switching element is less than a predetermined current threshold, the high-voltage side switching element is turned off, and the second mode in which the reflux current of the two inductors flows through the low-voltage side switching element or the capacitor To work with
A voltage conversion device that turns on the high-voltage side switching element and shifts to the first mode after the operation in the second mode.
前記制御部は、
前記低圧側スイッチング素子の電圧を検出するようにしてあり、
前記第2モードで前記低圧側スイッチング素子の電圧が所定の電圧閾値より低い場合、前記低圧側スイッチング素子をオンし、
該低圧側スイッチング素子をオフした後に前記高圧側スイッチング素子をオンする
請求項1に記載の電圧変換装置。
The controller is
The voltage of the low-voltage side switching element is detected,
When the voltage of the low-voltage side switching element is lower than a predetermined voltage threshold in the second mode, the low-voltage side switching element is turned on,
The voltage converter according to claim 1, wherein the high-voltage side switching element is turned on after the low-voltage side switching element is turned off.
第1インダクタを介して直列に接続された高圧側スイッチング素子及び低圧側スイッチング素子と、前記第1インダクタ及び前記低圧側スイッチング素子の接続点に一端が接続された第2インダクタと、前記低圧側スイッチング素子に並列に接続されたキャパシタとを有する2つの電圧変換回路、及び前記低圧側スイッチング素子を交互にオン/オフする制御部を備え、前記2つの電圧変換回路を並列に接続してある電圧変換装置であって、
前記第2インダクタは、互いに磁気相殺するようにコアに巻回されており、
前記制御部は、
前記電圧変換回路に昇圧変換させる場合、前記低圧側スイッチング素子をオンして前記第2インダクタに電流を流す第1モードで動作させ、
該第1モードでの動作後に前記低圧側スイッチング素子をオフして前記第1インダクタ、前記第2インダクタ及び前記キャパシタによる共振電流を流す第2モードで動作させ、
該第2モードで前記低圧側スイッチング素子の電圧が所定の電圧閾値より低い場合、前記低圧側スイッチング素子をオンして前記第1モードへ移行させる電圧変換装置。
A high-voltage side switching element and a low-voltage side switching element connected in series via a first inductor; a second inductor having one end connected to a connection point of the first inductor and the low-voltage side switching element; and the low-voltage side switching element A voltage conversion circuit comprising: two voltage conversion circuits having capacitors connected in parallel to the elements; and a control unit that alternately turns on and off the low-voltage side switching elements, wherein the two voltage conversion circuits are connected in parallel. A device,
The second inductors are wound around a core so as to cancel each other magnetically,
The controller is
When the voltage conversion circuit performs step-up conversion, the low-voltage side switching element is turned on to operate in a first mode in which a current flows through the second inductor,
After the operation in the first mode, the low-voltage side switching element is turned off to operate in the second mode in which a resonance current is generated by the first inductor, the second inductor, and the capacitor,
A voltage conversion device that turns on the low-voltage side switching element to shift to the first mode when the voltage of the low-voltage side switching element is lower than a predetermined voltage threshold in the second mode.
前記制御部は、
前記キャパシタの電圧を検出するようにしてあり、
前記第2モードで前記キャパシタの電圧が第2の電圧閾値より高い場合、前記高圧側スイッチング素子をオンし、
該高圧側スイッチング素子をオフした後に前記低圧側スイッチング素子をオンする
請求項3に記載の電圧変換装置。
The controller is
A voltage of the capacitor is detected;
When the voltage of the capacitor is higher than a second voltage threshold in the second mode, the high-voltage side switching element is turned on,
The voltage converter according to claim 3, wherein the low-voltage side switching element is turned on after the high-voltage side switching element is turned off.
前記第2インダクタは、結合係数が−0.99以上、且つ−0.78以下の範囲内にある請求項1から4の何れか1項に記載の電圧変換装置。   5. The voltage conversion device according to claim 1, wherein the second inductor has a coupling coefficient in a range of −0.99 or more and −0.78 or less. 前記2つの電圧変換回路の組をN組(Nは自然数)備え、
各組の電圧変換回路同士を並列に接続してあり、
前記制御部は、各組の電圧変換回路の一方又は他方の低圧側スイッチング素子をπ/Nずつ異なる位相でオン/オフする
請求項1から5の何れか1項に記載の電圧変換装置。
N sets of the two voltage conversion circuits (N is a natural number),
Each set of voltage conversion circuits are connected in parallel,
6. The voltage converter according to claim 1, wherein the control unit turns on / off one or the other low-voltage side switching element of each set of voltage conversion circuits at a phase different by π / N. 6.
第1インダクタを介して直列に接続された高圧側スイッチング素子及び低圧側スイッチング素子と、前記第1インダクタ及び前記低圧側スイッチング素子の接続点に一端が接続された第2インダクタと、前記低圧側スイッチング素子に並列に接続されたキャパシタとを有する2つの電圧変換回路、及び前記高圧側スイッチング素子を交互にオン/オフする制御部を備え、前記第2インダクタを互いに磁気相殺するようにコアに巻回して前記2つの電圧変換回路を並列に接続してある電圧変換装置における前記制御部で前記電圧変換回路に降圧変換させる制御方法であって、
前記高圧側スイッチング素子をオンして前記第1インダクタ、前記第2インダクタ及び前記キャパシタによる共振電流を流す第1モードで動作させ、
該第1モードで前記高圧側スイッチング素子の電流が所定の電流閾値より少ない場合、前記高圧側スイッチング素子をオフして前記低圧側スイッチング素子又は前記キャパシタに前記2インダクタの還流電流を流す第2モードで動作させ、
該第2モードでの動作後に前記高圧側スイッチング素子をオンして前記第1モードへ移行させる電圧変換回路の降圧制御方法。
A high-voltage side switching element and a low-voltage side switching element connected in series via a first inductor; a second inductor having one end connected to a connection point of the first inductor and the low-voltage side switching element; and the low-voltage side switching element Two voltage conversion circuits having capacitors connected in parallel to the elements, and a control unit for alternately turning on and off the high-voltage side switching elements, and winding the second inductor around the core so as to magnetically cancel each other A control method in which the voltage conversion circuit in the voltage conversion device in which the two voltage conversion circuits are connected in parallel is stepped down to the voltage conversion circuit,
Turning on the high-voltage side switching element to operate in a first mode in which a resonance current is caused to flow by the first inductor, the second inductor, and the capacitor;
In the first mode, when the current of the high-voltage side switching element is smaller than a predetermined current threshold value, the second mode in which the high-voltage side switching element is turned off and the reflux current of the two inductors flows through the low-voltage side switching element or the capacitor To work with
A voltage step-down control method for a voltage conversion circuit in which the high-voltage side switching element is turned on after the operation in the second mode to shift to the first mode.
第1インダクタを介して直列に接続された高圧側スイッチング素子及び低圧側スイッチング素子と、前記第1インダクタ及び前記低圧側スイッチング素子の接続点に一端が接続された第2インダクタと、前記低圧側スイッチング素子に並列に接続されたキャパシタとを有する2つの電圧変換回路、及び前記低圧側スイッチング素子を交互にオン/オフする制御部を備え、前記第2インダクタを互いに磁気相殺するようにコアに巻回して前記2つの電圧変換回路を並列に接続してある電圧変換装置における前記制御部で前記電圧変換回路に昇圧変換させる制御方法であって、
前記低圧側スイッチング素子をオンして前記第2インダクタに電流を流す第1モードで動作させ、
該第1モードでの動作後に前記低圧側スイッチング素子をオフして前記第1インダクタ、前記第2インダクタ及び前記キャパシタによる共振電流を流す第2モードで動作させ、
該第2モードで前記低圧側スイッチング素子の電圧が所定の電圧閾値より低い場合、前記低圧側スイッチング素子をオンして前記第1モードへ移行させる電圧変換回路の昇圧制御方法。
A high-voltage side switching element and a low-voltage side switching element connected in series via a first inductor; a second inductor having one end connected to a connection point of the first inductor and the low-voltage side switching element; and the low-voltage side switching element Two voltage conversion circuits having capacitors connected in parallel to the elements, and a control unit for alternately turning on and off the low-voltage side switching elements, and winding the second inductor around the core so as to magnetically cancel each other A control method in which the control unit in the voltage conversion device in which the two voltage conversion circuits are connected in parallel causes the voltage conversion circuit to perform boost conversion,
Turning on the low-voltage switching element and operating in a first mode in which a current flows through the second inductor;
After the operation in the first mode, the low-voltage side switching element is turned off to operate in the second mode in which a resonance current is generated by the first inductor, the second inductor, and the capacitor,
A step-up control method for a voltage conversion circuit that turns on the low-voltage side switching element and shifts to the first mode when the voltage of the low-voltage side switching element is lower than a predetermined voltage threshold in the second mode.
第1インダクタを介して直列に接続された高圧側スイッチング素子及び低圧側スイッチング素子と、前記第1インダクタ及び前記低圧側スイッチング素子の接続点に一端が接続された第2インダクタと、前記低圧側スイッチング素子に並列に接続されたキャパシタとを有する2つの電圧変換回路、及び前記高圧側スイッチング素子を交互にオン/オフする制御部を備え、前記第2インダクタを互いに磁気相殺するようにコアに巻回して前記2つの電圧変換回路を並列に接続してある電圧変換装置における前記制御部で前記電圧変換回路に降圧変換させるためのコンピュータプログラムであって、
前記制御部に、
前記高圧側スイッチング素子をオンして前記第1インダクタ、前記第2インダクタ及び前記キャパシタによる共振電流を流す第1モードで動作させるステップと、
該第1モードで前記高圧側スイッチング素子の電流が所定の電流閾値より少ない場合、前記高圧側スイッチング素子をオフして前記低圧側スイッチング素子又は前記キャパシタに前記2インダクタの還流電流を流す第2モードで動作させるステップと、
該第2モードでの動作後に前記高圧側スイッチング素子をオンして前記第1モードへ移行させるステップと
を実行させるコンピュータプログラム。
A high-voltage side switching element and a low-voltage side switching element connected in series via a first inductor; a second inductor having one end connected to a connection point of the first inductor and the low-voltage side switching element; and the low-voltage side switching element Two voltage conversion circuits having capacitors connected in parallel to the elements, and a control unit for alternately turning on and off the high-voltage side switching elements, and winding the second inductor around the core so as to magnetically cancel each other A computer program for causing the voltage conversion circuit to perform step-down conversion in the control unit in a voltage conversion device in which the two voltage conversion circuits are connected in parallel,
In the control unit,
Turning on the high-voltage side switching element and operating in a first mode in which a resonance current from the first inductor, the second inductor, and the capacitor flows;
In the first mode, when the current of the high-voltage side switching element is less than a predetermined current threshold, the high-voltage side switching element is turned off, and the second mode in which the reflux current of the two inductors flows through the low-voltage side switching element or the capacitor Steps to work with,
And a step of turning on the high-voltage side switching element after the operation in the second mode to shift to the first mode.
第1インダクタを介して直列に接続された高圧側スイッチング素子及び低圧側スイッチング素子と、前記第1インダクタ及び前記低圧側スイッチング素子の接続点に一端が接続された第2インダクタと、前記低圧側スイッチング素子に並列に接続されたキャパシタとを有する2つの電圧変換回路、及び前記低圧側スイッチング素子を交互にオン/オフする制御部を備え、前記第2インダクタを互いに磁気相殺するようにコアに巻回して前記2つの電圧変換回路を並列に接続してある電圧変換装置における前記制御部で前記電圧変換回路に昇圧変換させるためのコンピュータプログラムであって、
前記制御部に、
前記低圧側スイッチング素子をオンして前記第2インダクタに電流を流す第1モードで動作させるステップと、
該第1モードでの動作後に前記低圧側スイッチング素子をオフして前記第1インダクタ、前記第2インダクタ及び前記キャパシタによる共振電流を流す第2モードで動作させるステップと、
該第2モードで前記低圧側スイッチング素子の電圧が所定の電圧閾値より低い場合、前記低圧側スイッチング素子をオンして前記第1モードへ移行させるステップと
を実行させるコンピュータプログラム。
A high-voltage side switching element and a low-voltage side switching element connected in series via a first inductor; a second inductor having one end connected to a connection point of the first inductor and the low-voltage side switching element; and the low-voltage side switching element Two voltage conversion circuits having capacitors connected in parallel to the elements, and a control unit for alternately turning on and off the low-voltage side switching elements, and winding the second inductor around the core so as to magnetically cancel each other A computer program for causing the voltage conversion circuit to perform step-up conversion in the control unit in the voltage conversion device in which the two voltage conversion circuits are connected in parallel,
In the control unit,
Turning on the low-voltage side switching element and operating in a first mode in which a current flows through the second inductor;
Turning off the low-voltage side switching element after operation in the first mode and operating in a second mode in which a resonance current is flown by the first inductor, the second inductor, and the capacitor;
When the voltage of the low-voltage side switching element is lower than a predetermined voltage threshold in the second mode, the computer program for executing the step of turning on the low-voltage side switching element and shifting to the first mode.
JP2016143726A 2016-07-21 2016-07-21 Voltage converter, step-down control method of power conversion circuit, step-up control method of power conversion circuit and computer program Pending JP2018014841A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016143726A JP2018014841A (en) 2016-07-21 2016-07-21 Voltage converter, step-down control method of power conversion circuit, step-up control method of power conversion circuit and computer program

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016143726A JP2018014841A (en) 2016-07-21 2016-07-21 Voltage converter, step-down control method of power conversion circuit, step-up control method of power conversion circuit and computer program

Publications (1)

Publication Number Publication Date
JP2018014841A true JP2018014841A (en) 2018-01-25

Family

ID=61020535

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016143726A Pending JP2018014841A (en) 2016-07-21 2016-07-21 Voltage converter, step-down control method of power conversion circuit, step-up control method of power conversion circuit and computer program

Country Status (1)

Country Link
JP (1) JP2018014841A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190132116A (en) * 2018-05-18 2019-11-27 주식회사 아이엠헬스케어 Battery driving type plasma ion generating apparatus
WO2021160516A1 (en) * 2020-02-10 2021-08-19 PulsIV Limited Dc-dc conversion

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190132116A (en) * 2018-05-18 2019-11-27 주식회사 아이엠헬스케어 Battery driving type plasma ion generating apparatus
KR102129251B1 (en) 2018-05-18 2020-07-03 주식회사 아이엠헬스케어 Battery driving type plasma ion generating apparatus
WO2021160516A1 (en) * 2020-02-10 2021-08-19 PulsIV Limited Dc-dc conversion
US12015340B2 (en) 2020-02-10 2024-06-18 PulsIV Limited DC-DC conversion

Similar Documents

Publication Publication Date Title
KR101203918B1 (en) Switching power-supply apparatus
US10892687B2 (en) Asymmetric power converter, power converters, and operating power converters
CN110383663B (en) DC-DC converter
US10601308B2 (en) Power factor improving converter, and power supply device including power factor improving converter
CN108933515B (en) Flyback converter controller, flyback converter and operation method thereof
EP2526615B1 (en) Power conversion with zero voltage switching
US11025174B2 (en) Converter with soft switching function
JP5280766B2 (en) DCDC converter, switching power supply and uninterruptible power supply
US10483851B2 (en) Voltage conversion device and method of deciding leakage inductance
US20200366198A1 (en) Converter
CN107404231A (en) The method and apparatus being controlled for the converter that shaken to Semi-resonance harmony
US20200366184A1 (en) Converter
JP2017038456A (en) DC-DC converter
JP4446473B2 (en) DC-DC converter
CN115296547A (en) LLC resonant converter, power supply circuit and method for generating output voltage
JP2018014841A (en) Voltage converter, step-down control method of power conversion circuit, step-up control method of power conversion circuit and computer program
CN113632363A (en) Insulated DC/DC converter with full bridge diode rectifier on secondary side and asymmetric auxiliary capacitor
JP6409668B2 (en) Trance
CN111869076A (en) DC voltage conversion circuit and power supply device
JP7329972B2 (en) Converter and converter control method
JP6711449B2 (en) DC-DC converter
JP2003088118A (en) Resonance dc-dc converter
JP2007267528A (en) Boosting circuit
JP7444113B2 (en) power converter
KR20100082209A (en) Non-inductor zcs type dc-dc converter