JP2018014471A - ダイオード - Google Patents

ダイオード Download PDF

Info

Publication number
JP2018014471A
JP2018014471A JP2016144832A JP2016144832A JP2018014471A JP 2018014471 A JP2018014471 A JP 2018014471A JP 2016144832 A JP2016144832 A JP 2016144832A JP 2016144832 A JP2016144832 A JP 2016144832A JP 2018014471 A JP2018014471 A JP 2018014471A
Authority
JP
Japan
Prior art keywords
electrode
region
semiconductor layer
semiconductor layers
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016144832A
Other languages
English (en)
Other versions
JP6737485B2 (ja
Inventor
大野 泰夫
Yasuo Ono
泰夫 大野
弘子 伊藤
Hiroko Ito
弘子 伊藤
敖 金平
Kinpei Go
金平 敖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Tokushima NUC
Laser Systems Inc Japan
Original Assignee
University of Tokushima NUC
Laser Systems Inc Japan
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Tokushima NUC, Laser Systems Inc Japan filed Critical University of Tokushima NUC
Priority to JP2016144832A priority Critical patent/JP6737485B2/ja
Publication of JP2018014471A publication Critical patent/JP2018014471A/ja
Application granted granted Critical
Publication of JP6737485B2 publication Critical patent/JP6737485B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】電力損失をより低減可能とするダイオードを提供すること。
【解決手段】基板10と、前記基板10上の第1の領域T1に形成された第1の半導体層11と、前記第1の半導体層上に形成され、それぞれ、アノード電極及びカソード電極のいずれかに対応する第1の電極13及び第2の電極12と、前記基板10上の第2の領域T2に形成されたパッド電極22と、前記第1の電極13と前記パッド電極22とを接続する引き出し配線30と、を備えるダイオードであって、前記第1の領域T1と前記第2の領域T2とは、互いを絶縁分離する分離領域TMを介して少なくとも一部が隣接し、前記第2の電極12及び前記パッド電極22は、少なくとも一部が前記分離領域TMを介して対向するように配設され、前記第2の電極12及び前記パッド電極22それぞれの前記分離領域TMを介して対向する領域の端部の下方は、絶縁された領域TM1、TM2である。
【選択図】図3

Description

本発明は、ダイオードに関する。
無線電力伝送においては、一般に、交流電力を直流電力に変換するために整流用ダイオードが用いられる。
電力伝送の変換効率を低下させる電力損失は諸々あるが、マイクロ波等の高周波を用いる無線電力伝送において特に問題となるのは、整流用ダイオードで整流する際に寄生容量へ通流する変位電流に起因した損失である。変位電流に起因した損失は、例えば、整流用ダイオードの逆方向オフ時に、変位電流が当該整流用ダイオードの空乏層容量に流通し、当該整流用ダイオードの半導体層における抵抗損失等として生ずる。
整流用ダイオードの寄生容量を低減するため、一般に、pnダイオードに代えて、拡散容量が存在しないショットキーバリアダイオード(Schottky Barrier Diode:以下「SBD」と略称する)が用いられている。特に、高絶縁破壊電界、高電子飽和速度という特性を有し、逆方向オフ時の寄生容量の低減とオン状態での低抵抗を両立することを可能とする、窒化ガリウム(以下、「GaN」と略称する)を用いたSBDに大きな期待が寄せられている(例えば、特許文献1を参照)。
特開2015−041714号公報
上記したように、無線電力伝送においては、マイクロ波等の高周波(例えば、10GHz)の交流電力が用いられることから、適用されるダイオードにも当該用途に好適な構成が求められる。
本発明は、上記に鑑みてなされたものであり、電力損失をより低減可能とする、特に無線電力伝送の用途に好適なダイオードを提供することを目的とする。
前述した課題を解決する主たる本発明は、絶縁性または半絶縁性の基板と、前記基板上の第1の領域に形成された第1の半導体層と、前記第1の半導体層上に形成され、それぞれ、アノード電極及びカソード電極のいずれかに対応する第1の電極及び第2の電極と、前記基板上の第2の領域に形成されたパッド電極と、前記第1の電極と前記パッド電極とを接続する引き出し配線と、を備えるダイオードであって、前記第1の領域と前記第2の領域とは、互いを絶縁分離する分離領域を介して少なくとも一部が隣接し、前記第2の電極及び前記パッド電極は、少なくとも一部が前記分離領域を介して対向するように配設され、前記第2の電極及び前記パッド電極それぞれの前記分離領域を介して対向する領域の端部の下方は、絶縁された領域であるダイオードである。
本発明に係るダイオードによれば、電力損失をより低減することができる。
第1の実施形態に係るSBDの構成の一例を示す平面図 第1の実施形態に係るSBDの構成の一例を示す平面図 第1の実施形態に係るSBDの構成の一例を示す断面図 SBDの変位電流の導通経路について説明する図 SBDの構造に応じた、変位電流の導通経路の抵抗成分及び容量成分の変化をシミュレーションするためのモデル図 図5の各モデルにおけるシミュレーション結果を示す図 第1の実施形態に係るSBDの製造方法の一例に示す図 第2の実施形態に係るSBDの構成の一例を示す断面図 第3の実施形態に係るSBDの構成の一例を示す断面図 第4の実施形態に係るSBDの構成の一例を示す断面図 第4の実施形態の変形例に係るSBDの構成の一例を示す断面図 第5の実施形態に係るSBDの構成の一例を示す断面図 第5の実施形態の変形例に係るSBDの構成の一例を示す断面図
(第1の実施形態)
以下、図1〜図3を参照して、第1の実施形態に係るSBDの構成の一例について説明する。
図1は、本実施形態に係るSBDの構成の一例を示す平面図である。図2は、図1を拡大した平面図である。
本実施形態に係るSBDは、例えば、無線電力伝送において、整流回路として用いられるレクテナ回路の整流素子に適用される。
本実施形態では、一例として、横型のGaN系SBDについて説明する。尚、横型のSBDとは、アノード電極とカソード電極が、同じ基板面側に形成されたSBDを表す。
本実施形態に係るSBDは、平面視で、基板10上に、第1の領域T1と第2の領域T2とを有している(図1、図2を参照)。
第1の領域T1と第2の領域T2とは、互いを絶縁分離する分離領域TMを介して隣接する。第1の領域T1は、SBDとして機能する領域であり、第2の領域T2は、SBDのアノード電極13に電流を流通させるパッド電極22が形成される領域である。
第1の領域T1には、複数のアノード電極13(図1中の13a〜13c等)が島状に形成され、当該複数のアノード電極13それぞれの周囲を囲繞するようにカソード電極12が形成されている。そして、複数のアノード電極13それぞれには、引き出し配線30が接続され、複数のアノード電極13は、当該引き出し配線30を介して第2の領域T2のパッド電極22と接続されている。
尚、第1の領域T1は、第1の領域T1と第2の領域T2が隣接する分離領域TM付近からカソード電極12用の外部端子接続領域(図1のT1の右端側領域)まで延在する。同様に、第2の領域T2は、第1の領域T1と第2の領域T2が隣接する分離領域TM付近から、アノード電極13用の外部端子接続領域(図1のT2の左端側領域)まで延在する。
図3は、本実施形態に係るSBDの構成の一例を示す断面図である。尚、図3は、図1のL−L線で切断した部分を示している。
本実施形態に係るSBDは、第1の領域T1には、第1の半導体層11(アクセス層11a、活性層11b)、アノード電極13、及びカソード電極12が形成され、第2の領域T2には、第2の半導体層21及びパッド電極22が形成されている。
基板10は、例えば、サファイア基板、半絶縁性SiC基板、半絶縁性GaAs基板、高抵抗シリコン基板などである。
第1の半導体層11は、アクセス層11aと活性層11bとが積層されて構成されている。
アクセス層11aは、カソード電極12がオーミック接触する半導体材料であり、アノード電極13から流通する電流をカソード電極12に流通させる。アクセス層11aは、例えば、n型GaN系半導体(GaN、GaInN、AlGaN、AlGaInN等)が用いられる。アクセス層11aは、SBDのアクセス抵抗の低減を図るため、好適には、ドナー濃度が十分に高い低抵抗のn型GaN系半導体からなる。
活性層11bは、アノード電極13がショットキー接触する半導体材料であり、例えば、アクセス層11aよりもドナー濃度が低いn型GaN系半導体からなる。アクセス層11aの上部及び活性層11bは、平面視で活性層11bが島状になるようにメサ形状を有する。尚、基板10上に、基板10とアクセス層11a及び活性層11bとの間の格子定数の相違による歪みの影響を緩和するためのバッファ層が積層されてもよい。
アクセス層11a及び活性層11bの半導体材料は、GaN以外のものであってもよく、例えば、GaAs、SiC、Si等も用いることができる。但し、高周波の無線電力伝送に適用されるSBDとしては、耐圧、オン抵抗、周波数特性等の観点から、GaNが望ましい。
カソード電極12は、アクセス層11aとオーミック接触可能な金属であり、例えば、Ti層とAl層の積層体が用いられる。
アノード電極13は、活性層11bとショットキー接触可能な金属であり、例えば、活性層11bと接触する下層側から、順に、TiN層、密着層(例えば、Ni、Pd、Pt)、抵抗低減用金属層(例えば、Au、Al)が積層された積層体が用いられる。
アノード電極13は、活性層11bとともに、平面視で、島状に形成され、カソード電極12及びアクセス層11aに周囲を囲繞される(図2を参照)。活性層11b及びアノード電極13は、例えば、平面視で、円形や多角形状に形成される。当該構成によって、SBDの逆方向電圧に対する耐圧を向上させることができる。
尚、カソード電極12及びアノード電極13の材料は、下地の半導体材料に応じて、従来公知のものの中から適宜選択したものであってよい。
第2の半導体層21は、パッド電極22が基板10から剥離しないように、又、ワイヤボンディングでアノード電極13と引き出し配線30を接続する際の高さ調整のために形成される。第2の半導体層21は、例えば、アクセス層11aと同時に形成されたドナー濃度が十分に高い低抵抗の半導体層である。尚、第2の半導体層21は、分離領域TMを介して第1の半導体層11から離間して配設されている。
パッド電極22は、引き出し配線30を介してアノード電極13と接続され、アノード電極13に対して電流を流通するための電極である。パッド電極22は、例えば、Ti層とAl層の積層体である。パッド電極22は、例えば、カソード電極12を形成する際に同時に形成される。パッド電極22は、引き出し配線30と接続された領域から延在する外部接続領域において、ワイヤボンディングやフリップチップボンディングによって、外部端子に接続される。
引き出し配線30は、アノード電極13とパッド電極22とを接続する配線であり、例えば、エアブリッジ配線が用いられる。引き出し配線30は、アノード電極13の周囲を囲繞するカソード電極12を跨いで、アノード電極13とパッド電極22とを接続するために設けられている。
尚、引き出し配線30は、エアブリッジ配線に代えて、エポキシ樹脂等の絶縁膜でカソード電極12や分離領域TMを覆い、当該絶縁膜上に配線を引き回す構成としてもよい。
本実施形態に係るSBDにおいては、カソード電極12及びパッド電極22の少なくとも一部は、分離領域TMにおいて、対向するように配設され、カソード電極12及びパッド電極22のそれぞれの分離領域TMを介して対向する領域の端部は、第1及び第2の半導体層11、21の導電領域よりも分離領域TM側に突き出すように形成されている(以下、「突出部12a、22a」とも称する)。尚、「半導体層の導電領域」とは、p型又はn型の導電性を有する半導体領域であり、真性半導体や絶縁化された半導体(第4の実施形態で後述)に対する語である。換言すると、カソード電極12及びパッド電極22それぞれの分離領域TMを介して対向する領域の端部の下方は、絶縁領域TM1、TM2となる。
本実施形態では、当該突出部12a、22aによって、変位電流が、第1の半導体層11と第2の半導体層21を介して流通することを抑制する(詳細は後述する)。ここでは、カソード電極12及びパッド電極22それぞれの突出部12a、22aは、第1及び第2の半導体層11、21それぞれの分離領域TM側の側面11c、21cを覆うように形成されている。
尚、突出部12a、22aは、第1の半導体層11と第2の半導体層21が隣接することになる分離領域TMの全領域に亘って形成されるのが望ましいが、分離領域TMの少なくとも一部の領域であってもよい。
[SBDの動作]
次に、図4〜図6を参照して、本実施形態に係るSBDの動作について説明する。
図4は、本実施形態に係るSBDの変位電流の導通経路について説明する図である。
本実施形態に係るSBDは、横型のSBDにおいて、寄生容量を低く保ちながら、オン抵抗の低減及び高耐圧化を実現するため、上記のごとく、アノード電極13を複数に分割し、引き出し配線30を用いて、当該複数のアノード電極13それぞれをパッド電極22に接続する構成とする。
但し、このような構成とする場合、第1及び第2の半導体層11、21の間隔は、近接した状態となりやすく、その結果、第1及び第2の半導体層11、21の間で、変位電流の導通が生じやすい。
図4は、高周波帯域(例えば、10GHz)においては、隣接する半導体層11、21間、及び当該半導体層11、21上のパッド電極22とカソード電極12間、それぞれに、アノード電極13からカソード電極12に流通するSBDの導通経路と並列接続するように、変位電流の導通経路が形成されることを示している。
当該変位電流の導通経路は、パッド電極22とカソード電極12間を導通する場合には、空気を誘電体とする容量成分Cpadで表すことができる。又、当該変位電流の導通経路は、第1の半導体層11と第2の半導体層21間を導通する場合には、空気及び基板10を誘電体とする容量成分Cbaseと、第1及び第2の半導体層11、21自身の抵抗成分Rbaseの直列接続と表すことができる。尚、第1及び第2の半導体層11、21間に流通した電流は、第2の半導体層21を介してカソード電極12側に流通する。
ここで、仮に、抵抗成分Rbaseの抵抗率が金属のように低い場合には、電流が流通しても当該抵抗成分Rbaseにおける電力損失は無視できる程度になる。又、抵抗成分Rbaseの抵抗率が高い場合には、電流は、容量成分Cpad側に流通するため、同様に、当該抵抗成分Rbaseにおける電力損失も無視できる程度になる。一般に、n型又はp型の導電型にされた半導体層は、これらの中間的な抵抗値を有するため、変位電流は、第1の領域T1と第2の領域T2の間を流通する際に、第1及び第2の半導体層11、21間の導通経路にも流通し、電力損失を発生させることになる。
例えば、抵抗成分Rbaseと容量成分Cbaseの直列接続体を考えると、無線電力伝送で用いられる5.8GHzの交流電力における抵抗損失は、以下の式(1)で求められ、抵抗成分Rbaseの抵抗率が1〜10Ω・cm付近のときに最大となる。そして、抵抗損失は、抵抗成分Rbaseの抵抗率が0.1mΩ・cm〜100kΩ・cm以下のときに比較的大きな値となり、特に、オン抵抗を低減するために設けられたアクセス層が、当該1〜10Ω・cm付近の抵抗率になりやすい。
Figure 2018014471
本出願に際して、本発明者らは、電力損失を低減するべく、横型のSBDについて、種々の寄生抵抗成分、寄生容量成分の検証を行った。
そして、回路シミュレーションによって、第1及び第2の半導体層11、21の抵抗成分Rbaseにおける電力損失の問題に想到するに至った。
図5A〜図5Dは、SBDの構造に応じた、変位電流の導通経路の抵抗成分及び容量成分の変化をシミュレーションするためのモデル図である。
具体的には、図5A〜図5Dは、それぞれ、第1の領域T1と第2の領域T2の隣接する領域において、第1及び第2の半導体層11、21上から、パッド電極22、カソード電極12が突き出す量(図5A〜図5D中で「dx」と表す)を変化させたモデルを表している。図5A〜図5Dでは、パッド電極22とカソード電極12の間の距離を一定値(M:23μm)に固定した状態で、第1及び第2の半導体層11、21の位置を変化させることで、当該突き出す量dxを変化させている。
図5A〜図5Dにおいて、パッド電極22、カソード電極12が第1及び第2の半導体層11、21上から突き出す量dxは、以下の通りである。
図5A:dx=−20μm
図5B:dx=−10μm
図5C:dx=+10μm
図5D:dx=+20μm
本シミュレーションでは、第1の領域T1には、第1の半導体層11とカソード電極12の積層体のみが形成され、第2の領域T2には、第2の半導体層21とパッド電極22の積層体のみが形成されているものとしている。そして、本シミュレーションでは、SBDとして機能する部分(アノード電極13、引き出し配線30)については除去して、第1の領域T1と第2の領域T2の間をオープンした状態で、当該第1の領域T1と第2の領域T2の間の等価回路の回路インピーダンスを求めている。
具体的には、本シミュレーションでは、第1の領域T1と第2の領域T2の間の等価回路を、寄生容量Csと寄生抵抗Rsの直列接続したものみなして、図5A〜図5Dそれぞれにおける、これらの回路インピーダンスを導出している。
すなわち、回路インピーダンスの導出方法として、第1の領域T1と第2の領域T2の間に、高周波正弦波信号(25.6GHz)を入射した際の反射信号、伝送信号からSパラメータを求め、当該Sパラメータから、寄生容量Csと寄生抵抗Rsに換算する方法を用いている。
又、本シミュレーションにおけるその他の条件としては、基板10はサファイア基板(誘電率:10)、第1の半導体層11及び第2の半導体層16はnGaN(厚さ:4μm、ドナー濃度:4x1018cm−3、キャリア移動度:156cm/Vs、抵抗率:100mΩ・cm)、パッド電極22及びカソード電極12は金層、隣接する領域の長さは100μmとしている。
図6は、図5A〜図5Dの各モデルにおけるシミュレーション結果を示す図である。
図6から理解できるように、第1及び第2の半導体層11、21が、パッド電極22、カソード電極12から突き出した状態になる(dx<0、図5A、図5B)と、寄生抵抗Rs、寄生容量Csは急激に増大する。ここでは、パッド電極22とカソード電極12の間の距離Mを一定としているため、寄生容量Csの増大は、第1及び第2の半導体層11、21の距離の短縮によるためであるが、近づくのは第1及び第2の半導体層11、21なので、容量成分Cbaseが増大する。これにより、抵抗を持つ第1及び第2の半導体層11、21を通る電流が増大し、等価回路としての寄生抵抗Rsが増大する。その結果、寄生抵抗Rsにおける発熱で、損失が発生する。逆に、パッド電極22、カソード電極12が、第1及び第2の半導体層11、21から突き出した状態になると、第1及び第2の半導体層11、21間に流通する電流が減少し、抵抗損失が低減されることを意味する。
尚、抵抗成分Rbase、容量成分Cbaseの値そのものは、パッド電極22とカソード電極12間の誘電体材料、パッド電極22とカソード電極12間の間隔、交流電力の周波数、第1及び第2の半導体層11、21の抵抗率等に応じて多少変化するものの、抵抗成分Rbase、容量成分Cbaseは、突き出し量dxに応じて、上記と同様の傾向となる。
一般に、半導体層における抵抗損失は、半導体層のドナー濃度を上げることによって、一定程度まで小さくすることができる。しかしながら、半導体材料のドナー濃度には上限があるため、第1及び第2の半導体層11、21の抵抗率の低減にも限度がある。加えて、第1及び第2の半導体層11、21としてGaN等を用いる場合、GaNは、ドナー濃度を上げると結晶性が損なわれるため、当該GaN上に高品質な活性層11bをエピタキシャル成長させることが困難になる。又、GaNは、ドナー濃度を上げる際のイオン注入ダメージによって電子移動度が低下してしまう。このようなことから、第1及び第2の半導体層11、21における抵抗損失は、避けられない。
この点、以上のようなシミュレーション結果から、カソード電極12及びパッド電極22が、第1の半導体層11及び第2の半導体層21から突き出す突出部12a、22aを有することによって、第1の半導体層11及び第2の半導体層21を電流が流通することを抑制することができる。これによって、第1の半導体層11及び第2の半導体層21における抵抗損失が低減することになる。
[SBDの製造方法]
次に、本実施形態に係るSBDの製造方法について説明する。
図7A〜図7Fは、本実施形態に係るSBDの製造方法の一例を時系列に示す図である。
図7Aは、半導体層L1、L2の形成工程を示す。この工程では、基板10上に、高濃度にドープされた半導体層L1と低濃度にドープされた半導体層L2を順次エピタキシャル成長させる。この際、エピタキシャル成長方法としては、例えば、有機金属化学気相成長(MOCVD)法や分子線エピタキシー(MBE)法などを用いることができる。
図7Bは、活性層11bの形成工程を示す。この工程では、まず、リソグラフィーにより、活性層11bの領域がマスクされたレジストパターン(図示せず)を形成する。そして、このレジストパターンをマスクとしてドライエッチングすることにより活性層11b及びアクセス層11aの上部をメサ形状にパターニングする。この際、ドライエッチングとしては、例えば、SiClガスを用いた誘導結合プラズマ(ICP)エッチングを用いる。そして、この後、当該レジストパターンは除去する。
図7Cは、アクセス層11aの形成工程を示す。この工程では、まず、リソグラフィーにより、アクセス層11aの領域及びパッド電極22直下の第2の半導体層21の領域がマスクされたレジストパターン(図示せず)を形成する。そして、このレジストパターンをマスクとしてドライエッチングすることにより、半導体層L1をパターニングし、素子分離を行い、アクセス層11a及び第2の半導体層21を形成する。この後、当該レジストパターンは除去する。
図7Dは、カソード電極12及びパッド電極22の形成工程を示す。この工程では、まず、リソグラフィーにより、カソード電極12の形成部に対応する部分、及びパッド電極22の形成部に対応する部分が開口した所定形状のレジストパターンを形成した後(図示せず)、スパッタリング法などにより全面に金属膜を堆積させる。次に、リフトオフ法により、レジストパターンをその上に堆積した金属膜とともに除去する。こうして、第1の半導体層11の側面を覆うカソード電極12、及び第2の半導体層21の側面を覆うパッド電極22が形成される。
図7Eは、アノード電極13の形成工程を示す。この工程では、まず、リソグラフィーにより、活性層11bの中央部に対応する部分が開口した所定の平面形状を有するレジストパターンを形成した後(図示せず)、TiN、密着層形成用の金属及び抵抗低減用金属層形成用の金属を途中で大気に晒すことなく順次、全面に堆積させる。この際、例えば、反応性スパッタリング等を用いることができる。次に、レジストパターンを、その上に堆積したTiN層、密着層及び抵抗低減用金属層とともに除去する。これによって、活性層11b上に、TiN層、密着層及び抵抗低減用金属層からなるアノード電極13が形成される。
図7Fは、引き出し配線30の形成工程を示す。引き出し配線30は、例えば、ワイヤボンディングにより、アノード電極13からパッド電極22に形成する。
以上のような工程を経て、本実施形態に係るSBDを製造することができる。
以上、本実施形態に係るSBDによれば、第1の半導体層11と第2の半導体層21が隣接する分離領域TMにおいて、カソード電極12とパッド電極22とを対向するように配設し、当該分離領域TM側に突き出すように形成されている。換言すると、本実施形態に係るSBDでは、カソード電極12及びパッド電極22それぞれの分離領域TMを介して対向する領域の端部の下方を、第1及び第2の半導体層11、21が存在しない絶縁領域TM1、TM2としている。そのため、分離領域TMを流通する変位電流に起因して、半導体層11、21の内部に電流が流通することを防止することができる。その結果、無線電力伝送等の際の、SBDにおける電力損失を低減することができる。
(第2の実施形態)
次に、第2の実施形態に係るSBDについて説明する。図8は、第2の実施形態に係るSBDの構成の一例を示す断面図である。
本実施形態に係るSBDにおいては、分離領域TM側の第1の半導体層11と第2の半導体層21の側面11c、21cが階段形状を呈する点で、第1の実施形態と相違する。尚、第1の実施形態と共通する構成については、説明を省略する(以下、他の実施形態についても同様)。
上記したように、変位電流が、第1及び第2の半導体層11、21を流通することを抑制するためには、変位電流に起因して流通する電流が、カソード電極12及びパッド電極22に通流する必要がある。換言すると、カソード電極12及びパッド電極22は、第1及び第2の半導体層11、21の側面部分11c、21cで段切れしないようにすることが望ましい。尚、「段切れ」とは、第1及び第2の半導体層11、21の側面部分11c、21cにおいて、カソード電極12及びパッド電極22のステップカバレッジが低下して、カソード電極12及びパッド電極22が断線したり高抵抗となることを意味する。
本実施形態では、当該観点から、カソード電極12及びパッド電極22が、第1及び第2の半導体層11、21の側面部分11c、21cで段切れしないように、下地となる第1及び第2の半導体層11、21の側面形状を分離領域TM側に向かって徐々に薄膜化する。ここでは、分離領域TM側の第1及び第2の半導体層11、21の側面形状は、分離領域TM側に向かって徐々に薄膜化する階段形状を呈している。
第1及び第2の半導体層11、21を当該形状に形成する際には、例えば、上記した図7Cのアクセス層11aの形成工程において、アクセス層11a及び第2の半導体層21を形成した後、更に、もう一段階、アクセス層11a及び第2の半導体層21のパターニング工程を実行すればよい。
尚、当該第1及び第2の半導体層11、21の側面11c、21cは、階段形状に代えて、テーパ形状であってもよい。
以上のように、本実施形態に係るSBDによれば、第1及び第2の半導体層11、21の側面部分11c、21cにおけるカソード電極12及びパッド電極22のステップカバレッジが向上し、分離領域TMを流通する変位電流に起因して、半導体層11、21の内部に電流が流通することをより確実に防止することができる。
(第3の実施形態)
次に、第3の実施形態に係るSBDについて説明する。図9は、第3の実施形態に係るSBDの構成の一例を示す図である。
本実施形態に係るSBDにおいては、カソード電極12及びパッド電極22は、第1及び第2の半導体層11、21の側面部分11c、21cには形成されていない点で、上記実施形態と相違する。
図6を参照して説明したように、第1及び第2の半導体層11、21が、パッド電極22、カソード電極12から突き出した状態になる(dx<0、図5A、図5B)と、寄生抵抗Rs、寄生容量Csは急激に増大する。換言すると、パッド電極22、カソード電極12が、第1及び第2の半導体層11、21から突き出した状態になる(dx>0、図5C、図5D)と、容量成分Cbaseが減少するとともに容量成分Cpadが増大し、変位電流は、パッド電極22とカソード電極12の間の導通経路でのみ流通し、実質的に抵抗成分Rbaseと容量成分Cbaseの導通経路には流通しなくなると言える。
従って、かかる構成によっても、カソード電極12及びパッド電極22は、当該第1及び第2の半導体層11、21に対して分離領域TM側に突き出す突出部12a、22aを有するため、上記と同様の効果を得ることができる。
以上、本実施形態に係るSBDによっても、分離領域TMを流通する変位電流に起因して、半導体層11、21の内部に電流が流通することを防止することができる。
(第4の実施形態)
次に、図10、図11を参照して、第4の実施形態に係るSBDについて説明する。図10は、第4の実施形態に係るSBDの構成の一例を示す図である。
本実施形態に係るSBDは、第1及び第2の半導体層11、21の側面に、当該第1及び第2の半導体層11、21を絶縁化した絶縁化領域11d、21dが形成されている点で、第1の実施形態と相違する。
上記したとおり、カソード電極12及びパッド電極22に突出部12a、22aを設けることによって、分離領域TMを流通する変位電流が、第1及び第2の半導体層11、21に流通することを抑制することができる。
その際、突出部12a、22aの下方の絶縁領域TM1、TM2は、空気以外の任意の材料で形成されてよく、本実施形態では、第1及び第2の半導体層11、21の側面を絶縁化した絶縁化領域11d、21dを形成する。当該絶縁化領域11d、21dは、第1及び第2の半導体層11、21としてGaNを用いている場合、例えば、GaNにフッ素イオン又は酸素イオンを注入することによって形成することができる。
絶縁化領域11d、21dを形成する方法としては、例えば、第1及び第2の半導体層11、21上に、絶縁化領域11d、21dを設ける領域のみを開口したレジストパターン(図示せず)を形成して、フッ素イオン又は酸素イオンをイオン注入する手法を用いることができる。又、イオン注入に代えて、熱拡散を用いてもよい。
又、絶縁化領域11d、21dを形成する方法としては、その他、第1及び第2の半導体層11、21に対して、フッ素イオン又は酸素イオンを注入する方法に代えて、重金属を注入する方法を用いてもよい。
このように、本実施形態に係るSBDによれば、第2の実施形態と同様に、カソード電極12及びパッド電極22が、第1及び第2の半導体層11、21の側面部分で段切れすることも防止できる。その結果、分離領域TMを流通する変位電流に起因して、半導体層11、21の内部に電流が流通することをより確実に防止することができる。
尚、上記実施形態では、突出部12a、22aの下方の絶縁領域TM1、TM2に、第1及び第2の半導体層11、21を絶縁化した絶縁化領域11d、21dを設ける構成としたが、これに代えて、基板10として用いるサファイア基板に凹凸を形成して絶縁領域TM1、TM2を形成したり、窒化シリコンを設ける構成等としてもよい。
図11は、第4の実施形態の変形例に係るSBDを示す図である。
図11に係るSBDでは、第1及び第2の半導体層11、21の間の領域の全領域を、半導体層を絶縁化した領域11d、21dとしている。当該構成によっても、上記と同様の効果を得ることができる。
(第5の実施形態)
次に、図12、図13を参照して、第5の実施形態に係るSBDについて説明する。図12は、第5の実施形態に係るSBDの構成の一例を示す図である。
本実施形態に係るSBDは、パッド電極22の下方の第2の半導体層21が除去されている点で、第1の実施形態と相違する。換言すると、本実施形態に係るパッド電極22は、絶縁性の基板10上に直接形成される構成となっている。
上記したように、パッド電極22の下方の第2の半導体層21は、パッド電極22と基板10の密着性を向上させたり、アノード電極13との高さ調整するために形成されており、必要に応じて適宜除去されてもよい。
そこで、本実施形態では、パッド電極22の直下の第2の半導体層21を除去することによって、分離領域TMを流通する変位電流に起因して第2の半導体層21の内部で電力損失が生じることを防止する。
このように、本実施形態に係るSBDによっても、無線電力伝送等の際の電力損失を低減することができる。
図13は、第5の実施形態の変形例に係るSBDを示す図である。
図13に係るSBDにおいては、カソード電極12の一部として、分離領域TMに、更に、ダミー電極12bが設けられている。そして、ダミー電極12bとカソード電極12とは、引き出し配線12cによって接続されている。
このように、ダミー電極12bを設けることによって、分離領域TMを流通する変位電流を、第1の半導体層11側に流通させることなく、ダミー電極12b側に流通させることができる。従って、当該構成とすることよって、より確実に、分離領域TMを流通する変位電流に起因して第2の半導体層21の内部で電力損失が生じることを防止することが可能となる。
(その他の実施形態)
本発明は、上記実施形態に限らず、種々に変形態様が考えられる。
上記各実施形態では、横型のSBDの一例として、平面視で複数に分割したアノード電極13をカソード電極12で囲繞する態様を示した。しかしながら、本発明に係るSBDは、種々の横型のSBDに用いることができる。例えば、アノード電極13は、複数に分割する構成に代えて、一の電極のみで構成されてもよい。又、カソード電極12は、アノード電極13を囲繞する構成に代えて、アノード電極13と隣接するように構成されてもよい。
又、その他、横型のSBDは、カソード電極12が、アノード電極13を囲繞する構成に代えて、アノード電極13が、カソード電極12を囲繞する構成としてもよい。そして、この場合、引き出し配線30は、アノード電極13とパッド電極22とを接続する構成に代えて、カソード電極12とパッド電極22とを接続する構成としてもよい。
又、上記各実施形態では、SBDに適用する一例を示したが、ダイオード損失を低減するための構成として、pnダイオード、pinダイオード、Gunnダイオード、IMPATTダイオード等のダイオードにも好適に用いることができる。
又、上記各実施形態では、SBDの利用態様の一例として、無線電力伝送において整流回路として用いられるレクテナ回路に適用する態様を示した。しかしながら、本発明に係るSBDは、レクテナ回路以外の任意の回路に用いることができ、例えば、論理回路や電源回路における整流素子としても用いることができる。
以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、請求の範囲を限定するものではない。請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
本明細書および添付図面の記載により、少なくとも以下の事項が明らかとなる。
絶縁性または半絶縁性の基板10と、前記基板10上の第1の領域T1に形成された第1の半導体層11と、前記第1の半導体層11上に形成され、それぞれ、アノード電極及びカソード電極のいずれかに対応する第1の電極13及び第2の電極12と、前記基板上の第2の領域T2に形成されたパッド電極22と、前記第1の電極13と前記パッド電極22とを接続する引き出し配線30と、を備えるSBDであって、前記第1の領域T1と前記第2の領域T2とは、互いを絶縁分離する分離領域TMを介して少なくとも一部が隣接し、前記第2の電極12及び前記パッド電極22は、少なくとも一部が前記分離領域TMを介して対向するように配設され、前記第2の電極12及び前記パッド電極22それぞれの前記分離領域TMを介して対向する領域の端部の下方は、絶縁された領域TM1、TM2であるSBDを開示する。
このSBDによれば、分離領域TMを流通する変位電流に起因して、半導体層11、21の内部に電流が流通することを防止することができる。その結果、無線電力伝送等の際の、SBDにおける電力損失を低減することができる。
又、このSBDにおいて、前記パッド電極22は、前記第2の領域T2に形成された第2の半導体層21上に形成され、前記第2の電極12及び前記パッド電極22それぞれの前記分離領域TMを介して対向する領域の端部は、前記第1及び第2の半導体層11、12の導電領域よりも前記分離領域TM側に突き出す突出部12a、22aを有するものであってもよい。
又、このSBDにおいて、前記第2の電極12及び前記パッド電極22それぞれの前記突出部12a、22aは、前記第1及び第2の半導体層11、12それぞれの前記分離領域TM側の側面11c、12cを覆うものであってもよい。
このSBDによれば、分離領域TMを流通する変位電流に起因して、半導体層11、21の内部に電流が流通することをより確実に防止することができる。
又、このSBDにおいて、前記第1及び第2の半導体層11、12それぞれの前記分離領域TM側の側面11c、12cは、テーパ形状又は階段形状を呈するものであってもよい。
このSBDによれば、パッド電極22及びカソード電極12のステップカバレッジを向上できるため、半導体層11、21の内部の電流の流通をより効果的に抑制することができる。
又、このSBDにおいて、前記第1及び第2の半導体層11、12は、それぞれ、前記分離領域TM側の側面領域11d、12dが絶縁化され、前記パッド電極22及び前記第2の電極12それぞれの前記突出部12a、22aは、前記第1及び第2の半導体層11、12それぞれの当該絶縁化された側面領域11d、12d上に形成されたものであってもよい。
このSBDによれば、パッド電極22及びカソード電極12のステップカバレッジを向上できるため、半導体層11、21の内部の電流の流通をより効果的に抑制することができる。
又、このSBDにおいて、前記第2の電極12は、平面視で前記第1の電極13の周囲を囲繞するように形成され、前記引き出し配線30は、前記第2の電極12の少なくとも一部を跨いで前記第1の電極13と前記パッド電極22とを接続するものであってもよい。
又、このSBDにおいて、前記引き出し配線30は、エアブリッジ配線であってもよい。
又、このSBDにおいて、前記第1の電極13は、前記第1の半導体層11上に複数に分割して形成され、前記パッド電極22は、複数の前記引き出し配線30を介して、複数の前記第1の電極13と接続されたものであってもよい。
又、このSBDにおいて、前記第1及び第2の半導体層11、12は、窒化ガリウム層を含むものであってもよい。
又、このSBDにおいて、前記第1の半導体層11は、ドナー濃度の高いアクセス層11aと、前記アクセス層11a上に形成されたドナー濃度の低い活性層11bとを含み、前記第1の電極13は、前記活性層11b上にショットキー接触するように形成され、前記第2の電極12は、前記アクセス層11a上にオーミック接触するように形成されたものであってもよい。
又、このSBDにおいて、前記基板10は、サファイア基板、半絶縁性GaN基板、半絶縁性SiC基板、高抵抗シリコン基板の少なくともいずれかであってもよい。
又、このSBDにおいて、前記第1及び第2の半導体層11、12は、前記分離領域TM上に、絶縁化された半導体層を有するものであってもよい。
又、このSBDにおいて、前記第2の電極12は、前記分離領域TM上に、前記第1の半導体層11から離間して配設したダミー電極12bを有するものであってもよい。
本開示に係るダイオードは、無線電力伝送に好適に用いることができる。
10 基板
11 第1の半導体層
12 カソード電極
13 アノード電極
21 第2の半導体層
22 パッド電極
30 引き出し配線
T1 第1の領域
T2 第2の領域
TM 分離領域

Claims (13)

  1. 絶縁性または半絶縁性の基板と、
    前記基板上の第1の領域に形成された第1の半導体層と、
    前記第1の半導体層上に形成され、それぞれ、アノード電極及びカソード電極のいずれかに対応する第1の電極及び第2の電極と、
    前記基板上の第2の領域に形成されたパッド電極と、
    前記第1の電極と前記パッド電極とを接続する引き出し配線と、
    を備えるダイオードであって、
    前記第1の領域と前記第2の領域とは、互いを絶縁分離する分離領域を介して少なくとも一部が隣接し、
    前記第2の電極及び前記パッド電極は、少なくとも一部が前記分離領域を介して対向するように配設され、
    前記第2の電極及び前記パッド電極それぞれの前記分離領域を介して対向する領域の端部の下方は、絶縁された領域である
    ダイオード。
  2. 前記パッド電極は、前記第2の領域に形成された第2の半導体層上に形成され、
    前記第2の電極及び前記パッド電極それぞれの前記分離領域を介して対向する領域の端部は、前記第1及び第2の半導体層の導電領域よりも前記分離領域側に突き出す突出部を有する
    請求項1に記載のダイオード。
  3. 前記第2の電極及び前記パッド電極それぞれの前記突出部は、前記第1及び第2の半導体層それぞれの前記分離領域側の側面を覆う
    請求項2に記載のダイオード。
  4. 前記第1及び第2の半導体層それぞれの前記分離領域側の側面は、テーパ形状又は階段形状を呈する
    請求項3に記載のダイオード。
  5. 前記第1及び第2の半導体層は、それぞれ、前記分離領域側の側面領域が絶縁化され、
    前記パッド電極及び前記第2の電極それぞれの前記突出部は、前記第1及び第2の半導体層それぞれの当該絶縁化された側面領域上に形成された
    請求項2に記載のダイオード。
  6. 前記第2の電極は、平面視で前記第1の電極の周囲を囲繞するように形成され、前記引き出し配線は、前記第2の電極の少なくとも一部を跨いで前記第1の電極と前記パッド電極とを接続する
    請求項1乃至5いずれか一項に記載のダイオード。
  7. 前記引き出し配線は、エアブリッジ配線である
    請求項6に記載のダイオード。
  8. 前記第1の電極は、前記第1の半導体層上に複数に分割して形成され、
    前記パッド電極は、複数の前記引き出し配線を介して、複数の前記第1の電極と接続された
    請求項6又は7に記載のダイオード。
  9. 前記第1及び第2の半導体層は、窒化ガリウム層を含む
    請求項2乃至8いずれか一項に記載のダイオード。
  10. 前記第1の半導体層は、ドナー濃度の高いアクセス層と、前記アクセス層上に形成されたドナー濃度の低い活性層とを含み、
    前記第1の電極は、前記活性層上にショットキー接触するように形成されたアノード電極であり、
    前記第2の電極は、前記アクセス層上にオーミック接触するように形成されたカソード電極である
    請求項1乃至9いずれか一項に記載のダイオード。
  11. 前記基板は、サファイア基板、半絶縁性GaN基板、半絶縁性SiC基板、高抵抗シリコン基板の少なくともいずれかである
    請求項1乃至10いずれか一項に記載のダイオード。
  12. 前記第1及び第2の半導体層は、前記分離領域上に、絶縁化された半導体層を有する
    請求項1乃至11いずれか一項に記載のダイオード。
  13. 前記第2の電極は、前記分離領域上に、前記第1の半導体層から離間して配設したダミー電極を有する
    請求項1乃至12いずれか一項に記載のダイオード。
JP2016144832A 2016-07-22 2016-07-22 ダイオード Active JP6737485B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016144832A JP6737485B2 (ja) 2016-07-22 2016-07-22 ダイオード

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016144832A JP6737485B2 (ja) 2016-07-22 2016-07-22 ダイオード

Publications (2)

Publication Number Publication Date
JP2018014471A true JP2018014471A (ja) 2018-01-25
JP6737485B2 JP6737485B2 (ja) 2020-08-12

Family

ID=61019731

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016144832A Active JP6737485B2 (ja) 2016-07-22 2016-07-22 ダイオード

Country Status (1)

Country Link
JP (1) JP6737485B2 (ja)

Also Published As

Publication number Publication date
JP6737485B2 (ja) 2020-08-12

Similar Documents

Publication Publication Date Title
US10573762B2 (en) Vertical gallium nitride Schottky diode
US8927402B2 (en) Method for forming termination structure for gallium nitride Schottky diode
US7842974B2 (en) Gallium nitride heterojunction schottky diode
US8013414B2 (en) Gallium nitride semiconductor device with improved forward conduction
CN109545850A (zh) 半导体元件及其制造方法
US9324809B2 (en) Method and system for interleaved boost converter with co-packaged gallium nitride power devices
US8937317B2 (en) Method and system for co-packaging gallium nitride electronics
JP7509746B2 (ja) 高電圧大電力アクティブデバイスの信頼性を向上させるための外部電界終端構造
US11469682B2 (en) Semiconductor device
JP6737485B2 (ja) ダイオード
KR20150014641A (ko) 질화갈륨계 다이오드 및 그 제조 방법
CN117043960A (zh) 场效应晶体管器件

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7426

Effective date: 20160823

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20160824

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190517

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20190712

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20190716

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20190716

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200415

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200630

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200710

R150 Certificate of patent or registration of utility model

Ref document number: 6737485

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250