JP2018011173A - Digital isolator - Google Patents
Digital isolator Download PDFInfo
- Publication number
- JP2018011173A JP2018011173A JP2016138441A JP2016138441A JP2018011173A JP 2018011173 A JP2018011173 A JP 2018011173A JP 2016138441 A JP2016138441 A JP 2016138441A JP 2016138441 A JP2016138441 A JP 2016138441A JP 2018011173 A JP2018011173 A JP 2018011173A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- voltage
- ground potential
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Logic Circuits (AREA)
- Dc Digital Transmission (AREA)
Abstract
Description
本発明は、デジタルアイソレータに関するものである。 The present invention relates to a digital isolator.
高電圧パワーデバイスの駆動回路等では、異電源系統間の信号伝達に電気的絶縁を有した信号伝送が広く用いられている。従来は、電気的絶縁が必要な回路には、フォトカプラが使用されていた。フォトカプラは、送信部にて電気信号を発光ダイオードにより光信号に変換し、受信部においてフォトダイオードにより光信号を電気信号に復調することで、信号伝送を実現している。 In a high-voltage power device drive circuit or the like, signal transmission having electrical insulation is widely used for signal transmission between different power supply systems. Conventionally, photocouplers have been used in circuits that require electrical insulation. The photocoupler realizes signal transmission by converting an electrical signal into an optical signal with a light emitting diode in a transmission unit and demodulating the optical signal into an electrical signal with a photodiode in a reception unit.
近年、フォトカプラに代わる信号伝送手段として、デジタルアイソレータが普及し始めている。デジタルアイソレータでは、キャパシタやトランスフォーマといった交流結合素子を介して信号伝送が行われる。デジタルアイソレータは、フォトカプラに比べ、経年劣化が小さく、CMOSプロセスといった汎用性の高い半導体プロセスにおいて実現可能である。CMOSは、Complementary Metal Oxide Semiconductorの略語である。以下、交流結合素子がトランスフォーマである場合について説明する。 In recent years, digital isolators have begun to spread as signal transmission means replacing photocouplers. In a digital isolator, signal transmission is performed via an AC coupling element such as a capacitor or a transformer. A digital isolator has less deterioration over time than a photocoupler, and can be realized in a highly versatile semiconductor process such as a CMOS process. CMOS is an abbreviation for Complementary Metal Oxide Semiconductor. Hereinafter, a case where the AC coupling element is a transformer will be described.
トランスフォーマは、一次側コイルと二次側コイルが磁気結合により信号伝送を行う素子である。トランスフォーマは、交流信号は通過するが、直流信号は通過しにくい特性を有しているため、信号伝送の用途で使用する場合は、入力信号を交流信号に変換して一次側コイルへ入力する必要がある。一次側コイルに入力された信号は、磁気結合により二次側コイルへ伝送され、受信回路において交流信号から出力信号へ変換されることで、信号伝送が実現される。このように、トランスフォーマを用いた信号伝送においては、入力信号を交流信号に変換し、トランスフォーマの一次側コイルへ入力する送信回路と、トランスフォーマの二次側コイルから出力される交流信号を出力信号へ変換する受信回路が必要となる。 A transformer is an element in which a primary side coil and a secondary side coil perform signal transmission by magnetic coupling. Transformers have the property that AC signals pass but DC signals do not easily pass. Therefore, when used in signal transmission applications, it is necessary to convert the input signal to an AC signal and input it to the primary coil. There is. A signal input to the primary side coil is transmitted to the secondary side coil by magnetic coupling, and is converted from an AC signal to an output signal in the receiving circuit, thereby realizing signal transmission. Thus, in signal transmission using a transformer, an input signal is converted into an AC signal and input to the primary coil of the transformer, and an AC signal output from the secondary coil of the transformer is used as an output signal. A receiving circuit for conversion is required.
従来技術として、特許文献1に記載された技術では、前述のように一方向で信号を伝達するのではなく、送信パルス生成回路から第一トランスフォーマ、第一受信回路に伝達した出力信号を、帰還パルス送信回路から第二トランスフォーマによって帰還させている。そして、帰還出力信号と入力信号を入出力信号比較回路によって比較し、その比較結果から自己診断を行い、診断結果を電子制御装置に伝達している。 As a conventional technique, in the technique described in Patent Document 1, a signal is not transmitted in one direction as described above, but an output signal transmitted from the transmission pulse generation circuit to the first transformer and the first reception circuit is fed back. It is fed back from the pulse transmission circuit by the second transformer. Then, the feedback output signal and the input signal are compared by the input / output signal comparison circuit, self-diagnosis is performed from the comparison result, and the diagnosis result is transmitted to the electronic control unit.
特許文献1に記載された技術では、入力信号と帰還出力信号を比較するため、2つのトランスフォーマが必要となり、チップ面積が増大するという課題がある。また、自己診断機能によって状態を監視して、ノイズ流入による不具合を検知した場合には、装置を安全な状態に移行できるが、定常的にノイズが発生する環境下で使用することは困難である。 In the technique described in Patent Document 1, two transformers are required to compare the input signal and the feedback output signal, and there is a problem that the chip area increases. In addition, when the state is monitored by the self-diagnosis function and a malfunction due to noise inflow is detected, the device can be shifted to a safe state, but it is difficult to use it in an environment where noise constantly occurs. .
本発明は、デジタルアイソレータにおけるノイズ耐性を向上させることを目的とする。 An object of the present invention is to improve noise resistance in a digital isolator.
本発明の一態様に係るデジタルアイソレータは、
デジタル信号が入力信号として入力され、前記入力信号を交流信号に変換して出力する第1回路と、
出力信号を生成して出力する第2回路と、
前記第1回路と前記第2回路との間に接続され、前記第1回路からの前記交流信号に応じた電圧を前記第2回路に印加する絶縁トランスフォーマと、
前記第1回路と前記第2回路との間に接続され、前記第1回路のグランド電位を前記第2回路に伝達する絶縁キャパシタとを備え、
前記第2回路は、前記絶縁キャパシタにより伝達されたグランド電位と前記第2回路のグランド電位との差であるグランド間電位差を検出し、前記グランド間電位差に応じて、前記絶縁トランスフォーマから印加された電圧を補正し、補正した電圧に応じたデジタル信号を前記出力信号として生成する。
A digital isolator according to one embodiment of the present invention includes:
A first circuit that receives a digital signal as an input signal, converts the input signal into an AC signal, and outputs the AC signal;
A second circuit for generating and outputting an output signal;
An insulating transformer connected between the first circuit and the second circuit, and applying a voltage corresponding to the AC signal from the first circuit to the second circuit;
An insulating capacitor connected between the first circuit and the second circuit and transmitting a ground potential of the first circuit to the second circuit;
The second circuit detects a ground-to-ground potential difference, which is a difference between the ground potential transmitted by the insulating capacitor and the ground potential of the second circuit, and is applied from the insulating transformer in accordance with the ground-to-ground potential difference. The voltage is corrected, and a digital signal corresponding to the corrected voltage is generated as the output signal.
本発明では、受信側の回路が、送信側および受信側のグランド間電位差に応じて、送信側および受信側の間に接続された絶縁トランスフォーマから印加された電圧を補正する。このため、デジタルアイソレータにおけるノイズ耐性が向上する。 In the present invention, the circuit on the reception side corrects the voltage applied from the insulating transformer connected between the transmission side and the reception side according to the potential difference between the grounds on the transmission side and the reception side. For this reason, the noise tolerance in a digital isolator is improved.
以下、本発明の実施の形態について、図を用いて説明する。なお、各図中、同一または相当する部分には、同一符号を付している。実施の形態の説明において、同一または相当する部分については、説明を適宜省略または簡略化する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In addition, the same code | symbol is attached | subjected to the part which is the same or it corresponds in each figure. In the description of the embodiments, the description of the same or corresponding parts will be omitted or simplified as appropriate.
実施の形態1.
本実施の形態について、図1から図6を用いて説明する。
Embodiment 1 FIG.
This embodiment will be described with reference to FIGS.
***構成の説明***
図1を参照して、本実施の形態に係るデジタルアイソレータ100の構成を説明する。
*** Explanation of configuration ***
A configuration of a
デジタルアイソレータ100は、第1回路108と、第2回路109と、絶縁トランスフォーマ101と、絶縁キャパシタ110とを備える。
The
第1回路108には、デジタル信号が入力信号VINとして入力される。第1回路108は、入力信号VINを交流信号に変換して出力する。第2回路109は、出力信号VOUTを生成して出力する。絶縁トランスフォーマ101は、第1回路108と第2回路109との間に接続されている。絶縁トランスフォーマ101は、第1回路108からの交流信号に応じた電圧V2P,V2Nを第2回路109に印加する。絶縁キャパシタ110も、第1回路108と第2回路109との間に接続されている。絶縁キャパシタ110は、第1回路108のグランド電位GND1を第2回路109に伝達する。第2回路109は、絶縁キャパシタ110により伝達されたグランド電位GND1と第2回路109のグランド電位GND2との差であるグランド間電位差(GND1−GND2)を検出する。第2回路109は、グランド間電位差(GND1−GND2)に応じて、絶縁トランスフォーマ101から印加された電圧V2Pを補正する。そして、第2回路109は、補正した電圧V3P,V3Nに応じたデジタル信号を出力信号VOUTとして生成する。
A digital signal is input to the
本実施の形態において、第1回路108は、送信回路102と、送信模擬回路111とを有する。第2回路109は、受信回路103と、グランド電位差検出回路112とを有する。受信回路103は、バイアス設定回路104と、バラン回路105と、差動増幅回路106と、比較回路107とを有する。
In the present embodiment, the
送信回路102は、入力信号VINを交流信号に変換し、交流結合素子である絶縁トランスフォーマ101の一次側コイルへ入力する。受信回路103は、絶縁トランスフォーマ101の二次側コイルに生じた電圧V2P,V2Nを出力信号VOUTへ変換する。バイアス設定回路104は、受信回路103への入力信号の基準電圧VBを供給する。バラン回路105は、電圧V2Pに対して基準電圧VBを基準に差動変換を行う。差動増幅回路106は、バラン回路105から伝達された差動信号V3P,V3Nを増幅して出力する。比較回路107は、差動増幅回路106の出力電圧V4とバイアス設定回路104の基準電圧VR1,VR2とを比較し、出力信号VOUTを出力する。送信模擬回路111は、第1回路108と電気的に絶縁された第2回路109の絶縁電位間の変動を伝達する絶縁キャパシタ110と第1回路108のグランドを接続する。グランド電位差検出回路112は、絶縁キャパシタ110から伝達されたグランド電位GND1と第2回路109のグランド電位GND2との差を検出する。
The
図2を参照して、送信模擬回路111の構成例を説明する。
A configuration example of the
図2の例において、送信模擬回路111は、高電位側出力ダミースイッチ113と、低電位側出力ダミースイッチ114と、高電位側制御ダミー反転素子115と、低電位側制御ダミー反転素子116とを有する。高電位側出力ダミースイッチ113および低電位側出力ダミースイッチ114は、それぞれMOSFETである。MOSFETは、Metal−Oxide−Semiconductor Field−Effect Transistorの略語である。送信模擬回路111は、送信回路102の出力段を模擬した構成になっている。
In the example of FIG. 2, the
本実施の形態において、送信回路102は、入力信号VINが入力されると、交流信号を絶縁トランスフォーマ101に出力する。このとき、送信回路102から絶縁トランスフォーマ101を介して第1回路108のグランド電位GND1の変動が第2回路109に伝達される。送信模擬回路111は、送信回路102から絶縁トランスフォーマ101を介して第2回路109に伝達される第1回路108のグランド電位GND1の変動に応じた電圧VD1を絶縁キャパシタ110に印加する。
In the present embodiment, the
図3を参照して、グランド電位差検出回路112の構成例を説明する。
A configuration example of the ground potential
図3の例において、グランド電位差検出回路112は、第2回路109のグランドに接続された調整用キャパシタを含む調整回路117と、アナログデジタル変換器118と、制御ロジック回路119とを有する。グランド電位差検出回路112は、絶縁キャパシタ110の出力電圧VD2より入力されたグランド電位GND2に対するグランド電位GND1の電位変動を調整回路117によって検出し、アナログデジタル変換器118でサンプリングして変動を監視し、制御ロジック回路119によって処理し、バイアス設定回路104を制御する。
In the example of FIG. 3, the ground potential
本実施の形態において、受信回路103は、絶縁トランスフォーマ101からの電圧V2P,V2Nが印加されると、基準電圧VBに合わせて、印加された電圧V2Pを補正する。アナログデジタル変換器118は、絶縁キャパシタ110から出力される電圧VD2に応じたアナログ信号が入力されると、そのアナログ信号をアナログデジタル変換し、グランド間電位差(GND1−GND2)の検出信号として出力する。制御ロジック回路119は、アナログデジタル変換器118から出力された検出信号の値に応じて、受信回路103の基準電圧VBを制御する。
In the present embodiment, when the voltages V2P and V2N from the insulating
また、本実施の形態において、バイアス設定回路104は、グランド間電位差(GND1−GND2)に応じた電圧を、絶縁トランスフォーマ101から印加された電圧V2Pを補正するための基準電圧VBとして生成する。
In the present embodiment, the
図4を参照して、絶縁トランスフォーマ101の等価回路を説明する。
An equivalent circuit of the insulating
図4は、絶縁トランスフォーマ101の簡略化した等価回路を示している。絶縁トランスフォーマ101の等価回路は、多数のインダクタ、抵抗およびキャパシタによって分布定数として表現してもよいが、ここでは簡単のため、寄生キャパシタ120とインダクタ121によって表現している。
FIG. 4 shows a simplified equivalent circuit of the insulating
***動作の説明***
図1から図4のほかに、図5および図6を参照して、本実施の形態に係るデジタルアイソレータ100の動作を説明する。デジタルアイソレータ100の動作は、本実施の形態に係る信号伝達方法に相当する。
*** Explanation of operation ***
The operation of the
デジタルアイソレータ100における信号伝達の主経路の動作について説明する。
The operation of the main path for signal transmission in the
入力信号VINが送信回路102に入力されると、送信回路102は、入力信号VINの立ち上がりエッジおよび立ち下がりエッジをパルス状の信号V1Pに変換し、絶縁トランスフォーマ101へ出力する。絶縁トランスフォーマ101へ入力された信号V1Pは、絶縁トランスフォーマ101の一次側コイルへ印加され、磁気結合作用により二次側コイルへ電圧V2Pを発生させる。受信回路103の入力段に当たるバラン回路105に対して絶縁トランスフォーマ101の出力電圧V2Pが入力され、差動信号V3P,V3Nに分配され、差動増幅回路106へ入力される。差動増幅回路106では、電圧V3Pが基準電圧VBに対してプラス側に半波整流され、電圧V3Nがマイナス側に半波整流されて、それらの信号が増幅されて単相で出力される。出力された信号V4は、比較回路107でプラス側の閾値電圧VR1とマイナス側の閾値電圧VR2と比較されて、出力信号VOUTが出力される。
When the input signal VIN is input to the
図5は、本実施の形態における動作波形を示している。外部からの入力信号VINが送信回路102へ入力されているとき、立ち上がりエッジに同期して正のパルス信号V1Pが絶縁トランスフォーマ101へ出力される。また、立ち下がりエッジのタイミングでは負のパルス信号V1Nが絶縁トランスフォーマ101へ出力される。絶縁トランスフォーマ101へ出力されるパルスの極性は、絶縁トランスフォーマ101の一次側コイルへ印加される電流の向きにより制御される。送信回路102の端子POSから端子NEGへ電流を流した場合は、絶縁トランスフォーマ101へ正のパルスが出力され、端子NEGから端子POSへ電流を流した場合は、負のパルスが出力される。絶縁トランスフォーマ101における一次側コイルへの入力信号V1Pは、磁気結合作用により二次側コイルへ信号を発生させ、絶縁トランスフォーマ101の出力としてパルス状信号V2Pが出力される。絶縁トランスフォーマ101の出力信号V2Pは、グランド電位GND2を基準とした正/負のパルス信号である。差動増幅回路106は、安定動作が可能な入力電圧範囲が決められているため、バイアス設定回路104にて差動増幅回路106の入力電圧範囲を満足する基準電圧VBが付加されて、バラン回路105から差動信号V3P,V3Nが出力される。差動信号V3P,V3Nは、差動増幅回路106へ入力され、増幅された信号V4が出力される。絶縁トランスフォーマ101の出力電圧V2Pは、信号変化における一次側コイルへの電流変化量や絶縁トランスフォーマ101の磁気結合の強さを表す結合係数等により振幅が変動する。振幅が小さい場合、比較回路107にてあらかじめ設定されている参照電圧VR1,VR2との比較では検出できない場合があるため、差動増幅回路106により差動信号V3P,V3Nの電圧差を増幅することで比較回路107への入力V4において充分な振幅が確保される。差動増幅回路106の出力信号V4は、比較回路107へ入力され、バイアス設定回路104によってあらかじめ設定された参照電圧VR1,VR2と比較され、比較結果が出力信号VOUTとして出力される。
FIG. 5 shows operation waveforms in the present embodiment. When an external input signal VIN is input to the
以上が入力信号VINから出力信号VOUTを生成する絶縁トランスフォーマ101による主信号経路の動作説明となる。
The above is the description of the operation of the main signal path by the insulating
図6は、パワー素子の駆動環境下での本実施の形態における動作波形を示している。パワー素子は、グランド電位GND2を基準とした第2回路109の出力VOUTより先に接続され、オン/オフによってモータの制御を行う。このパワー素子の駆動環境においては、パワー素子がターンオンするタイミングに大電流が第2回路109のグランドに流れることにより、グランド電位GND1に対するグランド電位GND2が大きく変動する。このグランド電位GND2を基準に考えた場合、グランド電位GND1の変動と等価である。そのため、このグランド電位GND1の変動は、絶縁トランスフォーマ101の寄生キャパシタ120を通して主信号経路に重畳され、電圧V2Pは、グランド電位GND1の変動と同期して変動する。
FIG. 6 shows operation waveforms in the present embodiment under the driving environment of the power element. The power element is connected before the output VOUT of the
前述のとおり、差動増幅回路106は、安定動作が可能な入力電圧範囲が決められているため、電位変動の影響によって電圧V3P,V3Nが入力可能な電圧範囲から外れた電圧となり、差動増幅回路106の安定動作が損なわれる。そのため、差動増幅回路106によって増幅された信号V4と、参照電圧VR1,VR2を比較回路107で比較すると、意図したタイミングで信号V4と参照電圧VR1,VR2の大小関係が反転せず、出力信号VOUTは、入力信号VINと異なる波形となる。
As described above, since the
そこで、本実施の形態では、第1回路108に配置した送信模擬回路111と、絶縁キャパシタ110と、第2回路109に配置したグランド電位差検出回路112によって、電位変動を検出し、電圧V3P,V3Nが差動増幅回路106の入力電圧範囲内に収まるよう、バイアス設定回路104で生成する基準電圧VBを調整する補正経路を設けている。
Therefore, in the present embodiment, the potential fluctuation is detected by the
図2に示した送信模擬回路111の構成例と、図3に示したグランド電位差検出回路112の構成例を用いて、電位変動の検出と制御の例を説明する。
An example of potential fluctuation detection and control will be described using the configuration example of the
前述のとおり、送信模擬回路111は、送信回路102の出力段を模擬した構成となっている。絶縁トランスフォーマ101内の寄生キャパシタ120によって、第1回路108から第2回路109への伝達のタイミングや波形等を模擬するためである。まず、第1回路108のグランドから伝わる電位変動は、低電位側出力ダミースイッチ114のソースもしくはバックゲートとドレインの間の寄生容量等を通して伝達される。その電位変動は、絶縁キャパシタ110を通して、電圧VD2として伝達される。電圧VD2は、絶縁キャパシタ110の抵抗と調整回路117の抵抗で分圧されるため、調整回路117によって電圧VD2の振幅調整が可能である。電圧VD2は、アナログデジタル変換器118によって、定期的に電圧値を取り込むことによって、電圧変動が検知される。検知された電圧変動の傾きに応じてバイアス設定回路104の基準電圧VBの値や基準電圧VBの出力インピーダンスを調整する制御ロジック回路119によって、その設定が変更する。具体的には、プラス側への電圧変動が発生している場合には、マイナス側に基準電圧VBが調整される。逆に、マイナス側への電圧変動が発生している場合には、プラス側に基準電圧VBが調整される。また、振幅変動が大きい場合には、出力インピーダンスを下げることで応答性が高められる。
As described above, the
以上の動作により、本実施の形態によれば、異グランド電位間に発生するノイズへの耐性を向上させることが可能となり、パワー素子を大電流駆動するモータ駆動装置において絶縁電位間の信号伝送を実現できる。 With the above operation, according to the present embodiment, it is possible to improve resistance to noise generated between different ground potentials, and in a motor driving device that drives a power element with a large current, signal transmission between insulating potentials can be performed. realizable.
***実施の形態の効果の説明***
本実施の形態では、受信側の回路が、送信側および受信側のグランド間電位差(GND1−GND2)に応じて、送信側および受信側の間に接続された絶縁トランスフォーマ101から印加された電圧V2Pを補正する。このため、デジタルアイソレータ100におけるノイズ耐性が向上する。
*** Explanation of the effect of the embodiment ***
In the present embodiment, the voltage V2P applied from the insulating
本実施の形態によれば、送信回路102と受信回路103の異グランド電位差を検出する機構を設けて、異グランド電位間のノイズが混入した場合に受信回路103の基準電圧VBに補正をかけることで、ノイズ混入の影響を抑制し、絶縁電位間の信号伝送を可能としたデジタルアイソレータ100を供給することができる。
According to the present embodiment, a mechanism for detecting a different ground potential difference between the
本実施の形態では、第1回路108に配置した送信模擬回路111と、絶縁キャパシタ110と、第2回路109に配置したグランド電位差検出回路112によって、電位変動を検出し、電圧V3P,V3Nが差動増幅回路106の入力電圧範囲内に収まるよう、バイアス設定回路104で生成する基準電圧VBを調整する補正経路を設けることにより、異グランド電位間に発生するノイズへの耐性を向上させることが可能となる。
In this embodiment, the
本実施の形態によれば、デジタルアイソレータ半導体装置における異グランド電位間に発生するノイズに対する信号伝送耐性の向上を実現できる。 According to the present embodiment, it is possible to improve the signal transmission resistance against noise generated between different ground potentials in the digital isolator semiconductor device.
***他の構成***
本実施の形態では、デジタルアイソレータ100が、パワー素子を大電流駆動するモータ駆動装置に適用されるが、デジタルアイソレータ100は、他の装置に適用されても構わない。
*** Other configurations ***
In the present embodiment, the
実施の形態2.
本実施の形態について、主に実施の形態1との差異を、図7を用いて説明する。
Embodiment 2. FIG.
The difference between the present embodiment and the first embodiment will be mainly described with reference to FIG.
図7を参照して、本実施の形態に係るデジタルアイソレータ100の構成を説明する。
The configuration of the
本実施の形態において、第2回路109の受信回路103は、バラン回路105の代わりに、終端抵抗回路122を有している。すなわち、電圧V2P,V2Nが印加される受信回路103の入力段は、終端抵抗回路122となっている。終端抵抗回路122は、差動信号V3P,V3Nを直接差動増幅回路106へと入力する。
In the present embodiment, the receiving
また、本実施の形態において、受信回路103は、比較回路107の代わりに、復調回路123を有している。差動増幅回路106で増幅された信号V4P,V4Nは、復調回路123に入力され、復調回路123から出力信号VOUTが出力される。
In this embodiment, the
本実施の形態における差動伝送方式のデジタルアイソレータ100では、実施の形態1と同様に、補正経路によって基準電圧VBを調整することにより、異グランド間に発生するノイズへの耐性を向上させることが可能である。
In the differential transmission type
実施の形態3.
本実施の形態について、主に実施の形態2との差異を、図8を用いて説明する。
Embodiment 3 FIG.
In the present embodiment, differences from the second embodiment will be mainly described with reference to FIG.
図8を参照して、本実施の形態に係るデジタルアイソレータ100の構成を説明する。
The configuration of the
本実施の形態において、絶縁トランスフォーマ101は、1対のコイルではなく、2対のコイルで構成されている。本実施の形態では、この絶縁トランスフォーマ101の中間ノードに基準電圧VBが入力される。
In the present embodiment, the insulating
また、本実施の形態において、第2回路109の受信回路103は、終端抵抗回路122を有していない。すなわち、電圧V2P,V2Nが印加される受信回路103の入力段は、差動増幅回路106となっている。差動増幅回路106で増幅された信号V4P,V4Nは、復調回路123に入力され、復調回路123から出力信号VOUTが出力される。
In the present embodiment, the receiving
本実施の形態における差動伝送方式のデジタルアイソレータ100では、実施の形態2と同様に、補正経路によって基準電圧VBを調整することにより、異グランド間に発生するノイズへの耐性を向上させることが可能である。
In the differential transmission type
以上、本発明の実施の形態について説明したが、これらの実施の形態のうち、2つ以上の実施の形態を組み合わせて実施しても構わない。あるいは、これらの実施の形態のうち、1つの実施の形態または2つ以上の実施の形態の組み合わせを部分的に実施しても構わない。なお、本発明は、これらの実施の形態に限定されるものではなく、必要に応じて種々の変更が可能である。 As mentioned above, although embodiment of this invention was described, you may implement combining 2 or more embodiment among these embodiments. Alternatively, among these embodiments, one embodiment or a combination of two or more embodiments may be partially implemented. In addition, this invention is not limited to these embodiment, A various change is possible as needed.
100 デジタルアイソレータ、101 絶縁トランスフォーマ、102 送信回路、103 受信回路、104 バイアス設定回路、105 バラン回路、106 差動増幅回路、107 比較回路、108 第1回路、109 第2回路、110 絶縁キャパシタ、111 送信模擬回路、112 グランド電位差検出回路、113 高電位側出力ダミースイッチ、114 低電位側出力ダミースイッチ、115 高電位側制御ダミー反転素子、116 低電位側制御ダミー反転素子、117 調整回路、118 アナログデジタル変換器、119 制御ロジック回路、120 寄生キャパシタ、121 インダクタ、122 終端抵抗回路、123 復調回路。
DESCRIPTION OF
Claims (4)
出力信号を生成して出力する第2回路と、
前記第1回路と前記第2回路との間に接続され、前記第1回路からの前記交流信号に応じた電圧を前記第2回路に印加する絶縁トランスフォーマと、
前記第1回路と前記第2回路との間に接続され、前記第1回路のグランド電位を前記第2回路に伝達する絶縁キャパシタと
を備え、
前記第2回路は、前記絶縁キャパシタにより伝達されたグランド電位と前記第2回路のグランド電位との差であるグランド間電位差を検出し、前記グランド間電位差に応じて、前記絶縁トランスフォーマから印加された電圧を補正し、補正した電圧に応じたデジタル信号を前記出力信号として生成するデジタルアイソレータ。 A first circuit that receives a digital signal as an input signal, converts the input signal into an AC signal, and outputs the AC signal;
A second circuit for generating and outputting an output signal;
An insulating transformer connected between the first circuit and the second circuit, and applying a voltage corresponding to the AC signal from the first circuit to the second circuit;
An insulating capacitor connected between the first circuit and the second circuit and transmitting a ground potential of the first circuit to the second circuit;
The second circuit detects a ground-to-ground potential difference, which is a difference between the ground potential transmitted by the insulating capacitor and the ground potential of the second circuit, and is applied from the insulating transformer in accordance with the ground-to-ground potential difference. A digital isolator that corrects a voltage and generates a digital signal corresponding to the corrected voltage as the output signal.
前記入力信号が入力され、前記交流信号を前記絶縁トランスフォーマに出力する送信回路と、
前記送信回路から前記絶縁トランスフォーマを介して前記第2回路に伝達される前記第1回路のグランド電位の変動に応じた電圧を前記絶縁キャパシタに印加する送信模擬回路と
を有する請求項1に記載のデジタルアイソレータ。 The first circuit includes:
A transmission circuit that receives the input signal and outputs the AC signal to the isolation transformer;
The transmission simulation circuit according to claim 1, further comprising: a transmission simulation circuit that applies a voltage according to a change in ground potential of the first circuit transmitted from the transmission circuit to the second circuit via the insulation transformer. Digital isolator.
前記絶縁トランスフォーマからの電圧が印加され、基準電圧に合わせて、印加された電圧を補正する受信回路と、
前記絶縁キャパシタから出力される電圧に応じたアナログ信号が入力され、前記アナログ信号をアナログデジタル変換し、前記グランド間電位差の検出信号として出力するアナログデジタル変換器と、
前記アナログデジタル変換器から出力された検出信号の値に応じて、前記受信回路の基準電圧を制御する制御ロジック回路と
を有する請求項1または2に記載のデジタルアイソレータ。 The second circuit includes:
A receiving circuit for applying a voltage from the isolation transformer and correcting the applied voltage in accordance with a reference voltage;
An analog signal corresponding to the voltage output from the insulating capacitor is input, the analog signal is converted from analog to digital, and output as a detection signal of the potential difference between grounds; and
The digital isolator according to claim 1, further comprising a control logic circuit that controls a reference voltage of the receiving circuit in accordance with a value of a detection signal output from the analog-digital converter.
前記グランド間電位差に応じた電圧を、前記絶縁トランスフォーマから印加された電圧を補正するための基準電圧として生成するバイアス設定回路
を有する請求項1または2に記載のデジタルアイソレータ。 The second circuit includes:
3. The digital isolator according to claim 1, further comprising a bias setting circuit that generates a voltage corresponding to the potential difference between the grounds as a reference voltage for correcting a voltage applied from the insulating transformer. 4.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016138441A JP2018011173A (en) | 2016-07-13 | 2016-07-13 | Digital isolator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016138441A JP2018011173A (en) | 2016-07-13 | 2016-07-13 | Digital isolator |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2018011173A true JP2018011173A (en) | 2018-01-18 |
Family
ID=60995871
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016138441A Pending JP2018011173A (en) | 2016-07-13 | 2016-07-13 | Digital isolator |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2018011173A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023032612A1 (en) * | 2021-08-30 | 2023-03-09 | ローム株式会社 | Signal transmission device and insulation chip |
-
2016
- 2016-07-13 JP JP2016138441A patent/JP2018011173A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023032612A1 (en) * | 2021-08-30 | 2023-03-09 | ローム株式会社 | Signal transmission device and insulation chip |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9195253B2 (en) | Signal transmission circuit | |
US10187117B2 (en) | Receiving circuit and signal receiving method | |
CN108880294B (en) | Power conversion device and synchronous rectification controller thereof | |
JP5582134B2 (en) | Receiving circuit and signal receiving method | |
JP5875704B2 (en) | Signal transmission circuit | |
US9287793B2 (en) | Isolated power supply, control signal transmission circuit and method thereof | |
JP2014090257A (en) | Semiconductor device | |
US7538605B2 (en) | Amplifier device capable of reducing offset voltage | |
US9628728B2 (en) | Ramp signal generator and image sensor including the same | |
CN107710621B (en) | Signal transmission circuit | |
US11581863B2 (en) | Semiconductor device | |
JP5261031B2 (en) | Buffer circuit and signal transmission device using the same | |
JP2018011173A (en) | Digital isolator | |
KR101083093B1 (en) | Gate driver circuit | |
US20230163736A1 (en) | Self-bias signal generating circuit using differential signal and receiver including the same | |
EP3661054A1 (en) | Preamplifier circuit with floating transconductor | |
JP5604932B2 (en) | Reception circuit, reception method, and communication system including reception circuit | |
US20240088880A1 (en) | Electronic circuitry and power converter | |
US11444622B2 (en) | Proximity sensor | |
RU2714224C1 (en) | Data transmission device with galvanic isolation by means of pulse transformer | |
US10797682B2 (en) | Common signal attenuation circuit and ramp signal generator using the same | |
KR20230077621A (en) | Self-bias signal generating circuit using differential signal and receiver including the same | |
JP5858797B2 (en) | Transformer isolated analog input device | |
JPWO2019049320A1 (en) | Signal output device | |
JP2011254438A (en) | Pulse power amplifier |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20180531 |