JP2018006893A - Abnormality detection device - Google Patents
Abnormality detection device Download PDFInfo
- Publication number
- JP2018006893A JP2018006893A JP2016128802A JP2016128802A JP2018006893A JP 2018006893 A JP2018006893 A JP 2018006893A JP 2016128802 A JP2016128802 A JP 2016128802A JP 2016128802 A JP2016128802 A JP 2016128802A JP 2018006893 A JP2018006893 A JP 2018006893A
- Authority
- JP
- Japan
- Prior art keywords
- abnormality detection
- unit
- conversion
- analog signal
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005856 abnormality Effects 0.000 title claims abstract description 272
- 238000001514 detection method Methods 0.000 title claims abstract description 263
- 238000006243 chemical reaction Methods 0.000 claims abstract description 214
- 238000007689 inspection Methods 0.000 claims description 17
- 238000005259 measurement Methods 0.000 claims description 4
- 230000002159 abnormal effect Effects 0.000 abstract description 12
- 238000000034 method Methods 0.000 description 13
- 238000004519 manufacturing process Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 10
- 238000012986 modification Methods 0.000 description 7
- 230000004048 modification Effects 0.000 description 7
- 230000007423 decrease Effects 0.000 description 5
- 238000012937 correction Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Images
Landscapes
- Analogue/Digital Conversion (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
Description
この発明は、異常検出装置に関し、特に、AD変換部の異常を検出する異常検出装置に関する。 The present invention relates to an abnormality detection device, and more particularly to an abnormality detection device that detects an abnormality of an AD conversion unit.
従来から、AD変換部が異常であるか否かを判定するための技術が知られている。たとえば、特開2014−49916号公報(特許文献1)には、異常検出用アナログ信号がAD変換部に入力されるとともに、異常検出用アナログ信号をAD変換した後のデジタル信号の値と、RAM(Random Access Memory)に予め記憶された期待値との比較によって、AD変換部の異常を検出する装置が開示されている。 Conventionally, a technique for determining whether or not an AD conversion unit is abnormal is known. For example, in Japanese Patent Laid-Open No. 2014-49916 (Patent Document 1), an abnormality detection analog signal is input to an AD conversion unit, and the value of a digital signal after AD conversion of the abnormality detection analog signal is performed with a RAM. An apparatus that detects an abnormality of an AD conversion unit by comparing with an expected value stored in advance in (Random Access Memory) is disclosed.
使用部材、製造場所、製造時期、および製造方法など、様々な要因から全く同じ特性を有するAD変換部を製造することは困難である。しかしながら、上記特許文献1に開示された技術では、RAMに記憶された期待値についてAD変換部の個体差を何ら考慮していないため、精度良くAD変換部の異常を検出できない場合が生じ得る。 It is difficult to manufacture an AD conversion unit having exactly the same characteristics due to various factors such as a member used, a manufacturing place, a manufacturing time, and a manufacturing method. However, the technique disclosed in Patent Document 1 does not take into account individual differences of the AD conversion unit with respect to the expected value stored in the RAM, and may not detect an abnormality of the AD conversion unit with high accuracy.
本発明は上記の課題を解決するためになされたものであって、その目的は、個体差によらずAD変換部の異常を精度良く検出することができる異常検出装置を提供することである。 The present invention has been made to solve the above-described problems, and an object of the present invention is to provide an abnormality detection apparatus that can accurately detect an abnormality in an AD conversion unit regardless of individual differences.
本発明のある局面に従う異常検出装置は、不揮発性メモリと、入力部と、AD変換部と、比較部とを備える。不揮発性メモリには、異常検出用の期待値が記憶されている。入力部には、予め定められた異常検出用アナログ信号を含む複数のアナログ信号が入力される。AD変換部は、入力部に入力されたアナログ信号をデジタル信号に変換する。比較部は、異常検出用アナログ信号を前記AD変換部によって変換した異常検出用デジタル信号の値と、期待値とを比較することで、AD変換部の異常を検出する。不揮発性メモリには、所定のタイミングにおいて異常検出用アナログ信号をAD変換部によって変換したときの異常検出用デジタル信号の値が期待値として記憶されている。 An abnormality detection device according to an aspect of the present invention includes a nonvolatile memory, an input unit, an AD conversion unit, and a comparison unit. The nonvolatile memory stores an expected value for abnormality detection. A plurality of analog signals including predetermined abnormality detection analog signals are input to the input unit. The AD conversion unit converts the analog signal input to the input unit into a digital signal. The comparison unit detects an abnormality in the AD conversion unit by comparing the value of the abnormality detection digital signal obtained by converting the abnormality detection analog signal by the AD conversion unit with an expected value. In the nonvolatile memory, the value of the abnormality detection digital signal when the abnormality detection analog signal is converted by the AD converter at a predetermined timing is stored as an expected value.
この異常検出装置によれば、所定のタイミングにおいて異常検出用アナログ信号をAD変換部によって変換したときの異常検出用デジタル信号の値が期待値として不揮発性メモリに記憶され、比較部は、その期待値を用いてAD変換部の異常を検出することができる。よって、異常検出装置は、判定対象となるAD変換部の個体差を考慮した期待値を用いてAD変換部の異常を検出することができるため、個体差によらずAD変換部の異常を精度良く検出することができる。 According to this abnormality detection apparatus, the value of the abnormality detection digital signal when the analog signal for abnormality detection is converted by the AD conversion unit at a predetermined timing is stored in the nonvolatile memory as an expected value, and the comparison unit An abnormality of the AD conversion unit can be detected using the value. Therefore, the abnormality detection apparatus can detect the abnormality of the AD conversion unit using the expected value in consideration of the individual difference of the AD conversion unit to be determined, and thus the abnormality of the AD conversion unit can be accurately determined regardless of the individual difference. It can be detected well.
好ましくは、上記異常検出装置は、変換用電源部をさらに備える。異常検出用アナログ信号は、変換用電源部によって供給される基準電圧から生成される。 Preferably, the abnormality detection device further includes a conversion power supply unit. The abnormality detection analog signal is generated from a reference voltage supplied by the conversion power supply unit.
この異常検出装置によれば、変換用電源部がAD変換部に基準電圧を供給するとともに、その基準電圧から異常検出用アナログ信号が生成されるため、異常検出用アナログ信号は、基準電圧と同じ温度特性を有する。よって、異常検出用アナログ信号の温度特性がAD変換部の異常検出に影響しないため、異常検出装置は、AD変換部の異常を精度良く検出することができる。 According to this abnormality detection device, the conversion power supply unit supplies a reference voltage to the AD conversion unit, and an abnormality detection analog signal is generated from the reference voltage. Therefore, the abnormality detection analog signal is the same as the reference voltage. It has temperature characteristics. Therefore, since the temperature characteristic of the analog signal for abnormality detection does not affect the abnormality detection of the AD conversion unit, the abnormality detection device can detect the abnormality of the AD conversion unit with high accuracy.
好ましくは、上記異常検出装置は、変換用電源部と、検出用電源部とをさらに備える。変換用電源部は、AD変換部に基準電圧を供給する。検出用電源部は、変換用電源部とは別に異常検出用アナログ信号を生成するための検出用電圧を供給する。 Preferably, the abnormality detection device further includes a conversion power supply unit and a detection power supply unit. The conversion power supply unit supplies a reference voltage to the AD conversion unit. The detection power supply unit supplies a detection voltage for generating an abnormality detection analog signal separately from the conversion power supply unit.
この異常検出装置によれば、変換用電源部がAD変換部に基準電圧を供給する一方で、検出用電源部によって供給される検出用電圧から異常検出用アナログ信号が生成されるため、AD変換部に供給される基準電圧に異常があったとしても、異常検出用アナログ信号には影響が及ばない。よって、異常検出装置は、基準電圧の異常を含んだAD変換部の異常を検出することができる。 According to this abnormality detection apparatus, since the conversion power supply unit supplies the reference voltage to the AD conversion unit, the abnormality detection analog signal is generated from the detection voltage supplied by the detection power supply unit. Even if there is an abnormality in the reference voltage supplied to the unit, the abnormality detection analog signal is not affected. Therefore, the abnormality detection device can detect an abnormality of the AD conversion unit including the abnormality of the reference voltage.
好ましくは、上記異常検出装置は、変換用電源部と、検出用電源部と、温度センサとをさらに備える。変換用電源部は、AD変換部に基準電圧を供給する。検出用電源部は、変換用電源部とは別に異常検出用アナログ信号を生成するための検出用電圧を供給する。温度センサは、異常検出装置の温度を測定する。比較部は、異常検出用デジタル信号の値を温度センサの測定値に基づき補正した後の値と、不揮発性メモリに記憶された期待値とを比較することで、AD変換部の異常を検出する。 Preferably, the abnormality detection device further includes a conversion power supply unit, a detection power supply unit, and a temperature sensor. The conversion power supply unit supplies a reference voltage to the AD conversion unit. The detection power supply unit supplies a detection voltage for generating an abnormality detection analog signal separately from the conversion power supply unit. The temperature sensor measures the temperature of the abnormality detection device. The comparison unit detects an abnormality of the AD conversion unit by comparing the value after correcting the value of the abnormality detection digital signal based on the measurement value of the temperature sensor and the expected value stored in the nonvolatile memory. .
この異常検出装置によれば、変換用電源部がAD変換部に基準電圧を供給する一方で、検出用電源部によって供給される検出用電圧から異常検出用アナログ信号が生成されるため、AD変換部に供給される基準電圧に異常があったとしても、異常検出用アナログ信号には影響が及ばない。さらに、異常検出用アナログ信号に温度特性があったとしても、異常検出用デジタル信号の値が温度センサによって測定された異常検出装置の温度に基づき補正されるため、異常検出装置は、異常検出用アナログ信号の温度特性に影響されない。よって、基準電圧の異常を含んだAD変換部の異常を精度良く検出することができる。 According to this abnormality detection apparatus, since the conversion power supply unit supplies the reference voltage to the AD conversion unit, the abnormality detection analog signal is generated from the detection voltage supplied by the detection power supply unit. Even if there is an abnormality in the reference voltage supplied to the unit, the abnormality detection analog signal is not affected. Furthermore, even if the abnormality detection analog signal has a temperature characteristic, the value of the abnormality detection digital signal is corrected based on the temperature of the abnormality detection device measured by the temperature sensor. Unaffected by temperature characteristics of analog signals. Therefore, it is possible to accurately detect an abnormality in the AD conversion unit including an abnormality in the reference voltage.
好ましくは、上記異常検出装置において、所定のタイミングは、異常検出装置の出荷検査時である。 Preferably, in the abnormality detection device, the predetermined timing is at the time of shipping inspection of the abnormality detection device.
この異常検出装置によれば、異常検出装置の出荷検査時で異常検出用アナログ信号をAD変換部によって変換した異常検出用デジタル信号の値が期待値として不揮発性メモリに記憶される。よって、比較部は、出荷検査時に行われたAD変換部によるAD変換の結果と、出荷後に行われる同じAD変換部によるAD変換の結果とを比較することができる。すなわち、比較部は、製造初期の正常時のAD変換部との比較によって、AD変換部の異常を検出することができる。 According to this abnormality detection device, the value of the abnormality detection digital signal obtained by converting the abnormality detection analog signal by the AD conversion unit at the time of shipment inspection of the abnormality detection device is stored in the nonvolatile memory as an expected value. Therefore, the comparison unit can compare the result of AD conversion performed by the AD conversion unit performed at the time of shipping inspection with the result of AD conversion performed by the same AD conversion unit performed after shipment. That is, the comparison unit can detect an abnormality in the AD conversion unit by comparison with the normal AD conversion unit in the initial stage of manufacture.
好ましくは、上記異常検出装置において、所定のタイミングは、異常検出装置を含む電子機器の出荷検査時である。 Preferably, in the abnormality detection device, the predetermined timing is a time of shipping inspection of an electronic device including the abnormality detection device.
この異常検出装置によれば、異常検出装置を含む電子機器の出荷検査時で異常検出用アナログ信号をAD変換部によって変換した異常検出用デジタル信号の値が期待値として不揮発性メモリに記憶される。よって、比較部は、出荷検査時に行われたAD変換部によるAD変換の結果と、出荷後に行われる同じAD変換部によるAD変換の結果とを比較することができる。すなわち、比較部は、製造初期の正常時のAD変換部との比較によって、AD変換部の異常を検出することができる。 According to this abnormality detection device, the value of the abnormality detection digital signal obtained by converting the abnormality detection analog signal by the AD conversion unit at the time of shipment inspection of the electronic device including the abnormality detection device is stored in the nonvolatile memory as an expected value. . Therefore, the comparison unit can compare the result of AD conversion performed by the AD conversion unit performed at the time of shipping inspection with the result of AD conversion performed by the same AD conversion unit performed after shipment. That is, the comparison unit can detect an abnormality in the AD conversion unit by comparison with the normal AD conversion unit in the initial stage of manufacture.
好ましくは、上記異常検出装置において、AD変換部は、ΔΣ型AD変換部である。
この異常検出装置によれば、比較部は、ΔΣ型のAD変換部の異常についても精度良く検出することができる。
Preferably, in the abnormality detection apparatus, the AD conversion unit is a ΔΣ AD conversion unit.
According to this abnormality detection apparatus, the comparison unit can accurately detect an abnormality in the ΔΣ type AD conversion unit.
本発明の別の局面に従う異常検出装置は、不揮発性メモリと、第1入力部と、第2入力部と、AD変換部と、比較部とを備える。不揮発性メモリには、異常検出用の期待値が記憶されている。第1入力部には、予め定められた異常検出用アナログ信号を含む複数のアナログ信号が入力される。第2入力部には、第1入力部に入力されるアナログ信号を極性反転させたアナログ信号が入力される。AD変換部は、第1入力部および第2入力部のそれぞれに入力されたアナログ信号に基づきデジタル信号を生成する。比較部は、第1入力部および第2入力部のそれぞれに入力された異常検出用アナログ信号に基づきAD変換部によって生成した異常検出用デジタル信号の値と、期待値とを比較することで、AD変換部の異常を検出する。不揮発性メモリには、所定のタイミングにおいて第1入力部および第2入力部のそれぞれに入力された異常検出用アナログ信号に基づきAD変換部によって生成したときの異常検出用デジタル信号の値が期待値として記憶されている。 An abnormality detection device according to another aspect of the present invention includes a nonvolatile memory, a first input unit, a second input unit, an AD conversion unit, and a comparison unit. The nonvolatile memory stores an expected value for abnormality detection. A plurality of analog signals including predetermined abnormality detection analog signals are input to the first input unit. An analog signal obtained by inverting the polarity of the analog signal input to the first input unit is input to the second input unit. The AD conversion unit generates a digital signal based on the analog signal input to each of the first input unit and the second input unit. The comparison unit compares the value of the abnormality detection digital signal generated by the AD conversion unit based on the abnormality detection analog signal input to each of the first input unit and the second input unit with the expected value, An abnormality in the AD conversion unit is detected. In the nonvolatile memory, the value of the abnormality detection digital signal generated by the AD converter based on the abnormality detection analog signal input to each of the first input unit and the second input unit at a predetermined timing is an expected value. Is remembered as
この異常検出装置によれば、所定のタイミングにおいて異常検出用アナログ信号をAD変換部によって変換した異常検出用デジタル信号の値が期待値として不揮発性メモリに記憶され、比較部は、その期待値を用いてAD変換部の異常を検出することができる。よって、異常検出装置は、判定対象となるAD変換部の個体差を考慮した期待値を用いてAD変換部の異常を検出することができるため、個体差によらずAD変換部の異常を精度良く検出することができる。さらに、第1入力部および第2入力部のそれぞれに入力された異常検出用アナログ信号に基づきAD変換部によって異常検出用デジタル信号が生成される。このように、AD変換部への信号入力に差動方式が用いられることによって、グランドの電位を基準として異常検出用アナログ信号が入力されるシングルエンド方式のようにグランドに重畳されるノイズの影響を受けることが少なく、異常検出装置は、AD変換部の異常をより精度良く検出することができる。 According to this abnormality detection device, the value of the abnormality detection digital signal obtained by converting the abnormality detection analog signal by the AD conversion unit at a predetermined timing is stored as an expected value in the nonvolatile memory, and the comparison unit calculates the expected value. It is possible to detect an abnormality in the AD conversion unit. Therefore, the abnormality detection apparatus can detect the abnormality of the AD conversion unit using the expected value in consideration of the individual difference of the AD conversion unit to be determined, and thus the abnormality of the AD conversion unit can be accurately determined regardless of the individual difference. It can be detected well. Further, an abnormality detection digital signal is generated by the AD conversion unit based on the abnormality detection analog signal input to each of the first input unit and the second input unit. As described above, the differential method is used for the signal input to the AD conversion unit, so that the influence of noise superimposed on the ground as in the single-ended method in which the abnormality detection analog signal is input with reference to the ground potential is used. The abnormality detection device can detect an abnormality of the AD conversion unit with higher accuracy.
本発明によれば、異常検出装置は、個体差によらずAD変換部の異常を精度良く検出することができる。 According to the present invention, the abnormality detection device can accurately detect an abnormality in the AD conversion unit regardless of individual differences.
本発明の実施の形態について、図面を参照しながら詳細に説明する。なお、参照する図面において、同一または相当する部分には同一の参照番号を付してその説明は繰り返さない。 Embodiments of the present invention will be described in detail with reference to the drawings. In the drawings to be referred to, the same or corresponding parts are denoted by the same reference numerals, and the description thereof will not be repeated.
[第1実施形態における異常検出装置]
図1は、第1実施形態における異常検出装置10の構成の一例を概略的に示すブロック図である。異常検出装置10は、複数の素子が一つにまとめられてパッケージ内に封入された電子部品であって、電子機器100に搭載される。異常検出装置10は、図示しないセンサからのアナログ信号をデジタル信号に変換するとともに、変換したデジタル信号を外部出力する。なお、異常検出装置10は、センサから入力されるアナログ信号に限らず、外部から入力されるアナログ信号であれば、いずれのアナログ信号であってもデジタル信号に変換して出力することができる。
[Abnormality detection apparatus in the first embodiment]
FIG. 1 is a block diagram schematically illustrating an example of the configuration of the
図1に示すように、異常検出装置10は、入力部2と、AD変換部3と、変換用電源部4と、比較部5と、不揮発性メモリ6と、メモリ7とを備える。
As shown in FIG. 1, the
なお、異常検出装置10は、「異常検出装置」の一実施形態に対応する。入力部2は、「入力部」の一実施形態に対応する。AD変換部3は、「AD変換部」の一実施形態に対応する。変換用電源部4は、「変換用電源部」の一実施形態に対応する。比較部5は、「比較部」の一実施形態に対応する。不揮発性メモリ6は、「不揮発性メモリ」の一実施形態に対応する。
The
入力部2は、センサなどからアナログ信号が入力されるマルチプレクサである。異常検出装置10は複数のセンサのそれぞれと接続されており、入力部2には、各センサからの複数のアナログ信号が入力される。たとえば、入力部2には、図示しないセンサaからアナログ信号Aが入力される一方で、図示しないセンサbからアナログ信号Bが入力される。さらに、入力部2には、AD変換部3の異常を検出するための異常検出用アナログ信号として、既知のアナログ信号Cが入力される。入力部2は、入力された複数のアナログ信号のうち、一のアナログ信号を選択してAD変換部3に出力する。
The
AD変換部3への信号入力には、グランドの電位を基準として各アナログ信号が入力されるシングルエンド方式が用いられている。AD変換部3は、変換用電源部4から供給される基準電圧Vref1を基準として、入力部2からのアナログ信号をデジタル信号にAD変換する。たとえば、AD変換部3は、基準電圧Vref1として5Vが用いられた場合において、入力されたアナログ信号の電圧が5VのときにAD変換後の8ビットのデジタル信号が16進数換算でFFとなる場合、入力されたアナログ信号の電圧が2.5VのときにはAD変換後の8ビットのデジタル信号が16進数換算で中央値の80または7Fになる。なお、AD変換部3は、アナログ信号を8ビットのデジタル信号に変換するものに限らず、たとえば、16ビットのデジタル信号に変換するものであってもよい。
The signal input to the
ここで、AD変換部3は、出荷後の時間経過に伴い特性が変化する虞がある。そこで、比較部5は、異常検出用アナログ信号CがAD変換部3によって変換された異常検出用デジタル信号の値である変換値C1と、不揮発性メモリ6に記憶された期待値C0とを比較することで、AD変換部3が異常であるか否かを判定する。期待値C0は、たとえば、異常検出装置10の出荷検査時や異常検出装置10を含んだ電子機器100の出荷検査時において、不揮発性メモリ6に記憶される固定値である。
Here, there is a possibility that the characteristics of the
具体的には、入力部2は、複数のアナログ信号のうち、周期的にアナログ信号Cを選択してAD変換部3に出力する。たとえば、入力部2は、アナログ信号C以外のアナログ信号を10回選択するたびにアナログ信号Cを1回選択してAD変換部3に出力する。AD変換部3は、入力されたアナログ信号Cをデジタル信号に変換し、そのデジタル信号の値を変換値C1として比較部5に出力する。比較部5は、変換値C1と、不揮発性メモリ6に記憶された期待値C0とを比較して、両者が所定範囲内で一致するときにはAD変換部3が正常であると判断する一方、両者が所定範囲内で一致しないときにはAD変換部3が異常であると判断する。
Specifically, the
そして、比較部5は、AD変換部3が異常であると判断した場合、メモリ7に記憶されたエラーフラグをオンに設定する。メモリ7は、たとえば、電子機器100が備える図示しない制御装置によって外部からアクセス可能である。メモリ7に記憶されたエラーフラグがオンに設定されると、電子機器100の制御装置によってエラーフラグが読み込まれ、所定のエラー処理が行われる。あるいは、メモリ7に記憶されたエラーフラグがオンに設定されると、異常の発生を特定可能なエラー信号が電子機器100の制御装置に出力される。なお、AD変換部3が異常でない場合、比較部5によってエラーフラグがオンに設定されないため、エラーフラグはオフに設定されたままとなる。
When the
このように、異常検出装置10は、異常検出用アナログ信号CをAD変換した後の変換値C1と、不揮発性メモリ6に記憶された期待値C0とを比較することで、AD変換部3の異常を検出することができる。
As described above, the
ところで、使用部材、製造場所、製造時期、および製造方法など、様々な要因から全く同じ特性を有するAD変換部3を製造することは困難である。しかしながら、不揮発性メモリ6に記憶された期待値C0についてAD変換部3の個体差を何ら考慮することなく、どのAD変換部3であっても一律に同じ値を用いた場合、精度良くAD変換部3の異常を検出できない場合が生じ得る。
By the way, it is difficult to manufacture the
すなわち、AD変換部3の個体差を考慮せずに一律に同じ期待値C0を用いた場合、AD変換部3の出荷当初からの特性によっては変換値C1と期待値C0とが所定範囲内で一致しない場合が生じ得る。また、AD変換部3の出荷当初においては、変換値C1と期待値C0とが辛うじて所定範囲内で一致していても、AD変換部3の出荷後に少しの特性ずれが生じただけで変換値C1と期待値C0とが所定範囲内で一致しない場合が生じ得る。
That is, when the same expected value C0 is uniformly used without considering the individual differences of the
そこで、第1実施形態においては、不揮発性メモリ6には、所定のタイミングで異常検出用アナログ信号CをAD変換部3によってAD変換した異常検出用デジタル信号の値が期待値C0として記憶されている。
Therefore, in the first embodiment, the
具体的には、異常検出装置10の出荷検査時や異常検出装置10を含んだ電子機器100の出荷検査時において、AD変換部3は、異常検出用アナログ信号Cをデジタル信号に変換することで変換値C1を得る。そして、不揮発性メモリ6には、出荷検査時の変換値C1が期待値C0として記憶される。つまり、第1実施形態における異常検出装置10では、個体別にAD変換部3に対応する期待値C0が、不揮発性メモリ6に記憶されている。
Specifically, the
このように、第1実施形態における異常検出装置10によれば、所定のタイミングにおいて異常検出用アナログ信号CをAD変換部3によって変換したときの異常検出用デジタル信号の値が期待値C0として不揮発性メモリ6に記憶され、比較部5は、その期待値C0を用いてAD変換部3の異常を検出することができる。よって、異常検出装置10は、判定対象となるAD変換部3の個体差を考慮した期待値C0を用いてAD変換部3の異常を検出することができるため、個体差によらずAD変換部3の異常を精度良く検出することができる。
As described above, according to the
また、第1実施形態における異常検出装置10によれば、異常検出装置10の出荷検査時で異常検出用アナログ信号CをAD変換部3によって変換した異常検出用デジタル信号の値が期待値C0として不揮発性メモリ6に記憶される。よって、比較部5は、出荷検査時に行われたAD変換部3によるAD変換の結果と、出荷後に行われる同じAD変換部3によるAD変換の結果とを比較することができる。すなわち、比較部5は、製造初期の正常時のAD変換部3との比較によって、AD変換部3の異常を検出することができる。
Further, according to the
[第2実施形態における異常検出装置]
図2は、第2実施形態における異常検出装置20の構成の一例を概略的に示すブロック図である。
[Abnormality detection apparatus in the second embodiment]
FIG. 2 is a block diagram schematically showing an example of the configuration of the
異常検出用アナログ信号Cは、一般的に温度特性を有するため、常に同じ値のアナログ信号Cが入力部2に入力されるとは限らない。温度特性によってアナログ信号Cの値がばらつくと、比較部5によるAD変換部3の異常検出が精度良く行えない場合が生じ得る。
Since the abnormality detection analog signal C generally has temperature characteristics, the analog signal C having the same value is not always input to the
そこで、第2実施形態における異常検出装置20では、異常検出用アナログ信号Cが変換用電源部4によって供給される基準電圧Vref1から生成されるように構成されている。なお、その他の点については、異常検出装置20は第1実施形態における異常検出装置10と基本的に同じ構成を備える。
Therefore, the
具体的には、図2に示すように、異常検出装置20は、抵抗器21および抵抗器22を備える。抵抗器21は、一端が変換用電源部4に接続され、他端が抵抗器22に接続されている。抵抗器22は、一端が抵抗器21に接続され、他端がグランドに接続されている。抵抗器21と抵抗器22との信号線には、入力部2に入力されるアナログ信号Cの信号線が接続されている。変換用電源部4から供給される基準電圧Vref1は、抵抗器21において電圧降下を生じ、電圧降下後の電圧Vref2が異常検出用アナログ信号Cとして入力部2に入力される。
Specifically, as shown in FIG. 2, the
このように、第2実施形態における異常検出装置20によれば、変換用電源部4がAD変換部3に基準電圧Vref1を供給するとともに、その基準電圧Vref1から異常検出用アナログ信号Cが生成される。このため、温度特性によって基準電圧Vref1が下がると、その基準電圧Vref1の下がり度合に応じて異常検出用アナログ信号Cの値も下がり、反対に、温度特性によって基準電圧Vref1が上がると、その基準電圧Vref1の上がり度合に応じて異常検出用アナログ信号Cの値も上がる。このように、異常検出用アナログ信号Cは、基準電圧Vref1と同じ温度特性を有する。
As described above, according to the
たとえば、前述したように、基準電圧Vref1として5Vが用いられた場合、アナログ信号Cの値として2.5VのときにはAD変換後の8ビットのデジタル信号が16進数換算で中央値の80または7Fになる。この状態から、温度特性によって、アナログ信号Cの値が2.5Vから2.0Vにまで下がった場合、基準電圧Vref1も5Vから4Vに下がっているため、AD変換後の8ビットのデジタル信号は16進数換算で中央値の80または7Fになり、温度特性による影響がない。 For example, as described above, when 5V is used as the reference voltage Vref1, when the value of the analog signal C is 2.5V, the 8-bit digital signal after AD conversion becomes the median of 80 or 7F in hexadecimal conversion. Become. From this state, when the value of the analog signal C decreases from 2.5V to 2.0V due to temperature characteristics, the reference voltage Vref1 also decreases from 5V to 4V. Therefore, the 8-bit digital signal after AD conversion is It becomes the median of 80 or 7F in hexadecimal, and is not affected by temperature characteristics.
このように、第2実施形態における異常検出装置20によれば、異常検出用アナログ信号Cの温度特性がAD変換部3の異常検出に影響しないため、異常検出装置20は、AD変換部3の異常を精度良く検出することができる。
As described above, according to the
なお、抵抗器21および抵抗器22は、異常検出装置20の外部に設けられていてもよい。
The
[第3実施形態における異常検出装置]
図3は、第3実施形態における異常検出装置30の構成の一例を概略的に示すブロック図である。
[Abnormality Detection Device in Third Embodiment]
FIG. 3 is a block diagram schematically showing an example of the configuration of the
変換用電源部4は劣化することがあるため、常に同じ値の基準電圧Vref1が変換用電源部4からAD変換部3に供給されるとは限らない。基準電圧Vref1の値がばらつくと、比較部5によるAD変換部3の異常検出が精度良く行えない場合が生じ得る。
Since the conversion
そこで、第3実施形態における異常検出装置30では、異常検出用アナログ信号Cが変換用電源部4とは別の検出用電源部31によって供給されるように構成されている。その他の点については、異常検出装置30は第1実施形態における異常検出装置10と基本的に同じ構成を備える。なお、検出用電源部31は、「検出用電源部」の一実施形態に対応する。
Therefore, the
具体的には、図3に示すように、異常検出装置20は、検出用電源部31を備える。検出用電源部31は、異常検出用アナログ信号Cを生成するための電圧として検出用電圧Vref2を供給する。検出用電圧Vref2から生成された異常検出用アナログ信号Cは、入力部2に入力される。
Specifically, as shown in FIG. 3, the
このように、第3実施形態における異常検出装置30によれば、変換用電源部4がAD変換部3に基準電圧Vref1を供給する一方で、検出用電源部31によって供給される検出用電圧Vref2から異常検出用アナログ信号Cが生成される。このため、AD変換部3に供給される基準電圧Vref1に異常があったとしても、異常検出用アナログ信号Cには影響が及ばない。よって、異常検出装置30は、基準電圧Vref1の異常を含んだAD変換部3の異常を検出することができる。
Thus, according to the
なお、検出用電源部31は、異常検出装置30の外部に設けられていてもよい。
[第4実施形態における異常検出装置]
図4は、第4実施形態における異常検出装置40の構成の一例を概略的に示すブロック図である。
The
[Abnormality detection apparatus in the fourth embodiment]
FIG. 4 is a block diagram schematically showing an example of the configuration of the
前述したように、第2実施形態における異常検出装置20のように、異常検出用アナログ信号Cが変換用電源部4によって供給される基準電圧Vref1から生成されるように構成した場合、異常検出用アナログ信号Cの温度特性がAD変換部3の異常検出に影響することがない。しかし、第2実施形態における異常検出装置20のように構成すると、変換用電源部4の劣化による基準電圧Vref1の異常を検出することができない。
As described above, when the abnormality detection analog signal C is generated from the reference voltage Vref1 supplied by the conversion
一方、前述したように、第3実施形態における異常検出装置30のように、異常検出用アナログ信号Cが変換用電源部4とは別の検出用電源部31によって供給されるように構成した場合、変換用電源部4の劣化による基準電圧Vref1の異常を検出することができる。しかし、第3実施形態における異常検出装置30のように構成すると、異常検出用アナログ信号Cの温度特性がAD変換部3の異常検出に影響する場合が生じ得る。
On the other hand, as described above, when the abnormality detection analog signal C is configured to be supplied by the detection
そこで、第4実施形態における異常検出装置40では、異常検出用アナログ信号Cが変換用電源部4とは別の検出用電源部31によって供給されるとともに、AD変換部3によってAD変換された後の変換値C1が温度センサ42によって測定された異常検出装置40の温度に基づき補正されるように構成されている。そして、比較部5は、変換値C1が温度補正された後の変換値C2と、不揮発性メモリ6に記憶された期待値C0とを比較することで、AD変換部3が異常であるか否かを判定する。その他の点については、異常検出装置30は第1実施形態における異常検出装置10と基本的に同じ構成を備える。なお、温度センサ42は、「温度センサ」の一実施形態に対応する。
Therefore, in the
具体的には、図4に示すように、異常検出装置40は、検出用電源部31と、温度センサ42とを備える。検出用電源部31は、異常検出用アナログ信号Cを生成するための電圧として検出用電圧Vref2を供給する。検出用電圧Vref2から生成された異常検出用アナログ信号Cは、入力部2に入力される。温度センサ42は、異常検出装置40の内部温度を測定する。温度センサ42の測定値Dは、入力部2に入力される。
Specifically, as shown in FIG. 4, the
入力部2に入力された測定値Dは、AD変換部3によってデジタル信号にAD変換されて変換値D1となる。比較部5は、変換値C1を、変換値D1によって補正することで、温度補正後の変換値C2を得る。たとえば、変換値C2は以下の演算式によって算出される。
The measurement value D input to the
変換値C2=変換値C1×(σ/変換値D1)
なお、σは任意の数であり、たとえばσ=5が用いられる。
Conversion value C2 = conversion value C1 × (σ / conversion value D1)
Note that σ is an arbitrary number, and for example, σ = 5 is used.
そして、比較部5は、温度補正後の変換値C2と、不揮発性メモリ6に記憶された期待値C0とを比較して、両者が一致するときにはAD変換部3が正常であると判断する一方、両者が一致しないときにはAD変換部3が異常であると判断する。
The
このように、第4実施形態における異常検出装置40によれば、変換用電源部4がAD変換部3に基準電圧Vref1を供給する一方で、検出用電源部31によって供給される検出用電圧Vref2から異常検出用アナログ信号Cが生成されるため、AD変換部3に供給される基準電圧Vref1に異常があったとしても、異常検出用アナログ信号Cには影響が及ばない。さらに、異常検出用アナログ信号Cに温度特性があったとしても、アナログ信号CがAD変換部3によってAD変換された後の変換値C1が温度センサ42によって測定された異常検出装置40の温度に基づき補正されるため、異常検出装置40は、異常検出用アナログ信号Cの温度特性に影響されない。よって、基準電圧Vref1の異常を含んだAD変換部3の異常を精度良く検出することができる。
Thus, according to the
なお、検出用電源部31および温度センサ42は、異常検出装置40の外部に設けられていてもよい。
The
[変形例]
前述した実施形態においては、AD変換部3への信号入力に、グランドの電位を基準として各アナログ信号が入力されるシングルエンド方式が用いられていた。しかし、AD変換部3への信号入力には、シングルエンド方式に限らず、その他の方式が用いられてもよい。
[Modification]
In the above-described embodiment, the single-end method in which each analog signal is input with respect to the ground potential is used for signal input to the
たとえば、図5に示すように、異常検出装置50は、入力部2とは別の入力部52を備える。なお、図5に示す入力部2は、「第1入力部」の一実施形態に対応し、入力部52は、「第2入力部」の一実施形態に対応する。入力部52は、入力部2と同様に、各センサからの複数のアナログ信号が入力されるマルチプレクサである。入力部52には、入力部2に入力されるアナログ信号を極性反転させたアナログ信号が入力される。たとえば、入力部52には、入力部2に入力されるアナログ信号Aが極性反転したアナログ信号A’が入力され、入力部2に入力されるアナログ信号Bが極性反転したアナログ信号B’が入力される。さらに、入力部52には、入力部2に入力される異常検出用アナログ信号Cを極性反転させたアナログ信号C’が入力される。入力部52は、入力された複数のアナログ信号のうち、一のアナログ信号を選択してAD変換部3に出力する。
For example, as illustrated in FIG. 5, the
AD変換部3には、入力部2から極性反転していないアナログ信号が入力されるとともに、入力部52から極性反転したアナログ信号が入力される。このように、変形例における異常検出装置50においては、AD変換部3への信号入力として、差動方式が用いられる。そして、AD変換部3は、入力部2に入力された異常検出用アナログ信号Cと、入力部52に入力された極性反転した異常検出用アナログ信号C’とに基づき、異常検出用デジタル信号を生成する。
An analog signal whose polarity is not inverted is input from the
このように、変形例における異常検出装置50によれば、入力部2に入力された異常検出用アナログ信号Cと、入力部52に入力された極性反転した異常検出用アナログ信号C’とに基づき、AD変換部3によって異常検出用デジタル信号が生成される。このように、AD変換部3への信号入力に差動方式が用いられることによって、グランドの電位を基準として異常検出用アナログ信号が入力されるシングルエンド方式のようにグランドに重畳されるノイズの影響を受けることが少なく、異常検出装置50は、AD変換部3の異常をより精度良く検出することができる。
Thus, according to the
なお、図5に示す異常検出装置50のように、AD変換部3への信号入力が差動方式で行われる構成は、前述した図1〜図4に示すいずれの異常検出装置においても適用することができる。
The configuration in which the signal input to the
また、AD変換部3は、フラッシュ型や逐次比較型など、いずれの方式を用いてAD変換するものであってもよく、たとえば、図6に示す異常検出装置60が備えるようなΔΣ型AD変換部63であってもよい。なお、図6に示すΔΣ型AD変換部63は、「ΔΣ型AD変換部」の一実施形態に対応する。
Further, the
ΔΣ型AD変換部63は、たとえば、サンプリング周波数ごとに入力されたアナログ信号と1周期前にデジタル出力されたデジタル信号との差分を積分し、その積分結果を基準値と比較することによってデジタル信号を出力するものである。なお、ΔΣ型AD変換部63は、上述した方法の他、一般的に知られているΔΣ型のAD変換器で用いられている方法でデジタル信号を生成するものであればよい。
The
そして、比較部5は、ΔΣ型AD変換部63から出力されたデジタル信号の値である変換値C1と、不揮発性メモリ6に記憶された期待値C0とを比較して、両者が一致するときにはΔΣ型AD変換部63が正常であると判断する一方、両者が一致しないときにはΔΣ型AD変換部63が異常であると判断する。
Then, the
このように、変形例における異常検出装置60によれば、比較部5は、ΔΣ型AD変換部63の異常についても精度良く検出することができる。
As described above, according to the
なお、図6に示す異常検出装置60のように、ΔΣ型AD変換部63を備える構成は、前述した図1〜図4に示すいずれの異常検出装置においても適用することができる。さらに、図5に示す異常検出装置50のようにAD変換部3への信号入力が差動方式で行われる構成と、図6に示す異常検出装置60のようにΔΣ型AD変換部63を備える構成との両方を、前述した図1〜図4に示す異常検出装置に適用してもよい。
Note that the configuration including the
前述した実施形態においては、不揮発性メモリ6に期待値C0が記憶される所定のタイミングとして、異常検出装置10の出荷検査時を例示したが、所定のタイミングは出荷検査時に限らない。たとえば、所定のタイミングは、異常検出装置10の出荷後に、異常検出装置10が製品に組み込まれるときであってもよいし、異常検出装置10が製品に組み込まれた状態で異常検出装置10に電力が供給されるときであってもよく、AD変換部3が正常な状態であればいずれのタイミングであってもよい。
In the above-described embodiment, the time of shipping inspection of the
前述した図4に示す異常検出装置40においては、温度センサ42が異常検出装置40の内部温度を測定するものであったが、温度センサ42の測定範囲はこれに限らない。たとえば、温度センサ42は、入力部2の温度を測定してもよいし、検出用電源部31の温度を測定してもよく、異常検出用アナログ信号Cの温度特性が分かるものであれば、いずれの範囲を測定してもよい。
In the
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。 The embodiment disclosed this time should be considered as illustrative in all points and not restrictive. The scope of the present invention is defined by the terms of the claims, rather than the description above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.
2,52 入力部、3 AD変換部、4 変換用電源部、5 比較部、6 不揮発性メモリ、7 メモリ、10,20,30,40,50,60 異常検出装置、21,22 抵抗器、31 検出用電源部、42 温度センサ、63 ΔΣ型AD変換部。 2,52 input unit, 3 AD conversion unit, 4 conversion power source unit, 5 comparison unit, 6 nonvolatile memory, 7 memory, 10, 20, 30, 40, 50, 60 abnormality detection device, 21, 22 resistor, 31 power supply unit for detection, 42 temperature sensor, 63 ΔΣ type AD conversion unit.
Claims (8)
予め定められた異常検出用アナログ信号を含む複数のアナログ信号が入力される入力部と、
前記入力部に入力されたアナログ信号をデジタル信号に変換するAD変換部と、
前記異常検出用アナログ信号を前記AD変換部によって変換した異常検出用デジタル信号の値と、前記期待値とを比較することで、前記AD変換部の異常を検出する比較部とを備え、
前記不揮発性メモリには、所定のタイミングにおいて前記異常検出用アナログ信号を前記AD変換部によって変換したときの前記異常検出用デジタル信号の値が前記期待値として記憶されている、異常検出装置。 A non-volatile memory in which an expected value for anomaly detection is stored;
An input unit to which a plurality of analog signals including a predetermined abnormality detection analog signal are input;
An AD conversion unit that converts an analog signal input to the input unit into a digital signal;
Comparing a value of the abnormality detection digital signal obtained by converting the abnormality detection analog signal by the AD conversion unit with the expected value, thereby detecting an abnormality of the AD conversion unit,
The abnormality detection device, wherein the nonvolatile memory stores, as the expected value, the value of the abnormality detection digital signal when the analog signal for abnormality detection is converted by the AD converter at a predetermined timing.
前記異常検出用アナログ信号は、前記変換用電源部によって供給される前記基準電圧から生成される、請求項1に記載の異常検出装置。 A conversion power supply for supplying a reference voltage to the AD converter;
The abnormality detection device according to claim 1, wherein the abnormality detection analog signal is generated from the reference voltage supplied by the conversion power supply unit.
前記変換用電源部とは別に前記異常検出用アナログ信号を生成するための検出用電圧を供給する検出用電源部とをさらに備える、請求項1に記載の異常検出装置。 A conversion power supply for supplying a reference voltage to the AD converter;
The abnormality detection device according to claim 1, further comprising: a detection power supply unit that supplies a detection voltage for generating the abnormality detection analog signal separately from the conversion power supply unit.
前記変換用電源部とは別に前記異常検出用アナログ信号を生成するための検出用電圧を供給する検出用電源部と、
前記異常検出装置の温度を測定する温度センサとをさらに備え、
前記比較部は、前記異常検出用デジタル信号の値を前記温度センサの測定値に基づき補正した後の値と、前記不揮発性メモリに記憶された前記期待値とを比較することで、前記AD変換部の異常を検出する、請求項1に記載の異常検出装置。 A conversion power supply for supplying a reference voltage to the AD converter;
A detection power supply for supplying a detection voltage for generating the abnormality detection analog signal separately from the conversion power supply,
A temperature sensor that measures the temperature of the abnormality detection device;
The comparison unit compares the value after correcting the value of the abnormality detection digital signal based on the measurement value of the temperature sensor with the expected value stored in the nonvolatile memory, thereby performing the AD conversion. The abnormality detection device according to claim 1, wherein an abnormality of a part is detected.
予め定められた異常検出用アナログ信号を含む複数のアナログ信号が入力される第1入力部と、
前記第1入力部に入力されるアナログ信号を極性反転させたアナログ信号が入力される第2入力部と、
前記第1入力部および前記第2入力部のそれぞれに入力されたアナログ信号に基づきデジタル信号を生成するAD変換部と、
前記第1入力部および前記第2入力部のそれぞれに入力された前記異常検出用アナログ信号に基づき前記AD変換部によって生成した異常検出用デジタル信号の値と、前記期待値とを比較することで、前記AD変換部の異常を検出する比較部とを備え、
前記不揮発性メモリには、所定のタイミングにおいて前記第1入力部および前記第2入力部のそれぞれに入力された前記異常検出用アナログ信号に基づき前記AD変換部によって生成したときの前記異常検出用デジタル信号の値が前記期待値として記憶されている、異常検出装置。 A non-volatile memory in which an expected value for anomaly detection is stored;
A first input unit to which a plurality of analog signals including a predetermined abnormality detection analog signal are input;
A second input unit to which an analog signal obtained by inverting the polarity of the analog signal input to the first input unit is input;
An AD conversion unit that generates a digital signal based on an analog signal input to each of the first input unit and the second input unit;
By comparing the value of the abnormality detection digital signal generated by the AD converter based on the abnormality detection analog signal input to each of the first input unit and the second input unit with the expected value. A comparison unit for detecting an abnormality of the AD conversion unit,
In the nonvolatile memory, the abnormality detection digital when generated by the AD converter based on the abnormality detection analog signal input to each of the first input unit and the second input unit at a predetermined timing An abnormality detection apparatus in which a signal value is stored as the expected value.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016128802A JP6771322B2 (en) | 2016-06-29 | 2016-06-29 | Anomaly detection device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016128802A JP6771322B2 (en) | 2016-06-29 | 2016-06-29 | Anomaly detection device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018006893A true JP2018006893A (en) | 2018-01-11 |
JP6771322B2 JP6771322B2 (en) | 2020-10-21 |
Family
ID=60950000
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016128802A Active JP6771322B2 (en) | 2016-06-29 | 2016-06-29 | Anomaly detection device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6771322B2 (en) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0550838U (en) * | 1991-12-02 | 1993-07-02 | 日本航空電子工業株式会社 | Analog voltage digital converter |
JP2011147084A (en) * | 2010-01-18 | 2011-07-28 | Hitachi Automotive Systems Ltd | Onboard control device |
JP2013003836A (en) * | 2011-06-16 | 2013-01-07 | Yokogawa Electric Corp | Diagnostic method and device for signal input circuit |
JP2014049916A (en) * | 2012-08-31 | 2014-03-17 | Hitachi Automotive Systems Ltd | On-vehicle electronic control device |
-
2016
- 2016-06-29 JP JP2016128802A patent/JP6771322B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0550838U (en) * | 1991-12-02 | 1993-07-02 | 日本航空電子工業株式会社 | Analog voltage digital converter |
JP2011147084A (en) * | 2010-01-18 | 2011-07-28 | Hitachi Automotive Systems Ltd | Onboard control device |
JP2013003836A (en) * | 2011-06-16 | 2013-01-07 | Yokogawa Electric Corp | Diagnostic method and device for signal input circuit |
JP2014049916A (en) * | 2012-08-31 | 2014-03-17 | Hitachi Automotive Systems Ltd | On-vehicle electronic control device |
Also Published As
Publication number | Publication date |
---|---|
JP6771322B2 (en) | 2020-10-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101681288B1 (en) | Method for error calibration of electric power device | |
WO2011122365A1 (en) | Aging diagnosis circuit and aging diagnosis method for semiconductor integrated circuit | |
US8874387B2 (en) | Air flow measurement device and air flow correction method | |
US11573105B2 (en) | Sensor system using safety mechanism | |
US10330767B2 (en) | Calibrated measurement system and method | |
JP2019509491A (en) | Crosstalk calibration for multi-channel systems | |
JP5292925B2 (en) | Semiconductor integrated circuit, control method therefor, and information processing apparatus | |
CN102684696A (en) | Test apparatus and test method for a/d converter | |
JP6482784B2 (en) | Identify defective electrical cables | |
JP5878883B2 (en) | Method for correcting temperature characteristics of magnetic sensor | |
JP6771322B2 (en) | Anomaly detection device | |
US8872530B2 (en) | Method for correcting the voltage measured across the terminals of a sensor | |
JP4682668B2 (en) | A / D converter and sensor device including A / D converter | |
CN102735269A (en) | Correction method and device | |
JP2017079427A (en) | Electronic control device | |
JP6486237B2 (en) | AD converter | |
JP2007267126A (en) | Digital output device | |
KR101960888B1 (en) | Temperature sensor correcting device, temperature sensor, and temperature sensor correcting method | |
JP2014142303A (en) | Semiconductor device and semiconductor testing system | |
KR20130062891A (en) | Analog-digital convert for correcting error | |
TWI679399B (en) | On-chip curvature correction structure and method thereof | |
JPH11118617A (en) | Temperature controller | |
EP3067706B1 (en) | Device and method for detecting a break of at least one wired sensor | |
JP2014160939A (en) | Analog-digital conversion device and analog-digital conversion system | |
JP6562254B2 (en) | Temperature detection apparatus and temperature detection method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190621 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200310 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200311 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200507 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200915 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200929 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6771322 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |