JP2017533493A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2017533493A5 JP2017533493A5 JP2017511288A JP2017511288A JP2017533493A5 JP 2017533493 A5 JP2017533493 A5 JP 2017533493A5 JP 2017511288 A JP2017511288 A JP 2017511288A JP 2017511288 A JP2017511288 A JP 2017511288A JP 2017533493 A5 JP2017533493 A5 JP 2017533493A5
- Authority
- JP
- Japan
- Prior art keywords
- subsystem
- soc
- processor
- processing
- access request
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000004044 response Effects 0.000 claims 6
- 238000001514 detection method Methods 0.000 claims 2
- 238000011084 recovery Methods 0.000 claims 2
- 230000011664 signaling Effects 0.000 claims 2
- 230000003213 activating Effects 0.000 claims 1
- 238000004590 computer program Methods 0.000 claims 1
- 238000002955 isolation Methods 0.000 claims 1
Claims (12)
- ポータブルコンピューティングデバイス(PCD)におけるシステムオンチップ(SoC)内の複数の処理サブシステムのうちの少なくとも1つの処理サブシステムでの外部アクセス検出および回復のための方法であって、
メモリ、センサ、およびモニタモジュールと通信しているプロセッサを備えた、前記SoCの少なくとも2つの処理サブシステムの各々を、前記SoCが低電力状態である間、互いおよび前記SoCの残部とは独立しておよび電気的に絶縁されて第1のモードで動作させるステップと、
前記SoCの前記少なくとも2つの処理サブシステムの各々において、
前記モニタモジュールを用いて、前記サブシステムの外部の構成要素への前記プロセッサによるアクセス要求を検出するステップと、
前記サブシステムの外部の前記構成要素への前記検出されたアクセス要求に応答して、前記サブシステムの外部の前記構成要素への前記検出されたアクセス要求が、前記センサからの信号に基づいているかどうかを、前記プロセッサによって決定するステップであって、そうである場合に:
前記SoCを全電力状態に入らせ、
前記少なくとも1つの処理サブシステムの前記モニタモジュールから前記プロセッサに、前記構成要素が前記サブシステムの外部にあることを前記プロセッサに通知する通知信号を送り、
前記少なくとも1つの処理サブシステムを、前記少なくとも1つの処理サブシステムが前記サブシステムの外部の前記構成要素にアクセスすることを可能にする第2のモードで動作させる、ステップと、
前記サブシステムの外部の前記構成要素への前記検出されたアクセス要求に応答して、前記サブシステムの外部の前記構成要素への前記検出されたアクセス要求が、前記サブシステムのプロセッサ上または前記サブシステム内で動作している何らかのコードまたはルーチンにおけるエラーの結果であるかどうかを、前記プロセッサによって決定するステップであって、そうである場合に:
前記モニタモジュールからの受信された通知信号に応答して、前記少なくとも1つの処理サブシステムの前記プロセッサを用いてエラーを訂正しようと努めるためにエラー処理ルーチンを起動する、ステップと
を含む、方法。 - 前記SoCを全電力状態に入らせるステップが、
前記サブシステムの前記モニタモジュールから前記SoCの電力マネージャに信号を送って、前記電力マネージャをアクティブにするステップ
をさらに含む、請求項1に記載の方法。 - 前記モニタモジュールが、状態機械と通信しているハードウェアモニタを備え、前記サブシステムを前記第2のモードで動作させるステップが、前記モニタモジュールが前記状態機械をアクティブにして、前記サブシステムの絶縁ハードウェアを無効にするステップをさらに含む、請求項1に記載の方法。
- 前記状態機械が、前記モニタモジュールの外部にある、請求項3に記載の方法。
- 前記サブシステムの外部の前記構成要素がメモリである、請求項1に記載の方法。
- 前記センサが、前記PCDの加速度計またはジャイロスコープのうちの少なくとも1つと通信している、請求項1に記載の方法。
- 請求項1〜6のいずれか一項に記載の方法を実施するための命令を含むコンピュータプログラム。
- ポータブルコンピューティングデバイス(PCD)におけるシステムオンチップ(SoC)内の複数の処理サブシステムのうちの少なくとも1つの処理サブシステムでの外部アクセス検出および回復のためのコンピュータシステムであって、
メモリ、およびセンサと通信しているプロセッサを備えた、前記SoCの少なくとも2つの処理サブシステムの各々を、前記SoCが低電力状態である間、互いおよび前記SoCの残部とは独立しておよび電気的に絶縁されて第1のモードで動作させるための手段を備え、
前記SoCの前記少なくとも2つの処理サブシステムの各々が、
前記サブシステムの外部の構成要素への前記プロセッサによるアクセス要求を検出するための手段と、
前記サブシステムの外部の前記構成要素への前記検出されたアクセス要求に応答して、前記サブシステムの外部の前記構成要素への前記検出されたアクセス要求が、前記センサからの信号に基づいているかどうかを、前記プロセッサによって決定するための手段と、そうである場合に:
前記SoCを全電力状態に入らせるための手段と、
前記構成要素が前記サブシステムの外部にあることを前記プロセッサに通知する通知信号を前記プロセッサに送るための手段と、
前記少なくとも1つの処理サブシステムを、前記サブシステムが前記サブシステムの外部の前記構成要素にアクセスすることを可能にする第2のモードで動作させるための手段と、
前記サブシステムの外部の前記構成要素への前記検出されたアクセス要求に応答して、前記サブシステムの外部の前記構成要素への前記検出されたアクセス要求が、前記サブシステムのプロセッサ上または前記サブシステム内で動作している何らかのコードまたはルーチンにおけるエラーの結果であるかどうかを、前記プロセッサによって決定するための手段と、そうである場合に:
モニタモジュールからの受信された通知信号に応答して、前記サブシステムの前記プロセッサを用いてエラーを訂正しようと努めるためにエラー処理ルーチンを起動するための手段と
を備える、システム。 - 前記SoCを全電力状態に入らせるための前記手段が、
前記サブシステムから前記SoCの電力マネージャに信号を送って、前記電力マネージャをアクティブにするための手段
をさらに含む、請求項8に記載のシステム。 - 前記サブシステムを前記第2のモードで動作させるための前記手段が、前記サブシステムの絶縁ハードウェアを無効にするための手段をさらに含む、請求項8に記載のシステム。
- 前記サブシステムの外部の前記構成要素がメモリである、請求項8に記載のシステム。
- 前記センサが、前記PCDの加速度計またはジャイロスコープのうちの少なくとも1つと通信している、請求項8に記載のシステム。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US14/484,125 | 2014-09-11 | ||
US14/484,125 US9396070B2 (en) | 2014-09-11 | 2014-09-11 | System and method for system-on-a-chip subsystem external access detection and recovery |
PCT/US2015/048707 WO2016040192A1 (en) | 2014-09-11 | 2015-09-04 | System and method for system-on-a-chip subsystem external access detection and recovery |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2017533493A JP2017533493A (ja) | 2017-11-09 |
JP2017533493A5 true JP2017533493A5 (ja) | 2018-09-27 |
JP6647285B2 JP6647285B2 (ja) | 2020-02-14 |
Family
ID=54140739
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017511288A Active JP6647285B2 (ja) | 2014-09-11 | 2015-09-04 | システムオンチップのサブシステムの外部アクセス検出および回復のためのシステムおよび方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US9396070B2 (ja) |
EP (1) | EP3191916B1 (ja) |
JP (1) | JP6647285B2 (ja) |
CN (1) | CN106687884B (ja) |
WO (1) | WO2016040192A1 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10042404B2 (en) * | 2014-09-26 | 2018-08-07 | Netspeed Systems | Automatic generation of power management sequence in a SoC or NoC |
US20180150125A1 (en) * | 2016-11-28 | 2018-05-31 | Qualcomm Incorporated | Wifi memory power minimization |
US20180188797A1 (en) * | 2016-12-29 | 2018-07-05 | Intel Corporation | Link power management scheme based on link's prior history |
US10740494B2 (en) * | 2017-09-06 | 2020-08-11 | Google Llc | Central and delegate security processors for a computing device |
JP7109973B2 (ja) * | 2018-04-13 | 2022-08-01 | 株式会社半導体エネルギー研究所 | 半導体装置 |
CN112506851B (zh) * | 2020-12-02 | 2022-02-11 | 广东电网有限责任公司佛山供电局 | 一种解决多核访问冲突的soc芯片架构构建方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030093702A1 (en) | 2001-03-30 | 2003-05-15 | Zheng Luo | System on a chip with multiple power planes and associate power management methods |
US8489794B2 (en) | 2010-03-12 | 2013-07-16 | Lsi Corporation | Processor bus bridge for network processors or the like |
CN101859289B (zh) | 2010-06-11 | 2012-06-13 | 华中科技大学 | 一种利用片外存储器访问控制器访问外部存储器的方法 |
US8706172B2 (en) | 2010-10-26 | 2014-04-22 | Miscrosoft Corporation | Energy efficient continuous sensing for communications devices |
US8566491B2 (en) | 2011-01-31 | 2013-10-22 | Qualcomm Incorporated | System and method for improving throughput of data transfers using a shared non-deterministic bus |
US20120254878A1 (en) | 2011-04-01 | 2012-10-04 | Lama Nachman | Mechanism for outsourcing context-aware application-related functionalities to a sensor hub |
US9367107B2 (en) * | 2011-10-19 | 2016-06-14 | Psion Inc. | Method and system for controlling reset state change in a system-on-a-chip device |
IN2012DE00977A (ja) | 2012-03-30 | 2015-09-11 | Intel Corp | |
CN104641312B (zh) | 2012-10-26 | 2018-10-19 | 英特尔公司 | 通过自动选择功率循环的计算子系统硬件恢复 |
US9594411B2 (en) * | 2013-02-28 | 2017-03-14 | Qualcomm Incorporated | Dynamic power management of context aware services |
JP5825287B2 (ja) * | 2013-04-08 | 2015-12-02 | トヨタ自動車株式会社 | ハイブリッド車両 |
-
2014
- 2014-09-11 US US14/484,125 patent/US9396070B2/en active Active
-
2015
- 2015-09-04 WO PCT/US2015/048707 patent/WO2016040192A1/en active Application Filing
- 2015-09-04 EP EP15763794.3A patent/EP3191916B1/en active Active
- 2015-09-04 JP JP2017511288A patent/JP6647285B2/ja active Active
- 2015-09-04 CN CN201580048219.1A patent/CN106687884B/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2017533493A5 (ja) | ||
US10114952B2 (en) | System, apparatus and method for performing secure memory training and management in a trusted environment | |
JP6032510B2 (ja) | 入出力エラー封じ込めイベント後のリカバリ | |
TWI632462B (zh) | 開關裝置及偵測積體電路匯流排之方法 | |
JP2016538614A5 (ja) | ||
US8924779B2 (en) | Proxy responder for handling anomalies in a hardware system | |
US11686767B2 (en) | System, apparatus and method for functional testing of one or more fabrics of a processor | |
US8122176B2 (en) | System and method for logging system management interrupts | |
US10705936B2 (en) | Detecting and handling errors in a bus structure | |
CN103176876A (zh) | 一种高效安全的计算机在线自检方法及自检装置 | |
US20160119180A1 (en) | Retrieving console messages after device failure | |
US20180234846A1 (en) | Pairing electronic devices | |
US8793538B2 (en) | System error response | |
CN106776315B (zh) | 检测版本的方法和装置 | |
US9405629B2 (en) | Information processing system, method for controlling information processing system, and storage medium | |
US9454452B2 (en) | Information processing apparatus and method for monitoring device by use of first and second communication protocols | |
WO2017219787A1 (zh) | 具有攻击防护结构的系统 | |
JP2015156101A (ja) | ダンプシステムおよびダンプ処理方法 | |
TW201348948A (zh) | 用於記錄筆記型電腦關機資訊的方法及系統 | |
TWI778428B (zh) | 一種檢測記憶體安裝狀態的方法、裝置及系統 | |
US8719482B2 (en) | Electronic device with bus sharing function | |
CN115827376A (zh) | 服务器的内存检测方法、装置、电子设备及存储介质 | |
CN116430113A (zh) | 移动终端和移动终端的功耗检测方法 | |
KR20230090398A (ko) | 이중화 구조 기반 자율주행 컴퓨팅 플랫폼 | |
US20200333869A1 (en) | Battery monitoring system using network connectivity |