JP2017531392A - 前方誤り訂正および並列復号を有する光コヒーレント受信機 - Google Patents

前方誤り訂正および並列復号を有する光コヒーレント受信機 Download PDF

Info

Publication number
JP2017531392A
JP2017531392A JP2017516848A JP2017516848A JP2017531392A JP 2017531392 A JP2017531392 A JP 2017531392A JP 2017516848 A JP2017516848 A JP 2017516848A JP 2017516848 A JP2017516848 A JP 2017516848A JP 2017531392 A JP2017531392 A JP 2017531392A
Authority
JP
Japan
Prior art keywords
symbol
codeword
message
decoding
probability
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017516848A
Other languages
English (en)
Other versions
JP6539342B2 (ja
Inventor
ラツェッティ,ルカ
ガビオリ,ジャンカルロ
コスタンチーニ,カルロ
ペペ,マリアンナ
Original Assignee
アルカテル−ルーセント
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アルカテル−ルーセント filed Critical アルカテル−ルーセント
Publication of JP2017531392A publication Critical patent/JP2017531392A/ja
Application granted granted Critical
Publication of JP6539342B2 publication Critical patent/JP6539342B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B10/00Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/60Receivers
    • H04B10/61Coherent receivers
    • H04B10/616Details of the electronic signal processing in coherent optical receivers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105Decoding
    • H03M13/1111Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105Decoding
    • H03M13/1145Pipelined decoding at code word level, e.g. multiple code words being decoded simultaneously
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2957Turbo codes and decoding
    • H03M13/296Particular turbo code structure
    • H03M13/2963Turbo-block codes, i.e. turbo codes based on block codes, e.g. turbo decoding of product codes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2957Turbo codes and decoding
    • H03M13/2978Particular arrangement of the component decoders
    • H03M13/2987Particular arrangement of the component decoders using more component decoders than component codes, e.g. pipelined turbo iterations
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/3746Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35 with iterative decoding
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65Purpose and implementation aspects
    • H03M13/6561Parallelized implementations
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045Arrangements at the receiver end
    • H04L1/0047Decoding adapted to other signal detection operation
    • H04L1/005Iterative decoding, including iteration between signal detection and decoding operation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056Systems characterized by the type of code used
    • H04L1/0057Block codes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Electromagnetism (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

FEC反復的メッセージパッシング復号アルゴリズムの反復を実施するように構成されるいくつかの復号ブロックを備える光コヒーレント受信機が開示される。復号ブロックは、カスケード式復号ブロックの2つ(以上)の平行チェーンに分散される。受信機は、2つの平行チェーンの間に挿入される中間回路をさらに備える。光コヒーレント受信機は、(i)中間回路が非アクティブであり、2つの平行チェーンが、FECメッセージパッシング復号アルゴリズムをそれぞれのクライアントチャネルに対して別々に実施する第1の動作モードと、(ii)中間回路がアクティブであり、2つの平行チェーンが、中間回路を介して協働することで、FECメッセージパッシング復号アルゴリズムを同じクライアントチャネルに対して共同して実施する第2の動作モードとの間で切り替え可能である。

Description

本発明は、一般的には通信ネットワークの分野に関する。より詳細には、本発明は、前方誤り訂正(FEC:Forward Error Correction)メカニズムを備える光コヒーレント受信機に関する。
知られているように、前方誤り訂正(FEC)は、デジタル通信ネットワーク、たとえば波長分割多重(WDM:Wavelength Division Multiplexing)通信ネットワークのネットワーク要素間のデジタルデータ伝送における誤りを検出し、場合によってはこれを訂正するための技法である。
FECによれば、送信側において、送信すべきデジタルデータは、冗長性を付加する誤り訂正符号を用いて符号化される。受信側では、冗長性を用いて元のデータのエラーを検出し、場合によってはこれを訂正する。
様々なタイプの誤り訂正符号が知られており、これにはブロック符号および畳み込み符号が含まれる。具体的には、ブロック符号において、送信すべきデジタルデータはk個のメッセージシンボルの固定サイズのブロックに分割され、各ブロックは別々にn個のシンボルのそれぞれの符号語へ、n−k個の冗長シンボルを付加することによって符号化される。一般的には、各シンボルは1つまたは複数のビットによって形成される。以下、簡単のため、各シンボルが0または1の値を取り得る単一のビットを含むと仮定される。
ブロック符号は、典型的には、k個のメッセージビットから始まるn−k個の冗長ビットを計算するための規則の組によって定義される。たとえば、パリティ検査符号では、n−k個の冗長ビットのそれぞれが、k個のメッセージビットの特定のサブセットのパリティ(すなわち、モジュロ2加算)として計算される(したがって、以下、「パリティビット」とも呼ばれる)。各規則はそれぞれのパリティ検査に対応し、これは基本的に、パリティビットと、それを計算するために使用されるk個のメッセージビットのサブセットとのモジュロ2加算がゼロに等しいかの検査を行う。符号語は、全てのパリティ検査が充足された場合にのみ有効となる。
パリティ検査符号は、n−k個のパリティ検査に対応するn−k行と、符号語のnビットに対応するn列とを有する2進行列(パリティ検査行列とも呼ばれる)の形式で表現することもできる。
パリティ検査符号の中で、低密度パリティ検査(LDPC:Low−Density Parity−Check)符号が知られており、WDM通信ネットワークにおいて現在広く使用されている。LDPC符号は、非常に少数の非零エンティティしか含まないパリティ検査行列を有する(すなわち、それはスパース行列である)。パリティ検査行列のスパース性は、符号長と共に線形にしか増加しない復号の複雑さと、同じく符号長と共に線形に増加する最小距離との両方を保証する。
LDPC符号はタナーグラフによってグラフ形式で表現されることが多い。タナーグラフは、基本的には2つのノードの列、すなわち「変数ノード」と呼ばれるn個のノードの第1の列と、「検査ノード」と呼ばれるn−k個のノードの第2の列とからなる。各変数ノードはそれぞれの符号語ビット(メッセージビットまたはパリティビット)に対応し、各検査ノードはそれぞれのパリティ検査に対応する。グラフにおいて、特定のパリティ検査に含まれる符号語ビットは、変数ノードがそのパリティ検査の検査ノードに連結されている。これにより、LDPC符号を定義するパリティ検査の直感的なグラフ表現が可能となる。
LDPC符号は、典型的には、変数ノードおよび検査ノードが反復的にメッセージを交換し自身の状態を更新する状態機械のように動作する、「メッセージパッシングアルゴリズム(message−passing algorithm)」として知られている反復アルゴリズムを用いて復号される。様々なタイプのメッセージパッシングアルゴリズムが知られており、これらは、交換されるメッセージの内容と、変数ノードおよび検査ノードで実施される処理とに関して異なる。メッセージパッシングアルゴリズムの特定のクラスは、いわゆる「確率伝播(belief propagation)アルゴリズム」のクラスであって、特定の符号語ビットに対応する変数ノードと近傍の検査ノードとの間で交換されるメッセージが、符号語ビットが1または0の値を有する確率を含むものである。
符号語ビットが1または0に等しい確率は、いわゆる「対数尤度比」(または単に、LLR(log likelihood ratio))として、すなわち次のように表されることが多く:
Figure 2017531392
ここでp(0)およびp(1)は、符号語ビットがそれぞれ0および1に等しい確率である。p(0)およびp(1)の値は0と1との間に含まれるので、LLR>0は符号語ビットが1であるよりも0である確率が高いことを示し、LLR<0は符号語ビットが0であるよりも1である確率が高いことを示すことは明らかである。LLRの絶対値(modulus)が大きいほど、判定の確実性は高くなる。その上、LLR=0は、符号語ビットが1または0である確率が同じであることを示す。
対数尤度比LLRを用いた特定の確率伝播アルゴリズムは、いわゆる「サムプロダクト(sum−product)アルゴリズム」である。サムプロダクトアルゴリズムによれば、各変数ノードはまずその符号語ビットの(LLRで表した)事前確率を入力として受信し、これは典型的には受信機の先行するコンポーネント、たとえば復調器によって提供される。次いで、変数ノードはその符号語ビットの(LLRで表した)事後確率を計算し、これは事前確率と、近傍の検査ノードによって提供される外部情報(extrinsic information)との両方を考慮している。符号語ビットに関する外部情報(ひいては事後確率全体)は、アルゴリズムの反復ごとに、すなわち変数ノードと近傍の検査ノードとの間のメッセージの交換ごとに、検査ノード処理によって改良される(したがって、より高精度となる)。事前定義された反復回数の後、アルゴリズムは終了し、事後確率の最終値を用いて、符号語ビットに対して硬判定を行う(すなわち、0または1の値を割り当てる)。
実装の観点から見ると、メッセージパッシングアルゴリズムは、典型的には、いくつかのカスケード式復号ブロックを、アルゴリズムの反復ごとに1つずつ備えるFEC復号器によって実装される。各復号ブロックは、先行するブロックから前回の反復で計算された事後確率または外部情報を受信し、新たな改良された事後確率または新たな改良された外部情報を計算する。次いで、最後の復号ブロックは、事後確率を硬判定ブロックに伝達し、硬判定ブロックは符号語ビットごとに硬判定を行う(LLRの場合、そのLLRの最後に計算された値の符号に基づき、すなわち、判定値は、LLR>0の場合は0、LLR<0の場合は1となる)。
LDPC符号の他には、ターボ符号も知られており、これは同等の性能をもたらす。ターボ符号は典型的には3つのビットのブロックを提供し、第1のブロックは送信すべき元のk個のメッセージビットによって形成され、第2のブロックは畳み込み誤り訂正符号をk個のメッセージビットに対して用いて計算されるn/2個の第1のパリティビットによって形成され、第3のブロックは同じ畳み込み誤り訂正符号をk個のメッセージビットの並べ替えに対して用いて計算されるn/2個の第2のパリティビットによって形成される。したがって、2つの冗長な(しかし異なる)パリティビットのブロックが、k個のメッセージビットと共に送信される。
C.Berrou et al、「Near Optimum Error Correcting Coding and Decoding:Turbo Codes」、IEEE Transactions on Communications、Vol.44、No.10、1996年10月には、2つの再帰的組織符号の特定の連結から構築される畳み込みターボ符号の族が記載されている。復号では、各コンポーネント復号器が前のステップの作業結果を外部情報と共に利用する反復処理が用いられる。
米国特許第6,654,927号には、ターボ復号用の反復的誤り訂正が記載されており、これは少なくとも2つの並列復号処理を使用し、反復の復号された要素を結合することによって復号されたデータが得られる2つの反復を含む。また、反復ごとに、中間の復号されたデータ要素は、前の復号されたデータ要素ブロックのパラメータに基づいてスケーリング係数が乗算され、次の復号の反復で使用される。
本発明者らは、光コヒーレント伝送用のデバイスの次の世代では、(典型的にはCMOSデバイスとして実装される)光コヒーレント受信機が、単一のモノリシックチップでいくつかのクライアントチャネルを100Gbpsの典型的なビットレートによってホストする可能性が高いことに気が付いた。受信機は、各クライアントチャネルのソフトFEC復号を実行できるものでなければならない。
この目的のために、上述のタイプの反復的ソフト復号アルゴリズムが実装されると仮定すると、光コヒーレント受信機は、各波長に1つずつのいくつかのDSP(デジタル信号処理:Digital Signal Processing)ブロックと、各クライアントチャネルに1つずつのN個の別個のFEC復号器とを備える必要がある。各FEC復号器は、カスケード式復号ブロックのそれぞれのチェーンを備える。たとえば、受信機が2つの波長および4×100Gbpsのクライアントチャネルをサポートする単一のモノリシックCMOSデバイスとして実装されると仮定すると、デバイスは2つのDSPブロックと4つのFEC復号器とを備える必要がある。
他方で、本発明者らは、光コヒーレント伝送用の装置のトレンドが、さらなる柔軟性を提供するものであること、すなわち、同じ装置が異なる条件で動作するように容易に構成可能でなければならないことに気が付いた。具体的には、DPSおよびFEC復号器のマッチングは、DSPブロックによって使用される変調コンスタレーションのスペクトル効率に応じて容易に再構成可能でなければならない。実際には、単一の光搬送波(すなわち、単一の波長)によって搬送され得る別個のクライアントチャネルの数を増加させるためには、より複雑な変調方式を用いてスペクトル効率を向上させなければならない。しかしながら、変調方式がより複雑になると、伝送長がより短くなる。
たとえば、各DSPブロックが(特定のボーレートで100Gbpsを提供する)独自の波長でQPSKコンスタレーションを使用する場合、各波長は単一の100Gbpsのクライアントチャネルを搬送し、したがってDSPブロックごとに100GbpsのFEC復号器が必要となる。代わりに、各DSPブロックが(同じボーレートで)16QAMコンスタレーションを使用する場合、各波長は2×100Gbpsのクライアントチャネルを搬送し、したがってDSPブロックごとに2つの100GbpsのFEC復号器が必要となる。チップが2つのDSPブロックを備える場合、第1のケースでは2つのFEC復号器が必要であり、第2のケースでは4つのFEC復号器が必要である。
本発明者らは、(たとえば、より複雑でない変調方式が使用されるなどの理由で)チャネルの実際の数が最大数未満である場合に、FEC復号器光コヒーレント受信機の数をクライアントチャネルの最大数に応じて調整して、受信機コンポーネントの一部を未使用のままにすると、不都合なことにリソースの浪費につながることに気が付いた。
米国特許第6,654,927号明細書
C.Berrou et al、「Near Optimum Error Correcting Coding and Decoding:Turbo Codes」、IEEE Transactions on Communications、Vol.44、No.10、1996年10月
上記を鑑み、本発明の目的は、この欠点を解決する光コヒーレント受信機を提供することである。
より詳細には、本発明の目的は、単一のモノシリックデバイスとして実装される場合であっても、異なるシナリオで(特に、異なる数のクライアントチャネルを用いて)動作するように容易に構成できるという点で柔軟であり、クライアントチャネルの実際の数が、受信機がサポート可能な最大数未満である場合に、リソースの浪費が最小化されるように動作させることが可能な光コヒーレント受信機を提供することである。
第1の態様によれば、本発明は、いくつかの復号ブロックを備える光コヒーレント受信機であって、各復号ブロックが前方誤り訂正反復的メッセージパッシング復号アルゴリズムの反復を実施するように構成され、いくつかの復号ブロックがカスケード式復号ブロックの少なくとも2つの平行チェーンに分散され、光コヒーレント受信機が2つの平行チェーンの間に挿入される少なくとも1つの中間回路をさらに備え、光コヒーレント受信機が:
− 中間回路が非アクティブであり、2つの平行チェーンのそれぞれが、前方誤り訂正メッセージパッシング復号アルゴリズムをそれぞれのクライアントチャネルに対して別々に実施する第1の動作モードと、
− 中間回路がアクティブであり、2つの平行チェーンが、中間回路を介して協働することで、前方誤り訂正メッセージパッシング復号アルゴリズムを同じクライアントチャネルに対して共同して実施する第2の動作モードと
の間で切り替え可能である、光コヒーレント受信機を提供する。
好ましくは、カスケード式復号ブロックの第1のチェーンが第1の復号ブロックを備え、カスケード式復号ブロックの第2のチェーンが第2の復号ブロックを備え、第1の復号ブロックおよび第2の復号ブロックが、アルゴリズムのi回目の反復を実施するのに適している。
第1の実施形態によれば、第1の動作モードにおいて:
− 第1の復号ブロックが、第1のチェーンの先行する復号ブロックから、第1のクライアントチャネルの第1の符号語のメッセージシンボルの事後確率であって、第1の符号語の冗長シンボルに基づいてアルゴリズムの前回の反復で計算された事後確率を受信し、第1の符号語のメッセージシンボルの事後確率を第1の符号語の冗長シンボルに基づいて更新するように構成され、
− 第2の復号ブロックが、第2のチェーンの先行する復号ブロックから、第2のクライアントチャネルの第2の符号語のメッセージシンボルの事後確率であって、第2の符号語の冗長シンボルに基づいてアルゴリズムの前回の反復で計算された事後確率を受信し、第2の符号語のメッセージシンボルの事後確率を第2の符号語の冗長シンボルに基づいて更新するように構成される。
好ましくは、第1の実施形態によれば、第2の動作モードにおいて:
− 第1の復号ブロックが、中間回路から、クライアントチャネルの符号語のメッセージシンボルの結合事後確率であって、符号語の第1の冗長シンボルおよび第2の冗長シンボルに基づいてアルゴリズムの前回の反復で計算された結合事後確率を受信し、符号語のメッセージシンボルの事後確率を第1の冗長シンボルのみに基づいて計算するように構成され、
− 第2の復号ブロックが、中間回路から、クライアントチャネルの符号語のメッセージシンボルの結合事後確率であって、符号語の第1の冗長シンボルおよび第2の冗長シンボルに基づいてアルゴリズムの前回の反復で計算された結合事後確率を受信し、符号語のメッセージシンボルの事後確率を第2の冗長シンボルのみに基づいて計算するように構成され、
− 中間回路が、第1の冗長シンボルに基づいて計算される事後確率と第2の冗長シンボルに基づいて計算される事後確率との両方を考慮して、メッセージシンボルの更新された結合事後確率を計算するように構成される。
好ましくは、第1の実施形態によれば、メッセージシンボルの事後確率が対数尤度比の形式であり、中間回路が、メッセージシンボルの更新された結合事後確率を、第1の冗長シンボルに基づいて計算される事後確率と第2の冗長シンボルに基づいて計算される事後確率との和から、メッセージシンボルの事前確率を減算したものとして計算するように構成される。
好ましくは、メッセージシンボルの結合事後確率が、アルゴリズムのX回の反復ごとに計算され、Xが1以上である。
一代替的実施形態によれば、第2の動作モードにおいて:
− 第1の復号ブロックが、中間回路から、アルゴリズムの前回の反復で計算されたクライアントチャネルの符号語のメッセージシンボルの事後確率を受信し、メッセージシンボルの事後確率を符号語の第1の冗長シンボルに基づいて更新するように構成され、
− 第2の復号ブロックが、中間回路を介して第1の復号ブロックから、メッセージシンボルの更新された事後確率を受信し、これを符号語の第2の冗長シンボルに基づいてさらに更新するように構成される。
他の実施形態によれば、第1の動作モードにおいて:
− 第1の復号ブロックが、第1のチェーンの先行する復号ブロックから、第1のクライアントチャネルの第1の符号語のメッセージシンボルの事後確率であって、第1の符号語の冗長シンボルに基づいてアルゴリズムの前回の反復で計算された事後確率を受信し、第1の符号語のメッセージシンボルの外部確率を第1の符号語の冗長シンボルに基づいて計算するように構成され、
− 第2の復号ブロックが、第2のチェーンの先行する復号ブロックから、第2のクライアントチャネルの第2の符号語のメッセージシンボルの事後確率であって、第2の符号語の冗長シンボルに基づいてアルゴリズムの前回の反復で計算された事後確率を受信し、第2の符号語のメッセージシンボルの外部確率を第2の符号語の冗長シンボルに基づいて計算するように構成される。
そのような実施形態によれば、第2の動作モードにおいて:
− 第1の復号ブロックが、中間回路から、クライアントチャネルの符号語のメッセージシンボルの結合事後確率であって、符号語の第1の冗長シンボルおよび第2の冗長シンボルに基づいてアルゴリズムの前回の反復で計算された結合事後確率を受信し、符号語のメッセージシンボルの外部確率を第1の冗長シンボルのみに基づいて計算するように構成され、
− 第2の復号ブロックが、中間回路から、クライアントチャネルの符号語のメッセージシンボルの結合事後確率であって、符号語の第1の冗長シンボルおよび第2の冗長シンボルに基づいてアルゴリズムの前回の反復で計算された結合事後確率を受信し、符号語のメッセージシンボルの外部確率を第2の冗長シンボルのみに基づいて計算するように構成され、
− 中間回路が、第1の冗長シンボルに基づいて計算される外部確率と第2の冗長シンボルに基づいて計算される外部確率との両方を考慮して、メッセージシンボルの更新された結合事後確率を計算するように構成される。
そのような実施形態によれば、好ましくは、メッセージシンボルの外部確率が対数尤度比の形式であり、中間回路が、メッセージシンボルの更新された結合事後確率を、第1の冗長シンボルに基づいて計算される外部確率と、第2の冗長シンボルに基づいて計算される外部確率と、メッセージシンボルの事前確率との総和として計算するように構成される。
そのような実施形態の有利な変形例によれば、中間回路が、第1の冗長シンボルに基づいて計算される外部確率および第2の冗長シンボルに基づいて計算される外部確率にそれぞれの重みを乗算した後、足し合わせるようにさらに構成される。
好ましくは、符号語の第1の冗長シンボルが、第1の誤り訂正符号を符号語のメッセージシンボルに適用することで計算され、符号語の第2の冗長シンボルが、第2の誤り訂正符号を符号語のメッセージシンボルの並べ替えに適用することで計算される。
好ましくは、第1の誤り訂正符号および第2の誤り訂正符号が低密度パリティ検査符号である。
好ましくは、いくつかの復号ブロックが、カスケード式復号ブロックのM個の平行チェーンに分散され、Mが、受信機が受信および処理可能なクライアントチャネルの最大数に等しい。
第2の態様によれば、本発明は、いくつかの復号ブロックを備える光コヒーレント受信機を動作させるための方法であって、各復号ブロックが前方誤り訂正反復的メッセージパッシング復号アルゴリズムの反復を実施するように構成され、いくつかの復号ブロックがカスケード式復号ブロックの少なくとも2つの平行チェーンに分散され、光コヒーレント受信機が2つの平行チェーンの間に挿入される少なくとも1つの中間回路をさらに備え、方法が、光コヒーレント受信機を:
− 中間回路が非アクティブであり、2つの平行チェーンのそれぞれが、前方誤り訂正メッセージパッシング復号アルゴリズムをそれぞれのクライアントチャネルに対して別々に実施する第1の動作モードと、
− 中間回路がアクティブであり、2つの平行チェーンが、中間回路を介して協働することで、前方誤り訂正メッセージパッシング復号アルゴリズムを同じクライアントチャネルに対して共同して実施する第2の動作モードと
の間で切り替えることを備える、方法を提供する。
本発明の実施形態は、限定ではなく例として与えられ、添付の図面を参照して読まれるべき以下の詳細な説明を読むことによって、より良く理解されよう。
第1の動作モードにおける、本発明の第1の実施形態による光コヒーレントの一部のブロック図である。 図1に示された光コヒーレント受信機の単一の復号ブロックのより詳細なブロック図である。 第2の動作モードにおける図1の光コヒーレント受信機の概略図である。 第2の動作モードにおける、本発明の第2の実施形態による光コヒーレント受信機の一部のブロック図である。 第2の動作モードにおける、本発明の第3の実施形態による光コヒーレント受信機の一部のブロック図である。
図1に、本発明の第1の実施形態による光コヒーレント受信機RX1の一部を示す。
図1に示される光コヒーレント受信機RX1の一部は、いくつかのDSPブロック(簡単のため図示せず)と、M個のFEC復号チェーンとを備える。図面を過負荷にしないために、図1では、2つの復号チェーンFECaおよびFECbのみが示されている。しかしながら、一般に、光コヒーレント受信機RX1に含まれる復号チェーンの数Mは、受信機RX1が受信および処理可能なクライアントチャネルの最大数に等しい。たとえば、受信機RX1が最大で10個のクライアントチャネルを受信し処理することができる場合、FEC復号チェーンの数Mは10である。好ましくは、FEC復号チェーンの数Mは、2以上の偶数である。
各FEC復号チェーンFECa、FECbは、好ましくは、上述のように、それぞれのクライアントチャネル上で反復的なソフトFEC復号アルゴリズムを実装するように構成される。具体的には、各FEC復号チェーンFECa、FECbは、好ましくはLDPC符号を復号するためのメッセージパッシングアルゴリズム、より好ましくは確率伝播アルゴリズム、たとえば知られているサムプロダクトアルゴリズム、または知られている最小和アルゴリズムを実装するように構成される。この目的のために、各FEC復号チェーンFECa、FECbは、好ましくは、それぞれのK≧2個のカスケード式復号ブロックを含み、各ブロックはアルゴリズムのそれぞれの反復を実施するように構成される。非限定的な例として、図1に示されたFEC復号チェーンFECa、FECbのそれぞれは、3つの復号ブロックDECa1、DECa2、DECa3およびDECb1、DECb2、DECb3を含む。しかしながら、これは限定なものではない。より一般的には、カスケード式復号ブロックの数Kは、さらなる反復がアルゴリズムの結果の精度の改善がわずかとなる反復回数として決定される。いかなる場合でも、Kの上限は、チップ上で利用可能な面積と、消費電力の制約とによって決定される。カスケード式復号ブロックの数Kは、好ましくは、受信機RX1の全てのFEC復号チェーンについて同じである。
全ての復号ブロックは、好ましくは、同じ構造DECa1、DECa2、DECa3およびDECb1、DECb2、DECb3を有し、これは図2に概略的に示されている。具体的には、図2は、復号ブロックDECaiを概略的に示し、ここでi=1、2、3である。
復号ブロックDECaiは、好ましくは、2つのメモリユニットCMU、VMUと、処理ユニットPUとを備える。第1のメモリユニットCMUは、好ましくは復号ブロックDECaiの第1の入力(検査入力とも呼ばれる)に接続され、第2のメモリユニットVMUは、好ましくは復号ブロックDECaiの第2の入力(「パリティ入力」とも呼ばれる)および第3の入力(「メッセージ入力」とも呼ばれる)に接続される。また、第1のメモリユニットCMUは処理ユニットPUに双方向に接続され、第2のメモリユニットVMUはフィードバック構成に従って処理ユニットPUに接続される。また、第1のメモリユニットCMUは復号ブロックDECaiの第1の出力(「検査出力」とも呼ばれる)に接続され、処理ユニットPUは復号ブロックDECaiの第2の出力(「パリティ出力」とも呼ばれる)および第3の出力(「メッセージ出力」とも呼ばれる)に接続される。
本発明の実施形態によれば、光コヒーレント受信機はM’個の中間回路をさらに備える。中間回路の数M’は、好ましくはM/2、すなわちFEC復号チェーンの数の半分である。各中間回路は、好ましくは、2つの隣接するFEC復号チェーンの間に挿入される。したがって、図1では、単一の中間回路INTabが示されており、これはFEC復号チェーンFECaおよびFECbの間に挿入されている。各中間回路は、K個のカスケード式構成ブロック、すなわち各FEC復号チェーンに含まれる復号ブロックの数Kに等しい数の構成ブロックを備える。したがって、図1に示された中間回路INTabは、K=3個の構成ブロックを備える。中間回路INTabの各構成ブロックは、好ましくは、遅延線D1、D2、D3、加算器A1、A2、A3、インタリーバπ1、π2、π3、およびデインタリーバπ−11、π−12、π−13を備える。
本発明の実施形態によれば、各FECチェーンは、好ましくはK個のスイッチをさらに備える。具体的には、図1に示された各FECチェーンFECa、FECbは、それぞれK=3個のスイッチSa1、Sa2、Sa3およびSb1、Sb2、Sb3を備える。各FECチェーン内で、各スイッチは、それぞれの復号ブロックのメッセージ入力に接続される。具体的には、各スイッチは後続の復号ブロックのメッセージ入力を先行する復号ブロックのメッセージ出力に(図1に図示)、または中間回路INTabに、選択的に接続するように切り替え可能である。
より具体的には、FECチェーンFECa内で、スイッチSa1は復号ブロックDECa1のメッセージ入力をFECチェーンFECaの入力に(図1)、または中間回路INTabの共通入力(図3)に、選択的に接続するように切り替え可能であり、スイッチSa2、Sa3はそれぞれ復号ブロックDECa2、DECa3のメッセージ入力を復号ブロックDECa1、DECa2のメッセージ出力に(図1)、または加算器A1、A2の出力に(図3)、選択的に接続するように切り替え可能である。
その上、FECチェーンFECb内で、スイッチSb1は復号ブロックDECb1のメッセージ入力をFECチェーンFECbの入力に(図1)、またはインタリーバπ1の出力に(図3)、選択的に接続するように切り替え可能であり、スイッチSb2、Sb3は復号ブロックDECb2、DECb3のメッセージ入力を復号ブロックDECb1、DECb2のメッセージ出力に(図1)、またはインタリーバπ2、π3の出力に(図3)、選択的に接続するように切り替え可能である。
スイッチSa1、Sa2、Sa3およびSb1、Sb2、Sb3の第1の構成(図1)では、2つのFECチェーンFECa、FECbが結合されていないのに対し、スイッチSa1、Sa2、Sa3およびSb1、Sb2、Sb3の第2の構成では、FECチェーンが中間回路INTabを介して結合(または一体化)されていることは理解されよう。
光コヒーレント受信機RX1は、FEC復号チェーンおよび中間回路の上流および下流の両方に配置される他のコンポーネント(たとえば、上述のDSPブロック)を備える。しかしながら、そのようなコンポーネントは、本説明にとって重要ではないので、図示されていない。
光コヒーレント受信機RX1の(特に、FECチェーンおよび中間回路の)動作が、以下で詳細に説明される。
光コヒーレント受信機RX1は、好ましくは、以下の間で切り替え可能である:
・中間回路INTabが非アクティブであり(好ましくはスイッチオフされており)、2つのFEC復号チェーンFECa、FECbが別々にFEC復号を2つの別個のクライアントチャネルに適用する第1の動作モード(図1に図示)、および、
・中間回路INTabがアクティブであり、2つのFEC復号チェーンFECa、FECbが一体化され、中間回路INTabを介して協働して、ターボFEC復号を単一のクライアントチャネルに共同して実施する第2の動作モード(図3に図示)。
第1の動作モードによるコヒーレント受信機RX1の動作が、たとえば第1のFEC復号チェーンFECaを参照して、以下より詳細に説明される。
以下、非限定的な例として、受信機RX1で受信されFEC復号チェーンFECaによって復号されるクライアントチャネルが、k−n個のパリティ検査によって定義されるLDPC符号に従って符号化されて、nビットの有効な符号語を提供すると仮定される。上述のように、そのようなLDPC符号は、(各符号語のk個のメッセージビットに対応するk個の変数ノードおよび各符号語のn−k個のパリティビットに対応するn−k個の変数ノードを含む)n個の変数ノードと、(LDPC符号を定義するn−k個のパリティ検査に対応する)n−k個の検査ノードとを含むタナーグラフによって記述することができる。
チェーンFECa内で、復号ブロックDECaiは、好ましくは先行する復号ブロックから以下を受信する:
− アルゴリズムの前回の反復時の検査ノードの状態Ca(i−1)。状態Ca(i−1)は、前回の反復時に検査ノードによって計算された符号語ビットLea(i−1)VCの外部確率(好ましくはLLRの形式)の組として定義され、ここでvは変数ノードのインデックス(1とnとの間で変化する)であり、cは検査ノードのインデックス(1からn−kまで変化する)である。第1の復号ブロックDECa1に関して、インデックスvの全ての値およびインデックスcの全ての値についてLea(i−1)VC=0である(FEC復号はまだ開始されていないので、外部情報はまだ利用可能ではない)。
− アルゴリズムの前回の反復時のk個のメッセージビットに対応する変数ノードの状態Ia(i−1)。状態Ia(i−1)は、好ましくは、前回の反復時にそれぞれの変数ノードによって計算されたメッセージビットの事後確率(好ましくは、LLRの形式)の組として定義される。
− アルゴリズムの前回の反復時のn−k個のパリティビットに対応する変数ノードの状態Pa(i−1)。状態Pa(i−1)は、好ましくは、前回の反復時にそれぞれの変数ノードによって計算されたパリティビットの事後確率(好ましくは、LLRの形式)の組として定義される。
具体的には、符号語ビットごとに、LLRで表した前回の反復時の事後確率は、好ましくは以下に等しく:
Figure 2017531392
ここでLは、FECチェーンFECaの上流のコンポーネント(たとえば復調器、簡単のため図示せず)によって提供される符号語ビットの(LLRで表した)事前確率であり、vは変数ノードのインデックス(1とnとの間で変化する)であり、cは検査ノードのインデックスである。第1の復号ブロックDECa1に関して、受信される事後確率は、外部確率が全て0に等しいので、インデックスvの全ての値についてそれぞれの事前確率Lに等しい。
好ましくは、復号ブロックDECaiは、その第1の入力を介して状態Ca(i−1)を受信し、好ましくは第1のメモリユニットCMUに記憶する。その上、復号ブロックDECaiは、好ましくは、その第2および第3の入力を介してそれぞれ状態Ia(i−1)およびPa(i−1)を受信し、好ましくはそれらを第2のメモリユニットVMUに記憶する。第1の動作モードによれば、全ての符号語ビット(パリティビットおよびメッセージビット)が同じように扱われることに留意されたい。
次いで、復号ブロックDECaiの処理ユニットPUは、好ましくは、先行する復号ブロックから受信された状態Ca(i−1)、Ia(i−1)、Pa(i−1)を更新して、更新された状態Ca(i)、Ia(i)、Pa(i)を後続の復号ブロックに提供する。
具体的には、処理ユニットPUは、古い状態Ia(i−1)およびPa(i−1)の事後確率を用いて古い状態Ca(i−1)の外部確率を更新し、それによって更新された状態Ca(i)を提供する。次いで、処理ユニットPUは、新たな状態Ca(i)の更新された外部確率と古い外部確率Ca(i−1)とを用いて、メッセージビットおよびパリティビットの両方の事後確率を更新し、それによって更新された状態Ia(i)およびPa(i)を提供する。
さらにより詳細には、処理ユニットPUは、好ましくは、順次的な/TDMの方式で検査ノードを処理する。具体的には、各検査ノードcについて、処理ユニットPUは、好ましくは:
・第1のメモリユニットCMUから、前の状態Ca(i−1)に含まれる外部確率Lea(i−1)vcを読み出し、
・第2のメモリユニットVMUから、前の状態Ia(i−1)および/またはPa(i−1)に含まれる隣接する変数ノードの事後確率を読み出し、
・そのような「古い」事後確率およびパリティ検査に基づいて、新たな状態Ca(i)に含まれることになる新たな外部確率Lea(i)vcを計算し、
・「古い」事後確率から、対応する古い外部確率Lea(i−1)vcを減算し、これに対応する新たな外部確率Lea(i)vcを加算することで、すなわち:
Figure 2017531392
によって、更新された状態Ia(i)および/またはPa(i)に含まれることになる新たな事後確率を計算する。
変数ノードがタナーグラフ内の複数の検査ノードに接続され、したがって複数回処理される必要がある場合に、新たな状態Ca(i)は好ましくは第1のメモリユニットCMUに記憶され、新たな状態Ia(i)およびPa(i)は好ましくは第2のメモリユニットVMUに記憶される。アルゴリズムの反復内の全ての変数ノードに対する最後の処理が完了した場合、更新された状態Ca(i)、Pa(i)およびIa(i)は、好ましくは次の復号ブロックDECa(i+1)(存在する場合)に送信され、これは同じ方法でそれらを受信し処理する。代替的には、検査ノードまたは変数ノードに関する情報は、現在の反復での処理に役立たなくなると、次の復号ブロックに送信される。
代わりに、復号ブロックDECaiがFEC復号チェーンの最後の復号ブロック(図1のFEC復号チェーンFECaのブロックDECa3参照)である場合、メッセージビットに対応する変数ノードの事後確率は硬判定ブロック(簡単のため図示せず)に送信され、パリティビットに対応する変数ノードの事後確率は破棄される。次いで、硬判定ブロックは、各メッセージビットに対してその事後確率に応じて0または1の値を割り当てる。確率がLLRの形式である場合、硬判定はLLRの符号に基づき、LLRが正の場合、メッセージビットは0に等しくなり、LLRが負の場合、メッセージビットは1に等しくなる。
好ましくは、受信機RX1の第1の動作モードでは、FEC復号チェーンFECaの各復号ブロックDECa1、DECa2、DECa3は、上述のように動作して、受信されたクライアントチャネルの3回の反復のFEC復号を実施する(図1参照)。好ましくは、受信機RX1の第1の動作モードでは、FEC復号チェーンFECbはさらなるクライアントチャネルを受信する。復号ブロックDECb1、DECb2、DECb2の動作は復号ブロックDECa1、DECa2、DECa3の動作と同様であるので、FEC復号チェーンFECbはさらなるクライアントチャネルの3回の反復のFEC復号を実施する。したがって、2つのFEC復号チェーンFECa、FECbは、基本的には2つの異なるクライアントチャネルに対して相互に独立した方法で並列に作用する。
図3を参照して、第2の動作モードにおける受信機RX1の動作が以下詳細に説明される。
上述のように、第2の動作モードでは、中間回路INTabがアクティブであり、2つのFEC復号チェーンFECa、FECbがターボ復号を同じクライアントチャネルに共同して適用する。
以下、受信機RX1で受信されFEC復号チェーンFECaおよびFECbによって共同して復号されるクライアントチャネルが、1つまたは複数のLDPC符号などに基づくターボFEC符号を用いて符号化されると仮定される。したがって、各符号語は以下の3つのブロックに分割されるn+n’−kビットを含む:k個のメッセージビットの第1のブロック、n−k個のパリティ検査によって定義される第1のLDPC符号を用いてk個のメッセージビットに関して計算されるn−k個の第1のパリティビットの第2のブロック、およびn’−k個のパリティ検査によって定義される第2のLDPC符号を用いてk個のメッセージビットの並べ替えに関して計算されるn’−k個の第2のパリティビットの第3のブロック。以下、非限定的な例として、n−k個のパリティ検査によって定義される同じLDPC符号を適用して、各符号語の第1のパリティビットおよび第2のパリティビットの両方を計算し、したがって2n−kビットを含むと仮定される。
このLDPCベースのターボ符号は、タナーグラフの形式で表現することができる。第1のグラフは、n個の第1の変数ノード(メッセージビット用にk個、第1のパリティビット用にn−k個)と、n−k個の第1の検査ノード(第1のパリティビットを提供するn−k個のパリティ検査用)とを含む。第2のグラフは、n個の第2の変数ノード(k個の並べ替えられたメッセージビット用にk個、第2のパリティビット用にn−k個)と、n−k個の第2の検査ノード(第2のパリティビットを提供するn−k個のパリティ検査用)とを含む。
本発明によれば、受信機RXを第2のモードで動作させる場合、第1のFEC復号チェーンFECaは、基本的には、第1の動作モードに関して上記で説明されたように第1の変数ノードおよび第1の検査ノードの状態を処理し更新する。同時に(すなわち、同じクロックサイクルの組の間に)、第2のFEC復号チェーンFECbは、第1の動作モードに関して上記で説明されたように第2の変数ノードおよび第2の検査ノードの状態を処理する。しかしながら、2つのFEC復号チェーンFECa、FECbが協働して、本発明の第1の実施形態によれば、各反復が完了すると、k個のメッセージビットに対応する第1の変数ノードの状態と、k個の並べ替えられたメッセージビットに対応する第2の変数ノードの状態とが単一の結合状態にマージされ、これは次回の反復の入力においてFECチェーンFECa、FECbの両方に提供される。このマージは中間回路INTabによって実施され、これについては以下詳細に説明される。
第1の実施形態によれば、復号ブロックDECa1は、先行するコンポーネント(たとえば復調器、図示せず)から、アルゴリズムの前回の反復時のk個のメッセージビットに対応する第1の変数ノードの状態I(0)と、n−k個の第1のパリティビットに対応する第1の変数ノードの状態Pa(0)とを受信する。上述のように、状態I(0)は、メッセージビットの事前確率(好ましくはLLRの形式)Lvの組として定義されることが好ましく、状態Pa(0)は、第1のパリティビットの事前確率(好ましくはLLRの形式)Lvの組として定義されることが好ましい。
次いで、復号ブロックDECa1は、好ましくは図2を参照して上述されたようにそれらを処理して、第1の変数ノードについての更新された状態Pa(1)およびIa(1)を提供し、第1の検査ノードについての状態Ca(1)を生成する。具体的には、復号ブロックDECa1は、状態I(0)およびPa(0)のメッセージビットおよび第1のパリティビットの事前確率を用いて、メッセージビットおよび第1のパリティビットの外部確率を計算し、それによって第1の検査ノードの状態Ca(1)を提供する。次いで、復号ブロックDECa1は、そのような外部確率を用いて、メッセージビットおよび第1のパリティビットの両方の事後確率を計算し、それによって更新された状態Ia(1)およびPa(1)を提供する。状態Ia(1)を形成するメッセージビットの事後確率は、具体的には以下の式によって与えられ:
Figure 2017531392
Lea(1)VCは、第1の検査ノードによって計算される外部確率である。
実質的に同時に、復号ブロックDECb1はまた、好ましくはインタリーバπ1によって並べ替えられたk個のメッセージビットに対応する第2の変数ノードの状態I(0)を、先行するコンポーネント(たとえば復調器、図示せず)から受信する。また、復号ブロックDECb1は、アルゴリズムの前回の反復時のn−k個の第2のパリティビットに対応する第2の変数ノードの状態Pb(0)を受信する。状態Pb(0)は、第2のパリティビットの事前確率(好ましくはLLRの形式)Lvの組として定義されることが好ましい。
復号ブロックDECb1は、好ましくは図2を参照して上述されたようにそれらを処理して、第2の変数ノードについての更新された状態Pb(1)およびIb(1)を提供し、第2の検査ノードについての状態Cb(1)を生成する。具体的には、復号ブロックDECb1は、状態I(0)およびPa(0)の並べ替えられたメッセージビットおよび第2のパリティビットの事前確率を用いて、並べ替えられたメッセージビットおよび第2のパリティビットの外部確率を計算し、それによって第2の検査ノードの状態Cb(1)を提供する。次いで、復号ブロックDECb1は、そのような外部確率を用いて、並べ替えられたメッセージビットおよび第2のパリティビットの両方の事後確率を計算し、それによって更新された状態Ib(1)およびPb(1)を提供する。状態Ib(1)を形成するメッセージビットの事後確率は、具体的には以下の式によって与えられ:
Figure 2017531392
Leb(1)VCは、第2の検査ノードによって計算される外部確率である。
第1の実施形態によれば、次いで、メッセージビットに対応する変数ノードについての結合状態I(1)が計算され、これは、FECチェーンFECaによって提供される事後確率と、FECチェーンFECbによって提供される事後確率との両方を考慮した、メッセージビットの結合事後確率の組によって形成される。
具体的には、メッセージビットの結合事後確率は、以下の式によって与えられる:
Figure 2017531392
式[5]は、(状態Ib(1)の事後確率を元の順序に戻す(counter−permute))デインタリーバπ−11と、遅延線D1と、加算器A1とによって実装される。
したがって、各メッセージビットは、その事前確率と、FEC復号チェーンFECaによって計算されるその外部確率と、FEC復号チェーンFECbによって計算される外部確率との総和である結合事後確率を有する。
次いで、メッセージビットに対応する変数ノードのこの結合状態I(1)は、FEC復号チェーンFECaの第2の復号ブロックDECa2に提供されるだけでなく(これは先行する復号ブロックDECa1から状態Ca(1)およびPa(1)も受信する)、FEC復号チェーンFECbの第2の復号ブロックDECb2にも提供される(これは先行する復号ブロックDECb1から状態Cb(1)およびPb(1)も受信する)。
第2の復号ブロックDECa2、DECb2の動作は、第1のブロックDECa1、DECb1と実質的に同じである。したがって、詳細に繰り返されることはない。ただ1つ留意されたいのは、処理(これは基本的にはアルゴリズムの第2の反復である)が完了した時に、復号ブロックDECa2(またはDECb2)がその出力において以下を提供することである:
− 隣接する第1の(または第2の)検査ノードによって計算されるメッセージビットおよび第1の(または第2の)パリティビットの外部確率を含む、第1の(または第2の)検査ノードの更新された状態Ca(2)(またはCb(2))、
− 第1の(または第2の)パリティビットの事後確率を含む、第1の(または第2の)パリティビットに対応する第1の(または第2の)変数ノードの更新された状態Pa(2)(またはPb(2))、
− 第1の(または第2の)検査ノードのみによって提供される外部確率を考慮して計算されるメッセージビット(または並べ替えられたメッセージビット)の事後確率を含む、メッセージビット(または並べ替えられたメッセージビット)に対応する第1の(または第2の)変数ノードの更新された状態Ia(2)(またはIb(2))。
また、第1の実施形態によれば、状態Ia(2)、Ib(2)は中間回路INTabによって結合状態I(2)にマージされ、結合状態I(2)は以下の式に従って計算されるメッセージビットの結合事後確率の組によって形成される:
Figure 2017531392
式[6]は、(状態Ib(2)の事後確率を元の順序に戻す)デインタリーバπ−11と、遅延線D2と、加算器A2とによって実装される。ここでも、式[6]から、各メッセージビットの結合事後確率が、その事前確率と、FEC復号チェーンFECaによって計算されるその外部確率と、FEC復号チェーンFECbによって計算される外部確率との総和であることが分かる。
次いで、メッセージビットに対応する変数ノードのこの結合状態I(2)は、FEC復号チェーンFECaの第3の復号ブロックDECa3に提供されるだけでなく(これは先行する復号ブロックDECa2から状態Ca(2)およびPa(2)も受信する)、FEC復号チェーンFECbの第3の復号ブロックDECb3にも提供される(これは先行する復号ブロックDECb2から状態Cb(2)およびPb(2)も受信する)。
第3の復号ブロックDECa3、DECb3の動作は、第1のブロックDECa1、DECb1、および第2のブロックDECa2、DECb2と実質的に同じである。したがって、繰り返されることはない。ただ1つ留意されたいのは、処理(これは基本的にはアルゴリズムの第3の反復である)が完了した時に、復号ブロックDECa3(またはDECb3)が、第1の(または第2の)検査ノードの更新された状態Ca(3)(またはCb(3))と、第1の(または第2の)パリティビットに対応する第1の(または第2の)変数ノードの更新された状態Pa(3)(またはPb(3))と、メッセージビットに対応する第1の(または第2の)変数ノードの更新された状態Ia(3)(またはIb(3))とを提供することである。
また、第1の実施形態によれば、更新された状態Ia(3)、Ib(3)は中間回路INTabによって結合状態I(3)にマージされ、結合状態I(3)は上述のように計算されるメッセージビットの結合事後確率を含む。
簡単のため、また非限定的な例として、アルゴリズムが3回の反復のみを行うと仮定すると、状態I(3)の結合事後確率が、次いで硬判定ブロック(簡単のため図示せず)に送信される。次いで、硬判定ブロックは、各メッセージビットに対してその結合事後確率に応じて0または1の値を割り当てる。確率がLLRの形式である場合、硬判定はLLRの符号に基づき、LLRが正の場合、メッセージビットは0に等しくなり、LLRが負の場合、メッセージビットは1に等しくなる。
光コヒーレント受信機RXは、いくつかの利点を示す。
まず最初に、柔軟性が高く、すなわち、様々な条件で動作するように簡単に構成することができる。たとえば、受信機RX1は、上述のように、異なるスペクトル効率を考慮して、各光搬送波上で異なる数のクライアントチャネルを送信可能にする異なる変調方式で動作するように簡単に構成することができる。たとえば、受信機RX1が、上述のチェーンFECa、FECbと同様の少なくとも8個のFEC復号チェーンと、上述のステージINTabと同様の少なくとも4つの中間回路とを備える場合、受信機RX1を以下の間で簡単に切り替えることができる:
・4つの中間回路がスイッチオフされ、8つのFEC復号チェーンが、たとえば16QAM方式を用いて変調された8×100Gbpsのクライアントチャネルを別々に処理する第1の動作モード、および、
・4つの中間回路がアクティブであり、8つのFEC復号チェーンが中間回路によって2つずつ一体化されて、QPSK方式を用いて変調された4×100Gbpsクライアントチャネルが復号される第2の動作モード。
その上、受信機RX1では、全てのクライアントチャネルが使用されるわけではない場合に発生するリソースの浪費が最小化される。実際、たとえば上記の例を参照すると、クライアントチャネルの数がたとえば8から4に移行した場合、有利なことに復号チェーンが一体化されて、残りのチャネルのターボFECメカニズムが実装され、スイッチオフまたは未使用のままとならない。ターボFECメカニズムは有利なことに、より要求の厳しい到達距離(reach)で、より複雑でない変調方式(たとえばQPSK)が使用される場合に特に望ましい「通常の」FECよりも高い性能を示す。
このような利点は、受信機RX1においてFEC復号を実装する回路の複雑さの少しの増加で実現されることにも留意されたい。受信機RX1の第2の動作モードでFEC復号チェーンを一体化させるための中間回路は、実際に、FEC復号チェーン自体と比較して非常に削減された複雑さを示す。各中間回路は、実際には、加算器、遅延線、インタリーバおよびデインタリーバ、すなわちFECチェーンの各復号ステージに含まれる処理ユニットの複雑さなどと比較して複雑さが無視できるコンポーネントを含む。特に、LDPC符号が使用される場合、インタリーバおよびデインタリーバによって実施される並べ替えは、小さい情報ブロックの数回の並べ替えに削減することができるので、メモリなしで単純なロジックで実装することができる。
受信機RX1の上記の詳細な説明では、LDPC符号のみが参照されているが、これは限定的なものではない。実際に、図面に示されていない他の変形例によれば、同様のFEC復号回路を有する受信機を、他の任意のタイプの誤り訂正符号、特に任意のブロック符号または任意の畳み込み符号について実装することができる。
さらに、第1の実施形態による受信機RX1では、メッセージビットおよび並べ替えられたメッセージビットにそれぞれ対応する変数ノードの状態Ia(i)およびIb(i)が、アルゴリズムの反復ごとにマージされる(すなわち、遅延線および加算器が復号ブロックDECai、DECbiの各対の出力に設けられる)が、これも限定的なものではない。図示されていない他の変形例によれば、状態Ia(i)およびIb(i)のマージは、任意の反復回数ごとに行うことができる。最適なマージパターンは、たとえば、知られているEXITチャート解析を用いて、またはLDPC符号用に、知られている密度発展アルゴリズムを用いて計算することができる。
さらに、上記の説明では、受信機RX1の第2の動作モードにおいて、同じ誤り訂正符号を適用して、各符号語の第1のパリティビットおよび第2のパリティビットの両方を計算することが仮定されているが、他の変形例によれば、2つの異なる符号を符号語の同じk個のメッセージビットに適用することができる。また、さらに他の実施形態によれば、3つ以上のFECチェーンを結合して、同じクライアントチャネルを共同して復号することができる。
図4に、本発明の第2の実施形態による光コヒーレント受信機RX2を示す。
第2の実施形態によれば、各FEC復号チェーンによって実装されるFEC復号アルゴリズムは、好ましくは、事後確率全体(これは事前確率も考慮している)の代わりに、符号語ビットの外部確率のみを各反復の出力として提供する。したがって、(第1の動作モードおよび第2の動作モードの両方での)各反復の出力におけるメッセージビットに対応する変数ノードの状態Iea(i)、Ieb(i)は、メッセージビットの外部確率のみを含み、すなわち:
Figure 2017531392
したがって、受信機RX2の第2の動作モードにおけるアルゴリズムの各反復で提供されるマージされた状態I(i)は、メッセージビットごとに、その事前確率と、FEC復号チェーンFECaによって提供される外部確率と、復号チェーンFECbによって提供されるその外部確率との総和として計算されるメッセージビットの事後確率を含む。結果として生じる事後確率が、式[5](第1の反復用)および式[6](第2の反復用)によって提供されるものとまったく同じであることは理解されよう。任意選択で、2つの外部確率は、加算される前に、2つの重みSA1、SB1によって重み付けされる。
回路の観点から見ると、受信機RX2は受信機RX1とは異なり、中間回路INTabが、FECチェーンFECa、FECbによる外部確率を受信する加算器の入力において2つの乗算器(SA1およびSB1によるもの)を備える。さらに、加算器の3つの入力は全て加法的である(FECチェーンは外部情報しか提供しないので、事後確率を与えるために、事前確率が加算され、減算されない)。さらに、加算器の出力は、FEC復号チェーンの後続の復号ブロックのみに接続され、後続の遅延線には接続されない。第1および第2の動作モード間で受信機を切り替えるのに適したスイッチは、簡単のため図4には示されていない。受信機は、その第2の動作モードで図4に示されている。
この第2の実施形態は、第1の実施形態と同じ利点を示し、すなわち、柔軟性があり(つまり、異なるトラフィック容量条件で動作するように容易に構成可能である)、実際のトラフィック容量が最大値未満である場合にリソース使用量が最適化される。
さらに、第2の実施形態RX2はまた、第1の実施形態と同じ変形例を有し、具体的には:任意のタイプの誤り訂正符号(外部情報のみを出力する場合は、ブロック符号または畳み込み符号)への適用、任意の反復回数ごとに生じるメッセージビットに対応する変数ノードの状態のマージ、第1および第2のパリティビットを計算するために異なる符号を使用する可能性である。
図5に、本発明の第3の実施形態による光コヒーレント受信機RX3を示す。
また、第3の実施形態によれば、各FEC復号チェーンによって実装されるFEC復号アルゴリズムは、好ましくは、各反復の出力として、符号語ビットの外部確率のみを提供する。しかしながら、図4の第2の実施形態とは異なり、図5の中間回路は、各復号ブロックがそのメッセージ入力において、先行する復号ブロックによって生成されたスケールされていない元の外部情報を受信することを保証することに留意されたい。これにより、様々な変数ノードおよび検査ノードの状態間の一貫性を維持して、アルゴリズムが収束しないことを回避することができる。
第1および第2の動作モード間で受信機を切り替えるのに適したスイッチは、簡単のため図5には示されていない。受信機は、その第2の動作モードで図5に示されている。
この第3の実施形態は、第1の実施形態と同じ利点を示し、すなわち、柔軟性があり(つまり、異なるトラフィック容量条件で動作するように容易に構成可能である)、実際のトラフィック容量が最大値未満である場合にリソース使用量が最適化される。
さらに、第3の実施形態RX3はまた、第1の実施形態と同じ変形例を有し、具体的には:任意のタイプの誤り訂正符号(外部情報のみを出力する場合は、ブロック符号または畳み込み符号)への適用、任意の反復回数ごとに生じるメッセージビットに対応する変数ノードの状態のマージ、第1および第2のパリティビットを計算するために異なる符号を使用する可能性である。
他の実施形態(図示せず)によれば、受信機は、第2の動作モードの場合、アルゴリズムの各反復内で、2つの一体化されたFECチェーンFECa、FECbの復号ブロックが以下のように動作するように構成される:
− FECチェーンFECの復号ブロックDECAiが、受信機内のFECチェーンに先行するコンポーネントから受信される第1のパリティビットに対応する変数ノードの状態Pa(0)を用いて計算されるメッセージビットに対応する変数ノードの状態Ia(i)を提供し(すなわち、第1のパリティビットに対応する変数ノードの状態は、様々なアルゴリズムの反復において更新されず、第1の検査ノードの状態はアルゴリズムの反復ごとにリセットされる)、
− 状態Ia(i)が並べ替えられ、FECチェーンFECbの対応する復号ブロックDECbiに提供され、
− 復号ブロックDECbiが、受信された状態Ia(i)を、受信機内のFECチェーンに先行するコンポーネントから受信される第2のパリティビットに対応する変数ノードの状態Pa(0)を用いて計算される並べ替えられたメッセージビットに対応する変数ノードの状態Ib(i)に更新し(すなわち、第2のパリティビットに対応する変数ノードの状態は、様々なアルゴリズムの反復において更新されることはなく、第2の検査ノードの状態はアルゴリズムの反復ごとにリセットされる)、
− 状態Ib(i)が元の順序に戻され、次のアルゴリズムの反復に提供される。
したがって、前の実施形態では、同じアルゴリズムの反復を実施する2つの復号ブロックDECai、DECbiが並行して動作するが(すなわち、それらは両方共、同じ結合状態I(i−1)を前回の反復から受信し、これを別々に独自のパリティビットを用いて更新し、2つの別個の更新された状態が再度マージされた後、次回の反復に転送される)、この実施形態によれば、2つの復号ブロックはシリアルに動作する(すなわち、それらの一方のみが、メッセージビットに対応する変数ノードの状態を前回の反復から受信し、これを独自のパリティビットを用いて更新し、更新された状態を他方の復号ブロックに提供し、他方の復号ブロックはさらにこれを独自のパリティビットを用いて更新し、次回のアルゴリズムの反復に転送する)。
回路の観点から見ると、全ての復号ブロックが第1または第2のパリティビットの元の状態Pa(0)、Pb(0)を用いるので、中間回路INTabは、好ましくは、アルゴリズムの反復ごとに、状態Pa(0)、Pb(0)を遅延させた後に、復号ブロックDECai、DECbiのパリティ入力にそれら提供するのに適した少なくとも1つの遅延線を備える。さらに、各復号ブロックのパリティ入力には、選択的に、同じFECチェーン内の先行するブロックのパリティ出力に接続するか(受信機の第1の動作モード)、または中間回路内の対応する遅延線に接続する(受信機の第2の動作モード)ように切り替え可能なスイッチが設けられる。
その上、検査ノードの状態は第2の動作モードでは各復号ブロックの入力においてリセットされることが好ましいので、各復号ブロックの検査入力には、選択的に、同じFECチェーン内の先行するブロックの検査出力に接続するか(受信機の第1の動作モード)、またはそれから切断する(受信機の第2の動作モード)ように切り替え可能なスイッチが設けられることが好ましい。
その上、そのような実施形態による中間回路INTabは、反復ごとに、状態Ia(i)を復号ブロックDECbiに提供する前に並べ替えるように構成されるインタリーバと、状態Ib(i)を次回のアルゴリズムの反復に提供する前に元の順序に戻すように構成されるデインタリーバとを備えることが好ましい。したがって、各復号ブロックのメッセージ入力には、選択的に、同じFECチェーン内の先行するブロックのメッセージ出力に接続するか(受信機の第1の動作モード)、または中間回路内の対応するインタリーバもしくはデインタリーバに接続する(受信機の第2の動作モード)ように切り替え可能なスイッチが設けられることが好ましい。
この後者の実施形態によれば、各アルゴリズム反復は、FEC復号チェーンFECa、FECb両方のシリアル処理を含むことができることに留意されたい。しかしながら、これは限定なものではない。有利な変形例によれば、FEC復号チェーンFECa、FECb両方のシリアル処理はX回の反復ごとに実施することができ、その他の反復はFECaまたはFECbのいずれかの処理のみを含む。
「デバイス」、「ユニット」、「ブロック」または「処理ユニット」と称された任意の機能ブロックを含む、図面に示された様々な要素の機能は、専用のハードウェアを用いて、ならびに適切なソフトウェアと関連してソフトウェアを実行可能なハードウェアを用いて提供することができる。プロセッサによって提供される場合、これらの機能は、単一の専用プロセッサ、単一の共有プロセッサ、または一部が共有され得る複数の個別プロセッサによって提供することができる。さらに、「処理ユニット」、「デバイス」、「ブロック」または「ユニット」という用語の明示的な使用は、ソフトウェアを実行可能なハードウェアを排他的に指すものと解釈されるべきではなく、暗黙的に、限定はしないが、デジタル信号プロセッサ(DSP)ハードウェア、ネットワークプロセッサ、特定用途向け集積回路(ASIC)、フィールドプログラマブルゲートアレイ(FPGA)、ソフトウェア記憶用の読み出し専用メモリ(ROM)、ランダムアクセスメモリ(RAM)、および不揮発性ストレージを含むことができる。従来のおよび/またはカスタムの他のハードウェアを含めることもできる。

Claims (15)

  1. いくつかの復号ブロック(DECa1、DECa2、DECa3、DECb1、DECb2、DECb3)を備える光コヒーレント受信機(RX1、RX2、RX3)であって、各復号ブロックが前方誤り訂正反復的メッセージパッシング復号アルゴリズムの反復を実施するように構成され、前記いくつかの復号ブロック(DECa1、DECa2、DECa3、DECb1、DECb2、DECb3)がカスケード式復号ブロックの少なくとも2つの平行チェーン(FECa、FECb)に分散され、前記光コヒーレント受信機(RX1、RX2、RX3)が前記2つの平行チェーン(FECa、FECb)の間に挿入される少なくとも1つの中間回路(INTab)をさらに備え、前記光コヒーレント受信機(RX1、RX2、RX3)が、
    前記中間回路(INTab)が非アクティブであり、前記2つの平行チェーン(FECa、FECb)のそれぞれが、前記前方誤り訂正メッセージパッシング復号アルゴリズムをそれぞれのクライアントチャネルに対して別々に実施する第1の動作モードと、
    前記中間回路(INTab)がアクティブであり、前記2つの平行チェーン(FECa、FECb)が、前記中間回路(INTab)を介して協働することで、前記前方誤り訂正メッセージパッシング復号アルゴリズムを同じクライアントチャネルに対して共同して実施する第2の動作モードと
    の間で切り替え可能である、光コヒーレント受信機(RX1、RX2、RX3)。
  2. カスケード式復号ブロックの第1のチェーン(FECa)が第1の復号ブロック(DECa2)を備え、カスケード式復号ブロックの第2のチェーン(FECb)が第2の復号ブロック(DECb2)を備え、前記第1の復号ブロック(DECa2)および前記第2の復号ブロック(DECb2)が、前記アルゴリズムのi回目の反復を実施するのに適している、請求項1に記載の受信機(RX1、RX2、RX3)。
  3. 前記第1の動作モードにおいて、
    前記第1の復号ブロック(DECa2)が、前記第1のチェーン(FECa)の先行する復号ブロックから、第1のクライアントチャネルの第1の符号語のメッセージシンボルの事後確率(Ia(1))であって、前記第1の符号語の冗長シンボルに基づいて前記アルゴリズムの前回の反復で計算された事後確率(Ia(1))を受信し、前記第1の符号語の前記メッセージシンボルの前記事後確率(Ia(2))を前記第1の符号語の前記冗長シンボルに基づいて更新するように構成され、
    前記第2の復号ブロック(DECb2)が、前記第2のチェーン(FECb)の先行する復号ブロックから、第2のクライアントチャネルの第2の符号語のメッセージシンボルの事後確率(Ib(1))であって、前記第2の符号語の冗長シンボルに基づいて前記アルゴリズムの前回の反復で計算された事後確率(Ib(1))を受信し、前記第2の符号語の前記メッセージシンボルの前記事後確率(Ib(2))を前記第2の符号語の前記冗長シンボルに基づいて更新するように構成される、
    請求項2に記載の受信機(RX1)。
  4. 前記第2の動作モードにおいて、
    前記第1の復号ブロック(DECa2)が、前記中間回路(INTab)から、クライアントチャネルの符号語のメッセージシンボルの結合事後確率(I(1))であって、前記符号語の第1の冗長シンボルおよび第2の冗長シンボルに基づいて前記アルゴリズムの前回の反復で計算された結合事後確率(I(1))を受信し、前記符号語の前記メッセージシンボルの事後確率(Ia(2))を前記第1の冗長シンボルのみに基づいて計算するように構成され、
    前記第2の復号ブロック(DECb2)が、前記中間回路(INTab)から、前記クライアントチャネルの前記符号語のメッセージシンボルの前記結合事後確率(I(1))であって、前記符号語の前記第1の冗長シンボルおよび前記第2の冗長シンボルに基づいて前記アルゴリズムの前回の反復で計算された前記結合事後確率(I(1))を受信し、前記符号語の前記メッセージシンボルの事後確率(Ib(2))を前記第2の冗長シンボルのみに基づいて計算するように構成され、
    前記中間回路(INTab)が、前記第1の冗長シンボルに基づいて計算される前記事後確率(Ia(2))と前記第2の冗長シンボルに基づいて計算される前記事後確率(Ib(2))との両方を考慮して、前記メッセージシンボルの更新された結合事後確率(I(2))を計算するように構成される、
    請求項3に記載の受信機(RX1)。
  5. 前記メッセージシンボルの前記事後確率が対数尤度比の形式であり、前記中間回路(INTab)が、前記メッセージシンボルの前記更新された結合事後確率(I(2))を、前記第1の冗長シンボルに基づいて計算される前記事後確率(Ia(2))と前記第2の冗長シンボルに基づいて計算される前記事後確率(Ib(2))との和から、前記メッセージシンボルの事前確率を減算したものとして計算するように構成される、請求項4に記載の受信機(RX1)。
  6. メッセージシンボルの前記結合事後確率(I(1))が、前記アルゴリズムのX回の反復ごとに計算され、Xが1以上である、請求項4または5に記載の受信機(RX1)。
  7. 前記第2の動作モードにおいて、
    前記第1の復号ブロック(DECa2)が、前記中間回路(INTab)から、前記アルゴリズムの前回の反復で計算されたクライアントチャネルの符号語のメッセージシンボルの事後確率(Ib(1))を受信し、前記メッセージシンボルの前記事後確率(Ia(2))を前記符号語の第1の冗長シンボルに基づいて更新するように構成され、
    前記第2の復号ブロック(DECb2)が、前記中間回路(INTab)を介して前記第1の復号ブロック(DECa2)から、前記メッセージシンボルの前記更新された事後確率(Ia(2))を受信し、それら(Ib(2))を前記符号語の第2の冗長シンボルに基づいてさらに更新するように構成される、
    請求項3に記載の受信機。
  8. 前記第1の動作モードにおいて、
    前記第1の復号ブロック(DECa2)が、前記第1のチェーン(FECa)の先行する復号ブロックから、第1のクライアントチャネルの第1の符号語のメッセージシンボルの事後確率であって、前記第1の符号語の冗長シンボルに基づいて前記アルゴリズムの前回の反復で計算された事後確率を受信し、前記第1の符号語の前記メッセージシンボルの外部確率を前記第1の符号語の前記冗長シンボルに基づいて計算するように構成され、
    前記第2の復号ブロック(DECb2)が、前記第2のチェーン(FECb)の先行する復号ブロックから、第2のクライアントチャネルの第2の符号語のメッセージシンボルの事後確率であって、前記第2の符号語の冗長シンボルに基づいて前記アルゴリズムの前回の反復で計算された事後確率を受信し、前記第2の符号語の前記メッセージシンボルの外部確率を前記第2の符号語の前記冗長シンボルに基づいて計算するように構成される、
    請求項2に記載の受信機(RX2、RX3)。
  9. 前記第2の動作モードにおいて、
    前記第1の復号ブロック(DECa2)が、前記中間回路(INTab)から、クライアントチャネルの符号語のメッセージシンボルの結合事後確率(I(1))であって、前記符号語の第1の冗長シンボルおよび第2の冗長シンボルに基づいて前記アルゴリズムの前回の反復で計算された結合事後確率(I(1))を受信し、前記符号語の前記メッセージシンボルの外部確率(Iea(2))を前記第1の冗長シンボルのみに基づいて計算するように構成され、
    前記第2の復号ブロック(DECb2)が、前記中間回路(INTab)から、前記クライアントチャネルの前記符号語のメッセージシンボルの前記結合事後確率(I(1))であって、前記符号語の前記第1の冗長シンボルおよび前記第2の冗長シンボルに基づいて前記アルゴリズムの前記前回の反復で計算された前記結合事後確率(I(1))を受信し、前記符号語の前記メッセージシンボルの外部確率(Ieb(2))を前記第2の冗長シンボルのみに基づいて計算するように構成され、
    前記中間回路(INTab)が、前記第1の冗長シンボルに基づいて計算される前記外部確率(Iea(2))と前記第2の冗長シンボルに基づいて計算される前記外部確率(Ieb(2))との両方を考慮して、前記メッセージシンボルの更新された結合事後確率(I(2))を計算するように構成される、
    請求項8に記載の受信機(RX2、RX3)。
  10. 前記メッセージシンボルの前記外部確率が対数尤度比の形式であり、前記中間回路(INTab)が、前記メッセージシンボルの前記更新された結合事後確率(I(2))を、前記第1の冗長シンボルに基づいて計算される前記外部確率(Iea(2))と、前記第2の冗長シンボルに基づいて計算される前記外部確率(Ieb(2))と、前記メッセージシンボルの事前確率との総和として計算するように構成される、請求項9に記載の受信機(RX2、RX3)。
  11. 中間回路(INTab)が、前記第1の冗長シンボルに基づいて計算される前記外部確率(Iea(2))および前記第2の冗長シンボルに基づいて計算される前記外部確率(Ieb(2))にそれぞれの重み(SA1、SB1)を乗算した後、足し合わせるようにさらに構成される、請求項10に記載の受信機(RX2、RX3)。
  12. 前記符号語の前記第1の冗長シンボルが、第1の誤り訂正符号を前記符号語の前記メッセージシンボルに適用することで計算され、前記符号語の前記第2の冗長シンボルが、第2の誤り訂正符号を前記符号語の前記メッセージシンボルの並べ替えに適用することで計算される、請求項4、7または9のいずれか一項に記載の受信機(RX1、RX2、RX3)。
  13. 前記第1の誤り訂正符号および前記第2の誤り訂正符号が低密度パリティ検査符号である、請求項12に記載の受信機(RX1、RX2、RX3)。
  14. 前記いくつかの復号ブロック(DECa1、DECa2、DECa3、DECb1、DECb2、DECb3)が、カスケード式復号ブロックのM個の平行チェーンに分散され、Mが、前記受信機(RX1、RX2、RX3)が受信および処理可能なクライアントチャネルの最大数に等しい、請求項1から13のいずれか一項に記載の受信機(RX1、RX2、RX3)。
  15. いくつかの復号ブロック(DECa1、DECa2、DECa3、DECb1、DECb2、DECb3)を備える光コヒーレント受信機(RX1、RX2、RX3)を動作させるための方法であって、各復号ブロックが前方誤り訂正反復的メッセージパッシング復号アルゴリズムの反復を実施するように構成され、前記いくつかの復号ブロック(DECa1、DECa2、DECa3、DECb1、DECb2、DECb3)がカスケード式復号ブロックの少なくとも2つの平行チェーン(FECa、FECb)に分散され、前記光コヒーレント受信機(RX1、RX2、RX3)が前記2つの平行チェーン(FECa、FECb)の間に挿入される少なくとも1つの中間回路(INTab)をさらに備え、前記方法が、前記光コヒーレント受信機(RX1、RX2、RX3)を、
    前記中間回路(INTab)が非アクティブであり、前記2つの平行チェーン(FECa、FECb)のそれぞれが、前記前方誤り訂正メッセージパッシング復号アルゴリズムをそれぞれのクライアントチャネルに対して別々に実施する第1の動作モードと、
    前記中間回路(INTab)がアクティブであり、前記2つの平行チェーン(FECa、FECb)が、前記中間回路(INTab)を介して協働することで、前記前方誤り訂正メッセージパッシング復号アルゴリズムを同じクライアントチャネルに対して共同して実施する第2の動作モードと
    の間で切り替えることを備える、方法。
JP2017516848A 2014-09-29 2015-08-05 前方誤り訂正および並列復号を有する光コヒーレント受信機 Active JP6539342B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP14306516.7A EP3001585B1 (en) 2014-09-29 2014-09-29 Optical coherent receiver with forward error correction and parallel decoding
EP14306516.7 2014-09-29
PCT/EP2015/068009 WO2016050391A1 (en) 2014-09-29 2015-08-05 Optical coherent receiver with forward error correction and parallel decoding

Publications (2)

Publication Number Publication Date
JP2017531392A true JP2017531392A (ja) 2017-10-19
JP6539342B2 JP6539342B2 (ja) 2019-07-03

Family

ID=51743389

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017516848A Active JP6539342B2 (ja) 2014-09-29 2015-08-05 前方誤り訂正および並列復号を有する光コヒーレント受信機

Country Status (6)

Country Link
US (1) US10193568B2 (ja)
EP (1) EP3001585B1 (ja)
JP (1) JP6539342B2 (ja)
KR (1) KR20170057403A (ja)
CN (1) CN107408948B (ja)
WO (1) WO2016050391A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7179934B1 (ja) 2021-08-25 2022-11-29 Nttエレクトロニクス株式会社 誤り訂正装置、誤り訂正方法及び通信装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180092164A (ko) * 2017-02-08 2018-08-17 삼성전자주식회사 무선 통신 시스템에서 신호를 처리하기 위한 장치 및 방법
US10530392B2 (en) * 2017-07-31 2020-01-07 Codelucida, Inc. Vertical layered finite alphabet iterative decoding
US10778251B2 (en) 2018-08-03 2020-09-15 Codelucida, Inc. Method and apparatus for encoding quasi-cyclic low-density parity check codes
KR20210061504A (ko) * 2019-11-19 2021-05-28 삼성전자주식회사 에러 정정 회로, 및 그것을 동작하는 방법
US11496155B2 (en) 2020-04-09 2022-11-08 Codelucida, Inc. Method and apparatus for vertical layered decoding of quasi-cyclic low-density parity check codes using predictive magnitude maps
CN113783576A (zh) 2020-06-10 2021-12-10 科得鲁西达股份有限公司 用于从循环置换矩阵的集群构建的准循环低密度奇偶校验码的垂直分层解码的方法及设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6304995B1 (en) * 1999-01-26 2001-10-16 Trw Inc. Pipelined architecture to decode parallel and serial concatenated codes
US6433904B1 (en) * 1999-07-27 2002-08-13 Sycamore Networks, Inc. Method and apparatus for improving transmission performance over wavelength division multiplexed optical communication links using forward error correction coding
JP2010239491A (ja) * 2009-03-31 2010-10-21 Nec Corp 超高速ターボデコーダ及び超高速ターボ検出器

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6871303B2 (en) * 1998-12-04 2005-03-22 Qualcomm Incorporated Random-access multi-directional CDMA2000 turbo code interleaver
US6304996B1 (en) * 1999-03-08 2001-10-16 General Electric Company High-speed turbo decoder
US6594792B1 (en) * 1999-04-30 2003-07-15 General Electric Company Modular turbo decoder for expanded code word length
US6570919B1 (en) * 1999-07-30 2003-05-27 Agere Systems Inc. Iterative decoding of data packets employing decision feedback equalization
US6654927B1 (en) 2000-01-10 2003-11-25 Lg Electronics Inc. Iterative error-correction for turbo code decoding
KR100374787B1 (ko) * 2000-01-18 2003-03-04 삼성전자주식회사 대역 효율적인 연쇄 티.씨.엠 디코더 및 그 방법들
CN1152474C (zh) * 2001-07-06 2004-06-02 清华大学 地面数字电视广播系统中的Turbo码纠错编码器
US6996767B2 (en) * 2001-08-03 2006-02-07 Combasis Technology, Inc. Memory configuration scheme enabling parallel decoding of turbo codes
US7724838B2 (en) * 2003-09-25 2010-05-25 Qualcomm Incorporated Hierarchical coding with multiple antennas in a wireless communication system
US7720017B2 (en) * 2005-03-11 2010-05-18 Qualcomm Incorporated Parallel turbo decoders with multiplexed output
FR2883121B1 (fr) * 2005-03-11 2007-04-27 France Telecom Procede et dispositif de decodage de codes a roulettes
FR2888062A1 (fr) * 2005-07-04 2007-01-05 Groupe Ecoles Telecomm Codeur et turbo decodeur de code produit
US7555684B1 (en) * 2006-01-17 2009-06-30 Xilinx, Inc. Circuit for and a method of generating an interleaver address
CN101534166B (zh) * 2008-03-10 2012-07-11 上海明波通信技术有限公司 准循环低密度奇偶校验码解码器及解码方法
US8386894B2 (en) * 2009-03-23 2013-02-26 Applied Micro Circuits Corporation Parallel forward error correction with syndrome recalculation
US8335949B2 (en) * 2009-11-06 2012-12-18 Trellisware Technologies, Inc. Tunable early-stopping for decoders

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6304995B1 (en) * 1999-01-26 2001-10-16 Trw Inc. Pipelined architecture to decode parallel and serial concatenated codes
US6433904B1 (en) * 1999-07-27 2002-08-13 Sycamore Networks, Inc. Method and apparatus for improving transmission performance over wavelength division multiplexed optical communication links using forward error correction coding
JP2010239491A (ja) * 2009-03-31 2010-10-21 Nec Corp 超高速ターボデコーダ及び超高速ターボ検出器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JUNTAN ZHANG 他: "Shuffled iterative decoding", COMMUNICATIONS, IEEE TRANSACTIONS ON, vol. Volume:53, Issue:2, JPN6011050853, February 2005 (2005-02-01), pages 209 - 213 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7179934B1 (ja) 2021-08-25 2022-11-29 Nttエレクトロニクス株式会社 誤り訂正装置、誤り訂正方法及び通信装置
JP2023031544A (ja) * 2021-08-25 2023-03-09 Nttエレクトロニクス株式会社 誤り訂正装置、誤り訂正方法及び通信装置

Also Published As

Publication number Publication date
EP3001585A1 (en) 2016-03-30
EP3001585B1 (en) 2017-07-12
US20170244515A1 (en) 2017-08-24
CN107408948B (zh) 2020-11-20
WO2016050391A1 (en) 2016-04-07
JP6539342B2 (ja) 2019-07-03
KR20170057403A (ko) 2017-05-24
CN107408948A (zh) 2017-11-28
US10193568B2 (en) 2019-01-29

Similar Documents

Publication Publication Date Title
JP6539342B2 (ja) 前方誤り訂正および並列復号を有する光コヒーレント受信機
Tzimpragos et al. A survey on FEC codes for 100 G and beyond optical networks
EP1835625B1 (en) Encoding and decoding of accumulate convolutional codes
US8826094B2 (en) Accumulating LDPC (low density parity check) decoder
EP2012433A2 (en) LDPC (low density parity check) decoder with distributed processing
Patil et al. Coding techniques for 5G networks: A review
EP2833553B1 (en) LDPC decoder
Thi et al. Basic-set trellis min–max decoder architecture for nonbinary ldpc codes with high-order galois fields
Lacruz et al. A 630 Mbps non-binary LDPC decoder for FPGA
Graell i Amat et al. Forward error correction for optical transponders
Álvarez et al. An efficient NB-LDPC decoder architecture for space telecommand links
Yang et al. An FPGA implementation of low-density parity-check code decoder with multi-rate capability
Arzel et al. Stochastic multiple stream decoding of cortex codes
Zhang et al. Fast SD-Hamming decoding in FPGA for high-speed concatenated FEC for optical communication
Shen et al. Improved belief propagation decoding of turbo codes
JP5523064B2 (ja) 復号装置及び方法
Garcia-Herrero et al. Decoder for an enhanced serial generalized bit flipping algorithm
Tang et al. A nonbinary LDPC decoder architecture with adaptive message control
Venkatesh et al. High speed and low complexity XOR-free technique based data encoder architecture
Kim Improved trellis-based decoder for non-binary LDPC codes
Huang et al. A Markov chain model for edge memories in stochastic decoding of LDPC codes
Álvarez Ruiz et al. An efficient NB-LDPC decoder architecture for space telecommand links
Al Ghouwayel et al. Statistical analysis-based approach for check node processor inputs of nb-ldpc decoder
Thi et al. Low-complexity Check Node Processing for Trellis Min-max Nonbinary LDPC Decoding
Devrari et al. FPGA Performance Analysis of LDPC and Turbo Codes for Communication System

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180305

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180320

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20180618

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20181204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190322

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20190402

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190514

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190607

R150 Certificate of patent or registration of utility model

Ref document number: 6539342

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250