JP2017531392A - 前方誤り訂正および並列復号を有する光コヒーレント受信機 - Google Patents
前方誤り訂正および並列復号を有する光コヒーレント受信機 Download PDFInfo
- Publication number
- JP2017531392A JP2017531392A JP2017516848A JP2017516848A JP2017531392A JP 2017531392 A JP2017531392 A JP 2017531392A JP 2017516848 A JP2017516848 A JP 2017516848A JP 2017516848 A JP2017516848 A JP 2017516848A JP 2017531392 A JP2017531392 A JP 2017531392A
- Authority
- JP
- Japan
- Prior art keywords
- symbol
- codeword
- message
- decoding
- probability
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003287 optical effect Effects 0.000 title claims abstract description 41
- 230000001427 coherent effect Effects 0.000 title claims abstract description 39
- 238000012937 correction Methods 0.000 title claims description 30
- 238000000034 method Methods 0.000 claims description 16
- 238000012545 processing Methods 0.000 description 21
- 230000008569 process Effects 0.000 description 11
- 238000004891 communication Methods 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 4
- 230000007246 mechanism Effects 0.000 description 3
- 230000003595 spectral effect Effects 0.000 description 3
- 239000000470 constituent Substances 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000011144 upstream manufacturing Methods 0.000 description 2
- 239000002699 waste material Substances 0.000 description 2
- 101100012780 Escherichia coli (strain K12) fecA gene Proteins 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000009897 systematic effect Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
- H04B10/60—Receivers
- H04B10/61—Coherent receivers
- H04B10/616—Details of the electronic signal processing in coherent optical receivers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1105—Decoding
- H03M13/1111—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1105—Decoding
- H03M13/1145—Pipelined decoding at code word level, e.g. multiple code words being decoded simultaneously
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2957—Turbo codes and decoding
- H03M13/296—Particular turbo code structure
- H03M13/2963—Turbo-block codes, i.e. turbo codes based on block codes, e.g. turbo decoding of product codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2957—Turbo codes and decoding
- H03M13/2978—Particular arrangement of the component decoders
- H03M13/2987—Particular arrangement of the component decoders using more component decoders than component codes, e.g. pipelined turbo iterations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/3746—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35 with iterative decoding
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6561—Parallelized implementations
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
- H04L1/0047—Decoding adapted to other signal detection operation
- H04L1/005—Iterative decoding, including iteration between signal detection and decoding operation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0057—Block codes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Electromagnetism (AREA)
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
Description
− 中間回路が非アクティブであり、2つの平行チェーンのそれぞれが、前方誤り訂正メッセージパッシング復号アルゴリズムをそれぞれのクライアントチャネルに対して別々に実施する第1の動作モードと、
− 中間回路がアクティブであり、2つの平行チェーンが、中間回路を介して協働することで、前方誤り訂正メッセージパッシング復号アルゴリズムを同じクライアントチャネルに対して共同して実施する第2の動作モードと
の間で切り替え可能である、光コヒーレント受信機を提供する。
− 第1の復号ブロックが、第1のチェーンの先行する復号ブロックから、第1のクライアントチャネルの第1の符号語のメッセージシンボルの事後確率であって、第1の符号語の冗長シンボルに基づいてアルゴリズムの前回の反復で計算された事後確率を受信し、第1の符号語のメッセージシンボルの事後確率を第1の符号語の冗長シンボルに基づいて更新するように構成され、
− 第2の復号ブロックが、第2のチェーンの先行する復号ブロックから、第2のクライアントチャネルの第2の符号語のメッセージシンボルの事後確率であって、第2の符号語の冗長シンボルに基づいてアルゴリズムの前回の反復で計算された事後確率を受信し、第2の符号語のメッセージシンボルの事後確率を第2の符号語の冗長シンボルに基づいて更新するように構成される。
− 第1の復号ブロックが、中間回路から、クライアントチャネルの符号語のメッセージシンボルの結合事後確率であって、符号語の第1の冗長シンボルおよび第2の冗長シンボルに基づいてアルゴリズムの前回の反復で計算された結合事後確率を受信し、符号語のメッセージシンボルの事後確率を第1の冗長シンボルのみに基づいて計算するように構成され、
− 第2の復号ブロックが、中間回路から、クライアントチャネルの符号語のメッセージシンボルの結合事後確率であって、符号語の第1の冗長シンボルおよび第2の冗長シンボルに基づいてアルゴリズムの前回の反復で計算された結合事後確率を受信し、符号語のメッセージシンボルの事後確率を第2の冗長シンボルのみに基づいて計算するように構成され、
− 中間回路が、第1の冗長シンボルに基づいて計算される事後確率と第2の冗長シンボルに基づいて計算される事後確率との両方を考慮して、メッセージシンボルの更新された結合事後確率を計算するように構成される。
− 第1の復号ブロックが、中間回路から、アルゴリズムの前回の反復で計算されたクライアントチャネルの符号語のメッセージシンボルの事後確率を受信し、メッセージシンボルの事後確率を符号語の第1の冗長シンボルに基づいて更新するように構成され、
− 第2の復号ブロックが、中間回路を介して第1の復号ブロックから、メッセージシンボルの更新された事後確率を受信し、これを符号語の第2の冗長シンボルに基づいてさらに更新するように構成される。
− 第1の復号ブロックが、第1のチェーンの先行する復号ブロックから、第1のクライアントチャネルの第1の符号語のメッセージシンボルの事後確率であって、第1の符号語の冗長シンボルに基づいてアルゴリズムの前回の反復で計算された事後確率を受信し、第1の符号語のメッセージシンボルの外部確率を第1の符号語の冗長シンボルに基づいて計算するように構成され、
− 第2の復号ブロックが、第2のチェーンの先行する復号ブロックから、第2のクライアントチャネルの第2の符号語のメッセージシンボルの事後確率であって、第2の符号語の冗長シンボルに基づいてアルゴリズムの前回の反復で計算された事後確率を受信し、第2の符号語のメッセージシンボルの外部確率を第2の符号語の冗長シンボルに基づいて計算するように構成される。
− 第1の復号ブロックが、中間回路から、クライアントチャネルの符号語のメッセージシンボルの結合事後確率であって、符号語の第1の冗長シンボルおよび第2の冗長シンボルに基づいてアルゴリズムの前回の反復で計算された結合事後確率を受信し、符号語のメッセージシンボルの外部確率を第1の冗長シンボルのみに基づいて計算するように構成され、
− 第2の復号ブロックが、中間回路から、クライアントチャネルの符号語のメッセージシンボルの結合事後確率であって、符号語の第1の冗長シンボルおよび第2の冗長シンボルに基づいてアルゴリズムの前回の反復で計算された結合事後確率を受信し、符号語のメッセージシンボルの外部確率を第2の冗長シンボルのみに基づいて計算するように構成され、
− 中間回路が、第1の冗長シンボルに基づいて計算される外部確率と第2の冗長シンボルに基づいて計算される外部確率との両方を考慮して、メッセージシンボルの更新された結合事後確率を計算するように構成される。
− 中間回路が非アクティブであり、2つの平行チェーンのそれぞれが、前方誤り訂正メッセージパッシング復号アルゴリズムをそれぞれのクライアントチャネルに対して別々に実施する第1の動作モードと、
− 中間回路がアクティブであり、2つの平行チェーンが、中間回路を介して協働することで、前方誤り訂正メッセージパッシング復号アルゴリズムを同じクライアントチャネルに対して共同して実施する第2の動作モードと
の間で切り替えることを備える、方法を提供する。
・中間回路INTabが非アクティブであり(好ましくはスイッチオフされており)、2つのFEC復号チェーンFECa、FECbが別々にFEC復号を2つの別個のクライアントチャネルに適用する第1の動作モード(図1に図示)、および、
・中間回路INTabがアクティブであり、2つのFEC復号チェーンFECa、FECbが一体化され、中間回路INTabを介して協働して、ターボFEC復号を単一のクライアントチャネルに共同して実施する第2の動作モード(図3に図示)。
− アルゴリズムの前回の反復時の検査ノードの状態Ca(i−1)。状態Ca(i−1)は、前回の反復時に検査ノードによって計算された符号語ビットLea(i−1)VCの外部確率(好ましくはLLRの形式)の組として定義され、ここでvは変数ノードのインデックス(1とnとの間で変化する)であり、cは検査ノードのインデックス(1からn−kまで変化する)である。第1の復号ブロックDECa1に関して、インデックスvの全ての値およびインデックスcの全ての値についてLea(i−1)VC=0である(FEC復号はまだ開始されていないので、外部情報はまだ利用可能ではない)。
− アルゴリズムの前回の反復時のk個のメッセージビットに対応する変数ノードの状態Ia(i−1)。状態Ia(i−1)は、好ましくは、前回の反復時にそれぞれの変数ノードによって計算されたメッセージビットの事後確率(好ましくは、LLRの形式)の組として定義される。
− アルゴリズムの前回の反復時のn−k個のパリティビットに対応する変数ノードの状態Pa(i−1)。状態Pa(i−1)は、好ましくは、前回の反復時にそれぞれの変数ノードによって計算されたパリティビットの事後確率(好ましくは、LLRの形式)の組として定義される。
・第1のメモリユニットCMUから、前の状態Ca(i−1)に含まれる外部確率Lea(i−1)vc*を読み出し、
・第2のメモリユニットVMUから、前の状態Ia(i−1)および/またはPa(i−1)に含まれる隣接する変数ノードの事後確率を読み出し、
・そのような「古い」事後確率およびパリティ検査に基づいて、新たな状態Ca(i)に含まれることになる新たな外部確率Lea(i)vc*を計算し、
・「古い」事後確率から、対応する古い外部確率Lea(i−1)vc*を減算し、これに対応する新たな外部確率Lea(i)vc*を加算することで、すなわち:
− 隣接する第1の(または第2の)検査ノードによって計算されるメッセージビットおよび第1の(または第2の)パリティビットの外部確率を含む、第1の(または第2の)検査ノードの更新された状態Ca(2)(またはCb(2))、
− 第1の(または第2の)パリティビットの事後確率を含む、第1の(または第2の)パリティビットに対応する第1の(または第2の)変数ノードの更新された状態Pa(2)(またはPb(2))、
− 第1の(または第2の)検査ノードのみによって提供される外部確率を考慮して計算されるメッセージビット(または並べ替えられたメッセージビット)の事後確率を含む、メッセージビット(または並べ替えられたメッセージビット)に対応する第1の(または第2の)変数ノードの更新された状態Ia(2)(またはIb(2))。
・4つの中間回路がスイッチオフされ、8つのFEC復号チェーンが、たとえば16QAM方式を用いて変調された8×100Gbpsのクライアントチャネルを別々に処理する第1の動作モード、および、
・4つの中間回路がアクティブであり、8つのFEC復号チェーンが中間回路によって2つずつ一体化されて、QPSK方式を用いて変調された4×100Gbpsクライアントチャネルが復号される第2の動作モード。
− FECチェーンFECの復号ブロックDECAiが、受信機内のFECチェーンに先行するコンポーネントから受信される第1のパリティビットに対応する変数ノードの状態Pa(0)を用いて計算されるメッセージビットに対応する変数ノードの状態Ia(i)を提供し(すなわち、第1のパリティビットに対応する変数ノードの状態は、様々なアルゴリズムの反復において更新されず、第1の検査ノードの状態はアルゴリズムの反復ごとにリセットされる)、
− 状態Ia(i)が並べ替えられ、FECチェーンFECbの対応する復号ブロックDECbiに提供され、
− 復号ブロックDECbiが、受信された状態Ia(i)を、受信機内のFECチェーンに先行するコンポーネントから受信される第2のパリティビットに対応する変数ノードの状態Pa(0)を用いて計算される並べ替えられたメッセージビットに対応する変数ノードの状態Ib(i)に更新し(すなわち、第2のパリティビットに対応する変数ノードの状態は、様々なアルゴリズムの反復において更新されることはなく、第2の検査ノードの状態はアルゴリズムの反復ごとにリセットされる)、
− 状態Ib(i)が元の順序に戻され、次のアルゴリズムの反復に提供される。
Claims (15)
- いくつかの復号ブロック(DECa1、DECa2、DECa3、DECb1、DECb2、DECb3)を備える光コヒーレント受信機(RX1、RX2、RX3)であって、各復号ブロックが前方誤り訂正反復的メッセージパッシング復号アルゴリズムの反復を実施するように構成され、前記いくつかの復号ブロック(DECa1、DECa2、DECa3、DECb1、DECb2、DECb3)がカスケード式復号ブロックの少なくとも2つの平行チェーン(FECa、FECb)に分散され、前記光コヒーレント受信機(RX1、RX2、RX3)が前記2つの平行チェーン(FECa、FECb)の間に挿入される少なくとも1つの中間回路(INTab)をさらに備え、前記光コヒーレント受信機(RX1、RX2、RX3)が、
前記中間回路(INTab)が非アクティブであり、前記2つの平行チェーン(FECa、FECb)のそれぞれが、前記前方誤り訂正メッセージパッシング復号アルゴリズムをそれぞれのクライアントチャネルに対して別々に実施する第1の動作モードと、
前記中間回路(INTab)がアクティブであり、前記2つの平行チェーン(FECa、FECb)が、前記中間回路(INTab)を介して協働することで、前記前方誤り訂正メッセージパッシング復号アルゴリズムを同じクライアントチャネルに対して共同して実施する第2の動作モードと
の間で切り替え可能である、光コヒーレント受信機(RX1、RX2、RX3)。 - カスケード式復号ブロックの第1のチェーン(FECa)が第1の復号ブロック(DECa2)を備え、カスケード式復号ブロックの第2のチェーン(FECb)が第2の復号ブロック(DECb2)を備え、前記第1の復号ブロック(DECa2)および前記第2の復号ブロック(DECb2)が、前記アルゴリズムのi回目の反復を実施するのに適している、請求項1に記載の受信機(RX1、RX2、RX3)。
- 前記第1の動作モードにおいて、
前記第1の復号ブロック(DECa2)が、前記第1のチェーン(FECa)の先行する復号ブロックから、第1のクライアントチャネルの第1の符号語のメッセージシンボルの事後確率(Ia(1))であって、前記第1の符号語の冗長シンボルに基づいて前記アルゴリズムの前回の反復で計算された事後確率(Ia(1))を受信し、前記第1の符号語の前記メッセージシンボルの前記事後確率(Ia(2))を前記第1の符号語の前記冗長シンボルに基づいて更新するように構成され、
前記第2の復号ブロック(DECb2)が、前記第2のチェーン(FECb)の先行する復号ブロックから、第2のクライアントチャネルの第2の符号語のメッセージシンボルの事後確率(Ib(1))であって、前記第2の符号語の冗長シンボルに基づいて前記アルゴリズムの前回の反復で計算された事後確率(Ib(1))を受信し、前記第2の符号語の前記メッセージシンボルの前記事後確率(Ib(2))を前記第2の符号語の前記冗長シンボルに基づいて更新するように構成される、
請求項2に記載の受信機(RX1)。 - 前記第2の動作モードにおいて、
前記第1の復号ブロック(DECa2)が、前記中間回路(INTab)から、クライアントチャネルの符号語のメッセージシンボルの結合事後確率(I(1))であって、前記符号語の第1の冗長シンボルおよび第2の冗長シンボルに基づいて前記アルゴリズムの前回の反復で計算された結合事後確率(I(1))を受信し、前記符号語の前記メッセージシンボルの事後確率(Ia(2))を前記第1の冗長シンボルのみに基づいて計算するように構成され、
前記第2の復号ブロック(DECb2)が、前記中間回路(INTab)から、前記クライアントチャネルの前記符号語のメッセージシンボルの前記結合事後確率(I(1))であって、前記符号語の前記第1の冗長シンボルおよび前記第2の冗長シンボルに基づいて前記アルゴリズムの前回の反復で計算された前記結合事後確率(I(1))を受信し、前記符号語の前記メッセージシンボルの事後確率(Ib(2))を前記第2の冗長シンボルのみに基づいて計算するように構成され、
前記中間回路(INTab)が、前記第1の冗長シンボルに基づいて計算される前記事後確率(Ia(2))と前記第2の冗長シンボルに基づいて計算される前記事後確率(Ib(2))との両方を考慮して、前記メッセージシンボルの更新された結合事後確率(I(2))を計算するように構成される、
請求項3に記載の受信機(RX1)。 - 前記メッセージシンボルの前記事後確率が対数尤度比の形式であり、前記中間回路(INTab)が、前記メッセージシンボルの前記更新された結合事後確率(I(2))を、前記第1の冗長シンボルに基づいて計算される前記事後確率(Ia(2))と前記第2の冗長シンボルに基づいて計算される前記事後確率(Ib(2))との和から、前記メッセージシンボルの事前確率を減算したものとして計算するように構成される、請求項4に記載の受信機(RX1)。
- メッセージシンボルの前記結合事後確率(I(1))が、前記アルゴリズムのX回の反復ごとに計算され、Xが1以上である、請求項4または5に記載の受信機(RX1)。
- 前記第2の動作モードにおいて、
前記第1の復号ブロック(DECa2)が、前記中間回路(INTab)から、前記アルゴリズムの前回の反復で計算されたクライアントチャネルの符号語のメッセージシンボルの事後確率(Ib(1))を受信し、前記メッセージシンボルの前記事後確率(Ia(2))を前記符号語の第1の冗長シンボルに基づいて更新するように構成され、
前記第2の復号ブロック(DECb2)が、前記中間回路(INTab)を介して前記第1の復号ブロック(DECa2)から、前記メッセージシンボルの前記更新された事後確率(Ia(2))を受信し、それら(Ib(2))を前記符号語の第2の冗長シンボルに基づいてさらに更新するように構成される、
請求項3に記載の受信機。 - 前記第1の動作モードにおいて、
前記第1の復号ブロック(DECa2)が、前記第1のチェーン(FECa)の先行する復号ブロックから、第1のクライアントチャネルの第1の符号語のメッセージシンボルの事後確率であって、前記第1の符号語の冗長シンボルに基づいて前記アルゴリズムの前回の反復で計算された事後確率を受信し、前記第1の符号語の前記メッセージシンボルの外部確率を前記第1の符号語の前記冗長シンボルに基づいて計算するように構成され、
前記第2の復号ブロック(DECb2)が、前記第2のチェーン(FECb)の先行する復号ブロックから、第2のクライアントチャネルの第2の符号語のメッセージシンボルの事後確率であって、前記第2の符号語の冗長シンボルに基づいて前記アルゴリズムの前回の反復で計算された事後確率を受信し、前記第2の符号語の前記メッセージシンボルの外部確率を前記第2の符号語の前記冗長シンボルに基づいて計算するように構成される、
請求項2に記載の受信機(RX2、RX3)。 - 前記第2の動作モードにおいて、
前記第1の復号ブロック(DECa2)が、前記中間回路(INTab)から、クライアントチャネルの符号語のメッセージシンボルの結合事後確率(I(1))であって、前記符号語の第1の冗長シンボルおよび第2の冗長シンボルに基づいて前記アルゴリズムの前回の反復で計算された結合事後確率(I(1))を受信し、前記符号語の前記メッセージシンボルの外部確率(Iea(2))を前記第1の冗長シンボルのみに基づいて計算するように構成され、
前記第2の復号ブロック(DECb2)が、前記中間回路(INTab)から、前記クライアントチャネルの前記符号語のメッセージシンボルの前記結合事後確率(I(1))であって、前記符号語の前記第1の冗長シンボルおよび前記第2の冗長シンボルに基づいて前記アルゴリズムの前記前回の反復で計算された前記結合事後確率(I(1))を受信し、前記符号語の前記メッセージシンボルの外部確率(Ieb(2))を前記第2の冗長シンボルのみに基づいて計算するように構成され、
前記中間回路(INTab)が、前記第1の冗長シンボルに基づいて計算される前記外部確率(Iea(2))と前記第2の冗長シンボルに基づいて計算される前記外部確率(Ieb(2))との両方を考慮して、前記メッセージシンボルの更新された結合事後確率(I(2))を計算するように構成される、
請求項8に記載の受信機(RX2、RX3)。 - 前記メッセージシンボルの前記外部確率が対数尤度比の形式であり、前記中間回路(INTab)が、前記メッセージシンボルの前記更新された結合事後確率(I(2))を、前記第1の冗長シンボルに基づいて計算される前記外部確率(Iea(2))と、前記第2の冗長シンボルに基づいて計算される前記外部確率(Ieb(2))と、前記メッセージシンボルの事前確率との総和として計算するように構成される、請求項9に記載の受信機(RX2、RX3)。
- 中間回路(INTab)が、前記第1の冗長シンボルに基づいて計算される前記外部確率(Iea(2))および前記第2の冗長シンボルに基づいて計算される前記外部確率(Ieb(2))にそれぞれの重み(SA1、SB1)を乗算した後、足し合わせるようにさらに構成される、請求項10に記載の受信機(RX2、RX3)。
- 前記符号語の前記第1の冗長シンボルが、第1の誤り訂正符号を前記符号語の前記メッセージシンボルに適用することで計算され、前記符号語の前記第2の冗長シンボルが、第2の誤り訂正符号を前記符号語の前記メッセージシンボルの並べ替えに適用することで計算される、請求項4、7または9のいずれか一項に記載の受信機(RX1、RX2、RX3)。
- 前記第1の誤り訂正符号および前記第2の誤り訂正符号が低密度パリティ検査符号である、請求項12に記載の受信機(RX1、RX2、RX3)。
- 前記いくつかの復号ブロック(DECa1、DECa2、DECa3、DECb1、DECb2、DECb3)が、カスケード式復号ブロックのM個の平行チェーンに分散され、Mが、前記受信機(RX1、RX2、RX3)が受信および処理可能なクライアントチャネルの最大数に等しい、請求項1から13のいずれか一項に記載の受信機(RX1、RX2、RX3)。
- いくつかの復号ブロック(DECa1、DECa2、DECa3、DECb1、DECb2、DECb3)を備える光コヒーレント受信機(RX1、RX2、RX3)を動作させるための方法であって、各復号ブロックが前方誤り訂正反復的メッセージパッシング復号アルゴリズムの反復を実施するように構成され、前記いくつかの復号ブロック(DECa1、DECa2、DECa3、DECb1、DECb2、DECb3)がカスケード式復号ブロックの少なくとも2つの平行チェーン(FECa、FECb)に分散され、前記光コヒーレント受信機(RX1、RX2、RX3)が前記2つの平行チェーン(FECa、FECb)の間に挿入される少なくとも1つの中間回路(INTab)をさらに備え、前記方法が、前記光コヒーレント受信機(RX1、RX2、RX3)を、
前記中間回路(INTab)が非アクティブであり、前記2つの平行チェーン(FECa、FECb)のそれぞれが、前記前方誤り訂正メッセージパッシング復号アルゴリズムをそれぞれのクライアントチャネルに対して別々に実施する第1の動作モードと、
前記中間回路(INTab)がアクティブであり、前記2つの平行チェーン(FECa、FECb)が、前記中間回路(INTab)を介して協働することで、前記前方誤り訂正メッセージパッシング復号アルゴリズムを同じクライアントチャネルに対して共同して実施する第2の動作モードと
の間で切り替えることを備える、方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP14306516.7A EP3001585B1 (en) | 2014-09-29 | 2014-09-29 | Optical coherent receiver with forward error correction and parallel decoding |
EP14306516.7 | 2014-09-29 | ||
PCT/EP2015/068009 WO2016050391A1 (en) | 2014-09-29 | 2015-08-05 | Optical coherent receiver with forward error correction and parallel decoding |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017531392A true JP2017531392A (ja) | 2017-10-19 |
JP6539342B2 JP6539342B2 (ja) | 2019-07-03 |
Family
ID=51743389
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017516848A Active JP6539342B2 (ja) | 2014-09-29 | 2015-08-05 | 前方誤り訂正および並列復号を有する光コヒーレント受信機 |
Country Status (6)
Country | Link |
---|---|
US (1) | US10193568B2 (ja) |
EP (1) | EP3001585B1 (ja) |
JP (1) | JP6539342B2 (ja) |
KR (1) | KR20170057403A (ja) |
CN (1) | CN107408948B (ja) |
WO (1) | WO2016050391A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7179934B1 (ja) | 2021-08-25 | 2022-11-29 | Nttエレクトロニクス株式会社 | 誤り訂正装置、誤り訂正方法及び通信装置 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20180092164A (ko) * | 2017-02-08 | 2018-08-17 | 삼성전자주식회사 | 무선 통신 시스템에서 신호를 처리하기 위한 장치 및 방법 |
US10530392B2 (en) * | 2017-07-31 | 2020-01-07 | Codelucida, Inc. | Vertical layered finite alphabet iterative decoding |
US10778251B2 (en) | 2018-08-03 | 2020-09-15 | Codelucida, Inc. | Method and apparatus for encoding quasi-cyclic low-density parity check codes |
KR20210061504A (ko) * | 2019-11-19 | 2021-05-28 | 삼성전자주식회사 | 에러 정정 회로, 및 그것을 동작하는 방법 |
US11496155B2 (en) | 2020-04-09 | 2022-11-08 | Codelucida, Inc. | Method and apparatus for vertical layered decoding of quasi-cyclic low-density parity check codes using predictive magnitude maps |
CN113783576A (zh) | 2020-06-10 | 2021-12-10 | 科得鲁西达股份有限公司 | 用于从循环置换矩阵的集群构建的准循环低密度奇偶校验码的垂直分层解码的方法及设备 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6304995B1 (en) * | 1999-01-26 | 2001-10-16 | Trw Inc. | Pipelined architecture to decode parallel and serial concatenated codes |
US6433904B1 (en) * | 1999-07-27 | 2002-08-13 | Sycamore Networks, Inc. | Method and apparatus for improving transmission performance over wavelength division multiplexed optical communication links using forward error correction coding |
JP2010239491A (ja) * | 2009-03-31 | 2010-10-21 | Nec Corp | 超高速ターボデコーダ及び超高速ターボ検出器 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6871303B2 (en) * | 1998-12-04 | 2005-03-22 | Qualcomm Incorporated | Random-access multi-directional CDMA2000 turbo code interleaver |
US6304996B1 (en) * | 1999-03-08 | 2001-10-16 | General Electric Company | High-speed turbo decoder |
US6594792B1 (en) * | 1999-04-30 | 2003-07-15 | General Electric Company | Modular turbo decoder for expanded code word length |
US6570919B1 (en) * | 1999-07-30 | 2003-05-27 | Agere Systems Inc. | Iterative decoding of data packets employing decision feedback equalization |
US6654927B1 (en) | 2000-01-10 | 2003-11-25 | Lg Electronics Inc. | Iterative error-correction for turbo code decoding |
KR100374787B1 (ko) * | 2000-01-18 | 2003-03-04 | 삼성전자주식회사 | 대역 효율적인 연쇄 티.씨.엠 디코더 및 그 방법들 |
CN1152474C (zh) * | 2001-07-06 | 2004-06-02 | 清华大学 | 地面数字电视广播系统中的Turbo码纠错编码器 |
US6996767B2 (en) * | 2001-08-03 | 2006-02-07 | Combasis Technology, Inc. | Memory configuration scheme enabling parallel decoding of turbo codes |
US7724838B2 (en) * | 2003-09-25 | 2010-05-25 | Qualcomm Incorporated | Hierarchical coding with multiple antennas in a wireless communication system |
US7720017B2 (en) * | 2005-03-11 | 2010-05-18 | Qualcomm Incorporated | Parallel turbo decoders with multiplexed output |
FR2883121B1 (fr) * | 2005-03-11 | 2007-04-27 | France Telecom | Procede et dispositif de decodage de codes a roulettes |
FR2888062A1 (fr) * | 2005-07-04 | 2007-01-05 | Groupe Ecoles Telecomm | Codeur et turbo decodeur de code produit |
US7555684B1 (en) * | 2006-01-17 | 2009-06-30 | Xilinx, Inc. | Circuit for and a method of generating an interleaver address |
CN101534166B (zh) * | 2008-03-10 | 2012-07-11 | 上海明波通信技术有限公司 | 准循环低密度奇偶校验码解码器及解码方法 |
US8386894B2 (en) * | 2009-03-23 | 2013-02-26 | Applied Micro Circuits Corporation | Parallel forward error correction with syndrome recalculation |
US8335949B2 (en) * | 2009-11-06 | 2012-12-18 | Trellisware Technologies, Inc. | Tunable early-stopping for decoders |
-
2014
- 2014-09-29 EP EP14306516.7A patent/EP3001585B1/en active Active
-
2015
- 2015-08-05 US US15/515,336 patent/US10193568B2/en active Active
- 2015-08-05 KR KR1020177010720A patent/KR20170057403A/ko active IP Right Grant
- 2015-08-05 JP JP2017516848A patent/JP6539342B2/ja active Active
- 2015-08-05 WO PCT/EP2015/068009 patent/WO2016050391A1/en active Application Filing
- 2015-08-05 CN CN201580052522.9A patent/CN107408948B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6304995B1 (en) * | 1999-01-26 | 2001-10-16 | Trw Inc. | Pipelined architecture to decode parallel and serial concatenated codes |
US6433904B1 (en) * | 1999-07-27 | 2002-08-13 | Sycamore Networks, Inc. | Method and apparatus for improving transmission performance over wavelength division multiplexed optical communication links using forward error correction coding |
JP2010239491A (ja) * | 2009-03-31 | 2010-10-21 | Nec Corp | 超高速ターボデコーダ及び超高速ターボ検出器 |
Non-Patent Citations (1)
Title |
---|
JUNTAN ZHANG 他: "Shuffled iterative decoding", COMMUNICATIONS, IEEE TRANSACTIONS ON, vol. Volume:53, Issue:2, JPN6011050853, February 2005 (2005-02-01), pages 209 - 213 * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7179934B1 (ja) | 2021-08-25 | 2022-11-29 | Nttエレクトロニクス株式会社 | 誤り訂正装置、誤り訂正方法及び通信装置 |
JP2023031544A (ja) * | 2021-08-25 | 2023-03-09 | Nttエレクトロニクス株式会社 | 誤り訂正装置、誤り訂正方法及び通信装置 |
Also Published As
Publication number | Publication date |
---|---|
EP3001585A1 (en) | 2016-03-30 |
EP3001585B1 (en) | 2017-07-12 |
US20170244515A1 (en) | 2017-08-24 |
CN107408948B (zh) | 2020-11-20 |
WO2016050391A1 (en) | 2016-04-07 |
JP6539342B2 (ja) | 2019-07-03 |
KR20170057403A (ko) | 2017-05-24 |
CN107408948A (zh) | 2017-11-28 |
US10193568B2 (en) | 2019-01-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6539342B2 (ja) | 前方誤り訂正および並列復号を有する光コヒーレント受信機 | |
Tzimpragos et al. | A survey on FEC codes for 100 G and beyond optical networks | |
EP1835625B1 (en) | Encoding and decoding of accumulate convolutional codes | |
US8826094B2 (en) | Accumulating LDPC (low density parity check) decoder | |
EP2012433A2 (en) | LDPC (low density parity check) decoder with distributed processing | |
Patil et al. | Coding techniques for 5G networks: A review | |
EP2833553B1 (en) | LDPC decoder | |
Thi et al. | Basic-set trellis min–max decoder architecture for nonbinary ldpc codes with high-order galois fields | |
Lacruz et al. | A 630 Mbps non-binary LDPC decoder for FPGA | |
Graell i Amat et al. | Forward error correction for optical transponders | |
Álvarez et al. | An efficient NB-LDPC decoder architecture for space telecommand links | |
Yang et al. | An FPGA implementation of low-density parity-check code decoder with multi-rate capability | |
Arzel et al. | Stochastic multiple stream decoding of cortex codes | |
Zhang et al. | Fast SD-Hamming decoding in FPGA for high-speed concatenated FEC for optical communication | |
Shen et al. | Improved belief propagation decoding of turbo codes | |
JP5523064B2 (ja) | 復号装置及び方法 | |
Garcia-Herrero et al. | Decoder for an enhanced serial generalized bit flipping algorithm | |
Tang et al. | A nonbinary LDPC decoder architecture with adaptive message control | |
Venkatesh et al. | High speed and low complexity XOR-free technique based data encoder architecture | |
Kim | Improved trellis-based decoder for non-binary LDPC codes | |
Huang et al. | A Markov chain model for edge memories in stochastic decoding of LDPC codes | |
Álvarez Ruiz et al. | An efficient NB-LDPC decoder architecture for space telecommand links | |
Al Ghouwayel et al. | Statistical analysis-based approach for check node processor inputs of nb-ldpc decoder | |
Thi et al. | Low-complexity Check Node Processing for Trellis Min-max Nonbinary LDPC Decoding | |
Devrari et al. | FPGA Performance Analysis of LDPC and Turbo Codes for Communication System |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180305 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180320 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20180618 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20181204 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190322 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20190402 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190514 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190607 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6539342 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |