CN107408948A - 具有前向纠错和并行解码的光学相干接收器 - Google Patents

具有前向纠错和并行解码的光学相干接收器 Download PDF

Info

Publication number
CN107408948A
CN107408948A CN201580052522.9A CN201580052522A CN107408948A CN 107408948 A CN107408948 A CN 107408948A CN 201580052522 A CN201580052522 A CN 201580052522A CN 107408948 A CN107408948 A CN 107408948A
Authority
CN
China
Prior art keywords
symbol
code word
decoding block
receiver
probability
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201580052522.9A
Other languages
English (en)
Other versions
CN107408948B (zh
Inventor
L·拉泽蒂
G·加维奥利
C·科斯坦蒂尼
M·佩佩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alcatel Lucent SAS
Alcatel Optical Networks Israel Ltd
Original Assignee
Alcatel Optical Networks Israel Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alcatel Optical Networks Israel Ltd filed Critical Alcatel Optical Networks Israel Ltd
Publication of CN107408948A publication Critical patent/CN107408948A/zh
Application granted granted Critical
Publication of CN107408948B publication Critical patent/CN107408948B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H03M13/1111—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H03M13/1145—Pipelined decoding at code word level, e.g. multiple code words being decoded simultaneously
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2957—Turbo codes and decoding
    • H03M13/296—Particular turbo code structure
    • H03M13/2963—Turbo-block codes, i.e. turbo codes based on block codes, e.g. turbo decoding of product codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2957—Turbo codes and decoding
    • H03M13/2978—Particular arrangement of the component decoders
    • H03M13/2987—Particular arrangement of the component decoders using more component decoders than component codes, e.g. pipelined turbo iterations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/3746—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35 with iterative decoding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6561—Parallelized implementations
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/60—Receivers
    • H04B10/61—Coherent receivers
    • H04B10/616—Details of the electronic signal processing in coherent optical receivers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0047—Decoding adapted to other signal detection operation
    • H04L1/005—Iterative decoding, including iteration between signal detection and decoding operation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Electromagnetism (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

公开了一种光学相干接收器，包括被配置为实现FEC迭代消息传递解码算法的迭代的多个解码块。解码块被分布到级联解码块的两个(或多个)并行链之中。接收器还包括插入在两个并行链之间的中间电路。光学相干接收器在(i)第一操作模式和(ii)第二操作模式之间可切换，在第一操作模式中，中间电路是不活动的，并且两个并行链在相应客户端信道上单独实现FEC消息传递解码算法；在第二操作模式中，中间电路是活动的，并且两个并行链通过利用中间电路进行协作而在相同的客户端信道上联合实现FEC消息传递解码算法。

Description

具有前向纠错和并行解码的光学相干接收器
技术领域
本发明总体上涉及通信网络领域。具体地，本发明涉及具有前向纠错(FEC)机制的光学相干接收器。
背景技术
如已知的，前向纠错(FEC)是用于检测数字通信网络(例如，波分复用(WDM)通信网络)的网络元件之间的数字数据传输中的错误并且可能地将其纠正的技术。
根据FEC，在发射侧，使用添加冗余的纠错码对待发射的数字数据进行编码。在接收侧，该冗余被用于检测原始数据中的错误并且可能地将其纠正。
已知不同类型的纠错码，包括块码和卷积码。具体地，在块码中，待发射的数字数据被划分成k个消息符号的固定大小的块，并且每个块通过添加n-k个冗余符号而被单独编码为n个符号的相应码字。通常，每个符号由一个或多个比特形成。在下文中，为了简单起见，假设每个符号包括单个比特，该比特可以取值0或1。
块码通常由用于计算从k个消息比特开始的n-k个冗余比特的规则集合来定义。例如，在奇偶校验码中，n-k个冗余比特中的每一个被计算为k个消息比特的某个子集的奇偶校验(即，模2加法)(因此在本文中也称为“奇偶比特”)。每个规则对应于相应的奇偶校验，奇偶校验基本上提供了校验奇偶比特和用于计算它的k个消息比特的子集的模2加法是否等于零。仅当满足所有奇偶校验时，码字才是有效的。
奇偶校验码也可以以二进制矩阵(也称为奇偶校验矩阵)的形式来表示，二进制矩阵具有对应于n-k个奇偶校验的n-k行以及对应于码字的n个比特的n列。
在奇偶校验码中，低密度奇偶校验(LDPC)码是已知的，并且当前被广泛用于WDM通信网络中。LDPC码具有仅包含非常少量的非零实体的奇偶校验矩阵(即，它们是稀疏矩阵)。奇偶校验矩阵的稀疏性保证了仅随码长度线性增加的解码复杂度以及同样随码长度线性增加的最小距离。
LDPC码通常通过Tanner图以图形形式进行表示。Tanner图基本上由两列节点组成：被称为“变量节点”的n个节点的第一列，以及被称为“校验节点”的n-k个节点的第二列。每个变量节点对应于相应的码字比特(消息比特或奇偶比特)，而每个校验节点对应于相应的奇偶校验。在图中，包括在某个奇偶校验中的码字比特使得它们的变量节点连接到该奇偶校验的校验节点。这提供了定义LDPC码的奇偶校验的直观图形表示。
LDPC码通常使用被称为“消息传递算法”的迭代算法进行解码，因为变量节点和校验节点就像状态机那样迭代地交换消息并更新它们的状态。不同类型的消息传递算法是已知的，它们针对所交换消息的内容以及针对在变量节点和校验节点处执行的处理而不同。一个特定类型的消息传递算法是所谓的“置信传播算法”，其中在对应于某个码字比特的变量节点与相邻校验节点之间交换的消息包括码字比特具有值1或0的概率。
码字比特等于1或0的概率通常被表示为所谓的“对数似然比”(或简称为LLR)，即：
其中p(0)和p(1)分别是码字比特等于0和1的概率。由于p(0)和p(1)的值被包括在0和1之间，所以显然LLR>0指示码字比特更可能是0，不是1，而LLR<0指示码字比特更可能是1，不是0。LLR的模数越高，判决的确定性就越高。此外，LLR＝0指示码字比特为1或0的概率相同。
一种使用对数似然比LLR的特定置信传播算法是所谓的“和积算法”。根据和积算法，每个变量节点首先接收其码字比特的先验概率(根据LLR)作为输入，码字比特的先验概率通常由接收器的在前的组件(例如，解调器)提供。随后，变量节点计算其码字比特的后验概率(根据LLR)，后验概率考虑了先验概率以及由相邻校验节点提供的外在信息。通过在算法的每次迭代处(即，在变量节点和(多个)相邻节点之间的消息的每次交换处)的校验节点处理，与码字比特相关的外在信息(以及因此整个后验概率)被细化(并且因此更加准确)。在预定义数量的迭代之后，算法结束，并且后验概率的最终数值被用于对码字比特进行硬判决(即，为其分配值0或1)。
从实现的观点来看，消息传递算法通常由包括多个级联解码块(算法每迭代一次就有一个解码块)的FEC解码器来实现。每个解码块从在前的块接收在先前迭代处计算的后验概率或外在信息，并且计算新的、经细化的后验概率或者新的、经细化的外在信息。最后的解码块随后将后验概率传递至硬判决块，硬判决块对每个码字比特进行硬判决(在LLR的情况下，基于其LLR的最后所计算值的符号，即如果LLR>0，判决值为0，并且如果LLR<0，判决值为1)。
除了LDPC码，turbo码也是已知的，turbo码提供了相当的性能。turbo码通常提供三个比特块：第一块由待发射的原始的k个消息比特形成，第二块由在k个消息比特上使用卷积纠错码计算的n/2个第一奇偶比特形成，并且第三块由在k个消息比特的置换上使用相同的卷积纠错码计算的n/2个第二奇偶比特形成。因此，奇偶比特的两个冗余(但不同的)块利用k个消息比特进行发射。
C.Berrou等人的“Near Optimum Error Correcting Coding and Decoding：Turbo Codes”(IEEE Transactions on Communications,Vol.44,No.10,October 1996)描述了从两个递归系统码的特定级联构建的卷积turbo码族。解码使用迭代处理，其中每个作为组件的解码器借助外在信息而对之前步骤的工作加以利用。
US 6654927描述了用于turbo解码的迭代纠错，其使用至少两个并行的解码过程并且包括两次迭代，由此通过将迭代的解码元素组合而获得解码数据。此外，对于每次迭代，中间解码数据元素与基于先前解码数据元素块的参数的缩放因子相乘，并且在下一个解码迭代中使用。
发明内容
发明人已经注意到，在用于光学相干传输的下一代设备中，光学相干接收器(通常被实现为CMOS设备)将最可能在单个单片芯片中托管数个客户端信道(具有通常为100Gbps的比特率)。接收器将能够执行每个客户端信道的软FEC解码。
为该目的，假设实现以上所描述类型的迭代软解码算法，光学相干接收器将包括多个DSP(数字信号处理)块(每个波长一个DSP块)，以及N个单独的FEC解码器(每个客户端信道一个)。每个FEC解码器包括级联解码块的相应链。例如，假设接收器被实现为支持两个波长以及4×100Gbps客户端信道的单个单片CMOS设备，则该设备将包括2个DSP块和4个FEC解码器。
在另一方面，发明人已经注意到，用于光学相干传输的设备的趋势是为它们提供越来越多的灵活性，这意味着相同的设备将能够被容易地被配置为在不同条件下操作。具体地，根据由一个或多个DSP模块使用的调制星座的频谱效率，DPS和FEC解码器之间的匹配将易于进行重新配置。实际上，为了增加可由单个光学载波(即，单个波长)携带的单独客户信道的数量，将通过使用更为复杂的调制方案来提高频谱效率。然而，更为复杂的调制方案导致了更短的传输长度。
例如，如果每个DSP块在其自己的波长(其以特定波特率提供100Gbps)上使用QPSK星座，则每个波长携带单个100Gbps的客户端信道，这意味着每个DSP块需要100Gbps的FEC解码器。相反，如果每个DSP块使用16QAM星座(处于相同波特率)，则每个波长携带2×100Gbps的客户端信道，这意味着每个DSP块需要两个100Gbps的FEC解码器。如果芯片包括两个DSP块，则在第一种情况下需要2个FEC解码器，而在第二种情况下需要4个FEC解码器。
发明人已经注意到，在信道的实际数量低于最大信道数量时(例如，由于所使用的调制方案较不复杂)，在最大数量的客户端信道上定制FEC解码器光学相干接收器的数量并且因此使得一部分接收器组件未被使用不利地导致了资源的浪费。
鉴于上述情况，本发明的目的是提供一种解决该缺陷的光学相干接收器。
特别地，本发明的目的是提供了一种灵活的光学相干接收器，因为该光学相干接收器由于即使在其被实现为单个单片设备时也可以容易地被配置为在不同的场景(特别是具有不同数量的客户端信道的场景)中操作，并且当客户端信道的实际数量低于接收器可以支持的最大数量时，该光学相干接收器可以进行操作而使得资源浪费最小化。
根据第一方面，本发明提供了一种光学相干接收器，包括多个解码块，每个解码块被配置为实现前向纠错迭代消息传递解码算法的迭代，多个解码块被分布到级联解码块的至少两个并行链中，其中光学相干接收器还包括插入在两个并行链之间的至少一个中间电路，其中光学相干接收器在以下各项之间可切换：
-第一操作模式，其中中间电路是不活动的，并且两个并行链中的每一个在相应客户端信道上单独实现前向纠错消息传递解码算法；以及
-第二操作模式，其中中间电路是活动的，并且两个并行链通过借助于中间电路协作而在相同的客户端信道上联合实现前向纠错消息传递解码算法。
优选地，级联解码块的第一链包括第一解码块，并且级联解码块的第二链包括第二解码块，第一解码块和第二解码块适于执行算法的第i次迭代。
根据第一实施例，在第一操作模式中：
-第一解码块被配置为从第一链的在前的解码块接收在算法的在前的迭代处基于第一码字的冗余符号计算的、第一客户端信道的第一码字的消息符号的后验概率，并且基于第一码字的冗余符号更新第一码字的消息符号的后验概率；并且
-第二解码块被配置为从第二链的在前的解码块接收在算法的在前的迭代处基于第二码字的冗余符号计算的、第二客户端信道的第二码字的消息符号的后验概率，并且基于第二码字的冗余符号更新第二码字的消息符号的后验概率。
优选地，根据第一实施例，在第二操作模式中：
-第一解码块被配置为从中间电路接收在算法的在前的迭代处基于码字的第一冗余符号和第二冗余符号计算的、客户端信道的码字的消息符号的联合的后验概率，并且仅基于第一冗余符号计算码字的消息符号的后验概率；
-第二解码块被配置为从中间电路接收在算法的在前的迭代处基于码字的第一冗余符号和第二冗余符号计算的、客户端信道的码字的消息符号的联合后验概率，并且仅基于第二冗余符号计算码字的消息符号的后验概率；并且
-中间电路被配置为考虑基于第一冗余符号计算的后验概率和基于第二冗余符号计算的后验概率来计算消息符号经更新的联合后验概率。
优选地，根据第一实施例，消息符号的后验概率是对数似然比的形式，并且中间电路被配置为将消息符号经更新的联合后验概率计算为基于第一冗余符号计算的后验概率和基于第二冗余符号计算的后验概率之和减去消息符号的先验概率。
优选地，在算法的每X次迭代计算消息符号的联合后验概率，X等于或大于1。
根据一个备选实施例，在第二操作模式中：
-第一解码块被配置为从中间电路接收在算法的在前的迭代处计算的、客户端信道的码字的消息符号的后验概率，并且基于码字的第一冗余符号更新消息符号的后验概率；并且
-第二解码块被配置为经由中间电路从第一解码块接收消息符号经更新的后验概率，并且基于码字的第二冗余符号对它们进一步更新。
根据其他实施例，在第一操作模式中：
-第一解码块被配置为从第一链的在前的解码块接收在算法的在前的迭代处基于第一码字的冗余符号计算的、第一客户端信道的第一码字的消息符号的后验概率，并且基于第一码字的冗余符号来计算第一码字的消息符号的外在概率；
-第二解码块被配置为从第二链的在前的解码块接收在算法的在前的迭代处基于第二码字的冗余符号计算的、第二客户端信道的第二码字的消息符号的后验概率，并且基于第二码字的冗余符号来计算第二码字的消息符号的外在概率。
根据这样的实施例，在第二操作模式中：
-第一解码块被配置为从中间电路接收在算法的在前的迭代处基于码字的第一冗余符号和第二冗余符号计算的、客户端信道的码字的消息符号的联合后验概率，并且仅基于第一冗余符号来计算码字的消息符号的外在概率；
-第二解码块被配置为从中间电路接收在算法的在前的迭代处基于码字的第一冗余符号和第二冗余符号计算的、客户端信道的码字的消息符号的联合后验概率，并且仅基于第二冗余符号来计算码字的消息符号的外在概率；并且
-中间电路被配置为考虑基于第一冗余符号计算的外在概率和基于第二冗余符号计算的外在概率来计算消息符号的经更新的联合后验概率。
根据这样的实施例，优选地，消息符号的外在概率为对数似然比的形式，并且中间电路被配置为将消息符号经更新的联合后验概率计算为基于第一冗余符号计算的外在概率、基于第二冗余符号计算的外在概率、以及消息符号的先验概率之和。
根据这样的实施例的有利变型，中间电路还被配置为在求和之前，使基于第一冗余符号计算的外在概率和基于第二冗余符号计算的外在概率与相应权重相乘。
优选地，通过将第一纠错码应用于码字的消息符号来计算码字的第一冗余符号，并且通过将第二纠错码应用于码字的消息符号的置换来计算码字的第二冗余符号。
优选地，第一纠错码和第二纠错码是低密度奇偶校验码。
优选地，多个解码块被分布到级联解码块的M个并行链中，M等于接收器将能够接收和处理的客户端信道的最大数量。
根据第二方面，本发明提供了一种用于操作光学相干接收器的方法，光学相干接收器包括多个解码块，每个解码块被配置为实现前向纠错迭代消息传递解码算法的迭代，多个解码块被分布到级联解码块的至少两个并行链之中，其中光学相干接收器还包括插入在两个并行链之间的至少一个中间电路，其中该方法包括在以下各项之间切换光学相干接收器：
-第一操作模式，其中中间电路是非活动的，并且两个并行链中的每一个在相应客户端信道上单独实现前向纠错消息传递解码算法；以及
-第二操作模式，其中中间电路是活动的，并且两个并行链通过借助于中间电路进行协作而在相同的客户端信道上联合实现前向纠错消息传递解码算法。
附图说明
本发明的实施例将通过参考附图阅读以下作为示例而非限制给出的详细描述而更好地被理解，其中：
-图1是处于第一操作模式的根据本发明第一实施例的光学相干的一部分的框图；
-图2是图1所示的光学相干接收器的单个解码块的更详细的框图；
-图3示意性地示出了处于第二操作模式的、图1的光学相干接收器；
-图4是处于第二操作模式的根据本发明第二实施例的光学相干接收器的一部分的框图；以及
-图5是处于第二操作模式的根据本发明第三实施例的光学相干接收器的一部分的框图。
具体实现方式
图1示出了根据本发明第一实施例的光学相干接收器RX1的一部分。
图1所示的光学相干接收器RX1的部分包括多个DSP块(为了简单起见未示出)和数量为M的FEC解码链。为了不使得附图过于复杂，在图1中仅示出了两个解码链FECa和FECb。然而，通常，光学相干接收器RX1中所包括的解码链的数量M等于接收器RX1将能够接收和处理的客户端信道的最大数量。例如，如果接收器RX1将能够接收和处理最多10个客户端信道，则FEC解码链的数量M就是10。优选地，FEC解码链的数量M是等于或大于2的偶数。
如以上所描述的，每个FEC解码链FECa、FECb优选地被配置为在相应的客户端信道上实现迭代的软FEC解码算法。具体地，每个FEC解码链FECa、FECb优选地被配置为实现用于将LDPC码解码的消息传递算法，更优选地为置信传播算法，作为示例，诸如已知的和积或已知的最小和算法。为此，每个FEC解码链FECa、FECb优选地包括相应数量K≥2的级联解码块，每个块被配置为执行算法的相应迭代。作为非限制性示例，图1所示的FEC解码链FECa、FECb中的每一个包括三个解码块DECa1、DECa2、DECa3以及DECb1、DECb2、DECb3。然而这并非是限制性的。更一般地，级联解码块的数量K被确定为迭代数量，在此迭代数量之上的附加迭代承担了算法结果精度的可忽略提高。在任何情况下，K的上限由芯片上的可用面积和功耗约束确定。级联解码块的数量K优选地对于接收器RX1的所有FEC解码链是相同的。
所有解码块优选地具有相同的结构DECa1、DECa2、DECa3以及DECb1、DECb2、DECb3，其在图2中示意性地示出。具体地，图2示意性地示出了解码块DECai，其中i＝1,2,3。
解码块DECai优选地包括两个存储器单元CMU、VMU以及处理单元PU。第一存储器单元CMU优选地连接到解码块DECai的第一输入(也称为校验输入)，而第二存储器单元VMU则优选连接到解码块DECai的第二输入(也称为“奇偶输入”)和第三输入(也称为“消息输入”)。第一存储器单元CMU还双向地连接到处理单元PU，而第二存储器单元VMU根据反馈配置连接到处理单元PU。第一存储器单元CMU还连接到解码块DECai的第一输出(也称为“校验输出”)，而处理单元PU连接到解码块DECai的第二输出(也称为“奇偶输出”)和第三输出(也称为“消息输出”)。
根据本发明的实施例，光学相干接收器还包括M'个中间电路。中间电路的数量M'优选为M/2，即FEC解码链的数量的一半。每个中间电路优选地插入在两个相邻的FEC解码链之间。因此，在图1中，示出了单个中间电路INTab，其被插入在FEC解码链FECa和FECb之间。每个中间电路包括K个级联构建块，即，构建块的数量等于每个FEC解码链中包括的解码块的数量K。因此，图1所示的中间电路INTab包括K＝3个构建块。中间电路INTab的每个构建块优选地包括延迟线D1、D2、D3，加法器A1、A2、A3，交织器π1、π2、π3，以及解交织器π-11、π-12、π-13。
根据本发明的实施例，每个FEC链优选地还包括K个开关。具体地，图1所示的每个FEC链FECa、FECb分别包括K＝3个开关Sa1、Sa2、Sa3以及Sb1、Sb2、Sb3。在每个FEC链内，每个开关连接到相应解码块的消息输入。特别地，每个开关是可切换地，以选择性地将后续解码块的消息输入连接到在前的解码块的消息输出(如图1所示)或中间电路INTab。
更具体地，在FEC链FECa内，开关Sa1是可切换的，以选择性地将解码块DECa1的消息输入连接到FEC链FECa的输入(图1)或中间电路INTab的公共输入(图3)，而开关Sa2、Sa3是可切换的，以选择性地将解码块DECa2、DECa3的消息输入分别连接到解码块DECa1、DECa2的消息输出(图1)或者加法器A1、A2的输出(图3)。
此外，在FEC链FECb内，开关Sb1是可切换的，以选择性地将解码块DECb1的消息输入连接到FEC链FECb的输入(图1)或交织器π1的输出(图3)，而开关Sb2、Sb3是可切换的，以选择性地将解码块DECb2、DECb3的消息输入连接到解码块DECb1、DECb2的消息输出(图1)或交织器π2、π3的输出(图3)。
可以理解，在开关Sa1、Sa2、Sa3和Sb1、Sb2、Sb3的第一配置(图1)中，两个FEC链FECa、FECb并未耦合，而在开关Sa1、Sa2、Sa3和Sb1、Sb2、Sb3的第二配置中，FEC链经由中间电路INTab被耦合(或聚合)。
光学相干接收器RX1包括位于FEC解码链和中间电路的上游和下游的其他组件(例如，以上所提到的DSP块)。然而，这样的组件由于它们与当前描述无关，所以并未在图中示出。
现在将详细描述光学相干接收器RX1(特别是FEC链和中间电路)的操作。
光学相干接收器RX1优选地在以下各项之间可切换：
·第一操作模式(图1所示)，其中中间电路INTab是不活动的(优选地，其被断开)，并且两个FEC解码链FECa、FECb分别对两个单独的客户端信道应用FEC解码；以及
·第二操作模式(图3所示)，其中中间电路INTab是活动的，并且两个FEC解码链FECa、FECb经由中间电路INTab被聚合并进行协作，从而对单个客户端信道联合执行turboFEC解码。
现在将参考例如第一FEC解码链FECa更详细地描述根据第一操作模式的相干接收器RX1的操作。
在下文中，作为非限制性示例，假设在接收器RX1处接收的、并且由FEC解码链FECa解码的客户端信道是根据LDPC码(由提供n个比特的有效码字的k-n个奇偶校验定义)被编码。如上所述，这样的LDPC码可以通过Tanner图进行描述，Tanner图包括n个变量节点(包括对应于每个码字的k个消息比特的k个变量节点和对应于每个码字的n-k个奇偶比特的n-k个变量节点)和n-k个校验节点(对应于定义LDPC码的n-k个奇偶校验)。
在链FECa内，解码块DECai优选地从在前的解码块接收：
-校验节点在算法的先前迭代处的状态Ca(i-1)。状态Ca(i-1)被定义为在先前迭代处由校验节点计算的码字比特Lea(i-1)VC的外在概率(优选地，为LLR的形式)的集合，其中v是变量节点索引(在1和n之间变化)，c是校验节点索引(从1到n-k变化)。对于第一解码块DECa1，针对索引v的所有值和索引c的所有值，Lea(i-1)VC＝0(因为FEC解码尚未开始，还没有外在信息可用)；
-在算法的先前迭代处对应于k个消息比特的变量节点的状态Ia(i-1)。状态Ia(i-1)优选地被定义为在先前迭代处由相应变量节点计算的消息比特的后验概率(优选地，为LLR的形式)的集合；以及
-在算法的先前迭代处对应于n-k个奇偶比特的变量节点的状态Pa(i-1)。状态Pa(i-1)优选地被定义为在先前迭代处由相应变量节点计算的奇偶比特的后验概率(优选地，为LLR的形式)的集合。
具体地，对于每个码字比特，在先前迭代处根据LLR的后验概率优选地等于：
其中LV是由FEC链FECa上游的组件(例如，解调器，为了简化并未在图中示出)所提供的码字比特的先验概率(根据LLR)，v是变量节点索引(在1和n之间变化)且c是校验节点索引。对于第一解码块DECa1，所接收的后验概率等于针对索引v的所有值的相应先验概率LV，因为外在概率全部都等于0。
优选地，解码块DECai经由其第一输入接收状态Ca(i-1)，并且优选地将其存储在第一存储器单元CMU中。此外，解码块DECai优选地经由其第二和第三输入分别接收状态Ia(i-1)和Pa(i-1)，并且优选地将它们存储在第二存储器单元VMU中。应当注意，根据第一操作模式，所有码字比特(奇偶比特和消息比特)都以相同的方式进行处理。
随后，解码块DECai的处理单元PU优选地更新从在前的解码块接收的状态Ca(i-1)、Ia(i-1)和Pa(i-1)，以为后续解码块提供经更新的状态Ca(i)、Ia(i)和Pa(i)。
具体地，处理单元PU使用原有状态Ia(i-1)和Pa(i-1)的后验概率来更新原有状态Ca(i-1)的外在概率，以提供经更新的状态Ca(i)。随后，处理单元PU使用新状态Ca(i)的经更新的外在概率和Ca(i-1)的原有外在概率来更新消息比特和奇偶比特的后验概率，以提供经更新的状态Ia(i)和Pa(i)。
更具体地，处理单元PU优选地以顺序/TDM的方式对校验节点进行处理。特别地，针对每个校验节点c*，处理单元PU优选地：
·从第一存储器单元CMU读取包括在先前状态Ca(i-1)中的外在概率Lea(i-1)vc*；
·从第二存储器单元VMU读取包括在先前状态Ia(i-1)和/或Pa(i-1)中的相邻变量节点的后验概率；
·基于这样的“原有”后验概率和奇偶校验，计算将被包括在新的状态Ca(i)中的新的外在概率Lea(i)vc*；并且
·通过从“原有”后验概率中减去相对应的原有外在概率Lea(i-1)vc*并且向其添加相对应的新的外在概率Lea(i)vc*来计算新的后验概率(其将被包括在更新的状态Ia(i)和/或Pa(i)中)，即：
在变量节点连接到Tanner图中的多个校验节点的情况下，新的状态Ca(i)优选地被存储在第一存储器单元CMU中，而新的状态Ia(i)和Pa(i)则优选地被存储在第二存储器单元VMU中，因此需要被处理一次以上。当算法的一次迭代内的所有变量节点的最后处理完成时，经更新的状态Ca(i)、Pa(i)和Ia(i)优选地被发送到下一解码块DECa(i+1)(如果存在)(其以相同的方式接收并处理它们)。备选地，只要对于当前迭代处的处理不再有用，与校验节点或变量节点相关的信息就被发送到下一解码块。
相反，如果解码块DECai是FEC解码链中最后的解码块(参见图1的FEC解码链FECa中的块DECa3)，则与消息比特对应的变量节点的后验概率被发送到硬判决模块(为简单起见并未示出)，而对应于奇偶比特的变量节点的后验概率则被丢弃。随后，硬判决模块根据其后验概率向每个消息比特分配值0或1。在概率为LLR形式的情况下，硬判决基于LLR的符号，正LLR导致消息比特等于0，而负LLR则导致消息比特等于1。
优选地，在接收器RX1的第一操作模式中，FEC解码链FECa的每个解码块DECa1、DECa2、DECa3如上文所描述进行操作，由此实现所接收客户端信道的三次迭代的FEC解码(参见图1)。优选地，在接收器RX1的第一操作模式中，FEC解码链FECb接收另外的客户端信道。解码块DECb1、DECb2、DECb2的操作类似于解码块DECa1、DECa2、DECa3的操作，使得FEC解码链FECb实现另外客户端信道的三次迭代的FEC解码。因此，两个FEC解码链FECa、FECb基本上以相互独立的方式在两个不同客户端信道上并行工作。
参考图3，现在对处于第二操作模式的接收器RX1的操作进行详细描述。
如上所述，在第二操作模式中，中间电路INTab是活动的，并且两个FEC解码链FECa、FECb在相同的客户端信道上联合应用turbo解码。
在下文中，假设在接收器RX1处接收的、并且由FEC解码链FECa和FECb联合的解码的客户端信道例如基于一个或多个LDPC码而通过使用turbo FEC码进行编码。因此，每个码字包括被划分为三个块的n+n'-k个比特：k个消息比特的第一块；使用由n-k个奇偶校验所定义的第一LDPC码，在k个消息比特上计算的n-k个第一奇偶比特的第二块；以及使用由n'-k个奇偶校验定义的第二LDPC码，在k个消息比特的置换上计算的n'-k个第二奇偶比特的第三块。在下文中，通过非限制性示例，假设由n-k个奇偶校验定义的相同LDPC码被应用于计算每个码字的第一奇偶比特和第二奇偶比特(因此每个码字包括2n-k个比特)。
该基于LDPC的turbo码可以以Tanner图的形式表示。第一图形包括n个第一变量节点(用于消息比特的k个以及用于第一奇偶比特的n-k个)和n-k个第一校验节点(用于提供第一奇偶比特的n-k个奇偶校验)。第二图形包括n个第二变量节点(用于k个置换消息比特的k个和用于第二奇偶比特的n-k个)和n-k个第二校验节点(用于提供第二奇偶比特的n-k个奇偶校验)。
根据本发明，当接收器RX以第二模式进行操作时，第一FEC解码链FECa基本上如上文结合第一操作模式所描述的那样处理并更新第一变量节点和第一校验节点的状态。同时(即，在相同的时钟周期集合期间)，第二FEC解码链FECb如上文结合第一操作模式所描述的那样处理第二变量节点和第二校验节点的状态。然而，两个FEC解码链FECa、FECb协作，因为根据本发明的第一实施例，在每次迭代完成时，对应于k个消息比特的第一变量节点的状态和对应于k个置换消息比特的第二变量节点的状态被融合在单个联合状态中，单个联合状态在下一迭代的输入处被提供给FEC链FECa、FECb。如下文将详细描述的，该融合由中间电路INTab来实现。
根据第一实施例，解码块DECa1从在前的组件(例如，解调器，图中未示出)接收与k个消息比特对应的第一变量节点的状态I(0)以及与算法的先前迭代处的n-k个第一奇偶比特对应的状态Pa(0)。如上所述，状态I(0)优选地被定义为消息比特的先验概率Lv(优选地，为LLR的形式)的集合，而状态Pa(0)则优选地被定义为第一奇偶比特的先验概率Lv(优选地，为LLR的形式)的集合。
随后，解码块DECa1优选地如以上参考图2所描述的对它们进行处理，以针对第一变量节点提供更新状态Pa(1)和Ia(1)，并且针对第一校验节点生成的状态Ca(1)。特别地，解码块DECa1使用状态I(0)和Pa(0)的消息比特和第一奇偶比特的先验概率来计算消息比特和第一奇偶比特的外在概率，以提供第一校验节点的状态Ca(1)。随后，解码块DECa1使用这样的外在概率来计算消息比特和第一奇偶比特的后验概率，以提供经更新的状态Ia(1)和Pa(1)。特别地，形成状态Ia(1)的消息比特的后验概率由以下等式提供：
Lea(1)VC是由第一校验节点计算的外在概率。
基本上与此同时，解码块DECb1还从在前的组件(例如，解调器，图中未示出)接收与优选地由交织器π1置换的k个消息比特对应的第二变量节点的状态I(0)。解码块DECb1还接收对应于算法的先前迭代处的n-k个第二奇偶比特的第二变量节点的状态Pb(0)。状态Pb(0)优选地被定义为第二奇偶比特的先验概率Lv(优选地，为LLR的形式)的集合。
解码块DECb1优选地如以上参考图2所描述的对它们进行处理，以针对第二变量节点提供更新状态Pb(1)和Ib(1)，并且针对第二校验节点生成状态Cb(1)。具体地，解码块DECb1使用状态I(0)和Pb(0)的置换消息比特和第二奇偶比特的先验概率来计算置换消息比特和第二奇偶比特的外在概率，以提供第二校验节点的状态Cb(1)。随后，解码块DECb1使用这样的外在概率来计算置换消息比特和第二奇偶比特的后验概率，以提供经更新的状态Ib(1)和Pb(1)。形成状态Ib(1)的消息比特的后验概率特别地由以下等式提供：
Leb(1)VC是由第二校验节点计算的外在概率。
根据第一实施例，随后计算对应于消息比特的变量节点的联合状态I(1)，其由消息比特的联合后验概率的集合形成，其考虑了由FEC链FECa提供的后验概率以及由FEC链FECb提供的后验概率。
特别地，消息比特的联合后验概率由以下等式提供：
等式[5]由解交织器π-11(其对状态Ib(1)的后验概率进行逆置换)、延迟线D1和加法器A1来实现。
因此，每个消息比特都具有联合后验概率，联合后验概率是其先验概率、由FEC解码链FECa计算的其外在概率以及由FEC解码链FECb计算的外在概率之和。
对应于消息比特的变量节点的该联合状态I(1)随后被提供至FEC解码链FECa的第二解码块DECa2(其还从在前的解码块DECa1接收状态Ca(1)和Pa(1))以及FEC解码链FECb的第二解码块DECb2(其还从在前的解码块DECb1接收状态Cb(1)和Pb(1))。
第二解码块DECa2、DECb2的操作基本上与第一块DECa1、DECb1相同。因此，将不再详细重复。需要注意的仅在于，在完成处理(其基本上是算法的第二迭代)时，解码块DECa2(或DECb2)在其输出处提供：
-第一(或第二)校验节点的更新状态Ca(2)(或Cb(2))，包括由相邻的第一(或第二)校验节点计算的消息比特和第一(或第二)奇偶比特的外在概率；
-对应于第一(或第二)奇偶比特的第一(或第二)变量节点的更新状态Pa(2)(或Pb(2))，包括第一(或第二)奇偶比特的后验概率；和
-对应于消息比特(或置换消息比特)的第一(或第二)变量节点的更新状态Ia(2)(或Ib(2))，包括仅考虑由第一(或第二)校验节点提供的外在概率计算的消息比特(或置换消息比特)的后验概率。
同样地，根据第一实施例，状态Ia(2)、Ib(2)由中间电路INTab融合为联合状态I(2)，联合状态I(2)由根据以下等式计算的消息比特的联合后验概率的集合形成：
等式[6]由解交织器π-11(其对状态Ib(2)的后验概率进行逆置换)、延迟线D2和加法器A2实现。同样地，从等式[6]可以看出，每个消息比特的联合后验概率是其先验概率、由FEC解码链FECa计算的其外在概率以及由FEC解码链FECb计算的外在概率之和。
对应于消息比特的变量节点的该联合状态I(2)随后被提供给FEC解码链FECa的第三解码块DECa3(其还从在前的解码块DECa2接收状态Ca(2)和Pa(2))和FEC解码链FECb的第三解码块DECa3(其还从在前的解码块DECb2接收状态Cb(2)和Pb(2))。
第三解码块DECa3、DECb3的操作基本上与第一块DECa1、DECb1和第二块DECa2、DECb2相同。因此将不再重复。需要注意的仅在于，在完成处理(其基本上是算法的第三迭代)时，解码块DECa3(或DECb3)提供第一(或第二)校验节点的更新状态Ca(3)(或Cb(3))、对应于第一(或第二)奇偶比特的第一(或第二)变量节点的更新状态Pa(3)(或Pb(3))、对应于消息比特的第一(或第二)变量节点的更新状态Ia(3)(或Ib(3))。
同样地，根据第一实施例，更新状态Ia(3)、Ib(3)由中间级INTab融合为联合状态I(3)，其包括如以上所述计算的消息比特的联合后验概率。
为了简单起见以及作为非限制性示例，假设算法仅提供三次迭代，状态I(3)的联合后验概率随后被发送到硬判决块(为了简单起见，图中未示出)。随后，硬判决模块根据其联合后验概率向每个消息比特分配值0或1。在概率为LLR形式的情况下，硬判决基于LLR的符号，正的LLR导致消息比特等于0，而负的LLR则导致消息比特等于1。
光学相干接收器RX表现出若干优势。
首先，它是高度灵活的，意味着其可以容易地被配置为在不同条件下操作。例如，如上文所描述的，考虑到其不同的频谱效率允许在每个光学载波上发射不同数量的客户端信道，接收器RX1可以容易地被配置为利用不同的调制方案进行操作。例如，如果接收器RX1包括类似于以上所描述的链FECa、FECb的至少八个FEC解码链以及类似于以上所描述的级INTab的至少四个中间电路，则接收器RX1可以容易地在以下各项之间切换：
·第一操作模式，其中四个中间电路被断开，并且八个FEC解码链单独地对例如使用16QAM方案调制的8x100Gbps的客户端信道进行处理；以及
·第二操作模式，其中四个中间电路是活动的，并且八个FEC解码链由中间电路进行两两聚合，使得例如使用QPSK方案调制的4x100Gbps的客户端信道被解码。
除此之外，在接收器RX1中，当并非所有客户端信道都被使用时发生的资源浪费被最小化。实际上，例如参考上述示例，当客户端信道的数量例如从8变为4时，解码链有利地被聚合，用于实现剩余信道的turbo FEC机制，而不是被断开或不被使用。turbo FEC机制有利地表现出比“正常”FEC更高的性能，当使用要求更高的更为复杂的调制方案(例如QPSK)时，尤其期望如此。
还应当注意，这样的优点是在接收器RX1处实现FEC解码的电路的复杂度几乎没有增加的情况下实现的。在接收器RX1的第二操作模式中用于聚合FEC解码链的中间电路实际上表现出了与FEC解码链本身相比明显降低的复杂度。每个中间电路实际上包括加法器、延迟线、交织器和解交织器，即，其复杂度例如与FEC链的每个解码级中所包括的处理单元的复杂度相比可忽略不计的组件。特别地，在使用LDPC码的情况下，由交织器和解交织器执行的置换可以精简为小信息块的多个置换，使得它们可以利用没有存储器的简单逻辑来实现。
虽然在以上对接收器RX1的详细描述中仅参考了LDPC码，但这不是限制性的。实际上，根据图中未示出的其他变型，具有类似FEC解码电路的接收器可以被实现以用于任何其他类型的纠错码，特别是任意块码或任意卷积码。
此外，虽然在根据第一实施例的接收器RX1中，对应于消息比特和置换消息比特的变量节点的状态Ia(i)和Ib(i)分别在算法的每次迭代处融合(即，在解码块DECai、DECbi的每个耦合的输出处提供延迟线和加法器)，但是这同样并非是限制性的。根据图中未示出的其它变型，可以每任意迭代数目进行状态Ia(i)和Ib(i)的融合。最佳融合模式可以使用例如已知的退出图表分析进行计算或者对于LDPC码使用已知的密度演进算法进行计算。
此外，虽然在以上描述中已经假设(在接收器RX1的第二操作模式中)应用相同的纠错码来计算每个码字的第一奇偶比特和第二奇偶比特，但是根据其他变型，两个不同的码可以被应用于码字的相同k个消息比特。此外，根据另外其他的实施例，多于两个的FEC链可以被耦合以对相同的客户端信道进行联合解码。
图4示出了根据本发明第二实施例的光学相干接收器RX2。
根据第二实施例，由每个FEC解码链实现的FEC解码算法优选地仅提供码字比特的外在概率而不是其整个后验概率(其同样考虑了先验概率)作为每次迭代的输出。因此，与(处于第一操作模式和第二操作模式的)每次迭代的输出处的消息比特对应的变量节点的状态Iea(i)、Ieb(i)仅包括消息比特的外在概率，即：
因此，在接收器RX2的第二操作模式中，在算法的每次迭代处提供的融合状态I(i)包括消息比特的后验概率(针对每个消息比特而被计算作为其先验概率、由FEC解码链FECa提供的其外在概率以及由解码链FECb提供的其外在概率之和)。可以理解，所得到的后验概率与由等式[5](针对第一次迭代)和[6](针对第二次迭代)提供的后验概率完全相同。可选地，两个外在概率在被相加之前由两个权重SA1、SB1进行加权。
从电路的角度来看，接收器RX2与接收器RX1的不同之处在于，中间电路INTab在加法器的输入处包括两个乘法器(乘以SA1和SB1)，它们通过FEC链FECa、FECb接收外在概率。此外，加法器的所有三个输入是相加的(因为FEC链仅提供外在信息，先验概率应被相加而不是被减去，以提供后验概率)。此外，加法器的输出仅连接到FEC解码链的后续解码块，而并不连接到后续的延迟线。为了简单起见，在图4中未示出适于在第一操作模式和第二操作模式之间切换接收器的开关。在图4中，接收器被示为处于其第二操作模式。
第二实施例表现出与第一实施例相同的优点，即灵活性(意味着其可以容易地被配置为在不同业务容量条件下操作)以及在实际业务容量低于最大业务容量时对资源使用的优化。
此外，第二实施例的RX2同样具有与第一实施例相同的变型，特别是：对任何类型的纠错码(块码或卷积码，假设其仅输出外在信息)的适应性、对应于每任意数量的迭代发生的消息比特的变量节点的状态融合、使用不同代码来计算第一奇偶比特和第二奇偶比特的可能性。
图5示出了根据本发明的第三实施例的光学相干接收器RX3。
同样根据第三实施例，由每个FEC解码链实现的FEC解码算法优选地仅提供码字比特的外在概率作为每次迭代的输出。然而应当注意，与图4的第二实施例不同，图5的中间电路保证每个解码块在其消息输入处接收已由在前的解码块生成的未缩放的、原始外在信息。这允许保持各个变量节点和校验节点的状态之间的一致性，从而避免算法发散。
为了简单起见，在图5中未示出适于在第一和第二操作模式之间对接收器切换的开关。接收器在图5中被示出为处于其第二操作模式
该第三实施例表现出与第一实施例相同的优点，即灵活性(意味着其可以容易地被配置为在不同业务容量条件下操作)以及在实际业务容量低于最大业务容量时对资源使用的优化。
此外，第三实施例的RX3同样具有与第一实施例相同的变型，特别是：对任何类型的纠错码(块码或卷积码，假设其仅输出外在信息)的适应性、对应于每任意数量的迭代发生的消息比特的变量节点的状态融合、使用不同代码来计算第一奇偶比特和第二奇偶比特的可能性。
根据另一实施例(图中未示出)，接收器被配置为使得在其处于第二操作模式时，在算法的每次迭代内，两个聚合的FEC链FECa、FECb的解码块如下进行操作：
-FEC链FEC的解码块DECAi提供与消息比特对应的变量节点的状态Ia(i)，其使用与从接收器内的FEC链在前的组件接收的第一奇偶比特对应的变量节点的状态Pa(0)来计算(即，对应于第一奇偶比特的变量节点的状态在各个算法迭代处不更新，并且第一校验节点的状态在每个算法迭代处被重置)；
-状态Ia(i)被置换并且被提供至FEC链FECb中的对应解码块DECbi；
-解码块DECbi将接收到的状态Ia(i)更新为与置换消息比特对应的变量节点的状态Ib(i)，其使用与从接收器内的FEC链在前的组件接收的第二奇偶比特相对应的变量节点的状态Pb(0)来计算(即，对应于第二奇偶比特的变量节点的状态不在各个算法迭代处被更新，并且第二校验节点的状态在每个算法迭代处被重置)；并且
-状态Ib(i)被逆置换并且被提供至下一算法迭代。
因此，虽然在之前的实施例中，实现相同算法迭代的两个解码块DECai、DECbi并行工作(即，它们均从先前迭代接收相同的联合状态I(i-1)，并且使用其自身的奇偶比特对联合状态I(i-1)进行单独更新，两个被单独更新的状态在它们被转发至下一迭代之前被再次融合)，但是根据该实施例，两个解码块以串行方式进行操作(即，只有其中一个从先前迭代接收对应于消息比特的变量节点的状态，使用其自身的奇偶比特对状态更新，并且将经更新的状态提供至另一解码块，另一解码块进而进一步使用其自身的奇偶比特对状态更新并将状态转发至下一算法迭代)。
从电路的观点来看，由于所有解码块都使用第一或第二奇偶比特的原始状态Pa(0)、Pb(0)，所以中间电路INTab(针对每个算法迭代)优选地包括至少一个延迟线，其适于在解码块DECai、DECbi的奇偶输入处提供状态Pa(0)、Pb(0)之前对状态进行延迟。此外，每个解码块的奇偶输入提供具有开关，开关可切换，以选择性地将其连接到相同FEC链内的在前模块的奇偶输出(接收器的第一操作模式)或者中间电路内的对应延迟线(接收器的第二操作模式)。
此外，由于在第二操作模式中，校验节点的状态优选地在每个解码块的输入处重置，所以每个解码块的校验输入优选地被提供有开关，开关可切换，以选择性地将其连接(接收器的第一操作模式)到相同FEC链内的在前模块的校验输出或者将其从相同FEC链内的在前模块的校验输出断开连接(接收器的第二操作模式)。
此外，根据这样的实施例的中间电路INTab优选地(针对每次迭代)包括被配置为在将状态Ia(i)提供至解码块DECbi之前将其置换的交织器，以及被配置为在状态Ib(i)被提供至下一算法迭代之前将其逆置换的解交织器。因此，每个解码块的消息输入优选地被提供有开关，开关可切换，以选择性地将其连接到相同FEC链内的在前模块的消息输出(接收器的第一操作模式)或者连接至中间电路内对应的交织器或解交织器(接收器的第二操作模式)。
应当注意，根据后面的实施例，每个算法迭代可以包括FEC解码链FECa、FECb的串行处理。然而这不是限制性的。根据有利的变型，可以每X个迭代实现FEC解码链FECa、FECb的串行处理，而其他迭代仅包括FECa或FECb的处理。
附图中示出的、包括被标记为“设备”、“单元”、“块”或“处理单元”的任何功能块的各种元件的功能可以通过使用专用硬件以及能够关联于适当软件而执行软件的硬件来提供。当由处理器提供时，功能可以由单个专用处理器提供、由单个共享处理器提供、或者由多个单独处理器提供(其中一些可以是共享的)。此外，术语“处理单元”、“设备”、“块”或“单元”的明确使用不应当被解释为专门指代能够执行软件的硬件，并且可以隐含地非限制性地包括数字信号处理器(DSP)硬件、网络处理器、专用集成电路(ASIC)、现场可编程门阵列(FPGA)、用于存储软件的只读存储器(ROM)、随机访问存储器(RAM)和非易失性存储装置。还可以包括其他常规或定制的硬件。

Claims (15)

1.一种光学相干接收器(RX1、RX2、RX3)，包括多个解码块(DECa1、DECa2、DECa3、DECb1、DECb2、DECb3)，每个解码块被配置为实现前向纠错迭代消息传递解码算法的迭代，所述多个解码块(DECa1、DEca2、DECa3、DECb1、DECb2、DECb3)被分布到级联解码块的至少两个并行链(FECa、FECb)中，其中所述光学相干接收器(RX1、RX2、RX3)还包括插入在所述两个并行链(FECa、FECb)之间的至少一个中间电路(INTab)，其中所述光学相干接收器(RX1、RX2、RX3)在以下各项之间可切换：
-第一操作模式，其中所述中间电路(INTab)是不活动的，并且所述两个并行链(FECa、FECb)中的每一个在相应客户端信道上单独实现所述前向纠错消息传递解码算法；以及
-第二操作模式，其中所述中间电路(INTab)是活动的，并且所述两个并行链(FECa、FECb)通过借助于所述中间电路(INTab)进行协作，而在相同的客户端信道上联合地实现所述前向纠错消息传递解码算法。
2.根据权利要求1所述的接收器(RX1、RX2、RX3)，其中级联解码块的第一链(FECa)包括第一解码块(DECa2)，并且级联解码块的第二链(FECb)包括第二解码块(DECb2)，所述第一解码块(DECa2)和所述第二解码块(DECb2)适于执行所述算法的第i次迭代。
3.根据权利要求2所述的接收器(RX1)，其中在所述第一操作模式中：
-所述第一解码块(DECa2)被配置为从所述第一链(FECa)的在前的解码块接收在所述算法的在前迭代时基于第一客户端信道的第一码字的冗余符号计算的所述第一码字的消息符号的后验概率(Ia(1))，并且基于所述第一码字的所述冗余符号更新所述第一码字的所述消息符号的所述后验概率(Ia(2))；并且
-所述第二解码块(DECb2)被配置为从所述第二链(FECb)的在前的解码块接收在所述算法的在前迭代时基于第二客户端信道的第二码字的冗余符号计算的所述第二码字的消息符号的后验概率(Ib(1))，并且基于所述第二码字的所述冗余符号更新所述第二码字的所述消息符号的所述后验概率(Ib(2))。
4.根据权利要求3所述的接收器(RX1)，其中在所述第二操作模式中：
-所述第一解码块(DECa2)被配置为从所述中间电路(INTab)接收在所述算法的在前迭代时基于客户端信道的码字的第一冗余符号和第二冗余符号计算的所述码字的消息符号的联合后验概率(I(1))，并且仅基于所述第一冗余符号计算所述码字的所述消息符号的后验概率(Ia(2))；
-所述第二解码块(DECb2)被配置为从所述中间电路(INTab)接收在所述算法的在前迭代时基于所述客户端信道的所述码字的所述第一冗余符号和所述第二冗余符号计算的所述码字的消息符号的所述联合后验概率(I(1))，并且仅基于所述第二冗余符号计算所述码字的所述消息符号的后验概率(Ib(2))；并且
-所述中间电路(INTab)被配置为考虑基于所述第一冗余符号计算的所述后验概率(Ia(2))和基于所述第二冗余符号计算的所述后验概率(Ib(2))这两者来计算所述消息符号的经更新的联合后验概率(I(2))。
5.根据权利要求4所述的接收器(RX1)，其中所述消息符号的所述后验概率是对数似然比的形式，并且其中所述中间电路(INTab)被配置为将所述消息符号的经更新的所述联合后验概率(I(2))计算为基于所述第一冗余符号计算的所述后验概率(Ia(2))和基于所述第二冗余符号计算的所述后验概率(Ib(2))之和减去所述消息符号的先验概率。
6.根据权利要求4或5所述的接收器(RX1)，其中在所述算法的每X次迭代计算消息符号的所述联合后验概率(I(1))，X等于或大于1。
7.根据权利要求3所述的接收器，其中在所述第二操作模式中：
-所述第一解码块(DECa2)被配置为从所述中间电路(INTab)接收在所述算法的在前迭代时计算的客户端信道的码字的消息符号的后验概率(Ib(1))，并且基于所述码字的第一冗余符号更新所述消息符号的所述后验概率(Ia(2))；并且
-所述第二解码块(DECb2)被配置为经由所述中间电路(INTab)从所述第一解码块(DECa2)接收所述消息符号的经更新的所述后验概率(Ia(2))，并且基于所述码字的第二冗余符号进一步更新它们(Ib(2))。
8.根据权利要求2所述的接收器(RX2、RX3)，其中在所述第一操作模式中：
-所述第一解码块(DECa2)被配置为从所述第一链(FECa)的在前解码块接收在所述算法的在前迭代时基于第一客户端信道的第一码字的冗余符号计算的所述第一码字的消息符号的后验概率，并且基于所述第一码字的所述冗余符号计算所述第一码字的所述消息符号的外在概率；
-所述第二解码块(DECb2)被配置为从所述第二链(FECb)的在前解码块接收在所述算法的在前迭代时基于第二客户端信道的第二码字的冗余符号计算的所述第二码字的消息符号的后验概率，并且基于所述第二码字的所述冗余符号计算所述第二码字的所述消息符号的外在概率。
9.根据权利要求8所述的接收器(RX2、RX3)，其中在所述第二操作模式中：
-所述第一解码块(DECa2)被配置为从所述中间电路(INTab)接收在所述算法的在前迭代时基于客户端信道的码字的第一冗余符号和第二冗余符号计算的所述码字的消息符号的联合后验概率(I(1))，并且仅基于所述第一冗余符号计算所述码字的所述消息符号的外在概率(Iea(2))；
-所述第二解码块(DECb2)被配置为从所述中间电路(INTab)接收在所述算法的所述在前迭代时基于所述客户端信道的所述码字的所述第一冗余符号和所述第二冗余符号计算的所述码字的消息符号的所述联合后验概率(I(1))，并且仅基于所述第二冗余符号计算所述码字的所述消息符号的外在概率(Ieb(2))；并且
-所述中间电路(INTab)被配置为考虑基于所述第一冗余符号计算的所述外在概率(Iea(2))以及基于所述第二冗余符号计算的所述外在概率(Ieb(2))这两者来计算所述消息符号的经更新的联合后验概率(I(2))。
10.根据权利要求9所述的接收器(RX2、RX3)，其中所述消息符号的所述外在概率为对数似然比的形式，并且其中所述中间电路(INTab)被配置为将所述消息符号的经更新的所述联合后验概率(I(2))计算为基于所述第一冗余符号计算的所述外在概率(Iea(2))、基于所述第二冗余符号计算的所述外在概率(Ieb(2))、以及所述消息符号的先验概率之和。
11.根据权利要求10所述的接收器(RX2、RX3)，其中所述中间电路(INTab)还被配置为在求和之前，将基于所述第一冗余符号计算的所述外在概率(Iea(2))和基于所述第二冗余符号计算的所述外在概率(Ieb(2))与相应权重(SA1、SB1)相乘。
12.根据权利要求4、7或9中任一项所述的接收器(RX1、RX2、RX3)，其中所述码字的所述第一冗余符号通过将第一纠错码应用于所述码字的所述消息符号来计算，并且所述码字的所述第二冗余符号通过将第二纠错码应用于所述码字的所述消息符号的置换来计算。
13.根据权利要求12所述的接收器(RX1、RX2、RX3)，其中所述第一纠错码和所述第二纠错码是低密度奇偶校验码。
14.根据前述权利要求中任一项所述的接收器(RX1、RX2、RX3)，其中所述多个解码块(DECa1、DEca2、DECa3、DECb1、DECb2、DECb3)被分布到级联解码块的M个并行链中，M等于所述接收器(RX1、RX2、RX3)将能够接收和处理的客户端信道的最大数量。
15.一种用于操作光学相干接收器(RX1、RX2、RX3)的方法，所述光学相干接收器(RX1、RX2、RX3)包括多个解码块(DECa1、DECa2、DECa3、DECb1、DECb2、DECb3)，每个解码块被配置为实现前向纠错迭代消息传递解码算法的迭代，所述多个解码块(DECa1、DEca2、DECa3、DECb1、DECb2、DECb3)被分布到级联解码块的至少两个并行链(FECa、FECb)中，其中所述光学相干接收器(RX1、RX2、RX3)还包括插入在所述两个并行链(FECa、FECb)之间的至少一个中间电路(INTab)，其中所述方法包括在以下各项之间切换所述光学相干接收器(RX1、RX2、RX3)：
-第一操作模式，其中所述中间电路(INTab)是不活动的，并且所述两个并行链(FECa、FECb)中的每一个在相应客户端信道上单独实现所述前向纠错消息传递解码算法；以及
-第二操作模式，其中所述中间电路(INTab)是活动的，并且所述两个并行链(FECa、FECb)通过借助于所述中间电路(INTab)进行协作，而在相同的客户端信道上联合地实现所述前向纠错消息传递解码算法。
CN201580052522.9A 2014-09-29 2015-08-05 具有前向纠错和并行解码的光学相干接收器 Active CN107408948B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP14306516.7 2014-09-29
EP14306516.7A EP3001585B1 (en) 2014-09-29 2014-09-29 Optical coherent receiver with forward error correction and parallel decoding
PCT/EP2015/068009 WO2016050391A1 (en) 2014-09-29 2015-08-05 Optical coherent receiver with forward error correction and parallel decoding

Publications (2)

Publication Number Publication Date
CN107408948A true CN107408948A (zh) 2017-11-28
CN107408948B CN107408948B (zh) 2020-11-20

Family

ID=51743389

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580052522.9A Active CN107408948B (zh) 2014-09-29 2015-08-05 具有前向纠错和并行解码的光学相干接收器

Country Status (6)

Country Link
US (1) US10193568B2 (zh)
EP (1) EP3001585B1 (zh)
JP (1) JP6539342B2 (zh)
KR (1) KR20170057403A (zh)
CN (1) CN107408948B (zh)
WO (1) WO2016050391A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180092164A (ko) * 2017-02-08 2018-08-17 삼성전자주식회사 무선 통신 시스템에서 신호를 처리하기 위한 장치 및 방법
US10530392B2 (en) * 2017-07-31 2020-01-07 Codelucida, Inc. Vertical layered finite alphabet iterative decoding
US10778251B2 (en) 2018-08-03 2020-09-15 Codelucida, Inc. Method and apparatus for encoding quasi-cyclic low-density parity check codes
KR20210061504A (ko) * 2019-11-19 2021-05-28 삼성전자주식회사 에러 정정 회로, 및 그것을 동작하는 방법
US11496155B2 (en) 2020-04-09 2022-11-08 Codelucida, Inc. Method and apparatus for vertical layered decoding of quasi-cyclic low-density parity check codes using predictive magnitude maps
TW202205815A (zh) 2020-06-10 2022-02-01 美商科得魯西達股份有限公司 用於自循環置換矩陣之叢集建構之準循環低密度奇偶檢查碼之垂直分層解碼之方法及裝置
JP7179934B1 (ja) 2021-08-25 2022-11-29 Ｎｔｔエレクトロニクス株式会社 誤り訂正装置、誤り訂正方法及び通信装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1347200A (zh) * 2001-07-06 2002-05-01 清华大学 地面数字电视广播系统中的Turbo码纠错编码器
CN1502168A (zh) * 2001-02-23 2004-06-02 高通股份有限公司 随机存取多向cdma2000 turbo编码交织器
CN101534166A (zh) * 2008-03-10 2009-09-16 上海明波通信技术有限公司 准循环低密度奇偶校验码解码器及解码方法
US20100241933A1 (en) * 2009-03-23 2010-09-23 Damien Latremouille Parallel Forward Error Correction with Syndrome Recalculation

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6304995B1 (en) * 1999-01-26 2001-10-16 Trw Inc. Pipelined architecture to decode parallel and serial concatenated codes
US6304996B1 (en) * 1999-03-08 2001-10-16 General Electric Company High-speed turbo decoder
US6594792B1 (en) * 1999-04-30 2003-07-15 General Electric Company Modular turbo decoder for expanded code word length
US6433904B1 (en) * 1999-07-27 2002-08-13 Sycamore Networks, Inc. Method and apparatus for improving transmission performance over wavelength division multiplexed optical communication links using forward error correction coding
US6570919B1 (en) * 1999-07-30 2003-05-27 Agere Systems Inc. Iterative decoding of data packets employing decision feedback equalization
US6654927B1 (en) 2000-01-10 2003-11-25 Lg Electronics Inc. Iterative error-correction for turbo code decoding
KR100374787B1 (ko) * 2000-01-18 2003-03-04 삼성전자주식회사 대역 효율적인 연쇄 티.씨.엠 디코더 및 그 방법들
US6996767B2 (en) * 2001-08-03 2006-02-07 Combasis Technology, Inc. Memory configuration scheme enabling parallel decoding of turbo codes
US7724838B2 (en) * 2003-09-25 2010-05-25 Qualcomm Incorporated Hierarchical coding with multiple antennas in a wireless communication system
US7720017B2 (en) * 2005-03-11 2010-05-18 Qualcomm Incorporated Parallel turbo decoders with multiplexed output
FR2883121B1 (fr) * 2005-03-11 2007-04-27 France Telecom Procede et dispositif de decodage de codes a roulettes
FR2888062A1 (fr) * 2005-07-04 2007-01-05 Groupe Ecoles Telecomm Codeur et turbo decodeur de code produit
US7555684B1 (en) * 2006-01-17 2009-06-30 Xilinx, Inc. Circuit for and a method of generating an interleaver address
JP5229062B2 (ja) * 2009-03-31 2013-07-03 日本電気株式会社 超高速ターボデコーダ及び超高速ターボ検出器
US8335949B2 (en) * 2009-11-06 2012-12-18 Trellisware Technologies, Inc. Tunable early-stopping for decoders

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1502168A (zh) * 2001-02-23 2004-06-02 高通股份有限公司 随机存取多向cdma2000 turbo编码交织器
CN1347200A (zh) * 2001-07-06 2002-05-01 清华大学 地面数字电视广播系统中的Turbo码纠错编码器
CN101534166A (zh) * 2008-03-10 2009-09-16 上海明波通信技术有限公司 准循环低密度奇偶校验码解码器及解码方法
US20100241933A1 (en) * 2009-03-23 2010-09-23 Damien Latremouille Parallel Forward Error Correction with Syndrome Recalculation

Also Published As

Publication number Publication date
EP3001585A1 (en) 2016-03-30
WO2016050391A1 (en) 2016-04-07
JP6539342B2 (ja) 2019-07-03
US10193568B2 (en) 2019-01-29
EP3001585B1 (en) 2017-07-12
CN107408948B (zh) 2020-11-20
JP2017531392A (ja) 2017-10-19
KR20170057403A (ko) 2017-05-24
US20170244515A1 (en) 2017-08-24

Similar Documents

Publication Publication Date Title
CN107408948A (zh) 具有前向纠错和并行解码的光学相干接收器
JP4563454B2 (ja) 検査行列生成方法、符号化方法、復号方法、通信装置、通信システム、符号化器および復号器
KR100975547B1 (ko) 분산형 프로세싱 ｌｄｐｃ 디코더
US7774689B2 (en) Encoding and decoding methods and systems
JP4602418B2 (ja) 検査行列生成方法、符号化方法、復号方法、通信装置、符号化器および復号器
RU2391774C2 (ru) Устройство декодирования и устройство приема
US8423860B2 (en) Apparatus and method for generating a parity check matrix in a communication system using linear block codes, and a transmission/reception apparatus and method using the same
US11463114B2 (en) Protograph quasi-cyclic polar codes and related low-density generator matrix family
US11569936B2 (en) Method and apparatus for channel encoding/decoding in communication or broadcast system
CN111801897B (zh) 用于极化码构造和编码的装置和方法
EP2991231A1 (en) Multilevel encoding and multistage decoding
Zheng et al. Implementation of a high-throughput fast-SSC polar decoder with sequence repetition node
Arzel et al. Stochastic multiple stream decoding of cortex codes
Lee et al. Iterative soft-decision decoding of Reed-Solomon codes using informed dynamic scheduling
JP5523064B2 (ja) 復号装置及び方法
KR102000268B1 (ko) 복호화 장치 및 복호화 방법
Lu et al. Fully-parallel stochastic decoder for rate compatible modulation
Fadhel Raptor codes for BIAWGN channel: SNR mismatch and the optimality of the inner and outer rates
Huang et al. A Markov chain model for edge memories in stochastic decoding of LDPC codes
Meng et al. A Correlation-Breaking Interleaving of Polar Codes in Concatenated Systems
Shah et al. Novel RS-HS Algorithm Based Massive Throughput LDPC Decoder with Efficient Circuit Utilization
Oliveira et al. Polarization-driven puncturing for polar codes in 5g systems
Baranchikov et al. Improving performance of multithreshold decoder for self-orthogonal codes
Wang Low-Complexity Decoding of Low-Density Parity Check Codes Through Optimal Quantization and Machine Learning and Optimal Modulation and Coding for Short Block-Length Transmissions
Liu Novel LDPC coding and decoding strategies: design, analysis, and algorithms

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant