JP2017523558A - スティクション補償のための磁気ナノメカニカルデバイス - Google Patents

スティクション補償のための磁気ナノメカニカルデバイス Download PDF

Info

Publication number
JP2017523558A
JP2017523558A JP2016568434A JP2016568434A JP2017523558A JP 2017523558 A JP2017523558 A JP 2017523558A JP 2016568434 A JP2016568434 A JP 2016568434A JP 2016568434 A JP2016568434 A JP 2016568434A JP 2017523558 A JP2017523558 A JP 2017523558A
Authority
JP
Japan
Prior art keywords
cantilever
layer
magnetic
nems
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016568434A
Other languages
English (en)
Other versions
JP6440039B2 (ja
Inventor
エー． ムノズ、ジョルジ
エー． ムノズ、ジョルジ
イー． ニコノブ、ドミトリ
イー． ニコノブ、ドミトリ
ジェイ． クーン、ケリン
ジェイ． クーン、ケリン
テオファニス、パトリック
パワシェ、シトラ
リン、ケビン
キム、セイヨン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of JP2017523558A publication Critical patent/JP2017523558A/ja
Application granted granted Critical
Publication of JP6440039B2 publication Critical patent/JP6440039B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82B—NANOSTRUCTURES FORMED BY MANIPULATION OF INDIVIDUAL ATOMS, MOLECULES, OR LIMITED COLLECTIONS OF ATOMS OR MOLECULES AS DISCRETE UNITS; MANUFACTURE OR TREATMENT THEREOF
    • B82B1/00—Nanostructures formed by manipulation of individual atoms or molecules, or limited collections of atoms or molecules as discrete units
    • B82B1/005—Constitution or structural means for improving the physical properties of a device
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B3/00—Devices comprising flexible or deformable elements, e.g. comprising elastic tongues or membranes
    • B81B3/0002—Arrangements for avoiding sticking of the flexible or moving parts
    • B81B3/0016—Arrangements for avoiding sticking of the flexible or moving parts not provided for in groups B81B3/0005 - B81B3/0013
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/02—Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82B—NANOSTRUCTURES FORMED BY MANIPULATION OF INDIVIDUAL ATOMS, MOLECULES, OR LIMITED COLLECTIONS OF ATOMS OR MOLECULES AS DISCRETE UNITS; MANUFACTURE OR TREATMENT THEREOF
    • B82B1/00—Nanostructures formed by manipulation of individual atoms or molecules, or limited collections of atoms or molecules as discrete units
    • B82B1/002—Devices comprising flexible or deformable elements
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82B—NANOSTRUCTURES FORMED BY MANIPULATION OF INDIVIDUAL ATOMS, MOLECULES, OR LIMITED COLLECTIONS OF ATOMS OR MOLECULES AS DISCRETE UNITS; MANUFACTURE OR TREATMENT THEREOF
    • B82B3/00—Manufacture or treatment of nanostructures by manipulation of individual atoms or molecules, or limited collections of atoms or molecules as discrete units
    • B82B3/0009—Forming specific nanostructures
    • B82B3/0023—Forming specific nanostructures comprising flexible or deformable elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H1/00—Contacts
    • H01H1/0094—Switches making use of nanoelectromechanical systems [NEMS]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H1/00—Contacts
    • H01H1/50—Means for increasing contact pressure, preventing vibration of contacts, holding contacts together after engagement, or biasing contacts to the open position
    • H01H1/54—Means for increasing contact pressure, preventing vibration of contacts, holding contacts together after engagement, or biasing contacts to the open position by magnetic force
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H59/00—Electrostatic relays; Electro-adhesion relays
    • H01H59/0009—Electrostatic relays; Electro-adhesion relays making use of micromechanics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
    • H10D48/01—Manufacture or treatment
    • H10D48/031—Manufacture or treatment of three-or-more electrode devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
    • H10D48/40—Devices controlled by magnetic fields
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
    • H10D48/50—Devices controlled by mechanical forces, e.g. pressure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/01—Switches
    • B81B2201/012—Switches characterised by the shape
    • B81B2201/014—Switches characterised by the shape having a cantilever fixed on one side connected to one or more dimples
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/01—Suspended structures, i.e. structures allowing a movement
    • B81B2203/0118—Cantilevers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y15/00—Nanotechnology for interacting, sensing or actuating, e.g. quantum dots as markers in protein assays or molecular motors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/724—Devices having flexible or movable element
    • Y10S977/732—Nanocantilever
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/832—Nanostructure having specified property, e.g. lattice-constant, thermal expansion coefficient
    • Y10S977/838—Magnetic property of nanomaterial
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/84—Manufacture, treatment, or detection of nanostructure
    • Y10S977/888—Shaping or removal of materials, e.g. etching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/902—Specified use of nanostructure
    • Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application
    • Y10S977/936—Specified use of nanostructure for electronic or optoelectronic application in a transistor or 3-terminal device
    • Y10S977/938—Field effect transistors, FETS, with nanowire- or nanotube-channel region

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Micromachines (AREA)

Abstract

複数の動作電圧の範囲を改善し、カンチレバーの寸法の制御を改善するための複数のナノ磁石を有するナノエレクトロメカニカル（ＮＥＭＳ）デバイスが記載されている。例えば、一実施形態において、ナノエレクトロメカニカル（ＮＥＭＳ）デバイスは、基板層、基板層の上に配置される第１磁性層、第１磁性層の上に配置される第１誘電体層、第１誘電体層の上に配置される第２誘電体層、及び第２誘電体層の上に配置されるカンチレバーを備える。カンチレバーは、電圧がカンチレバーに印加される場合に、基板層に向かって第１の位置から第２の位置まで撓む。

Description

本発明の複数の実施形態は、磁気デバイスの分野に係り、特に、スティクション補償のためのナノエレクトロメカニカルデバイスに係る。
過去数十年の間、集積回路における構造のスケーリングは、常に成長する半導体産業を後押しする原動力であった。ますます小さな構造へとスケーリングすることは、半導体チップの限られた敷地上での機能ユニットの密度増大を可能にする。例えば、トランジスタサイズを縮小することは、より多くの数のメモリデバイスをチップ上に組み込むことを可能にするので、容量の増大した製品の製造につながる。しかしながら、これまで以上の容量に向かうことには問題が無いわけではない。それぞれのデバイスの性能を最適化する必要性が次第に顕著になる。
ナノエレクトロメカニカル（ＮＥＭＳ）リレーは、スイッチと同様に動作する。ＮＥＭＳリレーは、電圧を使用して回路を物理的に開閉する。ＮＥＭＳリレーは、複数のＣＭＯＳトランジスタと異なり、電源をオフにされる場合に電流をリークさせないことによるエネルギー効率の利点を有する。しかしながら、複数のナノリレーが低電圧で動作される物理的寸法は限られており、製造公差は小さい。
従来のアプローチに従ったナノエレクトロメカニカル（ＮＥＭＳ）デバイスの断面図を示す。 本発明の一実施形態に従った複数のナノ磁石をもつナノエレクトロメカニカル（ＮＥＭＳ）デバイスの断面図を示す。 本発明の一実施形態に従った複数のナノ磁石をもつナノエレクトロメカニカル（ＮＥＭＳ）デバイスの断面図を示す。 本発明の１つの実施形態に従った異なる複数のギャップに対するカンチレバー長対カンチレバー厚のプロットを示す。 本発明の１つの実施形態に従った複数のナノ磁石を含むデバイスにおける異なる複数のギャップに対するカンチレバー長対カンチレバー厚のプロットを示す。 本発明の１つの実施形態に従った異なる複数のカンチレバー形状に対するアクチュエーション電圧に応じたシリコンカンチレバーのばね復元力のプロットを示す。 本発明の１つの実施形態に従った複数のナノ磁石を含むデバイスのための、及び複数のナノ磁石を含まないデバイスのための最小電圧におけるカンチレバー厚対カンチレバー長のプロットを示す。 第１の位置（例えば、論理レベル０）から第２の位置（例えば、論理レベル１）までスイッチングするＮＥＭＳデバイスを示す。 第２の位置（例えば、論理レベル１）から第１の位置（例えば、論理レベル０）までスイッチングするＮＥＭＳデバイスを示す。 本発明の１つの実施形態に従った、第１の位置（例えば、論理レベル０）から第２の位置（例えば、論理レベル１）までスイッチングする複数のナノ磁石を有するＮＥＭＳデバイスを示す。 本発明の１つの実施形態に従った、第２の位置（例えば、論理レベル１）から第１の位置（例えば、論理レベル０）までスイッチングする複数のナノ磁石を有するＮＥＭＳデバイスを示す。 本発明の１つの実施形態に従った複数のナノ磁石をもつＮＥＭＳデバイスを製造するための処理工程をもつ方法を示す。 本発明の１つの実施形態に従った複数のナノ磁石をもつＮＥＭＳデバイスを製造するための処理工程をもつ方法を示す。 本発明の１つの実施形態に従った複数のナノ磁石をもつＮＥＭＳデバイスを製造するための処理工程をもつ方法を示す。 本発明の１つの実施形態に従った複数のナノ磁石をもつＮＥＭＳデバイスを製造するための処理工程をもつ方法を示す。 本発明の１つの実施形態に従った複数のナノ磁石をもつＮＥＭＳデバイスを製造するための処理工程をもつ方法を示す。 本発明の１つの実施形態に従った複数のナノ磁石をもつＮＥＭＳデバイスを製造するための処理工程をもつ方法を示す。 本発明の１つの実施形態に従った複数のナノ磁石をもつＮＥＭＳデバイスを製造するための処理工程をもつ方法を示す。 本発明の１つの実施形態に従った複数のナノ磁石をもつＮＥＭＳデバイスを製造するための処理工程をもつ方法を示す。 本発明の１つの実施形態に従った複数のナノ磁石をもつＮＥＭＳデバイスを製造するための処理工程をもつ方法を示す。 本発明の１つの実施形態に従った複数のナノ磁石をもつＮＥＭＳデバイスを製造するための処理工程をもつ方法を示す。 本発明の一実施形態に従った電子システムのブロック図を示す。 本発明の１つの実施例に従ったコンピューティングデバイスを示す。
スティクション補償のための複数のナノ磁石をもつ複数のナノエレクトロメカニカル（ＮＥＭＳ）デバイスが、記載されている。以下の記載においては、本発明の複数の実施形態の深い理解を提供するために、具体的な磁性層インテグレーション及び材料の体制等の、多くの具体的な詳細が説明される。これらの具体的な詳細が無くとも本発明の複数の実施形態を実施し得る点は、当業者には明らかとなるであろう。その他の例において、集積回路設計レイアウト等のよく知られた構造は、本発明の複数の実施形態を不必要に不明瞭としないように、詳細には記載されていない。更に、図に示された様々な実施形態は、例示的な表現であって、必ずしも原寸に比例して描写されたものではないことを理解されたい。
一又は複数の実施形態が、ＮＥＭＳデバイスの動作電圧の制御を改善させ（例えば、ＮＥＭＳデバイスのより低い動作電圧）、カンチレバーのサイズの制御とカンチレバーとＮＥＭＳデバイスの基板との間のギャップの制御とを改善させるための複数のナノ磁石をもつ複数のＮＥＭＳデバイスに関する。複数の用途は、複数の計算（例えば、複数のより低い性能計算）のためにＣＰＵ、プロセッサ、チップセット、無線デバイス等での使用を含んでもよい。
図１は、従来のアプローチに従ったナノエレクトロメカニカル（ＮＥＭＳ）デバイスの断面図を示す。デバイス１００は、グランド電極として作用するシリコン基板１１０、酸化層１２０、ＳｉＯ２層１３０、並びにポリシリコン層１４０及び１４２を備える。図１で示されるように、層１４０は、層１４０に電圧が印加される場合、基板に向かって移動する自由端を含むカンチレバーである。自由端は、層１４０に電圧が印加されない場合（例えば、ＶＤＤ電極）、基板から離れる。
図２Ａ及び図２Ｂは、本発明の一実施形態に従った複数のナノ磁石をもつナノエレクトロメカニカル（ＮＥＭＳ）デバイスの断面図を示す。デバイス２００は、基板層２１０（例えば、シリコン基板層）、基板層の上に配置される非磁性層２２０、非磁性及び基板層の上に配置される第１磁性層２３０、第１磁性層の上に配置される第１誘電体層２４０、第１誘電体層の上に配置される第２誘電体２５０（例えば、犠牲酸化）、及びカンチレバー２８０を備える。カンチレバー２８０は、磁性層２６２及びポリシリコン層２７２を含む。磁性層２６０は、磁性層２６２と比較して同一又は異なる磁性層から形成されてもよい。ポリシリコン層２７０は、ポリシリコン層２７２と比較して同一又は異なるポリシリコン層から形成されてもよい。図２Ａは、電圧が、ポリシリコン層２７２（すなわち、ＶＤＤ電極）と基板２１０（すなわち、グランド電極）との間で印加されていない、第１の位置にあるカンチレバー２８０を示す。図２Ｂは、電圧（例えば、Ｖｄｄ）が、ポリシリコン層２７２（すなわち、ＶＤＤ電極）と基板２１０（すなわち、グランド電極）との間で一定時間（例えば、１ナノ秒）印加される、第２の位置にあるカンチレバー２８０を示す。カンチレバーは、電圧がカンチレバーに印加される場合に、第１の位置から、第１誘電体層と接する第２の位置まで撓む。カンチレバーは、電圧がカンチレバーから除去される場合に、第２の位置から、第１誘電体層と接しない第１の位置まで復元される。基板層２１０は、電圧（Ｖｄｄ）がカンチレバーに印加される場合にグランド電極として作用する。カンチレバーは、長さ２８２、厚さ２８４、及びギャップ２８６を有し、ギャップ２８６はカンチレバーの下面から誘電体層２４０の上面までの距離を表す。
１つの実施形態において、非磁性層は、ルテニウム（Ｒｕ）、タンタル（Ｔａ）、チタニウム（Ｔｉ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、及びマグネシウム（Ｍｇ）のうちの少なくとも１つを含む。非磁性層は、磁性層２３０に対する結晶化テンプレート（例えば、配向）を提供する。磁性層２３０、２６０及び２６２は、コバルト（Ｃｏ）又は他の適した複数の強磁性体層（例えば、Ｆｅ）を含んでもよい。誘電体層２４０は、酸化マグネシウム（ＭｇＯ）又は任意の他の適切な誘電体層であってもよい。
磁性層２３０及び２６２（例えば、複数のナノ磁石）は、これらのサイズ（例えば、長くて薄い）及び磁気異方性により、同一の方向に磁化される状態を維持する。以下で説明されるように、これらのナノ磁石は、カンチレバーの接着力に対抗して作用し、複数の動作電圧の範囲及びカンチレバーに対する複数のサイズ範囲を改善する磁気反発力を生成する。
図３は、本発明の１つの実施形態に従った異なる複数のギャップに対するカンチレバー長対カンチレバー厚のプロットを示す。プロット３００は、カンチレバーの下面と基板の上面との間で、２、３、４、及び５ｎｍの複数のギャップに対して、１ボルト（すなわち、１ボルトのＶｄｄ）で動作するシリコンカンチレバーに対するカンチレバー長（ナノメートル（ｎｍ））対カンチレバー厚（ｎｍ）を示す。複数のナノ磁石を含まない、この特定のデバイスは、５ｎｍ又はそれより大きいギャップ分離で対象の寸法において機能せず、したがってプロットにおける５ｎｍの複数の影付き領域は存在しない。２ｎｍ未満の複数のギャップは、この形態においてトンネル電流が顕著になり始めるので、プロット上に示されていない。２ｎｍ領域より下の非稼働領域に対して、カンチレバーは、長さが短いことに起因して硬くなり（例えば、十分に撓むことができない）、印加される電圧から十分な静電力を有さない。４ｎｍ領域より上の非稼働領域に対して、カンチレバーは、長さがより長いことに起因して軟らかくなり（例えば、誘電体層と接する屈曲位置にとどまる）、接着力を克服するために印加される電圧からの十分な静電力を有さない。プロットのために使用される楽観的な接着力は、ファンデルワールス力のみを含む。湿度及び金属接合等の複数の環境条件が、このプロットで説明されてこなかったものの２０倍ものスティクションを増大させ得る。スティクションは、接している複数の静止目的物の相対的な動きを可能にするために、克服される必要がある静摩擦である。これらの環境条件は望ましくなく、動作範囲を変更するであろうが、プロット３００における一般的な複数のトレンドは変更しないであろう。
図４で示されるように、複数のナノ磁石がデバイスの設計に含まれる場合、その結果動作範囲は増大される。図４は、本発明の１つの実施形態に従った複数のナノ磁石を含むデバイスにおける異なる複数のギャップに対するカンチレバー長対カンチレバー厚のプロットを示す。プロット４００は、カンチレバーの下面と基板の上面との間で、２、３、４、及び５ｎｍの複数のギャップに対して、１ボルト（すなわち、１ボルトのＶｄｄ）で動作するシリコンカンチレバーに対するカンチレバー長（ナノメートル（ｎｍ））対カンチレバー厚（ｎｍ）を示す。複数のナノ磁石を含む、この特定のデバイスは、５ｎｍ又はそれより大きいギャップ分離で対象の寸法において機能せず、したがってプロットにおける５ｎｍの複数の影付き領域は存在しない。２ｎｍ未満の複数のギャップは、この形態においてトンネル電流が顕著になり始めるので、プロット上に示されていない。プロットのために使用される楽観的な接着力は、ファンデルワールス力のみを含む。
プロット３００及び４００は、平行板リレーを用いてシミュレーションされている。復元力は、カンチレバーの有効ばね定数に由来し、静電力は、複数の平行板の間の解析静電引力に由来する。接着力は、ファンデルワールス相互作用を構成する力学分野で展開される密度汎関数理論で算出された。複数の磁力は、原子双極子‐双極子相互作用から連続形態への複数の力を測定するモデルを用いて算出された。平行板リレーモデルが確かであることを検証するため、アクチュエーション電圧に応じたシリコンカンチレバーのばね復元力は、本発明の１つの実施形態に従ったカンチレバーに対して図５Ａにおいてプロットされている複数の結果と、フリンジキャパシタンス及び異なる複数のカンチレバー形状を数値によって構成して算出された。カンチレバーは、５ｎｍの幅、３ｎｍから３０ｎｍまで変化するギャップ、３ｎｍから３０ｎｍまで変化する厚さ、及び１００ｎｍから３００ｎｍまで長さが変化する長さを有する。より高い復元力をもつ複数のデータポイントは、より高いカンチレバー厚を有するが、より低い復元力をもつ複数のデータポイントは、より小さいギャップを有する。
複数のナノ磁石は、ギャップ動作範囲を拡大することによりこのデバイスのロバストを改善する、なぜなら、ギャップは、最も小さく最も制御が難しい寸法であり、デバイスは、このパラメータに対して非常に影響を受けやすいからである。複数のナノ磁石はまた、プロット４００で示されるように、異なる厚さ（例えば、２ｎｍから４ｎｍ）における複数の動作領域の重なりを可能にする。例えば、領域４１０は、デバイスが２、３、及び４ｎｍの複数のギャップに対して動作される重なり領域である。この重なり領域４１０に対して、デバイスは、約２５０ｎｍから３００ｎｍの長さ、及び約２５ｎｍから３０ｎｍの厚さを有する。この実施形態において、磁性材料の他の寸法も同様に機能するが、磁性材料は、カンチレバーの約半分を占める。強力なナノ磁石は、鉄に類似する磁気モーメントを含み、動作範囲は、適切な磁気要素又は合金を選択することにより更に最適化され得る。
図５Ｂは、本発明の１つの実施形態に従った複数のナノ磁石を含むデバイスのための、及び複数のナノ磁石を含まないデバイスのための最小電圧（例えば、１ボルト）におけるカンチレバー厚対カンチレバー長のプロットを示す。プロット５５０は、複数の磁石のないデバイスに対して、及び複数のナノ磁石のあるデバイスに対して、１ボルト（すなわち、１ボルトのＶｄｄ）で動作するシリコンカンチレバーに対するカンチレバー厚（ナノメートル（ｎｍ））対カンチレバー長（ｎｍ）を示す。カンチレバーが約１００ｎｍより長い場合に、複数のナノ磁石は、カンチレバーを動作するのに必要とされる厚さを低減する。カンチレバーの厚さ及び長さは、図２Ｂで示される屈曲位置から図２Ａで示される復元位置までカンチレバーを復元するのに必要とされる復元力を決定する。
複数のＮＥＭＳデバイス（例えば、複数のＮＥＭＳリレー又は複数のスイッチ）は、複数のＣＭＯＳチップを製造するために現在使用されている複数の技術により作成され得、最近は複数の計算用途に使用されている。ＮＥＭＳデバイスは、現在、ＣＭＯＳデバイスの少なくとも１００倍は遅いが、リーク電流を有しない。計算が可能であるＮＥＭＳデバイスが、いくつかの方法で実現され得る。例えば、形成され、プロットされたＮＥＭＳリレーは、シリコンカンチレバー及び基板を含む。電圧が印加される場合に、静電力は、カンチレバーを基板に向かって撓ませる。動作可能なカンチレバーが、図２Ｂで示されるように電圧が印加される時間の間接触し、その復元力に起因して電圧が除去された後に図２Ａで示されるようにその元の位置に戻る。第１の故障モードが、とても硬くなり、接触しない状態であるカンチレバーであり、第２の故障モードが、とても軟らかくなり、ファンデルワールス力又は他の接着力に起因して基板上に配置される誘電体層から離れることができないカンチレバーである。従って、デバイスが機能するために、静電力は、復元力より大きくならなければならず、復元力は、図６−図８に示される接着力より大きくならなければならない。
図６は、第１の位置（例えば、論理レベル０）から第２の位置（例えば、論理レベル１）までスイッチングするＮＥＭＳデバイスを示す。デバイス６００は、ソース領域６１０を備え、ソース領域６１０は、カンチレバー６１２、ドレイン領域６２０、及びゲート領域６３０を有する。静電力及び接着力６４２が、ばね復元力６４４より大きい場合、静電力６４０を加えることにより、カンチレバー６１２を、カンチレバーの自由端がドレイン領域６２０に接触している状態で、ドレイン領域６２０に向かって撓ませる。デバイスは、静電力及び接着力６４２がばね復元力６４４より大きい場合、第１の位置６５０（例えば、論理レベル０）から図６で破線を有する第２の位置６５２（例えば、論理レベル１）までスイッチングする。
図７は、第２の位置（例えば、論理レベル１）から第１の位置（例えば、論理レベル０）までスイッチングするＮＥＭＳデバイスを示す。デバイス７００は、ソース領域７１０を備え、ソース領域７１０は、カンチレバー７１２、ドレイン領域７２０、及びゲート領域７３０を有する。ばね復元力７４４が接着力７４２より大きい場合、静電力が存在しないので、カンチレバー７１２の自由端がドレイン領域７２０から離れて、カンチレバーは復元される。デバイスは、ばね復元力７４４が接着力７４２より大きい場合、図７において破線を有する第２の位置７５２（例えば、論理レベル１）から第１の位置７５０（例えば、論理レベル０）までスイッチングする。
通常、数マイクロメータを下回り数百ナノメートルまでのカンチレバー長をもってＮＥＭＳリレーが構築される。マイクロスケールにおいて、複数のリレーは、１ボルト近くで動作し得るが、ナノスケールにおいては、接着力及び復元力が増大し、これにより、動作電圧は約何十倍も高くなる。複数の固有の接着力が、電流ＭＯＳトランジスタと同等の寸法の複数のナノリレーの低電圧動作に対する主な制約である。
本発明の設計の複数の実施形態は、デバイスにおける磁性材料の少なくとも２つの長く薄い板を含み、接着力を部分的にオフセットし、デバイスの複数の寸法の範囲に対して更なる柔軟性とギャップにおける複数のばらつきに対するより良い公差を有する。
図８は、本発明の１つの実施形態に従った、第１の位置（例えば、論理レベル０）から第２の位置（例えば、論理レベル１）までスイッチングする複数のナノ磁石を有するＮＥＭＳデバイスを示す。デバイス８００は、ソース領域８１０を備え、ソース領域８１０は、カンチレバー８１２、ドレイン領域８２０、及びゲート領域８３０を有する。カンチレバーは、図８において破線で示される磁性材料８６２を含み、ゲートも、図８において破線で示される磁性材料８６０を含む。静電力及び接着力８４２が、ばね復元力８４４及び磁力８４６より大きい場合、静電力８４０を加えることにより、カンチレバー８１２を、カンチレバーの自由端がドレイン領域８２０に接触している状態で、ドレイン領域８２０に向かって撓ませる。デバイスは、静電力及び接着力８４２がばね復元力８４４及び磁力８４６より大きい場合、第１の位置８５０（例えば、論理レベル０）から図８で破線を有する第２の位置８５２（例えば、論理レベル１）までスイッチングする。
図９は、本発明の１つの実施形態に従った、第２の位置（例えば、論理レベル１）から第１の位置（例えば、論理レベル０）までスイッチングする複数のナノ磁石を有するＮＥＭＳデバイスを示す。デバイス９００は、ソース領域９１０を備え、ソース領域９１０は、カンチレバー９１２、ドレイン領域９２０、及びゲート領域９３０を有する。カンチレバーは、図９において破線で示される磁性材料９６２を含み、ゲートも、図９において破線で示される磁性材料９６０を含む。ばね復元力９４４及び磁力９４６が接着力９４２より大きい場合、静電力が存在しないので、カンチレバー９１２の自由端がドレイン領域９２０から離れて、カンチレバーは復元される。デバイスは、ばね復元力９４４及び磁力が接着力９４２より大きい場合、図９において破線を有する第２の位置９５２（例えば、論理レベル１）から第１の位置９５０（例えば、論理レベル０）までスイッチングする。
磁性材料の位置、長さ、厚さ、及び型は、図８及び図９の複数の例と比較して変更され得、接着力を部分的にオフセットし、デバイスの複数の寸法の範囲に対して更なる柔軟性及びギャップにおける複数のばらつきに対するより良い公差を有する。複数のナノ磁石は、外部の磁場とこれらの長さ方向に沿って分極され得、その後、複数のナノ磁石は、これらのサイズ及び形状に起因して同一の方向に磁化される状態を維持する。複数のナノ磁石が、単一ドメインであることはサイズによって確実にされ、このことは、複数のナノ磁石が複数のドメインウォールの典型的なサイズより小さい（例えば、約１００ｎｍである）場合に、これらの形状に関わらず一般的にあてはまる。細長い形状は、単軸の形状異方性をもたらし、複数の磁石は、これらの磁化性を異方性の容易な方向に位置合わせすることにより、これらのエネルギーを最小化する。実際は、異方性は複数の単一磁気ドメインを優先するので、複数の細長いナノ構造が、最大約５００ｎｍの長さの単一ドメインである。この約５００ｎｍ又は５００ｎｍ未満の長さの範囲は、対象の動作ナノリレー長と一致する。複数のナノ磁石の保磁場は十分大きいので、複数のナノ磁石が互いに近位であり、複数のナノ磁石の厚さ及び硬さを変化させることにより制御され得る場合に、複数のナノ磁石が複数の磁化性をスイッチしないことを確実にする。複数の金属表面間の接着はファンデルワールス力の３０倍かそれより強いので、複数のナノ磁石が互いに約１ｎｍよりも近くないことが望ましい。
図１０Ａから図１０Ｊは、本発明の１つの実施形態に従った複数のナノ磁石をもつＮＥＭＳデバイスを製造するための処理工程をもつ方法を示す。図１０Ａは、少なくとも１つの非磁性金属層１００４（例えば、Ｔａ、Ｒｕ）が、シリコン基板１００２上に形成（例えば、スパッタ）されている処理工程を示す。少なくとも１つの非磁性金属層は、次に成長させられ、スパッタされる磁性層のための結晶化テンプレート（例えば、向き）を提供し得る。この非磁性層は、次に成長させられ、スパッタされる磁性層及びシリコン基板からの拡散も阻止し得る。図１０Ｂは、強磁性体金属層１００６（例えば、Ｃｏ）が、少なくとも１つの非磁性金属層１００４上に形成（例えば、スパッタ）されている処理工程を示す。
図１０Ｃは、誘電体層１００８（例えば、Ｔａ、Ｒｕ）が、強磁性体層１００６上に形成（例えば、スパッタ）されている処理工程を示す。図１０Ｄは、誘電体層１０１０（例えば、犠牲酸化）が、誘電体層１００８上に堆積されている処理工程を示す。図１０Ｅは、強磁性体金属層１０１２（例えば、Ｔａ、Ｒｕ）が、誘電体層１０１０上に形成（例えば、スパッタ）されている処理工程を示す。
図１０Ｆは、ポリシリコン層１０１４（又は半導体又は金属製層）が、強磁性体層１０１２上に堆積されている処理工程を示す。図１０Ｇは、フォトレジスト層１０１６が、ポリシリコン層１０１４上に形成され、リソグラフィを施し、次にフォトレジストの複数の露出領域を現像し除去する複数の処理工程を示す。図１０Ｈは、ポリシリコン層１０１４及び強磁性体金属層１０１２を含む、エッチングされているフォトレジストによりマスクされない複数の領域を反応性イオンエッチング（ＲＩＥ）する処理工程を示す。図１０Ｉは、エッチングされている誘電体層１０１０の露出領域をウェットエッチングする処理工程を示す。カンチレバー１０２０が、ＲＩＥ及び複数のウェットエッチング工程に基づき形成される。図１０Ｊは、フォトレジストが除去され、ナノ磁石１００６及び１０１２を含むＮＥＭデバイス１０３０を形成する処理工程を示す。
図１１は、本発明の一実施形態に従った電子システム１１００のブロック図を示す。電子システム１１００は、例えば、携帯システム、コンピュータシステム、処理制御システム、又はプロセッサ及び関連メモリを利用する任意の他のシステムに対応し得る。電子システム１１００は、（プロセッサ１１０４及びコントロールユニット１１０６を有する）マイクロプロセッサ１１０２、メモリデバイス１１０８、及び入出力デバイス１１１０を含んでもよい（電子システム１１００は、様々な実施形態において複数のプロセッサ、複数のコントロールユニット、複数のメモリデバイスユニット及び／又は複数の入出力デバイスを有してもよいことを理解されたい）。１つの実施形態において、電子システム１１００は、プロセッサ１１０４、並びにプロセッサ１１０４、メモリデバイス１１０８、及び入出力デバイス９１０間の他の処理によりデータに対して実行される工程を画定する命令のセットを有する。コントロールユニット１１０６は、複数の命令がメモリデバイス１１０８から読み出され、実行されるようにさせる工程のセットを巡回することにより、プロセッサ１１０４、メモリデバイス１１０８、及び入出力デバイス１１１０の複数の工程を調整する。本明細書に記載されているように、メモリデバイス１１０８は、複数のＮＥＭＳデバイス（例えば、複数のＮＥＭＳリレー）を含み得る。一実施形態において、図１１で描かれるように、メモリデバイス１１０８は、マイクロプロセッサ１０２に埋め込まれている。
図１２は、本発明の１つの実施例に従ったコンピューティングデバイス１２００を示す。コンピューティングデバイス１２００は、ボード１２０２を収容する。ボード１２０２は、これらに限定されるものではないが、プロセッサ１２０４及び少なくとも１つの通信チップ１２０６を含め、多数の構成部品を含んでもよい。プロセッサ１２０４は、ボード１２０２に物理的及び電気的に連結される。いくつかの実施例において、少なくとも１つの通信チップ１２０６もまた、ボード１２０２に対して物理的及び電気的に連結される。更なる複数の実施例において、通信チップ１２０６はプロセッサ１２０４の一部である。
その複数の用途に応じて、コンピューティングデバイス１２００は、ボード１２０２に物理的及び電気的に連結されてもよいし、あるいは連結されなくてもよい他の複数の構成部品を含んでもよい。これら他の複数の構成部品としては、これらに限定されるものではないが、揮発性メモリ（例えばＤＲＡＭ）、不揮発性メモリ（例えばＲＯＭ）、フラッシュメモリ、グラフィックスプロセッサ、デジタル信号プロセッサ、暗号プロセッサ、チップセット、アンテナ、ディスプレイ、タッチスクリーンディスプレイ、タッチスクリーンコントローラ、電池、オーディオコーデック、映像コーデック、出力増幅器、全地球測位システム（ＧＰＳ）デバイス、コンパス、加速度計、ジャイロスコープ、スピーカ、カメラ、及び（ハードディスクドライブ、コンパクトディスク（ＣＤ）、デジタル多用途ディスク（ＤＶＤ）等の）大容量ストレージデバイスを含む。
通信チップ１２０６によって、コンピューティングデバイス１２００へのデータ転送及びコンピューティングデバイス１２００からのデータ転送に対して無線通信が可能となる。 "無線"という用語及びその派生語は、変調された電磁放射を使用して、非固体の媒体を介してデータを通信し得る回路、デバイス、システム、方法、技術、通信チャネル等を記載するために使用されてよい。当該用語は、複数の関連付けられるデバイスが、いかなる有線も含まないことを暗示するものではないが、いくつかの実施形態においては、含まないこともある。通信チップ１２０６は、これらに限定されるものではないが、Ｗｉ−Ｆｉ（ＩＥＥＥ ８０２．１１系統）、ＷｉＭＡＸ（ＩＥＥＥ ８０２．１６系統）、ＩＥＥＥ ８０２．２０、ロング・ターム・エボリューション（ＬＴＥ）、Ｅｖ−ＤＯ、ＨＳＰＡ＋、ＨＳＤＰＡ＋、ＨＳＵＰＡ＋、ＥＤＧＥ、ＧＳＭ（登録商標）、ＧＰＲＳ、ＣＤＭＡ、ＴＤＭＡ、ＤＥＣＴ、ブルートゥース（登録商標）、それらの派生物、並びに、３Ｇ、４Ｇ、５Ｇ及びそれ以上に指定される任意の他の無線プロトコルを含む多数の無線規格又は無線プロトコルの任意のものを実装してもよい。コンピューティングデバイス１２００は、複数の通信チップ１２０６を含んでもよい。例えば、第１の通信チップ１２０６は、Ｗｉ‐Ｆｉ及びブルートゥース（登録商標）等の短距離の無線通信専用であってよく、第２の通信チップ１２０６は、ＧＰＳ、ＥＤＧＥ、ＧＰＲＳ、ＣＤＭＡ、ＷｉＭＡＸ、ＬＴＥ、Ｅｖ−ＤＯ及びその他のような長距離の無線通信専用であってよい。
コンピューティングデバイス１２００のプロセッサ１２０４は、プロセッサ１２０４内にパッケージ化された集積回路ダイ１２１０を含む。本発明のいくつかの実施例において、プロセッサの集積回路ダイは、本発明の複数の実施例に従って構築されたスピン注入メモリのような、１又は複数のデバイス１２１２を含む。 "プロセッサ"という用語は、レジスタ及び／又はメモリからの電子データを処理して、この電子データを、レジスタ及び／又はメモリに格納され得る他の電子データに変換する、任意のデバイス又はデバイスの一部分のことを指してよい。
通信チップ１２０６もまた、通信チップ１２０６内にパッケージ化された集積回路ダイ１２２０を含む。本発明の別の実施例に従うと、通信チップの集積回路ダイは、本発明の複数の実施例に従って構築されたＮＥＭＳデバイスのような、１又は複数のデバイス１２２１を含む。
更なる複数の実施例において、コンピューティングデバイス１２００内に収容される別の構成部品は、本発明の複数の実施例に従って構築されたＮＥＭＳデバイスのような、１又は複数のデバイスを含む集積回路ダイを含んでよい。
様々な実施例においてコンピューティングデバイス１２００は、ラップトップ、ネットブック、ノートブック、ウルトラブック、スマートフォン、タブレット、携帯情報端末（ＰＤＡ）、ウルトラモバイルＰＣ、携帯電話、デスクトップコンピュータ、サーバ、プリンタ、スキャナ、モニタ、セットトップボックス、エンタテインメントコントロールユニット、デジタルカメラ、携帯音楽プレーヤ、又はデジタルビデオレコーダであってもよい。更なる複数の実施例において、コンピューティングデバイス１２００は、データを処理する任意の他の電子デバイスであってよい。
従って、本発明の１又は複数の実施形態は、動作電圧を増大させ、カンチレバーの寸法とカンチレバーのと基板との間のギャップとの制御を改善させる複数のナノ磁石を有するＮＥＭＳデバイスに一般的に関する。
一実施形態において、ナノエレクトロメカニカル（ＮＥＭＳ）デバイスは、基板層、基板層の上に配置される第１磁性層、第１磁性層の上に配置される第１誘電体層、第１誘電体層の上に配置される第２誘電体層、及び第２誘電体層の上に配置されるカンチレバーを備える。カンチレバーは、電圧がカンチレバーに印加される場合に、基板層に向かって第１の位置から第２の位置まで撓む。
１つの実施形態において、カンチレバーは、第２磁性層及び第２磁性層の上に配置されるポリシリコン層を有する。第１磁性層及び第２磁性層は、コバルト（Ｃｏ）を含んでもよい。
１つの実施形態において、第１及び第２磁性層は、接着場に対抗して作用する磁場を生成し、ＮＥＭＳデバイスの動作電圧をより低くする。
１つの実施形態において、第１及び第２磁性層は、接着場に対抗して作用する磁場を生成し、カンチレバーの長さ及び厚さに対する複数のサイズ範囲を増大させ、カンチレバーと第１誘電体層との間で許容できる複数のギャップの範囲を増大させる。
１つの実施形態において、第２の位置にある間のカンチレバーは、カンチレバーが第１誘電体層と接し続けるための力を加える接着場をもつ第１誘電体層と接する。カンチレバーは、電圧がカンチレバーから除去される場合に、第２の位置から、第１誘電体層と接しない第１の位置まで復元される。
１つの実施形態において、ＮＥＭＳデバイスは、基板の上に配置される非磁性層を更に備える。
１つの実施形態において、ナノエレクトロメカニカル（ＮＥＭＳ）デバイスは、基板、基板の上に配置され、又は中に形成されるソース領域、基板の上に配置され、又は中に形成されるドレイン領域、及び基板の上に配置され、又は中に形成されるゲート領域を備える。ゲート領域は、第１磁性層を含む。ソース領域は、電圧がゲート領域に印加される場合に、カンチレバーを第１の位置からドレイン領域に接する第２の位置まで撓ませる第２磁性層を有するカンチレバーを含む。
１つの実施形態において、ＮＥＭＳデバイスは、第１及び第２位置の間をスイッチングするためのリレーである。
１つの実施形態において、第１及び第２磁性層は、接着場に対抗して作用する磁場を生成し、ＮＥＭＳデバイスの動作電圧をより低くする。第１磁性層及び第２磁性層は、コバルト（Ｃｏ）を含む。
１つの実施形態において、第１及び第２磁性層は、接着場に対抗して作用する磁場を生成し、カンチレバーの長さ及び厚さに対する複数のサイズ範囲、並びにカンチレバーとドレイン領域との間で許容できる複数のギャップの範囲を増大させる。
１つの実施形態において、カンチレバーは、第２の位置にある間ドレイン領域に接触し、カンチレバーがドレイン領域と接し続ける力を加える接着場をもつ自由端を含む。カンチレバーは、電圧がゲート領域から除去される場合に、第２の位置から、ドレイン領域と接しない第１の位置まで復元される。
１つの実施形態において、コンピューティングデバイスは、１又は複数のソフトウェアプログラムの複数の命令を実行するための少なくとも１つのプロセッサと、少なくとも１つのプロセッサに通信可能に連結される少なくとも１つの通信チップとを含む。少なくとも１つのプロセッサ又は少なくとも１つの通信チップは、ソース領域、ドレイン領域、及び第１磁性層を有するゲート領域を含む少なくとも１つのナノエレクトロメカニカル（ＮＥＭＳ）デバイスを更に含む。ソース領域は、電圧がゲート領域に印加される場合に、カンチレバーを第１の位置からドレイン領域に接する第２の位置まで撓ませる第２磁性層を有するカンチレバーを含む。
１つの実施形態において、第１及び第２磁性層は、接着場に対抗して作用する磁場を生成し、ＮＥＭＳデバイスの動作電圧をより低くする。
１つの実施形態において、第１及び第２磁性層は、接着場に対抗して作用する磁場を生成し、カンチレバーの長さ及び厚さに対する複数のサイズ範囲、並びにカンチレバーとドレイン領域との間で許容できる複数のギャップの範囲を増大させる。
１つの実施形態において、カンチレバーは、第２の位置にある間ドレイン領域に接触し、カンチレバーがドレイン領域と接し続ける力を加える接着場をもつ自由端を含む。
１つの実施形態において、カンチレバーは、電圧がゲート領域から除去される場合に、第２の位置から、ドレイン領域と接しない第１の位置まで復元される。
１つの実施形態において、複数のナノ磁石をもつナノエレクトロメカニカル（ＮＥＭＳ）デバイスを製造するための方法は、基板上に少なくとも１つの非磁性金属層を形成する工程と、少なくとも１つの非磁性金属層上に第１強磁性体金属層を形成する工程と、強磁性体層上に第１誘電体層を形成する工程と、第１誘電体層上に第２誘電体層を堆積させる工程と、第２誘電体層上に第２強磁性体金属層を形成する工程と、第２強磁性体層上にポリシリコン層を堆積させる工程と、フォトレジストによりマスクされないポリシリコン層と、第２強磁性体層と、第２誘電体層との複数の領域をエッチングし、電圧がカンチレバーに印加される場合に、基板に向かって第１の位置から第２の位置まで撓むカンチレバーを形成する工程とを含む。
１つの実施形態において、第１及び第２強磁性体層は、接着場に対抗して作用する磁場を生成し、ＮＥＭＳデバイスの動作電圧をより低くする。
１つの実施形態において、第１及び第２強磁性体層は、接着場に対抗して作用する磁場を生成し、カンチレバーの長さ及び厚さに対する複数のサイズ範囲と、カンチレバーと第１誘電体層との間のギャップとを増大させる。
１つの実施形態において、装置は、第１磁性層及び誘電体層を支持するための手段を含む。装置は、第１位置及び第２位置の間をスイッチングするための手段も含む。スイッチングするための手段は、電圧がスイッチングするための手段に印加される場合に、第１の位置から誘電体層に向かって第２の位置まで移動する。
１つの実施形態において、スイッチングするための手段は、第２磁性層及びポリシリコン層を備える。第１及び第２磁性層は、接着場に対抗して作用する磁場を生成し、装置の動作電圧をより低くする。
１つの実施形態において、第１及び第２磁性層は、接着場に対抗して作用する磁場を生成し、スイッチングするための手段の長さ及び厚さに対する複数のサイズ範囲を増大させ、スイッチングするための手段と誘電体層との間で許容できる複数のギャップの範囲を増大させる。

Claims (25)

  1. 基板層と、
    前記基板層の上に配置される第１磁性層と、
    前記第１磁性層の上に配置される第１誘電体層と、
    前記第１誘電体層の上に配置される第２誘電体層と、
    前記第２誘電体層の上に配置されるカンチレバーと
    を備え、
    前記カンチレバーは、電圧が前記カンチレバーに印加される場合に、前記基板層に向かって第１の位置から第２の位置まで撓む、
    ナノエレクトロメカニカルデバイス（ＮＥＭＳデバイス）。
  2. 前記カンチレバーは、第２磁性層及び前記第２磁性層の上に配置されるポリシリコン層を含む、請求項１に記載のＮＥＭＳデバイス。
  3. 前記第１磁性層及び前記第２磁性層は、接着場に対抗して作用する磁場を生成し、前記ＮＥＭＳデバイスの動作電圧をより低くする、請求項２に記載のＮＥＭＳデバイス。
  4. 前記第１磁性層及び前記第２磁性層は、接着場に対抗して作用する磁場を生成し、前記カンチレバーの長さ及び厚さに対する複数のサイズ範囲を増大させ、前記カンチレバーと前記第１誘電体層との間で許容できる複数のギャップの範囲を増大させる、請求項２又は３に記載のＮＥＭＳデバイス。
  5. 前記第２の位置にある間の前記カンチレバーは、前記カンチレバーが前記第１誘電体層と接し続けるための力を加える接着場をもつ前記第１誘電体層と接する、請求項３に記載のＮＥＭＳデバイス。
  6. 前記カンチレバーは、前記電圧が前記カンチレバーから除去される場合に、前記第２の位置から、前記第１誘電体層と接しない前記第１の位置まで復元される、請求項５に記載のＮＥＭＳデバイス。
  7. 前記基板上に配置される非磁性層を更に備える請求項１に記載のＮＥＭＳデバイス。
  8. 前記第１磁性層及び前記第２磁性層は、コバルト（Ｃｏ）を含む、請求項２に記載のＮＥＭＳデバイス。
  9. 基板と、
    前記基板上に配置され又は前記基板内に形成されるソース領域と、
    前記基板上に配置され又は前記基板内に形成されるドレイン領域と、
    前記基板上に配置され又は前記基板内に形成され、第１磁性層を有し、前記ソース領域が、電圧がゲート領域に印加される場合に、カンチレバーを第１の位置から前記ドレイン領域に接する第２の位置まで撓ませる第２磁性層を有する前記カンチレバーを含む、前記ゲート領域と
    を備える
    ナノエレクトロメカニカルデバイス（ＮＥＭＳデバイス）。
  10. 前記ＮＥＭＳデバイスは、前記第１の位置と第２の位置との間をスイッチングするためのリレーである、請求項９に記載のＮＥＭＳデバイス。
  11. 前記第１及び第２磁性層は、接着場に対抗して作用する磁場を生成し、前記ＮＥＭＳデバイスの動作電圧をより低くする、請求項９または１０に記載のＮＥＭＳデバイス。
  12. 前記第１及び第２磁性層は、接着場に対抗して作用する磁場を生成し、前記カンチレバーの長さ及び厚さに対する複数のサイズ範囲を増大させ、前記カンチレバーと前記ドレイン領域との間で許容できる複数のギャップの範囲を増大させる、請求項９から１１の何れか一項に記載のＮＥＭＳデバイス。
  13. 前記カンチレバーは、前記第２の位置にある間前記ドレイン領域に接触し、前記カンチレバーが前記ドレイン領域と接し続ける力を加える前記接着場をもつ自由端を含む、請求項１１に記載のＮＥＭＳデバイス。
  14. 前記カンチレバーは、前記電圧が前記ゲート領域から除去される場合に、前記第２の位置から、前記ドレイン領域と接しない前記第１の位置まで復元される、請求項１３に記載のＮＥＭＳデバイス。
  15. 前記第１磁性層及び前記第２磁性層は、コバルト（Ｃｏ）を含む、請求項９に記載のＮＥＭＳデバイス。
  16. １又は複数のソフトウェアプログラムの複数の命令を実行するための少なくとも１つのプロセッサと、
    少なくとも１つのプロセッサに通信可能に連結される少なくとも１つの通信チップとを備え、前記少なくとも１つのプロセッサ又は少なくとも１つの通信チップは、ソース領域、ドレイン領域、及び第１磁性層を有するゲート領域を含む少なくとも１つのナノエレクトロメカニカルデバイス（ＮＥＭＳデバイス）を更に有し、前記ソース領域は、電圧が前記ゲート領域に印加される場合に、カンチレバーを第１の位置から前記ドレイン領域に接する第２の位置まで撓ませる第２磁性層を有する前記カンチレバーを含む、
    コンピューティングデバイス。
  17. 前記第１及び第２磁性層は、接着場に対抗して作用する磁場を生成し、前記ＮＥＭＳデバイスの動作電圧をより低くする、請求項１６に記載のコンピューティングデバイス。
  18. 前記第１及び第２磁性層は、接着場に対抗して作用する磁場を生成し、前記カンチレバーの長さ及び厚さに対する複数のサイズ範囲と、前記カンチレバーと前記ドレイン領域との間で許容できる複数のギャップの範囲とを増大させる、請求項１６に記載のコンピューティングデバイス。
  19. 前記カンチレバーは、前記第２の位置にある間前記ドレイン領域に接触し、前記カンチレバーが前記ドレイン領域と接し続ける力を加える前記接着場をもつ自由端を含む、請求項１７に記載のコンピューティングデバイス。
  20. 前記カンチレバーは、前記電圧が前記ゲート領域から除去される場合に、前記第２の位置から、前記ドレイン領域と接しない前記第１の位置まで復元される、請求項１６に記載のコンピューティングデバイス。
  21. 基板上に少なくとも１つの非磁性金属層を形成する工程と、
    少なくとも１つの非磁性金属層上に第１強磁性体金属層を形成する工程と、
    強磁性体層上に第１誘電体層を形成する工程と、
    第１誘電体層上に第２誘電体層を堆積させる工程と、
    第２誘電体層上に第２強磁性体金属層を形成する工程と、
    前記第２強磁性体金属層上にポリシリコン層を堆積させる工程と、
    フォトレジストによりマスクされない前記ポリシリコン層と、前記第２強磁性体金属層と、前記第２誘電体層との複数の領域をエッチングし、電圧がカンチレバーに印加される場合に、基板に向かって第１の位置から第２の位置まで撓む前記カンチレバーを形成する工程と
    を備える
    複数のナノ磁石をもつナノエレクトロメカニカルデバイス（ＮＥＭＳデバイス）を製造するための方法。
  22. 前記第１強磁性体金属層及び前記第２強磁性体金属層は、接着場に対抗して作用する磁場を生成し、前記ＮＥＭＳデバイスの動作電圧をより低くする、請求項２１に記載の方法。
  23. 前記第１強磁性体金属層及び前記第２強磁性体金属層は、接着場に対抗して作用する磁場を生成し、前記カンチレバーの長さ及び厚さに対する複数のサイズ範囲と、前記カンチレバーと前記第１誘電体層との間のギャップとを増大させる、請求項２１に記載の方法。
  24. 第１磁性層及び誘電体層を支持するための手段と、
    第１位置及び第２位置の間をスイッチングするための手段であって、電圧がスイッチングするための前記手段に印加される場合に、第１の位置から誘電体層に対して第２の位置まで移動する、スイッチングするための手段と
    を備える
    装置。
  25. 前記スイッチングするための手段は、第２磁性層及びポリシリコン層を備え、前記第１及び第２磁性層は、接着場に対抗して作用する磁場を生成し、装置の動作電圧をより低くし、スイッチングするための前記手段の長さ及び厚さに対する複数のサイズ範囲を増大させ、スイッチングするための前記手段と前記誘電体層との間で許容できる複数のギャップの範囲を増大させる、請求項２４に記載の装置。
JP2016568434A 2014-06-27 2014-06-27 スティクション補償のための磁気ナノメカニカルデバイス Expired - Fee Related JP6440039B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2014/044594 WO2015199721A1 (en) 2014-06-27 2014-06-27 Magnetic nanomechanical devices for stiction compensation

Publications (2)

Publication Number Publication Date
JP2017523558A true JP2017523558A (ja) 2017-08-17
JP6440039B2 JP6440039B2 (ja) 2018-12-19

Family

ID=54938631

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016568434A Expired - Fee Related JP6440039B2 (ja) 2014-06-27 2014-06-27 スティクション補償のための磁気ナノメカニカルデバイス

Country Status (7)

Country Link
US (1) US9926193B2 (ja)
EP (1) EP3160897A4 (ja)
JP (1) JP6440039B2 (ja)
KR (1) KR102236803B1 (ja)
CN (1) CN106573770B (ja)
TW (1) TWI564240B (ja)
WO (1) WO2015199721A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10825628B2 (en) * 2017-07-17 2020-11-03 Analog Devices Global Unlimited Company Electromagnetically actuated microelectromechanical switch
FR3076291B1 (fr) * 2017-12-28 2021-07-16 Thales Sa Commutateur mems-rf comportant des elements incluant un materiau ferromagnetique
CN109941956B (zh) * 2019-02-25 2021-11-12 潍坊歌尔微电子有限公司 Mems传感器及电子设备
CN118783218B (zh) * 2024-06-13 2025-08-22 湖北九峰山实验室 利用压电效应提供驱动电压的moscap调制器系统

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11297931A (ja) * 1998-04-08 1999-10-29 Nippon Telegr & Teleph Corp <Ntt> 半導体装置及びその製造方法
US6127744A (en) * 1998-11-23 2000-10-03 Raytheon Company Method and apparatus for an improved micro-electrical mechanical switch
JP2006179252A (ja) * 2004-12-21 2006-07-06 Fujitsu Component Ltd スイッチデバイス
US20070209437A1 (en) * 2005-10-18 2007-09-13 Seagate Technology Llc Magnetic MEMS device

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5278368A (en) 1991-06-24 1994-01-11 Matsushita Elec. Works, Ltd Electrostatic relay
US6124650A (en) 1999-10-15 2000-09-26 Lucent Technologies Inc. Non-volatile MEMS micro-relays using magnetic actuators
US6535318B1 (en) * 1999-11-12 2003-03-18 Jds Uniphase Corporation Integrated optoelectronic devices having pop-up mirrors therein and methods of forming and operating same
EP1892739A1 (en) * 2006-08-25 2008-02-27 Siemens Aktiengesellschaft An electromagnetic drive unit and an electromechanical switching device
US8586961B2 (en) * 2008-05-09 2013-11-19 The Board Of Trustees Of The University Of Illinois Resistive changing device
US8174342B2 (en) * 2009-01-05 2012-05-08 Stmicroelectronics Nv Microelectromechanical system
US8513042B2 (en) * 2009-06-29 2013-08-20 Freescale Semiconductor, Inc. Method of forming an electromechanical transducer device
US8354899B2 (en) * 2009-09-23 2013-01-15 General Electric Company Switch structure and method
US8865497B2 (en) * 2010-06-25 2014-10-21 International Business Machines Corporation Planar cavity MEMS and related structures, methods of manufacture and design structures
CN102906846B (zh) * 2010-06-29 2015-08-12 国际商业机器公司 机电开关装置及其操作方法
US9257250B2 (en) * 2012-11-28 2016-02-09 Stmicroelectronics, S.R.L. Magnetic relay device made using MEMS or NEMS technology
JP2015123511A (ja) * 2013-12-25 2015-07-06 ソニー株式会社 電子デバイス、ヒューズ及び電子機器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11297931A (ja) * 1998-04-08 1999-10-29 Nippon Telegr & Teleph Corp <Ntt> 半導体装置及びその製造方法
US6127744A (en) * 1998-11-23 2000-10-03 Raytheon Company Method and apparatus for an improved micro-electrical mechanical switch
JP2006179252A (ja) * 2004-12-21 2006-07-06 Fujitsu Component Ltd スイッチデバイス
US20070209437A1 (en) * 2005-10-18 2007-09-13 Seagate Technology Llc Magnetic MEMS device

Also Published As

Publication number Publication date
KR102236803B1 (ko) 2021-04-06
JP6440039B2 (ja) 2018-12-19
EP3160897A1 (en) 2017-05-03
US9926193B2 (en) 2018-03-27
CN106573770A (zh) 2017-04-19
TW201605716A (zh) 2016-02-16
WO2015199721A1 (en) 2015-12-30
US20170158501A1 (en) 2017-06-08
TWI564240B (zh) 2017-01-01
EP3160897A4 (en) 2018-01-24
CN106573770B (zh) 2019-08-06
KR20170026346A (ko) 2017-03-08

Similar Documents

Publication Publication Date Title
US9362074B2 (en) Nanowire-based mechanical switching device
US10651716B2 (en) Magnetic actuators for haptic response
JP6440039B2 (ja) スティクション補償のための磁気ナノメカニカルデバイス
US10312342B2 (en) NEMS devices with series ferroelectric negative capacitor
Pott et al. The shuttle nanoelectromechanical nonvolatile memory
WO2007130919A2 (en) Nano-electro-mechanical memory cells and devices
US20140154851A1 (en) Non-volatile graphene nanomechanical switch
TWI747833B (zh) 自旋轉移力矩記憶體（ｓｔｔｍ），利用揮發性化合物形成元件以形成該記憶體之方法及包括該記憶體之裝置
Jeon et al. Dynamic manipulation of chiral domain wall spacing for advanced spintronic memory and logic devices
TW201724370A (zh) 形成記憶體裝置結構之方法及記憶體裝置結構
JP2008166787A (ja) 磁壁移動を利用した情報保存装置及びその製造方法
CN105393306B (zh) 用于存储器和逻辑单元的磁性元件
WO2015111681A1 (ja) 磁気素子及びスキルミオンメモリ
Mayet et al. Energy reversible switching from amorphous metal based nanoelectromechanical switch
Akarvardar et al. Nanoelectromechanical logic and memory devices
TW201724593A (zh) 階梯式磁穿隧接面裝置，形成階梯式磁穿隧接面裝置之方法，及包括階梯式磁穿隧接面之裝置
TW201621654A (zh) 具有用以感應在磁性層其上應變的介面之自旋轉移力矩記憶體及邏輯裝置
Yoon et al. Device Design Guideline for HfO₂-Based Ferroelectric-Gated Nanoelectromechanical System
Mayet et al. Amorphous metal based nanoelectromechanical switch
Nathanael et al. Mechanical switches
Alipour Kiasara et al. High efficiency nonvolatile D flip-flop
Yaung NEM relay scaling for ultra-low power digital logic
CN107452419B (zh) 使用压印技术来控制磁化状态的方法
Choi Design and scaling of nano-electro-mechanical non-volatile memory (NEMory) cells
Rubin Practical nano-mechanical devices for electronic applications

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170622

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180515

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180813

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181023

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181108

R150 Certificate of patent or registration of utility model

Ref document number: 6440039

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees