JP2017521752A - 性能を最大化し、チップ温度および電力を低減する好ましいコア順序付けのためのアルゴリズム - Google Patents
性能を最大化し、チップ温度および電力を低減する好ましいコア順序付けのためのアルゴリズム Download PDFInfo
- Publication number
- JP2017521752A JP2017521752A JP2016568006A JP2016568006A JP2017521752A JP 2017521752 A JP2017521752 A JP 2017521752A JP 2016568006 A JP2016568006 A JP 2016568006A JP 2016568006 A JP2016568006 A JP 2016568006A JP 2017521752 A JP2017521752 A JP 2017521752A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- computing device
- core
- state
- processor core
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/329—Power saving characterised by the action undertaken by task scheduling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3293—Power saving characterised by the action undertaken by switching to a less power-consuming processor, e.g. sub-CPU
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
- G06F9/5094—Allocation of resources, e.g. of the central processing unit [CPU] where the allocation takes into account power or heat criteria
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate
Abstract
Description
本出願は、その内容全体が参照により本明細書に組み込まれる、2014年5月20日に出願された「Algorithm For Preferred Core Sequencing To Maximize Performance And Reduce Chip Temperature」という名称の米国仮出願第62/000,855号の優先権の利益を主張する。
12 SoC
14 プロセッサ
16 メモリ
18 通信インターフェース
20 ストレージインターフェース
22 通信構成要素
24 ストレージ構成要素
26 アンテナ
28 ネットワークインターフェース
30 ワイヤレスネットワーク
32 ワイヤレス接続
40 インターネット
44 ワイヤードネットワーク、ワイヤード接続
50 リモートコンピューティングデバイス
200 プロセッサコア
201 プロセッサコア
202 プロセッサコア
203 プロセッサコア
308 第1のDSP 1
310 第2のDSP 2
312 モデム
314 GPU
316 ビデオサブシステム
318 ワイヤレスローカルエリアネットワーク(WLAN)トランシーバ
320 ビデオフロントエンド(VFE)サブシステム
330 ヒートシンク
400a、400b グラフ
402 セクタ
404 セクタ
406 セクタ
408 境界
410 境界
412 境界
500 方法
600 方法
700 方法
800 モバイルデバイス
802 プロセッサ
804 タッチスクリーンコントローラ
806 内部メモリ
808 トランシーバ
810 アンテナ
812 タッチスクリーンパネル
814 スピーカー
816 セルラーネットワークワイヤレスモデムチップ
818 周辺デバイス接続インターフェース
820 ハウジング
822 電源
824 物理ボタン
826 電源ボタン
900 ラップトップコンピュータ
908 アンテナ
911 プロセッサ
912 揮発性メモリ
913 ディスクドライブ
914 フロッピーディスクドライブ
915 コンパクトディスク(CD)ドライブ
916 ワイヤレスデータリンクおよび/またはセルラー電話トランシーバ
917 タッチパッドのタッチ面、タッチパッド
918 キーボード
919 ディスプレイ
1000 サーバ
1001 マルチコアプロセッサアセンブリ
1002 揮発性メモリ
1003 ネットワークアクセスポート
1004 ディスクドライブ
1005 ネットワーク
1006 フロッピーディスクドライブ、コンパクトディスク(CD)またはDVDディスクドライブ
Claims (30)
- コンピューティングデバイス内のマルチコアプロセッサのプロセッサコアを選択するための方法であって、
前記コンピューティングデバイスの状態を決定するステップと、
複数のプロセッサコアの各々の電流漏れを前記複数のプロセッサコアのうちの他のプロセッサコアの電流漏れと比較することによって、複数の電流漏れの比を決定するステップと、
複数の不等式において、前記複数の電流漏れの比を前記コンピューティングデバイスの前記状態に対応する複数の境界値と比較するステップと、
前記複数の不等式のうちの少なくとも2つが真であると決定したことに応答して、少なくとも2つの境界値に関連付けられたプロセッサコアを選択するステップと
を含む方法。 - 前記複数のプロセッサコアの各々の前記電流漏れを前記複数のプロセッサコアのうちの他のプロセッサコアの電流漏れと比較することによって、前記複数の電流漏れの比を決定するステップが、
第1のプロセッサコアの電流漏れを第2のプロセッサコアの電流漏れと比較することによって、第1の電流漏れの比を決定するステップと、
第3のプロセッサコアの電流漏れを前記第2のプロセッサコアの前記電流漏れと比較することによって、第2の電流漏れの比を決定するステップと
を含み、
前記複数の不等式において、前記複数の電流漏れの比を前記コンピューティングデバイスの前記状態に対応する前記複数の境界値と比較するステップが、
第1の不等式において、前記第1の比を前記コンピューティングデバイスの前記状態に対応する第1の境界値と比較するステップと、
第2の不等式において、前記第2の電流漏れの比を前記コンピューティングデバイスの前記状態に対応する第2の境界値と比較するステップと
を含み、
前記複数の不等式のうちの前記少なくとも2つが真であると決定したことに応答して、前記少なくとも2つの境界値に関連付けられた前記プロセッサコアを選択するステップが、前記第1の不等式および前記第2の不等式が真であると決定したことに応答して、前記第1の境界値および前記第2の境界値に関連付けられた好ましいプロセッサコアを選択するステップを含む、
請求項1に記載の方法。 - 各々が前記コンピューティングデバイスの前記状態に関連付けられた複数の境界値と、前記コンピューティングデバイスの前記状態の間に使用するのに好ましいと決定されたプロセッサコアのセットとを記憶するステップと、
前記コンピューティングデバイスの前記状態についての前記複数の境界値をロードするステップと
をさらに含む、請求項1に記載の方法。 - 前記マルチコアプロセッサのストレージデバイスから前記複数のプロセッサコアの前記電流漏れを取り出すステップをさらに含む、請求項1に記載の方法。
- 前記複数の不等式のうちの前記少なくとも2つが真であると決定したことに応答して、前記少なくとも2つの境界値に関連付けられた前記プロセッサコアを選択するステップが、
前記少なくとも2つの境界値に関連付けられたプロセッサコアの複数のセットを取り出すステップと、
前記プロセッサコアの複数のセットの各々を前記プロセッサコアの複数のセット内の他のセットと比較するステップと、
前記プロセッサコアの複数のセット内のプロセッサコアの少なくとも2つのセットに存在する前記プロセッサコアを選択するステップと
を含む、請求項1に記載の方法。 - 前記コンピューティングデバイスの前記状態を決定するステップが、前記コンピューティングデバイスの現在の状態または前記コンピューティングデバイスの予測された状態を選択するステップを含む、請求項1に記載の方法。
- 別のプロセッサコアと組み合わせてタスクを実行するために、前記選択されたプロセッサコアを確保するステップをさらに含む、請求項1に記載の方法。
- プロセッサコアブリングアップシーケンスを作成するステップであって、前記選択されたプロセッサコアが前記プロセッサコアブリングアップシーケンスにおいて次である、ステップをさらに含む、請求項1に記載の方法。
- 前記複数のプロセッサコアの各々の前記電流漏れを前記複数のプロセッサコアのうちの他のプロセッサコアの電流漏れと比較することによって、前記複数の電流漏れの比を決定するステップが、
前記複数の電流漏れの比がIDDqi+1/IDDqi、IDDqi+2/IDDqi、IDDqi+3/IDDqi、IDDqi+4/IDDqi、...IDDqn/IDDqiを含むように、前記複数のプロセッサコアの各々について前記複数の電流漏れの比を静止状態でのデジタル領域における静的な電流漏れ(IDDq)の比として表すステップ
を含む、請求項1に記載の方法。 - コンピューティングデバイスであって、
前記コンピューティングデバイスの状態を決定するステップと、
複数のプロセッサコアの各々の電流漏れを前記複数のプロセッサコアのうちの他のプロセッサコアの電流漏れと比較することによって、複数の電流漏れの比を決定するステップと、
複数の不等式において、前記複数の電流漏れの比を前記コンピューティングデバイスの前記状態に対応する複数の境界値と比較するステップと、
前記複数の不等式のうちの少なくとも2つが真であると決定したことに応答して、少なくとも2つの境界値に関連付けられたプロセッサコアを選択するステップと
を含む動作を実行するためのプロセッサ実行可能命令で構成されたプロセッサ
を備えるコンピューティングデバイス。 - 前記プロセッサが、
前記複数のプロセッサコアの各々の前記電流漏れを前記複数のプロセッサコアのうちの他のプロセッサコアの電流漏れと比較することによって、前記複数の電流漏れの比を決定するステップが、
第1のプロセッサコアの電流漏れを第2のプロセッサコアの電流漏れと比較することによって、第1の電流漏れの比を決定するステップと、
第3のプロセッサコアの電流漏れを前記第2のプロセッサコアの前記電流漏れと比較することによって、第2の電流漏れの比を決定するステップと
を含み、
前記複数の不等式において、前記複数の電流漏れの比を前記コンピューティングデバイスの前記状態に対応する前記複数の境界値と比較するステップが、
第1の不等式において、前記第1の比を前記コンピューティングデバイスの前記状態に対応する第1の境界値と比較するステップと、
第2の不等式において、前記第2の電流漏れの比を前記コンピューティングデバイスの前記状態に対応する第2の境界値と比較するステップと
を含み、
前記複数の不等式のうちの前記少なくとも2つが真であると決定したことに応答して、前記少なくとも2つの境界値に関連付けられた前記プロセッサコアを選択するステップが、前記第1の不等式および前記第2の不等式が真であると決定したことに応答して、前記第1の境界値および前記第2の境界値に関連付けられた好ましいプロセッサコアを選択するステップを含む
ような動作を実行するためのプロセッサ実行可能命令でさらに構成される、請求項10に記載のコンピューティングデバイス。 - 前記プロセッサに通信可能に接続されたメモリをさらに備え、前記プロセッサが、
各々が前記コンピューティングデバイスの前記状態に関連付けられた複数の境界値と、前記コンピューティングデバイスの前記状態の間に使用するのに好ましいと決定されたプロセッサコアのセットとを前記メモリに記憶するステップと、
前記メモリから前記コンピューティングデバイスの前記状態についての前記複数の境界値をロードするステップと、
別のプロセッサコアと組み合わせてタスクを実行するために、前記選択されたプロセッサコアを確保するステップと
をさらに含む動作を実行するためのプロセッサ実行可能命令でさらに構成される、請求項10に記載のコンピューティングデバイス。 - 前記プロセッサに通信可能に接続されたストレージデバイスをさらに備え、前記プロセッサが、前記ストレージデバイスから前記複数のプロセッサコアの前記電流漏れを取り出すステップをさらに含む動作を実行するためのプロセッサ実行可能命令でさらに構成される、請求項10に記載のコンピューティングデバイス。
- 前記プロセッサが、前記複数の不等式のうちの前記少なくとも2つが真であると決定したことに応答して、前記少なくとも2つの境界値に関連付けられた前記プロセッサコアを選択するステップが、
前記少なくとも2つの境界値に関連付けられたプロセッサコアの複数のセットを取り出すステップと、
前記プロセッサコアの複数のセットの各々を前記プロセッサコアの複数のセット内の他のセットと比較するステップと、
前記プロセッサコアの複数のセット内のプロセッサコアの少なくとも2つのセットに存在する前記プロセッサコアを選択するステップと
を含むような動作を実行するためのプロセッサ実行可能命令でさらに構成される、請求項10に記載のコンピューティングデバイス。 - 前記プロセッサが、前記コンピューティングデバイスの前記状態を決定するステップが、前記コンピューティングデバイスの現在の状態または前記コンピューティングデバイスの予測された状態を選択するステップを含むような動作を実行するためのプロセッサ実行可能命令でさらに構成される、請求項10に記載のコンピューティングデバイス。
- 前記プロセッサが、プロセッサコアブリングアップシーケンスを作成するステップであって、前記選択されたプロセッサコアが前記プロセッサコアブリングアップシーケンスにおいて次である、ステップをさらに含む動作を実行するためのプロセッサ実行可能命令でさらに構成される、請求項10に記載のコンピューティングデバイス。
- コンピューティングデバイスの状態を決定するステップと、
複数のプロセッサコアの各々の電流漏れを前記複数のプロセッサコアのうちの他のプロセッサコアの電流漏れと比較することによって、複数の電流漏れの比を決定するステップと、
複数の不等式において、前記複数の電流漏れの比を前記コンピューティングデバイスの前記状態に対応する複数の境界値と比較するステップと、
前記複数の不等式のうちの少なくとも2つが真であると決定したことに応答して、少なくとも2つの境界値に関連付けられたプロセッサコアを選択するステップと
を含む動作をプロセッサに実行させるためのプロセッサ実行可能ソフトウェア命令を記憶したプロセッサ可読記憶媒体。 - 前記記憶されたプロセッサ実行可能ソフトウェア命令が、
前記複数のプロセッサコアの各々の前記電流漏れを前記複数のプロセッサコアのうちの他のプロセッサコアの電流漏れと比較することによって、前記複数の電流漏れの比を決定するステップが、
第1のプロセッサコアの電流漏れを第2のプロセッサコアの電流漏れと比較することによって、第1の電流漏れの比を決定するステップと、
第3のプロセッサコアの電流漏れを前記第2のプロセッサコアの前記電流漏れと比較することによって、第2の電流漏れの比を決定するステップと
を含み、
前記複数の不等式において、前記複数の電流漏れの比を前記コンピューティングデバイスの前記状態に対応する前記複数の境界値と比較するステップが、
第1の不等式において、前記第1の比を前記コンピューティングデバイスの前記状態に対応する第1の境界値と比較するステップと、
第2の不等式において、前記第2の電流漏れの比を前記コンピューティングデバイスの前記状態に対応する第2の境界値と比較するステップと
を含み、
前記複数の不等式のうちの前記少なくとも2つが真であると決定したことに応答して、前記少なくとも2つの境界値に関連付けられた前記プロセッサコアを選択するステップが、前記第1の不等式および前記第2の不等式が真であると決定したことに応答して、前記第1の境界値および前記第2の境界値に関連付けられた好ましいプロセッサコアを選択するステップを含む
ような動作を前記プロセッサに実行させるように構成される、請求項17に記載のプロセッサ可読記憶媒体。 - 前記記憶されたプロセッサ実行可能ソフトウェア命令が、
各々が前記コンピューティングデバイスの前記状態に関連付けられた複数の境界値と、前記コンピューティングデバイスの前記状態の間に使用するのに好ましいと決定されたプロセッサコアのセットとを記憶するステップと、
前記コンピューティングデバイスの前記状態についての前記複数の境界値をロードするステップと、
別のプロセッサコアと組み合わせてタスクを実行するために、前記選択されたプロセッサコアを確保するステップと
をさらに含む動作を前記プロセッサに実行させるように構成される、請求項17に記載のプロセッサ可読記憶媒体。 - 前記記憶されたプロセッサ実行可能ソフトウェア命令が、マルチコアプロセッサのストレージデバイスから前記複数のプロセッサコアの前記電流漏れを取り出すステップをさらに含む動作を前記プロセッサに実行させるように構成される、請求項17に記載のプロセッサ可読記憶媒体。
- 前記記憶されたプロセッサ実行可能ソフトウェア命令が、前記複数の不等式のうちの前記少なくとも2つが真であると決定したことに応答して、前記少なくとも2つの境界値に関連付けられた前記プロセッサコアを選択するステップが、
前記少なくとも2つの境界値に関連付けられたプロセッサコアの複数のセットを取り出すステップと、
前記プロセッサコアの複数のセットの各々を前記プロセッサコアの複数のセット内の他のセットと比較するステップと、
前記プロセッサコアの複数のセット内のプロセッサコアの少なくとも2つのセットに存在する前記プロセッサコアを選択するステップと
を含むような動作を前記プロセッサに実行させるように構成される、請求項17に記載のプロセッサ可読記憶媒体。 - 前記記憶されたプロセッサ実行可能ソフトウェア命令が、前記コンピューティングデバイスの前記状態を決定するステップが、前記コンピューティングデバイスの現在の状態または前記コンピューティングデバイスの予測された状態を選択するステップを含むような動作を前記プロセッサに実行させるように構成される、請求項17に記載のプロセッサ可読記憶媒体。
- 前記記憶されたプロセッサ実行可能ソフトウェア命令が、プロセッサコアブリングアップシーケンスを作成するステップであって、前記選択されたプロセッサコアが前記プロセッサコアブリングアップシーケンスにおいて次である、ステップをさらに含む動作を前記プロセッサに実行させるように構成される、請求項17に記載のプロセッサ可読記憶媒体。
- コンピューティングデバイスであって、
前記コンピューティングデバイスの状態を決定するための手段と、
複数のプロセッサコアの各々の電流漏れを前記複数のプロセッサコアのうちの他のプロセッサコアの電流漏れと比較することによって、複数の電流漏れの比を決定するための手段と、
複数の不等式において、前記複数の電流漏れの比を前記コンピューティングデバイスの前記状態に対応する複数の境界値と比較するための手段と、
前記複数の不等式のうちの少なくとも2つが真であると決定したことに応答して、少なくとも2つの境界値に関連付けられたプロセッサコアを選択するための手段と
を備えるコンピューティングデバイス。 - 前記複数のプロセッサコアの各々の前記電流漏れを前記複数のプロセッサコアのうちの他のプロセッサコアの電流漏れと比較することによって、前記複数の電流漏れの比を決定するための手段が、
第1のプロセッサコアの電流漏れを第2のプロセッサコアの電流漏れと比較することによって、第1の電流漏れの比を決定するための手段と、
第3のプロセッサコアの電流漏れを前記第2のプロセッサコアの前記電流漏れと比較することによって、第2の電流漏れの比を決定するための手段と
を備え、
前記複数の不等式において、前記複数の電流漏れの比を前記コンピューティングデバイスの前記状態に対応する前記複数の境界値と比較するための手段が、
第1の不等式において、前記第1の比を前記コンピューティングデバイスの前記状態に対応する第1の境界値と比較するための手段と、
第2の不等式において、前記第2の電流漏れの比を前記コンピューティングデバイスの前記状態に対応する第2の境界値と比較するための手段と
を備え、
前記複数の不等式のうちの前記少なくとも2つが真であると決定したことに応答して、前記少なくとも2つの境界値に関連付けられた前記プロセッサコアを選択するための手段が、前記第1の不等式および前記第2の不等式が真であると決定したことに応答して、前記第1の境界値および前記第2の境界値に関連付けられた好ましいプロセッサコアを選択するための手段を備える、
請求項24に記載のコンピューティングデバイス。 - 各々が前記コンピューティングデバイスの前記状態に関連付けられた複数の境界値と、前記コンピューティングデバイスの前記状態の間に使用するのに好ましいと決定されたプロセッサコアのセットとを記憶するための手段と、
前記コンピューティングデバイスの前記状態についての前記複数の境界値をロードするための手段と、
別のプロセッサコアと組み合わせてタスクを実行するために、前記選択されたプロセッサコアを確保するための手段と
をさらに備える、請求項24に記載のコンピューティングデバイス。 - マルチコアプロセッサのストレージデバイスから前記複数のプロセッサコアの前記電流漏れを取り出すための手段をさらに備える、請求項24に記載のコンピューティングデバイス。
- 前記複数の不等式のうちの前記少なくとも2つが真であると決定したことに応答して、前記少なくとも2つの境界値に関連付けられた前記プロセッサコアを選択するための手段が、
前記少なくとも2つの境界値に関連付けられたプロセッサコアの複数のセットを取り出すための手段と、
前記プロセッサコアの複数のセットの各々を前記プロセッサコアの複数のセット内の他のセットと比較するための手段と、
前記プロセッサコアの複数のセット内のプロセッサコアの少なくとも2つのセットに存在する前記プロセッサコアを選択するための手段と
を備える、請求項24に記載のコンピューティングデバイス。 - 前記コンピューティングデバイスの前記状態を決定するための手段が、前記コンピューティングデバイスの現在の状態または前記コンピューティングデバイスの予測された状態を選択するための手段を備える、請求項24に記載のコンピューティングデバイス。
- プロセッサコアブリングアップシーケンスを作成するための手段であって、前記選択されたプロセッサコアが前記プロセッサコアブリングアップシーケンスにおいて次である、手段をさらに備える、請求項24に記載のコンピューティングデバイス。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201462000855P | 2014-05-20 | 2014-05-20 | |
US62/000,855 | 2014-05-20 | ||
US14/319,393 US9557797B2 (en) | 2014-05-20 | 2014-06-30 | Algorithm for preferred core sequencing to maximize performance and reduce chip temperature and power |
US14/319,393 | 2014-06-30 | ||
PCT/US2015/029983 WO2015179147A1 (en) | 2014-05-20 | 2015-05-08 | Algorithm for preferred core sequencing to maximize performance and reduce chip temperature and power |
Publications (2)
Publication Number | Publication Date |
---|---|
JP6162350B1 JP6162350B1 (ja) | 2017-07-12 |
JP2017521752A true JP2017521752A (ja) | 2017-08-03 |
Family
ID=53267624
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016568006A Expired - Fee Related JP6162350B1 (ja) | 2014-05-20 | 2015-05-08 | 性能を最大化し、チップ温度および電力を低減する好ましいコア順序付けのためのアルゴリズム |
Country Status (6)
Country | Link |
---|---|
US (1) | US9557797B2 (ja) |
EP (1) | EP3146409A1 (ja) |
JP (1) | JP6162350B1 (ja) |
KR (1) | KR101813441B1 (ja) |
CN (1) | CN106462465A (ja) |
WO (1) | WO2015179147A1 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20160117199A1 (en) * | 2014-10-28 | 2016-04-28 | Samsung Electronics Co., Ltd. | Computing system with thermal mechanism and method of operation thereof |
US10528443B2 (en) * | 2015-01-30 | 2020-01-07 | Samsung Electronics Co., Ltd. | Validation of multiprocessor hardware component |
US20170160782A1 (en) * | 2015-12-07 | 2017-06-08 | Mediatek Inc. | Share power source mechanism in a multicore processor system |
US10013392B2 (en) | 2016-01-26 | 2018-07-03 | Intel Corporation | Providing access from outside a multicore processor SoC to individually configure voltages |
CN106227604A (zh) * | 2016-07-27 | 2016-12-14 | 李媛媛 | 芯片中温度降低方法及系统 |
WO2018018448A1 (zh) * | 2016-07-27 | 2018-02-01 | 李媛媛 | 芯片中温度降低方法及系统 |
US10064141B2 (en) | 2016-12-09 | 2018-08-28 | Qualcomm Incorporated | Core frequency/count decision-based thermal mitigation optimization for a multi-core integrated circuit |
US10372495B2 (en) | 2017-02-17 | 2019-08-06 | Qualcomm Incorporated | Circuits and methods providing thread assignment for a multi-core processor |
KR102021822B1 (ko) * | 2018-02-14 | 2019-09-17 | 임근일 | 다양한 레벨에서 그룹별로 동작하는 프로세서 코어들을 자동 제어하는 자동제어방법 |
US20190042351A1 (en) * | 2018-04-02 | 2019-02-07 | Intel Corporation | Self-healing in a computing system using embedded non-volatile memory |
EP3764235B1 (en) * | 2019-07-12 | 2022-10-26 | Ratier-Figeac SAS | Field programmable gate array (fpga) having dissimilar cores |
CN111538382B (zh) * | 2020-04-16 | 2021-08-27 | 深圳比特微电子科技有限公司 | 一种数字货币矿机的启动方法、装置和数字货币矿机 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012511788A (ja) * | 2008-12-11 | 2012-05-24 | クアルコム,インコーポレイテッド | 非対称マルチプロセッサに対する適応型スレッドスケジューリングのための装置および方法 |
Family Cites Families (38)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0876874A (ja) | 1994-09-06 | 1996-03-22 | Hitachi Ltd | 中央処理装置のクロック制御装置およびクロック制御方法 |
JPWO2003083693A1 (ja) | 2002-04-03 | 2005-08-04 | 富士通株式会社 | 分散処理システムにおけるタスクスケジューリング装置 |
US7185215B2 (en) | 2003-02-24 | 2007-02-27 | International Business Machines Corporation | Machine code builder derived power consumption reduction |
US7093147B2 (en) * | 2003-04-25 | 2006-08-15 | Hewlett-Packard Development Company, L.P. | Dynamically selecting processor cores for overall power efficiency |
US7072805B2 (en) | 2003-10-17 | 2006-07-04 | International Business Machines Corporation | Mechanism for on-line prediction of future performance measurements in a computer system |
JP4197672B2 (ja) | 2004-09-30 | 2008-12-17 | 株式会社東芝 | マルチプロセッサ計算機及びプログラム |
US9063785B2 (en) * | 2004-11-03 | 2015-06-23 | Intel Corporation | Temperature-based thread scheduling |
US20060107262A1 (en) * | 2004-11-03 | 2006-05-18 | Intel Corporation | Power consumption-based thread scheduling |
JP3914230B2 (ja) | 2004-11-04 | 2007-05-16 | 株式会社東芝 | プロセッサシステム及びその制御方法 |
JP4553307B2 (ja) | 2004-11-19 | 2010-09-29 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 情報処理装置、制御方法、及びプログラム |
US20070124618A1 (en) | 2005-11-29 | 2007-05-31 | Aguilar Maximino Jr | Optimizing power and performance using software and hardware thermal profiles |
US7596430B2 (en) * | 2006-05-03 | 2009-09-29 | International Business Machines Corporation | Selection of processor cores for optimal thermal performance |
US8051276B2 (en) | 2006-07-07 | 2011-11-01 | International Business Machines Corporation | Operating system thread scheduling for optimal heat dissipation |
US8813080B2 (en) | 2007-06-28 | 2014-08-19 | Intel Corporation | System and method to optimize OS scheduling decisions for power savings based on temporal characteristics of the scheduled entity and system workload |
US8055822B2 (en) * | 2007-08-21 | 2011-11-08 | International Business Machines Corporation | Multicore processor having storage for core-specific operational data |
US8555283B2 (en) | 2007-10-12 | 2013-10-08 | Oracle America, Inc. | Temperature-aware and energy-aware scheduling in a computer system |
US8302098B2 (en) | 2007-12-06 | 2012-10-30 | Oracle America, Inc. | Hardware utilization-aware thread management in multithreaded computer systems |
WO2009078081A1 (ja) * | 2007-12-14 | 2009-06-25 | Fujitsu Limited | 半導体集積回路 |
US8635625B2 (en) | 2008-04-04 | 2014-01-21 | International Business Machines Corporation | Power-aware workload allocation in performance-managed computing environments |
US8296773B2 (en) * | 2008-06-30 | 2012-10-23 | International Business Machines Corporation | Systems and methods for thread assignment and core turn-off for integrated circuit energy efficiency and high-performance |
US8819686B2 (en) | 2009-07-23 | 2014-08-26 | Empire Technology Development Llc | Scheduling threads on different processor cores based on memory temperature |
US8924975B2 (en) * | 2009-07-23 | 2014-12-30 | Empire Technology Development Llc | Core selection for applications running on multiprocessor systems based on core and application characteristics |
US8543857B2 (en) | 2009-09-26 | 2013-09-24 | Intel Corporation | Method and apparatus for low power operation of multi-core processors |
US8566836B2 (en) * | 2009-11-13 | 2013-10-22 | Freescale Semiconductor, Inc. | Multi-core system on chip |
US20110138395A1 (en) | 2009-12-08 | 2011-06-09 | Empire Technology Development Llc | Thermal management in multi-core processor |
US8571847B2 (en) | 2010-01-08 | 2013-10-29 | International Business Machines Corporation | Efficiency of static core turn-off in a system-on-a-chip with variation |
US8595731B2 (en) | 2010-02-02 | 2013-11-26 | International Business Machines Corporation | Low overhead dynamic thermal management in many-core cluster architecture |
US8589932B2 (en) | 2010-07-02 | 2013-11-19 | International Business Machines Corporation | Data processing workload control |
US8510582B2 (en) * | 2010-07-21 | 2013-08-13 | Advanced Micro Devices, Inc. | Managing current and power in a computing system |
US9261949B2 (en) | 2010-10-29 | 2016-02-16 | Advanced Micro Devices, Inc. | Method for adaptive performance optimization of the soc |
US8788866B2 (en) | 2011-04-25 | 2014-07-22 | Qualcomm Incorporated | Method and system for reducing thermal load by monitoring and controlling current flow in a portable computing device |
US8601300B2 (en) | 2011-09-21 | 2013-12-03 | Qualcomm Incorporated | System and method for managing thermal energy generation in a heterogeneous multi-core processor |
US9442773B2 (en) | 2011-11-21 | 2016-09-13 | Qualcomm Incorporated | Thermally driven workload scheduling in a heterogeneous multi-processor system on a chip |
US8996902B2 (en) | 2012-10-23 | 2015-03-31 | Qualcomm Incorporated | Modal workload scheduling in a heterogeneous multi-processor system on a chip |
US9933825B2 (en) * | 2013-03-14 | 2018-04-03 | Arizona Board Of Regents For And On Behalf Of Arizona State University | Determining parameters that affect processor energy efficiency |
US20140344827A1 (en) * | 2013-05-16 | 2014-11-20 | Nvidia Corporation | System, method, and computer program product for scheduling a task to be performed by at least one processor core |
US9342374B2 (en) | 2013-06-28 | 2016-05-17 | Dell Products, L.P. | Method of scheduling threads for execution on multiple processors within an information handling system |
US9886326B2 (en) | 2014-02-13 | 2018-02-06 | Advanced Micro Devices, Inc. | Thermally-aware process scheduling |
-
2014
- 2014-06-30 US US14/319,393 patent/US9557797B2/en active Active
-
2015
- 2015-05-08 EP EP15724877.4A patent/EP3146409A1/en not_active Withdrawn
- 2015-05-08 KR KR1020167035428A patent/KR101813441B1/ko active IP Right Grant
- 2015-05-08 CN CN201580025629.4A patent/CN106462465A/zh active Pending
- 2015-05-08 JP JP2016568006A patent/JP6162350B1/ja not_active Expired - Fee Related
- 2015-05-08 WO PCT/US2015/029983 patent/WO2015179147A1/en active Application Filing
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012511788A (ja) * | 2008-12-11 | 2012-05-24 | クアルコム,インコーポレイテッド | 非対称マルチプロセッサに対する適応型スレッドスケジューリングのための装置および方法 |
Also Published As
Publication number | Publication date |
---|---|
KR101813441B1 (ko) | 2017-12-28 |
US9557797B2 (en) | 2017-01-31 |
EP3146409A1 (en) | 2017-03-29 |
CN106462465A (zh) | 2017-02-22 |
WO2015179147A1 (en) | 2015-11-26 |
JP6162350B1 (ja) | 2017-07-12 |
US20150338902A1 (en) | 2015-11-26 |
KR20170008820A (ko) | 2017-01-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6162350B1 (ja) | 性能を最大化し、チップ温度および電力を低減する好ましいコア順序付けのためのアルゴリズム | |
US9606843B2 (en) | Runtime optimization of multi-core system designs for increased operating life and maximized performance | |
US20150169363A1 (en) | Runtime Optimization of Multi-core System Designs for Increased Operating Life and Maximized Performance | |
US20170017576A1 (en) | Self-adaptive Cache Architecture Based on Run-time Hardware Counters and Offline Profiling of Applications | |
JP6005895B1 (ja) | ワット当たりの最適パフォーマンスのためのインテリジェントマルチコア制御 | |
JP6249953B2 (ja) | ヘテロジニアスマルチプロセッサシステムオンチップにおける熱駆動作業負荷スケジューリング | |
US9063785B2 (en) | Temperature-based thread scheduling | |
US9665489B2 (en) | Methods of selecting available cache in multiple cluster system | |
US9947386B2 (en) | Thermal aware data placement and compute dispatch in a memory system | |
KR20140122745A (ko) | 칩 멀티프로세서에서 코어-수준 동적 전압과 주파수 스케일링 | |
US10268247B2 (en) | Thermal management of spatially dispersed operation processors | |
US20150268993A1 (en) | Method for Exploiting Parallelism in Nested Parallel Patterns in Task-based Systems | |
US20160117199A1 (en) | Computing system with thermal mechanism and method of operation thereof | |
US9582329B2 (en) | Process scheduling to improve victim cache mode | |
US20180074727A1 (en) | Managing Data Flow in Heterogeneous Computing | |
KR101682985B1 (ko) | 우선순위 기반 지능형 플랫폼 패시브 열 관리 | |
US20230214271A1 (en) | Method of scheduling cache budget in multi-core processing device and multi-core processing device performing the same | |
Pandey et al. | NeuroCool: Dynamic Thermal Management of 3D DRAM for Deep Neural Networks through Customized Prefetching | |
US10261831B2 (en) | Speculative loop iteration partitioning for heterogeneous execution | |
KR20220045948A (ko) | 프로세스, 전압 및 온도로 인한 회로 속도 변화의 디지털 센서 네트워크를 사용한 원격 매핑 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20170407 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170515 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170614 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6162350 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |