JP2017516446A - アクティブフィルタ装置及びアクティブフィルタ装置を備える回路アセンブリ - Google Patents

Abstract

アクティブフィルタ装置（4）は、感知されたノイズ信号（Is，Vs）に応じて、センサ信号を印加するためのセンサ端子（CTN，CTP）と、ノイズ信号（Is，Vs）の減衰に適した補正信号（Io，Vo）を出力するための出力端子（OUT）と、補正信号（Io，Vo）を生成するよう構成された信号源（1，2，12）と、センサ端子（CTN，CTP）及び信号源の間に結合されたハイパスフィルタ（HPF）とを備え、ハイパスフィルタ（HPF）により除去されたセンサ信号に応じて、補正信号（Io，Vo）が生成される。【選択図】図３

Description

本発明は、アクティブフィルタ装置と、アクティブフィルタ装置を備えるフィルタ回路アセンブリに関する。フィルタ回路アセンブリは、電力網及び電気機器の間に接続される電源ラインフィルタとして機能する。

このようなフィルタは、例えば、スイッチング周波数によって生成される電磁ノイズ又は漏れ電流を軽減するために電源ラインに使用することができる。

例えば、モータードライブ出力ラインにおいては、漏れ電流により、モータ軸受の急速な劣化が生じ得る。

多くの場合、システムにおけるスイッチング周波数は、1 KHz〜150kHzである。モータードライブの場合、スイッチング周波数は、典型的には1 kHz〜16 kHzである、電源、ＵＰＳ及び電力変換の場合、スイッチング周波数は、典型的には10 kHz〜200 kHzである。

これら妨害周波数及び関連する高調波を、入力ライン及び出力ラインの両方から除去するための効率的な方法を得ることが望ましい。

従来技術のフィルタにおいては、例えば、スイッチング周波数により生成される電源ラインにおける電磁ノイズを軽減するため、誘導素子、容量素子及び抵抗器で構成されるパッシブフィルタが使用されてきた。

電気・電子機器においては、誘導素子及び容量素子で構成されるラインフィルタを使用することにより、回線障害が減衰される。これら受動素子のインピーダンスは、周波数に依存する。所望の減衰量を得るため、受動素子は、特に低周波数の場合に大きくかつ高価なことが多い。

従って、特に1 kHz〜150 kHzの周波数範囲で、よりコンパクトなフィルタが提供されるのが望ましい。この周波数範囲では、スイッチング周波数に加えて、電磁両立性（ＥＭＣ）に関して更なる現象、例えば残留電流デバイス（ＲＣＤ）における誤トリップ、電源ライン通信に対する外乱、更にはより一般的な問題として漏れ電流が生じる。

これら問題を回避するための適切なフィルタは、より高価で大きく構成するか、又は寸法やコストが極端になる場合にはこれら問題が無視される。

特許文献１（国際公開第2014/048471号パンフレット）には、アクティブフィルタ部分及びパッシブ帯域幅フィルタ部分を備えるＥМＣフィルタ装置が記載されている。フィルタにおけるこれら部分は、互いに利点を有するため、フィルタがハイブリッド性を備え、コンパクトであり、更にはパッシブフィルタ単独に比べて低コストである。

国際公開第2014/048471号パンフレット

本発明の課題は、コンパクトに構成される代替的なフィルタ装置を提供することである。

この課題は、請求項１に係るアクティブフィルタ装置により解決される。このアクティブフィルタ装置は、感知されたノイズ信号に応じて、センサ信号を印加するためのセンサ端子と、ノイズ信号の減衰に適した補正信号を出力するための出力端子と、補正信号を生成するよう構成された信号源と、センサ端子及び信号源の間に結合されたハイパスフィルタとを備え、ハイパスフィルタによりフィルタリングされたセンサ信号に応じて、補正信号が生成される。

アクティブフィルタとは、アクティブ素子、例えば増幅器を備えるアナログ電子フィルタのことである。アクティブ素子の使用により、一方で、フィルタがコンパクトに構成可能となり、他方で、アクティブ素子用の電源が必要となる。

センサ端子は、独立したセンサをフィルタ装置に結合するための端子として構成することができる。代替的に、センサ端子は、フィルタ装置に結合されたセンサの一部として構成してもよい。

２個の素子を結合するということは、導電結合部、例えば導線により、これら素子が電気接続されるか、又は素子間に結合された少なくとも１個の更なる素子、例えば抵抗器若しくは抵抗器・キャパシタネットワークにより、これら素子が電気接続されることを意味する。また、２個の素子を接続するということは、導電接続部により、これら素子が直接的に電気接続されることを意味する。

信号源は、補正信号を出力するための増幅器を含むことができる。フィルタ装置により、増幅器における高利得帯域幅の重要性が認識されると共に、増幅器に関して正確な周波数応答が可能である。増幅器を含む信号源の入力端にハイパスフィルタを使用すれば、周波数応答が生じる。この場合の周波数応答は、特に、通過帯域が極めて平坦であり、コーナー周波数がリンギングを生じず、更には通過帯域への迅速な移行を生じる。この場合、信号源からの信号は、適切に構成されたフィルタの周波数応答により、時間領域にて不所望なリンギングを生じないよう減衰される。増幅器の入力端にハイパスフィルタが配置されなければ、電圧又は電流のダイナミックレンジが容易に飽和することになる。

一実施形態において、ノイズ信号、補正信号及び信号源は、それぞれ、ノイズ電流、補正電流及び電流源である。即ち、フィルタ装置は、電流による補償で動作する。代替的に、ノイズ信号、補正信号及び信号源は、それぞれ、ノイズ電圧、補正電圧及び電圧源である。この場合、フィルタ装置は、電圧による補償で動作する。

アクティブフィルタ装置は、フィードフォーワード制御される。この場合、補正信号は、感知されたノイズ信号に従って生じる。フィードフォーワード挙動のみを有するこのような制御システムは、ハイパスフィルタで除去される制御センサ信号に所定の応答をするものであり、出力の反応に応答することはない。信号源は、補正信号によってノイズ信号が少なくともほぼ補償されるよう機能する。即ち、補正信号及びノイズ信号を合算した値は、ゼロ又はほぼゼロである。

一実施形態において、信号源は、入力電圧を出力端に供給するユニティゲイン増幅器手段を含む。この場合ユニティゲイン増幅器手段は、閉ループフィードバックを有する演算増幅器を含むことができる。一実施形態において、演算増幅器は、非反転入力端、反転入力端、並びに反転入力端に結合された出力端を有する。また、ハイパスフィルタは、非反転入力端に結合される。一実施形態において、バッファ増幅器又は並列結合された複数のバッファ増幅器は、演算増幅器における出力端及び反転入力端の間に結合される。

極めて大きな帯域幅及び開ループ利得帯域幅積を有する増幅器を使用すれば、電磁両立性の観点から極めて線形的でクリーンな残留信号が得られる。

ハイパスフィルタは、ブートストラップ接続部を含む。この場合、増幅段の出力信号の一部が入力端に印加される。一実施形態において、ブートストラップ接続部は、抵抗器に並列結合された直流阻止キャパシタと、並列結合されたキャパシタとを有する。ブートストラップ接続部が他の素子を有する構成としてもよい。

フィルタ装置は、ユニティゲイン増幅器手段に結合された電源ユニットと、電源ユニットに電圧を印加するための電源手段端子を備えることができる。電源ユニットにより、アクティブ素子に電力が供給可能である。

上述した素子の全てを、コンパクトで自己完結型の１個のブロックに統合すれば、フィルタ装置モジュールが構成される。信号キャンセル機能は、このブロックモジュール及び該モジュールに結合されたセンサ装置により実現することができる。一実施形態において、ブロックモジュールは、適切な変流器に接続されたときに電流キャンセル機能を発揮する。

代替的に、モジュールは、更なる素子、例えばセンサ装置及び／又はパッシブフィルタ素子を備えるよう構成してもよい。このようなフィルタは、パッシブフィルタ素子を含んではいるが、アクティブフィルタ装置として見なされる。

アクティブフィルタ装置は、電力網及び電気機器の間に接続可能な回路アセンブリの一部を構成することができる。この場合、回路アセンブリは更に、信号センサ端子に結合され、かつ変流器を含む電流センサを備えることができる。センサは、フィルタ装置モジュールに結合された素子とすることができる。代替的に、回路アセンブリは、電圧センサを備えてもよい。

一実施形態において、アクティブフィルタ装置の出力端子は、変流器及び電力網への接続部の間に配置された合算点と結合されている、又は変流器及び電気機器への接続部の間に配置された合算点に結合される。補正電流を合算点に供給すれば、外乱を補償する感知ノイズ信号が低減される。

電力網は、直流電源ライン、交流電源ライン、単相電源ライン及び多相電源ラインの何れか１つを含むことができる。電力網は更に、電源ラインと、出力ライン、例えばモータ給電ラインとを含むことができる。

上述したフィルタ装置及び回路アセンブリは、広範に適用することができる。潜在的には、産業、家庭、医療及び自動車の分野に使用することができる。フィルタ装置及び回路アセンブリは更に、入力及び出力の両方におけるフィルタリングをするために使用することができる。これに加えて、シングルワイヤ及びダブルワイヤにおける低・高の直流電圧源との関連でのみならず、単相、三相及び三相中性における低・中の交流電圧源との関連で使用することもできる。自動車における直流電圧源の分野であれば、電気モータに接続されたＥＭＣフィルタ装置に回路アセンブリが接続されたケースが用途として想定可能である。

異なる態様又は実施形態に関連して本明細書に記載する特徴は、他の態様及び実施形態にも適用され得る。本発明の更なる特徴及び有利な実施形態は、図面に関連する以下の例示的な実施形態の記載から明らかになる。

電圧キャンセル機能を有する電源ラインの例示的な実施形態を示す回路図である。 電流キャンセル機能を有する電源ラインの例示的な実施形態を示す回路図である。 電源ライン３における電流キャンセル機能部を示す簡略回路図である。 ハイパスフィルタの実施形態の周波数応答を示す説明図である。 ハイパスフィルタの実施形態を示す回路図である。 フィルタ装置の実施形態を示す詳細図である。 三相交流ラインフィルタの一部を構成しているフィルタ装置を備えるアセンブリを示す回路図である。 フィルタ装置が適用されている実施形態を示す回路図である。

図１及び図２は、原則的に以下に記載するよう機能するフィルタリング方法を示す。この場合、電源ライン上の外乱、即ちノイズ信号は、センサ装置により検出され、そのセンサ装置が、ハイパスフィルタを介して、センサ信号を信号源として機能する増幅装置に送信する。この増幅装置により生成される補正信号として機能する出力信号は、特定の帯域幅に亘って、センサ装置により検出された信号とほぼ同じ位相及び大きさを有する。これは、ユニティゲイン・フィードフォーワード制御経路として説明することができる。この場合のゲインは１である。フィードフォーワードとは、信号源から負荷への制御信号の出力を意味する用語である。フィードフォーワード挙動のみを有する制御システムは、負荷の反応に応答することはなく、制御システムによる制御信号に所定の応答をする。

出力信号の逆数は、電源ライン上の適切な合算点若しくは構成要素にて又は合算点若しくは構成要素に亘って感知信号と合算される。電源ライン上にて合算後に生じる信号（派生信号）は、ほぼゼロにまで低減される。

外乱キャンセル機能は、図１及び図２に示すように、電圧又は電流として実現することができる。

図１は、電圧キャンセル機能を有する電源ラインの回路図を示す。図示の回路は、誘導性インピーダンスLoに並列接続された電圧補償手段１に電圧を供給する電圧源Vnと、電圧補償手段１及び誘導性インピーダンスLoに直列接続された負荷インピーダンスＺとを備える。電圧補償手段１は、電圧供給側におけるノイズ電圧Vsを感知し、感知したノイズ電圧Vsに応じて電圧Voを供給するよう構成されている。電圧キャンセル機能は、誘導性インピーダンスLoによって実現されることにより、電源ラインにおける電流の連続性が保証される。

結果として生じる電圧（派生電圧Vr）は、感知したノイズ電圧Vs及び補償電圧Voを合算したものであり、可及的にほぼゼロであることが好適である。即ち、Vs≒Vsであれば、Vr＝Vs−Vo≒0であり、ここでVs、Vo及びVrは全て電圧ベクトルである。

図２は、電流キャンセル機能を有する電源ラインの回路図を示す。図示の回路は、容量性インピーダンスCoに直列接続された電流補償手段２に電流を供給する電流源Inと、電流補償手段２及び容量性インピーダンスCoに並列接続された負荷インピーダンスＺとを備える。電流補償手段２は、センサ５により電流源Inのノイズ電流Isを検出し、検出したノイズ電流Isに応じて補償電流Ioを供給するよう構成されている。電流キャンセル機能は、容量性インピーダンスCoによって実現されることにより、電源ラインにおける電圧分離が保証される。

派生電圧Irは、感知した電流Is及び補償電流Ioを合算したものであり、可及的にほぼゼロであることが好適である。即ち、Is≒Isであれば、Ir＝Is−Io≒0であり、ここでIs、Io及びIrは全て電流ベクトルである。

図３は、電源ライン３上における電流キャンセル機能部の実施形態の回路図を簡略的に示す。図示の実施形態において、電流キャンセルは、アクティブフィルタ装置４により行われる。このアクティブフィルタ装置４は、モジュールとして構成可能であると共に、電源ライン３及びフィルタ装置４の間に結合される更なる素子により構成可能である。

電流キャンセル回路は、変流器CTを含む電流センサ５を備える。変流器CTは、典型的には二次巻き数N＝100を有する。変流器CTは更に、フィルタ装置４に接続された端子7，8を有する。

フィルタ装置４は、ノイズ電流Isに応じて、電源ライン３にセンサ信号を印加するためのセンサ端子CTN，CTPを備える。この場合、センサ信号は、センサ５により提供される。フィルタ装置４は更に、出力端子OUT及び基準電位GNDを印加するための端子を備える。電源手段端子AC1，AC2により、フィルタ装置４におけるアクティブ素子に電力が供給される。

電流キャンセル回路は更に、ハイパスフィルタHPF、増幅器手段12及び電源ユニットPSUを備える。

ハイパスフィルタHPFは、センサ端子CTN及び増幅器手段12の間に結合されている。

ユニティゲイン増幅器手段として構成される増幅器手段12は、演算増幅器U1及び２個のバッファ増幅器U2，U3を含む。演算増幅器U1は、非反転入力端15、反転入力端14及び出力端16を有する。各バッファ増幅器U2，U3は、入力端18，20を有すると共に、出力端19，21を有する。これら入力端18，20は、演算増幅器U1の出力端16に結合され、出力端19，21は、演算増幅器U1の反転入力端14に結合されている。従って、バッファ増幅器U2，U3は、並列接続されている。非反転入力端15は、ハイパスフィルタHPFに結合されている。

バッファ増幅器U2，U3の出力端19，21は、抵抗器Roを介して、フィルタ装置４の出力端子OUTに結合されている。

電源ユニットPSUは、電源手段端子AC1，AC2及び増幅器手段12に結合されている。電源手段端子AC1，AC2及び増幅器手段12は更に、基準電位GNDを印加するための端子にも接続されている。代替的に、電源ユニットPSUはフィルタ装置４から除去し、増幅器手段12の直流電力が個別又は外部の補助電源から供給される構成としてもよい。

負荷抵抗器Rbとして機能する抵抗器は、センサ端子CTN，CTPの間に結合されている。センサ端子CTPは、出力端子OUTに接続されている。

出力端子OUTは、結合キャパシタCoを介して、電源ライン３に結合されている。電源ライン３及びキャパシタ端子の接続点は、合算点24として機能する。この合算点24にて、ノイズ電流Is及びフィルタ装置４によって供給された補正電流Ioが合算される。キャパシタCoにより、電源ラインに関して、アース絶縁が安全に実現される。

変流器CTの端子7，8は、フィルタ装置４のセンサ端子CTN，CTPに接続されている。この場合、変流器CTは、典型的には220 Rの抵抗を有する負荷抵抗器Rbで終端している。

負荷抵抗器Rb両端の電圧は、ハイパスフィルタHPF、演算増幅器U1及びバッファ増幅器U2，U3を含むユニティゲイン増幅器手段12を介して通過する。

通過帯域において、典型的には2.2 Rの抵抗を有する出力抵抗器Roの両端における電圧は、負荷抵抗器Rbの両端における電圧に等しい。

補正電流Ioは、感知電流Isに関して、式Io＝Is Rb/（N Ro）で表される。この場合、Rb、N並びにRoの各値は、ノイズ電流及び補正電流が等しく、即ちIo≒Isになるよう選択される。この場合、素子における典型的な値は上述したとおりである。

増幅器手段12は、典型的には200 MHzの極めて大きな利得帯域幅積を有する演算増幅器U1と、約180 MHzの帯域幅を有するバッファ増幅器U2，U3とで構成される高性能かつ広帯域のユニティゲイン増幅器手段として構成される。バッファ増幅器U2，U3は、並列接続されることにより、駆動電流が増加される。

バッファ増幅器U2，U3の出力端19，21は、演算増幅器U1の反転入力端14に接続されているため、出力端19，21は、演算増幅器U1の非反転入力端15に正確に従う。

演算増幅器U1の高利得及び全ての素子の広帯域幅により、広帯域での電流キャンセル機能が実現されるのみならず、高品質で線形的、更にはノイズフリーの派生電流Irが実現される。広帯域幅により、良好な結果が達成可能である。

図４は、ハイパスフィルタHPFにおける周波数応答を示す。図のグラフは、周波数に応じた電流Is，Io，Irを示す。この場合に図の軸は、対数である。

図示の実施形態においては、10 mAの感知電流Isが印加され、対応する出力電流Io及び派生電流Irが測定される。感知電流Isは、グラフにおいて一定の線として表されている。

図示の実施形態において、ハイパスフィルタHPFのコーナー周波数は、800 Hzに選択されることにより、Ir/Is比は8 kHzで0.01に等しく、40 dbの減衰が生じる。コーナー周波数は、他の周波数で選択可能であり、典型的には、スイッチング周波数の基本周波数で40 dbの減衰が得られるよう選択される。これは、典型的には4 kHz以上に相当する。

ここで、派生電流Irの形状について記載する。この場合、特に重要な点は、阻止帯域で低周波数が遮断されること、コーナー周波数がリンギング（重大な減衰）を生じないこと、更には約40 db/decに相当するコーナー周波数上でシャープロールオフが生じることである。加えて、40 dbを超える良好な減衰は、150 kHzを大幅に超えるため、ＥＭＣ帯域に関してのみならずスイッチング基本周波数に関しても減衰の強化が実現される。

図５は、センサ端子CTNに結合されるフィルタ入力端HPFINを含むハイパスフィルタHPFの例示的な回路図を詳細に示す。出力端HPFOUTは、出力端子OUTに結合することができる。ハイパスフィルタHPFは、増幅器手段12に結合され、かつ非反転入力端15として機能し得る入力端27と、バッファ出力端19，21として機能し得る出力端28とを有する。入力端HPFINは、並列接続された抵抗器R6及びキャパシタC4を介して、増幅器手段12の入力端27に接続されている。増幅器手段12の出力端28は、並列結合された抵抗器R5及びキャパシタC3、キャパシタC2及び抵抗器R4を介した直列接続により、入力端27に接続されている。抵抗器R3は、抵抗器R4及び基準電位に接続されている。

ハイパスフィルタHPFにより、センサ電流がフィルタリングされる。残留電流Irに関して適切な形状を得るため、ハイパスフィルタHPFは、ブートストラップ接続部を含む。この場合、増幅器出力端28からの出力が、直流阻止キャパシタC2、並びに抵抗器R5及びキャパシタC3で構成された適切なRC回路網を介して、入力端27にフィードバックされる。各素子の例示的な値を、R3＝220 kΩ、R4＝220 kΩ、R5＝15 kΩ、R6＝56 kΩ、C2＝3.3 μF、C3＝1nF並びにC4＝2.2nFとすることができる。

図６は、フィルタ装置４の実施形態の詳細図を示す。フィルタ装置４は、センサ端子CTN，CTP、出力端子OUT、電源手段端子AC1，AC2並びに基準電位GNDを印加するための端子を備える。

フィルタ装置４は更に、図４に関連して記載したR6、C4、R4、R3、C2、R5及びC3の素子を含むハイパスフィルタHPFを備える。

フィルタ装置４は更に、図３に関連して記載した増幅器手段12を構成する、バッファ増幅器U2，U3に結合された演算増幅器U1を備える。電源ユニットPSUにより、増幅器U1，U2，U3に電力が供給される。フィルタ装置４は更に、ライン外乱から増幅器を保護するためのダイオードD1，D2，D3，D4を備える。

更に、誘導性、容量性及び抵抗性インピーダンスにより、図１〜図６に関連して記載した基本原理に従って、フィルタリングが改善されると共に、素子の動作が安定化する。

図７は、三相交流ラインフィルタの一部を構成しているフィルタ装置４を備える回路アセンブリを示す。図示の実施形態において、フィルタ装置４は、回路アセンブリにおける他の素子に接続されたモジュールとして構成されている。図示の回路アセンブリは、コモンモード減衰ブースト機能を有する三相ハイブリッドフィルタとして構成されている。

回路アセンブリは、電力網のラインL1，L2，L3及び電気機器L1'，L2’，L3'又は負荷の間に結合されている。更に、基準電位に接続された基準ラインPE/PE’が配置されている。

電気機器は、不所望なノイズ、スイッチングパルス、スパイク並びに高周波ノイズを発生させる可能性がある。これら現象は、電磁両立性仕様に準拠させるために、フィルタにより除去するのが望ましい。

図示の実施形態において、センサ装置は、変流器CTとして構成され、必要なアクティブフィルタ装置の電子機器は全て、フィルタ装置モジュールを構成する自己完結型の素子ブロック内に統合されている。図１〜図７に関連して記載したように、フィルタ装置４は、ハイパスフィルタHPF、増幅器手段12並びに補助電源ユニットPSUを備える。

フィルタ装置４の出力端子OUTの下流に接続された阻止キャパシタCoにより、電源ラインにおける電圧分離が保証される。２個のキャパシタCpsを組み合わせれば、電源ユニットPSUに適した入力電圧を生成する分圧器を構成することができる。

図示の実施形態における他の素子は、典型的にはパッシブラインフィルタに使用される。即ち、パッシブフィルタ部分は、誘導性素子L2により構成されたローパスフィルタを含む。更に、キャパシタアセンブリC×1と、並列接続されたキャパシタアセンブリC×2及び抵抗器R×2とが配置されている。キャパシタアセンブリC×2及び抵抗器R×2の中性点は、抵抗器Ry2及びキャパシタCy2の並列接続により、基準電位に接続されている。他のアセンブリが配置されていてもよい。インダクタンスL1には、典型的には、ストレートスルーカップリング（N＝1）を有するフェライトコアが使用される。これにより、ライン外乱に対する耐性が向上する。

図８は、フィルタ装置４に接続された素子に適した値の測定を可能にする、フィルタ装置４の適用例を示す。

図８は、フィルタ装置４をシステム統合した状態の例示的簡略回路図を示す。この場合、感知電流Is及び補償電流Ioが合算点24で合算されることにより、外乱が低減される。補償電流Ioは、結合キャパシタCoを介して流れる。図示の回路は更に、電圧Ｖ及び周波数Fswによって特徴付けられる信号を生成するための電圧源Vnと、電圧源Vnの下流に配置されたキャパシタCnとを含む。回路は更に、電圧源Vn及びキャパシタCnに並列結合された対地キャパシタCyを含む。これに加えて、インラインの誘導性インピーダンスLcが含まれる。

外乱であるノイズ電流Inに対処するための各素子Cy、Lc並びにCoに適した値は、外乱を特徴付けるCn、V並びにFswの値に依存する。更に、フィルタ装置４の出力端子から出力される予測補償電流Io及び電圧Voの値は、フィルタ装置４における所定限界内になければならない。

派生電流Irは、ＥＭＣ及び漏れ電流要件から逸脱しない電波障害レベル内に設定することにより予測することができる。

構成すべきシステムに使用される素子Lc、Co及びCyの適合化並びに選択は、可変パラメータFsw、Vn、Cnを有するシミュレーションに基づくグラフ又は表から、又は式に基づいて行うことができる。このような適合化及び選択により、最適な動作環境がもたらされ、正確な動作が保証される。

本発明の保護範囲は、上述した実施形態に限定されるものではなく、新規な特徴及びその組み合わせ、特に、特許請求の範囲又は実施形態に明記されていなくても、特許請求の範囲に記載された全ての特徴及びその任意の組み合わせを包含するものと理解される。

1 電圧補償手段
2 電流補償手段
3 電源ライン
4 フィルタ装置
5 センサ
7，8，HPFIN，HPFOUT 端子
12 増幅器手段
14，15，18，20，27 入力端
16，19，21，28 出力端
24 合算点
U1，U2，U3 増幅器
Io，Is，Ir 電流
Vo，Vs，Vr，V 電圧
Fsw 周波数
CTN，CTP，OUT，AC1，AC2，GND フィルタ装置の端子
HPF ハイパスフィルタ
PSU 電源ユニット
CT 変流器
Rb，Ro，Ry2，Rx2，R3，R4，R5，R6 抵抗器
Cx1，Cx2，Cy2，Cps，Co，C2，C3，C4 キャパシタ
L1，L2，Lo 誘導性インピーダンス
Z 負荷インピーダンス
L1，L2，L3，PE，L1’，L2’，L3’，PE’ ライン
In 電流源
Vn 電圧源

Claims (13)

1. アクティブフィルタ装置（4）であって、
   ・感知されたノイズ信号（Is，Vs）に応じて、センサ信号を印加するためのセンサ端子（CTN，CTP）と、
   ・前記ノイズ信号（Is，Vs）の減衰に適した補正信号（Io，Vo）を出力するための出力端子（OUT）と、
   ・前記補正信号（Io，Vo）を生成するよう構成された信号源（1，2，12）と、
   ・前記センサ端子（CTN，CTP）及び前記信号源の間に結合されたハイパスフィルタ（HPF）とを備え、
   前記ハイパスフィルタによりフィルタリングされたセンサ信号に応じて、前記補正信号（Io，Vo）が生成される、アクティブフィルタ装置。
2. 請求項１に記載のアクティブフィルタ装置（4）であって、前記ノイズ信号、前記補正信号及び前記信号源は、それぞれ、ノイズ電流（Is）、補正電流（Io）及び電流源（2，12）である、アクティブフィルタ装置。
3. 請求項１に記載のアクティブフィルタ装置（4）であって、前記ノイズ信号、前記補正信号及び前記信号源は、それぞれ、ノイズ電圧（Vs）、補正電圧（Vo）及び電圧源（2）である、アクティブフィルタ装置。
4. 請求項１〜３の何れか一項に記載のアクティブフィルタ装置（4）であって、前記信号源（1，2，12）が、フィードフォーワード制御されることにより、前記補正信号（Io，Vo）によって前記ノイズ信号（Is，Vs）が少なくともほぼ補償されるように制御される、アクティブフィルタ装置。
5. 請求項１〜４の何れか一項に記載のアクティブフィルタ装置（4）であって、前記信号源が、ユニティゲイン増幅器手段（12）を含む、アクティブフィルタ装置。
6. 請求項５に記載のアクティブフィルタ装置（4）であって、前記ユニティゲイン増幅器手段（12）が、非反転入力端（15）、反転入力端（14）、及び前記反転入力端（14）に結合された出力端（16）を有する演算増幅器（U1）を含み、前記ハイパスフィルタ（HPF）が、非反転入力端（15）に結合されている、アクティブフィルタ装置。
7. 請求項６に記載のアクティブフィルタ装置（4）であって、バッファ増幅器又は並列結合された複数の前記バッファ増幅器（U2，U3）が、前記演算増幅器（U1）における前記出力端（16）及び前記反転入力端（14）の間に結合されている、アクティブフィルタ装置。
8. 請求項１〜７の何れか一項に記載のアクティブフィルタ装置（4）であって、前記ハイパスフィルタ（HPF）が、ブートストラップ接続部を含み、前記ユニティゲイン増幅器手段（12）の出力端が、前記ユニティゲイン増幅器手段（12）の入力端に結合されている、アクティブフィルタ装置。
9. 請求項８に記載のアクティブフィルタ装置（4）であって、前記ブートストラップ接続部が、抵抗器（R5）に直列結合された直流阻止キャパシタ（C2）と、並列結合されたキャパシタ（C3）とを有する、アクティブフィルタ装置。
10. 請求項１〜９の何れか一項に記載のアクティブフィルタ装置（4）であって、
    ・前記ユニティゲイン増幅器手段（12）に結合された電源供給ユニット（PSU）と、
    ・前記電源供給ユニット（PSU）に電圧を印加するための電源手段端子（AC1，AC2）とを備えるアクティブフィルタ装置。
11. 電力網及び電気機器の間に接続可能な回路アセンブリであって、
    ・請求項２、４〜１０の何れか一項に記載のアクティブフィルタ装置（4）と、
    ・信号センサ端子（CTN，CTP）に結合されると共に変流器（CT）を含む、電流センサ（5）とを備える回路アセンブリ。
12. 請求項１１に記載の回路アセンブリであって、出力端子（OUT）が、前記変流器（CT）及び電力網への接続部の間に配置された合算点（24）と結合されている、又は前記変流器（CT）及び前記電気機器への接続部の間に配置された合算点（24）と結合されている、回路アセンブリ。
13. 請求項１１又は１２に記載の回路アセンブリであって、前記電力網が、直流電源ライン、交流電源ライン、単相電源ライン及び多相電源ラインの何れか１つである、回路アセンブリ。

Images