JP2017504113A - 避雷器の電気的特性のシミュレーション用の、コンピュータに実装可能な方法 - Google Patents

避雷器の電気的特性のシミュレーション用の、コンピュータに実装可能な方法 Download PDF

Info

Publication number
JP2017504113A
JP2017504113A JP2016541618A JP2016541618A JP2017504113A JP 2017504113 A JP2017504113 A JP 2017504113A JP 2016541618 A JP2016541618 A JP 2016541618A JP 2016541618 A JP2016541618 A JP 2016541618A JP 2017504113 A JP2017504113 A JP 2017504113A
Authority
JP
Japan
Prior art keywords
voltage
level
current
current path
lightning arrester
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016541618A
Other languages
English (en)
Other versions
JP6356812B2 (ja
Inventor
ロベルト ホフマン,
ロベルト ホフマン,
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Electronics AG
Original Assignee
Epcos AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epcos AG filed Critical Epcos AG
Publication of JP2017504113A publication Critical patent/JP2017504113A/ja
Application granted granted Critical
Publication of JP6356812B2 publication Critical patent/JP6356812B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/20Design optimisation, verification or simulation
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/36Circuit design at the analogue level
    • G06F30/367Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02HEMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Testing Electric Properties And Detecting Electric Faults (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Emergency Protection Circuit Devices (AREA)

Abstract

避雷器の電気的特性のシミュレーション用のコンピュータに実装可能な方法(10)は、この避雷器のアノード(A)とカソード(K)との間に切替可能な電流経路(100)を有する避雷器のモデル(1000)を準備するステップを備え、ここでこの電流経路(100)は、制御可能な電圧源(110)を備える。検出された上記のアノード(A)とカソード(K)との間に印加されている入力電圧(Uin)の電圧スロープ(Usl)の値と、求められた応答電圧(Ua)のレベルとに依存して、電流経路(100)が導通状態または遮断状態に切り替えられる。この電流経路(100)に流れる電流(Ig)のレベルに依存して、制御可能な電圧源(110)の電圧のレベルが設定される。【選択図】 図1

Description

本発明は、避雷器、特にガス充填された避雷器の電気的特性のシミュレーション用の、コンピュータに実装可能な方法に関する。 さらに本発明は、コンピュータのプロセッサを用いて、避雷器の電気的特性のシミュレーション用の、コンピュータに実装可能な方法を実行するための複数の命令を含むコンピュータプログラム製品に関する。
ガス充填された避雷器は、アーク放電の気体物理の原理に従って動作する。電気的には、この避雷器は電圧依存のスイッチのように振る舞う。この避雷器のアノードとカソードの間に印加された電圧が点火電圧すなわち応答電圧(Ansprechspannung)のレベルを越えるとすぐに、この避雷器のガス気密な放電室に、秒以下の僅かな時間内にアーク放電を生成する。高い電流耐性、およびこの電流にほぼ依存しないアーク放電の点火電圧は、過電圧を短絡する。影響が減衰した後、この避雷器は消弧し、内部抵抗は、再び数100MΩを有する初期動作状態になる。
避雷器のアノードとカソードの間の入力電圧の上昇の際、上記の応答電圧のレベルまでは、電流はこの避雷器を通って殆ど流れない。この避雷器が点火した後、電圧はグロー放電領域(Glimmbereich)におけるいわゆるグロー放電電圧(Glimmbrennspannung)に低下し、このグロー放電電圧は、たとえば数10mA〜約1.5Aで、70V〜200Vの電圧レベルである。アーク放電(Bogenentladung)への移行は、この避雷器におけるさらなる電流の増加によって起る。この領域に特徴的な、極めて低いアーク放電電圧(Bogenbrennspannung)は、たとえば10V〜35Vにあり、広い範囲で電流に依存しない。減少しつつある過電圧では、アーク放電における電流は、このアーク放電を維持するのに必要な、この避雷器の最小電流のレベルを下回るまで減少する。このくすぶり段階(Glimmphase)が完了した後、このアーク放電は途切れ、避雷器は消弧する。
電気回路のハードウェアを実際に組立てる前に、この回路の特性をシミュレーションすることは、回路設計の誤りを認識するため、あるいはこの回路を最適化するために有用である。たとえばPSpice(登録商標)のような回路シミュレーションプログラムにおいては、多くの電子デバイスのシミュレーション用のモデルあるいはライブラリが存在する。しかしながら、ガス充填避雷器(gasgefullten Ableiter)またはスパークギャップ(Funkenstrecke)の特性のシミュレーションは、現状では限られた場合にのみ可能である。
本発明の目的は、避雷器(Ableiter)の電気的特性をシミュレーションするためのコンピュータに実装可能な方法を提供することであり、これによって実際の避雷器の特性を極めて良く再現することができ、また回路シミュレーション用のプログラムに極めて簡単に組み込み可能であることである。本発明のもう1つの課題は、コンピュータで読み込み可能な記憶媒体に記憶するためのコンピュータプログラム製品を提供することであり、ここでこのコンピュータプログラム製品は、避雷器の電気的特性のシミュレーション用の、コンピュータに実装可能な方法を実行するための複数の命令を含み、これらはコンピュータのプロセッサを用いて実行可能である。
避雷器の電気的特性のシミュレーション用の、コンピュータに実装可能な方法の1つの可能な実施形態は、請求項1に示されている。この方法には、避雷器のアノードとカソードとの間に切替可能な電流経路を有する避雷器のモデルを準備するステップが設けられており、ここでこの電流経路は制御可能な電圧源を備え、導通状態または遮断状態に切替可能である。この電流経路は、この電流経路の導通状態においては、アノードとカソードとの間にこの避雷器の入力電圧が印加されていると、この電流経路を通る電流フローが生じ、またこの電流経路の遮断状態においては、この電流経路の電流フローは遮断されている。本方法には、アノードとカソードとの間に入力電圧を印加するステップが設けられている。この入力電圧の極性が検出される。制御可能な電圧源の電圧の第1のレベルは、この入力電圧の極性に依存した極性を有して生成される。この入力電圧の電圧スロープの値が検出される。避雷器の応答電圧のレベルは、この検出された入力電圧の電圧スロープの値に依存して求められる。この入力電圧のレベルおよびこの求められた応答電圧のレベルに依存して、上記の電流経路が導通状態または遮断状態に切り替えられる。この電流経路が導通状態に切り替えられている場合に、この電流経路には、第1の時刻に1つの電流が発生される。この第1の時刻にこの電流経路に発生される電流のレベルが検出される。この検出された、この第1の時刻にこの電流経路に発生される電流のレベルに依存して、上記の制御可能な電圧源の電圧の第1のレベルまたはこの第1のレベルと異なる第2のレベルが生成される。上記の入力電圧のレベルの極性に依存して、上記の制御可能な電圧源の電圧の極性が生成される。上記の電流経路における電流は、この電流経路が導通状態に切り替えられている場合に、上記の第1の時刻の後の第2の時刻に、入力電圧のレベルに依存した1つのレベルと、上記の制御可能な電圧源の電圧の設定されたレベルとに依存して決定される。
コンピュータのプロセッサを用いた上述の実施形態による、避雷器の電気的特性のシミュレーション用の、コンピュータに実装可能な方法を実行するための複数の命令を含む、コンピュータで読み込み可能な記憶媒体に記憶するためのコンピュータプログラム製品の1つの実施形態は、請求項15に記載されている。
この方法あるいはこのコンピュータプログラム製品は、回路シミュレーションプログラムの環境に埋め込まれた、ガス充填された避雷器またはスパークギャップの特性の機能シミュレーションを可能にし、たとえばPSpiceを用いたシミュレーションを可能にする。この方法の実装は、OrCAD(登録商標) PSpice(登録商標)ベースのABM(Analog-Behavioral Model)を用うことができる。適合したコンポーネントを用いて、この避雷器またはスパークギャップの機能の主要な状態をシミュレーションする有限オートマトンが生成される。
このモデルは概ねスケーリングおよび変更が可能である。具体的には以下の電気的パラメータが変化される。応答電圧、具体的には静電的な放電開始電圧(Ansprechgleichspannung)あるいは動的な応答インパルス電圧(Ansprechstosspannung)、絶縁抵抗、避雷器静電容量、アーク放電電圧、グロー放電電圧、グロー放電からアーク放電への遷移電流(Ubergangsstrom)、およびこの避雷器の最小電流であって、この閾値より下がるとこの避雷器が消弧する最小電流。こうしてこのモデルは製品データシートに示されたパラメータに従って制御される。
本方法に使用されるモデルは、PSpiceの基本コンポーネントを用いて構築することができ、これによって簡便に1つのシミュレーションに組み込むことができ、また場合によっては他のプラットフォーム、たとえば5−Spiceおよび他の派生品に移植することができる。本方法が実行されるこのシミュレーションモデルは、スケーリング可能なオートマトンの生成用のSpiceライブラリのアナログの、接続および計算されるデバイスの組合せに基づくものであり、このモデルを用いて任意のガス充填された避雷器またはスパークギャップの電気的特性を再現することができる。
本発明が、以下の本発明の実施形態を示す図を参照して詳細に説明される。
避雷器の電気的特性のシミュレーション用の、コンピュータに実装可能な方法のアプリケーション用のモデルの1つの実施形態を示す。 避雷器の電気的特性のシミュレーション用の、コンピュータに実装可能な方法の1つの実施形態を示す。 避雷器の電気的特性のシミュレーション用の、コンピュータに実装可能な方法の実行用のコンピュータプログラム製品を有するコンピュータの1つの実施形態を示す。
図1は、ガス充填された避雷器あるいはスパークギャップの特性のシミュレーション用のモデル1000を示す。このモデルは、入力電圧Uinを印加するための、アノード端子Aおよびカソード端子Kを備える。このアノードAおよびカソードKの間には、切替可能な電流経路100が配設されている。この切替可能な電流経路100は、制御可能な電圧源110、抵抗120、電流制限用の回路130、および制御可能なスイッチ140を備える。制御可能な電圧源110、抵抗120、電流制限回路130、および制御可能なスイッチ140は、アノードAとカソードKとの間で、電流経路100に直列に回路接続されている。
この制御可能なスイッチ140を用いて、上記の電流経路を導通状態または遮断状態に切り替えることができる。この電流経路100の導通状態においては、上記のアノード端子Aとカソード端子Kとの間に入力電圧Uinが印加されると、このアノードとカソードとの間に電流フローが生じる。電流制限用に設けられる回路130は、たとえば1つの抵抗およびこれに並列に回路接続されたインダクタンスを備えてよく、これらは抵抗120と制御可能なスイッチ140との間に回路接続されている。この制御可能なスイッチ140の開状態においては、上記の電流経路100は、遮断状態に切り替えられている。電流経路100の遮断された状態においては、この電流経路100における電流フローは遮断されている。
回路モデル1000は、さらに、抵抗210を有する電流経路200を備え、この電流経路は上記のアノード端子Aとカソード端子Kとの間に回路接続されている。この抵抗210は、この避雷器の絶縁抵抗の大きさを表すものと成り得、たとえば少なくとも1GΩとなっている。アノード端子とカソード端子との間には、さらに、コンデンサ300が配設されている。このコンデンサ300は抵抗210に対し並列に回路接続されている。このコンデンサ300は、この避雷器の避雷器静電容量の大きさの静電容量を表すものと成り得る。この避雷器静電容量は、たとえば少なくとも0.2pFとなっていてよい。
この避雷器の回路モデル1000は、さらに、入力Uinの極性を検出する回路ブロック400を備える。この回路ブロック400は、上記のアノード端子Aとカソード端子Kとの間に配設されていてよい。たとえばこの回路ブロック400の入力端子E400aはアノード端子Aと接続されていてよく、そしてこの回路ブロック400の入力端子E400bはカソード端子Kと接続されていてよい。回路ブロック400の出力端子A400には、入力電圧Uinの極性を示す信号Polが出力される。この回路ブロック400を用いて、この避雷器の放電開始直前に、アノードAとカソードKとの間にどちらの極性が印加されたか検出することができる。
回路モデル1000は、さらに、上記のアノードとカソードとの間の入力電圧Uinの電圧スロープを検出する回路ブロック500を備える。この回路ブロック500は、上記のアノード端子Aに接続されている入力端子E500aと、上記のカソード端子Kに接続されている入力端子E500bとを備えてよい。この回路ブロック500は、たとえば上記の入力電圧の絶対値を検出することができる。この回路ブロック500は、出力端子A500に、上記の検出された電圧スロープすなわち上記の入力電圧Uinの一次微分の絶対値を示す信号SUslを出力する。この信号SUslは、たとえばV/μsの単位での電圧スロープを表す。
回路モデル1000は、さらに、この避雷器の応答電圧のレベルを検出するための回路ブロック600を備える。この応答電圧は、この避雷器の静的な放電開始電圧または動的な応答インパルス電圧であってよい。この応答電圧は、それを越えた場合にこの避雷器が点火する入力電圧のレベルを与える。この回路ブロック600は、上記の電圧信号SUslを印加するための入力端子E600と、検出された上記の応答電圧Uaのレベルを示す信号SUaを出力するための出力端子A600とを備える。
この回路ブロック600は、たとえば、数値対(x1,y1),(x2,y2),...,(xn,yn)を有するテーブルが記憶されているメモリ610にアクセスする。それぞれの数値対の最初の数値xは、たとえば入力電圧Uinの電圧スロープUslを与える。それぞれの数値対の第2の数値は、この電圧スロープUslの値に対応する、応答電圧Uaのレベルを与える。このようにメモリ610においては、(x1,y1),(x2,y2),...,(xn,yn)の形式のルックアップテーブルが記憶されており、ここで数値x1,x2,x3,...,xnは異なる電圧スロープUslをたとえばV/μsで与え、そして数値y1,y2,y3,...,ynは、これらの電圧スロープの値に対応する応答電圧Uaのレベルを与える。この回路ブロック600は、メモリ610に記憶されたテーブルを用いて、検出された電圧スロープUslに対して、これに対応する応答電圧を求め、信号SUaとして出力端子A600に出力するように構成されている。
この回路ブロック600は、たとえばこの回路ブロックが上記のルックアップテーブルを用いて、検出された入力電圧Uinの電圧スロープの値Uslに対して、これに対応する応答電圧Uaのレベルを求めるように構成されていてよい。この信号SUaが、メモリ610に記憶されたテーブルに無い電圧スロープUslの値を与える場合は、この回路ブロック600は、応答電圧のレベルを、メモリ610に記憶された応答電圧のレベルのテーブルにおける2つの隣接したレベルによって内挿することによって求めるように構成されている。この応答電圧Uaのレベルは、たとえば、検出された入力電圧の電圧スロープUslの下の、メモリ610に記憶された入力電圧の電圧スロープの値に対応している応答電圧のレベルと、この検出された電圧スロープUslの上の、メモリ610に記憶された入力電圧の電圧スロープの値に対応している応答電圧のレベルとの間で内挿される。
回路モデル1000は、さらに、電流経路100における電流Igを検出するための回路ブロック700を備える。この回路ブロック700は、抵抗120での電圧降下を検出するように構成されている。検出された電圧レベルおよび抵抗120の値から、この回路ブロック700を用いて、電流経路100における避雷器電流Igを求めることができる。このためこの抵抗120によって検出された電圧は、たとえばこの抵抗120の導電率で乗算される。この回路ブロック700は、出力側に、検出された電流Igを示す信号SIgを出力する。
避雷器の回路モデル1000は、さらに、制御可能なスイッチ140を導通または遮断するように制御するための制御信号S1を生成するための回路ブロック800を備える。この回路ブロック800は、上記のアノード端子Aおよびカソード端子Kに接続されている。さらにこの回路ブロック800には、上記の求められた応答電圧Uaのレベル、および求められた避雷器電流Igのレベルが供給される。
入力電圧Uinのレベルが、上記の求められた応答電圧Uaのレベルより大きい場合、またはこのモデルの避雷器あるいは電流経路100を通る電流Igが、それより下ではこの避雷器が消弧する閾値である最小電流Iminより大きい場合には、この回路ブロック800は、制御可能なスイッチ140を導通する制御を行うための制御信号S1を生成するように構成されている。他の全ての場合においては、この回路ブロック800からの制御信号S1は、制御可能なスイッチ140が遮断する制御を行うように生成される。この制御可能なスイッチ140が開かれ、すなわち非導通となるように制御されている場合、この避雷器は不活性あるいは消弧した状態で動作される。回路ブロック800がこの制御可能なスイッチ140を閉じた状態、すなわち導通する状態に切り替えた場合、避雷器が点火すると、この避雷器あるいは電流経路100を通って電流Igが流れることができる。
回路モデル1000は、さらに入力電圧Uinの極性を示す信号Polを印加するための入力端子E900aを有する回路ブロック900を備える。さらに加えて、この回路ブロック900は上記の回路ブロック700で求められた電流Igのレベルを示す信号SIgを印加するための入力端子E900bを備える。この回路ブロック900は出力側に、制御可能な電圧源110によって生成される電圧レベルを設定するための制御信号S2を生成する。
この回路ブロック900は、上記の電流経路100において発生した電流Igがアーク放電遷移電流(Bogenuebergangsstrom)のレベルよりも大きい場合、この制御可能な電圧源110への制御信号S2を用いて、この避雷器のアーク放電電圧Ubgのレベルを設定するように構成されていてよい。このアーク放電遷移電流のレベルは、この避雷器がグロー放電からアーク放電に切り替わる電流レベルである。この回路ブロック900は、さらに、上記の電流経路100において発生した電流Igが上記のアーク放電遷移電流以下である場合に、上記の制御可能な電圧源110が、この電圧源によって発生された電圧から、この避雷器のグロー放電電圧Uglのレベルを有する電圧を生成するような制御信号S2を発生するように構成されている。さらに、この回路ブロック900は、入力電圧Uinのレベルが正極性を有する場合、制御可能な電圧源110によって発生される電圧が正極性を有して生成されるように、また入力電圧Uinのレベルが負極性を有する場合、この制御可能な電圧源110の電圧のレベルが負極性を有して生成されるように構成されていてよい。
こうして、入力電圧Uinが正極性であり、かつ電流経路100における電流Igが上記のアーク放電遷移電流より大きい場合、この制御可能な電圧源110を用いて、電流経路100において正極性のアーク放電電圧が設定される。他の場合で、入力電圧Uinが正極性であり、かつ電流経路100における電流Igが上記のアーク放電遷移電流よりも小さい場合、制御可能な電圧源110によってグロー放電電圧Uglが正極性を有して生成される。入力電圧Uinの極性が負である場合、この制御可能な電圧源110によって、これに対応した、アーク放電電圧Ubgまたはグロー放電電圧Uglの負の電圧値が生成される。
図2は、避雷器またはスパークギャップの電気的特性のシミュレーション用の、コンピュータに実装可能な方法の流れを分り易くするための論理フロー10を示す。この避雷器あるいはスパークギャップの特性をシミュレーションするための方法は、図1に示す回路モデル1000に基づいている。方法ステップ11において、入力電圧Uinが、回路モデル1000のアノード端子Aとカソード端子Kとの間に印加される。次の方法ステップ12において、回路ブロック400を用いて入力電圧Uinの極性が検出される。次の方法ステップ13の間に、回路ブロック900によって、制御可能な電圧源110の電圧の第1のレベルが、入力電圧Uinの極性に依存している極性を有して設定される。たとえばこの制御可能な電圧源110は、回路ブロック900によって、この制御可能な電圧源110が、電流経路100においてグロー放電電圧Uglのレベルを発生するように制御される。
次の方法ステップ14において、避雷器のアノード端子Aとカソード端子Kとの間の入力電圧Uinの電圧スロープUslが検出される。この電圧スロープは、回路ブロック500によって検出される。次の方法ステップ15において、避雷器の応答電圧Uaのレベルが、回路ブロック600を用いて、検出された入力電圧の電圧スロープUslの値に依存して求められる。
この応答電圧のレベルを求めるために、たとえばメモリ610に記憶されたテーブルがアクセスされてよい。このテーブルに記憶された複数の数値対(x1,y1),(x2,y2),...,(xn,yn)から、それぞれの数値対の第1の値xがUinの入力電圧の電圧スロープの値を与え、そしてそれぞれの数値対の第2の値yがこの電圧スロープに対応した応答電圧のレベルを与える。方法ステップ15において、たとえば検出された入力電圧Uinの電圧スロープUslに対応している応答電圧Uaのレベルが、メモリ610に記憶されたルックアップテーブルを参照して求められる。
検出された入力電圧の電圧スロープUslが、このテーブルに記憶されていなければ、応答電圧Uaのレベルは、このテーブルに記憶された応答電圧の少なくとも2つのレベルの間での応答電圧のレベルを内挿することによって求めることができる。たとえば、検出された入力電圧の電圧スロープの下の、入力電圧の電圧スロープの値に対応している応答電圧のレベルと、検出された入力電圧の電圧スロープの上の、入力電圧の電圧スロープの値に対応している応答電圧のレベルとの間で、内挿することによって、応答電圧のレベルを求めることができる。
次の方法ステップにおいて入力電圧Uinのレベルおよび求められた応答電圧Uaのレベルに依存して、電流経路100が導通状態または遮断状態に切り替えられる。方法ステップ16において、たとえば回路ブロック800によって、入力電圧Uinのレベルが、求められた応答電圧のレベルより大きいか小さいかがチェックされる。
この方法ステップ16において、たとえば入力電圧Uinのレベルが、求められた応答電圧Uaのレベル以下であることが確認された場合、制御可能なスイッチ140は、方法ステップ17において遮断され、こうして電流経路100は遮断される。これに対して、入力電圧Uinのレベルが、求められた応答電圧Uaのレベルより大きいことが確認された場合、方法ステップ18において、制御可能なスイッチ140は導通するように制御され、こうして電流経路100は遮断された状態から導通する状態に切り替えられる。
次の方法ステップ19において、電流経路100には、この電流経路100が導通状態に切り替えられている場合に、第1の時刻に1つの電流Igが発生される。次の方法ステップ20において、この第1の時刻に電流経路100で発生された電流Igが検出される。
次の方法ステップ21において、回路ブロック900によって、上記の第1の時刻に検出された電流Igのレベルに依存して、制御可能な電圧源110が制御され、この制御可能な電圧源から1つの電圧のレベル、たとえばこの避雷器のグロー放電電圧Uglのレベルが発生され、またはこの第1の電圧のレベルとは異なる第2の電圧のレベル、たとえばこの避雷器のアーク放電電圧Ubgのレベルが発生される。さらに方法ステップ21において、入力電圧Uinのレベルの極性に依存して、制御可能な電圧源110の電圧の極性が、回路ブロック900によって設定される。このため入力端子E900aおよびE900bには、入力電圧Uinの極性を示す信号Pol、および電流経路100における電流Igのレベルを表す信号SIgが印加され、制御可能な電圧源によって発生される電圧のレベルを設定するための制御信号S2が、回路ブロック900によって生成される。
たとえば、上記の第1の時刻に検出された、電流経路100において発生された電流Igがアーク放電遷移電流のレベル以下である場合は、制御可能な電圧源110は回路ブロック900によって、制御信号S2を用いて制御され、この制御可能な電圧源110は上記の第1のレベル、たとえばこの避雷器のグロー放電電圧Uglのレベルを有する1つの電圧を発生する。ここでこのアーク放電遷移電流のレベルは、この避雷器がグロー放電からアーク放電に切り替わる電流レベルである。上記の第1の時刻に検出された、電流経路100において発生された電流Igがこのアーク放電遷移電流のレベルより大きい場合は、制御可能な電圧源110はさらに、回路ブロック900によって制御信号S2を用いて制御され、この制御可能な電圧源110は、第2のレベル、たとえばこの避雷器のアーク放電電圧Ubgのレベルを有する電圧を発生する。
入力電圧Uinのレベルが正極性を有している場合、制御可能な電圧源110が、上記の第1および第2のレベルを正極性を有して発生するように、制御信号S2を用いて、この制御可能な電圧源110を制御することができる。これとは反対に、入力電圧Uinが不極性を有する場合、制御可能な電圧源の電圧の第1および第2のレベルは、負極性で設定することができる。この制御可能な電圧源によって発生される電圧の極性の設定は、方法ステップ21において行われる。
次の方法ステップ22において、電流経路100における電流Igは、この電流経路100が導通状態に切り替えられている場合、上記の第1の時刻の後の第2の時刻に、入力電圧Uinのレベルに依存した1つのレベルと、上記の制御可能な電圧源110の設定された電圧Ugl,Ubgのレベルとに依存して発生される。
続く方法ステップ23において、上記の第2の時刻に電流経路100において発生された電流Igのレベルが検出される。次の方法ステップ24において、この第2の時刻に電流経路100において発生された電流がこの避雷器の最小電流Iminのレベルより大きいか小さいかがチェックされる。この避雷器の最小電流Iminのレベルは、この避雷器が消弧する電流レベルである。検出された、上記の第2の時刻に電流経路100において発生された電流Igが、この避雷器の最小電流のレベル以下であることが確認された場合は、制御可能なスイッチ110は、方法ステップ25において、遮断状態に切り替えられ、こうして電流経路100は遮断状態で動作される。
これに対して、検出された、上記の第2の時刻に電流経路100において発生された電流Igが、この避雷器の最小電流のレベルより大きいことが方法ステップ24において確認された場合は、電流経路100はさらに導通状態で動作される。この電流経路100がさらに導通状態で動作される場合は、再度上記の方法ステップ21において、制御可能な電圧源110の電圧のレベルが設定される。
上述したように、上記の第2の時刻に電流経路100において発生された電流Igがアーク放電遷移電流以下である場合は、制御可能な電圧源110の電圧のレベルは、方法ステップ21において、上記の第1のレベル、たとえばこの避雷器のグロー放電電圧Uglのレベルを有して発生される。この第2の時刻に検出された、電流経路100において発生された電流Igがこのアーク放電遷移電流のレベルより大きい場合は、制御可能な電圧源110の電圧のレベルは、この方法ステップ21において、上記の第2のレベル、たとえばこの避雷器のアーク放電電圧Ubgのレベルを有して発生される。入力電圧Uinのレベルが正極性を有する場合は、設定された制御可能な電圧源110の電圧のレベルは、方法ステップ21において、正極性を有して設定される。これとは反対に、入力電圧Uinが不極性を有する場合は、制御可能な電圧源の電圧のレベルは、方法ステップ21において、負極性を有して設定される。
制御可能なスイッチ140が、上記の方法ステップ25において、遮断されて動作される場合、すなわちこの避雷器が点火されていない場合、電流経路100においては避雷電流Igは全く流れない。この場合アノードAとカソードKとの間には、絶縁抵抗210および避雷器静電容量300だけが作用している。
図2に概略を示す方法フローは、コンピュータに実装可能な、回路シミュレーションプログラムに組み込むことができるプログラムとして、実行することができる。このコンピュータに実装可能なプログラムは、たとえば1つのモジュールとしてまたは1つの機能ブロックとして、1つのスパイスライブラリで提供することができる。図1に示す避雷器の回路モデルは、複数のアナログデバイス、たとえば抵抗120と210およびコンデンサ310、または制御可能な電圧源110、回路接続されたデバイス、たとえば制御可能なスイッチ140、および計算用の複数のデバイス、たとえば回路ブロック400〜900から構成することができる。
回路ブロック400は、たとえば電圧制御の電圧源を備えてよく、この電圧源は入力電圧に依存して、この入力電圧UinがOV以上の電圧である場合、その出力側に+1Vのレベルを有する信号Polを生成する。他の場合には、この信号Polは出力側で−1Vの電圧レベルを有して生成される。回路ブロック500は、電圧制御の電圧源として構成されていてよく、この電圧制御の電圧源はその出力側に、検出された入力電圧の一次微分に依存した信号SUslを生成する。回路ブロック600は、入力電圧の電圧スロープとこれに対応した応答電圧とから成る複数の数値対を記憶するためのルックアップテーブルを備えてよい。回路ブロック700は、電圧制御の電圧源を備えてよく、この電圧制御の電圧源は、その出力側に、入力電圧を抵抗120の導電率に対応した定数係数で乗算したものに依存した電圧信号SIgを生成する。
回路ブロック800は、電圧制御の電圧源を備えてよい。この回路ブロック800は、入力側に供給された上記の入力電圧および上記の応答電圧と、電流経路100を通る電流およびこの避雷器の最小電流とを変数として、上記の制御信号S1のレベルを計算する。たとえば、上記の入力電圧が、求められた応答電圧より大きいか、またはこの避雷器あるいは電流経路100を通る上記の電流Igがこの避雷器の最小電流より大きい場合、この回路ブロック800の制御可能な電圧源は、その出力側に、2Vのレベルを有する制御信号S1を生成してよい。他の場合には、この制御信号S1は、たとえば0Vの電圧レベルを有して生成されてよい。
回路ブロック900は、制御信号S2を生成するために、電圧制御の電圧源を備えてよい。この回路ブロックは、上記の入力電圧が正か負かを検出し、また上記の電流Igの電流レベルが上記のアーク放電遷移電流より大きいか小さいかを検出する。上記の入力電圧Uinが正であり、上記の電流Igが上記のアーク放電遷移電流より大きい場合、上記の制御可能な電圧源110から正のアーク放電電圧が発生されるように、この回路ブロック900の制御可能な電圧源によって、制御信号S2が生成される。他の場合、すなわち入力電圧が正で、上記の電流Igがアーク放電遷移電流以下のレベルの場合は、この制御可能な電圧源900から正のグロー放電電圧が発生されるように、制御信号S2が生成される。上記の入力電圧の極性が負である場合は、上記の制御可能な電圧源110が、負のレベルを有するアーク放電電圧あるいはグロー放電電圧を発生するように、この回路ブロック900の制御可能な電圧源によって制御信号S2が生成される。
出力信号を遅延させるために、具体的には回路ブロック400,600,800,および900の出力信号を遅延させるために、これらの回路ブロックは遅延回路を備えてよく、これらの遅延回路はそれぞれの回路ブロックの制御可能な電圧源の後に配設される。
図2に示す方法およびこれの基礎となる図1に示す回路モデルを用いて、任意のガス充填避雷器またはスパークギャップの電気的特性を再現することができる。シミュレーションする避雷器に依存して、静的な放電開始電圧、動的な応答電圧、絶縁抵抗、避雷器静電容量、アーク放電電圧、グロー放電電圧、アーク放電遷移電流、および最小電流を特定あるいは変化することができる。
図3は、上記の方法10が実行可能なコンピュータ1を示す。この避雷器の電気的特性をシミュレーションする方法は、コンピュータプログラム製品2としてコンピュータで読み込み可能な記憶媒体3に記憶されていてよい。このコンピュータプログラム製品2は、上記のコンピュータに実装可能な方法の実行のための、このコンピュータ1のプロセッサ4を用いて実行可能な複数の命令を備えている。
1 : コンピュータ
2 : コンピュータプログラム製品
3 : 記憶媒体
4 : プロセッサ
10 : 論理フロー
11,... ,25 : 方法ステップ
100 : 電流経路
110 : 制御可能な電圧源
120 : 抵抗
130 : 電流制限器
140 : 制御可能なスイッチ
200 : 電流経路
210 : 絶縁抵抗
300 : コンデンサ
400,... ,900 : 回路ブロック
1000 : 回路モデル
A : アノード端子
K : カソード端子
Uin : 入力電圧
Usl : 入力電圧の電圧スロープ
Ua : 応答電圧
Ig : 避雷器電流

Claims (15)

  1. 避雷器の電気的特性のシミュレーション用の、コンピュータに実装可能な方法であって、
    前記避雷器のアノード(A)とカソード(K)との間に切替可能な電流経路(100)を有する避雷器(1000)のモデルを準備するステップであって、当該電流経路(100)は制御可能な電圧源(110)を備え、当該電流経路(100)は、導通状態または遮断状態に切替可能であり、当該電流経路(100)の導通状態においては、前記アノード(A)と前記カソード(K)との間に前記避雷器(1000)の入力電圧(Uin)が印加されている場合、当該電流経路(100)を通る電流フローが生じ、当該電流経路(100)の遮断状態においては、当該電流経路(100)の電流フローは遮断されているステップと、
    前記アノード(A)と前記カソード(K)との間に入力電圧(Uin)を印加するステップと、
    前記入力電圧(Uin)の極性を検出するステップと、
    前記制御可能な電圧源(110)の電圧の第1のレベル(Ugl)が、前記入力電圧(Uin)の極性に依存した極性を有して設定されるステップと、
    前記入力電圧(Uin)の電圧スロープの値(Usl)を検出するステップと、
    前記避雷器の応答電圧(Ua)のレベルが、検出された前記入力電圧の電圧スロープの値(Usl)に依存して求められるステップと、
    前記入力電圧(Uin)のレベルおよび求められた前記応答電圧(Ua)のレベルに依存して、前記電流経路(100)が導通状態または遮断状態に切り替えられるステップと、
    前記電流経路(100)が前記導通状態に切り替えられている場合に、前記電流経路(100)に、第1の時刻に1つの電流(Ig)が発生されるステップと、
    前記第1の時刻に前記電流経路(100)に発生される電流(Ig)のレベルが検出されるステップと、
    検出された、前記第1の時刻に発生された電流(Ig)のレベルに依存して、前記制御可能な電圧源(110)の電圧の前記第1のレベル(Ugl)または当該第1のレベルと異なる第2のレベル(Ubg)が生成されるステップと、
    前記入力電圧(Uin)のレベルの極性に依存して、前記制御可能な電圧源(110)の電圧の極性が生成されるステップと、
    前記電流経路(100)が導通状態に切り替えられている場合に、前記電流経路(100)における電流(Ig)が、前記第1の時刻の後の第2の時刻に、前記入力電圧(Uin)のレベルに依存したレベルと、前記制御可能な電圧源(110)の電圧で発生されたレベル(Ugl,Ubg)とに依存して発生されるステップと、
    を備えることを特徴とする方法。
  2. 前記入力電圧(Uin)が求められた前記応答電圧(Ua)より大きい場合、前記電流経路(100)を前記遮断状態から前記導通状態に切り替えるステップを備えることを特徴とする、請求項1に記載の方法。
  3. 前記第2の時刻に前記電流経路(100)において発生された電流(Ig)のレベルを検出するステップと、
    検出された、前記第2の時刻に前記電流経路(100)において発生された電流(Ig)が、前記避雷器が消弧される電流レベルである、前記避雷器の最小電流(Imin)のレベルより大きい場合、前記電流経路(100)が前記導通状態で動作されるステップと、
    を備えることを特徴とする、請求項1または2に記載の方法。
  4. 検出された、前記第2の時刻に電流経路(100)において発生された電流(Ig)が、前記アーク放電遷移電流以下である場合、前記制御可能な電圧源(110)の電圧のレベルが、前記第1のレベル(Ugl)を有して発生されるステップであって、前記アーク放電遷移電流のレベルは、前記避雷器がグロー放電からアーク放電に切り替わる電流レベルであるステップを備えることを特徴とする、請求項1乃至3のいずれか1項に記載の方法。
  5. 前記第2の時刻に検出された、前記電流経路(100)において発生された電流(Ig)が前記アーク放電遷移電流のレベルより大きい場合、前記制御可能な電圧源(110)の電圧のレベルを、第2のレベル(Ubg)を有して発生するステップを備えることを特徴とする、請求項4に記載の方法。
  6. 前記入力電圧(Uin)のレベルが正極性を有する場合、前記制御可能な電圧源(110)の電圧の前記第1および前記第2のレベル(Ugl,Ubg)の正極性が生成され、前記入力電圧(Uin)のレベルが負極性を有する場合、前記制御可能な電圧源(110)の電圧の前記第1および前記第2のレベル(Ugl,Ubg)の負極性を生成されるステップを備えることを特徴とする、請求項5に記載の方法。
  7. 前記制御可能な電圧源(110)の電圧の前記第1のレベル(Ugl)が、前記避雷器のアーク放電遷移電流のレベルに対応し、前記制御可能な電圧源(110)の電圧の前記第2のレベル(Ubg)が、前記避雷器のアーク放電電圧(Ubg)のレベルに対応することを特徴とする、請求項5または6に記載の方法。
  8. 複数の数値対を有するテーブルを記憶するステップであって、それぞれの数値対の第1の値が前記入力電圧(Uin)の電圧スロープの値を与え、それぞれの数値対の第2の値が、前記入力電圧の前記電圧スロープに対応した応答電圧のレベルを与えるステップを備えることを特徴とする、請求項1乃至7のいずれか1項に記載の方法。
  9. 前記テーブルから、検出された前記入力電圧(Uin)の前記電圧スロープの値に対応した前記応答電圧(Ua)のレベルを求めることを特徴とする、請求項8に記載の方法。
  10. 前記テーブルに記憶された前記応答電圧のレベルの少なくとも2つの間で、前記応答電圧のレベルを内挿することによって前記応答電圧(Ua)のレベルを求めることを特徴とする、請求項8に記載の方法。
  11. 前記避雷器の前記アノード(A)と前記カソード(K)との間に、前記電流経路(100)に対して並列に回路接続されたもう1つの電流経路(200)を有する避雷器(1000)のモデルを準備するステップと、
    前記電流経路(100)が遮断状態に切り替えられている場合、前記避雷器を通る電流(Ig)が前記もう1つの電流経路(200)において発生されるステップと、
    を備えることを特徴とする、請求項1乃至10のいずれか1項に記載の方法。
  12. 前記もう1つの電流経路(200)における前記避雷器の絶縁抵抗の大きさの抵抗(210)を有する避雷器(1000)のモデルを準備するステップを備えることを特徴とする、請求項11に記載の方法。
  13. 前記抵抗(210)に対して並列に回路接続された、前記避雷器の避雷器静電容量の大きさの静電容量を表すコンデンサ(300)を有する避雷器(1000)のモデルを準備するステップを備えることを特徴とする、請求項12に記載の方法。
  14. 前記方法は、回路シミュレーションプログラムに組み込むことができるプログラムとして実装されていることを特徴とする、請求項1乃至13に記載の方法。
  15. 請求項1乃至14のいずれか1項に記載の避雷器の電気的特性のシミュレーション用のコンピュータに実装可能な方法(10)の、コンピュータ(1)のプロセッサ(4)を用いた実行のための複数の命令を備える、コンピュータで読み込み可能な記憶媒体(3)に記憶するためのコンピュータプログラム製品(2)。
JP2016541618A 2013-12-19 2014-11-14 避雷器の電気的特性のシミュレーション用の、コンピュータに実装可能な方法 Active JP6356812B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102013114546.9A DE102013114546B4 (de) 2013-12-19 2013-12-19 Computerimplementierbares Verfahren zur Simulation des elektrischen Verhaltens eines Ableiters
DE102013114546.9 2013-12-19
PCT/EP2014/074651 WO2015090767A1 (de) 2013-12-19 2014-11-14 Computerimplementierbares verfahren zur simulation des elektrischen verhaltens eines ableiters

Publications (2)

Publication Number Publication Date
JP2017504113A true JP2017504113A (ja) 2017-02-02
JP6356812B2 JP6356812B2 (ja) 2018-07-11

Family

ID=52000797

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016541618A Active JP6356812B2 (ja) 2013-12-19 2014-11-14 避雷器の電気的特性のシミュレーション用の、コンピュータに実装可能な方法

Country Status (4)

Country Link
US (1) US10140397B2 (ja)
JP (1) JP6356812B2 (ja)
DE (1) DE102013114546B4 (ja)
WO (1) WO2015090767A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111175629A (zh) * 2018-11-09 2020-05-19 中国科学院长春光学精密机械与物理研究所 一种快速检测浪涌抑制电路性能的方法
CN111244926B (zh) * 2020-01-15 2021-12-24 许继集团有限公司 一种可用于混合直流输电的可控避雷器
CN111400910B (zh) * 2020-03-16 2022-06-07 西安交通大学 四角塔通信基站系统的雷电流分流特性计算方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05333086A (ja) * 1992-05-29 1993-12-17 Chubu Electric Power Co Inc フラッシオーバのモデル
JP2004266963A (ja) * 2003-03-03 2004-09-24 Nippon Telegr & Teleph Corp <Ntt> 通信用アレスタのモデリング方法、アレスタおよびプログラム
US20050172246A1 (en) * 2004-01-29 2005-08-04 Stewart Logie Electrostatic discharge simulation

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4634066B2 (ja) 2004-05-21 2011-02-16 住友電気工業株式会社 半導体層を形成する方法
DE102012103158A1 (de) * 2012-04-12 2013-10-17 Epcos Ag Überspannungsableiter
US9651629B2 (en) * 2012-07-16 2017-05-16 Clemson University Hardware-in-the-loop grid simulator system and method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05333086A (ja) * 1992-05-29 1993-12-17 Chubu Electric Power Co Inc フラッシオーバのモデル
JP2004266963A (ja) * 2003-03-03 2004-09-24 Nippon Telegr & Teleph Corp <Ntt> 通信用アレスタのモデリング方法、アレスタおよびプログラム
US20050172246A1 (en) * 2004-01-29 2005-08-04 Stewart Logie Electrostatic discharge simulation

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
"PSpice Model for Surge Arresters", EPCOS PRODUCT BRIEF 2012 [ONLINE], JPN6017033903, 2012 *

Also Published As

Publication number Publication date
US10140397B2 (en) 2018-11-27
JP6356812B2 (ja) 2018-07-11
WO2015090767A1 (de) 2015-06-25
DE102013114546A1 (de) 2015-06-25
DE102013114546B4 (de) 2017-05-11
US20160300002A1 (en) 2016-10-13

Similar Documents

Publication Publication Date Title
JP6356812B2 (ja) 避雷器の電気的特性のシミュレーション用の、コンピュータに実装可能な方法
CN110851950B (zh) 一种考虑弧长随机变化的动态电弧模型构建方法
JP2013036998A (ja) 電子負荷装置及び電子負荷装置に可変リアクタンス負荷機能を与える方法
Pouncey et al. A spark gap model for LTspice and similar circuit simulation software
Andrea et al. Model of an electric arc for circuit analysis
Noda et al. Supplementary techniques for 2S-DIRK-based EMT simulations
CN109492339B (zh) 一种电弧模型构建方法及系统
CN108229038B (zh) 三电极场畸变气体开关的模型构建方法和导通过程模拟方法
JP2018205151A (ja) 静電気耐圧試験装置および静電気耐圧試験方法
Osmokrović et al. Reliability of three-electrode spark gaps
JP3755823B2 (ja) 通信用アレスタのモデリング方法、アレスタおよびプログラム
Larsson et al. Numerical simulation of gas discharge protectors-a review
CN109660236A (zh) 迟滞电路及其构成上电复位结构
KR20110125666A (ko) 컷오프 스파크 방전 경로
JP6261843B1 (ja) インパルス電圧試験装置
Austermann et al. State transition based behavioural model for electric arcs in 48 V automotive power supply networks
Starzyński et al. Improved Simulation Model of Electrical Breakdown in Air
JP5299062B2 (ja) Igbtの過渡特性をシミュレーションする方法
Daniil et al. Improving the stability of the battery emulator—Pulsed current load interface in a Power Hardware-in-the-Loop Simulation
Alexeenko et al. Optimization of the numerical model of the triggerable LTD spark gap switch
Kolev et al. An approach to develop a partial discharge investigation
Kiffmeier et al. Model-based analysis and evaluation of 48 V automotive power supply systems regarding to electric arc faults
CN116484638A (zh) 记及抖动的触发管型开关导通过程等效建模方法及系统
CN112285423A (zh) 一种通过拟合快速计算正负极对地绝缘电阻的方法与系统
CN201536259U (zh) 干扰突波纪录装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170825

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170906

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171205

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180530

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180614

R150 Certificate of patent or registration of utility model

Ref document number: 6356812

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250