JP2017504113A - 避雷器の電気的特性のシミュレーション用の、コンピュータに実装可能な方法 - Google Patents
避雷器の電気的特性のシミュレーション用の、コンピュータに実装可能な方法 Download PDFInfo
- Publication number
- JP2017504113A JP2017504113A JP2016541618A JP2016541618A JP2017504113A JP 2017504113 A JP2017504113 A JP 2017504113A JP 2016541618 A JP2016541618 A JP 2016541618A JP 2016541618 A JP2016541618 A JP 2016541618A JP 2017504113 A JP2017504113 A JP 2017504113A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- level
- current
- current path
- lightning arrester
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 69
- 230000004044 response Effects 0.000 claims abstract description 50
- 238000010891 electric arc Methods 0.000 claims description 39
- 230000007704 transition Effects 0.000 claims description 20
- 238000004590 computer program Methods 0.000 claims description 10
- 239000003990 capacitor Substances 0.000 claims description 6
- 238000009413 insulation Methods 0.000 claims description 6
- 238000004088 simulation Methods 0.000 description 15
- 230000001419 dependent effect Effects 0.000 description 4
- 235000013599 spices Nutrition 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 230000002238 attenuated effect Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/20—Design optimisation, verification or simulation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
- H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Emergency Protection Circuit Devices (AREA)
Abstract
Description
2 : コンピュータプログラム製品
3 : 記憶媒体
4 : プロセッサ
10 : 論理フロー
11,... ,25 : 方法ステップ
100 : 電流経路
110 : 制御可能な電圧源
120 : 抵抗
130 : 電流制限器
140 : 制御可能なスイッチ
200 : 電流経路
210 : 絶縁抵抗
300 : コンデンサ
400,... ,900 : 回路ブロック
1000 : 回路モデル
A : アノード端子
K : カソード端子
Uin : 入力電圧
Usl : 入力電圧の電圧スロープ
Ua : 応答電圧
Ig : 避雷器電流
Claims (15)
- 避雷器の電気的特性のシミュレーション用の、コンピュータに実装可能な方法であって、
前記避雷器のアノード(A)とカソード(K)との間に切替可能な電流経路(100)を有する避雷器(1000)のモデルを準備するステップであって、当該電流経路(100)は制御可能な電圧源(110)を備え、当該電流経路(100)は、導通状態または遮断状態に切替可能であり、当該電流経路(100)の導通状態においては、前記アノード(A)と前記カソード(K)との間に前記避雷器(1000)の入力電圧(Uin)が印加されている場合、当該電流経路(100)を通る電流フローが生じ、当該電流経路(100)の遮断状態においては、当該電流経路(100)の電流フローは遮断されているステップと、
前記アノード(A)と前記カソード(K)との間に入力電圧(Uin)を印加するステップと、
前記入力電圧(Uin)の極性を検出するステップと、
前記制御可能な電圧源(110)の電圧の第1のレベル(Ugl)が、前記入力電圧(Uin)の極性に依存した極性を有して設定されるステップと、
前記入力電圧(Uin)の電圧スロープの値(Usl)を検出するステップと、
前記避雷器の応答電圧(Ua)のレベルが、検出された前記入力電圧の電圧スロープの値(Usl)に依存して求められるステップと、
前記入力電圧(Uin)のレベルおよび求められた前記応答電圧(Ua)のレベルに依存して、前記電流経路(100)が導通状態または遮断状態に切り替えられるステップと、
前記電流経路(100)が前記導通状態に切り替えられている場合に、前記電流経路(100)に、第1の時刻に1つの電流(Ig)が発生されるステップと、
前記第1の時刻に前記電流経路(100)に発生される電流(Ig)のレベルが検出されるステップと、
検出された、前記第1の時刻に発生された電流(Ig)のレベルに依存して、前記制御可能な電圧源(110)の電圧の前記第1のレベル(Ugl)または当該第1のレベルと異なる第2のレベル(Ubg)が生成されるステップと、
前記入力電圧(Uin)のレベルの極性に依存して、前記制御可能な電圧源(110)の電圧の極性が生成されるステップと、
前記電流経路(100)が導通状態に切り替えられている場合に、前記電流経路(100)における電流(Ig)が、前記第1の時刻の後の第2の時刻に、前記入力電圧(Uin)のレベルに依存したレベルと、前記制御可能な電圧源(110)の電圧で発生されたレベル(Ugl,Ubg)とに依存して発生されるステップと、
を備えることを特徴とする方法。 - 前記入力電圧(Uin)が求められた前記応答電圧(Ua)より大きい場合、前記電流経路(100)を前記遮断状態から前記導通状態に切り替えるステップを備えることを特徴とする、請求項1に記載の方法。
- 前記第2の時刻に前記電流経路(100)において発生された電流(Ig)のレベルを検出するステップと、
検出された、前記第2の時刻に前記電流経路(100)において発生された電流(Ig)が、前記避雷器が消弧される電流レベルである、前記避雷器の最小電流(Imin)のレベルより大きい場合、前記電流経路(100)が前記導通状態で動作されるステップと、
を備えることを特徴とする、請求項1または2に記載の方法。 - 検出された、前記第2の時刻に電流経路(100)において発生された電流(Ig)が、前記アーク放電遷移電流以下である場合、前記制御可能な電圧源(110)の電圧のレベルが、前記第1のレベル(Ugl)を有して発生されるステップであって、前記アーク放電遷移電流のレベルは、前記避雷器がグロー放電からアーク放電に切り替わる電流レベルであるステップを備えることを特徴とする、請求項1乃至3のいずれか1項に記載の方法。
- 前記第2の時刻に検出された、前記電流経路(100)において発生された電流(Ig)が前記アーク放電遷移電流のレベルより大きい場合、前記制御可能な電圧源(110)の電圧のレベルを、第2のレベル(Ubg)を有して発生するステップを備えることを特徴とする、請求項4に記載の方法。
- 前記入力電圧(Uin)のレベルが正極性を有する場合、前記制御可能な電圧源(110)の電圧の前記第1および前記第2のレベル(Ugl,Ubg)の正極性が生成され、前記入力電圧(Uin)のレベルが負極性を有する場合、前記制御可能な電圧源(110)の電圧の前記第1および前記第2のレベル(Ugl,Ubg)の負極性を生成されるステップを備えることを特徴とする、請求項5に記載の方法。
- 前記制御可能な電圧源(110)の電圧の前記第1のレベル(Ugl)が、前記避雷器のアーク放電遷移電流のレベルに対応し、前記制御可能な電圧源(110)の電圧の前記第2のレベル(Ubg)が、前記避雷器のアーク放電電圧(Ubg)のレベルに対応することを特徴とする、請求項5または6に記載の方法。
- 複数の数値対を有するテーブルを記憶するステップであって、それぞれの数値対の第1の値が前記入力電圧(Uin)の電圧スロープの値を与え、それぞれの数値対の第2の値が、前記入力電圧の前記電圧スロープに対応した応答電圧のレベルを与えるステップを備えることを特徴とする、請求項1乃至7のいずれか1項に記載の方法。
- 前記テーブルから、検出された前記入力電圧(Uin)の前記電圧スロープの値に対応した前記応答電圧(Ua)のレベルを求めることを特徴とする、請求項8に記載の方法。
- 前記テーブルに記憶された前記応答電圧のレベルの少なくとも2つの間で、前記応答電圧のレベルを内挿することによって前記応答電圧(Ua)のレベルを求めることを特徴とする、請求項8に記載の方法。
- 前記避雷器の前記アノード(A)と前記カソード(K)との間に、前記電流経路(100)に対して並列に回路接続されたもう1つの電流経路(200)を有する避雷器(1000)のモデルを準備するステップと、
前記電流経路(100)が遮断状態に切り替えられている場合、前記避雷器を通る電流(Ig)が前記もう1つの電流経路(200)において発生されるステップと、
を備えることを特徴とする、請求項1乃至10のいずれか1項に記載の方法。 - 前記もう1つの電流経路(200)における前記避雷器の絶縁抵抗の大きさの抵抗(210)を有する避雷器(1000)のモデルを準備するステップを備えることを特徴とする、請求項11に記載の方法。
- 前記抵抗(210)に対して並列に回路接続された、前記避雷器の避雷器静電容量の大きさの静電容量を表すコンデンサ(300)を有する避雷器(1000)のモデルを準備するステップを備えることを特徴とする、請求項12に記載の方法。
- 前記方法は、回路シミュレーションプログラムに組み込むことができるプログラムとして実装されていることを特徴とする、請求項1乃至13に記載の方法。
- 請求項1乃至14のいずれか1項に記載の避雷器の電気的特性のシミュレーション用のコンピュータに実装可能な方法(10)の、コンピュータ(1)のプロセッサ(4)を用いた実行のための複数の命令を備える、コンピュータで読み込み可能な記憶媒体(3)に記憶するためのコンピュータプログラム製品(2)。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102013114546.9A DE102013114546B4 (de) | 2013-12-19 | 2013-12-19 | Computerimplementierbares Verfahren zur Simulation des elektrischen Verhaltens eines Ableiters |
DE102013114546.9 | 2013-12-19 | ||
PCT/EP2014/074651 WO2015090767A1 (de) | 2013-12-19 | 2014-11-14 | Computerimplementierbares verfahren zur simulation des elektrischen verhaltens eines ableiters |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017504113A true JP2017504113A (ja) | 2017-02-02 |
JP6356812B2 JP6356812B2 (ja) | 2018-07-11 |
Family
ID=52000797
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016541618A Active JP6356812B2 (ja) | 2013-12-19 | 2014-11-14 | 避雷器の電気的特性のシミュレーション用の、コンピュータに実装可能な方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US10140397B2 (ja) |
JP (1) | JP6356812B2 (ja) |
DE (1) | DE102013114546B4 (ja) |
WO (1) | WO2015090767A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111175629A (zh) * | 2018-11-09 | 2020-05-19 | 中国科学院长春光学精密机械与物理研究所 | 一种快速检测浪涌抑制电路性能的方法 |
CN111244926B (zh) * | 2020-01-15 | 2021-12-24 | 许继集团有限公司 | 一种可用于混合直流输电的可控避雷器 |
CN111400910B (zh) * | 2020-03-16 | 2022-06-07 | 西安交通大学 | 四角塔通信基站系统的雷电流分流特性计算方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05333086A (ja) * | 1992-05-29 | 1993-12-17 | Chubu Electric Power Co Inc | フラッシオーバのモデル |
JP2004266963A (ja) * | 2003-03-03 | 2004-09-24 | Nippon Telegr & Teleph Corp <Ntt> | 通信用アレスタのモデリング方法、アレスタおよびプログラム |
US20050172246A1 (en) * | 2004-01-29 | 2005-08-04 | Stewart Logie | Electrostatic discharge simulation |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4634066B2 (ja) | 2004-05-21 | 2011-02-16 | 住友電気工業株式会社 | 半導体層を形成する方法 |
DE102012103158A1 (de) * | 2012-04-12 | 2013-10-17 | Epcos Ag | Überspannungsableiter |
US9651629B2 (en) * | 2012-07-16 | 2017-05-16 | Clemson University | Hardware-in-the-loop grid simulator system and method |
-
2013
- 2013-12-19 DE DE102013114546.9A patent/DE102013114546B4/de active Active
-
2014
- 2014-11-14 JP JP2016541618A patent/JP6356812B2/ja active Active
- 2014-11-14 US US15/106,258 patent/US10140397B2/en active Active
- 2014-11-14 WO PCT/EP2014/074651 patent/WO2015090767A1/de active Application Filing
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05333086A (ja) * | 1992-05-29 | 1993-12-17 | Chubu Electric Power Co Inc | フラッシオーバのモデル |
JP2004266963A (ja) * | 2003-03-03 | 2004-09-24 | Nippon Telegr & Teleph Corp <Ntt> | 通信用アレスタのモデリング方法、アレスタおよびプログラム |
US20050172246A1 (en) * | 2004-01-29 | 2005-08-04 | Stewart Logie | Electrostatic discharge simulation |
Non-Patent Citations (1)
Title |
---|
"PSpice Model for Surge Arresters", EPCOS PRODUCT BRIEF 2012 [ONLINE], JPN6017033903, 2012 * |
Also Published As
Publication number | Publication date |
---|---|
US10140397B2 (en) | 2018-11-27 |
JP6356812B2 (ja) | 2018-07-11 |
WO2015090767A1 (de) | 2015-06-25 |
DE102013114546A1 (de) | 2015-06-25 |
DE102013114546B4 (de) | 2017-05-11 |
US20160300002A1 (en) | 2016-10-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6356812B2 (ja) | 避雷器の電気的特性のシミュレーション用の、コンピュータに実装可能な方法 | |
CN110851950B (zh) | 一种考虑弧长随机变化的动态电弧模型构建方法 | |
JP2013036998A (ja) | 電子負荷装置及び電子負荷装置に可変リアクタンス負荷機能を与える方法 | |
Pouncey et al. | A spark gap model for LTspice and similar circuit simulation software | |
Andrea et al. | Model of an electric arc for circuit analysis | |
Noda et al. | Supplementary techniques for 2S-DIRK-based EMT simulations | |
CN109492339B (zh) | 一种电弧模型构建方法及系统 | |
CN108229038B (zh) | 三电极场畸变气体开关的模型构建方法和导通过程模拟方法 | |
JP2018205151A (ja) | 静電気耐圧試験装置および静電気耐圧試験方法 | |
Osmokrović et al. | Reliability of three-electrode spark gaps | |
JP3755823B2 (ja) | 通信用アレスタのモデリング方法、アレスタおよびプログラム | |
Larsson et al. | Numerical simulation of gas discharge protectors-a review | |
CN109660236A (zh) | 迟滞电路及其构成上电复位结构 | |
KR20110125666A (ko) | 컷오프 스파크 방전 경로 | |
JP6261843B1 (ja) | インパルス電圧試験装置 | |
Austermann et al. | State transition based behavioural model for electric arcs in 48 V automotive power supply networks | |
Starzyński et al. | Improved Simulation Model of Electrical Breakdown in Air | |
JP5299062B2 (ja) | Igbtの過渡特性をシミュレーションする方法 | |
Daniil et al. | Improving the stability of the battery emulator—Pulsed current load interface in a Power Hardware-in-the-Loop Simulation | |
Alexeenko et al. | Optimization of the numerical model of the triggerable LTD spark gap switch | |
Kolev et al. | An approach to develop a partial discharge investigation | |
Kiffmeier et al. | Model-based analysis and evaluation of 48 V automotive power supply systems regarding to electric arc faults | |
CN116484638A (zh) | 记及抖动的触发管型开关导通过程等效建模方法及系统 | |
CN112285423A (zh) | 一种通过拟合快速计算正负极对地绝缘电阻的方法与系统 | |
CN201536259U (zh) | 干扰突波纪录装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170825 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170906 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171205 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180530 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180614 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6356812 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |