JP2017229130A - Power supply apparatus, circuit board and battery preservation method - Google Patents
Power supply apparatus, circuit board and battery preservation method Download PDFInfo
- Publication number
- JP2017229130A JP2017229130A JP2016122582A JP2016122582A JP2017229130A JP 2017229130 A JP2017229130 A JP 2017229130A JP 2016122582 A JP2016122582 A JP 2016122582A JP 2016122582 A JP2016122582 A JP 2016122582A JP 2017229130 A JP2017229130 A JP 2017229130A
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- power supply
- voltage
- terminal
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Power Sources (AREA)
- Structure Of Printed Boards (AREA)
- Charge And Discharge Circuits For Batteries Or The Like (AREA)
Abstract
Description
本発明は、電力供給装置、回路基板及び電池保存方法に関する。 The present invention relates to a power supply device, a circuit board, and a battery storage method.
アミューズメント用途の機器で使用されるモジュールでは、回路素子や電池が回路基板に直接実装されている場合が多い。
特許文献１には、関連する技術として、電池を搭載したメモリバックアップ用の回路基板に関する技術が開示されている。特許文献１に記載されている回路基板は、コネクタを介してメモリバックアップを実現する回路基板であり、搭載される電池は充電可能である。
In modules used in amusement equipment, circuit elements and batteries are often directly mounted on a circuit board.
回路素子や電池が回路基板に直接実装されるモジュールでは、回路素子や電池が回路基板に実装された時点で回路素子を介してモジュールの負荷に電流が流れ、モジュールの検査が行われる前に電池の消耗が開始されてしまう。特に、負荷が抵抗性の素子を含む場合には、負荷に電流が流れ続け、電池の消耗が激しくなる。
そこで、電池と負荷との間に機械スイッチを設けて電池から負荷への電力の経路を開状態と閉状態に切り替えることが考えられる。
しかしながら、アミューズメント用途などの機器で使用されるモジュールでは使用できる部品に制約があり、機械スイッチやコネクタなどの部品の使用ができない場合がある。また、信頼性を担保する見地から、機械スイッチやコネクタをできるだけ使用しない方が望ましい。
特許文献１に記載された回路基板と同様に電池として充電可能な電池を用いることも考えられる。しかしながら、この場合にも充電を行うためにはコネクタが必要であり、コネクタを使用できない場合がある。
そのため、電子部品や電源が回路基板に直接実装されアミューズメント用途で使用されるモジュールにおいて、電池の消耗を防ぐことのできる技術が求められていた。
In modules in which circuit elements and batteries are directly mounted on the circuit board, the current flows to the module load via the circuit elements when the circuit elements and batteries are mounted on the circuit board, and the battery is inspected before the module is inspected. Consumption starts. In particular, when the load includes a resistive element, a current continues to flow through the load, and battery consumption becomes severe.
Thus, it is conceivable to provide a mechanical switch between the battery and the load to switch the power path from the battery to the load between the open state and the closed state.
However, there are restrictions on the parts that can be used in modules used in devices such as amusement applications, and there are cases where parts such as mechanical switches and connectors cannot be used. Also, from the viewpoint of ensuring reliability, it is desirable to use as few mechanical switches and connectors as possible.
It is also conceivable to use a rechargeable battery as the battery as in the circuit board described in
Therefore, there is a need for a technique that can prevent battery consumption in a module that is mounted on a circuit board and has electronic components and a power supply directly used for amusement purposes.
本発明は、上記の課題を解決することのできる電力供給装置、回路基板及び電池保存方法を提供することを目的としている。 An object of the present invention is to provide a power supply device, a circuit board, and a battery storage method that can solve the above-described problems.
上記目的を達成するために、本発明は、外部に電力を供給する電源と前記電源から電力を受ける負荷と前記電源との間に設けられ所定の端子に印加される電圧に応じて開状態と閉状態とに切り替わるスイッチング素子と、前記スイッチング素子を開状態に維持する電圧保持部と、を備える電力供給装置である。 In order to achieve the above object, the present invention provides an open state in accordance with a voltage applied to a predetermined terminal provided between a power source that supplies power to the outside, a load that receives power from the power source, and the power source. A power supply device comprising: a switching element that switches to a closed state; and a voltage holding unit that maintains the switching element in an open state.
また、本発明は、外部に電力を供給する電源と前記電源から電力を受ける負荷と前記電源との間に設けられ所定の端子に印加される電圧に応じて開状態と閉状態とに切り替わるスイッチング素子、前記電源と並列に接続され一端が前記所定の端子に接続されて前記スイッチング素子を開状態に維持する抵抗のそれぞれを実装するための回路基板であって、前記電源、前記スイッチング素子、前記抵抗のそれぞれが実装され、前記所定の端子に接続される前記電源と前記抵抗との間の第１配線が切断された場合に、前記スイッチング素子が開状態から閉状態へと切り替わる配線パターンを備える回路基板である。 In addition, the present invention provides switching that switches between an open state and a closed state according to a voltage applied to a predetermined terminal provided between a power source that supplies power to the outside, a load that receives power from the power source, and the power source. A circuit board for mounting each of the resistors connected in parallel to the power source and having one end connected to the predetermined terminal and maintaining the switching device in an open state, the power source, the switching device, Each of the resistors is mounted, and when the first wiring between the power source connected to the predetermined terminal and the resistor is disconnected, the switching element includes a wiring pattern that switches from an open state to a closed state. It is a circuit board.
また、本発明は、外部に電力を供給する電池、前記電池から電力を受ける負荷と前記電池との間に設けられ所定の端子に印加される電圧に応じて開状態と閉状態とに切り替わるスイッチング素子、前記スイッチング素子を開状態に維持する電圧保持部のそれぞれが実装された回路基板を、前記電圧保持部が前記スイッチング素子を開状態に維持する状態で保存する、電池保存方法である。 The present invention also provides a battery that supplies power to the outside, a load that is provided between the battery that receives power from the battery and the battery, and switches between an open state and a closed state according to a voltage applied to a predetermined terminal. A battery storage method for storing a circuit board on which an element and a voltage holding unit that maintains the switching element in an open state are mounted in a state where the voltage holding unit maintains the switching element in an open state.
本発明によれば、電子部品や電源が回路基板に直接実装されアミューズメント用途で使用されるモジュールにおいて、電池の消耗を防ぐことができる。 ADVANTAGE OF THE INVENTION According to this invention, consumption of a battery can be prevented in the module in which an electronic component and a power supply are directly mounted on a circuit board and used for an amusement application.
＜第一の実施形態＞
本発明の第一の実施形態による電力供給装置について説明する。
本発明の第一の実施形態による電力供給装置は、本発明の最小構成の電力供給装置である。
<First embodiment>
A power supply device according to a first embodiment of the present invention will be described.
The power supply apparatus according to the first embodiment of the present invention is a power supply apparatus having a minimum configuration according to the present invention.
本発明の第一の実施形態による電力供給装置１は、図１に示すように、少なくとも、電源１０と、スイッチング素子２０と、電圧保持部３０と、を備える。
As shown in FIG. 1, the
電源１０は、外部に電力を供給する。
スイッチング素子２０は、電源１０と図示されていない負荷との間に設けられる。スイッチング素子２０は、ゲートを備える。スイッチング素子２０は、ゲートに印加される電圧に応じて開状態と閉状態とに切り替わる。
電圧保持部３０は、スイッチング素子２０を開状態に維持する。
The
The
The
このようにすれば、電力供給装置１は、電子部品や電源が回路基板に直接実装されアミューズメント用途で使用されるモジュールにおいて、電池の消耗を防ぐことができる。
In this way, the
＜第二の実施形態＞
本発明の第二の実施形態による電力供給装置について説明する。
本発明の第二の実施形態による電力供給装置１は、図２に示すように、電源１０と、スイッチング素子２０と、電圧保持部３０と、を備える。
なお、図２には、負荷４０が示されている。
<Second Embodiment>
A power supply device according to a second embodiment of the present invention will be described.
As shown in FIG. 2, the
In FIG. 2, a
電源１０は、例えば、電池である。
スイッチング素子２０は、例えば、図２に示すｐＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタである。
電圧保持部３０は、抵抗３０１を備える。
The
The
The
電源１０、スイッチング素子２０、電圧保持部３０、負荷４０のそれぞれは、図３に示すように、回路基板５０上に実装される。
Each of the
電源１０の高電圧側の端子ａ１は、回路基板５０におけるパターン配線（以下、「パターン配線」と記載）を介して、スイッチング素子２０のソース、スイッチング素子２０のゲート（所定の端子）、抵抗３０１の端子ｃ１のそれぞれに接続される。
The high voltage side terminal a1 of the
電源１０の低電圧側の端子ｂ１は、パターン配線を介して、抵抗３０１の端子ｄ１、負荷４０の端子ｅ１のそれぞれに接続される。
The low-voltage side terminal b1 of the
スイッチング素子２０のドレインは、パターン配線を介して、負荷４０の端子ｆ１に接続される。
The drain of the
なお、端子ｂ１、端子ｄ１、端子ｅ１のそれぞれは、図示されていないグラウンドパターン配線を介して接続されている。 Each of the terminal b1, the terminal d1, and the terminal e1 is connected through a ground pattern wiring (not shown).
スイッチング素子２０のソース、スイッチング素子のゲート、抵抗３０１の端子ｃ１のそれぞれには、電源１０によってＨｉｇｈ状態を示す同一の電圧が印加される。
The same voltage indicating the high state is applied to the source of the
スイッチング素子２０は、ソースとゲートのそれぞれに同一の電圧が印加されると、開状態となり、負荷４０に電流をほとんど流さない。
その結果、スイッチング素子２０のドレインは、Ｌｏｗ状態を示す電圧となる。
なお、このとき、電力供給装置１において流れる全電流の大部分は、電源１０によって印加された電圧により抵抗３０１が流す電流である。
When the same voltage is applied to the source and the gate of the
As a result, the drain of the switching
At this time, most of the total current flowing in the
ここで、図２に示す電力供給装置１において、電源１０の端子ａ１と抵抗３０１の端子ｃ１とを接続しているパターン配線Ａ１（第１配線、図２におけるＡ−Ａ’間のパターン配線）が切断される。
例えば、パターン配線Ａ１の切断は、図３で示す回路基板５０のように、Ａ−Ａ’間にミシン目（スリット）の加工を施し、ミシン目に沿って回路基板５０を切断することにより実現される。このとき、図３で示す回路基板５０は、回路基板５０ａと回路基板５０ｂのそれぞれに分離される。
なお、パターン配線Ａ１の切断を行うために施される回路基板５０の加工は、ミシン目の加工のほか、図４に示すＶカットラインなどの回路基板の一部を切断するための加工であってもよい。
Here, in the
For example, the pattern wiring A1 is cut by cutting perforations (slits) between AA ′ and cutting the
The processing of the
パターン配線Ａ１が切断された場合、スイッチング素子２０のソースには、電源１０によって、Ｈｉｇｈ状態を示す電圧が印加される。また、抵抗３０１の端子ｃ１には電源１０によるＨｉｇｈ状態を示す電圧が印加されなくなるため、抵抗３０１は、電流を流さない。そのため、抵抗３０１の端子ｃ１、スイッチング素子２０のゲートのそれぞれには、電源１０によってＬｏｗ状態を示す電圧が印加される。
スイッチング素子２０のゲートがスイッチング素子２０のソースよりも電圧が低くなり、実効的なゲート電圧（Ｖｇｓ−Ｖｔｈ）の絶対値がスイッチング素子２０のソース・ドレイン間電圧Ｖｄｓよりも大きくなる。
When the pattern wiring A <b> 1 is cut, a voltage indicating a high state is applied to the source of the switching
The voltage of the gate of the switching
スイッチング素子２０は、実効的なゲート電圧（Ｖｇｓ−Ｖｔｈ）の絶対値がスイッチング素子２０のソース・ドレイン間電圧Ｖｄｓよりも大きくなると、閉状態となり、負荷４０に電流を流す。
その結果、スイッチング素子２０のドレインは、Ｈｉｇｈ状態を示す電圧となる。
なお、このとき、スイッチング素子２０は、ｐＭＯＳトランジスタの線形領域で動作する。
When the absolute value of the effective gate voltage (Vgs−Vth) becomes larger than the source-drain voltage Vds of the switching
As a result, the drain of the switching
At this time, the switching
したがって、図５に示す真理値表のように、電圧保持部３０は、パターン配線Ａ１が切断される前には、スイッチング素子２０のゲートをＨｉｇｈ状態を示す電圧に保持する。スイッチング素子２０は、ゲートがＨｉｇｈ状態を示す電圧である場合、開状態となる。その結果、スイッチング素子２０には電流が流れず、負荷４０には電力が供給されない。
また、図５に示す真理値表のように、電圧保持部３０は、パターン配線Ａ１が切断された後には、スイッチング素子２０のゲートをＬｏｗ状態を示す電圧に保持する。スイッチング素子２０は、ゲートがＬｏｗ状態を示す電圧である場合、閉状態となる。その結果、電源１０からスイッチング素子２０を介して負荷４０に電流が流れ、電源１０から負荷４０に電力が供給される。
Therefore, as in the truth table shown in FIG. 5, the
Further, as in the truth table shown in FIG. 5, the
以上、本発明の第二の実施形態による電力供給装置１において、電源１０は、負荷４０に電力を供給する。スイッチング素子２０は、電源１０と負荷４０との間に設けられる。スイッチング素子２０は、ゲート（所定の端子）を備える。スイッチング素子２０は、ゲートに印加される電圧に応じて開状態と閉状態とに切り替わる。電圧保持部３０は、電源１０と並列に接続され端子ｃ１（一端）がゲートに接続されてスイッチング素子２０を開状態に維持する抵抗３０１を備える。また、スイッチング素子２０は、ゲートに接続される電源１０と抵抗３０１との間のパターン配線Ａ１（第１配線）が切断された場合に、開状態から閉状態へと切り替わる。
このようにすれば、電力供給装置１は、電子部品や電源が回路基板に直接実装されアミューズメント用途で使用されるモジュールにおいて、電池の消耗を防ぐことができる。
As described above, in the
In this way, the
＜第三の実施形態＞
本発明の第三の実施形態による電力供給装置について説明する。
本発明の第三の実施形態による電力供給装置１は、図６に示すように、電源１０と、スイッチング素子２０と、電圧保持部３０と、を備える。
なお、図６には、負荷４０が示されている。
<Third embodiment>
A power supply device according to a third embodiment of the present invention will be described.
As shown in FIG. 6, the
FIG. 6 shows the
スイッチング素子２０は、例えば、図６に示すｎＭＯＳトランジスタである。
電圧保持部３０は、抵抗３０１を備える。
The switching
The
電源１０、スイッチング素子２０、電圧保持部３０、負荷４０のそれぞれは、回路基板５０上に実装される。
Each of the
電源１０の高電圧側の端子ａ２は、パターン配線を介して、抵抗３０１の端子ｃ２、負荷４０の端子ｅ２のそれぞれに接続される。
A terminal a2 on the high voltage side of the
電源１０の低電圧側の端子ｂ２は、パターン配線を介して、スイッチング素子２０のソース、スイッチング素子２０のゲート（所定の端子）、抵抗３０１の端子ｄ２のそれぞれに接続される。
The terminal b2 on the low voltage side of the
スイッチング素子２０のドレインは、パターン配線を介して、負荷４０の端子ｆ２に接続される。
The drain of the switching
スイッチング素子２０のソース、スイッチング素子のゲート、抵抗３０１の端子ｄ２のそれぞれには、電源１０によってＬｏｗ状態を示す同一の電圧が印加される。
The same voltage indicating the low state is applied to the source of the switching
スイッチング素子２０は、ソースとゲートのそれぞれに同一の電圧が印加されると、開状態となり、負荷４０に電流をほとんど流さない。
その結果、スイッチング素子２０のドレインは、Ｈｉｇｈ状態を示す電圧となる。
なお、このとき、電力供給装置１において流れる全電流の大部分は、電源１０によって印加された電圧により抵抗３０１が流す電流である。
When the same voltage is applied to the source and the gate of the switching
As a result, the drain of the switching
At this time, most of the total current flowing in the
ここで、図６に示す電力供給装置１において、電源１０の端子ｂ２と抵抗３０１の端子ｄ２とを接続しているパターン配線Ｂ１（第１配線、図６におけるＢ−Ｂ’間のパターン配線）が切断される。
パターン配線Ｂ１の切断は、回路基板５０におけるＢ−Ｂ’間にミシン目の加工を施し、ミシン目に沿って回路基板５０を切断することにより実現される。
Here, in the
The cutting of the pattern wiring B1 is realized by performing perforation processing between BB ′ in the
パターン配線Ｂ１が切断された場合、スイッチング素子２０のソースには、電源１０によって、Ｌｏｗ状態を示す電圧が印加される。また、抵抗３０１の端子ｄ２には電源１０によるＬｏｗ状態を示す電圧が印加されなくなるため、抵抗３０１は、電流を流さない。そのため、抵抗３０１の端子ｄ２、スイッチング素子２０のゲートのそれぞれには、電源１０によってＨｉｇｈ状態を示す電圧が印加される。
スイッチング素子２０のゲートがスイッチング素子２０のソースよりも電圧が高くなり、実効的なゲート電圧（Ｖｇｓ−Ｖｔｈ）がスイッチング素子２０のソース・ドレイン間電圧Ｖｄｓよりも大きくなる。
When the pattern wiring B <b> 1 is cut, a voltage indicating a low state is applied to the source of the switching
The gate of the switching
スイッチング素子２０は、実効的なゲート電圧（Ｖｇｓ−Ｖｔｈ）がスイッチング素子２０のソース・ドレイン間電圧Ｖｄｓよりも大きくなると、閉状態となり、負荷４０に電流を流す。
その結果、スイッチング素子２０のドレインは、Ｌｏｗ状態を示す電圧となる。
なお、このとき、スイッチング素子２０は、ｎＭＯＳトランジスタの線形領域で動作する。
When the effective gate voltage (Vgs−Vth) becomes larger than the source-drain voltage Vds of the switching
As a result, the drain of the switching
At this time, the switching
したがって、図７に示す真理値表のように、電圧保持部３０は、パターン配線Ｂ１が切断される前には、スイッチング素子２０のゲートをＬｏｗ状態を示す電圧に保持する。スイッチング素子２０は、ゲートがＬｏｗ状態を示す電圧である場合、開状態となる。その結果、スイッチング素子２０には電流が流れず、負荷４０には電力が供給されない。
また、図７に示す真理値表のように、電圧保持部３０は、パターン配線Ｂ１が切断された後には、スイッチング素子２０のゲートをＨｉｇｈ状態を示す電圧に保持する。スイッチング素子２０は、ゲートがＨｉｇｈ状態を示す電圧である場合、閉状態となる。その結果、電源１０から負荷４０に電流が流れ、電源１０から負荷４０に電力が供給される。
Therefore, as in the truth table shown in FIG. 7, the
Further, as in the truth table shown in FIG. 7, the
以上、本発明の第三の実施形態による電力供給装置１において、電源１０は、負荷４０に電力を供給する。スイッチング素子２０は、電源１０と負荷４０との間に設けられる。スイッチング素子２０は、ゲート（所定の端子）を備える。スイッチング素子２０は、ゲートに印加される電圧に応じて開状態と閉状態とに切り替わる。電圧保持部３０は、電源１０と並列に接続され端子ｄ２（一端）がゲートに接続されてスイッチング素子２０を開状態に維持する抵抗３０１を備える。また、スイッチング素子２０は、ゲートに接続される電源１０と抵抗３０１との間のパターン配線Ｂ１（第１配線）が切断された場合に、開状態から閉状態へと切り替わる。
このようにすれば、電力供給装置１は、電子部品や電源が回路基板に直接実装されアミューズメント用途で使用されるモジュールにおいて、電池の消耗を防ぐことができる。
As described above, in the
In this way, the
＜第四の実施形態＞
本発明の第四の実施形態による電力供給装置について説明する。
本発明の第四の実施形態による電力供給装置１は、図８に示すように、電源１０と、スイッチング素子２０と、電圧保持部３０と、を備える。
なお、図８には、負荷４０が示されている。
<Fourth embodiment>
A power supply device according to a fourth embodiment of the present invention will be described.
As shown in FIG. 8, the
In FIG. 8, a
電源１０は、例えば、電池である。
スイッチング素子２０は、例えば、図８に示すｐＭＯＳトランジスタである。
電圧保持部３０は、抵抗３０１と、サイリスタ３０２と、抵抗３０３と、ｎＭＯＳトランジスタ３０４と、を備える。
The
The switching
The
電源１０、スイッチング素子２０、電圧保持部３０、負荷４０のそれぞれは、回路基板５０上に実装される。
Each of the
電源１０の高電圧側の端子ａ３は、パターン配線を介して、スイッチング素子２０のソース、抵抗３０１の端子ｃ３、サイリスタ３０２のアノードのそれぞれに接続される。
A terminal a3 on the high voltage side of the
電源１０の低電圧側の端子ｂ３は、パターン配線を介して、抵抗３０３の端子ｅ３、ｎＭＯＳトランジスタ３０４のソース、負荷４０の端子ｇ３のそれぞれに接続される。
The low-voltage side terminal b3 of the
スイッチング素子２０のゲートは、パターン配線を介して、抵抗３０１の端子ｄ３、ｎＭＯＳトランジスタ３０４のドレインのそれぞれに接続される。
The gate of the switching
スイッチング素子２０のドレインは、パターン配線を介して、負荷４０の端子ｈ３に接続される。
The drain of the switching
サイリスタ３０２のカソードは、パターン配線を介して、抵抗３０３の端子ｆ３、ｎＭＯＳトランジスタ３０４のゲートのそれぞれに接続される。
なお、サイリスタ３０２のゲートは、単独で存在する端子である。
The cathode of the
The gate of the
スイッチング素子２０のソース、抵抗３０１の端子ｃ３、サイリスタ３０２のアノードのそれぞれには、電源１０によってＨｉｇｈ状態を示す同一の電圧が印加される。
The same voltage indicating the high state is applied to the source of the switching
サイリスタ３０２のゲートにＬｏｗ状態を示す電圧が印加される場合、サイリスタ３０２は、オフ状態であり、抵抗３０３に電流を流さない。
その結果、ｎＭＯＳトランジスタ３０４のゲートは、Ｌｏｗ状態を示す電圧となる。
When a voltage indicating a low state is applied to the gate of the
As a result, the gate of the
ｎＭＯＳトランジスタのゲートがＬｏｗ状態を示す電圧である場合、ｎＭＯＳトランジスタ３０４はオフ状態であり、抵抗３０１に電流を流さない。
その結果、スイッチング素子２０のゲートは、ソースと同一の電位となる。
When the gate of the nMOS transistor has a voltage indicating a low state, the
As a result, the gate of the switching
スイッチング素子２０は、ソースとゲートのそれぞれが同一の電位となると、開状態となり、負荷４０に電流をほとんど流さない。
その結果、スイッチング素子２０のドレインは、Ｌｏｗ状態を示す電圧となる。
When the source and the gate of the switching
As a result, the drain of the switching
また、サイリスタ３０２のゲートにＨｉｇｈ状態を示す電圧が印加された場合、サイリスタ３０２は、オン状態であり、抵抗３０３に電流を流す。
その結果、ｎＭＯＳトランジスタ３０４のゲートは、Ｈｉｇｈ状態を示す電圧となり、実効的なゲート電圧（Ｖｇｓ−Ｖｔｈ）がｎＭＯＳトランジスタ３０４のソース・ドレイン間電圧Ｖｄｓよりも大きくなる。
In addition, when a voltage indicating a high state is applied to the gate of the
As a result, the gate of the
ｎＭＯＳトランジスタ３０４は、実効的なゲート電圧（Ｖｇｓ−Ｖｔｈ）がソース・ドレイン間電圧Ｖｄｓよりも大きくなると、オン状態となり、抵抗３０１に電流を流す。
その結果、スイッチング素子２０のゲートは、Ｌｏｗ状態を示す電圧となる。
When the effective gate voltage (Vgs−Vth) becomes larger than the source-drain voltage Vds, the
As a result, the gate of the switching
このとき、スイッチング素子２０は、スイッチング素子２０のゲートがスイッチング素子２０のソースよりも電圧が低くなり、実効的なゲート電圧（Ｖｇｓ−Ｖｔｈ）の絶対値がスイッチング素子２０のソース・ドレイン間電圧Ｖｄｓよりも大きくなる。
At this time, in the switching
スイッチング素子２０は、実効的なゲート電圧（Ｖｇｓ−Ｖｔｈ）の絶対値がスイッチング素子２０のソース・ドレイン間電圧Ｖｄｓよりも大きくなると、閉状態となり、負荷４０に電流を流す。
その結果、スイッチング素子２０のドレインは、Ｈｉｇｈ状態を示す電圧となる。
なお、このとき、スイッチング素子２０は、ｐＭＯＳトランジスタの線形領域で動作する。
When the absolute value of the effective gate voltage (Vgs−Vth) becomes larger than the source-drain voltage Vds of the switching
As a result, the drain of the switching
At this time, the switching
したがって、上述のサイリスタのゲートがＬｏｗ状態の電圧を示す状態を切り替え前、サイリスタのゲートがＨｉｇｈ状態の電圧を示す状態を切り替え後とすると、図９に示す真理値表のように、電圧保持部３０は、切り替え前には、スイッチング素子２０のゲートをＨｉｇｈ状態を示す電圧に保持する。スイッチング素子２０は、ゲートがＨｉｇｈ状態を示す電圧である場合、開状態となる。その結果、スイッチング素子２０には電流が流れず、負荷４０には電力が供給されない。
また、図９に示す真理値表のように、電圧保持部３０は、切り替え後には、スイッチング素子２０のゲートをＬｏｗ状態を示す電圧に保持する。スイッチング素子２０は、ゲートがＬｏｗ状態を示す電圧である場合、閉状態となる。その結果、電源１０からスイッチング素子２０を介して負荷４０に電流が流れ、電源１０から負荷４０に電力が供給される。
Accordingly, when the state in which the gate of the thyristor exhibits a low state voltage is switched before and after the state in which the gate of the thyristor exhibits a high state voltage is switched, the voltage holding unit is as shown in the truth table shown in FIG. 30 holds the gate of the switching
Further, as in the truth table shown in FIG. 9, the
以上、本発明の第四の実施形態による電力供給装置１において、電源１０は、負荷４０に電力を供給する。スイッチング素子２０は、電源１０と負荷４０との間に設けられる。スイッチング素子２０は、ゲート（所定の端子）を備える。スイッチング素子２０は、ゲートに印加される電圧に応じて開状態と閉状態とに切り替わる。電圧保持部３０は、抵抗３０１と、サイリスタ３０２と、抵抗３０３と、ｎＭＯＳトランジスタ３０４と、を備える。サイリスタのゲートがＬｏｗ状態の電圧を示す状態を切り替え前、サイリスタのゲートがＨｉｇｈ状態の電圧を示す状態を切り替え後とすると、電圧保持部３０は、切り替え前には、スイッチング素子２０のゲートをＨｉｇｈ状態を示す電圧に保持する。スイッチング素子２０は、ゲートがＨｉｇｈ状態を示す電圧である場合、開状態となる。その結果、スイッチング素子２０には電流が流れず、負荷４０には電力が供給されない。また、電圧保持部３０は、切り替え後には、スイッチング素子２０のゲートをＬｏｗ状態を示す電圧に保持する。スイッチング素子２０は、ゲートがＬｏｗ状態を示す電圧である場合、閉状態となる。その結果、電源１０からスイッチング素子２０を介して負荷４０に電流が流れ、電源１０から負荷４０に電力が供給される。
このようにすれば、電力供給装置１は、電子部品や電源が回路基板に直接実装されアミューズメント用途で使用されるモジュールにおいて、電池の消耗を防ぐことができる。
As described above, in the
In this way, the
＜第五の実施形態＞
本発明の第五の実施形態による電力供給装置について説明する。
本発明の第五の実施形態による電力供給装置１は、図１０に示すように、電源１０と、スイッチング素子２０と、電圧保持部３０と、を備える。
なお、図１０には、負荷４０が示されている。
<Fifth embodiment>
A power supply device according to a fifth embodiment of the present invention will be described.
As shown in FIG. 10, the
In FIG. 10, a
電源１０は、例えば、電池である。
スイッチング素子２０は、例えば、図１０に示すｎＭＯＳトランジスタである。
電圧保持部３０は、抵抗３０１と、サイリスタ３０２と、抵抗３０３と、ｐＭＯＳトランジスタ３０５と、を備える。
The
The switching
The
電源１０、スイッチング素子２０、電圧保持部３０、負荷４０のそれぞれは、回路基板５０上に実装される。
Each of the
電源１０の低電圧側の端子ａ４は、パターン配線を介して、抵抗３０３の端子ｃ４、ｐＭＯＳトランジスタ３０５のソース、負荷４０の端子ｇ４のそれぞれに接続される。
The low voltage side terminal a4 of the
電源１０の高電圧側の端子ｂ４は、パターン配線を介して、スイッチング素子２０のソース、抵抗３０１の端子ｅ４、サイリスタ３０２のカソードのそれぞれに接続される。
A terminal b4 on the high voltage side of the
スイッチング素子２０のゲートは、パターン配線を介して、抵抗３０１の端子ｆ４、ｐＭＯＳトランジスタ３０５のドレインのそれぞれに接続される。
The gate of the switching
スイッチング素子２０のドレインは、パターン配線を介して、負荷４０の端子ｈ４に接続される。
The drain of the switching
サイリスタ３０２のアノードは、パターン配線を介して、抵抗３０３の端子ｄ４、ｐＭＯＳトランジスタ３０５のゲートのそれぞれに接続される。
なお、サイリスタ３０２のゲートは、単独で存在する端子である。
The anode of the
The gate of the
スイッチング素子２０のソース、抵抗３０１の端子ｅ４、サイリスタ３０２のカソードのそれぞれには、電源１０によってＬｏｗ状態を示す同一の電圧が印加される。
The same voltage indicating the low state is applied by the
サイリスタ３０２のゲートにＬｏｗ状態を示す電圧が印加される場合、サイリスタ３０２は、オフ状態であり、抵抗３０３に電流を流さない。
その結果、ｐＭＯＳトランジスタ３０５のゲートは、Ｈｉｇｈ状態を示す電圧となる。
When a voltage indicating a low state is applied to the gate of the
As a result, the gate of the
ｐＭＯＳトランジスタのゲートがＨｉｇｈ状態を示す電圧である場合、ｐＭＯＳトランジスタ３０５はオフ状態であり、抵抗３０１に電流を流さない。
その結果、スイッチング素子２０のゲートは、ソースと同一の電位となる。
When the gate of the pMOS transistor has a voltage indicating a high state, the
As a result, the gate of the switching
スイッチング素子２０は、ソースとゲートのそれぞれが同一の電位となると、開状態となり、負荷４０に電流をほとんど流さない。
その結果、スイッチング素子２０のドレインは、Ｈｉｇｈ状態を示す電圧となる。
When the source and the gate of the switching
As a result, the drain of the switching
また、サイリスタ３０２のゲートにＨｉｇｈ状態を示す電圧が印加された場合、サイリスタ３０２は、オン状態であり、抵抗３０３に電流を流す。
その結果、ｐＭＯＳトランジスタ３０５のゲートは、Ｌｏｗ状態を示す電圧となり、実効的なゲート電圧（Ｖｇｓ−Ｖｔｈ）の絶対値がｐＭＯＳトランジスタ３０５のソース・ドレイン間電圧Ｖｄｓよりも大きくなる。
In addition, when a voltage indicating a high state is applied to the gate of the
As a result, the gate of the
ｐＭＯＳトランジスタ３０５は、実効的なゲート電圧（Ｖｇｓ−Ｖｔｈ）の絶対値がソース・ドレイン間電圧Ｖｄｓよりも大きくなると、オン状態となり、抵抗３０１に電流を流す。
その結果、スイッチング素子２０のゲートは、Ｈｉｇｈ状態を示す電圧となる。
When the absolute value of the effective gate voltage (Vgs−Vth) becomes larger than the source-drain voltage Vds, the
As a result, the gate of the switching
このとき、スイッチング素子２０は、スイッチング素子２０のゲートがスイッチング素子２０のソースよりも電圧が高くなり、実効的なゲート電圧（Ｖｇｓ−Ｖｔｈ）がスイッチング素子２０のソース・ドレイン間電圧Ｖｄｓよりも大きくなる。
At this time, in the switching
スイッチング素子２０は、実効的なゲート電圧（Ｖｇｓ−Ｖｔｈ）がスイッチング素子２０のソース・ドレイン間電圧Ｖｄｓよりも大きくなると、閉状態となり、負荷４０に電流を流す。
その結果、スイッチング素子２０のドレインは、Ｌｏｗ状態を示す電圧となる。
なお、このとき、スイッチング素子２０は、ｎＭＯＳトランジスタの線形領域で動作する。
When the effective gate voltage (Vgs−Vth) becomes larger than the source-drain voltage Vds of the switching
As a result, the drain of the switching
At this time, the switching
したがって、上述のサイリスタのゲートがＬｏｗ状態の電圧を示す状態を切り替え前、サイリスタのゲートがＨｉｇｈ状態の電圧を示す状態を切り替え後とすると、図１１に示す真理値表のように、電圧保持部３０は、切り替え前には、スイッチング素子２０のゲートをＬｏｗ状態を示す電圧に保持する。スイッチング素子２０は、スイッチング素子２０のゲートがＬｏｗ状態を示す電圧である場合、開状態となる。その結果、スイッチング素子２０には電流が流れず、負荷４０には電力が供給されない。
また、図１１に示す真理値表のように、電圧保持部３０は、切り替え後には、スイッチング素子２０のゲートをＨｉｇｈ状態を示す電圧に保持する。スイッチング素子２０は、スイッチング素子２０のゲートがＨｉｇｈ状態を示す電圧である場合、閉状態となる。その結果、電源１０からスイッチング素子２０を介して負荷４０に電流が流れ、電源１０から負荷４０に電力が供給される。
Accordingly, when the state in which the gate of the thyristor exhibits a low state voltage is switched before and after the state in which the gate of the thyristor exhibits a high state voltage is switched, the voltage holding unit is as shown in the truth table shown in FIG. 30 holds the gate of the switching
Further, as in the truth table shown in FIG. 11, the
以上、本発明の第五の実施形態による電力供給装置１において、電源１０は、負荷４０に電力を供給する。スイッチング素子２０は、電源１０と負荷４０との間に設けられる。スイッチング素子２０は、ゲート（所定の端子）を備える。スイッチング素子２０は、ゲートに印加される電圧に応じて開状態と閉状態とに切り替わる。電圧保持部３０は、抵抗３０１と、サイリスタ３０２と、抵抗３０３と、ｐＭＯＳトランジスタ３０５と、を備える。サイリスタのゲートがＬｏｗ状態の電圧を示す状態を切り替え前、サイリスタのゲートがＨｉｇｈ状態の電圧を示す状態を切り替え後とすると、電圧保持部３０は、切り替え前には、スイッチング素子２０のゲートをＬｏｗ状態を示す電圧に保持する。スイッチング素子２０は、スイッチング素子２０のゲートがＬｏｗ状態を示す電圧である場合、開状態となる。その結果、スイッチング素子２０には電流が流れず、負荷４０には電力が供給されない。また、電圧保持部３０は、切り替え後には、スイッチング素子２０のゲートをＨｉｇｈ状態を示す電圧に保持する。スイッチング素子２０は、スイッチング素子２０のゲートがＨｉｇｈ状態を示す電圧である場合、閉状態となる。その結果、電源１０からスイッチング素子２０を介して負荷４０に電流が流れ、電源１０から負荷４０に電力が供給される。
このようにすれば、電力供給装置１は、電子部品や電源が回路基板に直接実装されアミューズメント用途で使用されるモジュールにおいて、電池の消耗を防ぐことができる。
As described above, in the
In this way, the
＜第六の実施形態＞
本発明の第六の実施形態による電力供給装置について説明する。
本発明の第六の実施形態による電力供給装置１は、図１２に示すように、電源１０と、スイッチング素子２０と、電圧保持部３０と、を備える。
なお、図１２には、負荷４０が示されている。
<Sixth embodiment>
A power supply device according to a sixth embodiment of the present invention will be described.
As shown in FIG. 12, the
In FIG. 12, a
電源１０は、例えば、電池である。
スイッチング素子２０は、例えば、図１２に示すｐＭＯＳトランジスタである。
電圧保持部３０は、ＳＲ−ＦＦ（Ｓｅｔ−Ｒｅｓｅｔ Ｆｌｉｐ−Ｆｌｏｐ）３０６と、抵抗３０７と、抵抗３０８と、を備える。
The
The switching
The
電源１０、スイッチング素子２０、電圧保持部３０、負荷４０のそれぞれは、回路基板５０上に実装される。また、回路基板５０上には、ＳＲ−ＦＦ３０６に信号を入力するための端子Ｓ、端子Ｒ、端子ＧＮＤが設けられている。
Each of the
電源１０の高電圧側の端子ａ５は、パターン配線を介して、スイッチング素子２０のソース、ＳＲ−ＦＦ３０６の電源端子Ｖのそれぞれに接続される。
The high voltage side terminal a5 of the
電源１０の低電圧側の端子ｂ５は、パターン配線を介して、ＳＲ−ＦＦ３０６のＧＮＤ、抵抗３０７の端子ｃ５、抵抗３０８の端子ｅ５、負荷４０の端子ｇ５、ＳＲ−ＦＦ３０６に信号を入力するための端子ＧＮＤのそれぞれに接続される。
The terminal b5 on the low voltage side of the
スイッチング素子２０のゲートは、パターン配線を介して、ＳＲ−ＦＦ３０６の端子Ｑに接続される。
The gate of the switching
スイッチング素子２０のドレインは、パターン配線を介して、負荷４０の端子ｈ５に接続される。
The drain of the switching
ＳＲ−ＦＦ３０６の端子Ｓは、パターン配線を介して、抵抗３０８の端子ｆ５、ＳＲ−ＦＦ３０６に信号を入力するための端子Ｓのそれぞれに接続される。
The terminal S of the SR-
ＳＲ−ＦＦ３０６の端子Ｒは、パターン配線を介して、抵抗３０７の端子ｄ５、ＳＲ−ＦＦ３０６に信号を入力するための端子Ｒのそれぞれに接続される。
The terminal R of the SR-
ＳＲ−ＦＦ３０６に信号を入力するための端子ＳにＨｉｇｈ状態を示す電圧が印加され、ＳＲ−ＦＦ３０６に信号を入力するための端子ＲにＬｏｗ状態を示す電圧が印加される場合、ＳＲ−ＦＦ３０６の出力Ｑは、Ｈｉｇｈ状態を示す電圧となり、スイッチング素子２０のソースとゲートのそれぞれが同一の電位となる。
When a voltage indicating a high state is applied to the terminal S for inputting a signal to the SR-
スイッチング素子２０は、ソースとゲートのそれぞれが同一の電位となると、開状態となり、負荷４０に電流をほとんど流さない。
その結果、スイッチング素子２０のドレインは、Ｌｏｗ状態を示す電圧となる。
When the source and the gate of the switching
As a result, the drain of the switching
次に、ＳＲ−ＦＦ３０６に信号を入力するための端子Ｓと端子ＲのそれぞれにＬｏｗ状態を示す電圧が印加されると、ＳＲ−ＦＦ３０６は、直前の状態を保持し、ＳＲ−ＦＦ３０６の出力Ｑは、Ｈｉｇｈ状態を示す電圧を保持する。
その結果、スイッチング素子２０のドレインは、Ｌｏｗ状態を示す電圧を保持する。
Next, when a voltage indicating a low state is applied to each of the terminal S and the terminal R for inputting a signal to the SR-
As a result, the drain of the switching
また、ＳＲ−ＦＦ３０６に信号を入力するための端子ＳにＬｏｗ状態を示す電圧が印加され、ＳＲ−ＦＦ３０６に信号を入力するための端子ＲにＨｉｇｈ状態を示す電圧が印加される場合、ＳＲ−ＦＦ３０６の出力Ｑは、Ｌｏｗ状態を示す電圧となる。
When a voltage indicating a low state is applied to the terminal S for inputting a signal to the SR-
このとき、スイッチング素子２０は、スイッチング素子２０のゲートがスイッチング素子２０のソースよりも電圧が低くなり、実効的なゲート電圧（Ｖｇｓ−Ｖｔｈ）の絶対値がスイッチング素子２０のソース・ドレイン間電圧Ｖｄｓよりも大きくなる。
At this time, in the switching
スイッチング素子２０は、実効的なゲート電圧（Ｖｇｓ−Ｖｔｈ）の絶対値がスイッチング素子２０のソース・ドレイン間電圧Ｖｄｓよりも大きくなると、閉状態となり、負荷４０に電流を流す。
その結果、スイッチング素子２０のドレインは、Ｈｉｇｈ状態を示す電圧となる。
なお、このとき、スイッチング素子２０は、ｐＭＯＳトランジスタの線形領域で動作する。
When the absolute value of the effective gate voltage (Vgs−Vth) becomes larger than the source-drain voltage Vds of the switching
As a result, the drain of the switching
At this time, the switching
したがって、上述のＳＲ−ＦＦ３０６に信号を入力するための端子ＳにＨｉｇｈ状態を示す電圧が印加され、ＳＲ−ＦＦ３０６に信号を入力するための端子ＲにＬｏｗ状態を示す電圧が印加される場合を保管前、ＳＲ−ＦＦ３０６に信号を入力するための端子Ｓと端子ＲのそれぞれにＬｏｗ状態を示す電圧が印加される場合を保管後、その後にＳＲ−ＦＦ３０６に信号を入力するための端子ＳにＬｏｗ状態を示す電圧が印加され、ＳＲ−ＦＦ３０６に信号を入力するための端子ＲにＨｉｇｈ状態を示す電圧が印加される場合を設定時とすると、図１３に示す真理値表のように、電圧保持部３０は、保管時及び保管後には、スイッチング素子２０のゲートをＨｉｇｈ状態を示す電圧に保持する。スイッチング素子２０は、ゲートがＨｉｇｈ状態を示す電圧である場合、開状態となる。その結果、スイッチング素子２０には電流が流れず、負荷４０には電力が供給されない。
また、図１３に示す真理値表のように、電圧保持部３０は、設定後には、スイッチング素子２０のゲートをＬｏｗ状態を示す電圧に保持する。スイッチング素子２０は、ゲートがＬｏｗ状態を示す電圧である場合、閉状態となる。その結果、電源１０からスイッチング素子２０を介して負荷４０に電流が流れ、電源１０から負荷４０に電力が供給される。
なお、図１３に示す真理値表における切断後とは、回路基板５０が切断され、ＳＲ−ＦＦ３０６に信号を入力するための端子Ｓ、端子Ｒ、端子ＧＮＤが回路基板５０から切り離された状態を示している。ＳＲ−ＦＦ３０６に信号を入力するための端子Ｓ、端子Ｒ、端子ＧＮＤが回路基板５０から切り離されても、設定時の論理状態は変化しない。
Therefore, a case where a voltage indicating a high state is applied to the terminal S for inputting a signal to the SR-
Further, as shown in the truth table shown in FIG. 13, the
Note that after cutting in the truth table shown in FIG. 13, the
なお、ＳＲ−ＦＦ３０６の端子Ｑをスイッチング素子２０のゲートに接続させる代わりに出力Ｑの論理状態を反転した端子Ｑｂａｒをスイッチング素子２０のゲートに接続させてもよい。ただし、ＳＲ−ＦＦ３０６の端子Ｑをスイッチング素子２０のゲートに接続させる代わりに端子Ｑｂａｒをスイッチング素子２０のゲートに接続させる場合、図１４に示す真理値表のように、ＳＲ−ＦＦの入力Ｓと、入力Ｒとを変更する必要がある。
Instead of connecting the terminal Q of the SR-
また、ＳＲ−ＦＦ３０６の代わりにＪＫ−ＦＦ（ＪＫ Ｆｌｉｐ−Ｆｌｏｐ）を用いてもよい。その場合、ＳＲ−ＦＦ３０６の端子Ｓの代わりがＪＫ−ＦＦの端子Ｊである。また、ＳＲ−ＦＦ３０６の端子Ｒの代わりがＪＫ−ＦＦの端子Ｋである。
Further, JK-FF (JK Flip-Flop) may be used instead of SR-FF306. In that case, the terminal S of the SR-
以上、本発明の第六の実施形態による電力供給装置１において、電源１０は、負荷４０に電力を供給する。スイッチング素子２０は、電源１０と負荷４０との間に設けられる。スイッチング素子２０は、ゲート（所定の端子）を備える。スイッチング素子２０は、ゲートに印加される電圧に応じて開状態と閉状態とに切り替わる。電圧保持部３０は、ＳＲ−ＦＦ３０６と、抵抗３０７と、抵抗３０８と、を備える。電源１０、スイッチング素子２０、電圧保持部３０、負荷４０のそれぞれは、回路基板５０上に実装される。回路基板５０上には、ＳＲ−ＦＦ３０６に信号を入力するための端子Ｓ、端子Ｒ、端子ＧＮＤが設けられている。ＳＲ−ＦＦ３０６に信号を入力するための端子ＳにＨｉｇｈ状態を示す電圧が印加され、ＳＲ−ＦＦ３０６に信号を入力するための端子ＲにＬｏｗ状態を示す電圧が印加される場合を保管前とする。ＳＲ−ＦＦ３０６に信号を入力するための端子Ｓと端子ＲのそれぞれにＬｏｗ状態を示す電圧が印加される場合を保管後とする。その後にＳＲ−ＦＦ３０６に信号を入力するための端子ＳにＬｏｗ状態を示す電圧が印加され、ＳＲ−ＦＦ３０６に信号を入力するための端子ＲにＨｉｇｈ状態を示す電圧が印加される場合を設定時とする。電圧保持部３０は、保管時及び保管後には、スイッチング素子２０のゲートをＨｉｇｈ状態を示す電圧に保持する。スイッチング素子２０は、ゲートがＨｉｇｈ状態を示す電圧である場合、開状態となる。その結果、スイッチング素子２０には電流が流れず、負荷４０には電力が供給されない。また、電圧保持部３０は、設定後には、スイッチング素子２０のゲートをＬｏｗ状態を示す電圧に保持する。スイッチング素子２０は、ゲートがＬｏｗ状態を示す電圧である場合、閉状態となる。その結果、電源１０からスイッチング素子２０を介して負荷４０に電流が流れ、電源１０から負荷４０に電力が供給される。
このようにすれば、電力供給装置１は、電子部品や電源が回路基板に直接実装されアミューズメント用途で使用されるモジュールにおいて、電池の消耗を防ぐことができる。
As described above, in the
In this way, the
＜第七の実施形態＞
本発明の第七の実施形態による電力供給装置について説明する。
本発明の第七の実施形態による電力供給装置１は、図１５に示すように、電源１０と、スイッチング素子２０と、電圧保持部３０と、を備える。
なお、図１５には、負荷４０が示されている。
<Seventh embodiment>
A power supply device according to a seventh embodiment of the present invention will be described.
As shown in FIG. 15, the
FIG. 15 shows the
電源１０は、例えば、電池である。
スイッチング素子２０は、例えば、図１５に示すｎＭＯＳトランジスタである。
電圧保持部３０は、ＳＲ−ＦＦ３０６と、抵抗３０７と、抵抗３０８と、を備える。
The
The switching
The
電源１０、スイッチング素子２０、電圧保持部３０、負荷４０のそれぞれは、回路基板５０上に実装される。また、回路基板５０上には、ＳＲ−ＦＦ３０６に信号を入力するための端子Ｓ、端子Ｒ、端子ＧＮＤが設けられている。
Each of the
電源１０の高電圧側の端子ａ６は、パターン配線を介して、スイッチング素子２０のソース、ＳＲ−ＦＦ３０６の電源端子Ｖのそれぞれに接続される。
A terminal a6 on the high voltage side of the
電源１０の低電圧側の端子ｂ６は、パターン配線を介して、ＳＲ−ＦＦ３０６のＧＮＤ、抵抗３０７の端子ｃ６、抵抗３０８の端子ｅ６、負荷４０の端子ｇ６、ＳＲ−ＦＦ３０６に信号を入力するための端子ＧＮＤのそれぞれに接続される。
The terminal b6 on the low voltage side of the
スイッチング素子２０のゲートは、パターン配線を介して、ＳＲ−ＦＦ３０６の端子Ｑｂａｒに接続される。
The gate of the switching
スイッチング素子２０のドレインは、パターン配線を介して、負荷４０の端子ｈ５に接続される。
The drain of the switching
ＳＲ−ＦＦ３０６の端子Ｓは、パターン配線を介して、抵抗３０８の端子ｆ５、ＳＲ−ＦＦ３０６に信号を入力するための端子Ｓのそれぞれに接続される。
The terminal S of the SR-
ＳＲ−ＦＦ３０６の端子Ｒは、パターン配線を介して、抵抗３０７の端子ｄ５、ＳＲ−ＦＦ３０６に信号を入力するための端子Ｒのそれぞれに接続される。
The terminal R of the SR-
ＳＲ−ＦＦ３０６に信号を入力するための端子ＳにＨｉｇｈ状態を示す電圧が印加され、ＳＲ−ＦＦ３０６に信号を入力するための端子ＲにＬｏｗ状態を示す電圧が印加される場合、ＳＲ−ＦＦ３０６の出力Ｑｂａｒは、Ｌｏｗ状態を示す電圧となり、スイッチング素子２０のソースとゲートのそれぞれが同一の電位となる。
When a voltage indicating a high state is applied to the terminal S for inputting a signal to the SR-
スイッチング素子２０は、ソースとゲートのそれぞれが同一の電位となると、開状態となり、負荷４０に電流をほとんど流さない。
その結果、スイッチング素子２０のドレインは、Ｈｉｇｈ状態を示す電圧となる。
When the source and the gate of the switching
As a result, the drain of the switching
次に、ＳＲ−ＦＦ３０６に信号を入力するための端子Ｓと端子ＲのそれぞれにＬｏｗ状態を示す電圧が印加されると、ＳＲ−ＦＦ３０６は、直前の状態を保持し、ＳＲ−ＦＦ３０６の出力Ｑｂａｒは、Ｌｏｗ状態を示す電圧を保持する。
その結果、スイッチング素子２０のドレインは、Ｈｉｇｈ状態を示す電圧を保持する。
Next, when a voltage indicating a low state is applied to each of the terminal S and the terminal R for inputting a signal to the SR-
As a result, the drain of the switching
また、ＳＲ−ＦＦ３０６に信号を入力するための端子ＳにＬｏｗ状態を示す電圧が印加され、ＳＲ−ＦＦ３０６に信号を入力するための端子ＲにＨｉｇｈ状態を示す電圧が印加される場合、ＳＲ−ＦＦ３０６の出力Ｑｂａｒは、Ｈｉｇｈ状態を示す電圧となる。
When a voltage indicating a low state is applied to the terminal S for inputting a signal to the SR-
このとき、スイッチング素子２０は、スイッチング素子２０のゲートがスイッチング素子２０のソースよりも電圧が高くなり、実効的なゲート電圧（Ｖｇｓ−Ｖｔｈ）がスイッチング素子２０のソース・ドレイン間電圧Ｖｄｓよりも大きくなる。
At this time, in the switching
スイッチング素子２０は、実効的なゲート電圧（Ｖｇｓ−Ｖｔｈ）がスイッチング素子２０のソース・ドレイン間電圧Ｖｄｓよりも大きくなると、閉状態となり、負荷４０に電流を流す。
その結果、スイッチング素子２０のドレインは、Ｌｏｗ状態を示す電圧となる。
なお、このとき、スイッチング素子２０は、ｎＭＯＳトランジスタの線形領域で動作する。
When the effective gate voltage (Vgs−Vth) becomes larger than the source-drain voltage Vds of the switching
As a result, the drain of the switching
At this time, the switching
したがって、上述のＳＲ−ＦＦ３０６に信号を入力するための端子ＳにＨｉｇｈ状態を示す電圧が印加され、ＳＲ−ＦＦ３０６に信号を入力するための端子ＲにＬｏｗ状態を示す電圧が印加される場合を保管前、ＳＲ−ＦＦ３０６に信号を入力するための端子Ｓと端子ＲのそれぞれにＬｏｗ状態を示す電圧が印加される場合を保管後、その後にＳＲ−ＦＦ３０６に信号を入力するための端子ＳにＬｏｗ状態を示す電圧が印加され、ＳＲ−ＦＦ３０６に信号を入力するための端子ＲにＨｉｇｈ状態を示す電圧が印加される場合を設定時とすると、図１６に示す真理値表のように、電圧保持部３０は、保管時及び保管後には、スイッチング素子２０のゲートをＨｉｇｈ状態を示す電圧に保持する。スイッチング素子２０は、ゲートがＨｉｇｈ状態を示す電圧である場合、開状態となる。その結果、スイッチング素子２０には電流が流れず、負荷４０には電力が供給されない。
また、図１６に示す真理値表のように、電圧保持部３０は、設定後には、スイッチング素子２０のゲートをＬｏｗ状態を示す電圧に保持する。スイッチング素子２０は、ゲートがＬｏｗ状態を示す電圧である場合、閉状態となる。その結果、電源１０からスイッチング素子２０を介して負荷４０に電流が流れ、電源１０から負荷４０に電力が供給される。
なお、図１６に示す真理値表における切断後とは、回路基板５０が切断され、ＳＲ−ＦＦ３０６に信号を入力するための端子Ｓ、端子Ｒ、端子ＧＮＤが回路基板５０から切り離された状態を示している。ＳＲ−ＦＦ３０６に信号を入力するための端子Ｓ、端子Ｒ、端子ＧＮＤが回路基板５０から切り離されても、設定時の論理状態は変化しない。
Therefore, a case where a voltage indicating a high state is applied to the terminal S for inputting a signal to the SR-
Further, as shown in the truth table shown in FIG. 16, after the setting, the
Note that after cutting in the truth table shown in FIG. 16, the
なお、ＳＲ−ＦＦ３０６の端子Ｑｂａｒをスイッチング素子２０のゲートに接続させる代わりに出力Ｑｂａｒの論理状態を反転した端子Ｑをスイッチング素子２０のゲートに接続させてもよい。ただし、ＳＲ−ＦＦ３０６の端子Ｑｂａｒをスイッチング素子２０のゲートに接続させる代わりに端子Ｑをスイッチング素子２０のゲートに接続させる場合、図１７に示す真理値表のように、ＳＲ−ＦＦの入力Ｓと、入力Ｒとを変更する必要がある。
Note that instead of connecting the terminal Qbar of the SR-
また、ＳＲ−ＦＦ３０６の代わりにＪＫ−ＦＦを用いてもよい。その場合、ＳＲ−ＦＦ３０６の端子Ｓの代わりがＪＫ−ＦＦの端子Ｊである。また、ＳＲ−ＦＦ３０６の端子Ｒの代わりがＪＫ−ＦＦの端子Ｋである。
Further, JK-FF may be used instead of SR-FF306. In that case, the terminal S of the SR-
以上、本発明の第七の実施形態による電力供給装置１において、電源１０は、負荷４０に電力を供給する。スイッチング素子２０は、電源１０と負荷４０との間に設けられる。スイッチング素子２０は、ゲート（所定の端子）を備える。スイッチング素子２０は、ゲートに印加される電圧に応じて開状態と閉状態とに切り替わる。電圧保持部３０は、ＳＲ−ＦＦ３０６と、抵抗３０７と、抵抗３０８と、を備える。電源１０、スイッチング素子２０、電圧保持部３０、負荷４０のそれぞれは、回路基板５０上に実装される。回路基板５０上には、ＳＲ−ＦＦ３０６に信号を入力するための端子Ｓ、端子Ｒ、端子ＧＮＤが設けられている。ＳＲ−ＦＦ３０６に信号を入力するための端子ＳにＨｉｇｈ状態を示す電圧が印加され、ＳＲ−ＦＦ３０６に信号を入力するための端子ＲにＬｏｗ状態を示す電圧が印加される場合を保管前とする。ＳＲ−ＦＦ３０６に信号を入力するための端子Ｓと端子ＲのそれぞれにＬｏｗ状態を示す電圧が印加される場合を保管後とする。その後にＳＲ−ＦＦ３０６に信号を入力するための端子ＳにＬｏｗ状態を示す電圧が印加され、ＳＲ−ＦＦ３０６に信号を入力するための端子ＲにＨｉｇｈ状態を示す電圧が印加される場合を設定時とする。電圧保持部３０は、保管時及び保管後には、スイッチング素子２０のゲートをＨｉｇｈ状態を示す電圧に保持する。スイッチング素子２０は、ゲートがＨｉｇｈ状態を示す電圧である場合、開状態となる。その結果、スイッチング素子２０には電流が流れず、負荷４０には電力が供給されない。また、電圧保持部３０は、設定後には、スイッチング素子２０のゲートをＬｏｗ状態を示す電圧に保持する。スイッチング素子２０は、ゲートがＬｏｗ状態を示す電圧である場合、閉状態となる。その結果、電源１０からスイッチング素子２０を介して負荷４０に電流が流れ、電源１０から負荷４０に電力が供給される。
このようにすれば、電力供給装置１は、電子部品や電源が回路基板に直接実装されアミューズメント用途で使用されるモジュールにおいて、電池の消耗を防ぐことができる。
As described above, in the
In this way, the
なお、本発明の実施形態における真理値表は、負荷４０として抵抗性の負荷を想定した場合の論理を示している。しかしながら、本発明の実施形態における負荷４０は、抵抗性の負荷に限定するものではない。本発明の実施形態における負荷４０は、それぞれのモジュールの用途に応じた負荷（例えば、容量性の負荷）であってよい。
Note that the truth table in the embodiment of the present invention shows the logic when a resistive load is assumed as the
なお、本発明の実施形態による電力供給装置１は、ｐＭＯＳトランジスタの代わりにｐｎｐバイポーラトランジスタを用いて構成されてもよい。また、本発明の実施形態による電力供給装置１は、ｎＭＯＳトランジスタの代わりにｎｐｎバイポーラトランジスタを用いて構成されてもよい。
The
なお、本発明の実施形態における処理は、適切な処理が行われる範囲において、処理の順番が入れ替わってもよい。 Note that the processing order of the processing according to the embodiment of the present invention may be changed within a range in which appropriate processing is performed.
本発明の実施形態における記憶部のそれぞれは、適切な情報の送受信が行われる範囲においてどこに備えられていてもよい。また、記憶部のそれぞれは、適切な情報の送受信が行われる範囲において複数存在しデータを分散して記憶していてもよい。 Each of the storage units in the embodiment of the present invention may be provided anywhere as long as appropriate information is transmitted and received. Each of the storage units may exist in a range in which appropriate information is transmitted and received, and data may be distributed and stored.
本発明の実施形態について説明したが、上述の電力供給装置１のそれぞれは内部に、コンピュータシステムを有していてもよい。そして、上述した処理の過程は、プログラムの形式でコンピュータ読み取り可能な記録媒体に記憶されており、このプログラムをコンピュータが読み出して実行することによって、上記処理が行われる。ここでコンピュータ読み取り可能な記録媒体とは、磁気ディスク、光磁気ディスク、ＣＤ−ＲＯＭ、ＤＶＤ−ＲＯＭ、半導体メモリ等をいう。また、このコンピュータプログラムを通信回線によってコンピュータに配信し、この配信を受けたコンピュータがそのプログラムを実行するようにしてもよい。
Although the embodiment of the present invention has been described, each of the above-described
また、上記プログラムは、前述した機能の一部を実現してもよい。さらに、上記プログラムは、前述した機能をコンピュータシステムにすでに記録されているプログラムとの組み合わせで実現できるファイル、いわゆる差分ファイル（差分プログラム）であってもよい。 The program may realize part of the functions described above. Further, the program may be a so-called difference file (difference program) that can realize the above-described functions in combination with a program already recorded in the computer system.
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例であり、発明の範囲を限定しない。これらの実施形態は、発明の要旨を逸脱しない範囲で、追加、種々の省略、置き換え、変更を行ってよい。 Although several embodiments of the present invention have been described, these embodiments are examples and do not limit the scope of the invention. These embodiments may be added, variously omitted, replaced, and changed without departing from the gist of the invention.
１・・・電力供給装置
１０・・・電源
２０・・・スイッチング素子
３０・・・電圧保持部
４０・・・負荷
５０、５０ａ、５０ｂ・・・回路基板
３０１、３０３、３０７、３０８・・・抵抗
３０２・・・サイリスタ
３０４・・・ｎＭＯＳトランジスタ
３０５・・・ｐＭＯＳトランジスタ
３０６・・・ＳＲ−ＦＦ
Ａ１・・・パターン配線
DESCRIPTION OF
A1 ... Pattern wiring
Claims (8)
前記スイッチング素子を開状態に維持する電圧保持部と、
を備える電力供給装置。 A switching element that is provided between a power source that supplies power to the outside, a load that receives power from the power source, and a voltage applied to a predetermined terminal, and switches between an open state and a closed state;
A voltage holding unit for maintaining the switching element in an open state;
A power supply device comprising:
前記電源と並列に接続され一端が前記所定の端子に接続されて前記スイッチング素子を開状態に維持する抵抗、
を備え、
前記スイッチング素子は、
前記所定の端子に接続される前記電源と前記抵抗との間の第１配線が切断された場合に、開状態から閉状態へと切り替わる、
請求項１に記載の電力供給装置。 The voltage holding unit is
A resistor connected in parallel with the power source and having one end connected to the predetermined terminal to maintain the switching element in an open state;
With
The switching element is
When the first wiring between the power source and the resistor connected to the predetermined terminal is cut, the open state is switched to the closed state.
The power supply apparatus according to claim 1.
前記電源、前記スイッチング素子及び前記電圧保持部が実装された回路基板上に形成され、
前記スイッチング素子は、
前記第１配線が形成された回路基板部分を取り除かれることによって前記第１配線が切断された場合に、開状態から閉状態へと切り替わる、
請求項２に記載の電力供給装置。 The first wiring is
Formed on a circuit board on which the power source, the switching element and the voltage holding unit are mounted;
The switching element is
When the first wiring is cut by removing the circuit board portion on which the first wiring is formed, the state is switched from the open state to the closed state.
The power supply apparatus according to claim 2.
ＭＯＳトランジスタである、
請求項１から請求項３の何れか一項に記載の電力供給装置。 The switching element is
A MOS transistor,
The power supply device according to any one of claims 1 to 3.
外部から印加されたハイ状態を示す信号、または、ロウ状態を示す信号を受け、受けた信号に基づいて前記所定の端子に電圧を印加し、
前記スイッチング素子は、
前記電圧保持部によって前記所定の端子に印加された電圧に応じて、開状態から閉状態へと切り替わる、
請求項１に記載の電力供給装置。 The voltage holding unit is
Receiving a signal indicating a high state or a signal indicating a low state applied from the outside, and applying a voltage to the predetermined terminal based on the received signal;
The switching element is
According to the voltage applied to the predetermined terminal by the voltage holding unit, the open state is switched to the closed state.
The power supply apparatus according to claim 1.
前記電源、前記スイッチング素子、前記抵抗のそれぞれが実装され、前記所定の端子に接続される前記電源と前記抵抗との間の第１配線が切断された場合に、前記スイッチング素子が開状態から閉状態へと切り替わる配線パターンを備える回路基板。 A switching element that is provided between a power source that supplies power to the outside, a load that receives power from the power source, and the power source, and that switches between an open state and a closed state in accordance with a voltage applied to a predetermined terminal; A circuit board for mounting each of the resistors connected at one end to the predetermined terminal and maintaining the switching element in an open state,
When each of the power source, the switching element, and the resistor is mounted and the first wiring between the power source and the resistor connected to the predetermined terminal is disconnected, the switching element is closed from the open state. A circuit board provided with a wiring pattern that switches to a state.
請求項６に記載の回路基板。 The circuit board portion on which the first wiring is formed is processed so as to be removable.
The circuit board according to claim 6.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016122582A JP6822647B2 (en) | 2016-06-21 | 2016-06-21 | Power supply device, circuit board and battery storage method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016122582A JP6822647B2 (en) | 2016-06-21 | 2016-06-21 | Power supply device, circuit board and battery storage method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2017229130A true JP2017229130A (en) | 2017-12-28 |
| JP6822647B2 JP6822647B2 (en) | 2021-01-27 |
Family
ID=60889402
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016122582A Active JP6822647B2 (en) | 2016-06-21 | 2016-06-21 | Power supply device, circuit board and battery storage method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6822647B2 (en) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0591226A (en) * | 1991-05-15 | 1993-04-09 | Fuji Xerox Co Ltd | Facsimile equipment |
| JPH11237934A (en) * | 1998-02-23 | 1999-08-31 | Yaskawa Electric Corp | Auxiliary power unit |
| JP2001291935A (en) * | 2000-04-10 | 2001-10-19 | Mitsubishi Electric Corp | Circuit board and device using the same |
-
2016
- 2016-06-21 JP JP2016122582A patent/JP6822647B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0591226A (en) * | 1991-05-15 | 1993-04-09 | Fuji Xerox Co Ltd | Facsimile equipment |
| JPH11237934A (en) * | 1998-02-23 | 1999-08-31 | Yaskawa Electric Corp | Auxiliary power unit |
| JP2001291935A (en) * | 2000-04-10 | 2001-10-19 | Mitsubishi Electric Corp | Circuit board and device using the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6822647B2 (en) | 2021-01-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20160062682A (en) | Voltage level shifter circuit | |
| US20140159699A1 (en) | Bandgap reference circuit | |
| JP2006202979A (en) | Semiconductor device | |
| CN109327211B (en) | Load switch and switching method thereof | |
| EP2668720B1 (en) | High voltage tolerant receiver | |
| US20130313914A1 (en) | Control circuit for universal serial bus connector | |
| CN104122925A (en) | Internal power generating circuit applied to power management unit | |
| EP2668722B1 (en) | High voltage tolerant differential receiver | |
| KR20190002680A (en) | Voltage generating device and semiconductor chip | |
| JP6822647B2 (en) | Power supply device, circuit board and battery storage method | |
| CN109739801B (en) | Serial port level conversion circuit between MCU chip and SOC chip | |
| CN104218529A (en) | Power switching circuit and electronic device | |
| JP2013025696A (en) | Multi-input power supply circuit | |
| US8933723B2 (en) | Terminating resistance generation device for differential input mode communication and differential input mode communication device | |
| CN108255753B (en) | I/O receiver and receiving circuit thereof | |
| CN106301318B (en) | Isolation driving circuit of MOSFET device | |
| JP2010226590A (en) | Buffer circuit | |
| US9312691B2 (en) | ESD protection circuit and ESD protection method thereof | |
| CN214314601U (en) | Battery pack hot plug circuit system and battery parallel circuit | |
| CN104238703A (en) | Power circuit | |
| CN202649858U (en) | Overvoltage tolerance level detection circuit and system | |
| US20160187913A1 (en) | Power supply system | |
| KR101799682B1 (en) | Memory circuit | |
| CN219420370U (en) | Power supply switching circuit | |
| US20080164945A1 (en) | Simple operational amplifiers circuit and alternative circuit of latch circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190510 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200305 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200310 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200507 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200923 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201119 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20201208 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20201225 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6822647 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |