JP2017226026A - Manufacturing method of piezoelectric monocrystal wafer - Google Patents

Manufacturing method of piezoelectric monocrystal wafer Download PDF

Info

Publication number
JP2017226026A
JP2017226026A JP2016122022A JP2016122022A JP2017226026A JP 2017226026 A JP2017226026 A JP 2017226026A JP 2016122022 A JP2016122022 A JP 2016122022A JP 2016122022 A JP2016122022 A JP 2016122022A JP 2017226026 A JP2017226026 A JP 2017226026A
Authority
JP
Japan
Prior art keywords
single crystal
wafer
crystal wafer
slurry
double
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016122022A
Other languages
Japanese (ja)
Inventor
俊幸 山方
Toshiyuki Yamagata
俊幸 山方
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Metal Mining Co Ltd
Original Assignee
Sumitomo Metal Mining Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Mining Co Ltd filed Critical Sumitomo Metal Mining Co Ltd
Priority to JP2016122022A priority Critical patent/JP2017226026A/en
Publication of JP2017226026A publication Critical patent/JP2017226026A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Grinding And Polishing Of Tertiary Curved Surfaces And Surfaces With Complex Shapes (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a manufacturing method capable of reducing a crack of a wafer in a double-side wrapping process, in manufacture of an LT monocrystal wafer and an LN monocrystal wafer, in the present invention.SOLUTION: A manufacturing method comprises a slice process of forming a monocrystal wafer 50 by slicing a piezoelectric monocrystal by a wire saw, a wrapping process of roughly polishing both surfaces of the monocrystal wafer and a polishing process of mirror-polishing at least one surface of the roughly polished monocrystal wafer, and in the wrapping process, rough polishing is executed by maintaining the temperature of slurry of dispersing an abrasive grain 60 in water at 21°C-24°C.SELECTED DRAWING: Figure 3

Description

本発明は、圧電性単結晶ウエハの製造方法に関する。   The present invention relates to a method for manufacturing a piezoelectric single crystal wafer.

タンタル酸リチウム(以後、LTと略記する)単結晶、および、ニオブ酸リチウム(以後、LNと略記する)単結晶は、融点がそれぞれ約1650℃、約1250℃、キュリー点がそれぞれ約600℃、約1200℃の強誘電体であり、圧電性を有する。このLT単結晶またはLN単結晶から製造されたLT単結晶ウエハやLN単結晶ウエハは、主に携帯電話の信号ノイズ除去用の表面弾性波(以後、SAWと略記する。)フィルタや光学素子などのデバイス材料として用いられている。デバイスが必要とする特性によって、いずれかの単結晶ウエハが選択される。   The lithium tantalate single crystal (hereinafter abbreviated as LT) and the lithium niobate (hereinafter abbreviated as LN) single crystal have melting points of about 1650 ° C. and about 1250 ° C., respectively, and Curie points of about 600 ° C., respectively. It is a ferroelectric substance of about 1200 ° C. and has piezoelectricity. The LT single crystal wafer or the LN single crystal wafer manufactured from this LT single crystal or LN single crystal is mainly a surface acoustic wave (hereinafter abbreviated as SAW) filter for removing signal noise of a mobile phone, an optical element, or the like. It is used as a device material. Either single crystal wafer is selected depending on the properties required by the device.

次に、LT結晶ウエハおよびLN単結晶ウエハの製造工程について説明するが、これらは、結晶学的にも、製造プロセス的にも、同様に扱われるため、LT単結晶ウエハを中心に説明する。   Next, the manufacturing process of the LT crystal wafer and the LN single crystal wafer will be described. Since these are handled in the same manner in terms of crystallography and manufacturing process, the description will focus on the LT single crystal wafer.

LT単結晶は、チョクラルスキー法(CZ法)などの単結晶育成方法により、育成される。まず、インゴットの状態で、径の不足する結晶の端部をカットした後、LT単結晶には、単一分極化処理(ポーリング)が施される。このポーリング処理は、LT単結晶の<001>軸方向に、キュリー点以上の温度で電圧を印加することで、結晶を分極化させるものである。   The LT single crystal is grown by a single crystal growing method such as the Czochralski method (CZ method). First, in the ingot state, after the end of a crystal having a short diameter is cut, the LT single crystal is subjected to a single polarization process (polling). This poling treatment polarizes the crystal by applying a voltage at a temperature equal to or higher than the Curie point in the <001> axis direction of the LT single crystal.

次に、弾性表面波素子などを作製する際の基準面、すなわち、結晶方位や弾性表面波の伝播方向を示す面となるオリエンテーションフラット(OF)を加工し、外径を整える円周研削加工が、LT単結晶に施される。これらの加工を施した後、LT単結晶は、ワイヤーソーなどの切断装置により、所望の結晶方位に沿ってスライスされ、所定の厚さの円盤状のウエハとして形成される。   Next, circumferential grinding is performed to process an orientation flat (OF) that serves as a reference plane for producing a surface acoustic wave element, that is, a plane indicating the crystal orientation and the propagation direction of the surface acoustic wave, and to adjust the outer diameter. , Applied to the LT single crystal. After performing these processes, the LT single crystal is sliced along a desired crystal orientation by a cutting device such as a wire saw and formed as a disk-shaped wafer having a predetermined thickness.

得られたLT単結晶ウエハは、次のような加工が施される。まず、#400〜#1000程度の番手のダイヤモンド砥石を用いたべべリング加工により、ウエハの外周に面取り加工を施して、以後のプロセスでの割れを防止するとともに、ウエハの直径を所定の大きさに成形する。   The obtained LT single crystal wafer is subjected to the following processing. First, by chamfering the outer periphery of the wafer by beveling using a diamond grindstone with a count of about # 400 to # 1000, cracks in the subsequent processes are prevented and the wafer diameter is set to a predetermined size. To form.

次に、#240〜#2500の番手の砥粒と水から成るスラリーを用いたラッピング加工により、LT単結晶ウエハの両面にラッピング加工を施す。これにより、スライスによるウエハ両面のダメージを取り除くとともに、平面度と平行度を得ながら、ウエハは所定の厚みに揃えられ、LT単結晶ウエハの裏面の粗面化が施される。   Next, lapping is performed on both sides of the LT single crystal wafer by lapping using a slurry composed of # 240 to # 2500 abrasive grains and water. As a result, damage to both surfaces of the wafer due to slicing is removed, and the wafer is aligned to a predetermined thickness while obtaining flatness and parallelism, and the back surface of the LT single crystal wafer is roughened.

そして、仕上げとして、SAWフィルタ用途の場合には、粗面化した面の一方の表面を、コロイダルシリカなどのスラリーを用いたメカノケミカルポリッシュにより、鏡面研磨する。   Then, as a finish, in the case of SAW filter application, one surface of the roughened surface is mirror-polished by mechanochemical polishing using a slurry such as colloidal silica.

一方、光学素子用途の場合には粗面化は不要であり、LT単結晶ウエハの両面ラッピング後に、コロイダルシリカなどのスラリーを用いたメカノケミカルポリッシュにより、両面を鏡面研磨する場合が多い。   On the other hand, in the case of optical element use, roughening is not required, and after both surfaces of an LT single crystal wafer are both surfaces are mirror-polished by mechanochemical polishing using a slurry such as colloidal silica.

このようにして、得られたLT単結晶ウエハは、通常、直径が3インチ〜6インチ(76mm〜152mm)、厚さが0.1mm〜0.5mm程度の円盤状である。   Thus, the obtained LT single crystal wafer is usually a disk shape having a diameter of 3 to 6 inches (76 mm to 152 mm) and a thickness of about 0.1 mm to 0.5 mm.

なお、特許文献1には、上述のようなウェーハ基板の研磨方法及び圧電性単結晶からなるウェーハが記載されている。   Patent Document 1 describes a wafer substrate polishing method as described above and a wafer made of a piezoelectric single crystal.

特開2007−260793号公報JP 2007-260793 A

ところで、上述のようなLT単結晶ウエハおよびLN単結晶ウエハの製造において、最も問題となるのは、製造中におけるウエハの割れの発生である。ウエハの割れが発生する結果、歩留まりが低下し、製造コストも上昇してしまう。特に、スライス後の工程である両面ラッピング工程での割れが、製造工程の中でも多くを占めており、割れの発生の少ない製造方法が求められている。   Incidentally, in the manufacture of the LT single crystal wafer and the LN single crystal wafer as described above, the most serious problem is the occurrence of cracks in the wafer during the manufacture. As a result of the cracking of the wafer, the yield decreases and the manufacturing cost also increases. In particular, cracks in the double-sided lapping process, which is a process after slicing, occupy most of the manufacturing process, and a manufacturing method with less generation of cracks is required.

本発明は、LT単結晶ウエハおよびLN単結晶ウエハの製造において、両面ラッピング工程において、ウエハの割れを低減できる製造方法を提供することを目的とする。   An object of the present invention is to provide a manufacturing method capable of reducing wafer cracking in a double-sided lapping process in the manufacture of LT single crystal wafers and LN single crystal wafers.

上記目的を達成するため、本発明の一態様に係る圧電性単結晶ウエハの製造方法は、圧電性単結晶をワイヤーソーによりスライスして単結晶ウエハを形成するスライス工程と、
前記単結晶ウエハの両面を粗研磨するラッピング工程と、
粗研磨された前記単結晶ウエハの少なくとも一方の面を鏡面研磨するポリッシング工程と、を有し、
前記ラッピング工程において、砥粒を水に分散させたスラリーの温度を21℃以上24℃以下に維持して粗研磨を行うことを特徴とする。
In order to achieve the above object, a method for manufacturing a piezoelectric single crystal wafer according to one aspect of the present invention includes a slicing step of slicing a piezoelectric single crystal with a wire saw to form a single crystal wafer;
A lapping step of rough polishing both surfaces of the single crystal wafer;
A polishing step of mirror polishing at least one surface of the coarsely polished single crystal wafer,
In the lapping step, rough polishing is performed while maintaining the temperature of the slurry in which the abrasive grains are dispersed in water at 21 ° C. or higher and 24 ° C. or lower.

本発明によれば、両面ラッピング工程における、ウエハの割れ発生割合を著しく低減することができ、圧電性酸化物ウエハの歩留まりを向上させることが可能となる。   According to the present invention, it is possible to remarkably reduce the rate of occurrence of wafer cracking in the double-sided lapping process, and to improve the yield of piezoelectric oxide wafers.

本発明の実施形態に係る圧電性単結晶ウエハの製造方法に用いられる両面ラッピング装置の一例を示した図である。It is the figure which showed an example of the double-sided lapping apparatus used for the manufacturing method of the piezoelectric single crystal wafer which concerns on embodiment of this invention. 本実施形態に係る圧電性単結晶ウエハの製造方法の両面ラッピング工程の研磨中の状態の一例を示した図である。It is the figure which showed an example of the state under grinding | polishing of the double-sided lapping process of the manufacturing method of the piezoelectric single crystal wafer which concerns on this embodiment. 両面ラッピング工程における研磨中のスラリー60の状態を示すための拡大図である。It is an enlarged view for showing the state of slurry 60 during polishing in the double-sided lapping step. 実施例1〜4及び比較例1〜6のウエハの割れ発生率を示した図である。It is the figure which showed the crack generation rate of the wafer of Examples 1-4 and Comparative Examples 1-6.

以下、図面を参照して、本発明を実施するための形態の説明を行う。   DESCRIPTION OF EMBODIMENTS Hereinafter, embodiments for carrying out the present invention will be described with reference to the drawings.

図1は、本発明の実施形態に係る圧電性単結晶ウエハの製造方法に用いられる両面ラッピング装置10の一例を示した図である。   FIG. 1 is a view showing an example of a double-sided lapping apparatus 10 used in a method for manufacturing a piezoelectric single crystal wafer according to an embodiment of the present invention.

本実施形態に係る圧電性単結晶ウエハの製造方法に用いられる両面ラッピング装置10は、上側の定盤20と、下側の定盤30と、キャリアプレート40と、上側の回転軸70と、上側回転盤71と、下側の回転軸80と、下側回転盤81とを備える。   The double-sided lapping apparatus 10 used in the method for manufacturing a piezoelectric single crystal wafer according to this embodiment includes an upper surface plate 20, a lower surface plate 30, a carrier plate 40, an upper rotating shaft 70, and an upper surface. A rotating disk 71, a lower rotating shaft 80, and a lower rotating disk 81 are provided.

上側の定盤20と下側の定盤30とは、互いに上下で対向し、一対の研磨定盤を構成する。また、下側定盤30の表面上には、キャリアプレート40が設置され、キャリアプレート40内にウエハ50が保持されている。   The upper surface plate 20 and the lower surface plate 30 face each other in the vertical direction to constitute a pair of polishing surface plates. A carrier plate 40 is installed on the surface of the lower surface plate 30, and a wafer 50 is held in the carrier plate 40.

また、上側の定盤20は、上側回転盤71の下面の表面に支持されている。上側回転盤71の上面の中心には、回転軸70が設けられ、上側回転盤71は、回転軸70により回転可能に構成されている。同様に、下側の定盤30は、下側回転盤81の表面上に支持されており、下側回転盤81の下面の中心には、回転軸80が設けられている。そして、回転軸80の回転により、下側回転盤81と、下側回転盤81に支持された下側の定盤30が回転するように構成されている。なお、定盤20、30は、例えば、鋳鉄製であってもよい。   The upper surface plate 20 is supported on the surface of the lower surface of the upper rotating plate 71. A rotating shaft 70 is provided at the center of the upper surface of the upper rotating disk 71, and the upper rotating disk 71 is configured to be rotatable by the rotating shaft 70. Similarly, the lower surface plate 30 is supported on the surface of the lower rotating plate 81, and a rotation shaft 80 is provided at the center of the lower surface of the lower rotating plate 81. Then, the rotation of the rotary shaft 80 is configured such that the lower rotating plate 81 and the lower surface plate 30 supported by the lower rotating plate 81 rotate. The surface plates 20 and 30 may be made of cast iron, for example.

図2は、本実施形態に係る圧電性単結晶ウエハの製造方法の両面ラッピング工程の研磨中の状態の一例を示した図である。また、図3は、両面ラッピング工程における研磨中のスラリー60の状態を示すための拡大図である。   FIG. 2 is a view showing an example of a state during polishing in the double-sided lapping process of the method for manufacturing a piezoelectric single crystal wafer according to the present embodiment. FIG. 3 is an enlarged view for showing the state of the slurry 60 during polishing in the double-sided lapping process.

図3に示されるように、ラッピング研磨を行う際には、上側の定盤20とウエハ50の間及び下側の定盤30とウエハ50との間にスラリー60を供給し、定盤20、30に荷重を加えながら回転運動を行う。   As shown in FIG. 3, when lapping polishing is performed, slurry 60 is supplied between the upper surface plate 20 and the wafer 50 and between the lower surface plate 30 and the wafer 50, and the surface plate 20, A rotational motion is performed while applying a load to 30.

図1に示されるように、最初に、下側の定盤30上にキャリアプレート40がセットされ、ウエハ50もキャリアプレート40に支持固定される。そして、図2、3に示されるように、上側の定盤20が下降し、ウエハ50は、上下定盤20、30の間にセットされたキャリアプレート4で支持固定される。そして、炭化珪素の#240〜#2500の番手からなる砥粒60と水の混合液であるスラリーを上下定盤20、30とウエハ50の間に供給し、かつ、上下定盤20、30に荷重を加えながらすり合わせ回転運動して、ウエハ50の両面を研磨する。   As shown in FIG. 1, first, the carrier plate 40 is set on the lower surface plate 30, and the wafer 50 is also supported and fixed to the carrier plate 40. 2 and 3, the upper surface plate 20 is lowered, and the wafer 50 is supported and fixed by the carrier plate 4 set between the upper and lower surface plates 20 and 30. Then, a slurry that is a mixture of abrasive grains 60 and water consisting of # 240 to # 2500 of silicon carbide is supplied between the upper and lower surface plates 20 and 30 and the wafer 50, and the upper and lower surface plates 20 and 30 are supplied. The both sides of the wafer 50 are polished by rotating while sliding while applying a load.

なお、本実施形態に係る圧電性単結晶ウエハの製造方法を実施するための両面ラッピング装置は、市販の両面ラッピング装置を用いることができ、例えば、スピードファム株式会社製、16B−5L−Vを使用してもよい。なお、スラリーは、例えば、両面ラッピング装置10に備えられた、図示しないスラリー供給タンクから供給される。スラリー供給タンクには、撹拌モーターが取り付けられており、スラリーは撹拌翼で撹拌されている。加工に使用したスラリーは両面ラッピング装置10の排出口からタンクに戻り、再びウエハ50に供給され、循環して使用される。   Note that a commercially available double-sided lapping apparatus can be used as the double-sided lapping apparatus for carrying out the method for manufacturing a piezoelectric single crystal wafer according to the present embodiment, for example, 16B-5L-V manufactured by Speed Fem Co., Ltd. May be used. The slurry is supplied from, for example, a slurry supply tank (not shown) provided in the double-side wrapping apparatus 10. A stirring motor is attached to the slurry supply tank, and the slurry is stirred by a stirring blade. The slurry used for processing returns to the tank from the discharge port of the double-sided lapping apparatus 10, is supplied to the wafer 50 again, and is circulated for use.

スラリー供給タンクには、温度を一定に保つため、チラー装置等の冷却装置(図示せず)を付帯してもよい。付帯するチラー装置等の冷却装置は、スラリー温度を21℃以上24℃以下に維持できる冷却能力があればよい。冷却装置としてチラー装置を用いる場合、チラー装置は、市販のチラー装置を用いることができ、例えば、チタン製冷却コイル付帯のハンディークーラー(アズワン製、パソリナコンパクトハンディークーラー202TN)を使用してもよい。チラー装置を用いる場合、スラリー供給タンク内に、チタン製冷却コイルを浸漬して、スラリーを冷却する。   A cooling device (not shown) such as a chiller device may be attached to the slurry supply tank in order to keep the temperature constant. A cooling device such as an accompanying chiller device may have a cooling capacity capable of maintaining the slurry temperature at 21 ° C. or higher and 24 ° C. or lower. When a chiller device is used as the cooling device, a commercially available chiller device can be used as the chiller device. For example, a handy cooler with a titanium cooling coil (manufactured by ASONE, Pasolina Compact Handy Cooler 202TN) may be used. . When using a chiller device, the slurry is cooled by immersing a titanium cooling coil in the slurry supply tank.

また、冷却装置用のコントローラー(制御装置)を用いることにより、スラリー温度を検出できるとともに、スラリー温度を所定の設定温度となるように制御することができる。かかる冷却装置用のコントローラーも、市販されている製品を利用することができ、例えば、先端に熱伝対が付いた、パソリナコンパクトハンディークーラー202TN用コントローラーで、スラリー温度は確認でき、設定した温度となるように制御される。   In addition, by using a controller (control device) for the cooling device, the slurry temperature can be detected and the slurry temperature can be controlled to be a predetermined set temperature. As the controller for the cooling device, a commercially available product can be used. For example, a controller for a Pasolina compact handy cooler 202TN with a thermocouple at the tip can be used to check the slurry temperature, and the set temperature. It is controlled to become.

次に、かかる構成を有する両面ラッピング装置10を用いて行われる、本発明の実施形態に係る圧電性単結晶ウエハの製造方法について説明する。   Next, a method for manufacturing a piezoelectric single crystal wafer according to an embodiment of the present invention performed using the double-sided lapping apparatus 10 having such a configuration will be described.

なお、圧電性単結晶ウエハの種類は特に問わないが、例えば、タンタル酸リチウム単結晶ウエハ、またはニオブ酸リチウム単結晶ウエハであってもよい。   The type of the piezoelectric single crystal wafer is not particularly limited. For example, it may be a lithium tantalate single crystal wafer or a lithium niobate single crystal wafer.

まず、全体の工程は、以下の通りである。まず、例えばチョクラルスキー法により育成されたインゴットの外周を円筒研削加工等により円筒状とし、これを所定の厚さにスライス加工することで円形板状のウエハ基板を得る。この工程がスライス工程となる。   First, the whole process is as follows. First, for example, the outer periphery of an ingot grown by the Czochralski method is formed into a cylindrical shape by cylindrical grinding or the like, and this is sliced to a predetermined thickness to obtain a circular plate-shaped wafer substrate. This process is a slicing process.

次いで、スライス加工において生じたウエハ面内及びウエハ間の厚さバラツキを低減し、且つデバイス作製上で要求される粗面の粗さとするため、所定の厚さまで両面粗面研磨を行う。これが、ラッピング工程であり、本実施形態に係る圧電性単結晶ウエハの製造方法は、ラッピング工程に特徴を有する。   Next, in order to reduce the thickness variation in the wafer surface and between the wafers generated in the slicing process, and to obtain a rough surface roughness required for device fabrication, double-sided rough surface polishing is performed to a predetermined thickness. This is a lapping process, and the method for manufacturing a piezoelectric single crystal wafer according to this embodiment is characterized by a lapping process.

その後、両面が粗面化されたウエハに対し片面鏡面研磨を行うことで、一方の面が鏡面で、他方の面が粗面となった片面鏡面ウエハを得る。この工程がポリッシング工程となる。その後の洗浄等を除けば、ポリッシング工程の終了により、圧電性単結晶ウエハの製造が終了する。   Thereafter, single-sided mirror polishing is performed on the wafer whose both surfaces are roughened, thereby obtaining a single-sided mirror wafer in which one surface is a mirror surface and the other surface is a rough surface. This process is a polishing process. Except for the subsequent cleaning or the like, the manufacturing of the piezoelectric single crystal wafer is completed by the completion of the polishing process.

本発明の実施形態に係る圧電性単結晶ウエハの製造方法では、上述のスライス工程、ラッピング工程、ポリッシング工程を順次行うが、ラッピング工程において、スラリーの温度を21℃以上24℃以下に維持してラッピング加工、即ちウエハ50の両面粗研磨を行う。スラリーの温度調整は、上述のように、チラー装置等の冷却装置を用いて行ってもよいし、スラリーの温度を21℃以上24℃以下に維持できるのであれば、他の温度調整手段を用いてもよく、その手段は問わない。スラリーの温度を21℃以上24℃以下に保つことにより、ラッピング工程におけるウエハ50の割れの発生を著しく低減することができ、例えば、スラリーの温度が25℃以上の場合と比較して、ウエハの割れ発生割合を1.0%以下に低減することができることを、発明者は実験により確認している。以下、実施例を用いて、この点について更に詳細に説明する。   In the method for manufacturing a piezoelectric single crystal wafer according to the embodiment of the present invention, the above-described slicing step, lapping step, and polishing step are sequentially performed. In the lapping step, the temperature of the slurry is maintained at 21 ° C. or higher and 24 ° C. or lower. Lapping processing, that is, rough polishing on both sides of the wafer 50 is performed. As described above, the temperature of the slurry may be adjusted by using a cooling device such as a chiller device, and other temperature adjusting means may be used as long as the temperature of the slurry can be maintained at 21 ° C. or higher and 24 ° C. or lower. There is no limitation on the means. By maintaining the temperature of the slurry at 21 ° C. or more and 24 ° C. or less, the occurrence of cracks in the wafer 50 in the lapping process can be significantly reduced. For example, compared with the case where the temperature of the slurry is 25 ° C. or more, The inventor has confirmed through experiments that the crack generation ratio can be reduced to 1.0% or less. Hereinafter, this point will be described in more detail with reference to examples.

本発明の実施例、比較例を表1に示す。   Examples of the present invention and comparative examples are shown in Table 1.

Figure 2017226026
(実施例1)
チョクラルスキー法によりLT単結晶を育成した後、得られたLT単結晶の円柱状のバルクを650℃に加熱し、300Vの電圧を印加して1時間のポーリングを行い、LT単結晶に単一分極処理を施した。その後、端部カットおよび円筒研削をした後、ワイヤーソー(株式会社タカトリ製、MWS−612SD)を用いて、直径4インチ、厚さ0.42mmのLT単結晶ウエハにスライスした(スライス工程)。
Figure 2017226026
Example 1
After growing the LT single crystal by the Czochralski method, the cylindrical bulk of the obtained LT single crystal is heated to 650 ° C., and a voltage of 300 V is applied to perform poling for 1 hour. Unipolarization treatment was performed. Then, after performing end cutting and cylindrical grinding, it was sliced into a LT single crystal wafer having a diameter of 4 inches and a thickness of 0.42 mm using a wire saw (manufactured by Takatori Co., Ltd., MWS-612SD) (slicing step).

その後、チラー装置付帯のスラリー供給タンクを備えた、両面ラッピング装置を使用して、ラッピング工程を実施した。具体的には、上述のスライス工程で得られた300枚のLT単結晶ウエハに、炭化珪素からなるGC#1000の砥粒と水から成るスラリーを用いて、両面ラッピングを施した。スラリー温度は21〜23℃に維持した。ウエハの厚さが0.38mmになるまで研磨した。表1の右から2番目の欄に示されるように、両面ラッピングによる割れの発生はなかった。   Then, the lapping process was implemented using the double-sided lapping apparatus provided with the slurry supply tank accompanying a chiller apparatus. Specifically, double-sided lapping was performed on 300 LT single crystal wafers obtained in the above-described slicing process using a slurry of GC # 1000 abrasive grains made of silicon carbide and water. The slurry temperature was maintained at 21-23 ° C. Polishing was performed until the wafer thickness became 0.38 mm. As shown in the second column from the right in Table 1, no cracking occurred due to double-sided lapping.

(実施例2)
実施例1と同様にして、直径6インチ、厚さ0.42mmのLT単結晶ウエハを作製し、スラリー温度を21〜23℃に維持して、300枚のウエハに、両面ラッピングを施した。表1の右から2番目の欄及び右端の欄に示されるように、両面ラッピングによる割れの発生は1枚で、割れ発生割合は0.7%であった。なお、実施例2においては、ウエハの直径が実施例1よりも大きくなっている。
(Example 2)
In the same manner as in Example 1, a LT single crystal wafer having a diameter of 6 inches and a thickness of 0.42 mm was produced, and the slurry temperature was maintained at 21 to 23 ° C., and double-sided lapping was performed on 300 wafers. As shown in the second column from the right in Table 1 and the rightmost column, the occurrence of cracks due to double-sided lapping was one sheet, and the crack generation ratio was 0.7%. In the second embodiment, the diameter of the wafer is larger than that in the first embodiment.

(実施例3)
チョクラルスキー法によりLN単結晶を育成した後、得られたLT単結晶の円柱状のバルクを1200℃に加熱し、300Vの電圧を印加して1時間のポーリングを行い、LN単結晶に単一分極処理を施した。その後、端部カットおよび円筒研削をした後、ワイヤーソー(株式会社タカトリ製、MWS−612SD)を用いて、直径4インチ、厚さ0.42mmのLN単結晶ウエハにスライスした。なお、実施例3においては、バルクの加熱温度が実施例1よりも高くなっている。その他の条件は、実施例1と同様である。
(Example 3)
After growing the LN single crystal by the Czochralski method, the cylindrical bulk of the obtained LT single crystal is heated to 1200 ° C., and a voltage of 300 V is applied to perform poling for 1 hour. Unipolarization treatment was performed. Then, after end cutting and cylindrical grinding, it was sliced into an LN single crystal wafer having a diameter of 4 inches and a thickness of 0.42 mm using a wire saw (manufactured by Takatori Co., Ltd., MWS-612SD). In Example 3, the bulk heating temperature is higher than that in Example 1. Other conditions are the same as in the first embodiment.

その後、チラー装置付帯のスラリータンクを備えた、両面ラッピング装置を使用して、これらのLN単結晶ウエハを炭化珪素からなるGC#2500の砥粒と水から成るスラリーを用いて、300枚のウエハに、両面ラッピングを施した。スラリー温度は22〜24℃に維持した。ウエハの厚さが0.38mmになるまで研磨した。表1に示されるように、両面ラッピングによる割れの発生は1枚で、割れ発生割合は0.3%であった。   Then, using a double-sided lapping machine equipped with a slurry tank attached to the chiller device, these LN single crystal wafers were made from a slurry of GC # 2500 abrasive grains made of silicon carbide and water, and 300 wafers. And double-sided lapping. The slurry temperature was maintained at 22-24 ° C. Polishing was performed until the wafer thickness became 0.38 mm. As shown in Table 1, the occurrence of cracks due to double-sided lapping was 1 and the crack generation rate was 0.3%.

(実施例4)
実施例3と同様にして、直径6インチ、厚さ0.42mmのLN単結晶ウエハを作製し、スラリー温度を22〜24℃に維持して、300枚のウエハに、両面ラッピングを施した。表1に示されるように、両面ラッピングによる割れの発生は1枚で、割れ発生割合は0.3%であった。
Example 4
In the same manner as in Example 3, an LN single crystal wafer having a diameter of 6 inches and a thickness of 0.42 mm was manufactured, and the slurry temperature was maintained at 22 to 24 ° C., and double-sided lapping was performed on 300 wafers. As shown in Table 1, the occurrence of cracks due to double-sided lapping was 1 and the crack generation rate was 0.3%.

(比較例1)
実施例1と同様にして、直径4インチ、厚さ0.42mmのLT単結晶ウエハを作製し、スラリー温度を25〜27℃に維持して、300枚のウエハに、両面ラッピングを施した。表1に示されるように、両面ラッピングによる割れの発生は13枚で、割れ発生割合は4.3%であった。
(Comparative Example 1)
In the same manner as in Example 1, a LT single crystal wafer having a diameter of 4 inches and a thickness of 0.42 mm was produced, and the slurry temperature was maintained at 25 to 27 ° C., and double-sided lapping was performed on 300 wafers. As shown in Table 1, the number of cracks generated by double-sided lapping was 13 and the crack generation rate was 4.3%.

(比較例2)
実施例1と同様にして、直径6インチ、厚さ0.42mmのLT単結晶ウエハを作製し、スラリー温度を26〜28℃に維持して、300枚のウエハに、両面ラッピングを施した。表1に示されるように、両面ラッピングによる割れの発生は22枚で、割れ発生割合は7.3%であった。
(Comparative Example 2)
In the same manner as in Example 1, a LT single crystal wafer having a diameter of 6 inches and a thickness of 0.42 mm was produced, and the slurry temperature was maintained at 26 to 28 ° C., and double-sided lapping was performed on 300 wafers. As shown in Table 1, the number of cracks generated by double-sided lapping was 22 and the crack generation rate was 7.3%.

(比較例3)
実施例1と同様にして、直径6インチ、厚さ0.42mmのLT単結晶ウエハを作製し、スラリー温度を26〜28℃に維持して、300枚のウエハに、両面ラッピングを施した。表1に示されるように、両面ラッピングによる割れの発生は47枚で、割れ発生割合は15.6%であった。
(Comparative Example 3)
In the same manner as in Example 1, a LT single crystal wafer having a diameter of 6 inches and a thickness of 0.42 mm was produced, and the slurry temperature was maintained at 26 to 28 ° C., and double-sided lapping was performed on 300 wafers. As shown in Table 1, the number of cracks generated by double-sided lapping was 47, and the crack generation ratio was 15.6%.

(比較例4)
実施例3と同様にして、直径4インチ、厚さ0.42mmのLN単結晶ウエハを作製し、スラリー温度を25〜27℃に維持して、300枚のウエハに、両面ラッピングを施した。表1に示されるように、両面ラッピングによる割れの発生は20枚で、割れ発生割合は6.0%であった。
(Comparative Example 4)
In the same manner as in Example 3, an LN single crystal wafer having a diameter of 4 inches and a thickness of 0.42 mm was produced, and the slurry temperature was maintained at 25 to 27 ° C., and double-sided lapping was performed on 300 wafers. As shown in Table 1, the number of cracks generated by double-sided lapping was 20, and the crack generation rate was 6.0%.

(比較例5)
実施例3と同様にして、直径6インチ、厚さ0.42mmのLN単結晶ウエハを作製し、スラリー温度を25〜27℃に維持して、300枚のウエハに、両面ラッピングを施した。表1に示されるように、両面ラッピングによる割れの発生は25枚で、割れ発生割合は8.3%であった。
(Comparative Example 5)
In the same manner as in Example 3, an LN single crystal wafer having a diameter of 6 inches and a thickness of 0.42 mm was produced, and the slurry temperature was maintained at 25 to 27 ° C., and double-sided lapping was performed on 300 wafers. As shown in Table 1, the number of cracks generated by double-sided lapping was 25, and the crack generation rate was 8.3%.

(比較例6)
実施例1と同様にして、直径6インチ、厚さ0.42mmのLT単結晶ウエハを作製し、チラー装置なしで、100枚のウエハに、両面ラッピングを施した。スラリー供給タンク内は常に撹拌されているため、スラリー温度は、常温(25℃)から27℃近くまで上昇している。前記のスラリーが供給され、加工で温度が上昇したスラリーがタンク内に戻ってくるため、スラリー供給タンク内のスラリー温度は27℃以上になる。チラー装置がないため、温度は一定に保持できない。表1に示されるように、両面ラッピングによる割れの発生は30枚で、割れ発生割合は30.0%であった。発生割合が30.0%となったため、100枚までの投入とした。
(Comparative Example 6)
In the same manner as in Example 1, an LT single crystal wafer having a diameter of 6 inches and a thickness of 0.42 mm was produced, and double-sided lapping was performed on 100 wafers without a chiller device. Since the inside of the slurry supply tank is constantly stirred, the slurry temperature rises from normal temperature (25 ° C.) to nearly 27 ° C. Since the slurry is supplied and the slurry whose temperature has been increased by processing returns to the tank, the slurry temperature in the slurry supply tank becomes 27 ° C. or higher. Since there is no chiller device, the temperature cannot be kept constant. As shown in Table 1, the number of cracks generated by double-sided lapping was 30 and the crack generation rate was 30.0%. Since the generation rate was 30.0%, up to 100 sheets were used.

図4は、実施例1〜4及び比較例1〜6のウエハの割れ発生率を示した図である。図4に示される通り、実施例1〜4では、割れ発生率が1%未満の極めて低い値であり、比較例1〜6と比較して、著しくウエハの割れ発生率を低減できていることが示された。なお、図4において、スラリー温度制限無しの横軸の数字が入っていないデータは、上述の説明には入っていなかった比較例であるが、スラリー温度制限無しの場合、やはり割れ発生率は高く、30%近くとなった。   FIG. 4 is a diagram showing the crack generation rates of the wafers of Examples 1 to 4 and Comparative Examples 1 to 6. As shown in FIG. 4, in Examples 1 to 4, the crack generation rate is an extremely low value of less than 1%, and the wafer crack generation rate can be significantly reduced as compared with Comparative Examples 1 to 6. It has been shown. In FIG. 4, the data without the horizontal axis number without slurry temperature restriction is a comparative example that was not included in the above description, but the crack occurrence rate is still high when there is no slurry temperature restriction. , Nearly 30%.

このように、本発明の実施形態及び実施例に係る圧電性単結晶ウエハの製造方法によれば、スラリー温度を21〜24℃に維持してラッピング工程を行うことにより、ウエハの割れ発生率を著しく低減でき、生産性を大幅に向上させることができる。   As described above, according to the method for manufacturing a piezoelectric single crystal wafer according to the embodiments and examples of the present invention, by performing the lapping process while maintaining the slurry temperature at 21 to 24 ° C., the crack generation rate of the wafer is reduced. It can be significantly reduced and the productivity can be greatly improved.

以上、本発明の好ましい実施形態及び実施例について詳説したが、本発明は、上述した実施形態及び実施例に制限されることはなく、本発明の範囲を逸脱することなく、上述した実子形態及び実施例に種々の変形及び置換を加えることができる。   The preferred embodiments and examples of the present invention have been described in detail above. However, the present invention is not limited to the above-described embodiments and examples, and the above-described actual embodiments and examples can be made without departing from the scope of the present invention. Various modifications and substitutions can be made to the embodiments.

10 両面ラッピング装置
20 上側の定盤
30 下側の定盤
40 キャリアプレート
50 ウエハ
60 砥粒
70、80 回転軸
71、81 回転盤
DESCRIPTION OF SYMBOLS 10 Double-sided lapping apparatus 20 Upper surface plate 30 Lower surface plate 40 Carrier plate 50 Wafer 60 Abrasive grain 70, 80 Rotating shaft 71, 81 Rotating plate

Claims (4)

圧電性単結晶をワイヤーソーによりスライスして単結晶ウエハを形成するスライス工程と、
前記単結晶ウエハの両面を粗研磨するラッピング工程と、
粗研磨された前記単結晶ウエハの少なくとも一方の面を鏡面研磨するポリッシング工程と、を有し、
前記ラッピング工程において、砥粒を水に分散させたスラリーの温度を21℃以上24℃以下に維持して粗研磨を行うことを特徴とする圧電性単結晶ウエハの製造方法。
Slicing the piezoelectric single crystal with a wire saw to form a single crystal wafer;
A lapping step of rough polishing both surfaces of the single crystal wafer;
A polishing step of mirror polishing at least one surface of the coarsely polished single crystal wafer,
A method for producing a piezoelectric single crystal wafer, wherein in the lapping step, rough polishing is performed while maintaining the temperature of a slurry in which abrasive grains are dispersed in water at 21 ° C. or higher and 24 ° C. or lower.
前記スラリーの温度は、冷却手段により冷却されて前記21℃以上24℃以下に維持される請求項1に記載の圧電性単結晶ウエハの製造方法。   2. The method for producing a piezoelectric single crystal wafer according to claim 1, wherein the temperature of the slurry is maintained at 21 ° C. or more and 24 ° C. or less by being cooled by a cooling unit. 前記スラリーの温度は、前記冷却手段用の制御装置により前記21℃以上24℃以下に維持される請求項2に記載の圧電性単結晶ウエハの製造方法。   3. The method for manufacturing a piezoelectric single crystal wafer according to claim 2, wherein the temperature of the slurry is maintained at 21 ° C. or more and 24 ° C. or less by the control device for the cooling means. 前記単結晶ウエハが、タンタル酸リチウム単結晶ウエハ、またはニオブ酸リチウム単結晶ウエハであることを特徴とする、請求項1乃至3のいずれか一項に記載の圧電性単結晶ウエハの製造方法。   The method for manufacturing a piezoelectric single crystal wafer according to any one of claims 1 to 3, wherein the single crystal wafer is a lithium tantalate single crystal wafer or a lithium niobate single crystal wafer.
JP2016122022A 2016-06-20 2016-06-20 Manufacturing method of piezoelectric monocrystal wafer Pending JP2017226026A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016122022A JP2017226026A (en) 2016-06-20 2016-06-20 Manufacturing method of piezoelectric monocrystal wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016122022A JP2017226026A (en) 2016-06-20 2016-06-20 Manufacturing method of piezoelectric monocrystal wafer

Publications (1)

Publication Number Publication Date
JP2017226026A true JP2017226026A (en) 2017-12-28

Family

ID=60888916

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016122022A Pending JP2017226026A (en) 2016-06-20 2016-06-20 Manufacturing method of piezoelectric monocrystal wafer

Country Status (1)

Country Link
JP (1) JP2017226026A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020061974A1 (en) * 2018-09-27 2020-04-02 盐城市振弘电子材料厂 Lithium tantalate single crystal rod

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020061974A1 (en) * 2018-09-27 2020-04-02 盐城市振弘电子材料厂 Lithium tantalate single crystal rod

Similar Documents

Publication Publication Date Title
TW399254B (en) Method of manufacturing semiconductor wafers
JP5014737B2 (en) Method for manufacturing SiC single crystal substrate
TWI424484B (en) Wafer grinding method and wafer
WO2013121718A1 (en) Method for polishing both surfaces of wafer
JP2010021394A (en) Method of manufacturing semiconductor wafer
JP5871282B2 (en) A method for producing a piezoelectric oxide single crystal wafer.
JP2007260793A (en) Wafer substrate polishing method and wafer made of piezoelectric single crystal
KR102165589B1 (en) Silicon wafer polishing method, silicon wafer manufacturing method and silicon wafer
JP2014040339A (en) Method for manufacturing piezoelectric oxide single crystal wafer
JP2017226026A (en) Manufacturing method of piezoelectric monocrystal wafer
JPWO2015050218A1 (en) Manufacturing method of polished object
JP2010263095A (en) Method for producing silicon epitaxial wafer
JP7119706B2 (en) Manufacturing method of piezoelectric oxide single crystal wafer
JP7271875B2 (en) Method for manufacturing oxide single crystal substrate
JP2014213403A (en) Method for reducing warpage of substrate, method for manufacturing substrate, and sapphire substrate
JP2018176390A (en) Method of manufacturing piezoelectric monocrystal wafer
JP7472546B2 (en) Method for manufacturing piezoelectric oxide single crystal substrate
JP2002198762A (en) Single crystal wafer and its manufacturing method
JP2022055549A (en) POLISHING METHOD FOR SiC POLYCRYSTAL SUBSTRATE
JP2010017779A (en) Wafer processing method
JP2005209862A (en) Method for manufacturing semiconductor epitaxial wafer
JP2017117915A (en) Bevelling method of silicon wafer, method of manufacturing silicon wafer and silicon wafer
JP2013220516A (en) Wafer substrate and method of manufacturing the same
JP7271468B2 (en) Grinding method of sapphire substrate
JP2022100895A (en) Edge polishing method for piezoelectric oxide single crystal wafer, and manufacturing method for piezoelectric oxide single crystal wafer