JP2017225227A - Power supply device and computer program - Google Patents

Power supply device and computer program Download PDF

Info

Publication number
JP2017225227A
JP2017225227A JP2016117994A JP2016117994A JP2017225227A JP 2017225227 A JP2017225227 A JP 2017225227A JP 2016117994 A JP2016117994 A JP 2016117994A JP 2016117994 A JP2016117994 A JP 2016117994A JP 2017225227 A JP2017225227 A JP 2017225227A
Authority
JP
Japan
Prior art keywords
temperature
power supply
switching element
voltage conversion
duty ratio
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016117994A
Other languages
Japanese (ja)
Inventor
隆章 佐野
Takaaki Sano
隆章 佐野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2016117994A priority Critical patent/JP2017225227A/en
Publication of JP2017225227A publication Critical patent/JP2017225227A/en
Pending legal-status Critical Current

Links

Images

Abstract

PROBLEM TO BE SOLVED: To provide a power supply device and computer program capable of reducing a temperature difference between phases in a multiphase configured voltage converter circuit.SOLUTION: A power supply device includes: inductors L1 and L2; voltage converter circuits 1a, 1a having transistors Q1 and Q2 for switching currents respectively flowing the inductors L1 and L2; and a controller 10a for turning on/off the transistors Q1 and Q2 with different phase, and the output of the voltage converters 1a and 1a are connected in parallel. The voltage converter circuits 1a, 1a include temperature sensors Ts1 and Ts2 for respectively detecting temperatures of the transistors Q1 and Q2 or ambient temperature, and the controller 10a calculates an amount of compensation for compensating a duty ratio of turning on/off the transistors Q1 and Q2 respectively corresponding to the temperature sensors Ts1 and Ts2, on the basis of temporal series of detection results of the temperature sensors Ts1 and Ts2.SELECTED DRAWING: Figure 1

Description

本発明は、直流電圧又は交流電圧をスイッチング素子でスイッチングして電圧変換する電圧変換回路を複数並列に接続した電源装置及びコンピュータプログラムに関する。   The present invention relates to a power supply apparatus and a computer program in which a plurality of voltage conversion circuits that perform voltage conversion by switching a DC voltage or an AC voltage with a switching element are connected in parallel.

直流電圧又は交流電圧を昇降圧して所望の電圧に変換するコンバータ又はインバータ(以下、インバータを含めてコンバータという)が様々な分野で使用されている。コンバータは、インダクタに流れる電流をスイッチング素子で周期的にスイッチングすることによって所要の電圧を出力する。出力電流を大きくすると共に出力電流のリップルを小さくし、且つ装置の小型化を図るために、複数のコンバータを互いに異なる位相で作動させて並列に接続したマルチフェーズ(多相)コンバータが利用されている。   Converters or inverters (hereinafter referred to as converters including inverters) that convert a DC voltage or an AC voltage into a desired voltage by stepping up and down are used in various fields. The converter outputs a required voltage by periodically switching the current flowing through the inductor with a switching element. In order to increase the output current, reduce the ripple of the output current, and reduce the size of the device, a multi-phase converter in which a plurality of converters are operated in different phases and connected in parallel is used. Yes.

例えば特許文献1には、回路素子の特性のばらつき及び温度による特性の変化により、個々のDC/DCコンバータの電流制限のバランスが崩れても、各DC/DCコンバータの個別出力電流を加算して所定の電流総量を超えないように、各DC/DCコンバータの出力電流を制限するマルチフェーズ(多相)型DC/DCコンバータが開示されている。また、特許文献2には、複数のコンバータ回路をそれぞれ出力位相が異なるように並列接続し、これらのコンバータ回路を駆動すると共に、各出力を足し合わせて1つの出力とするマルチフェーズコンバータが開示されている。   For example, in Patent Document 1, the individual output currents of the respective DC / DC converters are added even if the balance of the current limitation of the individual DC / DC converters is lost due to variations in characteristics of circuit elements and changes in characteristics due to temperature. A multi-phase DC / DC converter that limits the output current of each DC / DC converter so as not to exceed a predetermined total current is disclosed. Further, Patent Document 2 discloses a multi-phase converter in which a plurality of converter circuits are connected in parallel so as to have different output phases, and these converter circuits are driven, and the outputs are added to form one output. ing.

特許文献1又は2に記載された多相DC/DCコンバータでは、例えば各コンバータに対する制御に一時的な変動があって特定のDC/DCコンバータに電流が集中した場合、特定のスイッチング素子における熱損失が増大して信頼性が低下したり劣化又は焼損に至ったりする虞がある。   In the multiphase DC / DC converter described in Patent Document 1 or 2, for example, when there is a temporary fluctuation in control of each converter and current is concentrated in a specific DC / DC converter, heat loss in a specific switching element May increase and reliability may deteriorate, or deterioration or burnout may occur.

これに対し、特許文献3に記載された多相コンバータは、電流制御指令及び一のサブ回路(1つのコンバータ)の相電流値に基づいてn個のサブ回路に共通する制御信号を出力する電流制御器と、各相のサブ回路の相電流値及び電流制御器からの制御信号に基づいて各相のサブ回路に対する制御信号のデューティ比を制御するバランス制御器とを備えている。これにより、例えば出力電圧が一定の場合に各相の電流の平衡が保たれて、夫々の相のコンバータにおける熱損失の偏りが防止される。   In contrast, the multiphase converter described in Patent Document 3 outputs a current that outputs a control signal common to n sub-circuits based on a current control command and a phase current value of one sub-circuit (one converter). And a balance controller that controls the duty ratio of the control signal for each phase sub-circuit based on the phase current value of each phase sub-circuit and the control signal from the current controller. As a result, for example, when the output voltage is constant, the current of each phase is balanced, and a bias of heat loss in each phase converter is prevented.

特開2003−284333号公報JP 2003-284333 A 特開2008−141802号公報JP 2008-141802 A 特開2015−220976号公報Japanese Patent Laying-Open No. 2015-220976

しかしながら、特許文献3に開示された技術によれば、各コンバータでの熱損失が一定であっても夫々のコンバータが有する放熱部材等の熱抵抗が必ずしも一定ではないため、各相のコンバータの温度にばらつきが生じて、特定のコンバータが他のコンバータより高温になることがあるという問題があった。   However, according to the technique disclosed in Patent Document 3, even if the heat loss in each converter is constant, the thermal resistance of the heat dissipation member and the like included in each converter is not necessarily constant. As a result, there is a problem that certain converters may be hotter than other converters.

本発明は、斯かる事情に鑑みてなされたものであり、その目的とするところは、多相構成の電圧変換回路における各相の温度差を低減することが可能な電源装置及びコンピュータプログラムを提供することにある。   The present invention has been made in view of such circumstances, and an object of the present invention is to provide a power supply device and a computer program capable of reducing a temperature difference between phases in a voltage conversion circuit having a multiphase configuration. There is to do.

本発明の一態様に係る電源装置は、インダクタ及び該インダクタに流れる電流をスイッチングするスイッチング素子を有する複数の電圧変換回路と、各スイッチング素子を異なる位相でオン/オフする制御部とを備え、各電圧変換回路の出力を並列に接続してある電源装置であって、各電圧変換回路は、夫々のスイッチング素子の温度又は周囲温度を検出する温度センサを有し、前記制御部は、各温度センサの時系列的な検出結果に基づいて、夫々の温度センサに対応するスイッチング素子をオン/オフするデューティ比を補正する補正量を算出する。   A power supply device according to an aspect of the present invention includes a plurality of voltage conversion circuits including an inductor and a switching element that switches a current flowing through the inductor, and a control unit that turns each switching element on and off in a different phase. A power supply apparatus in which outputs of voltage conversion circuits are connected in parallel, each voltage conversion circuit having a temperature sensor for detecting a temperature of each switching element or an ambient temperature, and the control unit includes each temperature sensor Based on these time-series detection results, a correction amount for correcting the duty ratio for turning on / off the switching element corresponding to each temperature sensor is calculated.

本発明の一態様に係るコンピュータプログラムは、インダクタと、該インダクタに流れる電流をスイッチングするスイッチング素子と、該スイッチング素子の温度又は周囲温度を検出する温度センサとを有する複数の電圧変換回路、及び各スイッチング素子を異なる位相でオン/オフする制御部を備え、各電圧変換回路の出力を並列に接続してある電源装置における前記制御部で実行可能なコンピュータプログラムであって、前記制御部に、各温度センサの検出結果を時系列的に取得するステップと、取得した各検出結果に基づいて、夫々の温度センサに対応するスイッチング素子をオン/オフするデューティ比を補正する補正量を算出するステップと、算出した補正量に基づいて、前記デューティ比を補正するステップとを実行させる。   A computer program according to one embodiment of the present invention includes an inductor, a switching element that switches a current that flows through the inductor, a plurality of voltage conversion circuits that include a temperature sensor that detects a temperature of the switching element or an ambient temperature, and each A computer program that can be executed by the control unit in a power supply device that includes a control unit that turns on and off switching elements at different phases and that has outputs of each voltage conversion circuit connected in parallel. A step of acquiring the detection results of the temperature sensors in time series, a step of calculating a correction amount for correcting a duty ratio for turning on / off the switching element corresponding to each temperature sensor based on the acquired detection results; And a step of correcting the duty ratio based on the calculated correction amount.

なお、本願は、このような特徴的な処理部を備える電源装置を実現したり、かかる特徴的な処理部に対応するステップを制御部に実行させるためのコンピュータプログラムとして実現したりすることができるだけでなく、かかるステップを含む電圧変換回路の駆動方法として実現したりすることができる。また電源装置の一部又は全部を半導体集積回路として実現したり、電源装置を含むその他のシステムとして実現したりすることができる。   In addition, this application can implement | achieve a power supply device provided with such a characteristic process part, or can implement | achieve as a computer program for making a control part perform the step corresponding to this characteristic process part. Instead, it can be realized as a driving method of the voltage conversion circuit including such steps. Further, a part or all of the power supply device can be realized as a semiconductor integrated circuit, or can be realized as another system including the power supply device.

上記によれば、多相構成の電圧変換回路における各相の温度差を低減することが可能となる。   According to the above, it is possible to reduce the temperature difference between the phases in the voltage conversion circuit having a multiphase configuration.

実施形態1に係る電源装置の構成例を示すブロック図である。1 is a block diagram illustrating a configuration example of a power supply device according to a first embodiment. 出力電圧をフィードバック制御する制御部の機能構成を示すブロック図である。It is a block diagram which shows the function structure of the control part which feedback-controls an output voltage. 第1相のトランジスタに係る温度をフィードバック制御する制御部の機能構成を示すブロック図である。It is a block diagram which shows the function structure of the control part which feedback-controls the temperature which concerns on the transistor of a 1st phase. 実施形態1に係る電源装置で各相のデューティ比の補正量を算出してPWM信号をオン/オフする位相を算出するCPUの処理手順を示すフローチャートである。3 is a flowchart illustrating a processing procedure of a CPU that calculates a correction amount of a duty ratio of each phase and calculates a phase at which a PWM signal is turned on / off in the power supply device according to the first embodiment. 実施形態2に係る電源装置の構成例を示すブロック図である。FIG. 6 is a block diagram illustrating a configuration example of a power supply device according to a second embodiment. 実施形態3に係る電源装置の構成例を示すブロック図である。FIG. 6 is a block diagram illustrating a configuration example of a power supply device according to a third embodiment. 実施形態4に係る電源装置の構成例を示すブロック図である。FIG. 6 is a block diagram illustrating a configuration example of a power supply device according to a fourth embodiment. 実施形態4に係る電源装置で各相のデューティ比の補正量を算出してPWM信号をオン/オフする位相を算出するCPUの処理手順を示すフローチャートである。10 is a flowchart illustrating a processing procedure of a CPU that calculates a correction amount of a duty ratio of each phase and calculates a phase at which a PWM signal is turned on / off in the power supply device according to the fourth embodiment.

[本発明の実施形態の説明]
最初に本発明の実施態様を列記して説明する。また、以下に記載する実施形態の少なくとも一部を任意に組み合わせてもよい。
[Description of Embodiment of the Present Invention]
First, embodiments of the present invention will be listed and described. Moreover, you may combine arbitrarily at least one part of embodiment described below.

(1)本発明の一態様に係る電源装置は、インダクタ及び該インダクタに流れる電流をスイッチングするスイッチング素子を有する複数の電圧変換回路と、各スイッチング素子を異なる位相でオン/オフする制御部とを備え、各電圧変換回路の出力を並列に接続してある電源装置であって、各電圧変換回路は、夫々のスイッチング素子の温度又は周囲温度を検出する温度センサを有し、前記制御部は、各温度センサの時系列的な検出結果に基づいて、夫々の温度センサに対応するスイッチング素子をオン/オフするデューティ比を補正する補正量を算出する。 (1) A power supply device according to an aspect of the present invention includes an inductor, a plurality of voltage conversion circuits including a switching element that switches a current flowing through the inductor, and a control unit that turns on / off each switching element in different phases. Each voltage conversion circuit has a temperature sensor that detects the temperature or ambient temperature of each switching element, and the control unit includes: Based on the time-series detection result of each temperature sensor, a correction amount for correcting the duty ratio for turning on / off the switching element corresponding to each temperature sensor is calculated.

本態様にあっては、制御部が、複数の電圧変換回路夫々のスイッチング素子を異なる位相でオン/オフし、夫々のインダクタに流れる電流をスイッチング素子でスイッチングすることにより、各電圧変換回路に入力された電圧が変換されて並列に出力される。制御部は更に、各スイッチング素子の温度又は周囲温度(以下、スイッチング素子に係る温度という)について夫々の温度センサで時系列的に検出した温度に基づいて、夫々のスイッチング素子をオン/オフするデューティ比を補正するための補正量を各別に算出する。
これにより、比較的温度が高い(又は低い)スイッチング素子をオン/オフするデューティ比が小さく(又は大きく)なるように補正される。
In this aspect, the control unit turns on / off the switching elements of each of the plurality of voltage conversion circuits at different phases, and switches the currents flowing through the respective inductors by the switching elements, thereby inputting each voltage conversion circuit. The converted voltages are converted and output in parallel. The control unit further turns on / off each switching element based on the temperature detected by each temperature sensor in time series with respect to the temperature of each switching element or the ambient temperature (hereinafter referred to as temperature related to the switching element). A correction amount for correcting the ratio is calculated separately.
Accordingly, the duty ratio for turning on / off the switching element having a relatively high temperature (or low) is corrected so as to be small (or large).

(2)前記制御部は、各温度センサの検出結果の代表値に対する夫々の温度センサの検出結果の偏差に基づいて前記補正量を算出することが好ましい。 (2) It is preferable that the control unit calculates the correction amount based on a deviation of a detection result of each temperature sensor with respect to a representative value of a detection result of each temperature sensor.

本態様にあっては、各スイッチング素子に係る温度の検出結果の代表値を算出し、算出した代表値に対する夫々のスイッチング素子に係る温度の検出結果の偏差を更に算出し、算出した各偏差に基づいて夫々のスイッチング素子をオン/オフするデューティ比を補正するための補正量を算出する。
これにより、温度の検出結果の代表値に対して温度の検出結果の偏差が負(又は正)であるスイッチング素子をオン/オフするデューティ比が、偏差の絶対値に応じて小さく(又は大きく)なるように補正される。
In this aspect, the representative value of the detection result of the temperature related to each switching element is calculated, the deviation of the detection result of the temperature related to each switching element with respect to the calculated representative value is further calculated, and each calculated deviation is calculated. Based on this, a correction amount for correcting the duty ratio for turning on / off each switching element is calculated.
As a result, the duty ratio for turning on / off the switching element in which the deviation of the temperature detection result is negative (or positive) with respect to the representative value of the temperature detection result is small (or large) according to the absolute value of the deviation. It is corrected so that

(3)前記制御部は、各スイッチング素子の温度又は周囲温度を制御量とし前記代表値を目標値とするPI制御又はPID制御によって前記補正量を算出することが好ましい。 (3) It is preferable that the control unit calculates the correction amount by PI control or PID control using the temperature or ambient temperature of each switching element as a control amount and the representative value as a target value.

本態様にあっては、各スイッチング素子に係る温度を制御量とし、各スイッチング素子に係る温度の検出結果の代表値を目標値とするPI制御又はPID制御を、電圧変換回路の数、即ちスイッチング素子の数だけ並列的に行うことにより、夫々のスイッチング素子に対する操作量としてデューティ比の補正量を算出する。
これにより、各スイッチング素子に係る温度に生じるオフセットが低減される。
In this embodiment, PI control or PID control in which the temperature related to each switching element is a controlled variable, and the representative value of the temperature detection result related to each switching element is the target value, the number of voltage conversion circuits, that is, switching By performing in parallel the number of elements, a duty ratio correction amount is calculated as an operation amount for each switching element.
Thereby, the offset which arises in the temperature concerning each switching element is reduced.

(4)各電圧変換回路は、夫々のインダクタに流れる電流を検出する電流センサを更に備え、前記制御部は、各電流センサの検出結果が所定の閾値より大きいか否かを判定し、大きいと判定した電流センサに対応するスイッチング素子をオン/オフするデューティ比を低減することが好ましい。 (4) Each voltage conversion circuit further includes a current sensor that detects a current flowing through each inductor, and the control unit determines whether the detection result of each current sensor is greater than a predetermined threshold value. It is preferable to reduce the duty ratio for turning on / off the switching element corresponding to the determined current sensor.

本態様にあっては、複数のインダクタ夫々に流れる電流が閾値より大きい場合に、閾値より大きい電流が検出されたインダクタに対応するスイッチング素子をオン/オフするデューティ比を低減する。
これにより、スイッチング素子が高温で劣化又は損傷することが防止される。
In this aspect, when the current flowing through each of the plurality of inductors is larger than the threshold, the duty ratio for turning on / off the switching element corresponding to the inductor in which the current larger than the threshold is detected is reduced.
This prevents the switching element from being deteriorated or damaged at a high temperature.

(5)本発明の一態様に係るコンピュータプログラムは、インダクタと、該インダクタに流れる電流をスイッチングするスイッチング素子と、該スイッチング素子の温度又は周囲温度を検出する温度センサとを有する複数の電圧変換回路、及び各スイッチング素子を異なる位相でオン/オフする制御部を備え、各電圧変換回路の出力を並列に接続してある電源装置における前記制御部で実行可能なコンピュータプログラムであって、前記制御部に、各温度センサの検出結果を時系列的に取得するステップと、取得した各検出結果に基づいて、夫々の温度センサに対応するスイッチング素子をオン/オフするデューティ比を補正する補正量を算出するステップと、算出した補正量に基づいて、前記デューティ比を補正するステップとを実行させる。 (5) A computer program according to an aspect of the present invention includes a plurality of voltage conversion circuits including an inductor, a switching element that switches a current flowing through the inductor, and a temperature sensor that detects a temperature of the switching element or an ambient temperature. And a computer program that can be executed by the control unit in a power supply device that includes a control unit that turns on / off each switching element at a different phase, and that connects outputs of the voltage conversion circuits in parallel. In addition, a step of acquiring the detection results of each temperature sensor in time series, and a correction amount for correcting the duty ratio for turning on / off the switching element corresponding to each temperature sensor is calculated based on the acquired detection results. And a step of correcting the duty ratio based on the calculated correction amount. .

本態様にあっては、制御部でコンピュータプログラムを実行するコンピュータに、各温度センサの検出結果を時系列的に取得するステップと、取得した各検出結果に基づいて、夫々対応するスイッチング素子をオン/オフするデューティ比を補正する補正量を算出するステップと、算出した各補正量に基づいて、夫々対応するデューティ比を補正するステップとを実行させる。
これにより、比較的温度が高い(又は低い)スイッチング素子をオン/オフするデューティ比が小さく(又は大きく)なるように補正される。
In this aspect, the step of acquiring the detection results of each temperature sensor in time series to the computer that executes the computer program in the control unit, and the corresponding switching element is turned on based on each acquired detection result. A step of calculating a correction amount for correcting the duty ratio to be turned off and a step of correcting the corresponding duty ratio based on each calculated correction amount are executed.
Accordingly, the duty ratio for turning on / off the switching element having a relatively high temperature (or low) is corrected so as to be small (or large).

[本発明の実施形態の詳細]
本発明の実施形態に係る電源装置の具体例を、以下に図面を参照しつつ説明する。なお、本発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。また、各実施形態で記載されている技術的特徴は、お互いに組み合わせることが可能である。
[Details of the embodiment of the present invention]
A specific example of the power supply device according to the embodiment of the present invention will be described below with reference to the drawings. In addition, this invention is not limited to these illustrations, is shown by the claim, and intends that all the changes within the meaning and range equivalent to a claim are included. In addition, the technical features described in each embodiment can be combined with each other.

(実施形態1)
図1は、実施形態1に係る電源装置の構成例を示すブロック図である。図中1aは外部の電源2からの電圧を昇圧して外部の負荷3に供給する電圧変換回路であり、電源装置は、電圧変換回路1a,1aと、該電圧変換回路1a,1aによる電圧の変換を制御する制御部10aとを備える。電圧変換回路1aの数は2つ以上であればよく、2つに限定されない。
(Embodiment 1)
FIG. 1 is a block diagram illustrating a configuration example of a power supply device according to the first embodiment. In the figure, reference numeral 1a denotes a voltage conversion circuit that boosts a voltage from an external power supply 2 and supplies the boosted voltage to an external load 3. The power supply apparatus includes voltage conversion circuits 1a and 1a and the voltage conversion circuits 1a and 1a. And a control unit 10a for controlling the conversion. The number of voltage conversion circuits 1a should just be two or more, and is not limited to two.

電圧変換回路1aは、インダクタL1(又はL2)と、電源2からインダクタL1(又はL2)に流れる電流をスイッチングするスイッチング素子であるNチャネル型のMOSFET(Metal Oxide Semiconductor Field Effect Transistor:以下、トランジスタという)Q1(又はQ2)と、トランジスタQ1(又はQ2)の温度又は周囲温度(以下、トランジスタQi(iは自然数)に係る温度ともいう)を検出する温度センサTs1(又はTs2)とを有する。トランジスタQ1及びQ2はMOSFETに限定されず、バイポーラトランジスタ、IGBT(Insulated Gate Bipolar Transistor)等の他のスイッチング素子であってもよい。   The voltage conversion circuit 1a includes an inductor L1 (or L2) and an N-channel MOSFET (Metal Oxide Field Effect Transistor) which is a switching element that switches a current flowing from the power source 2 to the inductor L1 (or L2). ) Q1 (or Q2) and a temperature sensor Ts1 (or Ts2) for detecting the temperature or ambient temperature of the transistor Q1 (or Q2) (hereinafter also referred to as a temperature related to the transistor Qi (i is a natural number)). The transistors Q1 and Q2 are not limited to MOSFETs, and may be other switching elements such as bipolar transistors and IGBTs (Insulated Gate Bipolar Transistors).

インダクタL1及びL2夫々とトランジスタQ1及びQ2のドレインとの接続点は、ダイオードD1及びD2のアノードに接続されている。トランジスタQ1及びQ2のソースは接地電位に接続されている。電圧変換回路1a,1aで変換された電圧は、ダイオードD1及びD2のカソードから並列に出力されてコンデンサC1で平滑されており、抵抗器R1及びR2の分圧回路で分圧されて制御部10aに与えられる。   The connection point between the inductors L1 and L2 and the drains of the transistors Q1 and Q2 is connected to the anodes of the diodes D1 and D2. The sources of the transistors Q1 and Q2 are connected to the ground potential. The voltages converted by the voltage conversion circuits 1a and 1a are output in parallel from the cathodes of the diodes D1 and D2 and smoothed by the capacitor C1, and are divided by the voltage dividing circuit of the resistors R1 and R2 to be controlled by the control unit 10a. Given to.

温度センサTs1及びTs2は、例えばサーミスタ又は熱電対であるが、温度を検出して検出電圧を出力できるものであれば他のセンサで置き換えてもよい。温度センサTs1及びTs2夫々は、トランジスタQ1及びQ2のケース又は放熱板に密着させてチャネル温度にできるだけ近い温度を検出することが好ましいが、トランジスタQ1及びQ2からの熱で上昇する周囲の温度を検出してもよい。   The temperature sensors Ts1 and Ts2 are, for example, thermistors or thermocouples, but may be replaced with other sensors as long as they can detect the temperature and output the detection voltage. Each of the temperature sensors Ts1 and Ts2 is preferably in close contact with the case or the heat sink of the transistors Q1 and Q2 to detect the temperature as close as possible to the channel temperature, but it detects the ambient temperature rising due to the heat from the transistors Q1 and Q2. May be.

制御部10aは、トランジスタQ1及びQ2の制御における中枢となるCPU(Central Processing Unit)11と、フラッシュメモリ、EPROM(Erasable Programmable Read Only Memory)、EEPROM(Electrically EPROM:登録商標)等の不揮発性メモリを用いたROM12と、DRAM(Dynamic Random Access Memory)、SRAM(Static Random Access Memory)等の書き換え可能なメモリを用いたRAM13と、時間を計時するタイマ14とを備える。CPU11、ROM12、RAM13及びタイマ14は、相互にバス接続されている。   The control unit 10a includes a central processing unit (CPU) 11 serving as a center for controlling the transistors Q1 and Q2, and a non-volatile memory such as a flash memory, an EPROM (Erasable Programmable Read Only Memory), and an EEPROM (Electrically EPROM). A ROM 12 used, a RAM 13 using a rewritable memory such as a DRAM (Dynamic Random Access Memory), SRAM (Static Random Access Memory), and the like, and a timer 14 for measuring time are provided. The CPU 11, the ROM 12, the RAM 13, and the timer 14 are connected to each other via a bus.

制御部10aは、更に、トランジスタQ1及びQ2夫々をオン/オフする駆動信号を生成してゲートに印加する駆動回路15,15と、温度センサTs1及びTs2の検出電圧、並びに抵抗器R1及びR2で分圧された分圧電圧をA/D変換するA/D変換器19とを備えており、これらは何れもCPU11とバス接続されている。上記駆動信号は例えばPWM(Pulse Width Modulation)信号であるが、オン/オフのトータル時間に対するオン時間の比、即ちデューティ比が定義される信号であれば、他の信号であってもよい。   The control unit 10a further generates drive signals for turning on / off the transistors Q1 and Q2 and applies them to the gates, detection voltages of the temperature sensors Ts1 and Ts2, and resistors R1 and R2. An A / D converter 19 that performs A / D conversion on the divided voltage is provided, all of which are bus-connected to the CPU 11. The drive signal is, for example, a PWM (Pulse Width Modulation) signal, but may be any other signal as long as the ratio of the on time to the total on / off time, that is, the duty ratio is defined.

CPU11は、予めROM12に記憶された制御プログラムに従い、バス接続された各部の動作を制御すると共に演算等の処理を行い、駆動回路15,15によってトランジスタQ1及びQ2を異なる位相でオン/オフする。RAM13は、CPU11による処理により発生した情報を一時的に記憶する。CPU11による各処理の手順を定めたコンピュータプログラムを、不図示の手段を用いて予めRAM13にロードし、コンピュータプログラムをCPU11で実行するようにしてもよいし、CPU11を含む制御部10aをマイクロコンピュータや専用のハードウェア回路で構成してもよい。   The CPU 11 controls the operation of each unit connected by the bus according to a control program stored in advance in the ROM 12 and performs processing such as calculation, and the driving circuits 15 and 15 turn the transistors Q1 and Q2 on and off at different phases. The RAM 13 temporarily stores information generated by the processing by the CPU 11. A computer program that defines the procedure of each process performed by the CPU 11 may be loaded in advance into the RAM 13 using means (not shown), and the computer program may be executed by the CPU 11. You may comprise with a hardware circuit for exclusive use.

次に、制御部10aの機能構成について説明する。以下では、電源装置が電圧変換回路1aをN個(Nは2以上の自然数)備えるものとして説明する。N個の電圧変換回路1a,1a,・・1a夫々に係るブロックを第1相,第2相,・・第N相と称して識別する。
図2は、出力電圧をフィードバック制御する制御部10aの機能構成を示すブロック図であり、図3は、第1相のトランジスタQ1に係る温度をフィードバック制御する制御部10aの機能構成を示すブロック図である。図2及び図3に破線で示す枠内は制御部10aであり、枠内のブロックのうち、符号が付されていないものはCPU11によって実現されるブロックである。また、円内に「Σ」の記号で表したブロックは、加算器である。
Next, the functional configuration of the control unit 10a will be described. In the following description, it is assumed that the power supply device includes N voltage conversion circuits 1a (N is a natural number of 2 or more). The blocks related to the N voltage conversion circuits 1a, 1a,... 1a are identified as the first phase, the second phase,.
FIG. 2 is a block diagram illustrating a functional configuration of the control unit 10a that performs feedback control of the output voltage, and FIG. 3 is a block diagram illustrating a functional configuration of the control unit 10a that performs feedback control of the temperature related to the first-phase transistor Q1. It is. The inside of the frame shown by the broken line in FIG. 2 and FIG. 3 is the control unit 10a, and among the blocks in the frame, those not marked are blocks realized by the CPU 11. The block represented by the symbol “Σ” in the circle is an adder.

図2において、N個の駆動回路15,15,・・15の夫々は、異なる電圧変換回路1aに接続されている。駆動回路15,15,・・15が出力する信号は、上述のとおりPWM信号である。電圧変換回路1a,1a,・・1aからの出力電圧が、ここでのフィードバック制御の制御量である。出力電圧は抵抗器R1及びR2からなる分圧回路で分圧され、A/D変換器19でデジタル値に変換されてフィードバック電圧となる。   In FIG. 2, each of the N drive circuits 15, 15,... 15 is connected to a different voltage conversion circuit 1a. The signals output from the drive circuits 15, 15,... 15 are PWM signals as described above. The output voltage from the voltage conversion circuits 1a, 1a,... 1a is the control amount of the feedback control here. The output voltage is divided by a voltage dividing circuit composed of resistors R1 and R2, and converted into a digital value by an A / D converter 19 to become a feedback voltage.

CPU11は、不図示の外部インタフェースから取得した目標電圧又は自らの処理によって設定した目標電圧を目標値とし、目標値に対する上記フィードバック電圧の偏差に基づいて目標値に追従するPI((Proportional Integral))制御を行う。PI制御は、PID(Proportional Integral Derivative)制御等の他のフィードバック制御であってもよい。こここでのPI制御により生成された操作量は、駆動回路15,15,・・15に対する代表的なデューティ比となる。   The CPU 11 uses a target voltage acquired from an external interface (not shown) or a target voltage set by its own processing as a target value, and follows the target value based on the deviation of the feedback voltage with respect to the target value (PI (Proportional Integral)). Take control. The PI control may be other feedback control such as PID (Proportional Integral Derivative) control. Here, the operation amount generated by the PI control is a typical duty ratio for the drive circuits 15, 15,.

生成された代表的なデューティ比は、N個の加算器に並列的に与えられる。このN個の加算器は、第1相から第N相までの各相に対応しており、代表的なデューティ比と、後述する第1相から第N相までの補正量とを各別に加算する。加算により生成されたN個のデューティ比の夫々は異なる駆動回路15に与えられる。駆動回路15,15,・・15夫々が生成するPWM信号は、位相が2π/Nずつ異なっている。   The generated representative duty ratio is given to N adders in parallel. The N adders correspond to each phase from the first phase to the Nth phase, and add a representative duty ratio and a correction amount from the first phase to the Nth phase, which will be described later, separately. To do. Each of the N duty ratios generated by the addition is supplied to different drive circuits 15. The PWM signals generated by the drive circuits 15, 15,... 15 are different in phase by 2π / N.

図3に移って、N個の電圧変換回路1a,1a,・・1aの夫々は、異なる温度センサTsj(jは1からNの何れか)を有する。各Tsjの夫々は、図3では不図示のトランジスタQjに係る温度を検出する。温度センサTs1,Ts2,・・TsNの検出電圧は、A/D変換器19で変換されて加算器で加算され、加算値に1/Nが乗算されて全N相の平均的な温度となる。ここまでは、第1相,第2相,・・第N相について共通の処理である。温度センサTs1の検出電圧がA/D変換器19で変換された検出結果は、第1相のフィードバック温度となる。   3, each of the N voltage conversion circuits 1a, 1a,... 1a has a different temperature sensor Tsj (j is one of 1 to N). Each Tsj detects a temperature related to a transistor Qj (not shown in FIG. 3). The detection voltages of the temperature sensors Ts1, Ts2,... TsN are converted by the A / D converter 19 and added by the adder, and the added value is multiplied by 1 / N to obtain an average temperature of all N phases. . Up to this point, the processing is common to the first phase, the second phase, and the Nth phase. The detection result obtained by converting the detection voltage of the temperature sensor Ts1 by the A / D converter 19 becomes the feedback temperature of the first phase.

CPU11は、この平均的な温度を目標値とし、目標値に対する上記フィードバック温度の偏差に基づいて目標値に追従するPI制御を行う。PI制御は、PID制御等の他のフィードバック制御であってもよい。ここでのPI制御により生成された操作量は、上述の代表的なデューティ比に対する第1相の補正量である。第2相,第3相,・・第N相夫々のトランジスタQ2,Q3,・・・QNに係る温度のフィードバック制御を行う制御部10aの機能構成についても、図3に示すものと同様である。   The CPU 11 uses this average temperature as a target value, and performs PI control that follows the target value based on the deviation of the feedback temperature with respect to the target value. The PI control may be other feedback control such as PID control. The operation amount generated by the PI control here is a first-phase correction amount with respect to the above-described representative duty ratio. The functional configuration of the control unit 10a that performs feedback control of the temperature related to the transistors Q2, Q3,... QN of the second phase, third phase,... Nth phase is the same as that shown in FIG. .

仮に、図2に示す機能ブロックで第1相から第N相までの補正量がゼロであって、全ての電圧変換回路1aが代表的なデューティ比のPWM信号で駆動された場合、各トランジスタQiのオン抵抗の違い、放熱に係る熱抵抗の違い等の差異により、トランジスタQ1,Q2,・・QNの温度は必ずしも均等にはならない。そこで、本実施形態1では、図3に示す機能ブロックにより、温度センサTs1,Ts2,・・TsN夫々にて検出したトランジスタQ1,Q2,・・QNに係る温度に基づいて、トランジスタQ1,Q2,・・QNをオン/オフするデューティ比を補正するための補正量を算出する。   If the correction amount from the first phase to the Nth phase is zero in the functional block shown in FIG. 2 and all the voltage conversion circuits 1a are driven by PWM signals having a typical duty ratio, each transistor Qi The transistors Q1, Q2,..., QN are not necessarily equal in temperature due to differences in ON resistance, thermal resistance related to heat dissipation, and the like. In the first embodiment, the transistors Q1, Q2,... QN detected by the temperature sensors Ts1, Ts2,. .. A correction amount for correcting the duty ratio for turning on / off QN is calculated.

例えば、温度センサTs1,Ts2,・・TsN夫々の検出電圧をA/D変換した検出結果をT1,T2,・・TNとし、T1,T2,・・TNの平均値で表される平均的な温度をTavとする。TaVはT1,T2,・・TNの平均値に限定されず、例えば中央値等の統計的な値、又はT1,T2,・・TNを代表する代表値であってもよい。   For example, the detection results obtained by A / D converting the detection voltages of the temperature sensors Ts1, Ts2,... TsN are T1, T2,... TN, and an average value represented by an average value of T1, T2,. Let Tav be the temperature. TaV is not limited to the average value of T1, T2,... TN, and may be a statistical value such as a median value or a representative value representing T1, T2,.

第1相のトランジスタQ1に係る温度の検出結果T1がTavより大きい(又は小さい)場合、図3に示す偏差の符号が負(又は正)となり、PI制御によって偏差を0に近づけるべく符号が負(又は正)の補正量が算出される。その結果、第1相のデューティ比が代表的なデューティ比より小さく(又は大きく)なり、トランジスタQ1に係る温度が低く(又は高く)なるように制御される。この場合、上記偏差の絶対値が大きいほど、補正量の絶対値が大きくなり、トランジスタQ1に係る温度がより低く(又は高く)なるように制御される。第1相以外の各相についても同様である。   When the temperature detection result T1 relating to the first-phase transistor Q1 is larger (or smaller) than Tav, the sign of the deviation shown in FIG. 3 is negative (or positive), and the sign is negative to bring the deviation closer to 0 by PI control. A (or positive) correction amount is calculated. As a result, the duty ratio of the first phase is controlled to be smaller (or larger) than the representative duty ratio, and the temperature related to the transistor Q1 is lowered (or increased). In this case, the absolute value of the correction amount increases as the absolute value of the deviation increases, and the temperature of the transistor Q1 is controlled to be lower (or higher). The same applies to each phase other than the first phase.

以下では、上述した制御部10aの動作を、それを示すフローチャートを用いて説明する。以下に示す処理は、ROM12に予め格納されている制御プログラムに従って、CPU11により実行される。
図4は、実施形態1に係る電源装置で各相のデューティ比の補正量を算出してPWM信号をオン/オフする位相を算出するCPU11の処理手順を示すフローチャートである。図4に手順を示す処理は、PWM制御の制御周期毎に実行される。図4で用いられるループカウンタkは、RAM13に記憶される。目標電圧は予め取得又は設定されているものとする。
Below, operation | movement of the control part 10a mentioned above is demonstrated using the flowchart which shows it. The following processing is executed by the CPU 11 in accordance with a control program stored in advance in the ROM 12.
FIG. 4 is a flowchart illustrating a processing procedure of the CPU 11 that calculates a correction amount of the duty ratio of each phase and calculates a phase for turning on / off the PWM signal in the power supply device according to the first embodiment. The process whose procedure is shown in FIG. 4 is executed at every control cycle of PWM control. The loop counter k used in FIG. 4 is stored in the RAM 13. It is assumed that the target voltage is acquired or set in advance.

図4に示す処理が起動された場合、CPU11は、抵抗器R1及びR2の分圧回路で分圧された出力電圧をA/D変換器19で変換して出力電圧の検出結果を取り込み(S11)、目標電圧に対する検出結果の偏差を算出する(S12)。次いで、CPU11は、算出した偏差に応じて目標電圧に追従するPI制御を実行することにより、各相について代表的なデューティ比を算出する(S13)。   When the process shown in FIG. 4 is started, the CPU 11 converts the output voltage divided by the voltage dividing circuit of the resistors R1 and R2 by the A / D converter 19 and takes in the detection result of the output voltage (S11). ), And the deviation of the detection result with respect to the target voltage is calculated (S12). Next, the CPU 11 calculates a representative duty ratio for each phase by executing PI control that follows the target voltage according to the calculated deviation (S13).

その後、CPU11は、A/D変換器19を用いて温度センサTs1,Ts2,・・TsNの検出結果を取り込み(S14)、取り込んだ検出結果の合計値に1/Nを乗算することによって、全N相の平均的な温度を算出する(S15)。算出された平均的な温度は目標温度である。次いで、CPU11は、第1のループ処理に入る前にループカウンタkを1に設定する(S16)。   Thereafter, the CPU 11 captures the detection results of the temperature sensors Ts1, Ts2,... TsN using the A / D converter 19 (S14), and multiplies the total value of the captured detection results by 1 / N, thereby The average temperature of the N phase is calculated (S15). The calculated average temperature is the target temperature. Next, the CPU 11 sets the loop counter k to 1 before entering the first loop process (S16).

第1のループ処理の先頭にて、CPU11は、算出した平均的な温度に対する第k相の温度(即ち第k相の温度センサTskの検出結果)の偏差を算出する(S17)。次いで、CPU11は、算出した偏差に応じて目標温度に追従するPI制御を実行することによって第k相のデューティ比の補正量を算出し(S18)、算出した補正量を代表的なデューティ比に加算して第k相のデューティ比を補正する(S19)。   At the beginning of the first loop process, the CPU 11 calculates the deviation of the k-th phase temperature (that is, the detection result of the k-th phase temperature sensor Tsk) from the calculated average temperature (S17). Next, the CPU 11 calculates a correction amount of the duty ratio of the k-th phase by executing PI control that follows the target temperature according to the calculated deviation (S18), and sets the calculated correction amount to a representative duty ratio. The k-phase duty ratio is corrected by addition (S19).

その後、CPU11は、ループカウンタkを1だけインクリメントし(S23)、kがN+1であるか否かを判定する(S24)。kがN+1ではない場合(S24:NO)、CPU11は、ステップS17に処理を移して第1のループ処理を継続する。   Thereafter, the CPU 11 increments the loop counter k by 1 (S23), and determines whether k is N + 1 (S24). When k is not N + 1 (S24: NO), the CPU 11 shifts the process to step S17 and continues the first loop process.

kがN+1である場合(S24:YES)、CPU11は、第1のループ処理を抜けて第1相のPWM信号をオフにするオフ位相を算出する(S31)。第1相のPWM信号をオンにするオン位相は、位相0であるものとする。次いで、CPU11は、第2のループ処理に入る前にループカウンタkを1に設定する(S32)。   When k is N + 1 (S24: YES), the CPU 11 exits the first loop process and calculates an off phase for turning off the first phase PWM signal (S31). The on phase for turning on the PWM signal of the first phase is assumed to be phase 0. Next, the CPU 11 sets the loop counter k to 1 before entering the second loop process (S32).

第2のループ処理の先頭にて、CPU11は、第k相のPWM信号をオンにするオン位相を2πk/Nだけシフトして、第k+1相のPWM信号のオン位相を算出する(S33)と共に、先に算出した第k+1相のデューティ比に応じて第k+1相のPWM信号をオフにするオフ位相を算出する(S34)。   At the head of the second loop process, the CPU 11 shifts the ON phase for turning on the k-th phase PWM signal by 2πk / N, and calculates the ON phase of the k + 1-th phase PWM signal (S33). Then, an off phase for turning off the PWM signal of the (k + 1) th phase is calculated according to the previously calculated duty ratio of the (k + 1) th phase (S34).

その後、CPU11は、ループカウンタkを1だけインクリメントし(S35)、kがNであるか否かを判定する(S36)。kがNではない場合(S36:NO)、CPU11は、ステップS32に処理を移して第2のループ処理を継続する。一方、kがNである場合(S36:YES)、CPU11は、図4に示す処理を終了する。   Thereafter, the CPU 11 increments the loop counter k by 1 (S35), and determines whether k is N (S36). When k is not N (S36: NO), the CPU 11 shifts the process to step S32 and continues the second loop process. On the other hand, when k is N (S36: YES), the CPU 11 ends the process shown in FIG.

以上のように本実施形態1によれば、制御部10aが、N個の電圧変換回路1a,1a,・・夫々のトランジスタQ1,Q2,・・を2π/Nずつ異なる位相でオン/オフし、夫々のインダクタL1,L2,・・に流れる電流をトランジスタQ1,Q2,・・でスイッチングすることにより、電圧変換回路1a,1a,・・に入力された電圧が昇圧されて並列に出力される。制御部10aは更に、トランジスタQ1,Q2,・・に係る温度について夫々の温度センサTs1,Ts2,・・で時系列的に検出した温度に基づいて、夫々のトランジスタQ1,Q2,・・をオン/オフするデューティ比を補正するための補正量を各別に算出する。これにより、比較的温度が高い(又は低い)トランジスタをオン/オフするデューティ比が小さく(又は大きく)なるように補正される。
従って、多相構成の電圧変換回路1a,1a,・・における各相の温度差を低減することが可能となる。
As described above, according to the first embodiment, the control unit 10a turns on / off the N voltage conversion circuits 1a, 1a,... With the respective phases different by 2π / N. The currents flowing through the inductors L1, L2,... Are switched by the transistors Q1, Q2,..., So that the voltages input to the voltage conversion circuits 1a, 1a,. . Further, the control unit 10a turns on the respective transistors Q1, Q2,... Based on the temperatures detected by the respective temperature sensors Ts1, Ts2,. A correction amount for correcting the duty ratio to be turned off is calculated for each. As a result, the duty ratio for turning on / off a transistor having a relatively high temperature (or low) is corrected to be small (or large).
Therefore, it is possible to reduce the temperature difference of each phase in the voltage conversion circuits 1a, 1a,.

また、実施形態1によれば、トランジスタQ1,Q2,・・に係る温度の検出結果の平均値Tavを算出し、算出した平均値Tavに対する夫々のトランジスタQ1,Q2,・・に係る温度の検出結果の偏差を更に算出し、算出した各偏差に基づいて夫々のトランジスタQ1,Q2,・・をオン/オフするデューティ比を補正するための補正量を算出する。
従って、温度の検出結果の平均値(代表値に相当)Tavに対して温度の検出結果の偏差が負(又は正)であるトランジスタをオン/オフするデューティ比が、偏差の絶対値に応じて小さく(又は大きく)なるように補正することが可能となる。
Further, according to the first embodiment, the average value Tav of the temperature detection results relating to the transistors Q1, Q2,... Is calculated, and the temperature detection relating to each of the transistors Q1, Q2,. A deviation of the result is further calculated, and a correction amount for correcting the duty ratio for turning on / off each of the transistors Q1, Q2,... Is calculated based on the calculated deviation.
Therefore, the duty ratio for turning on / off the transistor whose temperature detection result deviation is negative (or positive) with respect to the average value (corresponding to the representative value) Tav of the temperature detection result depends on the absolute value of the deviation. It becomes possible to correct so that it may become small (or large).

更に、実施形態1によれば、トランジスタQ1,Q2,・・に係る温度を制御量とし、トランジスタQ1,Q2,・・に係る温度の検出結果の平均値(代表値)Tavを目標値とするPI制御又はPID制御を、電圧変換回路1aの数N、即ちトランジスタQ1,Q2,・・の数だけ並列的に行うことにより、夫々のトランジスタQ1,Q2,・・に対する操作量としてデューティ比の補正量を算出する。
従って、トランジスタQ1,Q2,・・に係る温度に生じるオフセットを低減することが可能となる。
Further, according to the first embodiment, the temperature related to the transistors Q1, Q2,... Is set as the control amount, and the average value (representative value) Tav of the temperature detection results related to the transistors Q1, Q2,. By performing PI control or PID control in parallel with the number N of voltage conversion circuits 1a, that is, the number of transistors Q1, Q2,..., The duty ratio is corrected as an operation amount for each of the transistors Q1, Q2,. Calculate the amount.
Therefore, it is possible to reduce the offset generated in the temperature related to the transistors Q1, Q2,.

(実施形態2)
実施形態1が、入力された電圧を昇圧する電圧変換回路1aを多相に構成した形態であるのに対し、実施形態2は、入力された電圧を降圧する電圧変換回路を多相に構成した形態である。
(Embodiment 2)
In contrast to the first embodiment in which the voltage conversion circuit 1a that boosts the input voltage is configured in multiple phases, the second embodiment has a multi-phase voltage conversion circuit that steps down the input voltage. It is a form.

図5は、実施形態2に係る電源装置の構成例を示すブロック図である。図中1bは外部の電源2からの電圧を降圧して外部の負荷3に供給する電圧変換回路であり、電源装置は、電圧変換回路1b,1bと、該電圧変換回路1b,1bによる電圧の変換を制御する制御部10bとを備える。電圧変換回路1bの数は2つに限定されない。   FIG. 5 is a block diagram illustrating a configuration example of the power supply device according to the second embodiment. In the figure, 1b is a voltage conversion circuit that steps down the voltage from the external power supply 2 and supplies it to the external load 3. The power supply device includes voltage conversion circuits 1b and 1b and the voltage conversion circuits 1b and 1b. And a control unit 10b that controls the conversion. The number of voltage conversion circuits 1b is not limited to two.

電圧変換回路1bは、インダクタL1(又はL2)と、電源2からインダクタL1(又はL2)に流れる電流をスイッチングするトランジスタQ1(又はQ2)と、トランジスタQ1(又はQ2)に係る温度を検出する温度センサTs1(又はTs2)とを有する。   The voltage conversion circuit 1b includes an inductor L1 (or L2), a transistor Q1 (or Q2) that switches a current flowing from the power source 2 to the inductor L1 (or L2), and a temperature that detects a temperature related to the transistor Q1 (or Q2). Sensor Ts1 (or Ts2).

インダクタL1及びL2夫々の一端とトランジスタQ1及びQ2のソースとの接続点は、同期整流用のトランジスタQs1及びQs2のドレインに接続されている。トランジスタQ1及びQ2のドレインは電源2に接続されている。トランジスタQs1及びQs2のソースは接地電位に接続されている。電圧変換回路1b,1bで変換された電圧は、インダクタL1,L2の他端から並列に出力されてコンデンサC1で平滑されており、抵抗器R1及びR2の分圧回路で分圧されて制御部10bに与えられる。   A connection point between one end of each of the inductors L1 and L2 and the sources of the transistors Q1 and Q2 is connected to the drains of the transistors Qs1 and Qs2 for synchronous rectification. The drains of the transistors Q1 and Q2 are connected to the power source 2. The sources of the transistors Qs1 and Qs2 are connected to the ground potential. The voltages converted by the voltage conversion circuits 1b and 1b are output in parallel from the other ends of the inductors L1 and L2, are smoothed by the capacitor C1, and are divided by the voltage dividing circuit of the resistors R1 and R2 to be controlled. 10b.

制御部10bは、CPU11と、ROM12と、RAM13と、タイマ14と、トランジスタQ1及びQ2夫々をオン/オフする駆動信号を生成してゲートに印加する駆動回路16,16と、トランジスタQs1及びQs2夫々をオン/オフする駆動信号を生成してゲートに印加する駆動回路17,17と、温度センサTs1及びTs2の検出電圧、並びに抵抗器R1及びR2で分圧された分圧電圧をA/D変換するA/D変換器19とを備える。CPU11、ROM12、RAM13、タイマ14、駆動回路16,16,17,17及びA/D変換器19は、相互にバス接続されている。   The control unit 10b generates a drive signal for turning on / off the CPU 11, the ROM 12, the RAM 13, the timer 14, the transistors Q1 and Q2, and applies them to the gates, and the transistors Qs1 and Qs2. A / D conversion is performed on drive circuits 17 and 17 that generate drive signals for turning on / off and apply to the gates, detection voltages of the temperature sensors Ts1 and Ts2, and a divided voltage divided by the resistors R1 and R2. The A / D converter 19 is provided. The CPU 11, ROM 12, RAM 13, timer 14, drive circuits 16, 16, 17, 17 and A / D converter 19 are mutually connected by a bus.

駆動回路16は、実施形態1における駆動回路15と比較して、ゲートに印加する駆動電圧に直流的な電圧を重畳させるブートストラップ回路が追加されている。駆動回路17,17がトランジスタQs1,Qs2夫々に印加する駆動電圧は、駆動回路16,16がトランジスタQ1,Q2夫々に印加する駆動電圧と比較して位相がπだけ異なっている。   As compared with the drive circuit 15 in the first embodiment, the drive circuit 16 is added with a bootstrap circuit that superimposes a DC voltage on the drive voltage applied to the gate. The drive voltages applied to the transistors Qs1 and Qs2 by the drive circuits 17 and 17 are different in phase by π from the drive voltages applied to the transistors Q1 and Q2 by the drive circuits 16 and 16, respectively.

その他、実施形態1に対応する箇所には同様の符号を付してその説明を省略する。また、出力電圧のフィードバック制御を行う制御部10bの機能構成を示すブロック図、及び第1相のトランジスタQ1に係る温度のフィードバック制御を行う制御部10bの機能構成を示すブロック図夫々についても、実施形態1の図2及び3に示すものと同様であるため、図示を省略する。以下では、電源装置が電圧変換回路1bをN個(Nは2以上の自然数)備えるものとして説明する。   In addition, the same code | symbol is attached | subjected to the location corresponding to Embodiment 1, and the description is abbreviate | omitted. In addition, a block diagram showing a functional configuration of the control unit 10b that performs feedback control of the output voltage and a block diagram showing a functional configuration of the control unit 10b that performs feedback control of the temperature related to the first-phase transistor Q1 are also implemented. Since it is the same as that shown in FIGS. 2 and 3 of the first embodiment, the illustration is omitted. In the following description, it is assumed that the power supply device includes N voltage conversion circuits 1b (N is a natural number of 2 or more).

本実施形態2では、CPU11が、不図示の外部インタフェースから取得した目標電圧又は自らの処理によって設定した目標電圧を目標値とし、目標値に対する出力電圧のフィードバック電圧の偏差に基づいて目標値に追従するPI制御を行う。PI制御により生成された操作量は、駆動回路16,16,・・16に対する代表的なデューティ比となる。   In the second embodiment, the CPU 11 uses a target voltage acquired from an external interface (not shown) or a target voltage set by its own processing as a target value, and follows the target value based on the deviation of the feedback voltage of the output voltage with respect to the target value. PI control to be performed. The operation amount generated by the PI control is a typical duty ratio for the drive circuits 16, 16,.

生成された代表的なデューティ比は、N個の加算器にて第1相から第N相までの補正量と各別に加算される。加算により生成されたN個のデューティ比の夫々は異なる駆動回路16に与えられる。駆動回路16,16,・・16夫々が生成するPWM信号は、位相が2π/Nずつ異なっている。   The generated representative duty ratio is added to each of the correction amounts from the first phase to the Nth phase by N adders. Each of the N duty ratios generated by the addition is supplied to different drive circuits 16. The PWM signals generated by the drive circuits 16, 16,... 16 are different in phase by 2π / N.

一方、N個の電圧変換回路1b,1b,・・1bの夫々が有する異なる温度センサTsj(jは1からNの何れか)は、トランジスタQjに係る温度を検出する。温度センサTs1,Ts2,・・TsNの検出結果は、加算器で加算され、加算値に1/Nが乗算されて全N相の平均的な温度Tavとなる。CPU11は、この平均的な温度Tavを目標値とし、目標値に対する各相のフィードバック温度の偏差に基づいて目標値に追従するPI制御を各別に行う。PI制御により生成された操作量は、各相の代表的なデューティ比に対する第1相,第2相,・・第N相の補正量となる。   On the other hand, different temperature sensors Tsj (j is any of 1 to N) included in each of the N voltage conversion circuits 1b, 1b,... 1b detect the temperature related to the transistor Qj. The detection results of the temperature sensors Ts1, Ts2,... TsN are added by an adder, and the added value is multiplied by 1 / N to obtain an average temperature Tav of all N phases. The CPU 11 uses the average temperature Tav as a target value, and separately performs PI control that follows the target value based on the deviation of the feedback temperature of each phase with respect to the target value. The manipulated variable generated by the PI control is a correction amount for the first phase, the second phase,..., The Nth phase with respect to the representative duty ratio of each phase.

ここで、第j相のトランジスタQjに係る温度の検出結果TjがTavより大きい(又は小さい)場合、温度のPI制御における偏差の符号が負(又は正)となり、PI制御によって偏差を0に近づけるべく符号が負(又は正)の補正量が算出される。その結果、第j相のデューティ比が代表的なデューティ比より小さく(又は大きく)なり、トランジスタQjに係る温度が低く(又は高く)なるように制御される。この場合、上記偏差の絶対値が大きいほど、補正量の絶対値が大きくなり、トランジスタQjに係る温度がより低く(又は高く)なるように制御される。   Here, when the temperature detection result Tj related to the transistor Qj of the j-th phase is larger (or smaller) than Tav, the sign of the deviation in the temperature PI control becomes negative (or positive), and the deviation is brought close to 0 by the PI control. Accordingly, a correction amount having a negative (or positive) sign is calculated. As a result, the duty ratio of the j-th phase is controlled to be smaller (or larger) than the typical duty ratio, and the temperature related to the transistor Qj is lowered (or increased). In this case, the absolute value of the correction amount increases as the absolute value of the deviation increases, and the temperature of the transistor Qj is controlled to be lower (or higher).

上述した制御部10bの動作を示すフローチャートは、実施形態1の図4に示すものと同様であるため、図示及び説明を省略する。   Since the flowchart showing the operation of the control unit 10b described above is the same as that shown in FIG. 4 of the first embodiment, illustration and description thereof are omitted.

以上のように本実施形態2によれば、制御部10bが、N個の電圧変換回路1b,1b,・・夫々のトランジスタQ1,Q2,・・を2π/Nずつ異なる位相でオン/オフし、夫々のインダクタL1,L2,・・に流れる電流をトランジスタQ1,Q2,・・でスイッチングすることにより、電圧変換回路1b,1b,・・に入力された電圧が降圧されて並列に出力される。制御部10bは更に、トランジスタQ1,Q2,・・に係る温度について夫々の温度センサTs1,Ts2,・・で時系列的に検出した温度に基づいて、夫々のトランジスタQ1,Q2,・・をオン/オフするデューティ比を補正するための補正量を各別に算出する。これにより、比較的温度が高い(又は低い)トランジスタをオン/オフするデューティ比が小さく(又は大きく)なるように補正される。
従って、多相構成の電圧変換回路1b,1b,・・における各相の温度差を低減することが可能となる。
As described above, according to the second embodiment, the control unit 10b turns on / off the N voltage conversion circuits 1b, 1b,..., And the respective transistors Q1, Q2,. The currents flowing through the inductors L1, L2,... Are switched by the transistors Q1, Q2,..., So that the voltages input to the voltage conversion circuits 1b, 1b,. . The control unit 10b further turns on the respective transistors Q1, Q2,... Based on the temperatures detected by the respective temperature sensors Ts1, Ts2,. A correction amount for correcting the duty ratio to be turned off is calculated for each. As a result, the duty ratio for turning on / off a transistor having a relatively high temperature (or low) is corrected to be small (or large).
Therefore, it is possible to reduce the temperature difference of each phase in the voltage conversion circuits 1b, 1b,.

(実施形態3)
実施形態1及び2夫々が、入力された直流電圧を昇圧及び降圧した電圧を出力する形態であるのに対し、実施形態3は、入力された交流電圧を変換して直流電圧を出力する形態である。
(Embodiment 3)
Each of the first and second embodiments is configured to output a voltage obtained by stepping up and stepping down the input DC voltage, whereas the third embodiment is a mode in which the input AC voltage is converted and a DC voltage is output. is there.

図6は、実施形態3に係る電源装置の構成例を示すブロック図である。図中1cは外部の交流電源4からの交流電圧を変換して外部の負荷3に直流電圧を供給する電圧変換回路であり、電源装置は、電圧変換回路1c,1cと、該電圧変換回路1c,1cによる電圧の変換を制御する制御部10cとを備える。本実施形態3に係る電源装置は、所謂セミブリッジレス型のPFC回路で構成される。   FIG. 6 is a block diagram illustrating a configuration example of the power supply device according to the third embodiment. In the figure, 1c is a voltage conversion circuit that converts an AC voltage from an external AC power supply 4 and supplies a DC voltage to an external load 3. The power supply device includes voltage conversion circuits 1c and 1c, and the voltage conversion circuit 1c. , 1c, and a control unit 10c for controlling voltage conversion. The power supply device according to the third embodiment includes a so-called semi-bridgeless PFC circuit.

電源装置は、更に、交流電源4の一端及び他端夫々にアノードが接続されたダイオードD3及びD4と、ダイオードD3及びD4のカソードと接地電位との間に接続された抵抗器R3及びR4の直列回路と、交流電源4の一端及び他端夫々にカソードが接続されたダイオードD5及びD6とを備える。ダイオードD5及びD6のアノードは接地電位に接続されている。ダイオードD3及びD4と抵抗器R3及びR4の直列回路とは、交流電源4の電圧を検出するためのものである。ダイオードD5及びD6は、交流電源4の交流電圧の電位と接地電位とをリンクさせるためのものである。   The power supply device further includes diodes D3 and D4 having anodes connected to one end and the other end of the AC power supply 4, and resistors R3 and R4 connected in series between the cathodes of the diodes D3 and D4 and the ground potential. A circuit and diodes D5 and D6 each having a cathode connected to one end and the other end of the AC power supply 4 are provided. The anodes of the diodes D5 and D6 are connected to the ground potential. The series circuit of the diodes D3 and D4 and the resistors R3 and R4 is for detecting the voltage of the AC power supply 4. The diodes D5 and D6 are for linking the AC voltage potential of the AC power supply 4 and the ground potential.

電圧変換回路1cは、インダクタL1(又はL2)と、交流電源4の一端(又は他端)からインダクタL1(又はL2)に流れる電流をスイッチングするトランジスタQ1(又はQ2)と、トランジスタQ1(又はQ2)に係る温度を検出する温度センサTs1(又はTs2)とを有する。   The voltage conversion circuit 1c includes an inductor L1 (or L2), a transistor Q1 (or Q2) that switches current flowing from one end (or the other end) of the AC power supply 4 to the inductor L1 (or L2), and a transistor Q1 (or Q2). And a temperature sensor Ts1 (or Ts2) for detecting the temperature according to ().

インダクタL1及びL2夫々とトランジスタQ1及びQ2のドレインとの接続点は、ダイオードD1及びD2のアノードに接続されている。トランジスタQ1及びQ2夫々のソースは、ドレイン電流を検出する抵抗器R5及びR6を介して接地電位に接続されている。電圧変換回路1c,1cで変換された電圧は、ダイオードD1及びD2のカソードから並列に出力されてコンデンサC1で平滑されており、抵抗器R1及びR2の分圧回路で分圧されて制御部10cに与えられる。   The connection point between the inductors L1 and L2 and the drains of the transistors Q1 and Q2 is connected to the anodes of the diodes D1 and D2. The sources of the transistors Q1 and Q2 are connected to the ground potential via resistors R5 and R6 that detect the drain current. The voltages converted by the voltage conversion circuits 1c and 1c are output in parallel from the cathodes of the diodes D1 and D2 and smoothed by the capacitor C1, and are divided by the voltage dividing circuit of the resistors R1 and R2 to be controlled by the control unit 10c. Given to.

制御部10cは、CPU11と、ROM12と、RAM13と、タイマ14と、トランジスタQ1及びQ2夫々をオン/オフする駆動信号を生成してゲートに印加する駆動回路18,18と、温度センサTs1及びTs2の検出電圧、抵抗器R1及びR2で分圧された分圧電圧、抵抗器R3及びR4で分圧された分圧電圧、並びに抵抗器R5及びR6の検出電圧をA/D変換するA/D変換器19とを備える。CPU11、ROM12、RAM13、タイマ14、駆動回路18,18及びA/D変換器19は、相互にバス接続されている。   The control unit 10c includes a CPU 11, a ROM 12, a RAM 13, a timer 14, drive circuits 18 and 18 that generate drive signals for turning on and off the transistors Q1 and Q2, and apply them to the gates, and temperature sensors Ts1 and Ts2. A / D for A / D conversion of the detection voltage of the resistors R1 and R2, the divided voltage of the resistors R3 and R4, and the detection voltages of the resistors R5 and R6 And a converter 19. The CPU 11, ROM 12, RAM 13, timer 14, drive circuits 18 and 18, and A / D converter 19 are connected to each other via a bus.

本実施形態3では、CPU11が、交流電源4からの交流電圧の各半サイクル中に、インダクタL1(又はL2)に流れる電流をトランジスタQ1(又はQ2)で複数回スイッチングすることによってPFC制御を行う。例えば電流連続モードでは、交流電源4からの交流電流の移動平均値が交流電圧に比例するように、トランジスタQ1(又はQ2)のオン/オフが制御される。この場合、トランジスタQ1(又はQ2)をオン/オフするデューティ比は、交流電圧の各周期における位相0(又はπ)で最大となり、位相π/2(又は3π/2)で最小となる。一方、電流臨界モードでは、トランジスタQ1(又はQ2)をオン/オフするデューティ比は一定であり、スイッチングの周期を交流電圧に応じて変化させることによって交流電流が調整される。   In the third embodiment, the CPU 11 performs PFC control by switching the current flowing through the inductor L1 (or L2) a plurality of times by the transistor Q1 (or Q2) during each half cycle of the AC voltage from the AC power supply 4. . For example, in the continuous current mode, ON / OFF of the transistor Q1 (or Q2) is controlled so that the moving average value of the alternating current from the alternating current power supply 4 is proportional to the alternating voltage. In this case, the duty ratio for turning on / off the transistor Q1 (or Q2) is maximum at the phase 0 (or π) in each cycle of the AC voltage, and is minimum at the phase π / 2 (or 3π / 2). On the other hand, in the current critical mode, the duty ratio for turning on / off the transistor Q1 (or Q2) is constant, and the alternating current is adjusted by changing the switching cycle according to the alternating voltage.

以下では、交流電源4の他端に対する一端の電圧が正及び負夫々である場合に、交流電源4の電圧が正及び負であると言う。交流電源4の電圧が正である場合、トランジスタQ1がオンしたときに、交流電源4の一端からインダクタL1、トランジスタQ1、トランジスタQ2の寄生ダイオード、及びインダクタL2を介して電流が流入する。この場合の電流は、インダクタL1,L2の誘導性リアクタンスにより、正の交流電圧に略比例する増加速度で直線的に増加する。一方、トランジスタQ1がオフしたときは、交流電源4の一端からインダクタL1、ダイオードD1、コンデンサC1及び負荷3、並びにインダクタL2を介して電流が還流しつつ、電流が時間の経過と共に減少する。   Hereinafter, when the voltage at one end with respect to the other end of the AC power supply 4 is positive and negative, the voltage of the AC power supply 4 is said to be positive and negative. When the voltage of the AC power supply 4 is positive, when the transistor Q1 is turned on, a current flows from one end of the AC power supply 4 via the inductor L1, the transistor Q1, the parasitic diode of the transistor Q2, and the inductor L2. In this case, the current increases linearly at an increasing rate substantially proportional to the positive AC voltage due to the inductive reactance of the inductors L1 and L2. On the other hand, when the transistor Q1 is turned off, current flows from one end of the AC power supply 4 via the inductor L1, the diode D1, the capacitor C1, the load 3, and the inductor L2, and the current decreases with time.

交流電源4の電圧が負である場合、トランジスタQ2がオンしたときに、交流電源4の他端からインダクタL2、トランジスタQ2、トランジスタQ1の寄生ダイオード、及びインダクタL1を介して電流が流入する。この場合の電流は、インダクタL2,L1の誘導性リアクタンスにより、負の交流電圧に略比例する増加速度で直線的に増加する。一方、トランジスタQ2がオフしたときは、交流電源4の他端からインダクタL2、ダイオードD2、コンデンサC1及び負荷3、並びにインダクタL1を介して電流が還流しつつ、電流が時間の経過と共に減少する。   When the voltage of the AC power supply 4 is negative, when the transistor Q2 is turned on, a current flows from the other end of the AC power supply 4 via the inductor L2, the transistor Q2, the parasitic diode of the transistor Q1, and the inductor L1. In this case, the current increases linearly at an increasing rate substantially proportional to the negative AC voltage due to the inductive reactance of the inductors L2 and L1. On the other hand, when the transistor Q2 is turned off, the current flows back from the other end of the AC power supply 4 via the inductor L2, the diode D2, the capacitor C1, the load 3, and the inductor L1, and the current decreases with time.

CPU11は、また、トランジスタQ1及びQ2夫々に係る温度のフィードバック制御を行う。CPU11は、温度センサTs1及びTs2の検出結果に基づいてトランジスタQ1及びQ2夫々に係る温度の平均的な温度Tavを算出する。CPU11は、この平均的な温度Tavを目標値とし、目標値に対するトランジスタQ1及びQ2夫々に係る温度の偏差に基づいて目標値に追従するPI制御を各別に行う。PI制御により生成された操作量は、トランジスタQ1及びQ2夫々をオン/オフするデューティ比に対する補正量となる。   The CPU 11 also performs temperature feedback control for the transistors Q1 and Q2. The CPU 11 calculates an average temperature Tav of the temperatures related to the transistors Q1 and Q2 based on the detection results of the temperature sensors Ts1 and Ts2. The CPU 11 sets the average temperature Tav as a target value, and separately performs PI control that follows the target value based on the temperature deviations of the transistors Q1 and Q2 with respect to the target value. The operation amount generated by the PI control is a correction amount for the duty ratio for turning on / off the transistors Q1 and Q2.

ここで、トランジスタQ1に係る温度の検出結果がTavより大きい(又は小さい)場合、温度のPI制御における偏差の符号が負(又は正)となり、PI制御によって偏差を0に近づけるべく符号が負(又は正)の補正量が算出される。その結果、トランジスタQ1をオン/オフするデューティ比が小さく(又は大きく)なり、トランジスタQ1に係る温度が低く(又は高く)なるように制御される。この場合、上記偏差の絶対値が大きいほど、補正量の絶対値が大きくなり、トランジスタQ1に係る温度がより低く(又は高く)なるように制御される。トランジスタQ2に係る温度の制御についても同様である。   Here, when the temperature detection result relating to the transistor Q1 is larger (or smaller) than Tav, the sign of the deviation in the temperature PI control is negative (or positive), and the sign is negative (to make the deviation close to 0 by PI control). Or, a positive correction amount is calculated. As a result, the duty ratio for turning on / off the transistor Q1 is reduced (or increased), and the temperature of the transistor Q1 is controlled to be lower (or higher). In this case, the absolute value of the correction amount increases as the absolute value of the deviation increases, and the temperature of the transistor Q1 is controlled to be lower (or higher). The same applies to the temperature control of the transistor Q2.

以上のように本実施形態3によれば、制御部10cが、電圧変換回路1c,1c夫々のトランジスタQ1及びQ2を異なる位相でオン/オフし、夫々のインダクタL1及びL2に流れる電流をトランジスタQ1及びQ2でスイッチングすることにより、電圧変換回路1c,1cに入力された電圧が変換されて並列に出力される。制御部10cは更に、トランジスタQ1及びQ2夫々に係る温度について温度センサTs1及びTs2で時系列的に検出した温度に基づいて、夫々のトランジスタQ1及びQ2をオン/オフするデューティ比を補正するための補正量を各別に算出する。これにより、比較的温度が高い(又は低い)トランジスタをオン/オフするデューティ比が小さく(又は大きく)なるように補正される。
従って、多相構成の電圧変換回路1c,1cにおける各相の温度差を低減することが可能となる。
As described above, according to the third embodiment, the control unit 10c turns on / off the transistors Q1 and Q2 of the voltage conversion circuits 1c and 1c in different phases, and the current flowing through the inductors L1 and L2 is supplied to the transistor Q1. By switching at Q2 and Q2, the voltage input to the voltage conversion circuits 1c and 1c is converted and output in parallel. The controller 10c further corrects the duty ratio for turning on / off each of the transistors Q1 and Q2 based on the temperature detected by the temperature sensors Ts1 and Ts2 in time series with respect to the temperatures of the transistors Q1 and Q2. The correction amount is calculated separately. As a result, the duty ratio for turning on / off a transistor having a relatively high temperature (or low) is corrected to be small (or large).
Accordingly, it is possible to reduce the temperature difference between the phases in the voltage conversion circuits 1c and 1c having a multiphase configuration.

(実施形態4)
実施形態1が、インダクタL1,L2,・・に流れる電流を検出しない形態であるのに対し、実施形態4は、インダクタL1,L2,・・に流れる電流を検出し、閾値より多い電流が流れるインダクタに対応するトランジスタをオン/オフするデューティ比を低減する形態である。
(Embodiment 4)
In contrast to the first embodiment in which the current flowing through the inductors L1, L2,... Is not detected, the fourth embodiment detects the current flowing through the inductors L1, L2,. In this embodiment, the duty ratio for turning on / off the transistor corresponding to the inductor is reduced.

図7は、実施形態4に係る電源装置の構成例を示すブロック図である。図中1dは電圧変換回路であり、電源装置は、電圧変換回路1d,1dと、該電圧変換回路1d,1dによる電圧の変換を制御する制御部10dとを備える。電圧変換回路1dの数は2つに限定されない。電圧変換回路1d,1dと実施形態1に係る電源装置が備える電圧変換回路1a,1aとの違いは、電圧変換回路1d,1d夫々がインダクタL1及びL2に流れる電流を検出する電流センサCs1及びCs2を有する点にある。電流センサCs1及びCs2による検出電圧はA/D変換器19で変換されて電流の検出結果として参照される。   FIG. 7 is a block diagram illustrating a configuration example of the power supply device according to the fourth embodiment. In the figure, reference numeral 1d denotes a voltage conversion circuit, and the power supply apparatus includes voltage conversion circuits 1d and 1d and a control unit 10d that controls voltage conversion by the voltage conversion circuits 1d and 1d. The number of voltage conversion circuits 1d is not limited to two. The difference between the voltage conversion circuits 1d and 1d and the voltage conversion circuits 1a and 1a provided in the power supply apparatus according to the first embodiment is that the voltage conversion circuits 1d and 1d detect currents flowing through the inductors L1 and L2, respectively. It is in the point which has. The detection voltages by the current sensors Cs1 and Cs2 are converted by the A / D converter 19 and referred to as a current detection result.

その他、実施形態1に対応する箇所には同様の符号を付してその説明を省略する。また、出力電圧のフィードバック制御を行う制御部10dの機能構成を示すブロック図、及び第1相のトランジスタQ1に係る温度のフィードバック制御を行う制御部10dの機能構成を示すブロック図夫々についても、実施形態1の図2及び3に示すものと同様であるため、図示及びその内容の説明を省略する。   In addition, the same code | symbol is attached | subjected to the location corresponding to Embodiment 1, and the description is abbreviate | omitted. In addition, a block diagram illustrating a functional configuration of the control unit 10d that performs feedback control of the output voltage and a block diagram illustrating a functional configuration of the control unit 10d that performs temperature feedback control related to the first-phase transistor Q1 are also implemented. Since it is the same as that shown in FIGS. 2 and 3 of the first embodiment, the illustration and description of the contents are omitted.

以下では、上述した制御部10dの動作を、それを示すフローチャートを用いて説明する。電源装置は、電圧変換回路1dをN個(Nは2以上の自然数)備えるものとする。
図8は、実施形態4に係る電源装置で各相のデューティ比の補正量を算出してPWM信号をオン/オフする位相を算出するCPU11の処理手順を示すフローチャートである。図8に示す処理のうち、ステップS41からS49まで、及びステップS61からS66までの処理は、実施形態1の図4に示すステップS11からS19まで、及びステップS31からS36までの処理と同一内容であるため、その説明の大部分を省略する。
Below, operation | movement of the control part 10d mentioned above is demonstrated using the flowchart which shows it. The power supply device includes N voltage conversion circuits 1d (N is a natural number of 2 or more).
FIG. 8 is a flowchart illustrating the processing procedure of the CPU 11 that calculates the correction amount of the duty ratio of each phase and calculates the phase at which the PWM signal is turned on / off by the power supply device according to the fourth embodiment. Of the processing shown in FIG. 8, the processing from step S41 to S49 and the processing from step S61 to S66 are the same as the processing from step S11 to S19 and the processing from step S31 to S36 shown in FIG. Therefore, most of the description is omitted.

図8に示す処理が起動されてステップS41からS49までの処理を終えた場合、CPU11は、第1のループ処理内で第k相の電流センサCskの検出結果を取り込み(S50)、検出結果が所定の閾値より大きいか否かを判定する(S51)。電流センサCskの検出結果は、PWM信号の制御周期にわたって平均化又はピークホールドされることが好ましい。図8に示す処理とは異なる処理にて電流センサCskの検出結果の平均値又はピーク値が取得されるようにしてもよい。   When the processing shown in FIG. 8 is started and the processing from step S41 to S49 is completed, the CPU 11 captures the detection result of the k-phase current sensor Csk in the first loop processing (S50), and the detection result is It is determined whether it is larger than a predetermined threshold (S51). The detection result of the current sensor Csk is preferably averaged or peak-held over the control period of the PWM signal. The average value or peak value of the detection results of the current sensor Csk may be acquired by a process different from the process shown in FIG.

電流センサCskの検出結果が所定の閾値より大きい場合(S51:YES)、CPU11は、第k相のデューティ比を低減する(S52)。この低減は、一定の低減率で低減してもよいし、所定のデューディ比だけ低減してもよい。ステップS52の処理を終えた場合、又はステップS51で電流センサCskの検出結果が所定の閾値より大きくない場合(S51:NO)、CPU11は、ループカウンタkを1だけインクリメントして(S53)kがN+1であるか否かを判定する(S54)。以下の処理は実施の形態1の図4に示すものと同様であるため、その説明を省略する。   When the detection result of the current sensor Csk is larger than the predetermined threshold (S51: YES), the CPU 11 reduces the duty ratio of the k-th phase (S52). This reduction may be reduced at a constant reduction rate or may be reduced by a predetermined duty ratio. When the process of step S52 is completed, or when the detection result of the current sensor Csk is not greater than the predetermined threshold value in step S51 (S51: NO), the CPU 11 increments the loop counter k by 1 (S53). It is determined whether or not N + 1 (S54). Since the following processing is the same as that shown in FIG. 4 of the first embodiment, description thereof is omitted.

以上のように本実施形態4によれば、N個のインダクタL1,L2,・・夫々に流れる電流が閾値より大きい場合に、閾値より大きい電流が検出されたインダクタに対応するトランジスタをオン/オフするデューティ比を低減する。
従って、トランジスタQ1,Q2,・・が高温で劣化又は損傷するのを防止することが可能となる。
As described above, according to the fourth embodiment, when the current flowing through each of the N inductors L1, L2,... Is larger than the threshold, the transistor corresponding to the inductor in which the current larger than the threshold is detected is turned on / off. Reduce the duty ratio.
Therefore, it is possible to prevent the transistors Q1, Q2,... From being deteriorated or damaged at a high temperature.

また、実施形態1(又は4)によれば、制御部10aでコンピュータプログラムを実行するCPU11に、トランジスタQ1,Q2,・・に係る温度について夫々の温度センサTs1,Ts2,・・の検出結果を時系列的に取得するステップS14(又はS44)と、取得した各検出結果に基づいて、夫々対応するトランジスタQ1,Q2,・・をオン/オフするデューティ比を補正する補正量を算出するステップS18(又はS48)と、算出した各補正量に基づいて、夫々対応するデューティ比を補正するステップS19(又はS49)とを実行させる。これにより、比較的温度が高い(又は低い)トランジスタをオン/オフするデューティ比が小さく(又は大きく)なるように補正される。
従って、多相構成の電圧変換回路1a,1a,・・における各相の温度差を低減することが可能となる。
Further, according to the first embodiment (or 4), the CPU 11 that executes the computer program in the control unit 10a sends the detection results of the temperature sensors Ts1, Ts2,. Step S14 (or S44) acquired in time series and step S18 for calculating a correction amount for correcting the duty ratio for turning on / off the corresponding transistors Q1, Q2,. (Or S48) and step S19 (or S49) for correcting the corresponding duty ratio based on the calculated correction amounts. As a result, the duty ratio for turning on / off a transistor having a relatively high temperature (or low) is corrected to be small (or large).
Therefore, it is possible to reduce the temperature difference of each phase in the voltage conversion circuits 1a, 1a,.

1a、1b、1c、1d 電圧変換回路
10a、10b、10c 制御部
11 CPU
12 ROM
13 RAM
14 タイマ
15、16、17、18 駆動回路
19 A/D変換器
L1、L2 インダクタ
Q1、Q2、Qs1、Qs2 トランジスタ
D1、D2、D3、D4、D5、D6 ダイオード
R1、R2、R3、R4、R5、R6 抵抗器
C1、C2 コンデンサ
Ts1,Ts2 温度センサ
2 電源
3 負荷
4 交流電源
1a, 1b, 1c, 1d Voltage conversion circuit 10a, 10b, 10c Control unit 11 CPU
12 ROM
13 RAM
14 Timer 15, 16, 17, 18 Drive circuit 19 A / D converter
L1, L2 Inductors Q1, Q2, Qs1, Qs2 Transistors D1, D2, D3, D4, D5, D6 Diodes R1, R2, R3, R4, R5, R6 Resistors C1, C2 Capacitors Ts1, Ts2 Temperature sensor 2 Power supply 3 Load 4 AC power supply

Claims (5)

インダクタ及び該インダクタに流れる電流をスイッチングするスイッチング素子を有する複数の電圧変換回路と、各スイッチング素子を異なる位相でオン/オフする制御部とを備え、各電圧変換回路の出力を並列に接続してある電源装置であって、
各電圧変換回路は、夫々のスイッチング素子の温度又は周囲温度を検出する温度センサを有し、
前記制御部は、各温度センサの時系列的な検出結果に基づいて、夫々の温度センサに対応するスイッチング素子をオン/オフするデューティ比を補正する補正量を算出する電源装置。
A plurality of voltage conversion circuits each having an inductor and a switching element that switches a current flowing through the inductor; and a control unit that turns each switching element on / off in a different phase, and connecting outputs of the voltage conversion circuits in parallel. A power supply,
Each voltage conversion circuit has a temperature sensor that detects the temperature of each switching element or the ambient temperature,
The said control part is a power supply device which calculates the correction amount which correct | amends the duty ratio which turns on / off the switching element corresponding to each temperature sensor based on the time-sequential detection result of each temperature sensor.
前記制御部は、各温度センサの検出結果の代表値に対する夫々の温度センサの検出結果の偏差に基づいて前記補正量を算出する請求項1に記載の電源装置。   The power supply device according to claim 1, wherein the control unit calculates the correction amount based on a deviation of a detection result of each temperature sensor with respect to a representative value of a detection result of each temperature sensor. 前記制御部は、各スイッチング素子の温度又は周囲温度を制御量とし前記代表値を目標値とするPI制御又はPID制御によって前記補正量を算出する請求項2に記載の電源装置。   The power supply device according to claim 2, wherein the control unit calculates the correction amount by PI control or PID control in which a temperature or an ambient temperature of each switching element is a control amount and the representative value is a target value. 各電圧変換回路は、夫々のインダクタに流れる電流を検出する電流センサを更に備え、
前記制御部は、各電流センサの検出結果が所定の閾値より大きいか否かを判定し、大きいと判定した電流センサに対応するスイッチング素子をオン/オフするデューティ比を低減する
請求項1から3の何れか1項に記載の電源装置。
Each voltage conversion circuit further includes a current sensor that detects a current flowing through each inductor,
The control unit determines whether or not a detection result of each current sensor is greater than a predetermined threshold, and reduces a duty ratio for turning on / off a switching element corresponding to the current sensor determined to be large. The power supply device according to any one of the above.
インダクタと、該インダクタに流れる電流をスイッチングするスイッチング素子と、該スイッチング素子の温度又は周囲温度を検出する温度センサとを有する複数の電圧変換回路、及び各スイッチング素子を異なる位相でオン/オフする制御部を備え、各電圧変換回路の出力を並列に接続してある電源装置における前記制御部で実行可能なコンピュータプログラムであって、
前記制御部に、
各温度センサの検出結果を時系列的に取得するステップと、
取得した各検出結果に基づいて、夫々の温度センサに対応するスイッチング素子をオン/オフするデューティ比を補正する補正量を算出するステップと、
算出した補正量に基づいて、前記デューティ比を補正するステップと
を実行させるコンピュータプログラム。
A plurality of voltage conversion circuits each including an inductor, a switching element that switches a current flowing through the inductor, and a temperature sensor that detects a temperature of the switching element or an ambient temperature, and a control that turns each switching element on and off at different phases A computer program that can be executed by the control unit in the power supply device that includes the output unit and connected in parallel to the output of each voltage conversion circuit,
In the control unit,
Acquiring the detection results of each temperature sensor in time series;
Calculating a correction amount for correcting a duty ratio for turning on / off a switching element corresponding to each temperature sensor, based on each acquired detection result;
A computer program that executes the step of correcting the duty ratio based on the calculated correction amount.
JP2016117994A 2016-06-14 2016-06-14 Power supply device and computer program Pending JP2017225227A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016117994A JP2017225227A (en) 2016-06-14 2016-06-14 Power supply device and computer program

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016117994A JP2017225227A (en) 2016-06-14 2016-06-14 Power supply device and computer program

Publications (1)

Publication Number Publication Date
JP2017225227A true JP2017225227A (en) 2017-12-21

Family

ID=60687181

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016117994A Pending JP2017225227A (en) 2016-06-14 2016-06-14 Power supply device and computer program

Country Status (1)

Country Link
JP (1) JP2017225227A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019130533A1 (en) * 2017-12-28 2019-07-04 新電元工業株式会社 Power conversion device
JP2020078168A (en) * 2018-11-07 2020-05-21 トヨタ自動車株式会社 Power converter
JP2021064533A (en) * 2019-10-15 2021-04-22 トヨタ自動車株式会社 Control device for power converter and fuel cell system
JP2021103910A (en) * 2019-12-24 2021-07-15 本田技研工業株式会社 Power conversion apparatus
JP2022037606A (en) * 2020-08-25 2022-03-09 Tdk株式会社 Converter device and power source device
CN114257087A (en) * 2021-12-22 2022-03-29 中船重工黄冈水中装备动力有限公司 Constant-current power supply device and balance control method thereof
WO2022085495A1 (en) * 2020-10-21 2022-04-28 ローム株式会社 Controller and control method for power transistor

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007159315A (en) * 2005-12-07 2007-06-21 Toyota Motor Corp Multiple phase converter, hybrid fuel cell system, and power supply control method
US20120299560A1 (en) * 2011-05-25 2012-11-29 Linear Technology Corporation Balancing Temperatures in A Multi-Phase DC/DC Converter

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007159315A (en) * 2005-12-07 2007-06-21 Toyota Motor Corp Multiple phase converter, hybrid fuel cell system, and power supply control method
US20120299560A1 (en) * 2011-05-25 2012-11-29 Linear Technology Corporation Balancing Temperatures in A Multi-Phase DC/DC Converter

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11323032B2 (en) 2017-12-28 2022-05-03 Shindengen Electric Manufacturing Co., Ltd. Plural power modules conversion device with switch element control
CN111512528A (en) * 2017-12-28 2020-08-07 新电元工业株式会社 Power conversion device
JPWO2019130533A1 (en) * 2017-12-28 2020-11-19 新電元工業株式会社 Power converter
CN111512528B (en) * 2017-12-28 2024-02-09 新电元工业株式会社 Power conversion device
WO2019130533A1 (en) * 2017-12-28 2019-07-04 新電元工業株式会社 Power conversion device
JP2020078168A (en) * 2018-11-07 2020-05-21 トヨタ自動車株式会社 Power converter
JP7119923B2 (en) 2018-11-07 2022-08-17 株式会社デンソー power converter
JP7151686B2 (en) 2019-10-15 2022-10-12 トヨタ自動車株式会社 Power converter controller and fuel cell system
JP2021064533A (en) * 2019-10-15 2021-04-22 トヨタ自動車株式会社 Control device for power converter and fuel cell system
US11368082B2 (en) 2019-12-24 2022-06-21 Honda Motor Co., Ltd. Power conversion device
JP2021103910A (en) * 2019-12-24 2021-07-15 本田技研工業株式会社 Power conversion apparatus
JP2022037606A (en) * 2020-08-25 2022-03-09 Tdk株式会社 Converter device and power source device
JP7405041B2 (en) 2020-08-25 2023-12-26 Tdk株式会社 Converter equipment and power supply equipment
WO2022085495A1 (en) * 2020-10-21 2022-04-28 ローム株式会社 Controller and control method for power transistor
CN114257087A (en) * 2021-12-22 2022-03-29 中船重工黄冈水中装备动力有限公司 Constant-current power supply device and balance control method thereof
CN114257087B (en) * 2021-12-22 2023-09-19 中船重工黄冈水中装备动力有限公司 Constant-current power supply device and balance control method thereof

Similar Documents

Publication Publication Date Title
JP2017225227A (en) Power supply device and computer program
US10348204B2 (en) Enhanced power mode transistions in buck-boost converters
US7557545B2 (en) Electric power unit operating in continuous and discontinuous conduction modes and control method therefor
Mappus Predictive gate drive boosts synchronous DC/DC power converter efficiency
US9455630B2 (en) Control circuit and control method of digital control power supply circuit, and digital control power supply circuit, electronic device and base station using the same
JP6772980B2 (en) In-vehicle signal generation circuit and in-vehicle power supply
US9502976B2 (en) Power supply circuit and control method for the same
JP2015096020A (en) Matrix converter and method for compensating output voltage error
WO2018061749A1 (en) Signal generating circuit and power supply device
US20160094139A1 (en) Matrix convertor, power generation system, and method for converting power
JP6599024B2 (en) Power factor compensation power supply device and LED lighting device
US9634564B2 (en) Control circuit and control method of digital control power supply circuit, and digital control power supply circuit, electronic device and base station using the same
JP2018007386A (en) Dc-dc converter and electric power supply
JP2015096019A (en) Matrix converter and method for compensating output voltage error
JP5521291B2 (en) Control device and control method for power conversion device
JP5652454B2 (en) Power converter
JP5507417B2 (en) Power supply
JP2009290812A (en) Dead time control circuit
JP4931129B2 (en) Power converter
US20220021299A1 (en) Electric power conversion device and control device therefor
JP6758178B2 (en) Power converter
TWI581550B (en) Method for Controlling a Converter
JP6607068B2 (en) Power supply drive circuit for power supply
JP6779339B1 (en) Power converter
JP2019103200A (en) Power converter

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181221

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191030

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20191108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191112

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20191223

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200616