JP2017224729A

JP2017224729A - Semiconductor laser

Info

Publication number: JP2017224729A
Application number: JP2016119142A
Authority: JP
Inventors: 明宏野村; Akihiro Nomura
Original assignee: Koito Manufacturing Co Ltd
Current assignee: Koito Manufacturing Co Ltd
Priority date: 2016-06-15
Filing date: 2016-06-15
Publication date: 2017-12-21

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor laser capable of facilitating extension of a current path and design of a light emission region.SOLUTION: A semiconductor laser (10), in which a first conductivity type semiconductor layer (12), a light emission layer (14) and a second conductivity type semiconductor layer (15) are formed on a growth substrate (11), includes a through electrode (17a) penetrating through the growth substrate (11) until the inside of the first conductivity type semiconductor layer (12) is reached.SELECTED DRAWING: Figure 1

Description

本発明は、半導体レーザに関し、特に電流を狭窄したストライプ領域を有する半導体レーザに関する。 The present invention relates to a semiconductor laser, and more particularly to a semiconductor laser having a stripe region in which a current is narrowed.

近年になって、光ピックアップ装置や通信用光源等のみならず、照明用途の光源として半導体レーザを用いることが提案されてきている。これらの応用分野に用いられる半導体レーザでは、ストライプを開口した絶縁層を介して活性層への電流注入領域を制限する電流狭窄型のものが一般的に採用されている（例えば特許文献１等）。 In recent years, it has been proposed to use a semiconductor laser as a light source for illumination as well as an optical pickup device and a communication light source. In semiconductor lasers used in these application fields, a current constriction type that restricts a current injection region to an active layer through an insulating layer having a stripe opening is generally employed (for example, Patent Document 1). .

図５は、従来の電流狭窄型半導体レーザ１の構造を示す模式断面図である。従来の半導体レーザ１では、成長基板２上にｎ型半導体層３、活性層４、ｐ型半導体層５が順に成長され、ｐ型半導体層５の表面に開口部を有する絶縁層６が形成され、成長基板２の裏面にｎ側電極７が形成され、ｐ型半導体層５および絶縁層６の上にｐ側電極８が形成されている。 FIG. 5 is a schematic cross-sectional view showing the structure of a conventional current confined semiconductor laser 1. In the conventional semiconductor laser 1, an n-type semiconductor layer 3, an active layer 4, and a p-type semiconductor layer 5 are grown on a growth substrate 2 in order, and an insulating layer 6 having an opening is formed on the surface of the p-type semiconductor layer 5. An n-side electrode 7 is formed on the back surface of the growth substrate 2, and a p-side electrode 8 is formed on the p-type semiconductor layer 5 and the insulating layer 6.

図６は、電流狭窄型の半導体レーザ１での電流経路と発光領域９を示す模式断面図である。半導体レーザ１のｎ側電極７とｐ側電極８の間に電圧を印加すると、ｎ型半導体層３に電子が供給されｐ型半導体層５にホールが供給されて、図６中に矢印で示したような電流が流れる。ｎ側電極７は成長基板２の裏面側全域で成長基板２と接触し、ｐ側電極８は絶縁層６の開口部内でｐ型半導体層５と接触しているので、電流の経路は絶縁層６の開口部からｎ側電極７全体へと拡がるものとなる。このような半導体レーザ１では、活性層４を横切る電流経路で利得が生じ、その範囲がレーザ光の出射する発光領域９となる。 FIG. 6 is a schematic cross-sectional view showing a current path and a light emitting region 9 in the current confinement type semiconductor laser 1. When a voltage is applied between the n-side electrode 7 and the p-side electrode 8 of the semiconductor laser 1, electrons are supplied to the n-type semiconductor layer 3 and holes are supplied to the p-type semiconductor layer 5, which are indicated by arrows in FIG. Current flows. Since the n-side electrode 7 is in contact with the growth substrate 2 over the entire back surface side of the growth substrate 2 and the p-side electrode 8 is in contact with the p-type semiconductor layer 5 in the opening of the insulating layer 6, the current path is the insulating layer. 6 opens to the entire n-side electrode 7. In such a semiconductor laser 1, gain is generated in a current path crossing the active layer 4, and the range becomes a light emitting region 9 from which laser light is emitted.

特開２００６−０１９５８７号公報JP 2006-019587 A

しかし従来の半導体レーザ１では、図６に示したように電流経路は絶縁層６の開口部から拡がっていくため、絶縁層６の開口幅よりも広い範囲が発光領域９となる傾向がある。特に、活性層４からｐ側電極８までの距離と比較すると、成長基板２およびｎ型半導体層３の厚みが大きいため、電流経路の拡がりを制御するのが難しく発光領域９のサイズを設計することも困難であった。 However, in the conventional semiconductor laser 1, since the current path extends from the opening of the insulating layer 6 as shown in FIG. 6, the light emitting region 9 tends to be wider than the opening width of the insulating layer 6. In particular, since the growth substrate 2 and the n-type semiconductor layer 3 are thicker than the distance from the active layer 4 to the p-side electrode 8, it is difficult to control the expansion of the current path, and the size of the light emitting region 9 is designed. It was also difficult.

そこで本発明は、電流経路の拡がりと発光領域の設計を容易にできる半導体レーザを提供することを課題とする。 Accordingly, an object of the present invention is to provide a semiconductor laser capable of easily expanding a current path and designing a light emitting region.

上記課題を解決するために本発明の半導体レーザは、成長基板上に第一導電型半導体層、発光層、第二導電型半導体層が形成された半導体レーザであって、前記成長基板を貫通して前記第一導電型半導体層の内部まで到達する貫通電極を有することを特徴とする。 In order to solve the above problems, a semiconductor laser of the present invention is a semiconductor laser in which a first conductive semiconductor layer, a light emitting layer, and a second conductive semiconductor layer are formed on a growth substrate, and penetrates the growth substrate. And having a through electrode reaching the inside of the first conductivity type semiconductor layer.

このような本発明の半導体レーザでは、成長基板を貫通して第一導電型半導体層の内部にまで貫通電極が形成されているので、貫通電極の先端から発光層までの距離を小さくすることができ、電流経路の拡がりを容易に設計できる。 In such a semiconductor laser of the present invention, since the through electrode is formed through the growth substrate and into the first conductive type semiconductor layer, the distance from the tip of the through electrode to the light emitting layer can be reduced. It is possible to easily design the expansion of the current path.

また本発明の一態様では、前記第一導電型半導体層にはｎ型クラッド層が含まれており、前記貫通電極の先端は前記ｎ型クラッド層よりも前記成長基板側に位置する。 In one embodiment of the present invention, the first conductive semiconductor layer includes an n-type cladding layer, and a tip of the through electrode is located on the growth substrate side with respect to the n-type cladding layer.

また本発明の一態様では、前記第二導電型半導体層上にストライプ状の開口部を有する絶縁層を有し、前記貫通電極の幅は、前記開口部の幅よりも狭い。 In one embodiment of the present invention, an insulating layer having a stripe-shaped opening is provided on the second conductive semiconductor layer, and the width of the through electrode is narrower than the width of the opening.

また本発明の一態様では、前記貫通電極は、レーザ共振の長手方向に沿って断続的に複数形成されている。 In one embodiment of the present invention, a plurality of the through electrodes are intermittently formed along the longitudinal direction of laser resonance.

また本発明の一態様では、前記貫通電極は、レーザ共振の幅方向に複数形成されている。 In one embodiment of the present invention, a plurality of the through electrodes are formed in the width direction of laser resonance.

本発明では、電流経路の拡がりと発光領域の設計を容易にできる半導体レーザを提供することができる。 According to the present invention, it is possible to provide a semiconductor laser capable of easily expanding a current path and designing a light emitting region.

第１実施形態における半導体レーザ１０の構造を示す模式断面図である。1 is a schematic cross-sectional view showing a structure of a semiconductor laser 10 in a first embodiment. 第１実施形態における半導体レーザ１０の電流経路と発光領域１９を示す模式断面図である。2 is a schematic cross-sectional view showing a current path and a light emitting region 19 of the semiconductor laser 10 in the first embodiment. FIG. 第２実施形態における半導体レーザ２０の構造を示す模式断面図である。It is a schematic cross section which shows the structure of the semiconductor laser 20 in 2nd Embodiment. 第３実施形態における半導体レーザ３０の構造を示す模式図であり、図４（ａ）は模式斜視図を示し、図４（ｂ）は図４（ａ）中のＡ−Ａ断面を示す模式断面図である。FIG. 4A is a schematic diagram showing a structure of a semiconductor laser 30 in a third embodiment, FIG. 4A is a schematic perspective view, and FIG. 4B is a schematic cross-section showing an AA cross section in FIG. FIG. 従来の電流狭窄型半導体レーザ１の構造を示す模式断面図である。FIG. 6 is a schematic cross-sectional view showing the structure of a conventional current confinement semiconductor laser 1. 従来の電流狭窄型半導体レーザ１での電流経路と発光領域９を示す模式断面図である。FIG. 5 is a schematic cross-sectional view showing a current path and a light emitting region 9 in a conventional current confinement semiconductor laser 1.

（第１実施形態）
以下、本発明の実施の形態について、図面を参照して詳細に説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付すものとし、適宜重複した説明は省略する。図１は、本実施形態における半導体レーザ１０の構造を示す模式断面図である。 (First embodiment)
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. The same or equivalent components, members, and processes shown in the drawings are denoted by the same reference numerals, and repeated descriptions are omitted as appropriate. FIG. 1 is a schematic cross-sectional view showing the structure of the semiconductor laser 10 in the present embodiment.

図１に示すように半導体レーザ１０は、成長基板１１上にｎ型半導体層１２、クラッド層１３、活性層１４、ｐ型半導体層１５が順に成長され、ｐ型半導体層１５の表面に開口部１６ａを有する絶縁層１６が形成されている。また、成長基板１１およびｎ型半導体層１２には、絶縁層１６の開口部１６ａ直下における領域に溝１２ａが形成され、成長基板１１の裏面にｎ側電極１７が形成されるとともに溝１２ａ内部にも貫通電極１７ａが形成されている。さらに、ｐ型半導体層１５および絶縁層１６の上にｐ側電極１８が形成されている。 As shown in FIG. 1, in the semiconductor laser 10, an n-type semiconductor layer 12, a cladding layer 13, an active layer 14, and a p-type semiconductor layer 15 are grown on a growth substrate 11 in order, and an opening is formed on the surface of the p-type semiconductor layer 15. An insulating layer 16 having 16a is formed. Further, in the growth substrate 11 and the n-type semiconductor layer 12, a groove 12a is formed in a region immediately below the opening 16a of the insulating layer 16, an n-side electrode 17 is formed on the back surface of the growth substrate 11, and inside the groove 12a. Also, a through electrode 17a is formed. Further, a p-side electrode 18 is formed on the p-type semiconductor layer 15 and the insulating layer 16.

成長基板１１は、一方の表面に半導体層を成長させるための基板であり、成長させる半導体層の材料に応じて適切な材料が選択される。具体的な材料としては、サファイア基板、ＧａＮ基板、ＺｎＯ基板、ＧａＡｓ基板、Ｓｉ基板、ＩｎＰ基板等が挙げられる。また、成長基板１１の主面についても成長させる半導体層および活性層１４の面方位に応じて、適切な面方位を用いることができる。成長基板１１は、導電性基板であることが好ましいが、後述するように貫通電極１７ａとｐ側電極１８との間で電流経路が構成されるので、絶縁性基板であってもよい。さらに、成長基板１１として単結晶基板を単層で用いるとしてもよく、異種基板上に半導体層を横方向成長させて結晶品質を改善したものを基板として用いてもよい。 The growth substrate 11 is a substrate for growing a semiconductor layer on one surface, and an appropriate material is selected according to the material of the semiconductor layer to be grown. Specific examples of the material include sapphire substrates, GaN substrates, ZnO substrates, GaAs substrates, Si substrates, and InP substrates. Also, an appropriate plane orientation can be used for the main surface of the growth substrate 11 according to the plane orientation of the semiconductor layer and the active layer 14 to be grown. The growth substrate 11 is preferably a conductive substrate, but may be an insulating substrate because a current path is formed between the through electrode 17a and the p-side electrode 18 as will be described later. Further, a single crystal substrate may be used as the growth substrate 11 as a single layer, or a substrate having a crystal quality improved by laterally growing a semiconductor layer on a different substrate may be used as the substrate.

ｎ型半導体層１２は、成長基板１１の主面上に成長された半導体層であり、ｎ型不純物がドープされた本発明における第一導電型半導体層の一部を構成している。図１ではｎ型半導体層１２として単一の層を示しているが、バッファ層やコンタクト層などを備えた多層構造であってもよい。ドープされる不純物はｎ型半導体層１２を構成する半導体材料によって選択され、例えばｎ型半導体層１２がＧａＮ系材料の場合にはＳｉやＣなどが挙げられる。 The n-type semiconductor layer 12 is a semiconductor layer grown on the main surface of the growth substrate 11 and constitutes a part of the first conductivity type semiconductor layer in the present invention doped with n-type impurities. Although a single layer is shown as the n-type semiconductor layer 12 in FIG. 1, a multilayer structure including a buffer layer, a contact layer, and the like may be used. The impurity to be doped is selected according to the semiconductor material constituting the n-type semiconductor layer 12. For example, when the n-type semiconductor layer 12 is a GaN-based material, Si, C, and the like can be given.

クラッド層１３は、ｎ型半導体層１２上に成長された半導体層であり、ｎ型不純物がドープされて本発明の第一導電型半導体層の一部を構成している。クラッド層１３を構成する半導体材料としては、光を活性層内に閉じ込めるために活性層１４よりも屈折率が低いものが選択される。具体的な材料としては、ｎ型半導体層１２がＧａＮ系材料の場合にはＡｌＧａＮなどが挙げられる。 The clad layer 13 is a semiconductor layer grown on the n-type semiconductor layer 12 and is doped with an n-type impurity to constitute a part of the first conductivity type semiconductor layer of the present invention. As the semiconductor material constituting the cladding layer 13, a material having a refractive index lower than that of the active layer 14 is selected in order to confine light in the active layer. Specific examples of the material include AlGaN when the n-type semiconductor layer 12 is a GaN-based material.

溝１２ａは、成長基板１１の裏面側から成長基板１１とｎ型半導体層１２が除去された領域であり、半導体レーザ１０の一方の共振器端面から他方の共振器端面にかけて連続して形成されている。溝１２ａの先端（図１中の最上端）は、ｎ型半導体層１２の少なくとも内部にまで到達している。溝１２ａの先端と活性層１４との距離が近いほど、貫通電極１７ａとｐ側電極１８との間隔が短くなり、電流経路を制御しやすい。しかし、活性層１４に近すぎると溝１２ａを形成する際のダメージが活性層１４にまで悪影響を及ぼす可能性があるので、活性層１４から所定の距離を隔てた位置まで溝１２ａを形成することが好ましい。溝１２ａの先端がクラッド層１３の内部にまで到達してもよいが、貫通電極１７ａの先端が良好にオーミック接触できる層の内部であることが好ましいため、クラッド層１３よりも成長基板１１側に溝１２ａおよび貫通電極１７ａの先端が位置することが好ましい。 The groove 12a is a region where the growth substrate 11 and the n-type semiconductor layer 12 are removed from the rear surface side of the growth substrate 11, and is continuously formed from one resonator end surface of the semiconductor laser 10 to the other resonator end surface. Yes. The tip of the groove 12 a (the uppermost end in FIG. 1) reaches at least the inside of the n-type semiconductor layer 12. The shorter the distance between the tip of the groove 12a and the active layer 14, the shorter the distance between the through electrode 17a and the p-side electrode 18 and the easier the current path is controlled. However, if it is too close to the active layer 14, damage in forming the groove 12 a may adversely affect the active layer 14. Therefore, the groove 12 a is formed to a position separated from the active layer 14 by a predetermined distance. Is preferred. The tip of the groove 12a may reach the inside of the cladding layer 13, but the tip of the through electrode 17a is preferably inside the layer that can satisfactorily make ohmic contact, so that it is closer to the growth substrate 11 than the cladding layer 13 is. It is preferable that the ends of the groove 12a and the through electrode 17a are located.

活性層１４は、クラッド層１３上に形成された半導体層であり、電流が注入されて発光する本発明における発光層に相当している。活性層１４としては、半導体レーザ１０の用途に応じて、多重量子井戸構造（ＭＱＷ：ＭｕｌｔｉＱｕａｎｔｕｍＷｅｌｌ）や単一量子井戸構造（ＳＱＷ：ＳｉｎｇｌｅＱｕａｎｔｕｍＷｅｌｌ）、バルク構造などの構造から適切なものを用いてよい。また、図１では活性層１４として単一層のものを示したが、分離閉じ込めヘテロ構造（ＳＣＨ：ＳｅｐａｒａｔｅＣｏｎｆｉｎｅｍｅｎｔＨｅｔｅｒｏｓｔｒｕｃｔｕｒｅｓ）や、キャリアオーバフロー防止層などの各種構造を含んでいてもよい。活性層１４を構成する材料としては、様々なものを用いることができ、例えば窒化物系半導体ではＩｎＧａＮなどが挙げられる。 The active layer 14 is a semiconductor layer formed on the clad layer 13 and corresponds to the light emitting layer in the present invention that emits light when a current is injected. As the active layer 14, depending on the application of the semiconductor laser 10, an appropriate one from a structure such as a multiple quantum well (MQW), a single quantum well (SQW), or a bulk structure is used. May be used. Further, although a single layer is shown as the active layer 14 in FIG. 1, various structures such as a separate confinement heterostructure (SCH) and a carrier overflow prevention layer may be included. Various materials can be used as the material constituting the active layer 14. For example, InGaN is used for a nitride-based semiconductor.

ｐ型半導体層１５は、活性層１４上に成長された半導体層であり、ｐ型不純物がドープされた本発明の第二導電型半導体層を構成している。ドープされる不純物はｐ型半導体層１５を構成する半導体材料によって選択され、例えばｐ型半導体層１５がＧａＮ系材料の場合には、ＭｇやＺｎが挙げられる。図１ではｐ型半導体層１５として単一の層を示しているが、クラッド層やコンタクト層などを備えた多層構造であってもよい。また、図１ではｐ型半導体層１５の上面が平坦な例を示したが、共振器方向に沿ってストライプ状の凸形状を有するリッジ導波路構造などであってもよい。 The p-type semiconductor layer 15 is a semiconductor layer grown on the active layer 14 and constitutes the second conductivity type semiconductor layer of the present invention doped with p-type impurities. The impurity to be doped is selected depending on the semiconductor material constituting the p-type semiconductor layer 15. For example, when the p-type semiconductor layer 15 is a GaN-based material, Mg or Zn is used. In FIG. 1, a single layer is shown as the p-type semiconductor layer 15, but a multilayer structure including a cladding layer, a contact layer, and the like may be used. 1 shows an example in which the upper surface of the p-type semiconductor layer 15 is flat, a ridge waveguide structure having a striped convex shape along the resonator direction may be used.

絶縁層１６は、ｐ型半導体層１５上に絶縁材料で形成された層であり、ｐ型半導体層１５に対して電流が流れない材料であればよく、例えばＳｉＯ₂、ＳｉＮ_x、絶縁性半導体、ｎ型半導体などが挙げられる。絶縁層１６には、半導体レーザ１０の幅方向略中央に開口部１６ａが形成されており、電流経路を開口部１６ａ内に限定する電流狭窄構造を構成している。 The insulating layer 16 is a layer formed of an insulating material on the p-type semiconductor layer 15 and may be any material that does not allow current to flow to the p-type semiconductor layer 15. For example, SiO ₂ , SiN _x , insulating semiconductor And n-type semiconductors. An opening 16a is formed in the insulating layer 16 at substantially the center in the width direction of the semiconductor laser 10 to form a current confinement structure in which a current path is limited to the opening 16a.

ｎ側電極１７は、成長基板１１の裏面側に略前面を覆うように形成された電極である。ｎ側電極１７を構成する材料は特に限定されないが、成長基板１１が導電性材料で構成される場合には、成長基板１１とオーミック接触をとることができる材料であることが好ましい。また、図１ではｎ側電極１７を一層で示しているが、複数の金属層を積層した塗装電極構造であってもよい。具体的なｎ側電極１７としては、成長基板１１側からＴｉ／Ｐｔ／ＡｕやＴｉ／Ｎｉ／Ａｕを積層したものを用いることができる。 The n-side electrode 17 is an electrode formed on the back side of the growth substrate 11 so as to substantially cover the front surface. Although the material which comprises the n side electrode 17 is not specifically limited, When the growth board | substrate 11 is comprised with an electroconductive material, it is preferable that it is a material which can take ohmic contact with the growth board | substrate 11. FIG. Further, although the n-side electrode 17 is shown as a single layer in FIG. 1, a painted electrode structure in which a plurality of metal layers are laminated may be used. As a specific n-side electrode 17, a laminate of Ti / Pt / Au or Ti / Ni / Au from the growth substrate 11 side can be used.

貫通電極１７ａは、成長基板１１およびｎ型半導体層１２を貫通する溝１２ａ内部に形成された電極である。貫通電極１７ａを構成する材料は、ｎ型半導体層１２内部でオーミック接触をとることができる材料であれば限定されないが、ｎ側電極１７と同じ材料を用いて同時に形成することが好ましい。 The through electrode 17 a is an electrode formed inside the groove 12 a that penetrates the growth substrate 11 and the n-type semiconductor layer 12. The material constituting the through electrode 17 a is not limited as long as it is a material that can make ohmic contact inside the n-type semiconductor layer 12, but it is preferable to use the same material as that of the n-side electrode 17 at the same time.

ｐ側電極１８は、ｐ型半導体層１５および絶縁層１６を覆って形成された電極であり、絶縁層１６に設けられた開口部１６ａ内でｐ型半導体層１５と電気的に接触している。ｐ側電極１８を構成する材料は、ｐ型半導体層１５の最上面を構成する材料とオーミック接触をとることができれば限定されない。 The p-side electrode 18 is an electrode formed so as to cover the p-type semiconductor layer 15 and the insulating layer 16, and is in electrical contact with the p-type semiconductor layer 15 in the opening 16 a provided in the insulating layer 16. . The material constituting the p-side electrode 18 is not limited as long as it can make ohmic contact with the material constituting the uppermost surface of the p-type semiconductor layer 15.

開口部１６ａ、溝１２ａおよび貫通電極１７ａの幅は、半導体レーザ１０の用途や出力、発光領域のサイズ等に応じて１〜数百μｍの範囲で適宜設定可能である。例えば図１に示した例では、半導体レーザ１０の幅を約０．２ｍｍとし、開口部１６ａの幅を約５０μｍとし、溝１２ａおよび貫通電極１７ａの幅を数μｍというサイズとしてもよい。溝１２ａおよび貫通電極１７ａの幅を細くし、ｎ型半導体層１２の内部に至るまで形成しているため、ｎ側電極１７のみの場合と比較して電流経路を狭く設計することが容易である。 The widths of the opening 16a, the groove 12a, and the through electrode 17a can be appropriately set within a range of 1 to several hundred μm according to the use and output of the semiconductor laser 10 and the size of the light emitting region. For example, in the example shown in FIG. 1, the width of the semiconductor laser 10 may be about 0.2 mm, the width of the opening 16a may be about 50 μm, and the width of the groove 12a and the through electrode 17a may be several μm. Since the width of the groove 12a and the through electrode 17a is reduced to the inside of the n-type semiconductor layer 12, it is easy to design a current path narrower than in the case of the n-side electrode 17 alone. .

図１に示した半導体レーザ１０は、通常の有機金属気相成長法（ＭＯＣＶＤ：ＭｅｔａｌＯｒｇａｎｉｃＣｈｅｍｉｃａｌＶａｐｏｒＤｅｐｏｓｉｔｉｏｎ）等の通常用いられる半導体成長方法を用いて製造することができる。成長基板１１をＭＯＣＶＤ装置に入れ、キャリアガスと原料を供給して温度制御を行い、ｎ型半導体層１２、クラッド層１３、活性層１４、ｐ型半導体層１５を順次成長する。その後、ＭＯＣＶＤ装置からウェハを取り出し、ｐ型半導体層１５上にＣＶＤ法やスパッタ法で絶縁層１６を形成し、フォトリソグラフィーとエッチングで開口部１６ａを形成し、蒸着法やスパッタ法を用いて絶縁層１６と開口部１６ａ上にｐ側電極１８を形成する。 The semiconductor laser 10 shown in FIG. 1 can be manufactured by using a commonly used semiconductor growth method such as a normal metal organic chemical vapor deposition (MOCVD) method. The growth substrate 11 is put into an MOCVD apparatus, temperature is controlled by supplying a carrier gas and a raw material, and an n-type semiconductor layer 12, a cladding layer 13, an active layer 14, and a p-type semiconductor layer 15 are grown sequentially. Thereafter, the wafer is taken out from the MOCVD apparatus, an insulating layer 16 is formed on the p-type semiconductor layer 15 by CVD or sputtering, an opening 16a is formed by photolithography and etching, and insulation is performed using vapor deposition or sputtering. A p-side electrode 18 is formed on the layer 16 and the opening 16a.

次に、成長基板１１の裏面側にマスク層を形成して、フォトリソグラフィーとエッチングでマスク層の溝１２ａ領域を除去し、反応性イオンエッチング法（ＲＩＥ：ＲｅａｃｔｉｖｅＩｏｎＥｔｃｈｉｎｇ）を用いて、マスク層を除去した領域の成長基板１１とｎ型半導体層１２を異方性エッチングして溝１２ａを形成する。その後にマスク層を除去し、成長基板１１の裏面側から蒸着法やスパッタ法を用いてｎ側電極１７と貫通電極１７ａを形成する。ｎ側電極１７、貫通電極１７ａおよびｐ側電極１８を形成した後に、所定時間のアニールを施してそれぞれを成長基板１１、ｎ型半導体層１２およびｐ型半導体層１５との間でオーミック接触させる。最後にウェハのダイシングと共振器端面の劈開をして、素子を個別分離して半導体レーザ１０を形成する。 Next, a mask layer is formed on the back surface side of the growth substrate 11, the groove 12a region of the mask layer is removed by photolithography and etching, and the reactive ion etching method (RIE: Reactive Ion Etching) is used to form the mask layer. Groove 12a is formed by anisotropically etching growth substrate 11 and n-type semiconductor layer 12 in the region where the film is removed. Thereafter, the mask layer is removed, and the n-side electrode 17 and the through electrode 17a are formed from the back surface side of the growth substrate 11 by vapor deposition or sputtering. After forming the n-side electrode 17, the through-electrode 17 a and the p-side electrode 18, annealing is performed for a predetermined time to make ohmic contact between the growth substrate 11, the n-type semiconductor layer 12 and the p-type semiconductor layer 15. Finally, dicing of the wafer and cleavage of the cavity end face are performed to separate the elements individually, thereby forming the semiconductor laser 10.

図２は、本実施形態における半導体レーザ１０の電流経路と発光領域１９を示す模式断面図である。半導体レーザ１０では、ｎ側電極１７とｐ側電極１８に電圧を印加すると、図中に矢印で示すように、ｐ側電極１８がｐ型半導体層１５に接触している絶縁層１６の開口部１６ａから、ｎ型半導体層１２の内部に位置する貫通電極１７ａの先端に向かって電流が流れる。このとき活性層１４を横切る電流経路で利得が生じ、その範囲がレーザ光の出射する発光領域１９となる。 FIG. 2 is a schematic cross-sectional view showing the current path and the light emitting region 19 of the semiconductor laser 10 in the present embodiment. In the semiconductor laser 10, when a voltage is applied to the n-side electrode 17 and the p-side electrode 18, the opening of the insulating layer 16 where the p-side electrode 18 is in contact with the p-type semiconductor layer 15, as indicated by arrows in the figure. A current flows from 16 a toward the tip of the through electrode 17 a located inside the n-type semiconductor layer 12. At this time, a gain is generated in a current path crossing the active layer 14, and the range becomes a light emitting region 19 from which laser light is emitted.

本実施形態では、貫通電極１７ａの先端がｎ型半導体層１２の内部に位置して、ｐ側電極１８と貫通電極１７ａ先端との距離が近いため、等電位面の間隔が両者間で短くなり、貫通電極１７ａ先端と開口部１６ａ領域との間に制限された電流経路となっている。これにより、半導体レーザ１０では電流経路の拡がりと発光領域の設計が容易となる。さらに副次的な効果として、貫通電極１７ａの先端と活性層１４の距離が近いため、レーザ発振に伴って活性層１４で生じた熱が貫通電極１７ａを介して成長基板１１の裏面側に伝わりやすく、半導体レーザ１０の放熱性を向上させてレーザ発振の安定化が見込まれる。 In the present embodiment, since the tip of the through electrode 17a is located inside the n-type semiconductor layer 12 and the distance between the p-side electrode 18 and the tip of the through electrode 17a is short, the interval between equipotential surfaces is shortened between them. The current path is limited between the tip of the through electrode 17a and the region of the opening 16a. As a result, in the semiconductor laser 10, the current path can be expanded and the light emitting region can be easily designed. As a secondary effect, since the distance between the tip of the through electrode 17a and the active layer 14 is short, the heat generated in the active layer 14 due to laser oscillation is transmitted to the back side of the growth substrate 11 through the through electrode 17a. It is easy to stabilize the laser oscillation by improving the heat dissipation of the semiconductor laser 10.

図１および図２に示したように、溝１２ａと貫通電極１７ａの幅を絶縁層１６の開口部１６ａの幅よりも小さくすると、電流経路は開口部１６ａからさらに貫通電極１７ａ先端に向かって狭窄される。これにより、発光領域１９を絶縁層１６に形成した開口部１６ａよりも細い範囲に限定することができ、電流経路の拡がりと発光領域の設計が容易になる。 As shown in FIGS. 1 and 2, when the width of the groove 12a and the through electrode 17a is made smaller than the width of the opening 16a of the insulating layer 16, the current path is narrowed further from the opening 16a toward the tip of the through electrode 17a. Is done. Thereby, the light emitting region 19 can be limited to a range narrower than the opening 16a formed in the insulating layer 16, and the current path can be expanded and the light emitting region can be easily designed.

ここでは、開口部１６ａの幅よりも溝１２ａと貫通電極１７ａの幅が狭い例を示したが、溝１２ａと貫通電極１７ａの幅を開口部１６ａより広くしても、容易に電流経路の拡がりと発光領域の設計をすることができる。 Here, an example is shown in which the width of the groove 12a and the through electrode 17a is narrower than the width of the opening 16a. However, even if the width of the groove 12a and the through electrode 17a is wider than the opening 16a, the current path can be easily expanded. And the light emitting area can be designed.

（第２実施形態）
次に本発明の第２実施形態について図３を用いて説明する。第１実施形態と重複する部分についての説明は省略する。図３は、本実施形態における半導体レーザ２０の構造を示す模式断面図である。 (Second Embodiment)
Next, a second embodiment of the present invention will be described with reference to FIG. A description of the same parts as those in the first embodiment will be omitted. FIG. 3 is a schematic cross-sectional view showing the structure of the semiconductor laser 20 in the present embodiment.

図３に示すように半導体レーザ２０は、成長基板１１上にｎ型半導体層１２、クラッド層１３、活性層１４、ｐ型半導体層１５が順に成長され、ｐ型半導体層１５の表面に開口部１６ａを有する絶縁層１６が形成されている。また、成長基板１１およびｎ型半導体層１２には、成長基板１１の裏面側から溝２２ａ，２２ｂ，２２ｃが形成され、成長基板１１の裏面にｎ側電極１７が形成されるとともに溝２２ａ，２２ｂ，２２ｃ内部にも貫通電極２７ａ，２７ｂ，２７ｃが形成されている。さらに、ｐ型半導体層１５および絶縁層１６の上にｐ側電極１８が形成されている。 As shown in FIG. 3, in the semiconductor laser 20, an n-type semiconductor layer 12, a cladding layer 13, an active layer 14, and a p-type semiconductor layer 15 are grown on a growth substrate 11 in order, and an opening is formed on the surface of the p-type semiconductor layer 15. An insulating layer 16 having 16a is formed. Further, in the growth substrate 11 and the n-type semiconductor layer 12, grooves 22a, 22b, and 22c are formed from the back surface side of the growth substrate 11, the n-side electrode 17 is formed on the back surface of the growth substrate 11, and the grooves 22a and 22b. , 22c are also formed with through electrodes 27a, 27b, 27c. Further, a p-side electrode 18 is formed on the p-type semiconductor layer 15 and the insulating layer 16.

本実施形態では、成長基板１１を貫通してｎ型半導体層１２の内部に至るまで、レーザ共振の幅方向に複数の溝２２ａ，２２ｂ，２２ｃおよび貫通電極２７ａ，２７ｂ，２７ｃが形成されている。ここでは溝２２ａ，２２ｂ，２２ｃを三箇所に形成する例を示したが、形成する個数は限定されない。 In the present embodiment, a plurality of grooves 22a, 22b, 22c and through electrodes 27a, 27b, 27c are formed in the width direction of the laser resonance up to the inside of the n-type semiconductor layer 12 through the growth substrate 11. . Here, an example in which the grooves 22a, 22b, and 22c are formed at three locations is shown, but the number of grooves to be formed is not limited.

本実施形態でも溝２２ａ，２２ｂ，２２ｃは、成長基板１１の裏面側から成長基板１１とｎ型半導体層１２が除去された領域であり、半導体レーザ２０の一方の共振器端面から他方の共振器端面にかけて連続して形成されている。また、貫通電極２７ａ，２７ｂ，２７ｃも、成長基板１１およびｎ型半導体層１２を貫通する溝２２ａ，２２ｂ，２２ｃの内部に形成された電極である。 Also in this embodiment, the grooves 22 a, 22 b, and 22 c are regions where the growth substrate 11 and the n-type semiconductor layer 12 are removed from the back side of the growth substrate 11, and from one resonator end surface of the semiconductor laser 20 to the other resonator. It is formed continuously over the end face. The through electrodes 27a, 27b, and 27c are also electrodes formed in the grooves 22a, 22b, and 22c that penetrate the growth substrate 11 and the n-type semiconductor layer 12.

本実施形態でも、貫通電極２７ａ，２７ｂ，２７ｃの先端がｎ型半導体層１２の内部に位置して、ｐ側電極１８と貫通電極２７ａ，２７ｂ，２７ｃ先端との距離が近いため、等電位面の間隔が両者間で短くなり、貫通電極２７ａ，２７ｂ，２７ｃ先端と開口部１６ａ領域との間に制限された電流経路となっている。これにより、半導体レーザ２０では電流経路の拡がりと発光領域の設計が容易となる。 Also in this embodiment, since the tips of the through electrodes 27a, 27b, and 27c are located inside the n-type semiconductor layer 12 and the distance between the p-side electrode 18 and the tips of the through electrodes 27a, 27b, and 27c is short, the equipotential surface , And the current path is limited between the tips of the through electrodes 27a, 27b, and 27c and the region of the opening 16a. Thereby, in the semiconductor laser 20, the current path can be expanded and the light emitting region can be easily designed.

図３では、複数の溝２２ａ，２２ｂ，２２ｃと貫通電極２７ａ，２７ｂ，２７ｃの先端が、ｎ型半導体層１２の内部で同一の高さまで形成された例を示したが、貫通電極２７ａ，２７ｂ，２７ｃ各々の先端位置により電流経路を設計でき、それぞれの高さを異ならせてもよい。 Although FIG. 3 shows an example in which the plurality of grooves 22a, 22b, 22c and the tips of the through electrodes 27a, 27b, 27c are formed to the same height inside the n-type semiconductor layer 12, the through electrodes 27a, 27b are shown. , 27c, the current path can be designed according to the tip position, and the heights of the current paths may be different.

本実施形態では、半導体レーザ２０の幅方向に複数の貫通電極２７ａ，２７ｂ，２７ｃが形成されているため、電流経路を広い範囲に設定することが可能となる。また、複数の貫通電極２７ａ，２７ｂ，２７ｃのサイズを個別に設計することができることから、第１実施形態で幅の広い貫通電極１７ａを一つ設けるよりも、電流経路の設計自由度を高くすることができる。 In the present embodiment, since the plurality of through electrodes 27a, 27b, 27c are formed in the width direction of the semiconductor laser 20, the current path can be set in a wide range. In addition, since the sizes of the plurality of through electrodes 27a, 27b, and 27c can be individually designed, the degree of freedom in designing the current path is increased as compared with the case where one wide through electrode 17a is provided in the first embodiment. be able to.

（第３実施形態）
次に本発明の第３実施形態について図４を用いて説明する。第１実施形態と重複する部分についての説明は省略する。図４は、本実施形態における半導体レーザ３０の構造を示す模式図であり、図４（ａ）は模式斜視図を示し、図４（ｂ）は図４（ａ）中のＡ−Ａ断面を示す模式断面図である。 (Third embodiment)
Next, a third embodiment of the present invention will be described with reference to FIG. A description of the same parts as those in the first embodiment will be omitted. 4A and 4B are schematic views showing the structure of the semiconductor laser 30 in this embodiment. FIG. 4A is a schematic perspective view, and FIG. 4B is a cross-sectional view taken along line AA in FIG. It is a schematic cross section shown.

図４（ａ）（ｂ）に示すように半導体レーザ３０は、成長基板１１上にｎ型半導体層１２、クラッド層１３、活性層１４、ｐ型半導体層１５が順に成長され、ｐ型半導体層１５の表面に開口部１６ａを有する絶縁層１６が形成されている。また、成長基板１１およびｎ型半導体層１２には、成長基板１１の裏面側から溝３２ａ〜ｄが形成され、成長基板１１の裏面にｎ側電極１７が形成されるとともに溝３２ａ〜ｄ内部にも貫通電極３７ａ〜ｄが形成されている。さらに、ｐ型半導体層１５および絶縁層１６の上にｐ側電極１８が形成されている。 4A and 4B, in the semiconductor laser 30, an n-type semiconductor layer 12, a cladding layer 13, an active layer 14, and a p-type semiconductor layer 15 are grown on a growth substrate 11 in this order, and a p-type semiconductor layer is formed. An insulating layer 16 having an opening 16 a is formed on the surface of 15. Further, in the growth substrate 11 and the n-type semiconductor layer 12, grooves 32a to 32d are formed from the back surface side of the growth substrate 11, the n-side electrode 17 is formed on the back surface of the growth substrate 11, and inside the grooves 32a to 32d. Also, through electrodes 37a to 37d are formed. Further, a p-side electrode 18 is formed on the p-type semiconductor layer 15 and the insulating layer 16.

本実施形態では、成長基板１１を貫通してｎ型半導体層１２の内部に至るまで、レーザ共振の長手方向に沿って断続的に複数の溝３２ａ〜ｄおよび貫通電極３７ａ〜ｄが形成されている。ここでは溝３２ａ〜ｄを四箇所に形成する例を示したが、形成する個数は限定されない。また図４（ｂ）では、半導体レーザ３０の共振器端面には貫通電極３７ａ〜ｄを形成しない例を示したが、共振器端面に貫通電極３７ａ〜ｄを形成してもよい。 In the present embodiment, a plurality of grooves 32 a to 32 d and through electrodes 37 a to 37 d are formed intermittently along the longitudinal direction of the laser resonance until reaching the inside of the n-type semiconductor layer 12 through the growth substrate 11. Yes. Here, an example in which the grooves 32a to 32d are formed at four locations is shown, but the number of grooves to be formed is not limited. 4B shows an example in which the through electrodes 37a to 37d are not formed on the resonator end surface of the semiconductor laser 30, the through electrodes 37a to 37d may be formed on the resonator end surface.

本実施形態でも、貫通電極３７ａ〜ｄの先端がｎ型半導体層１２の内部に位置して、ｐ側電極１８と貫通電極３７ａ〜ｄ先端との距離が近いため、等電位面の間隔が両者間で短くなり、貫通電極３７ａ〜ｄ先端と開口部１６ａ領域との間に制限された電流経路となっている。これにより、半導体レーザ２０では電流経路の拡がりと利得領域の設計が容易となる。本実施形態では電流経路と利得領域がレーザ光の出射領域と同じになるとは限らないが、共振キャビティ内での利得領域を二次元的に設計することができるため、断続的に形成した複数の貫通電極３７ａ〜ｄでも発光領域を設計することができる。 Also in this embodiment, since the tips of the through electrodes 37a to 37d are located inside the n-type semiconductor layer 12 and the distance between the p-side electrode 18 and the tips of the through electrodes 37a to 37d is short, the equipotential surfaces are spaced apart from each other. Thus, the current path is limited between the tip of the through electrodes 37a to 37d and the region of the opening 16a. Thereby, in the semiconductor laser 20, the current path can be expanded and the gain region can be easily designed. In the present embodiment, the current path and the gain region are not necessarily the same as the laser light emission region, but the gain region in the resonant cavity can be designed two-dimensionally, so that a plurality of intermittently formed plural regions are formed. The light emitting region can also be designed with the through electrodes 37a to 37d.

（第４実施形態）
第１〜第３実施形態では、第一導電型半導体層としてｎ型半導体層１２とクラッド層１３を形成し、第二導電型半導体層としてｐ型半導体層１５を形成した例を示したが、ｎ型とｐ型の導電型が逆であってもよい。 (Fourth embodiment)
In the first to third embodiments, the n-type semiconductor layer 12 and the cladding layer 13 are formed as the first conductive semiconductor layer, and the p-type semiconductor layer 15 is formed as the second conductive semiconductor layer. The n-type and p-type conductivity types may be reversed.

本実施形態では、貫通電極１７ａは成長基板１１を貫通してｐ型の半導体層内部にまで到達する。したがって、貫通電極１７ａを構成する材料は、ｐ型半導体層に対してオーミックコンタクトをとることが可能な材質が選択される。 In the present embodiment, the through electrode 17a passes through the growth substrate 11 and reaches the inside of the p-type semiconductor layer. Therefore, a material that can make ohmic contact with the p-type semiconductor layer is selected as the material constituting the through electrode 17a.

本実施形態でも、貫通電極１７ａの先端がｎ型半導体層１２の内部に位置して、ｐ側電極１８と貫通電極１７ａ先端との距離が近いため、等電位面の間隔が両者間で短くなり、貫通電極１７ａ先端と開口部１６ａ領域との間に制限された電流経路となる。これにより、半導体レーザでの電流経路の拡がりと発光領域の設計が容易となる。 Also in this embodiment, since the tip of the through electrode 17a is located inside the n-type semiconductor layer 12 and the distance between the p-side electrode 18 and the tip of the through electrode 17a is short, the interval between equipotential surfaces is shortened between them. The current path is limited between the tip of the through electrode 17a and the region of the opening 16a. This facilitates the expansion of the current path in the semiconductor laser and the design of the light emitting region.

本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。 The present invention is not limited to the above-described embodiments, and various modifications are possible within the scope shown in the claims, and embodiments obtained by appropriately combining technical means disclosed in different embodiments. Is also included in the technical scope of the present invention.

１，１０，２０，３０…半導体レーザ
２，１１…成長基板
３，１２…ｎ型半導体層
１２ａ，２２ａ〜ｃ，３２ａ〜ｄ…溝
１３…クラッド層
４，１４…活性層
５，１５…ｐ型半導体層
６，１６…絶縁層
１６ａ…開口部
７，１７…ｎ側電極
１７ａ，２７ａ〜ｃ，３７ａ〜ｄ…貫通電極
８，１８…ｐ側電極
９，１９…発光領域 DESCRIPTION OF SYMBOLS 1, 10, 20, 30 ... Semiconductor laser 2, 11 ... Growth substrate 3, 12 ... N-type semiconductor layer 12a, 22a-c, 32a-d ... Groove 13 ... Cladding layer 4, 14 ... Active layer 5, 15 ... p Type semiconductor layers 6, 16 ... insulating layer 16a ... openings 7, 17 ... n-side electrodes 17a, 27a to c, 37a to d ... penetrating electrodes 8, 18 ... p-side electrodes 9, 19 ... light emitting region

Claims

A semiconductor laser in which a first conductive type semiconductor layer, a light emitting layer, and a second conductive type semiconductor layer are formed on a growth substrate,
A semiconductor laser comprising a through electrode that penetrates through the growth substrate and reaches the inside of the first conductive semiconductor layer.

The semiconductor laser according to claim 1,
The first conductivity type semiconductor layer includes an n-type cladding layer, and the tip of the through electrode is located closer to the growth substrate than the n-type cladding layer.

A semiconductor laser according to claim 1 or 2,
An insulating layer having a stripe-shaped opening on the second conductive semiconductor layer;
The semiconductor laser according to claim 1, wherein a width of the through electrode is narrower than a width of the opening.

A semiconductor laser according to any one of claims 1 to 3,
2. A semiconductor laser according to claim 1, wherein a plurality of the through electrodes are intermittently formed along a longitudinal direction of laser resonance.

A semiconductor laser according to any one of claims 1 to 4,
A plurality of the through electrodes are formed in the width direction of laser resonance.