JP2017216619A - 情報処理装置、情報処理方法及びプログラム - Google Patents
情報処理装置、情報処理方法及びプログラム Download PDFInfo
- Publication number
- JP2017216619A JP2017216619A JP2016110104A JP2016110104A JP2017216619A JP 2017216619 A JP2017216619 A JP 2017216619A JP 2016110104 A JP2016110104 A JP 2016110104A JP 2016110104 A JP2016110104 A JP 2016110104A JP 2017216619 A JP2017216619 A JP 2017216619A
- Authority
- JP
- Japan
- Prior art keywords
- data
- round
- conversion
- information processing
- exclusive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010365 information processing Effects 0.000 title claims abstract description 38
- 238000003672 processing method Methods 0.000 title claims description 7
- 238000006243 chemical reaction Methods 0.000 claims abstract description 97
- 238000012545 processing Methods 0.000 claims abstract description 68
- 238000000034 method Methods 0.000 claims description 78
- 230000006870 function Effects 0.000 claims description 66
- 238000004364 calculation method Methods 0.000 claims description 29
- 230000008707 rearrangement Effects 0.000 claims description 10
- 230000009466 transformation Effects 0.000 claims description 5
- 238000010187 selection method Methods 0.000 claims 2
- 239000000203 mixture Substances 0.000 abstract 2
- 230000008569 process Effects 0.000 description 49
- 238000010586 diagram Methods 0.000 description 20
- 230000000052 comparative effect Effects 0.000 description 9
- 238000013459 approach Methods 0.000 description 3
- 101100524548 Arabidopsis thaliana RFS6 gene Proteins 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 241001074639 Eucalyptus albens Species 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 235000000332 black box Nutrition 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000004615 ingredient Substances 0.000 description 1
- 238000003012 network analysis Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
- H04L9/0618—Block ciphers, i.e. encrypting groups of characters of a plain text message using fixed encryption transformation
- H04L9/0631—Substitution permutation network [SPN], i.e. cipher composed of a number of stages or rounds each involving linear and nonlinear transformations, e.g. AES algorithms
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/82—Protecting input, output or interconnection devices
- G06F21/85—Protecting input, output or interconnection devices interconnection devices, e.g. bus-connected or in-line devices
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
- H04L2209/12—Details relating to cryptographic hardware or logic circuitry
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Storage Device Security (AREA)
Abstract
Description
処理対象となる前記入力データから4バイトのサブラウンドデータを選択する選択部と、
第1乱数成分と、鍵データとの排他的論理和に基づく混合成分を含む第1テーブルに基づいて、前記サブラウンドデータを1バイトデータごとに、前記1バイトデータと、前記混合成分との排他的論理和となる第1データを生成する第1変換部と、
前記第1テーブルとは異なる第2テーブルに基づいて、前記第1データを第2データに変換する第2変換部と、
前記第1テーブル及び前記第2テーブルとは異なる第3テーブルに基づいて、前記第2データを複数の第3データに変換する第3変換部と、
前記第3データの排他的論理和を計算する排他的論理和計算部と
を含む。
2.組み込みシステムによる全体処理例
3.組み込みシステムの機能構成例
<<1.組み込みシステムのハードウェア構成例>>
図1は、本発明の一実施形態に係る組み込みシステムのハードウェア構成の一例を説明するブロック図である。図示するように、組み込みシステム1は、演算装置HW1と、記憶装置HW2と、I/F(interface)HW3とを有する。
本発明の実施形態に係る組み込みシステムは、データを暗号化又は復号化する。以下、組み込みシステムがデータを暗号化する場合を例に説明する。
ステップS0101では、組み込みシステムは、サブラウンドデータを選択する。すなわち、ステップS0101によって、入力される16バイトの入力データのうち、4バイトのデータ(以下「サブラウンドデータ」という。)が選択される。なお、ステップS0101は、「ShiftRows」実行した処理結果と同様の処理結果となる処理である。以下、ステップS0101で選択される4バイトのデータのうち、1バイトのデータごとに行われる処理を説明する。すなわち、それぞれの1バイトのデータに対して、4回同様の処理が行われると、1サブラウンド当たりの処理となる。
ステップS0102では、組み込みシステムは、第1テーブルに基づいて第1変換を行う。なお、第1テーブルは、いわゆるLUT(Look Up Table)等である。第1テーブル及び第1変換の詳細は、後述する。以下、ステップS0102による変換結果となるデータを「第1データ」という。
ステップS0103では、組み込みシステムは、第2テーブルに基づいて第2変換を行う。なお、第2テーブルは、いわゆるLUT等である。第2テーブル及び第2変換の詳細は、後述する。以下、第1データ(ステップS0102の出力、かつ、ステップS0103の入力)を第2変換した結果を示すデータを「第2データ」という。
ステップS0104では、組み込みシステムは、第3テーブルに基づいて第3変換を行う。なお、第3テーブルは、いわゆるLUT等である。第3テーブル及び第3変換の詳細は、後述する。以下、第2データ(ステップS0103の出力、かつ、ステップS0104の入力)を第3変換した結果を示すデータを「第3データ」という。また、第3変換は、1バイトの第2データの入力に対して、4つの第3データを出力、すなわち、4バイト分の第3データを出力する変換である。
ステップS0105では、組み込みシステムは、第3データ(ステップS0103の出力)の排他的論理和を計算する。
図3は、本発明の一実施形態に係る最初のラウンドの処理の一例を説明する模式図である。
図示する処理では、最初のラウンドにおいて、まず、1ラウンド当たりの処理対象となる16バイトのデータ(以下「入力データDIN」という。)から、組み込みシステムは、4つの1バイトのデータ(以下「1バイトデータ」という。)を選択する(図2に示すステップS0101)。そして、図は、組み込みシステムが、サブラウンドデータが有する4つのそれぞれの1バイトデータに対してそれぞれ行う処理の例を示す。
まず、組み込みシステムは、あらかじめ記憶される第1テーブルEに基づいて、第0番目入力データDIN0を第1変換する(図2に示すステップS0102)。また、第1テーブルEは、あらかじめ定まる第1乱数成分と、鍵データとの排他的論理和を計算した混合成分「m'1,0」を含む。なお、「m'1,0」の添え字は、(ラウンド数(r),データ番号(「0」乃至「15」))を示す。
次に、組み込みシステムは、第1変換によって生成される第1データD1に対して、第2テーブルT1,0に基づいて第2変換を行う(図2に示すステップS0103)。図示するように、第2テーブルT1,0には、第1テーブルEに含まれる第1乱数成分を打ち消す打消成分「m1,0」と、S−Box変換に相当する変換成分「S」と、第1関数による関数変換成分「g0」とが含まれる。すなわち、関数変換成分「g0」は、8ビット入出力の任意の変換であり、組み合わせは、256!通り存在する。なお、「m1,0」及び「T1,0」の添え字は、(ラウンド数(r),データ番号(「0」乃至「15」))を示す。すなわち、第2テーブルT1,0に基づいて第2変換されると、第1乱数成分を打ち消す計算、S−Box変換、つまり、「SubBytes関数」による変換及び第1関数による変換が行われた場合と等価の実行結果となる。
続いて、組み込みシステムは、第2変換によって生成される第2データD2に対して、第3テーブルM0に基づいて第3変換を行う(図2に示すステップS0104)。図示するように、第3テーブルM0には、第2テーブルT1,0における第1関数とは逆関数となる逆関数変換成分「g0 −1」と、AES既約多項式に基づく乗算成分「・03」、「・02」及び「・01」(数値は係数を示す。)と、第2乱数成分「i0,0」、「i0,1」、「i0,2」及び「i0,3」と、データに含まれるビットを並び替える並替成分「h0」、「h1」、「h2」及び「h3」とが含まれる。
さらに、組み込みシステムは、第3変換によって生成される第3データD3に対して、排他的論理和計算PXを行う(図2に示すステップS0105)。図示するように、第0番目入力データDIN0、第5番目入力データDIN5、第10番目入力データDIN10及び第15番目入力データDIN15に対して、第3変換がそれぞれ行われると、それぞれの第3データD3が4つずつ生成される。そして、それぞれの第3データD3から1つずつ第3データD3が選ばれ、排他的論理和計算PXが行われると、第0番目出力データDOUT0、第1番目出力データDOUT1、第2番目出力データDOUT2及び第3番目出力データDOUT3が、組み込みシステムによってそれぞれ生成される。また、図2に示すステップS0101乃至ステップS0105が4回繰り返し行われると、出力データDOUTが生成される。
図4は、本発明の一実施形態に係る中間のラウンドの処理の一例を説明する模式図である。なお、図示する処理は、中間のラウンドのうち、図3に示す処理(r=1)の次に行われるラウンド(r=2)である例とする。以下、図3に示す処理と異なる点を中心に説明する。
図5は、本発明の一実施形態に係る最後のラウンドの処理の一例を説明する模式図である。なお、図示する処理は、図3及び図4に示す処理と比較すると、第1テーブルEに基づく第1変換(図2に示すステップS0102)、第3テーブルM0、M1、M2並びにM3に基づく第3変換(図2に示すステップS0104)及び排他的論理和計算(図2に示すステップS0105)がない点が異なる。また、図4に示す中間のラウンドの処理と比較して、図示する処理では、「AddRoundKey関数」に相当する処理、すなわち、鍵データ「k」との排他的論理和計算が2回行われる点が異なる。
図6は、ホワイトボックスクリプトグラフィの一例の原理を示す概念図である。図示するように、暗号化処理は、入力データ(平文の状態のデータである。)に対して、「拡大鍵」等の鍵データを用いて暗号化し、出力データ(暗号文の状態のデータである。)を生成する処理である。そして、暗号化処理において、まず、鍵データに対してアクセスを難しくするためのブラックボックス(Black−Box)的アプローチがある。一方で、暗号化処理において、鍵データに対してアクセスされても、鍵データと認識されるのを難しくするためのホワイトボックス(White−Box)的アプローチがある。ホワイトボックスクリプトグラフィは、ホワイトボックス的アプローチの1つの方法である。
図8は、比較例に係る暗号化の1ラウンド当たりの処理の一例を説明する模式図(その1)である。図は、入力データDINのうち、4つの1バイトのデータに対して処理が行われ、出力データDOUTのうち、4つの1バイトのデータが生成される1サブラウンド当たりの処理の一例を示す。また、図示する処理、すなわち、1ラウンド当たりの処理では、4サブラウンドの処理が繰り返し行われる。以下、1サブラウンド当たりの処理を中心に説明する。
図3及び図4に示すように、本発明に係る実施形態では、最初のラウンドと、中間のラウンドにおいて、第3テーブルM0、M1、M2及びM3は、共通して使用するのが望ましい。つまり、本発明に係る実施形態では、第3テーブルは、最初のラウンドと、中間のラウンドとで共通して使用することによって、4個とすることができる。
図11は、本発明の一実施形態に係る組み込みシステムの機能構成の一例を示す機能ブロック図である。図示するように、組み込みシステム1は、選択部FN1と、第1変換部FN2と、第2変換部FN3と、第3変換部FN4と、排他的論理和計算部FN5とを含む。
組み込みシステムは、AES方式によって、暗号化を行うに限られない。例えば、組み込みシステムは、各処理の逆関数に相当する処理を用いて、復号化を行ってもよい。なお、例えば、「ShiftRows」関数の逆関数は、「InvShiftRows」関数等である。他にも、「SubBytes」関数の逆関数は、「InvSubBytes」関数であり、「MixColumns」関数の逆関数は、「InvMixColumns」関数である。
DIN 入力データ
DOUT 出力データ
E 第1テーブル
T1,0、T1,5、T1,10、T1,15、Tmd,0、Tmd,5、Tmd,10、Tmd,15、TR,0、TR,5、TR,10、TR,15 第2テーブル
M0、M1、M2、M3 第3テーブル
FN1 選択部
FN2 第1変換部
FN3 第2変換部
FN4 第3変換部
FN5 排他的論理和計算部
Claims (10)
- 入力データをAES方式で暗号化又は復号化する情報処理装置であって、
処理対象となる前記入力データから4バイトのサブラウンドデータを選択する選択部と、
第1乱数成分と、鍵データとの排他的論理和に基づく混合成分を含む第1テーブルに基づいて、前記サブラウンドデータを1バイトデータごとに、前記1バイトデータと、前記混合成分との排他的論理和となる第1データを生成する第1変換部と、
前記第1テーブルとは異なる第2テーブルに基づいて、前記第1データを第2データに変換する第2変換部と、
前記第1テーブル及び前記第2テーブルとは異なる第3テーブルに基づいて、前記第2データを複数の第3データに変換する第3変換部と、
前記第3データの排他的論理和を計算する排他的論理和計算部と
を含む情報処理装置。 - 前記選択が行われると、ShiftRows関数を実行した処理結果と同様の処理結果が得られる請求項1に記載の情報処理装置。
- 前記第1変換部による第1変換、前記第2変換部による第2変換、前記第3変換部による第3変換及び前記排他的論理和計算部による計算が行われると、AddRoundKey関数、SubBytes関数及びMixColumns関数をそれぞれ実行した処理結果と同様の処理結果となる請求項1に記載の情報処理装置。
- 最初のラウンドと、中間のラウンドと、最後のラウンドで異なる前記第2テーブルを使用する請求項1に記載の情報処理装置。
- 前記最初のラウンド及び前記中間のラウンドで使用される前記第2テーブルには、前記第1乱数成分を打ち消す打消成分と、S−Box変換に相当する変換成分と、第1関数による関数変換成分とが少なくとも含まれ、
前記最初のラウンド及び前記中間のラウンドで使用される前記第3テーブルには、前記第1関数とは逆関数となる逆関数変換成分と、データに対してAES既約多項式に基づく乗算となる乗算成分と、前記第1関数とは異なる第2乱数成分と、データに含まれるビットを並び替える並替成分とが含まれる請求項4に記載の情報処理装置。 - 前記第3テーブルは、各ラウンドで共通して使用する請求項1に記載の情報処理装置。
- 前記第3テーブルは、4個使用される請求項6に記載の情報処理装置。
- 前記最初のラウンド及び前記中間のラウンドでは、それぞれ異なる前記第2テーブルが1個ずつ使用される請求項4又は5に記載の情報処理装置。
- 入力データをAES方式で暗号化又は復号化する情報処理装置が行う情報処理方法であって、
前記情報処理装置が、処理対象となる前記入力データから4バイトのサブラウンドデータを選択する選択手順と、
前記情報処理装置が、第1乱数成分と、鍵データとの排他的論理和に基づく混合成分を含む第1テーブルに基づいて、前記サブラウンドデータを1バイトデータごとに、前記1バイトデータと、前記混合成分との排他的論理和となる第1データを生成する第1変換手順と、
前記情報処理装置が、前記第1テーブルとは異なる第2テーブルに基づいて、前記第1データを第2データに変換する第2変換手順と、
前記情報処理装置が、前記第1テーブル及び前記第2テーブルとは異なる第3テーブルに基づいて、前記第2データを複数の第3データに変換する第3変換手順と、
前記情報処理装置が、前記第3データの排他的論理和を計算する排他的論理和計算手順と
を含む情報処理方法。 - 入力データをAES方式で暗号化又は復号化するコンピュータに情報処理方法を実行させるためのプログラムであって、
前記コンピュータが、処理対象となる前記入力データから4バイトのサブラウンドデータを選択する選択手順と、
前記コンピュータが、第1乱数成分と、鍵データとの排他的論理和に基づく混合成分を含む第1テーブルに基づいて、前記サブラウンドデータを1バイトデータごとに、前記1バイトデータと、前記混合成分との排他的論理和となる第1データを生成する第1変換手順と、
前記コンピュータが、前記第1テーブルとは異なる第2テーブルに基づいて、前記第1データを第2データに変換する第2変換手順と、
前記コンピュータが、前記第1テーブル及び前記第2テーブルとは異なる第3テーブルに基づいて、前記第2データを複数の第3データに変換する第3変換手順と、
前記コンピュータが、前記第3データの排他的論理和を計算する排他的論理和計算手順と
を実行させるためのプログラム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016110104A JP6135804B1 (ja) | 2016-06-01 | 2016-06-01 | 情報処理装置、情報処理方法及びプログラム |
US15/493,537 US10148427B2 (en) | 2016-06-01 | 2017-04-21 | Information processing apparatus, method for processing information, and medium |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016110104A JP6135804B1 (ja) | 2016-06-01 | 2016-06-01 | 情報処理装置、情報処理方法及びプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP6135804B1 JP6135804B1 (ja) | 2017-05-31 |
JP2017216619A true JP2017216619A (ja) | 2017-12-07 |
Family
ID=58794452
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016110104A Active JP6135804B1 (ja) | 2016-06-01 | 2016-06-01 | 情報処理装置、情報処理方法及びプログラム |
Country Status (2)
Country | Link |
---|---|
US (1) | US10148427B2 (ja) |
JP (1) | JP6135804B1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021047371A (ja) * | 2019-09-20 | 2021-03-25 | 富士電機株式会社 | 情報処理装置、情報処理方法及びプログラム |
US11477009B2 (en) | 2019-10-30 | 2022-10-18 | Fuji Electric Co., Ltd. | Information processing apparatus and method |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3651142A4 (en) * | 2017-08-10 | 2021-03-24 | Sony Corporation | ENCRYPTION DEVICE, ENCRYPTION METHOD, DECCRYPTION DEVICE, AND DECryption METHOD |
WO2020222547A1 (ko) * | 2019-05-02 | 2020-11-05 | 삼성전자 주식회사 | 암호화 및 복호화를 수행하는 전자 장치 및 그 제어 방법 |
JP7459569B2 (ja) * | 2020-03-05 | 2024-04-02 | 富士電機株式会社 | 情報処理装置、情報処理方法及びプログラム |
JP7314108B2 (ja) * | 2020-08-27 | 2023-07-25 | 株式会社東芝 | 暗号処理装置、暗号処理方法およびプログラム |
CN115396241B (zh) * | 2022-10-28 | 2023-01-31 | 北京佳芯信息科技有限公司 | 一种数据加密方法及数据加密系统 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1456994B1 (en) * | 2001-12-18 | 2018-02-07 | Analog Devices, Inc. | Programmable data encryption engine for advanced encryption standard algorithm |
JP2003195749A (ja) * | 2001-12-26 | 2003-07-09 | Denso Create:Kk | データ変換装置、データ変換プログラム、記録媒体及びデータ変換方法 |
DE602004023436D1 (de) * | 2004-03-29 | 2009-11-12 | St Microelectronics Sa | Prozessor zum ausführen eines aes algorithmus |
US7890750B2 (en) * | 2006-07-06 | 2011-02-15 | Accenture Global Services Limited | Encryption and decryption on a graphics processing unit |
EP2218208B1 (fr) * | 2007-12-13 | 2011-06-15 | Oberthur Technologies | Procede de traitement cryptographique de donnees, notamment a l'aide d'une boite s, dispositif et programme associes |
US8175265B2 (en) * | 2008-09-02 | 2012-05-08 | Apple Inc. | Systems and methods for implementing block cipher algorithms on attacker-controlled systems |
KR101715027B1 (ko) | 2009-03-10 | 2017-03-22 | 이르데토 비.브이. | 입력 의존형 인코딩들을 이용한 화이트-박스 암호화 시스템 |
JP5060570B2 (ja) * | 2010-02-23 | 2012-10-31 | 株式会社東芝 | 暗号化装置および復号装置 |
US8966285B2 (en) * | 2011-01-10 | 2015-02-24 | Apple Inc. | Securing implementation of a cryptographic process having fixed or dynamic keys |
-
2016
- 2016-06-01 JP JP2016110104A patent/JP6135804B1/ja active Active
-
2017
- 2017-04-21 US US15/493,537 patent/US10148427B2/en active Active
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021047371A (ja) * | 2019-09-20 | 2021-03-25 | 富士電機株式会社 | 情報処理装置、情報処理方法及びプログラム |
US11477024B2 (en) | 2019-09-20 | 2022-10-18 | Fuji Electric Co., Ltd. | Information processing apparatus and information processing method |
JP7383949B2 (ja) | 2019-09-20 | 2023-11-21 | 富士電機株式会社 | 情報処理装置及びプログラム |
US11477009B2 (en) | 2019-10-30 | 2022-10-18 | Fuji Electric Co., Ltd. | Information processing apparatus and method |
Also Published As
Publication number | Publication date |
---|---|
JP6135804B1 (ja) | 2017-05-31 |
US20170353299A1 (en) | 2017-12-07 |
US10148427B2 (en) | 2018-12-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6135804B1 (ja) | 情報処理装置、情報処理方法及びプログラム | |
KR100296958B1 (ko) | 블록 데이터 암호화 장치 | |
WO2009087972A1 (ja) | データ送信装置、データ受信装置、これらの方法、記録媒体、そのデータ通信システム | |
TWI571091B (zh) | 用於以第二密文編密演算法之運算修改第一密文編密演算法的技術 | |
JPWO2019130528A1 (ja) | 変換鍵生成装置、暗号文変換装置、秘匿情報処理システム、変換鍵生成方法、変換鍵生成プログラム、暗号文変換方法及び暗号文変換プログラム | |
US8675866B2 (en) | Multiplicative splits to protect cipher keys | |
JP6187624B1 (ja) | 情報処理装置、情報処理方法及びプログラム | |
CN113098675B (zh) | 基于多项式完全同态的二进制数据加密系统及方法 | |
WO2012132621A1 (ja) | 暗号処理装置、および暗号処理方法、並びにプログラム | |
EP3644546B1 (en) | Apparatus and method for generating cryptographic algorithm, apparatus and method for encryption | |
JP2014197913A (ja) | 暗号化装置、暗号化方法及びプログラム | |
US6819764B1 (en) | Data processor, communication system and recording medium | |
KR101914453B1 (ko) | 암호화 장치 및 방법 | |
JP6292195B2 (ja) | 情報処理装置及び情報処理方法 | |
WO2015166701A1 (ja) | 暗号化方法、プログラム、および、システム | |
KR20080072345A (ko) | 암호화 장치 및 그 방법 | |
JPWO2012141189A1 (ja) | 暗号化方法、暗号化装置および暗号化プログラム | |
JPH0697930A (ja) | ブロック暗号処理装置 | |
JP6167721B2 (ja) | 暗号化装置、復号装置、暗号化方法、復号方法及びプログラム | |
Arora et al. | Parametric comparison of EMDS algorithm with some symmetric cryptosystems | |
JP6631989B2 (ja) | 暗号化装置、制御方法、及びプログラム | |
KR101807259B1 (ko) | 암호화 장치 및 방법 | |
JP2004004603A (ja) | 拡大鍵生成装置、暗号化装置および暗号化システム | |
JP2013205437A (ja) | 非線形関数S−boxの計算方法及び装置 | |
KR102282363B1 (ko) | 비트 시리얼 hight 연산 장치 및 그 방법, 그 방법을 프로세서가 수행하도록 하기 위한 명령어를 포함하는 컴퓨터 판독 가능한 기록매체 및 컴퓨터 프로그램 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170313 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170328 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170410 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6135804 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |