JP2017216445A - Film, method for manufacturing the same, laminate, and semiconductor device - Google Patents

Film, method for manufacturing the same, laminate, and semiconductor device Download PDF

Info

Publication number
JP2017216445A
JP2017216445A JP2017099964A JP2017099964A JP2017216445A JP 2017216445 A JP2017216445 A JP 2017216445A JP 2017099964 A JP2017099964 A JP 2017099964A JP 2017099964 A JP2017099964 A JP 2017099964A JP 2017216445 A JP2017216445 A JP 2017216445A
Authority
JP
Japan
Prior art keywords
film
sputtering
flow rate
membrane
oxide sintered
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017099964A
Other languages
Japanese (ja)
Inventor
義弘 上岡
Yoshihiro Kamioka
義弘 上岡
隆司 関谷
Takashi Sekiya
隆司 関谷
基浩 竹嶋
Motohiro Takeshima
基浩 竹嶋
絵美 川嶋
Emi Kawashima
絵美 川嶋
勇輝 霍間
Yuki Tsuruma
勇輝 霍間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Idemitsu Kosan Co Ltd
Original Assignee
Idemitsu Kosan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Idemitsu Kosan Co Ltd filed Critical Idemitsu Kosan Co Ltd
Publication of JP2017216445A publication Critical patent/JP2017216445A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)
  • Thin Film Transistor (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an oxynitride film capable of film formation by a method excellent in productivity, having a high dielectric breakdown electric field, and suitable for an insulating film and a protective film of a device, and a manufacturing method of the same.SOLUTION: The film includes at least one metal element selected from In, Ga, Zn, Al, and Sn, an oxygen element, and a nitrogen element, and has an electric resistivity of 1×10Ωm or more at a time when an electric field of 0.1MV/cm is applied at temperature of 25°C.SELECTED DRAWING: None

Description

本発明は、膜、膜の製造方法、積層体及び半導体デバイスに関する。   The present invention relates to a film, a film manufacturing method, a laminate, and a semiconductor device.

近年、金属酸化物は様々なデバイスに用いられている。多くの金属酸化物は可視光で透明であり、価電子帯と伝導体のバンドギャップが3eV以上であるという特徴を有している。経験則として、バンドギャップが大きな材料は電気抵抗が高く、絶縁体として好適である。このような金属酸化物の絶縁体は半導体デバイスの絶縁基板、ゲート絶縁膜、保護膜等に利用されている。   In recent years, metal oxides have been used in various devices. Many metal oxides are characterized by being transparent to visible light and having a band gap between the valence band and the conductor of 3 eV or more. As a rule of thumb, a material with a large band gap has a high electrical resistance and is suitable as an insulator. Such metal oxide insulators are used for insulating substrates, gate insulating films, protective films and the like of semiconductor devices.

SiOを絶縁膜に用いたデバイスはよく知られている。SiOはバンドギャップが9eVと大きく、絶縁破壊電界も8〜10MV/cmと大きいので、絶縁膜に適しており、長年検討されている。しかしながら、CVD法で良質なSiO絶縁膜を得るためには高温のプロセスを経る必要があるため、低温プロセスで製造するには課題がある。また、スパッタ法でSiO膜を製造するためには絶縁体ターゲットを用いるためRFスパッタを採用せざるを得ない。RFスパッタは成膜レートが遅く、量産性に課題がある。さらに、溶液法でSiO膜を製造すると、溶媒に起因する残留炭素によって絶縁破壊電界が低下する課題がある。 Devices using SiO 2 as an insulating film are well known. Since SiO 2 has a large band gap of 9 eV and a dielectric breakdown electric field as large as 8 to 10 MV / cm, it is suitable for an insulating film and has been studied for many years. However, in order to obtain a high-quality SiO 2 insulating film by the CVD method, it is necessary to go through a high-temperature process. Further, in order to manufacture the SiO 2 film by the sputtering method, it is necessary to adopt RF sputtering because an insulator target is used. RF sputtering has a slow film formation rate and has a problem in mass productivity. Furthermore, when the SiO 2 film is manufactured by the solution method, there is a problem that the dielectric breakdown electric field is reduced due to residual carbon caused by the solvent.

Alもバンドギャップが広く6eV〜8eVと言われており、高絶縁破壊電界が期待される。しかしながら、やはりスパッタ法では絶縁体ターゲットを用いるためRFスパッタとなり、量産性に課題がある。また、ALD法は良質なAl絶縁膜を得られるが、スパッタ法よりさらに成膜レートが遅く、量産性に課題がある。 Al 2 O 3 is also said to have a wide band gap of 6 eV to 8 eV, and a high dielectric breakdown electric field is expected. However, the sputtering method still uses RF sputtering due to the use of an insulator target, and there is a problem in mass productivity. In addition, the ALD method can obtain a high-quality Al 2 O 3 insulating film, but has a slower deposition rate than the sputtering method and has a problem in mass productivity.

特許文献1には、インジウム、ガリウム、及び亜鉛を含む金属酸窒化物からなる半導体材料が開示されている。しかし、本技術では、当該金属酸窒化物層を、薄膜トランジスタにおいて電流を流すチャネル部の半導体として用いており、高い電気抵抗が求められる絶縁膜としては不適であった。   Patent Document 1 discloses a semiconductor material made of a metal oxynitride containing indium, gallium, and zinc. However, according to the present technology, the metal oxynitride layer is used as a semiconductor of a channel portion through which a current flows in a thin film transistor, and is not suitable as an insulating film that requires high electrical resistance.

特許文献2には、インジウム、ガリウム、亜鉛、及び窒素を含む酸窒化物を用いた半導体装置が開示されている。しかし、この構成では、半導体各層にのみ当該酸窒化物を用いている。また、絶縁層として酸窒化シリコンを用いているが、窒素を添加することによって、ウェットエッチング時に下層の半導体との選択比が低下するため、主たる絶縁膜としては不適であった。   Patent Document 2 discloses a semiconductor device using an oxynitride containing indium, gallium, zinc, and nitrogen. However, in this configuration, the oxynitride is used only for each semiconductor layer. Further, although silicon oxynitride is used as the insulating layer, the addition ratio of nitrogen decreases the selectivity with the underlying semiconductor during wet etching, so that it is unsuitable as a main insulating film.

特許文献3には、インジウム、ガリウム、亜鉛、酸素、及び窒素を含む光半導体が開示されている。しかしながら、光電気化学セルにおける電極として用いており、絶縁性が求められる絶縁膜としては不適であった。   Patent Document 3 discloses an optical semiconductor containing indium, gallium, zinc, oxygen, and nitrogen. However, it is used as an electrode in a photoelectrochemical cell and is not suitable as an insulating film that requires insulation.

特許文献4には、インジウム、ガリウム、スズ、及び窒素を含む酸窒化物を用いた半導体膜が開示されている。特許文献1と同じく、半導体として用いられており、高い電気抵抗が求められる絶縁膜としては不適であった。   Patent Document 4 discloses a semiconductor film using an oxynitride containing indium, gallium, tin, and nitrogen. Similar to Patent Document 1, it is used as a semiconductor and is not suitable as an insulating film requiring high electrical resistance.

特開2015−18929号公報JP 2015-18929 A WO2015/118710WO2015 / 118710 WO2011/108271WO2011 / 108271 特開2014−56945号公報JP 2014-56945 A

本発明の目的は、生産性に優れた方式で成膜が可能であり、高い絶縁破壊電界を持ち、デバイスの絶縁膜、保護膜に適した酸窒化物膜、及びその製造方法を提供することである。   An object of the present invention is to provide an oxynitride film that can be formed by a method with excellent productivity, has a high dielectric breakdown electric field, and is suitable for an insulating film and a protective film of a device, and a manufacturing method thereof. It is.

インジウム、ガリウム、亜鉛等を主成分とした金属酸化物は3eV以上の広いバンドギャップを有し、絶縁破壊電界が高いため、半導体デバイスの絶縁膜への応用が期待される。しかし、これまでは半導体膜としてしか利用されていなかった。   A metal oxide containing indium, gallium, zinc, or the like as a main component has a wide band gap of 3 eV or more and has a high dielectric breakdown electric field, so that application to an insulating film of a semiconductor device is expected. However, it has been used only as a semiconductor film until now.

そこで、本発明者らは、窒素元素を含む気体を含有させたスパッタ雰囲気下で、従来は半導体膜の成膜に用いられてきたインジウム、ガリウム、亜鉛等を主成分とした金属酸化物焼結体ターゲットを用いたところ、絶縁破壊電界の高い絶縁膜が成膜できることを見出し、本発明を完成させた。
さらに、金属酸化物焼結体ターゲットは、従来絶縁膜の材料として用いられるSiOターゲットやAlターゲットに比べて、電気抵抗が低いターゲットであるため成膜レートが速いDCスパッタリングが可能であり、量産性の向上が期待できる。
Therefore, the present inventors have sintered metal oxides mainly composed of indium, gallium, zinc, etc., conventionally used for forming a semiconductor film in a sputtering atmosphere containing a gas containing nitrogen element. When a body target was used, it was found that an insulating film having a high dielectric breakdown electric field could be formed, and the present invention was completed.
Furthermore, since the metal oxide sintered body target is a target having a lower electric resistance than the SiO 2 target and Al 2 O 3 target conventionally used as materials for insulating films, DC sputtering with a high film formation rate is possible. Yes, it can be expected to improve mass productivity.

本発明によれば、以下の膜、積層体、半導体デバイス、前記膜の製造方法が提供される。
1.In、Ga、Zn、Al及びSnから選ばれる少なくとも1種の金属元素、酸素元素、並びに窒素元素を含み、温度:25℃、電界:0.1MV/cm印加時における電気抵抗率が1×10Ωm以上である、膜。
2.Ga元素を含む、1に記載の膜。
3.さらにIn元素を含む、2に記載の膜。
4.さらにZn元素を含む、2又は3に記載の膜。
5.1〜4のいずれかに記載の膜を含む、積層体。
6.1〜4のいずれかに記載の膜を、絶縁層又は保護層として含む、半導体デバイス。
7.前記絶縁層が、ゲート電極の少なくとも片面に設けられた、6に記載の半導体デバイス。
8.ソース電極、ドレイン電極、半導体層及び基板を含み、
前記ソース電極、前記ドレイン電極及び前記半導体層のうち少なくとも前記半導体層上に前記保護層を有し、前記保護層、前記半導体層、及び前記基板の順に含む6又は7に記載の半導体デバイス。
9.In、Ga、Zn、Al及びSnから選ばれる少なくとも1種の金属元素を含む酸化物焼結体からなるスパッタリングターゲットを窒素元素を含む気体を導入してスパッタリングする膜の製造方法であって、
前記窒素元素を含む気体の流量が、導入する気体の全流量中の1体積%以上、100体積%以下である1〜4のいずれかに記載の膜の製造方法。
10.前記導入する気体の全流量中の前記窒素元素を含む気体の流量が2体積%以上、50体積%以下である、9に記載の膜の製造方法。
11.前記導入する気体が水を含み、前記導入する気体の全流量中の水流量が0.1体積%以上、50体積%以下である、9又は10に記載の膜の製造方法。
12.前記酸化物焼結体が、Ga元素を含む、9〜11のいずれかに記載の膜の製造方法。
13.前記酸化物焼結体中の全金属元素に占めるGa元素の割合が、50〜100原子%である、9〜12のいずれかに記載の膜の製造方法。
14.前記酸化物焼結体が、In元素を含む、12又は13に記載の膜の製造方法。
15.前記酸化物焼結体が、Zn元素を含む、12〜14のいずれかに記載の膜の製造方法。
16.前記酸化物焼結体が、In元素、Ga元素及びZn元素を下記原子比範囲で含有する、9〜15のいずれかに記載の膜の製造方法。
In/(In+Ga+Zn)=0.001以上0.998以下
Ga/(In+Ga+Zn)=0.001以上0.998以下
Zn/(In+Ga+Zn)=0.001以上0.998以下
According to the present invention, the following films, laminates, semiconductor devices, and methods for producing the films are provided.
1. It contains at least one metal element selected from In, Ga, Zn, Al, and Sn, an oxygen element, and a nitrogen element, and has an electric resistivity of 1 × 10 at a temperature of 25 ° C. and an electric field of 0.1 MV / cm. 7 A membrane that is at least Ωm.
2. 2. The film according to 1, containing a Ga element.
3. Furthermore, the film | membrane of 2 containing In element.
4). Furthermore, the film | membrane of 2 or 3 containing Zn element.
A laminate comprising the film according to any one of 5.1 to 4.
The semiconductor device containing the film | membrane in any one of 6.1-4 as an insulating layer or a protective layer.
7). 7. The semiconductor device according to 6, wherein the insulating layer is provided on at least one side of the gate electrode.
8). Including a source electrode, a drain electrode, a semiconductor layer and a substrate,
The semiconductor device according to 6 or 7, wherein the protective layer is provided on at least the semiconductor layer among the source electrode, the drain electrode, and the semiconductor layer, and includes the protective layer, the semiconductor layer, and the substrate in this order.
9. A method for producing a film in which a sputtering target comprising an oxide sintered body containing at least one metal element selected from In, Ga, Zn, Al and Sn is sputtered by introducing a gas containing a nitrogen element,
The manufacturing method of the film | membrane in any one of 1-4 whose flow rate of the gas containing the said nitrogen element is 1 volume% or more and 100 volume% or less in the total flow volume of the gas to introduce | transduce.
10. 10. The method for producing a film according to 9, wherein a flow rate of the gas containing the nitrogen element in the total flow rate of the introduced gas is 2% by volume or more and 50% by volume or less.
11. The method for producing a film according to 9 or 10, wherein the gas to be introduced contains water, and a water flow rate in a total flow rate of the gas to be introduced is 0.1% by volume or more and 50% by volume or less.
12 The manufacturing method of the film | membrane in any one of 9-11 in which the said oxide sintered compact contains Ga element.
13. The manufacturing method of the film | membrane in any one of 9-12 whose ratio of Ga element to all the metal elements in the said oxide sintered compact is 50-100 atomic%.
14 The method for producing a film according to 12 or 13, wherein the oxide sintered body contains an In element.
15. The manufacturing method of the film | membrane in any one of 12-14 in which the said oxide sintered compact contains Zn element.
16. The manufacturing method of the film | membrane in any one of 9-15 in which the said oxide sintered compact contains In element, Ga element, and Zn element in the following atomic ratio range.
In / (In + Ga + Zn) = 0.001 to 0.998 Ga / (In + Ga + Zn) = 0.001 to 0.998 Zn / (In + Ga + Zn) = 0.001 to 0.998

本発明によれば、生産性に優れた方式で成膜が可能であり、高い絶縁破壊電界を持ち、デバイスの絶縁膜、保護膜に適した酸窒化物膜、及びその製造方法が提供できる。   According to the present invention, it is possible to provide an oxynitride film which can be formed by a method with excellent productivity, has a high dielectric breakdown electric field, and is suitable for an insulating film and a protective film of a device, and a manufacturing method thereof.

薄膜トランジスタの一実施形態を示す概略断面図である。It is a schematic sectional drawing which shows one Embodiment of a thin-film transistor. 保護層を有する薄膜トランジスタの一実施形態を示す概略断面図である。It is a schematic sectional drawing which shows one Embodiment of the thin-film transistor which has a protective layer. 別の形態の保護層を有する薄膜トランジスタの一実施形態を示す概略断面図である。It is a schematic sectional drawing which shows one Embodiment of the thin-film transistor which has a protective layer of another form.

1.膜及び膜の製造方法
本発明の一態様に係る膜(以下、本発明の膜という)は、In、Ga、Zn、Al及びSnから選ばれる少なくとも1種の金属元素、酸素元素、並びに窒素元素を含み、温度:25℃、電界:0.1MV/cm印加時における電気抵抗率が1×10Ωm以上であることを特徴とする。
本発明の膜は、温度:25℃、電界:0.1MV/cm印加時における電気抵抗率が1×10Ωm以上と高く、優れた絶縁破壊電界を持つ酸窒化物膜であり、各種の半導体デバイスの保護膜及び絶縁膜として使用できる。
1. Film and Film Manufacturing Method A film according to one embodiment of the present invention (hereinafter referred to as a film of the present invention) includes at least one metal element selected from In, Ga, Zn, Al, and Sn, an oxygen element, and a nitrogen element And having an electric resistivity of 1 × 10 7 Ωm or more when applied at a temperature of 25 ° C. and an electric field of 0.1 MV / cm.
The film of the present invention is an oxynitride film having a high electric resistivity of 1 × 10 7 Ωm or more when applied at a temperature of 25 ° C. and an electric field of 0.1 MV / cm, and having an excellent breakdown electric field. It can be used as a protective film and insulating film for semiconductor devices.

本発明の一態様に係る膜の製造方法(以下、本発明の製造方法という)は、In、Ga、Zn、Al及びSnから選ばれる少なくとも1種の金属元素を含む酸化物焼結体からなるスパッタリングターゲットを、導入する気体の全流量中の窒素元素を含む気体の流量が1体積%以上、100体積%以下でスパッタリングすることにより、上記本発明の膜を製造することを特徴とする。
スパッタ雰囲気に窒素元素を含む気体を添加することで、得られる膜中に窒素元素が導入され、優れた絶縁破壊電界を持つ酸窒化物膜が得られる。
A film manufacturing method according to an embodiment of the present invention (hereinafter referred to as a manufacturing method of the present invention) includes an oxide sintered body containing at least one metal element selected from In, Ga, Zn, Al, and Sn. The film of the present invention is manufactured by sputtering the sputtering target at a flow rate of a gas containing nitrogen element in the total flow rate of the introduced gas at 1 vol% or more and 100 vol% or less.
By adding a gas containing nitrogen element to the sputtering atmosphere, nitrogen element is introduced into the resulting film, and an oxynitride film having an excellent dielectric breakdown electric field is obtained.

従来技術では、例えば、絶縁膜をスパッタリング法によって製造しようとする場合、絶縁体ターゲットを用いるため、成膜レートが遅いRFスパッタを用いなければならず、量産性に課題があった。これに対し、本発明の製造方法によれば、絶縁体ターゲットを用いる必要がなく、RFスパッタリングに比べて成膜レートが高く、生産性に優れたDCスパッタリングで絶縁膜を成膜することが可能となる。
また、本発明の製造方法では、従来、半導体膜製造用として用いられてきたターゲットを用いて、スパッタリング法によって絶縁膜を製造することができる。
In the prior art, for example, when an insulating film is to be manufactured by a sputtering method, an RF sputtering with a slow film formation rate must be used because an insulator target is used, and there is a problem in mass productivity. On the other hand, according to the manufacturing method of the present invention, it is not necessary to use an insulator target, and it is possible to form an insulating film by DC sputtering, which has a higher film formation rate than RF sputtering and is excellent in productivity. It becomes.
Moreover, in the manufacturing method of this invention, an insulating film can be manufactured with sputtering method using the target conventionally used for semiconductor film manufacture.

従来、半導体膜製造用として用いられてきたターゲットをスパッタするにもかかわらず、本発明の膜が絶縁膜となる原理は次のように推測される。
金属酸化物焼結体をスパッタリングして得られた膜はノンストイキオメトリになりやすく、膜中に酸素欠損を含有する。酸素欠損を伝って漏れ電流が流れ、絶縁破壊電界が低下する。ここで、スパッタリング時の雰囲気中に窒素を添加することで、膜中に窒素が含まれ、酸素欠損を終端して漏れ電流を防ぎ、絶縁破壊電界を向上すると予想される。これは、金属−酸素結合に比べて金属−窒素結合は電気陰性度の差が小さく、共有結合性が強い、即ち、窒素の結合エネルギーが酸素に比べて強力なことに起因する。
The principle that the film of the present invention becomes an insulating film, despite the sputtering of a target that has been conventionally used for manufacturing a semiconductor film, is presumed as follows.
A film obtained by sputtering a metal oxide sintered body tends to be non-stoichiometric and contains oxygen vacancies in the film. Leakage current flows through oxygen vacancies and the breakdown electric field decreases. Here, it is expected that by adding nitrogen to the atmosphere during sputtering, the film contains nitrogen, terminates oxygen vacancies, prevents leakage current, and improves the dielectric breakdown electric field. This is because the difference in electronegativity of the metal-nitrogen bond is smaller than that of the metal-oxygen bond and the covalent bond is strong, that is, the binding energy of nitrogen is stronger than that of oxygen.

本発明の膜は、Ga元素を含むことが好ましい。
本発明の膜は、Ga元素に、さらにIn元素及び/又はZn元素を含むことが好ましい。
The film of the present invention preferably contains a Ga element.
The film of the present invention preferably further contains an In element and / or a Zn element in addition to the Ga element.

本発明の膜は、温度:25℃、電界:0.1MV/cm印加時における電気抵抗率が1×10Ωm以上であり、好ましくは1×1010Ωm以上、さらに好ましくは1×1012Ωm以上である。電気抵抗率が1×10Ωm未満の場合、半導体デバイスの絶縁膜又は保護膜とした際に導電性を有してしまい絶縁破壊性が低下してしまう。電気抵抗率の上限に特に限定はないが、電気抵抗率が1×1022Ωmを超える場合、アトアンペア級の電流計が必要となり、電気抵抗率の評価が著しく困難である。 The film of the present invention has an electric resistivity of 1 × 10 7 Ωm or more, preferably 1 × 10 10 Ωm or more, more preferably 1 × 10 12 when a temperature: 25 ° C. and an electric field: 0.1 MV / cm are applied. Ωm or more. When the electrical resistivity is less than 1 × 10 7 Ωm, the semiconductor device has conductivity when used as an insulating film or a protective film of a semiconductor device, resulting in a decrease in dielectric breakdown. The upper limit of the electrical resistivity is not particularly limited, but when the electrical resistivity exceeds 1 × 10 22 Ωm, an attoampere-class ammeter is necessary, and it is extremely difficult to evaluate the electrical resistivity.

本発明において、膜の電気抵抗率とは、基板、本発明の膜、及び電極の順で積層した(以下、基板/本発明の膜/電極と表すことがある)積層体に電圧を印加した際に、リーク電流を測定し、リーク電流を電圧と本発明の膜の膜厚とで除して得られる値である。尚、得られる電気抵抗率は積層体の電気抵抗率であるが、本発明で用いている基板と電極は導電材料であり、本発明の膜に比べて電気抵抗率がはるかに小さいため、基板と電極の電気抵抗率は無視できる。従って、積層体の電気抵抗率を本発明の膜の電気抵抗率とすることができる。   In the present invention, the electrical resistivity of the film means that a voltage was applied to a laminate in which the substrate, the film of the present invention, and the electrode were laminated in this order (hereinafter sometimes referred to as “substrate / film of the present invention / electrode”). In this case, the value obtained by measuring the leakage current and dividing the leakage current by the voltage and the film thickness of the film of the present invention. The obtained electrical resistivity is the electrical resistivity of the laminate, but the substrate and the electrode used in the present invention are conductive materials, and the electrical resistivity is much smaller than the film of the present invention. And the electrical resistivity of the electrode is negligible. Therefore, the electrical resistivity of the laminate can be made the electrical resistivity of the film of the present invention.

本発明の膜を薄膜トランジスタのゲート絶縁膜に用いた場合、ソース電極及びドレイン電極とゲート電極間で電圧を印加し、リーク電流を測定することでゲート絶縁膜の電気抵抗率とすることができる。
本発明の膜を電極で挟んだ構造がない場合や保護膜として用いた場合は、プローブを用いて4探針法によって測定することができる。
When the film of the present invention is used for a gate insulating film of a thin film transistor, the electrical resistivity of the gate insulating film can be obtained by applying a voltage between the source and drain electrodes and the gate electrode and measuring the leakage current.
When there is no structure in which the film of the present invention is sandwiched between electrodes or when it is used as a protective film, it can be measured by a four-probe method using a probe.

本発明の膜は、非晶質膜、多結晶膜、又はこれらの混在した膜であってもよい。   The film of the present invention may be an amorphous film, a polycrystalline film, or a film in which these are mixed.

本発明の膜の膜厚は、通常10nm〜10μmであり、好ましくは50nm〜3μmであり、より好ましくは100nm〜1μmである。膜厚は、所望の絶縁破壊電界が得られるように、適宜選定することができる。   The film thickness of the film of the present invention is usually 10 nm to 10 μm, preferably 50 nm to 3 μm, more preferably 100 nm to 1 μm. The film thickness can be appropriately selected so that a desired dielectric breakdown electric field can be obtained.

本発明の膜の絶縁破壊電界(Ec)は、次のようにして求めることができる。
基板/本発明の膜/電極の積層体に電圧を印加するための電源を用意し、温度:25℃で、0Vから印加電圧を0.01Vステップで増加させ、急激に電流が増加して10A/cmに達したときの電圧を、本発明の膜の膜厚で除したものを絶縁破壊電界とする。
The dielectric breakdown electric field (Ec) of the film of the present invention can be determined as follows.
A power supply for applying a voltage to the substrate / film / electrode laminate of the present invention is prepared, and the applied voltage is increased from 0 V in 0.01 V steps at a temperature of 25 ° C., and the current increases rapidly to 10 A. A voltage obtained when the voltage reaches / cm 2 is divided by the film thickness of the film of the present invention is defined as a dielectric breakdown electric field.

本発明の膜の絶縁破壊電界は、膜に求められる特性、機能に応じて適宜決定すればよいが、絶縁膜として用いられる場合には、1.0MV/cmを超えることが好ましく、1.5MV/cmを超えることがより好ましい。絶縁破壊電界の上限に特に限定はない。
また、本発明の膜が、半導体デバイスにおいて絶縁膜として用いられる場合には、当該膜が接する基板、半導体層よりも高い絶縁破壊電界を有していることが望ましい。
The dielectric breakdown electric field of the film of the present invention may be appropriately determined according to the characteristics and functions required of the film, but when used as an insulating film, it preferably exceeds 1.0 MV / cm, and is preferably 1.5 MV. More preferably, it exceeds / cm. There is no particular limitation on the upper limit of the dielectric breakdown electric field.
In addition, when the film of the present invention is used as an insulating film in a semiconductor device, it is desirable to have a higher breakdown electric field than the substrate and the semiconductor layer with which the film is in contact.

本発明の膜の比誘電率は、膜に求められる特性、機能に応じて適宜決定すればよいが、絶縁膜として用いられる場合には3.9を超えることが好ましく、10を超えることがより好ましい。膜の比誘電率の上限には特に限定はない。
比誘電率がSiO(εr=3.9)より高い材料をHigh−k材料と呼び、SiOを薄膜化した場合と同等の半導体デバイスの動作速度を保ちつつ、ゲート絶縁膜の膜厚を厚くできる。これにより、ゲートの漏れ電流を大幅に削減し、消費電力を低減できる。
The relative dielectric constant of the film of the present invention may be appropriately determined according to the characteristics and functions required of the film. However, when used as an insulating film, it preferably exceeds 3.9, more preferably exceeds 10. preferable. There is no particular limitation on the upper limit of the relative dielectric constant of the film.
A material having a relative dielectric constant higher than SiO 2r = 3.9) is referred to as a High-k material, and the film thickness of the gate insulating film is maintained while maintaining the operation speed of the semiconductor device equivalent to the case where SiO 2 is thinned. Can be thickened. Thereby, the leakage current of the gate can be greatly reduced, and the power consumption can be reduced.

本発明の膜の比誘電率(εr)は次のようにして求めることができる。
基板/本発明の膜/電極の積層体にLCRメーターを接続し、温度:25℃における静電容量を測定する。得られた静電容量をC[F]、電極面積をS[m]、絶縁膜厚をd[m]、真空の誘電率をε[F/m]とすると、次式が成り立つ。

Figure 2017216445
この式より求めたεrを比誘電率とする。 The relative dielectric constant (ε r ) of the film of the present invention can be determined as follows.
An LCR meter is connected to the substrate / membrane / electrode laminate of the present invention, and the capacitance at a temperature of 25 ° C. is measured. If the obtained capacitance is C [F], the electrode area is S [m 2 ], the insulating film thickness is d [m], and the vacuum dielectric constant is ε 0 [F / m], the following equation is established.
Figure 2017216445
Let ε r obtained from this equation be the relative dielectric constant.

本発明の製造方法によれば、窒素元素を含む気体の含有雰囲気下で、絶縁体ではない酸化物焼結体ターゲットをDCスパッタすることで酸窒化物絶縁膜を得ることができる。こうすることにより、絶縁体ターゲットを用いるRFスパッタによって絶縁膜を製造する場合に比べて成膜レートが大きく向上する。   According to the manufacturing method of the present invention, an oxynitride insulating film can be obtained by DC sputtering an oxide sintered body target that is not an insulator in an atmosphere containing a nitrogen element-containing gas. By doing so, the deposition rate is greatly improved as compared with the case where an insulating film is manufactured by RF sputtering using an insulator target.

導入する気体の全流量中の窒素元素を含む気体の流量は1体積%以上、100体積%以下、好ましくは2体積%以上、50体積%以下、より好ましくは4体積%以上、12体積%以下である。
窒素元素を含む気体としては、N、NO、NO、NO、N、N,N、NHが挙げられる。
The flow rate of the gas containing nitrogen element in the total flow rate of the introduced gas is 1% by volume or more and 100% by volume or less, preferably 2% by volume or more and 50% by volume or less, more preferably 4% by volume or more and 12% by volume or less. It is.
Examples of the gas containing nitrogen element include N 2 , NO, NO 2 , N 2 O, N 2 O 3 , N 2 O 4 , N 2 O 5 , and NH 3 .

また、水を導入することで、形成される膜の酸化が促進され、得られる膜の絶縁性がさらに向上する。導入する気体の全流量中の水流量は0.1体積%以上、50体積%以下、好ましくは1体積%以上、20体積%以下である。   Further, by introducing water, the oxidation of the formed film is promoted, and the insulating property of the obtained film is further improved. The water flow rate in the total flow rate of the gas to be introduced is from 0.1% by volume to 50% by volume, preferably from 1% by volume to 20% by volume.

スパッタ時に導入する気体(スパッタ雰囲気)は、上記窒素元素を含む気体、水の他に、スパッタ雰囲気に一般的に用いられているAr、O、He、Ne、Xe,Kr等を含んでいてもよい。スパッタ時の条件に特に限定はないが、0〜300℃、0.1〜10Paで成膜してもよい。また、成膜後の処理に特に限定はないが、0〜300℃、10〜120分のアニールをしてもよい。 The gas (sputtering atmosphere) introduced at the time of sputtering contains Ar, O 2 , He, Ne, Xe, Kr, etc. generally used in the sputtering atmosphere, in addition to the gas containing nitrogen element and water. Also good. The sputtering conditions are not particularly limited, but the film may be formed at 0 to 300 ° C. and 0.1 to 10 Pa. Further, the treatment after the film formation is not particularly limited, but annealing at 0 to 300 ° C. for 10 to 120 minutes may be performed.

本発明の製造方法で使用するスパッタリングターゲットは、In、Ga、Zn、Al及びSnから選ばれる少なくとも1種の金属元素を含む酸化物焼結体からなる。
スパッタリングターゲットは、Ga元素を含む酸化物焼結体からなることが好ましく、酸化物焼結体中の全金属元素に占めるGa元素の割合は、50〜100原子%であることが好ましく、60〜100原子%であることがより好ましく、60〜99原子%であることがさらに好ましい。Gaリッチな酸化物焼結体からなるスパッタリングターゲットを用いることにより、Gaリッチな膜が得られる。Gaリッチな膜は、優れた絶縁破壊特性を有する。また、同様の効果がAl元素、Sn元素及びランタノイド(La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu)を用いても得られる。
また、Ga元素に、さらにIn元素及び/又はZn元素を含む酸化物焼結体からなることがより好ましい。In元素及びZn元素はDCスパッタリングを容易にする効果を有する。
The sputtering target used in the production method of the present invention is composed of an oxide sintered body containing at least one metal element selected from In, Ga, Zn, Al, and Sn.
The sputtering target is preferably composed of an oxide sintered body containing Ga element, and the proportion of Ga element in all metal elements in the oxide sintered body is preferably 50 to 100 atomic%, and 60 to It is more preferably 100 atomic%, and further preferably 60 to 99 atomic%. By using a sputtering target made of a Ga-rich oxide sintered body, a Ga-rich film can be obtained. Ga-rich films have excellent dielectric breakdown characteristics. Similar effects can be obtained by using Al element, Sn element and lanthanoid (La, Ce, Pr, Nd, Pm, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb, Lu). .
Moreover, it is more preferable to consist of oxide sinter containing Ga element and In element and / or Zn element. In elements and Zn elements have the effect of facilitating DC sputtering.

In元素、Ga元素、及びZn元素を含む酸化物焼結体からなるスパッタリングターゲットの場合、各元素の好ましい原子比の範囲は以下の通りである。
In/(In+Ga+Zn)=0.001以上0.998以下であり、好ましくは0.001以上0.5以下、さらに好ましくは0.001以上0.333以下である。
Ga/(In+Ga+Zn)=0.001以上0.998以下であり、好ましくは0.333以上0.998%以下、さらに好ましくは0.5以上0.998以下である。
Zn/(In+Ga+Zn)=0.001以上0.998以下であり、好ましくは0.001以上0.5以下、さらに好ましくは0.001以上0.333以下である。
In the case of a sputtering target composed of an oxide sintered body containing an In element, a Ga element, and a Zn element, the preferred atomic ratio ranges for each element are as follows.
In / (In + Ga + Zn) = 0.001 to 0.998, preferably 0.001 to 0.5, and more preferably 0.001 to 0.333.
Ga / (In + Ga + Zn) = 0.001 to 0.998, preferably 0.333 to 0.998%, more preferably 0.5 to 0.998.
Zn / (In + Ga + Zn) = 0.001 to 0.998, preferably 0.001 to 0.5, and more preferably 0.001 to 0.333.

本発明で用いるスパッタリングターゲットを構成する酸化物焼結体は金属元素として、本質的に、In,Ga及びZn、並びに任意にAl及びSnからなっていてもよい。この場合、不可避不純物を含んでもよい。本発明で用いる酸化物焼結体の金属元素の、例えば、70原子%以上、80原子%以上、又は90原子%以上が、In,Ga,Zn、並びに任意にAl及びSnであってもよい。また、本発明で用いる酸化物焼結体は、金属元素として、In,Ga,Zn、並びに任意にAl及びSnのみを含んでいてもよい。   The oxide sintered body constituting the sputtering target used in the present invention may consist essentially of In, Ga and Zn, and optionally Al and Sn as metal elements. In this case, inevitable impurities may be included. For example, 70 atomic% or more, 80 atomic% or more, or 90 atomic% or more of the metal element of the oxide sintered body used in the present invention may be In, Ga, Zn, and optionally Al and Sn. . The oxide sintered body used in the present invention may contain only In, Ga, Zn, and optionally Al and Sn as metal elements.

本発明で用いるスパッタリングターゲットの製造方法及び物性は特に制限はないが、以下に例示を記載する。
各原料粉の純度は、通常99.9%(3N)以上、好ましくは99.99%(4N)以上、さらに好ましくは99.995%以上、特に好ましくは99.999%(5N)以上である。各原料粉の純度が99.9%(3N)未満だと、不純物により半導体特性が低下したり、色むらや斑点等の外観上の不良が発生したり、信頼性が低下する等のおそれがある。
Although the manufacturing method and physical property of the sputtering target used by this invention do not have a restriction | limiting in particular, An illustration is described below.
The purity of each raw material powder is usually 99.9% (3N) or higher, preferably 99.99% (4N) or higher, more preferably 99.995% or higher, particularly preferably 99.999% (5N) or higher. . If the purity of each raw material powder is less than 99.9% (3N), the semiconductor characteristics may be deteriorated due to impurities, appearance defects such as uneven color and spots may occur, and reliability may be reduced. is there.

また、各元素の酸化物粉の比表面積が、ほぼ同じである粉末を使用することが好ましい。これにより、より効率的に粉砕混合できる。具体的には、比表面積の差を5m/g以下にすることが好ましい。比表面積が違いすぎると、効率的な粉砕混合ができず、焼結体中に原料粉の酸化物の粒子が残る場合がある。 Moreover, it is preferable to use the powder whose specific surface area of the oxide powder of each element is substantially the same. Thereby, it can pulverize and mix more efficiently. Specifically, the difference in specific surface area is preferably 5 m 2 / g or less. If the specific surface area is too different, efficient pulverization and mixing cannot be performed, and oxide particles of the raw material powder may remain in the sintered body.

混合粉体を、例えば、湿式媒体撹拌ミルを使用して混合粉砕する。このとき、粉砕後の比表面積が原料混合粉体の比表面積より1.0〜3.0m/g増加する程度か、又は粉砕後の平均メジアン径が0.6〜1μmとなる程度に粉砕することが好ましい。このように調整した原料粉を使用することにより、仮焼工程を全く必要とせずに、高密度の酸化物焼結体を得ることができる。また、還元工程も不要となる。 The mixed powder is mixed and ground using, for example, a wet medium stirring mill. At this time, the specific surface area after pulverization is increased to 1.0 to 3.0 m 2 / g from the specific surface area of the raw material mixed powder, or the average median diameter after pulverization is adjusted to be 0.6 to 1 μm. It is preferable to do. By using the raw material powder thus adjusted, a high-density oxide sintered body can be obtained without requiring a calcination step at all. Moreover, a reduction process is also unnecessary.

尚、原料混合粉体の比表面積の増加分が1.0m/g未満又は粉砕後の原料混合粉の平均メジアン径が1μmを超えると、焼結密度が十分に大きくならない場合がある。一方、原料混合粉体の比表面積の増加分が3.0m/gを超える場合又は粉砕後の平均メジアン径が0.6μm未満にすると、粉砕時の粉砕器機等からのコンタミ(不純物混入量)が増加する場合がある。 In addition, if the increase in the specific surface area of the raw material mixed powder is less than 1.0 m 2 / g or the average median diameter of the raw material mixed powder after pulverization exceeds 1 μm, the sintered density may not be sufficiently increased. On the other hand, if the increase in the specific surface area of the raw material mixed powder exceeds 3.0 m 2 / g, or if the average median diameter after pulverization is less than 0.6 μm, contamination from the pulverizer during pulverization (impurity contamination amount) ) May increase.

ここで、各粉体の比表面積はBET法で測定した値である。各粉体の粒度分布のメジアン径は、粒度分布計で測定した値である。これらの値は、粉体を乾式粉砕法、湿式粉砕法等により粉砕することにより調整できる。
粉砕工程後の原料をスプレードライヤー等で乾燥した後、成形する。成形は公知の方法、例えば、加圧成形、冷間静水圧加圧が採用できる。
Here, the specific surface area of each powder is a value measured by the BET method. The median diameter of the particle size distribution of each powder is a value measured with a particle size distribution meter. These values can be adjusted by pulverizing the powder by a dry pulverization method, a wet pulverization method or the like.
The raw material after the pulverization step is dried with a spray dryer or the like and then molded. For forming, a known method such as pressure forming or cold isostatic pressing can be employed.

次いで、得られた成形物を焼結して焼結体を得る。焼結は、1350〜1600℃で2〜20時間焼結することが好ましい。1350℃未満では、密度が向上せず、また、1600℃を超えると一部の元素が蒸散し、焼結体の組成が変化したり、蒸散により焼結体中にボイド(空隙)が発生したりする場合がある。   Next, the obtained molded product is sintered to obtain a sintered body. The sintering is preferably performed at 1350 to 1600 ° C. for 2 to 20 hours. If the temperature is lower than 1350 ° C., the density does not improve, and if it exceeds 1600 ° C., some elements evaporate, the composition of the sintered body changes, or voids (voids) are generated in the sintered body due to evaporation. Sometimes.

また、焼結は酸素を流通することにより酸素雰囲気中で焼結するか、加圧下にて焼結するのがよい。これにより一部の元素の蒸散を抑えることができ、ボイド(空隙)のない焼結体が得られる。
このようにして製造した焼結体は、密度が高いため、使用時におけるノジュールやパーティクルの発生が少ないことから、膜特性に優れた酸化物半導体膜を作製することができる。
Sintering is preferably performed in an oxygen atmosphere by circulating oxygen or under pressure. Thereby, transpiration of some elements can be suppressed, and a sintered body free from voids (voids) can be obtained.
Since the sintered body manufactured in this manner has a high density and generates less nodules and particles during use, an oxide semiconductor film having excellent film characteristics can be manufactured.

酸化物焼結体は、研磨等の加工を施すことによりターゲットとなる。具体的には、焼結体を、例えば、平面研削盤で研削して表面粗さRaを5μm以下とする。さらに、ターゲットのスパッタ面に鏡面加工を施して、平均表面粗さRaが1000オングストローム以下としてもよい。この鏡面加工(研磨)は機械的な研磨、化学研磨、メカノケミカル研磨(機械的な研磨と化学研磨の併用)等の、すでに知られている研磨技術を用いることができる。例えば、固定砥粒ポリッシャー(ポリッシュ液:水)で#2000以上にポリッシングしたり、又は遊離砥粒ラップ(研磨材:SiCペースト等)にてラッピング後、研磨材をダイヤモンドペーストに換えてラッピングすることによって得ることができる。このような研磨方法には特に制限はない。   The oxide sintered body becomes a target by performing processing such as polishing. Specifically, the sintered body is ground by, for example, a surface grinder so that the surface roughness Ra is 5 μm or less. Further, the sputter surface of the target may be mirror-finished so that the average surface roughness Ra is 1000 angstroms or less. For this mirror finishing (polishing), a known polishing technique such as mechanical polishing, chemical polishing, mechanochemical polishing (a combination of mechanical polishing and chemical polishing) can be used. For example, polishing to # 2000 or more with a fixed abrasive polisher (polishing liquid: water) or lapping with loose abrasive lapping (abrasive: SiC paste, etc.), and then lapping by changing the abrasive to diamond paste Can be obtained by: Such a polishing method is not particularly limited.

得られたターゲットをバッキングプレートへボンディングすることにより、各種成膜装置に装着して使用できる。成膜法としては、例えば、スパッタリング法、PLD(パルスレーザーディポジション)法、真空蒸着法、イオンプレーティング法等が挙げられる。量産性の観点から、DCスパッタリング法が好ましい。   By bonding the obtained target to a backing plate, it can be used by being attached to various film forming apparatuses. Examples of the film forming method include a sputtering method, a PLD (pulse laser deposition) method, a vacuum deposition method, and an ion plating method. From the viewpoint of mass productivity, the DC sputtering method is preferable.

尚、ターゲットの清浄処理には、エアーブローや流水洗浄等を使用できる。エアーブローで異物を除去する際には、ノズルの向い側から集塵機で吸気を行なうとより有効に除去できる。
エアーブローや流水洗浄の他に、超音波洗浄等を行なうこともできる。超音波洗浄では、周波数25〜300KHzの間で多重発振させて行なう方法が有効である。例えば周波数25〜300KHzの間で、25KHz刻みに12種類の周波数を多重発振させて超音波洗浄を行なうのがよい。
In addition, air blow, running water washing | cleaning, etc. can be used for the cleaning process of a target. When removing foreign matter by air blow, it is possible to remove the foreign matter more effectively by suctioning with a dust collector from the opposite side of the nozzle.
In addition to air blow and running water cleaning, ultrasonic cleaning and the like can also be performed. In ultrasonic cleaning, a method of performing multiple oscillations at a frequency of 25 to 300 KHz is effective. For example, it is preferable to perform ultrasonic cleaning by causing multiple oscillations of 12 types of frequencies at intervals of 25 KHz between frequencies of 25 to 300 KHz.

酸化物焼結体中における各化合物の粒径は、それぞれ20μm以下が好ましく、10μm以下がさらに好ましく、5μm以下が特に好ましい。尚、粒径は電子プローブマイクロアナライザ(EPMA)で測定した平均粒径である。結晶粒径は、例えば、原料である金属酸化物の各粉体の配合比や原料粉体の粒径、純度、昇温時間、焼結温度、焼結時間、焼結雰囲気、降温時間を調製することにより得られる。化合物の粒径が20μmより大きいとスパッタ時にノジュールが発生するおそれがある。   The particle size of each compound in the oxide sintered body is preferably 20 μm or less, more preferably 10 μm or less, and particularly preferably 5 μm or less. The particle size is an average particle size measured with an electron probe microanalyzer (EPMA). For the crystal grain size, for example, the mixing ratio of each powder of the metal oxide as the raw material, the particle size of the raw material powder, purity, heating time, sintering temperature, sintering time, sintering atmosphere, cooling time are adjusted. Can be obtained. If the particle size of the compound is larger than 20 μm, nodules may be generated during sputtering.

ターゲットの密度は、理論密度の95%以上が好ましく、98%以上がより好ましく、99%以上が特に好ましい。ターゲットの密度が95%より小さいと強度が不十分となり成膜時にターゲットが破損するおそれがある。また、トランジスタを作製した際に性能が不均一になるおそれがある。
ここで、ターゲットの理論相対密度は、各酸化物の比重(例えば、ZnOは5.66g/cm、Inは7.12g/cm、ZrOは5.98g/cm)とその量比から密度を計算し、アルキメデス法で測定した密度との比率を計算して理論相対密度とする。
The density of the target is preferably 95% or more of the theoretical density, more preferably 98% or more, and particularly preferably 99% or more. If the density of the target is less than 95%, the strength is insufficient and the target may be damaged during film formation. In addition, performance may be uneven when a transistor is manufactured.
Here, the theoretical relative density of the target is the specific gravity of each oxide (for example, ZnO is 5.66 g / cm 3 , In 2 O 3 is 7.12 g / cm 3 , and ZrO 2 is 5.98 g / cm 3 ). The density is calculated from the quantitative ratio, and the ratio with the density measured by the Archimedes method is calculated to obtain the theoretical relative density.

ターゲットの抗折力は、8kg/mm以上であることが好ましく、10kg/mm以上であることがより好ましく、12kg/mm以上であることが特に好ましい。ターゲットの運搬、取り付け時に荷重がかかり、ターゲットが破損するおそれがあるという理由で、ターゲットには、一定以上の抗折力が要求され、8kg/mm未満では、ターゲットとしての使用に耐えられないおそれがある。ターゲットの抗折力は、JIS R 1601に準じて測定することができる。 The bending strength of the target is preferably 8 kg / mm 2 or more, more preferably 10 kg / mm 2 or more, and particularly preferably 12 kg / mm 2 or more. The target is required to have a certain level of bending force because a load is applied during transportation and mounting of the target, and the target may be damaged. If the target is less than 8 kg / mm 2 , it cannot be used as a target. There is a fear. The bending strength of the target can be measured according to JIS R 1601.

一般に、半導体膜製造に用いられる酸化物焼結体(ターゲット)のバルク抵抗は、1×10Ωm以下であり、好ましくは1×10Ωm以下であり、より好ましくは1×10Ωm以下であり、さらに好ましくは10Ωm以下である。
酸化物焼結体のバルク抵抗は、抵抗率計(三菱化学(株)製、ロレスタ)を使用して四探針法に基づいて測定できる。
In general, the bulk resistance of an oxide sintered body (target) used for manufacturing a semiconductor film is 1 × 10 7 Ωm or less, preferably 1 × 10 5 Ωm or less, more preferably 1 × 10 2 Ωm or less. More preferably, it is 10 Ωm or less.
The bulk resistance of the oxide sintered body can be measured based on the four-probe method using a resistivity meter (Made by Mitsubishi Chemical Corporation, Loresta).

本発明の製造方法では、絶縁体ターゲットではなく、半導体膜成膜に用いられてきた酸化物焼結体ターゲットを用いることができるため、RFスパッタリングに比べて成膜レートが速いDCスパッタリングが可能となり、絶縁膜や保護膜の量産性に優れる。
バルク抵抗が比較的大きい酸化物焼結体ターゲットを用いる場合には、パルスDCスパッタリングを用いることができる。
In the manufacturing method of the present invention, since an oxide sintered body target that has been used for film formation of a semiconductor film can be used instead of an insulator target, DC sputtering can be performed at a higher film formation rate than RF sputtering. Excellent in mass production of insulating films and protective films.
When using an oxide sintered compact target having a relatively large bulk resistance, pulse DC sputtering can be used.

2.積層体及び半導体デバイス
本発明の一態様に係る積層体(以下、本発明の積層体という)は、上記本発明の膜を含むことを特徴とする。
本発明の膜は、絶縁膜、保護膜等として機能することができる。
2. Laminated body and semiconductor device The laminated body which concerns on 1 aspect of this invention (henceforth the laminated body of this invention) is characterized by including the film | membrane of the said invention.
The film of the present invention can function as an insulating film, a protective film, or the like.

本発明の積層体とは、本発明の膜が何らかの支持体上に設けられた構造体をいう。当該積層体が複数の層で構成される場合には、本発明の膜は、その最外層に形成されていてもよいし、複数の層の間に形成されていてもよい。
支持体は平面状を有していてもよいし、立体形状を有していてもよい。また、本発明の膜は、支持体表面全体に設けられていてもよいし、支持体表面の一部のみに設けられていてもよい。
The laminate of the present invention refers to a structure in which the film of the present invention is provided on some support. When the said laminated body is comprised with a some layer, the film | membrane of this invention may be formed in the outermost layer, and may be formed between several layers.
The support may have a planar shape or a three-dimensional shape. Moreover, the film | membrane of this invention may be provided in the whole support body surface, and may be provided only in a part of support body surface.

支持体が基板であり、本発明の膜が当該基板に接して設けられる場合、当該基板の素材は特に限定されないが、例えば、ガラス、プラスチック、金属、半導体、酸化物、紙、布、セラミックス等が挙げられる。   When the support is a substrate and the film of the present invention is provided in contact with the substrate, the material of the substrate is not particularly limited. For example, glass, plastic, metal, semiconductor, oxide, paper, cloth, ceramics, etc. Is mentioned.

積層体において、本発明の膜が電極層と積層される場合、電極層の材料は、本発明の膜からなる酸化物絶縁層の片面又は両面に形成できるものであれば、特に限定されないが、Mo、Ti、Au、Ag、Al、Cuを好適に用いることができる。
また、電極層が複数の層で構成されていてもよい。例えば、酸化物絶縁層/Mo電極層/Au金属層の順に積層することで、Mo電極層の酸化を防ぐことができる。
In the laminate, when the film of the present invention is laminated with the electrode layer, the material of the electrode layer is not particularly limited as long as it can be formed on one or both sides of the oxide insulating layer made of the film of the present invention. Mo, Ti, Au, Ag, Al, and Cu can be suitably used.
The electrode layer may be composed of a plurality of layers. For example, the oxidation of the Mo electrode layer can be prevented by stacking the oxide insulating layer / Mo electrode layer / Au metal layer in this order.

電極層の膜厚は、所望の電気特性が得られるように適宜選定すればよいが、例えば、10nm〜10μmの範囲内であり、好ましくは100nm〜3μmの範囲内である。   The film thickness of the electrode layer may be appropriately selected so as to obtain desired electrical characteristics, and is, for example, in the range of 10 nm to 10 μm, and preferably in the range of 100 nm to 3 μm.

積層体において、本発明の膜が積層体の半導体層と積層される場合、半導体層の材料は、本発明の膜からなる酸化物絶縁層の片面又は両面に形成できるものであれば、特に限定されないが、Si、SiC、GaAs、GaN、Ga、IGZO、AlN、ダイヤモンド等を好適に用いることができる。
また、半導体層が複数の層で構成されていてもよい。例えば、Si支持基板/SiC層/酸化物絶縁層の順に積層することができる。
In the laminate, when the film of the present invention is laminated with the semiconductor layer of the laminate, the material of the semiconductor layer is particularly limited as long as it can be formed on one or both sides of the oxide insulating layer made of the film of the present invention. However, Si, SiC, GaAs, GaN, Ga 2 O 3 , IGZO, AlN, diamond, or the like can be preferably used.
The semiconductor layer may be composed of a plurality of layers. For example, it can be laminated in the order of Si support substrate / SiC layer / oxide insulating layer.

半導体層の膜厚は、所望の電気特性が得られるように、膜厚は適宜選定すればよいが、例えば、10nm〜2mmの範囲内であり、好ましくは20nm〜100μmの範囲内である。   The film thickness of the semiconductor layer may be appropriately selected so that desired electrical characteristics can be obtained. For example, the film thickness is in the range of 10 nm to 2 mm, and preferably in the range of 20 nm to 100 μm.

本発明の一態様に係る半導体デバイス(以下、本発明の半導体デバイスという)は、上記本発明の膜を、絶縁層又は保護層として含むことを特徴とする。   A semiconductor device according to one embodiment of the present invention (hereinafter referred to as a semiconductor device of the present invention) includes the film of the present invention as an insulating layer or a protective layer.

本発明の膜は、優れた絶縁破壊電界を持つ酸窒化物膜であり、各種半導体デバイスに絶縁膜や保護膜として好適に用いることができる。   The film of the present invention is an oxynitride film having an excellent dielectric breakdown electric field, and can be suitably used as an insulating film or a protective film in various semiconductor devices.

半導体デバイス(素子)としては、本発明の膜を絶縁膜及び/又は保護膜として用いることができるものであれば特に限定されないが、例えば、トランジスタ、ダイオード、整流素子、光電変換素子、半導体集積回路、発光ダイオード、バリスタ、サイリスタ、抵抗、コンデンサ等が挙げられる。   The semiconductor device (element) is not particularly limited as long as the film of the present invention can be used as an insulating film and / or a protective film. For example, a transistor, a diode, a rectifier element, a photoelectric conversion element, a semiconductor integrated circuit , Light emitting diodes, varistors, thyristors, resistors, capacitors, and the like.

半導体デバイスの1つである、薄膜トランジスタ(TFT)は、ゲート電極、ゲート絶縁膜、前記ゲート絶縁膜に接する酸化物半導体膜、及び酸化物半導体膜に接続し、チャンネル部により隔てられているソース電極及びドレイン電極を少なくとも有する。   A thin film transistor (TFT) which is one of semiconductor devices includes a gate electrode, a gate insulating film, an oxide semiconductor film in contact with the gate insulating film, and a source electrode connected to the oxide semiconductor film and separated by a channel portion And at least a drain electrode.

図1は、薄膜トランジスタの一実施形態を示す概略断面図である。
薄膜トランジスタ1は、基板10及び絶縁膜30の間にゲート電極20を挟持しており、ゲート絶縁膜30上には半導体膜40が活性層として積層されている。さらに、半導体膜40の端部付近を覆うようにしてソース電極50及びドレイン電極52がそれぞれ設けられている。半導体膜40、ソース電極50及びドレイン電極52で囲まれた部分にチャンネル部60を形成している。本発明の膜はゲート絶縁膜として薄膜トランジスタに組み込むことができる。
FIG. 1 is a schematic cross-sectional view showing an embodiment of a thin film transistor.
The thin film transistor 1 has a gate electrode 20 sandwiched between a substrate 10 and an insulating film 30, and a semiconductor film 40 is stacked on the gate insulating film 30 as an active layer. Further, a source electrode 50 and a drain electrode 52 are provided so as to cover the vicinity of the end of the semiconductor film 40. A channel portion 60 is formed in a portion surrounded by the semiconductor film 40, the source electrode 50 and the drain electrode 52. The film of the present invention can be incorporated into a thin film transistor as a gate insulating film.

尚、図1の薄膜トランジスタ1はいわゆるチャンネルエッチ型薄膜トランジスタであるが、薄膜トランジスタは、チャンネルエッチ型薄膜トランジスタに限定されず、本技術分野で公知の素子構成を採用できる。   The thin film transistor 1 in FIG. 1 is a so-called channel etch type thin film transistor, but the thin film transistor is not limited to a channel etch type thin film transistor, and an element configuration known in this technical field can be adopted.

本発明の半導体デバイス、例えば、薄膜トランジスタでは、前記本発明の膜からなる絶縁層が、ゲート電極の少なくとも片面に設けられていることが好ましい。   In the semiconductor device of the present invention, for example, a thin film transistor, it is preferable that the insulating layer made of the film of the present invention is provided on at least one surface of the gate electrode.

また、薄膜トランジスタは、ソース電極、ドレイン電極及び半導体層のうち少なくとも半導体層上に本発明の膜からなる保護層を有し、保護層、半導体層及び基板の順に含む構造になっていると好ましい。   In addition, the thin film transistor preferably includes a protective layer including the film of the present invention over at least a semiconductor layer among a source electrode, a drain electrode, and a semiconductor layer, and includes a protective layer, a semiconductor layer, and a substrate in that order.

図2は、保護層を有する薄膜トランジスタの一実施形態を示す概略断面図である。基板10の、ソース電極、ドレイン電極及び半導体層が形成されている面と対向する面全体に保護層70が設けられている点で、図1の薄膜トランジスタ1と異なっており、本発明の膜は、ゲート絶縁膜30及び/又は保護層70として用いることができる。   FIG. 2 is a schematic cross-sectional view showing an embodiment of a thin film transistor having a protective layer. 1 is different from the thin film transistor 1 of FIG. 1 in that a protective layer 70 is provided on the entire surface of the substrate 10 facing the surface on which the source electrode, the drain electrode, and the semiconductor layer are formed. The gate insulating film 30 and / or the protective layer 70 can be used.

また、図3も、別の形態の保護層を有する薄膜トランジスタの一実施形態を示す概略断面図である。
半導体層40上にのみ保護層72が設けられている点で図1及び図2の薄膜トランジスタ1,2と異なるが、その他は同様である。
FIG. 3 is also a schematic cross-sectional view showing an embodiment of a thin film transistor having another form of protective layer.
This is different from the thin film transistors 1 and 2 of FIGS. 1 and 2 in that the protective layer 72 is provided only on the semiconductor layer 40, but is otherwise the same.

実施例1
抵抗率0.1Ωmのn型Si基板(直径4インチ)をスパッタリング装置(ULVAC社製:MPS−6000C4)にセットし、バルク抵抗が2.6ΩmのInGaZnO(In:Ga:Zn=1:1:1(原子比))の酸化物焼結体からなるスパッタリングターゲットをDC100W、Ar、HO及びNの混合ガス雰囲気、1000秒の条件でスパッタリングして、200nmの膜を成膜した。尚、スパッタリング時に導入した混合ガス流量中のNの流量は4体積%、混合ガス流量中のHOの流量は1体積%であった。
また、得られた膜について、X線光電子分光分析装置(アルバック・ファイ社製:VersaProbe ll)を用いてX線光電子分光測定を行ったところ、In元素、Ga元素、Zn元素、O元素及びN元素が存在することを確認した。
この基板を取り出し、電気炉によって空気中300℃の条件で1時間アニールした。
この基板を再度エリアマクスとともにスパッタリング装置にセットした後、電極としてMoをDC100W、Ar雰囲気、1200秒の条件で150nm成膜した。
Example 1
An n-type Si substrate (diameter 4 inches) having a resistivity of 0.1 Ωm was set in a sputtering apparatus (manufactured by ULVAC: MPS-6000C4), and a bulk resistance of 2.6 Ωm InGaZnO (In: Ga: Zn = 1: 1: 1 (atomic ratio)) a sputtering target made of an oxide sintered body was sputtered in a mixed gas atmosphere of DC 100 W, Ar, H 2 O and N 2 for 1000 seconds to form a 200 nm film. The flow rate of N 2 in the mixed gas flow rate introduced during sputtering was 4% by volume, and the flow rate of H 2 O in the mixed gas flow rate was 1% by volume.
Further, the obtained film was subjected to X-ray photoelectron spectroscopy measurement using an X-ray photoelectron spectroscopic analyzer (manufactured by ULVAC-PHI, Inc .: VersaProbell). As a result, In element, Ga element, Zn element, O element and N It was confirmed that the element was present.
The substrate was taken out and annealed in an electric furnace at 300 ° C. for 1 hour in air.
After this substrate was set in the sputtering apparatus together with Area Max again, Mo was deposited as an electrode at a thickness of 150 nm under the conditions of DC 100 W, Ar atmosphere, and 1200 seconds.

このようにして得た素子(Si/InGaZnON/Mo)について、半導体パラメータアナライザ(Agilent社製:B1500)を使用し、電気抵抗率を測定したところ、温度:25℃、電界:0.1MV/cm印加時における電気抵抗率は2×1012Ωmであった。さらに、絶縁破壊電界(Ec)は1.6MV/cm、比誘電率は15.5であった。 The element (Si / InGaZnON / Mo) thus obtained was measured for electrical resistivity using a semiconductor parameter analyzer (manufactured by Agilent: B1500). The temperature was 25 ° C. and the electric field was 0.1 MV / cm. The electrical resistivity at the time of application was 2 × 10 12 Ωm. Furthermore, the dielectric breakdown electric field (Ec) was 1.6 MV / cm, and the dielectric constant was 15.5.

実施例2
スパッタリング時にAr、HO及びNの混合ガス雰囲気で、混合ガス流量中のHOの流量を10体積%とした以外は実施例1に記載の方法で素子(Si/InGaZnON/Mo)を得た。また、得られた膜について、X線光電子分光分析装置(アルバック・ファイ社製:VersaProbe ll)でX線光電子分光測定を行ったところ、In元素、Ga元素、Zn元素、O元素及びN元素が存在することを確認した。
Example 2
The device (Si / InGaZnON / Mo) was formed by the method described in Example 1 except that the flow rate of H 2 O in the mixed gas flow rate was changed to 10% by volume in a mixed gas atmosphere of Ar, H 2 O and N 2 during sputtering. Got. Moreover, when X-ray photoelectron spectroscopy measurement was performed on the obtained film with an X-ray photoelectron spectrometer (Versa Probe, manufactured by ULVAC-PHI), In element, Ga element, Zn element, O element and N element were found to be present. Confirmed that it exists.

このようにして得た素子(Si/InGaZnON/Mo)について、半導体パラメータアナライザ(Agilent社製:B1500)を使用し、電気抵抗率を測定したところ、温度:25℃、電界:0.1MV/cm印加時における電気抵抗率は4×1012Ωmであった。さらに、絶縁破壊電界(Ec)は2.2MV/cm、比誘電率は14.1であった。 The element (Si / InGaZnON / Mo) thus obtained was measured for electrical resistivity using a semiconductor parameter analyzer (manufactured by Agilent: B1500). The temperature was 25 ° C. and the electric field was 0.1 MV / cm. The electric resistivity at the time of application was 4 × 10 12 Ωm. Furthermore, the dielectric breakdown electric field (Ec) was 2.2 MV / cm, and the dielectric constant was 14.1.

比較例1
スパッタリング時にArとHOの混合ガス雰囲気とした以外は実施例1に記載の方法で素子(Si/InGaZnO/Mo)を得た。尚、この時の導入した混合ガス流量中のHOの流量は1体積%であった。また、得られた膜について、X線光電子分光分析装置(アルバック・ファイ社製:VersaProbe ll)でX線光電子分光測定を行ったところ、In元素、Ga元素、Zn元素及びO元素が存在することを確認した。
Comparative Example 1
An element (Si / InGaZnO / Mo) was obtained by the method described in Example 1 except that a mixed gas atmosphere of Ar and H 2 O was used during sputtering. The flow rate of H 2 O in the introduced mixed gas flow rate at this time was 1% by volume. Further, when the obtained film was subjected to X-ray photoelectron spectroscopy measurement with an X-ray photoelectron spectroscopic analyzer (manufactured by ULVAC-PHI, Inc .: VersaProbell), In element, Ga element, Zn element and O element were present. It was confirmed.

得られた素子(Si/InGaZnO/Mo)について、半導体パラメータアナライザ(Agilent社製:B1500)を使用し、電気抵抗率を測定したところ、温度:25℃、電界:0.1MV/cm印加時における電気抵抗率は5×10Ωmであった。さらに、絶縁破壊電界(Ec)は1.0MV/cm、比誘電率は15.5であった。 About the obtained element (Si / InGaZnO / Mo), a semiconductor parameter analyzer (manufactured by Agilent: B1500) was used to measure the electrical resistivity. As a result, the temperature was 25 ° C. and the electric field was 0.1 MV / cm applied. The electrical resistivity was 5 × 10 6 Ωm. Furthermore, the dielectric breakdown electric field (Ec) was 1.0 MV / cm, and the dielectric constant was 15.5.

Figure 2017216445
Figure 2017216445

実施例3
スパッタリングターゲットとして、バルク抵抗が1×105ΩmのInGaZnO(In:Ga:Zn=1:3:1(原子比))の酸化物焼結体からなるスパッタリングターゲットを用い、スパッタリング時の雰囲気をAr、O及びNの混合ガス雰囲気とし、パルスDC100kHzとした他は、実施例1と同様にして膜を成膜し、素子(Si/InGaZnON/Mo)を製造した。
尚、スパッタリング時に導入した混合ガス流量中のNの流量は10体積%、混合ガス流量中のOの流量は1体積%であった。
スパッタリングして得られた膜について、X線光電子分光分析装置(アルバック・ファイ社製:VersaProbe ll)を用いてX線光電子分光測定を行ったところ、In元素、Ga元素、Zn元素、O元素及びN元素が存在することを確認した。
Example 3
As a sputtering target, a sputtering target made of an oxide sintered body of InGaZnO (In: Ga: Zn = 1: 3: 1 (atomic ratio)) with a bulk resistance of 1 × 10 5 Ωm was used, and the atmosphere during sputtering was Ar. A film was formed in the same manner as in Example 1 except that the mixed gas atmosphere of O 2 and N 2 was changed to pulsed DC 100 kHz, and a device (Si / InGaZnON / Mo) was manufactured.
The flow rate of N 2 in the mixed gas flow rate introduced during sputtering was 10% by volume, and the flow rate of O 2 in the mixed gas flow rate was 1% by volume.
When a film obtained by sputtering was subjected to X-ray photoelectron spectroscopy measurement using an X-ray photoelectron spectrometer (Versa Probe, manufactured by ULVAC-PHI), In element, Ga element, Zn element, O element and It was confirmed that N element was present.

このようにして得た素子(Si/InGaZnON/Mo)について、半導体パラメータアナライザ(Agilent社製:B1500)を使用し、電気抵抗率を測定したところ、温度:25℃、電界:0.1MV/cm印加時における電気抵抗率は1×1012Ωmであった。さらに、絶縁破壊電界(Ec)は2.5MV/cm、比誘電率は13.0であった。 The element (Si / InGaZnON / Mo) thus obtained was measured for electrical resistivity using a semiconductor parameter analyzer (manufactured by Agilent: B1500). The temperature was 25 ° C. and the electric field was 0.1 MV / cm. The electrical resistivity at the time of application was 1 × 10 12 Ωm. Furthermore, the dielectric breakdown electric field (Ec) was 2.5 MV / cm, and the dielectric constant was 13.0.

比較例2
スパッタリング時の雰囲気をArとOの混合ガス雰囲気とした他は実施例3と同様にして膜を成膜し、素子(Si/InGaZnO/Mo)を製造した。
尚、スパッタリング時に導入した混合ガス流量中のOの流量は1体積%であった。
スパッタリングして得られた膜について、X線光電子分光分析装置(アルバック・ファイ社製:VersaProbe ll)でX線光電子分光測定を行ったところ、In元素、Ga元素、Zn元素及びO元素が存在することを確認した。
Comparative Example 2
A film was formed in the same manner as in Example 3 except that the atmosphere during sputtering was a mixed gas atmosphere of Ar and O 2 , and an element (Si / InGaZnO / Mo) was manufactured.
The flow rate of O 2 in the mixed gas flow rate introduced at the time of sputtering was 1% by volume.
When a film obtained by sputtering was subjected to X-ray photoelectron spectroscopy measurement using an X-ray photoelectron spectrometer (Versa Probe, manufactured by ULVAC-PHI), In, Ga, Zn, and O elements exist. It was confirmed.

このようにして得た素子(Si/InGaZnO/Mo)について、半導体パラメータアナライザ(Agilent社製:B1500)を使用し、電気抵抗率を測定したところ、温度:25℃、電界:0.1MV/cm印加時における電気抵抗率は9×10Ωmであった。さらに、絶縁破壊電界(Ec)は1.5MV/cm、比誘電率は13.5であった。 The element (Si / InGaZnO / Mo) thus obtained was measured for electrical resistivity using a semiconductor parameter analyzer (manufactured by Agilent: B1500). The temperature was 25 ° C. and the electric field was 0.1 MV / cm. The electrical resistivity at the time of application was 9 × 10 6 Ωm. Furthermore, the dielectric breakdown electric field (Ec) was 1.5 MV / cm, and the dielectric constant was 13.5.

Figure 2017216445
Figure 2017216445

実施例4
スパッタリングターゲットとして、バルク抵抗が1×107ΩmのGaZnO(Ga:Zn=9:1(原子比))の酸化物焼結体からなるスパッタリングターゲットを用い、スパッタリング時の雰囲気をAr、O及びNの混合ガス雰囲気とし、パルスDC100kHzでスパッタリングした他は、実施例1と同様にして膜を成膜し、素子(Si/GaZnON/Mo)を製造した。
尚、スパッタリング時に導入した混合ガス流量中のNの流量は10体積%、混合ガス流量中のOの流量は1体積%であった。
スパッタリングして得られた膜について、X線光電子分光分析装置(アルバック・ファイ社製:VersaProbe ll)を用いてX線光電子分光測定を行ったところ、Ga元素、Zn元素、O元素及びN元素が存在することを確認した。
Example 4
As a sputtering target, a sputtering target made of an oxide sintered body of GaZnO (Ga: Zn = 9: 1 (atomic ratio)) with a bulk resistance of 1 × 10 7 Ωm was used, and the atmosphere during sputtering was Ar, O 2, and An element (Si / GaZnON / Mo) was manufactured by forming a film in the same manner as in Example 1 except that the atmosphere was a mixed gas atmosphere of N 2 and sputtering was performed at a pulse DC of 100 kHz.
The flow rate of N 2 in the mixed gas flow rate introduced during sputtering was 10% by volume, and the flow rate of O 2 in the mixed gas flow rate was 1% by volume.
The film obtained by sputtering was subjected to X-ray photoelectron spectroscopy measurement using an X-ray photoelectron spectrometer (Versa Probe, manufactured by ULVAC-PHI). As a result, Ga element, Zn element, O element and N element were found to be present. Confirmed that it exists.

このようにして得た素子(Si/GaZnON/Mo)について、半導体パラメータアナライザ(Agilent社製:B1500)を使用し、電気抵抗率を測定したところ、温度:25℃、電界:0.1MV/cm印加時における電気抵抗率は1×1012Ωmでであった。さらに、絶縁破壊電界(Ec)は4.5MV/cm、比誘電率は10.1であった。 The element (Si / GaZnON / Mo) thus obtained was measured for electrical resistivity using a semiconductor parameter analyzer (manufactured by Agilent: B1500). The temperature was 25 ° C., and the electric field was 0.1 MV / cm. The electrical resistivity at the time of application was 1 × 10 12 Ωm. Furthermore, the dielectric breakdown electric field (Ec) was 4.5 MV / cm, and the dielectric constant was 10.1.

比較例3
スパッタリング時の雰囲気をArとOの混合ガス雰囲気とした他は、実施例4と同様にして膜を成膜し、素子(Si/GaZnO/Mo)を製造した。
尚、スパッタリング時に導入した混合ガス流量中のOの流量は1体積%であった。
スパッタリングして得られた膜について、X線光電子分光分析装置(アルバック・ファイ社製:VersaProbe ll)を用いてX線光電子分光測定を行ったところ、Ga元素、Zn元素及びO元素が存在することを確認した。
Comparative Example 3
A film was formed in the same manner as in Example 4 except that the atmosphere during sputtering was a mixed gas atmosphere of Ar and O 2 , and an element (Si / GaZnO / Mo) was manufactured.
The flow rate of O 2 in the mixed gas flow rate introduced at the time of sputtering was 1% by volume.
When a film obtained by sputtering is subjected to X-ray photoelectron spectroscopy measurement using an X-ray photoelectron spectrometer (Versa Probe all manufactured by ULVAC-PHI), there are Ga element, Zn element and O element. It was confirmed.

このようにして得た素子(Si/GaZnO/Mo)について、半導体パラメータアナライザ(Agilent社製:B1500)を使用し、電気抵抗率を測定したところ、温度:25℃、電界:0.1MV/cm印加時における電気抵抗率は9×10Ωmであった。さらに、絶縁破壊電界(Ec)は4.0MV/cm、比誘電率は10.2であった。 The element (Si / GaZnO / Mo) thus obtained was measured for electrical resistivity using a semiconductor parameter analyzer (manufactured by Agilent: B1500). The temperature was 25 ° C. and the electric field was 0.1 MV / cm. The electrical resistivity at the time of application was 9 × 10 6 Ωm. Furthermore, the dielectric breakdown electric field (Ec) was 4.0 MV / cm, and the relative dielectric constant was 10.2.

Figure 2017216445
Figure 2017216445

実施例5
スパッタリングターゲットとして、バルク抵抗が9×106ΩmのInGaO(In:Ga=1:9(原子比))の酸化物焼結体からなるスパッタリングターゲットを用い、スパッタリング時の雰囲気をAr、O及びNの混合ガス雰囲気とし、パルスDC100kHzでスパッタリングした他は、実施例1と同様にして膜を成膜し、素子(Si/InGaON/Mo)を製造した。
尚、スパッタリング時に導入した混合ガス流量中のNの流量は10体積%、混合ガス流量中のOの流量は1体積%であった。
スパッタリングして得られた膜について、X線光電子分光分析装置(アルバック・ファイ社製:VersaProbe ll)を用いてX線光電子分光測定を行ったところ、In元素、Ga元素、O元素及びN元素が存在することを確認した。
Example 5
As a sputtering target, a sputtering target made of an oxide sintered body of InGaO (In: Ga = 1: 9 (atomic ratio)) with a bulk resistance of 9 × 10 6 Ωm was used, and the atmosphere during sputtering was changed to Ar, O 2 and A device (Si / InGaON / Mo) was manufactured by forming a film in the same manner as in Example 1 except that the mixed gas atmosphere of N 2 was used and sputtering was performed at a pulse DC of 100 kHz.
The flow rate of N 2 in the mixed gas flow rate introduced during sputtering was 10% by volume, and the flow rate of O 2 in the mixed gas flow rate was 1% by volume.
When the film obtained by sputtering was subjected to X-ray photoelectron spectroscopy measurement using an X-ray photoelectron spectrometer (Versa Probe, manufactured by ULVAC-PHI), the In element, Ga element, O element and N element were found to be Confirmed that it exists.

このようにして得た素子(Si/InGaON/Mo)について、半導体パラメータアナライザ(Agilent社製:B1500)を使用し、電気抵抗率を測定したところ、温度:25℃、電界:0.1MV/cm印加時における電気抵抗率は1×1012Ωmであった。さらに、絶縁破壊電界(Ec)は4.2MV/cm、比誘電率は10.3であった。 The element (Si / InGaON / Mo) thus obtained was measured for electrical resistivity using a semiconductor parameter analyzer (manufactured by Agilent: B1500). The temperature was 25 ° C. and the electric field was 0.1 MV / cm. The electrical resistivity at the time of application was 1 × 10 12 Ωm. Furthermore, the dielectric breakdown electric field (Ec) was 4.2 MV / cm, and the relative dielectric constant was 10.3.

比較例4
スパッタリング時の雰囲気をArとOの混合ガス雰囲気とした他は、実施例5と同様にして膜を成膜し、素子(Si/InGaO/Mo)を製造した。
尚、スパッタリング時に導入した混合ガス流量中のOの流量は1体積%であった。
スパッタリングして得られた膜について、X線光電子分光分析装置(アルバック・ファイ社製:VersaProbe ll)を用いてX線光電子分光測定を行ったところ、In元素、Ga元素及びO元素が存在することを確認した。
Comparative Example 4
A film was formed in the same manner as in Example 5 except that the atmosphere during sputtering was a mixed gas atmosphere of Ar and O 2 , and an element (Si / InGaO / Mo) was manufactured.
The flow rate of O 2 in the mixed gas flow rate introduced at the time of sputtering was 1% by volume.
When a film obtained by sputtering is subjected to X-ray photoelectron spectroscopy measurement using an X-ray photoelectron spectrometer (Versa Probe, manufactured by ULVAC-PHI), In element, Ga element and O element are present. It was confirmed.

このようにして得た素子(Si/InGaO/Mo)について、半導体パラメータアナライザ(Agilent社製:B1500)を使用し、電気抵抗率を測定したところ、温度:25℃、電界:0.1MV/cm印加時における電気抵抗率は9×10Ωmであった。さらに、絶縁破壊電界(Ec)は3.9MV/cm、比誘電率は10.5であった。 The element (Si / InGaO / Mo) thus obtained was measured for electrical resistivity using a semiconductor parameter analyzer (manufactured by Agilent: B1500). The temperature was 25 ° C., the electric field was 0.1 MV / cm. The electrical resistivity at the time of application was 9 × 10 6 Ωm. Furthermore, the dielectric breakdown electric field (Ec) was 3.9 MV / cm, and the dielectric constant was 10.5.

Figure 2017216445
Figure 2017216445

実施例6
実施例1−5及び比較例1−4で使用したスパッタリングターゲットとそのスパッタリングターゲットを用いて成膜した絶縁膜の組成を高周波誘導結合プラズマ発光分光分析法(Agilent社製:ICP5100)にて分析した結果、ターゲットと絶縁膜は同じ組成であることを確認した。
Example 6
The composition of the sputtering target used in Example 1-5 and Comparative Example 1-4 and the insulating film formed using the sputtering target was analyzed by high frequency inductively coupled plasma emission spectroscopy (manufactured by Agilent: ICP5100). As a result, it was confirmed that the target and the insulating film had the same composition.

Figure 2017216445
(表中、IGZO−1は、実施例1で使用した原子比In:Ga:Zn=1:1:1であるInGaZnOの酸化物焼結体からなるスパッタリングターゲットを指す。
IGZO−2は、実施例3で使用した原子比In:Ga:Zn=1:3:1であるInGaZnOの酸化物焼結体からなるスパッタリングターゲットを指す。)
Figure 2017216445
(In the table, IGZO-1 refers to a sputtering target made of an oxide sintered body of InGaZnO having an atomic ratio of In: Ga: Zn = 1: 1: 1 used in Example 1.)
IGZO-2 refers to a sputtering target made of an oxide sintered body of InGaZnO having an atomic ratio of In: Ga: Zn = 1: 3: 1 used in Example 3. )

本発明の膜は、半導体デバイスの絶縁膜や保護膜として有用である。
本発明の膜は、生産性に優れた方式、特にDCスパッタリングで成膜が可能であるため、半導体デバイスの工業生産性を向上させることができる。
The film of the present invention is useful as an insulating film or protective film for semiconductor devices.
Since the film of the present invention can be formed by a method with excellent productivity, particularly DC sputtering, the industrial productivity of semiconductor devices can be improved.

1,2,3 薄膜トランジスタ
10 基板
20 ゲート電極
30 ゲート絶縁膜
40 半導体膜
50 ソース電極
52 ドレイン電極
60 チャンネル部
70,72 保護層(保護膜)
1, 2, 3 Thin film transistor 10 Substrate 20 Gate electrode 30 Gate insulating film 40 Semiconductor film 50 Source electrode 52 Drain electrode 60 Channel part 70, 72 Protective layer (protective film)

Claims (17)

In、Ga、Zn、Al及びSnから選ばれる少なくとも1種の金属元素、酸素元素、並びに窒素元素を含み、温度:25℃、電界:0.1MV/cm印加時における電気抵抗率が1×10Ωm以上である、膜。 It contains at least one metal element selected from In, Ga, Zn, Al, and Sn, an oxygen element, and a nitrogen element, and has an electric resistivity of 1 × 10 at a temperature of 25 ° C. and an electric field of 0.1 MV / cm. 7 A membrane that is at least Ωm. Ga元素を含む、請求項1に記載の膜。   The film | membrane of Claim 1 containing Ga element. さらにIn元素を含む、請求項2に記載の膜。   Furthermore, the film | membrane of Claim 2 containing In element. さらにZn元素を含む、請求項2又は3に記載の膜。   Furthermore, the film | membrane of Claim 2 or 3 containing Zn element. 請求項1〜4のいずれかに記載の膜を含む、積層体。   The laminated body containing the film | membrane in any one of Claims 1-4. 請求項1〜4のいずれかに記載の膜を、絶縁層又は保護層として含む、半導体デバイス。   A semiconductor device comprising the film according to claim 1 as an insulating layer or a protective layer. 前記絶縁層が、ゲート電極の少なくとも片面に設けられた、請求項6に記載の半導体デバイス。   The semiconductor device according to claim 6, wherein the insulating layer is provided on at least one side of the gate electrode. ソース電極、ドレイン電極、半導体層及び基板を含み、
前記ソース電極、前記ドレイン電極及び前記半導体層のうち少なくとも前記半導体層上に前記保護層を有し、前記保護層、前記半導体層、及び前記基板の順に含む請求項6又は7に記載の半導体デバイス。
Including a source electrode, a drain electrode, a semiconductor layer and a substrate,
The semiconductor device according to claim 6, wherein the semiconductor device includes the protective layer on at least the semiconductor layer among the source electrode, the drain electrode, and the semiconductor layer, and includes the protective layer, the semiconductor layer, and the substrate in this order. .
In、Ga、Zn、Al及びSnから選ばれる少なくとも1種の金属元素を含む酸化物焼結体からなるスパッタリングターゲットを窒素元素を含む気体を導入してスパッタリングする膜の製造方法であって、
前記窒素元素を含む気体の流量が、導入する気体の全流量中の1体積%以上、100体積%以下である請求項1〜4のいずれかに記載の膜の製造方法。
A method for producing a film in which a sputtering target comprising an oxide sintered body containing at least one metal element selected from In, Ga, Zn, Al and Sn is sputtered by introducing a gas containing a nitrogen element,
The method for producing a film according to any one of claims 1 to 4, wherein a flow rate of the gas containing the nitrogen element is 1% by volume or more and 100% by volume or less in a total flow rate of the introduced gas.
前記導入する気体の全流量中の前記窒素元素を含む気体の流量が2体積%以上、50体積%以下である、請求項9に記載の膜の製造方法。   The film manufacturing method according to claim 9, wherein a flow rate of the gas containing the nitrogen element in the total flow rate of the introduced gas is 2% by volume or more and 50% by volume or less. 前記導入する気体が水を含み、前記導入する気体の全流量中の水流量が0.1体積%以上、50体積%以下である、請求項9又は10に記載の膜の製造方法。   The method for producing a film according to claim 9 or 10, wherein the gas to be introduced contains water, and a water flow rate in a total flow rate of the gas to be introduced is 0.1 vol% or more and 50 vol% or less. 前記酸化物焼結体が、Ga元素を含む、請求項9〜11のいずれかに記載の膜の製造方法。   The manufacturing method of the film | membrane in any one of Claims 9-11 in which the said oxide sintered compact contains Ga element. 前記酸化物焼結体中の全金属元素に占めるGa元素の割合が、50〜100原子%である、請求項9〜12のいずれかに記載の膜の製造方法。   The manufacturing method of the film | membrane in any one of Claims 9-12 whose ratio of Ga element to all the metal elements in the said oxide sintered compact is 50-100 atomic%. 前記酸化物焼結体が、In元素を含む、請求項12又は13に記載の膜の製造方法。   The method for producing a film according to claim 12 or 13, wherein the oxide sintered body contains an In element. 前記酸化物焼結体が、Zn元素を含む、請求項12〜14のいずれかに記載の膜の製造方法。   The manufacturing method of the film | membrane in any one of Claims 12-14 in which the said oxide sintered compact contains Zn element. 前記酸化物焼結体が、In元素、Ga元素及びZn元素を下記原子比範囲で含有する、請求項9〜15のいずれかに記載の膜の製造方法。
In/(In+Ga+Zn)=0.001以上0.998以下
Ga/(In+Ga+Zn)=0.001以上0.998以下
Zn/(In+Ga+Zn)=0.001以上0.998以下
The manufacturing method of the film | membrane in any one of Claims 9-15 in which the said oxide sintered compact contains In element, Ga element, and Zn element in the following atomic ratio range.
In / (In + Ga + Zn) = 0.001 to 0.998 Ga / (In + Ga + Zn) = 0.001 to 0.998 Zn / (In + Ga + Zn) = 0.001 to 0.998
前記スパッタリングがDCスパッタリングである請求項9〜16のいずれかに記載の膜の製造方法。   The method for producing a film according to claim 9, wherein the sputtering is DC sputtering.
JP2017099964A 2016-05-31 2017-05-19 Film, method for manufacturing the same, laminate, and semiconductor device Pending JP2017216445A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016109456 2016-05-31
JP2016109456 2016-05-31

Publications (1)

Publication Number Publication Date
JP2017216445A true JP2017216445A (en) 2017-12-07

Family

ID=60577318

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017099964A Pending JP2017216445A (en) 2016-05-31 2017-05-19 Film, method for manufacturing the same, laminate, and semiconductor device

Country Status (1)

Country Link
JP (1) JP2017216445A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11728163B2 (en) 2018-07-06 2023-08-15 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing metal oxynitride film

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11728163B2 (en) 2018-07-06 2023-08-15 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing metal oxynitride film

Similar Documents

Publication Publication Date Title
KR101840062B1 (en) In-Ga-Sn OXIDE SINTER, TARGET, OXIDE SEMICONDUCTOR FILM, AND SEMICONDUCTOR ELEMENT
JP5690063B2 (en) In-Ga-Zn-based oxide sintered sputtering target and thin film transistor
JP5596963B2 (en) Sputtering target and thin film transistor using the same
JP5591523B2 (en) In-Ga-Zn-O-based oxide sintered sputtering target excellent in stability during long-term film formation
WO2011061923A1 (en) In-ga-zn-o type sputtering target
JP5438011B2 (en) Sputtering target and oxide semiconductor thin film comprising the same
US9054196B2 (en) Sputtering target comprising an oxide sintered body comprising In, Ga, and Zn
WO2011061936A1 (en) In-Ga-Zn TYPE OXIDE SPUTTERING TARGET
JP2015157755A (en) Composite oxide sintered body and sputtering target composed of the same
TW201307245A (en) Sintered composite oxide, and sputtering target comprising the same
JP4891381B2 (en) In-Ga-Zn-based sintered body and sputtering target
JP2010024087A (en) Method for manufacturing oxide sintered compact, methods for manufacturing oxide sintered compact, sputtering target, oxide thin film and thin film transistor, and semiconductor device
KR20140057318A (en) Sputtering target
TW201434788A (en) Sputtering target, oxide semiconductor thin film, and methods for producing these products
KR20140041675A (en) Sputtering target
JP6426309B2 (en) Novel garnet compound, sintered body containing the same and sputtering target
JPWO2013027391A1 (en) In-Ga-Sn oxide sintered body
JP5501306B2 (en) In-Ga-Zn-O-based sputtering target
JP2019064858A (en) Oxide sintered body, sputtering target, amorphous oxide semiconductor thin film, and thin film transistor
JP2017216445A (en) Film, method for manufacturing the same, laminate, and semiconductor device
JP2014095144A (en) Sputtering target
JP2019064859A (en) Oxide sintered body, sputtering target, amorphous oxide semiconductor thin film, and thin film transistor
JP2012017258A (en) In-Ga-Zn BASED OXIDE SPUTTERING TARGET
JP6141381B2 (en) Manufacturing method of sputtering target
JP6006055B2 (en) Sputtering target