JP2017208917A - Power supply circuit - Google Patents
Power supply circuit Download PDFInfo
- Publication number
- JP2017208917A JP2017208917A JP2016099257A JP2016099257A JP2017208917A JP 2017208917 A JP2017208917 A JP 2017208917A JP 2016099257 A JP2016099257 A JP 2016099257A JP 2016099257 A JP2016099257 A JP 2016099257A JP 2017208917 A JP2017208917 A JP 2017208917A
- Authority
- JP
- Japan
- Prior art keywords
- output
- power supply
- comparator
- level
- comparators
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
- Power Sources (AREA)
- Charge And Discharge Circuits For Batteries Or The Like (AREA)
Abstract
Description
本発明は、環境エネルギーを回収して動作するセンサノード等に好適な電源回路に関するものである。 The present invention relates to a power supply circuit suitable for a sensor node that operates by recovering environmental energy.
環境エネルギーを利用して動作するセンサノードは、注目されている研究領域である。特に多くのＩｏＴ（Internet of Things）システムで多くのセンサノードを用いるアプリケーションにおいて、環境エネルギーの利用は低コスト化につながる。しかしながら、利用可能な環境エネルギーの量には限界があるため、センサノードの消費電力を可能な限り低くする必要がある。また、センサノードに電力を供給するために用いる電源回路の効率を可能な限り高くすることも必要である。太陽光、熱、振動等の環境エネルギーは、様々なエネルギーハーベスタを用いて、電気エネルギーに変換される。この電気エネルギーは、キャパシタに蓄積され、蓄積エネルギーが所定のレベルに到達するとシステムの動作に使われる（非特許文献１参照）。 Sensor nodes that operate using environmental energy are an area of interest. In particular, in applications using many sensor nodes in many IoT (Internet of Things) systems, the use of environmental energy leads to cost reduction. However, since the amount of environmental energy that can be used is limited, it is necessary to reduce the power consumption of the sensor node as much as possible. It is also necessary to increase the efficiency of the power supply circuit used to supply power to the sensor node as much as possible. Environmental energy such as sunlight, heat, and vibration is converted into electrical energy using various energy harvesters. This electric energy is stored in the capacitor, and is used for the operation of the system when the stored energy reaches a predetermined level (see Non-Patent Document 1).
図９に示すように、キャパシタ１０２に蓄積される電気エネルギーは、負荷１０５への安定な電源供給を実現するためのＤＣ−ＤＣコンバータ１０３（あるいは電圧レギュレータ）を動作させるのに使用される。図９の構成をセンサノードに適用する場合、負荷１０５は、ＤＣ−ＤＣコンバータ１０３から供給されるＤＣ（直流）電圧で動作するセンサノードの回路である。エネルギーハーベスタ１００は、例えば振動エネルギーを電気エネルギーに変換してＡＣ（交流）電圧を発生する。電力調整回路１０１は、エネルギーハーベスタ１００から出力されたＡＣ電圧をＤＣ電圧に変換して出力する。
As shown in FIG. 9, the electrical energy stored in the
図１０は、キャパシタ１０２の端子電圧Ｖｏｕｔ１とＤＣ−ＤＣコンバータ１０３の出力電圧Ｖｏｕｔ２の経時変化を示す図である。図１０におけるＶｍｉｎはＤＣ−ＤＣコンバータ１０３の駆動最低電圧である。ＤＣ−ＤＣコンバータ１０３は、負荷１０５への電圧供給を安定化するためのものであり、図１０に示すようにキャパシタ１０２の端子電圧Ｖｏｕｔ１が駆動最低電圧Ｖｍｉｎ以上であれば、一定の電圧Ｖｏｕｔ２を出力することが可能である。
FIG. 10 is a diagram illustrating a change with time of the terminal voltage Vout1 of the
図９に示した従来の電源回路には、２つの課題がある。１つ目の課題は、ＤＣ−ＤＣコンバータ１０３自身が電力を消費し、センサノード等のシステムの動作に必要なエネルギーが増大するため、大きなエネルギーハーベスタ１００が必要となり、システムコストが増大するという点である。
The conventional power supply circuit shown in FIG. 9 has two problems. The first problem is that the DC-
２つ目の課題は、従来の電源回路では、エネルギーハーベスタ１００が採取したエネルギーを蓄積するために固定容量のキャパシタ１０２を使用している点である。このキャパシタ１０２の容量により、システムで使用可能なエネルギー量と必要な充電時間が決定される。キャパシタ１０２の容量が小さいと、急速な充電が可能であるが、使用可能なエネルギー量が小さくなる。
The second problem is that in the conventional power supply circuit, a fixed-
本発明は、上記課題を解決するためになされたもので、電源回路自体の消費電力を抑えてコストの増大を抑えることができ、発電量に応じた適切なエネルギー量の蓄積が可能な電源回路を提供することを目的とする。 The present invention has been made to solve the above problems, and can suppress the increase in cost by suppressing the power consumption of the power supply circuit itself, and can store an appropriate amount of energy according to the amount of power generation The purpose is to provide.
本発明の電源回路は、環境エネルギーを電気エネルギーに変換する発電手段と、一端が前記発電手段の出力に接続され、他端がグラウンドに接続されたスイッチトキャパシタと、互いに異なる閾値電圧が予め設定され、前記発電手段の出力電圧の上昇に応じて順番に第１のレベルから第２のレベルに出力が反転し、前記発電手段の出力電圧の下降に応じて前記の順番と逆の順で前記第２のレベルから前記第１のレベルに出力が反転するｎ個（ｎは２以上の整数）のコンパレータとを備え、前記スイッチトキャパシタは、（ｎ＋１）個のキャパシタを含み、これら（ｎ＋１）個のキャパシタのうち、２番目から（ｎ＋１）番目までのｎ個のキャパシタのそれぞれは、対応するコンパレータの第２のレベルへの出力反転に応じて１番目のキャパシタとの直列接続から並列接続に切り替わり、対応するコンパレータの第１のレベルへの出力反転に応じて前記１番目のキャパシタとの並列接続から直列接続に切り替わることを特徴とするものである。 The power supply circuit according to the present invention is preset with power generation means for converting environmental energy into electric energy, a switched capacitor having one end connected to the output of the power generation means and the other end connected to the ground, and different threshold voltages. The output is inverted from the first level to the second level in order according to the increase in the output voltage of the power generation means, and the second order is reversed in the order opposite to the order according to the decrease in the output voltage of the power generation means. And n (n is an integer of 2 or more) comparators whose outputs are inverted from the second level to the first level, and the switched capacitor includes (n + 1) capacitors, and these (n + 1) capacitors Each of the n capacitors from the second to the (n + 1) th capacitor among the capacitors has a first capacity according to the output inversion to the second level of the corresponding comparator. Switched parallel connection connected in series with, and is characterized in that the switch in series connection from the parallel connection of the first capacitor in response to the output inversion of the first level of the corresponding comparator.
また、本発明の電源回路の１構成例において、前記スイッチトキャパシタは、前記（ｎ＋１）個のキャパシタと、これらキャパシタのうち隣接するｉ番目のキャパシタと（ｉ＋１）番目のキャパシタ（ｉは１〜ｎの整数）のそれぞれの第１の端子間に設けられたｎ個の第１のスイッチと、前記ｉ番目のキャパシタと（ｉ＋１）番目のキャパシタのそれぞれの第２の端子間に設けられたｎ個の第２のスイッチと、前記ｉ番目のキャパシタの第２の端子と前記（ｉ＋１）番目のキャパシタの第１の端子間に設けられたｎ個の第３のスイッチとから構成され、前記１番目のキャパシタの第１の端子が前記発電手段の出力に接続され、前記（ｎ＋１）番目のキャパシタの第２の端子がグラウンドに接続され、前記ｎ個の第１、第２のスイッチは、対応するコンパレータの第２のレベルへの出力反転に応じてオンし、前記ｎ個の第３のスイッチは、対応するコンパレータの第１のレベルへの出力反転に応じてオンすることを特徴とするものである。
また、本発明の電源回路の１構成例において、前記ｎ個のコンパレータは、前記発電手段の出力電圧が電源電圧として供給されることを特徴とするものである。
In one configuration example of the power supply circuit according to the present invention, the switched capacitor includes the (n + 1) capacitors, an i-th capacitor adjacent to the capacitors, and an (i + 1) -th capacitor (i is 1 to n). N number of first switches provided between the first terminals of the first and second terminals of the i-th capacitor and the (i + 1) -th capacitor. A second switch of the i-th capacitor, and n third switches provided between the second terminal of the i-th capacitor and the first terminal of the (i + 1) -th capacitor. A first terminal of the capacitor is connected to the output of the power generation means, a second terminal of the (n + 1) th capacitor is connected to the ground, and the n first and second switches correspond to each other. The n number of the third switches are turned on in response to the output inversion to the first level of the corresponding comparator. It is.
In one configuration example of the power supply circuit according to the present invention, the n comparators are characterized in that the output voltage of the power generation means is supplied as a power supply voltage.
また、本発明の電源回路の１構成例は、さらに、前記ｎ個のコンパレータのうち、前記発電手段の出力電圧が上昇したときに出力が最初に第２のレベルになる１番目のコンパレータ以外の（ｎ−１）個のコンパレータの電源端子と前記発電手段の出力電圧との間に設けられた（ｎ−１）個の電源スイッチと、一端が前記（ｎ−１）個のコンパレータの出力端子に接続され、他端がグラウンドに接続された（ｎ−１）個の抵抗とを備え、前記１番目のコンパレータは、前記発電手段の出力電圧が電源電圧として供給され、前記（ｎ−１）個の電源スイッチは、前記発電手段の出力電圧が上昇したときに、電源供給先のコンパレータよりも先に出力が第２のレベルになる隣接コンパレータの第２のレベルへの出力反転に応じてオンすることを特徴とするものである。
また、本発明の電源回路の１構成例において、さらに、前記ｎ個のコンパレータのうち、前記発電手段の出力電圧が上昇したときに出力が最初に第２のレベルになる１番目のコンパレータ以外の（ｎ−１）個のコンパレータの出力端子に一端が接続され、他端がグラウンドに接続された（ｎ−１）個の抵抗を備え、前記１番目のコンパレータは、前記発電手段の出力電圧が電源電圧として供給され、前記（ｎ−１）個のコンパレータは、その電源端子が、前記発電手段の出力電圧が上昇したときに先に出力が第２のレベルになる隣接コンパレータの出力端子と接続され、この隣接コンパレータの第２のレベルへの出力反転に応じて電源がオンになることを特徴とするものである。
Further, one configuration example of the power supply circuit according to the present invention is the one other than the first comparator among the n comparators other than the first comparator whose output is first set to the second level when the output voltage of the power generation unit rises. (N-1) power switches provided between the power terminals of the (n-1) comparators and the output voltage of the power generation means, and one end of the output terminals of the (n-1) comparators. (N-1) resistors having the other end connected to the ground, and the first comparator is supplied with the output voltage of the power generation means as a power supply voltage, and the (n-1) Each power switch is turned on in response to the output inversion to the second level of the adjacent comparator whose output becomes the second level before the comparator to which the power is supplied when the output voltage of the power generation means rises. Features to do It is intended to.
Further, in one configuration example of the power supply circuit of the present invention, among the n comparators, when the output voltage of the power generation means rises, the output other than the first comparator whose output first becomes the second level first. The (n-1) comparators have (n-1) resistors having one end connected to the output terminal and the other end connected to the ground. The first comparator has an output voltage of the power generation means. The (n-1) comparators, which are supplied as power supply voltages, have their power supply terminals connected to the output terminals of adjacent comparators whose output first becomes the second level when the output voltage of the power generation means rises. The power supply is turned on in response to the inversion of the output of the adjacent comparator to the second level.
また、本発明の電源回路の１構成例は、さらに、前記ｎ個のコンパレータのうち、前記発電手段の出力電圧が上昇したときに出力が最初に第２のレベルになる１番目のコンパレータ以外のｍ個（ｍは１以上（ｎ−２）以下の整数）のコンパレータの電源端子と前記発電手段の出力電圧との間に設けられたｍ個の電源スイッチと、前記１番目のコンパレータ以外の（ｎ−１）個のコンパレータの出力端子に一端が接続され、他端がグラウンドに接続された（ｎ−１）個の抵抗とを備え、前記１番目のコンパレータは、前記発電手段の出力電圧が電源電圧として供給され、前記ｍ個の電源スイッチは、前記発電手段の出力電圧が上昇したときに、電源供給先のコンパレータよりも先に出力が第２のレベルになる隣接コンパレータの第２のレベルへの出力反転に応じてオンし、前記１番目のコンパレータおよび前記ｍ個のコンパレータを除く（ｎ−ｍ−１）個のコンパレータは、その電源端子が、前記発電手段の出力電圧が上昇したときに先に出力が第２のレベルになる隣接コンパレータの出力端子と接続され、この隣接コンパレータの第２のレベルへの出力反転に応じて電源がオンになることを特徴とするものである。
また、本発明の電源回路の１構成例において、前記ｎ個のコンパレータの各々は、ヒステリシスコンパレータである。
また、本発明の電源回路の１構成例は、さらに、前記ｎ個のコンパレータのための互いに異なるリファレンス電圧を生成するリファレンス電圧生成回路を備えることを特徴とするものである。
Further, one configuration example of the power supply circuit according to the present invention is the one other than the first comparator among the n comparators other than the first comparator whose output is first set to the second level when the output voltage of the power generation unit rises. m power switches provided between power terminals of m (m is an integer of 1 to (n−2)) and the output voltage of the power generation means, and other than the first comparator ( (n-1) resistors, one end of which is connected to the output terminal of the n comparators and the other end of which is connected to the ground. The first comparator has an output voltage of the power generation means. The m power switches are supplied as a power supply voltage, and when the output voltage of the power generation means rises, the m power switches have the second level of the adjacent comparator whose output is the second level before the power supply destination comparator. What The (n−m−1) comparators, which are turned on in response to the output inversion and exclude the first comparator and the m comparators, have their power supply terminals connected in advance when the output voltage of the power generator rises. Are connected to the output terminal of the adjacent comparator whose output becomes the second level, and the power is turned on in response to the output inversion to the second level of the adjacent comparator.
In the configuration example of the power supply circuit according to the present invention, each of the n comparators is a hysteresis comparator.
In addition, a configuration example of the power supply circuit according to the present invention further includes a reference voltage generation circuit that generates different reference voltages for the n comparators.
本発明によれば、負荷への電圧供給を安定化するためのＤＣ−ＤＣコンバータが不要となるので、ＤＣ−ＤＣコンバータが消費していた電力を削減することができ、従来よりも発電量の少ない発電手段を使用することが可能となるので、システムコストを抑えることが可能となる。また、本発明では、発電手段の発電量に応じてスイッチトキャパシタの容量を動的に変化させることができるので、発電量が少ないときには、スイッチトキャパシタの容量を小さくして充電時間を短くすることにより、負荷への電力供給を迅速化し、一方、発電量が多いときには、スイッチトキャパシタの容量を大きくして、十分なエネルギー量を蓄積できるようにし、システムで使用可能なエネルギー量を増やすことができる。 According to the present invention, since the DC-DC converter for stabilizing the voltage supply to the load is not necessary, the power consumed by the DC-DC converter can be reduced, and the amount of power generation can be reduced more than before. Since less power generation means can be used, the system cost can be reduced. In the present invention, the capacity of the switched capacitor can be dynamically changed in accordance with the power generation amount of the power generation means. Therefore, when the power generation amount is small, the capacity of the switched capacitor is reduced to shorten the charging time. The power supply to the load can be speeded up. On the other hand, when the amount of power generation is large, the capacity of the switched capacitor can be increased so that a sufficient amount of energy can be stored, and the amount of energy that can be used in the system can be increased.
また、本発明では、発電手段の出力電圧が上昇したときに出力が最初に第２のレベルになる１番目のコンパレータ以外の（ｎ−１）個のコンパレータの電源端子と発電手段の出力電圧との間に電源スイッチを設けることにより、電源回路自体の消費電力を更に削減することができる。 In the present invention, when the output voltage of the power generation means rises, the power supply terminals of (n−1) comparators other than the first comparator whose output first becomes the second level and the output voltage of the power generation means By providing a power switch between the two, the power consumption of the power supply circuit itself can be further reduced.
また、本発明では、発電手段の出力電圧が上昇したときに出力が最初に第２のレベルになる１番目のコンパレータ以外の（ｎ−１）個のコンパレータの電源端子を、発電手段の出力電圧が上昇したときに先に出力が第２のレベルになる隣接コンパレータの出力端子と接続することにより、電源スイッチを設ける場合と比較して回路規模を削減することができ、また電源スイッチとして使用されるトランジスタにおける電力損失を回避することができる。 In the present invention, when the output voltage of the power generation means rises, the power supply terminals of (n−1) comparators other than the first comparator whose output first becomes the second level are connected to the output voltage of the power generation means. By connecting to the output terminal of the adjacent comparator whose output becomes the second level first when the voltage rises, the circuit scale can be reduced compared to the case where a power switch is provided, and it is also used as a power switch It is possible to avoid power loss in the transistor.
また、本発明では、発電手段の出力電圧が上昇したときに出力が最初に第２のレベルになる１番目のコンパレータ以外のｍ個のコンパレータの電源端子と発電手段の出力電圧との間に電源スイッチを設け、１番目のコンパレータおよびｍ個のコンパレータを除く（ｎ−ｍ−１）個のコンパレータの電源端子を、発電手段の出力電圧が上昇したときに先に出力が第２のレベルになる隣接コンパレータの出力端子と接続することにより、（ｎ−１）個のコンパレータの全てに電源スイッチを設ける場合と比較して回路規模を削減することができ、また電源スイッチとして使用されるトランジスタにおける電力損失を回避することができる。 Further, in the present invention, when the output voltage of the power generation means rises, the power is supplied between the power supply terminals of the m comparators other than the first comparator whose output first becomes the second level and the output voltage of the power generation means. A switch is provided, and the power supply terminals of (n−m−1) comparators excluding the first comparator and m comparators are output to the second level first when the output voltage of the power generation means rises. By connecting to the output terminal of the adjacent comparator, the circuit scale can be reduced as compared with the case where a power switch is provided for all (n−1) comparators, and the power in the transistor used as the power switch is reduced. Loss can be avoided.
［第１の実施の形態］
以下、本発明の実施の形態について図面を参照して説明する。図１は本発明の第１の実施の形態に係る電源回路の構成を示すブロック図である。電源回路は、エネルギーハーベスタ１と、電力調整回路２と、スイッチトキャパシタ３と、ｎ個（ｎは２以上の整数）のコンパレータ４−１〜４−ｎと、リファレンス電圧生成回路５とを備えている。
[First Embodiment]
Hereinafter, embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a block diagram showing a configuration of a power supply circuit according to the first embodiment of the present invention. The power supply circuit includes an
本実施の形態では、電源回路の出力電圧Ｖｏｕｔと、エネルギーハーベスタ１が回収したエネルギーを蓄積するキャパシタの容量とを動的に制御するために、ヒステリシスを持つコンパレータ４−１〜４−ｎとスイッチトキャパシタ３とを用いる。スイッチトキャパシタ３内のキャパシタの配列を直列、並列にスイッチで切り替えることにより、エネルギーハーベスタ１から電力調整回路２を介して供給される電圧に合わせて、出力電圧Ｖｏｕｔを段階的に上昇／下降させる。
In this embodiment, in order to dynamically control the output voltage Vout of the power supply circuit and the capacitance of the capacitor that stores the energy recovered by the
これにより、利用可能なエネルギーに合わせてスイッチトキャパシタ３の容量を動的に変化させると共に、負荷６へ供給する電圧を調整する。したがって、エネルギーハーベスタ１で回収したエネルギーが小さいときには、スイッチトキャパシタ３の容量が小さくなり、短時間で充電できるようになる。一方、エネルギーハーベスタ１で回収したエネルギーが大きいときには、スイッチトキャパシタ３の容量も大きくなり、システムで使用可能なエネルギー量を増やすことができる。
As a result, the capacitance of the switched
以下、本実施の形態の構成と動作について詳細に説明する。従来と同様に、エネルギーハーベスタ１は、太陽光、熱、振動等の環境エネルギーを電気エネルギーに変換してＡＣ（交流）電圧を発生する。電力調整回路２は、エネルギーハーベスタ１から出力されたＡＣ電圧をＤＣ（直流）電圧に変換して出力する。
Hereinafter, the configuration and operation of the present embodiment will be described in detail. As in the prior art, the
エネルギーハーベスタ１と電力調整回路２とは、発電手段を構成している。ただし、本発明において、電力調整回路２は必須の構成要件ではない。エネルギーハーベスタ１がＤＣ電圧を直接出力できる構成であれば、電力調整回路２は不要である。
The
スイッチトキャパシタ３は、（ｎ＋１）個のキャパシタ３０−１〜３０−（ｎ＋１）と、キャパシタ３０−１〜３０−（ｎ＋１）のうち隣接するキャパシタ３０−ｉ，３０−（ｉ＋１）の第１の端子間（ｉは１〜ｎの整数）に設けられたｎ個のスイッチ３１−１〜３１−ｎと、隣接するキャパシタ３０−ｉ，３０−（ｉ＋１）の第２の端子間に設けられたｎ個のスイッチ３２−１〜３２−ｎと、ｉ番目のキャパシタ３０−ｉの第２の端子と（ｉ＋１）番目のキャパシタ３０−（ｉ＋１）の第１の端子間に設けられたｎ個のスイッチ３３−１〜３３−ｎとから構成される。
The switched
１番目のキャパシタ３０−１の第１の端子は電力調整回路２の出力に接続され、（ｎ＋１）番目のキャパシタ３０−（ｎ＋１）の第２の端子はグラウンドに接続される。各キャパシタ３０−１〜３０−（ｎ＋１）は、同一の容量でもよいし、異なる容量でもよい。
The first terminal of the first capacitor 30-1 is connected to the output of the
スイッチ３１−１〜３１−ｎは、それぞれ対応するコンパレータ４−１〜４−ｎから出力される電圧φ１〜φｎがＨｉｇｈレベルのときにオンし、電圧φ１〜φｎがＬｏｗ（グラウンド）レベルのときにオフする。
スイッチ３２−１〜３２−ｎは、スイッチ３１−１〜３１−ｎと同調してオン／オフするスイッチであり、電圧φ１〜φｎがＨｉｇｈレベルのときにオンし、電圧φ１〜φｎがＬｏｗレベルのときにオフする。
The switches 31-1 to 31-n are turned on when the voltages φ1 to φn output from the corresponding comparators 4-1 to 4-n are at a high level, respectively, and when the voltages φ1 to φn are at a low (ground) level. Turn off.
The switches 32-1 to 32-n are turned on / off in synchronization with the switches 31-1 to 31-n, and are turned on when the voltages φ1 to φn are at a high level, and the voltages φ1 to φn are at a low level. Turn off when.
スイッチ３３−１〜３３−ｎは、スイッチ３１−１〜３１−ｎ，３２−１〜３２−ｎと相補的にオン／オフするスイッチであり、電圧φ１〜φｎがＨｉｇｈレベルのときにオフし、電圧φ１〜φｎがＬｏｗレベルのときにオンする。 The switches 33-1 to 33-n are switches that are turned on / off complementarily to the switches 31-1 to 31-n and 32-1 to 32-n, and are turned off when the voltages φ1 to φn are at a high level. , Turned on when the voltages φ1 to φn are at the low level.
なお、図１では、スイッチ３３−１〜３３−ｎがスイッチ３１−１〜３１−ｎ，３２−１〜３２−ｎと相補的にオン／オフすることを表すため、電圧φ１〜φｎと論理的に反転した電圧であるバーφ１〜バーφｎを、スイッチ３３−１〜３３−ｎへの制御電圧として記載している。 In FIG. 1, since the switches 33-1 to 33-n are turned on / off complementarily with the switches 31-1 to 31-n and 32-1 to 32-n, the voltages φ1 to φn and logic Bars φ1 to φn, which are inverted voltages, are described as control voltages to the switches 33-1 to 33-n.
ただし、本実施の形態では、各コンパレータ４−１〜４−ｎの出力が単相出力であるため、コンパレータ４−１〜４−ｎからバーφ１〜バーφｎが出力されることはない。そこで、後述のようにスイッチ３１−１〜３１−ｎ，３２−１〜３２−ｎと相補的にオン／オフする動作特性を有する素子をスイッチ３３−１〜３３−ｎとして用い、スイッチ３３−１〜３３−ｎへの制御電圧を、スイッチ３１−１〜３１−ｎ，３２−１〜３２−ｎと同じφ１〜φｎとすればよい。あるいは、後述のようにスイッチ３１−１〜３１−ｎ，３２−１〜３２−ｎ，３３−１〜３３−ｎの各々として同じ素子を用い、スイッチの３３−１〜３３−ｎの制御入力にインバータを介してφ１〜φｎを入力してもよい。 However, in the present embodiment, since the outputs of the comparators 4-1 to 4-n are single-phase outputs, the bars φ1 to φn are not output from the comparators 4-1 to 4-n. Therefore, as will be described later, an element having an operation characteristic of being turned on / off complementarily with the switches 31-1 to 31-n and 32-1 to 32-n is used as the switches 33-1 to 33-n, and the switch 33- The control voltages to 1 to 33-n may be the same φ1 to φn as the switches 31-1 to 31-n and 32-1 to 32-n. Alternatively, as described later, the same element is used as each of the switches 31-1 to 31-n, 32-1 to 32-n, and 33-1 to 33-n, and the control inputs of the switches 33-1 to 33-n are used. Alternatively, φ1 to φn may be input via an inverter.
コンパレータ４−１は、電源回路の出力電圧Ｖｏｕｔがリファレンス電圧Ｖｒｅｆ１より大きい所定の上限閾値ＶＨ１以上になったときに出力電圧φ１をＬｏｗ（グラウンド）レベルからＨｉｇｈレベルに反転させ、電圧Ｖｏｕｔがリファレンス電圧Ｖｒｅｆ１より小さい所定の下限閾値ＶＬ１以下になったときに出力電圧φ１をＨｉｇｈレベルからＬｏｗレベルに反転させる。他のコンパレータ４−２〜４−ｎについても同様である。 The comparator 4-1 inverts the output voltage φ1 from the low (ground) level to the high level when the output voltage Vout of the power supply circuit becomes equal to or higher than a predetermined upper limit threshold VH1 that is greater than the reference voltage Vref1, and the voltage Vout is changed to the reference voltage. When the voltage becomes equal to or lower than a predetermined lower threshold value VL1 smaller than Vref1, the output voltage φ1 is inverted from the high level to the low level. The same applies to the other comparators 4-2 to 4-n.
つまり、各コンパレータ４−ｉ（ｉは１〜ｎの整数）は、電源回路の出力電圧Ｖｏｕｔがリファレンス電圧Ｖｒｅｆｉより大きい上限閾値ＶＨｉ以上になったときに出力電圧φｉをＬｏｗレベルからＨｉｇｈレベルに反転させ、電圧Ｖｏｕｔがリファレンス電圧Ｖｒｅｆｉより小さい下限閾値ＶＬｉ以下になったときに出力電圧φｉをＨｉｇｈレベルからＬｏｗレベルに反転させる。このコンパレータ４−ｉの動作特性を図２に示す。 That is, each comparator 4-i (i is an integer of 1 to n) inverts the output voltage φi from the Low level to the High level when the output voltage Vout of the power supply circuit becomes equal to or higher than the upper limit threshold VHi that is larger than the reference voltage Vrefi. The output voltage φi is inverted from the High level to the Low level when the voltage Vout becomes equal to or lower than the lower limit threshold value VLi smaller than the reference voltage Vrefi. The operating characteristics of the comparator 4-i are shown in FIG.
リファレンス電圧生成回路５は、電源回路の出力電圧Ｖｏｕｔからコンパレータ４−１〜４−ｎのリファレンス電圧Ｖｒｅｆ１〜Ｖｒｅｆｎを生成する回路であり、例えばバンドギャップリファレンス回路からなる。リファレンス電圧Ｖｒｅｆ１〜Ｖｒｅｆｎは、互いに異なる電圧であり、対応するコンパレータ４−１〜４−ｎの並び順に従って順次大きくなるように設定されている。すなわち、Ｖｒｅｆ１＜Ｖｒｅｆ２＜・・・・＜Ｖｒｅｆｎが成立する。
The reference
隣接するコンパレータ４−ｊ，４−（ｊ＋１）の間では（ｊは１〜（ｎ−１）の整数）、コンパレータ４−ｊの上限閾値ＶＨｊがコンパレータ４−（ｊ＋１）のリファレンス電圧Ｖｒｅｆ（ｊ＋１）を上回ったり、コンパレータ４−（ｊ＋１）の下限閾値ＶＨ（ｊ＋１）がコンパレータ４−ｊのリファレンス電圧Ｖｒｅｆｊを下回ったりしていてもよいが、コンパレータ４−（ｊ＋１）の上限閾値ＶＨ（ｊ＋１）はコンパレータ４−ｊの上限閾値ＶＨｊよりも高く、かつコンパレータ４−ｊの下限閾値ＶＨｊはコンパレータ４−（ｊ＋１）の下限閾値ＶＨ（ｊ＋１）よりも低くなるように予め設定しておく必要がある。以上のように各コンパレータ４−１〜４−ｎは、互いに異なる閾値電圧が設定される。 Between the adjacent comparators 4-j and 4- (j + 1) (j is an integer from 1 to (n-1)), the upper threshold value VHj of the comparator 4-j is the reference voltage Vref (j + 1) of the comparator 4- (j + 1). ) Or the lower limit threshold value VH (j + 1) of the comparator 4- (j + 1) may be lower than the reference voltage Vrefj of the comparator 4-j, but the upper limit threshold value VH (j + 1) of the comparator 4- (j + 1). Is higher than the upper limit threshold value VHj of the comparator 4-j, and the lower limit threshold value VHj of the comparator 4-j needs to be set in advance so as to be lower than the lower limit threshold value VH (j + 1) of the comparator 4- (j + 1). . As described above, the comparators 4-1 to 4-n are set with different threshold voltages.
これにより、電源回路の出力電圧Ｖｏｕｔの上昇に応じて各コンパレータ４−１〜４−ｎの出力φ１〜φｎが順番にＬｏｗからＨｉｇｈに反転し、キャパシタ３０−２〜３０−（ｎ＋１）が順番にキャパシタ３０−１との直列接続からキャパシタ３０−１との並列接続に切り替わる動作を実現することができる。また、電圧Ｖｏｕｔの下降に応じて出力φｎ〜φ１が順番にＨｉｇｈからＬｏｗに反転し、キャパシタ３０−（ｎ＋１）〜３０−２が順番にキャパシタ３０−１との並列接続からキャパシタ３０−１との直列接続に切り替わる動作を実現することができる。 As a result, the outputs φ1 to φn of the comparators 4-1 to 4-n are sequentially inverted from Low to High in response to a rise in the output voltage Vout of the power supply circuit, and the capacitors 30-2 to 30- (n + 1) are sequentially switched. In addition, the operation of switching from the series connection with the capacitor 30-1 to the parallel connection with the capacitor 30-1 can be realized. Further, as the voltage Vout decreases, the outputs φn to φ1 are sequentially inverted from High to Low, and the capacitors 30- (n + 1) to 30-2 are sequentially connected from the capacitor 30-1 to the capacitor 30-1. The operation of switching to the serial connection can be realized.
エネルギーハーベスタ１の発電量が０であるか、あるいは発電量が少なく、電源回路の出力電圧Ｖｏｕｔがコンパレータ４−１の上限閾値ＶＨ１より低い初期状態では、全てのコンパレータ４−１〜４−ｎの出力φ１〜φｎがＬｏｗレベルである。この場合、スイッチ３１−１〜３１−ｎ，３２−１〜３２−ｎが全てオフとなり、スイッチ３３−１〜３３−ｎが全てオンとなるので、（ｎ＋１）個のキャパシタ３０−１〜３０−（ｎ＋１）が直列に接続される。このとき、スイッチトキャパシタ３は、最も小さい容量となり、短時間で充電可能なキャパシタとなる。
In an initial state where the energy harvesting amount of the
電源回路の出力電圧Ｖｏｕｔがコンパレータ４−１の上限閾値ＶＨ１以上になると、コンパレータ４−１〜４−ｎのうちコンパレータ４−１の出力φ１のみがＬｏｗレベルからＨｉｇｈレベルに切り替わる。この場合、スイッチ３１−１，３２−１がオン、スイッチ３３−１がオフとなるので、隣接するキャパシタ３０−１と３０−２とが並列に接続される。このとき、スイッチトキャパシタ３は、コンパレータ４−１〜４−ｎの出力φ１〜φｎが全てＬｏｗの場合よりも大きい容量となり、より大きな電気エネルギーを蓄積できるようになる。
When the output voltage Vout of the power supply circuit becomes equal to or higher than the upper limit threshold value VH1 of the comparator 4-1, only the output φ1 of the comparator 4-1 of the comparators 4-1 to 4-n is switched from the low level to the high level. In this case, since the switches 31-1 and 32-1 are turned on and the switch 33-1 is turned off, the adjacent capacitors 30-1 and 30-2 are connected in parallel. At this time, the switched
スイッチ３１−１〜３１−ｎ，３２−１〜３２−ｎ，３３−１〜３３−ｎの動作によるスイッチトキャパシタ３の容量と端子電圧の変化を図３（Ａ）、図３（Ｂ）を用いて説明する。ただし、ここでは、説明を簡易にするため、スイッチトキャパシタ３が３０−１，３０−２の２つのキャパシタから構成されるものとして説明する。
3A and 3B show changes in the capacitance and terminal voltage of the switched
スイッチ３１−１，３２−１がオフで、スイッチ３３−１がオンであることにより、図３（Ａ）のようにキャパシタ３０−１，３０−２が直列に接続されている場合、スイッチトキャパシタ３の容量Ｃtotal1は、キャパシタ３０−１の容量をＣ1、キャパシタ３０−２の容量をＣ2とすると、以下の式（１）のようになる。
Ｃtotal1＝Ｃ1//Ｃ2＝（Ｃ1Ｃ2）／（Ｃ1＋Ｃ2） ・・・（１）
When the switches 31-1 and 32-1 are off and the switch 33-1 is on, the capacitors 30-1 and 30-2 are connected in series as shown in FIG. The capacity C total1 of 3 is represented by the following expression (1), where C 1 is the capacity of the capacitor 30-1 and C 2 is the capacity of the capacitor 30-2.
C total1 = C 1 // C 2 = (C 1 C 2 ) / (C 1 + C 2 ) (1)
一方、スイッチ３１−１，３２−１がオンで、スイッチ３３−１がオフであることにより、図３（Ｂ）のようにキャパシタ３０−１，３０−２が並列に接続されている場合、スイッチトキャパシタ３の容量Ｃtotal2は、以下の式（２）のようになる。
Ｃtotal2＝Ｃ1＋Ｃ2 ・・（２）
On the other hand, when the switches 31-1 and 32-1 are on and the switch 33-1 is off, the capacitors 30-1 and 30-2 are connected in parallel as shown in FIG. The capacitance C total2 of the switched
C total2 = C 1 + C 2 .. (2)
スイッチトキャパシタ３に供給されるエネルギーを一定とすると、図３（Ａ）の直列接続の場合のスイッチトキャパシタ３の端子電圧Ｖ１に対して、図３（Ｂ）の並列接続の場合のスイッチトキャパシタ３の端子電圧Ｖ２は、以下の式（３）のようになる。
If the energy supplied to the switched
Ｃ1＝Ｃ2の場合、Ｖ２＝Ｖ１／２である。このように、端子電圧Ｖ２は、Ｃtotal1／Ｃtotal2の平方根に比例するので、容量Ｃtotal1とＣtotal2の割合を制御することにより、スイッチトキャパシタ３の端子電圧を段階的に上昇または下降させることができる。
When C 1 = C 2 , V2 = V1 / 2. Thus, the terminal voltage V2, is proportional to the square root of C total1 / C total2, by controlling the ratio of the capacitance C TOTAL1 and C Total2, raising or lowering the terminal voltage of the switched-
なお、電源回路の出力電圧Ｖｏｕｔの上昇に伴ってキャパシタ３０−１，３０−２が直列接続から並列接続に切り替わったとき、出力電圧Ｖｏｕｔが一時的に低下し、コンパレータ４−１の上限閾値ＶＨ１を下回る可能性があるが、不要なスイッチングを防ぐため、この電圧Ｖｏｕｔの低下が、コンパレータ４−１の下限閾値ＶＬ１よりも高い電圧の範囲で収まることが望ましい。これにより、スイッチ３１−１，３２−１がオフ、スイッチ３３−１がオンとなって、キャパシタ３０−１，３０−２が直列接続に戻ってしまうことを防止できる。 When the capacitors 30-1 and 30-2 are switched from the serial connection to the parallel connection as the output voltage Vout of the power supply circuit increases, the output voltage Vout temporarily decreases, and the upper limit threshold VH1 of the comparator 4-1 However, in order to prevent unnecessary switching, it is desirable that the decrease in the voltage Vout falls within a voltage range higher than the lower limit threshold VL1 of the comparator 4-1. Thereby, it is possible to prevent the switches 31-1 and 32-1 from being turned off and the switch 33-1 from being turned on to return the capacitors 30-1 and 30-2 to the series connection.
同様に、隣接するキャパシタ３０−ｉ，３０−（ｉ＋１）が直列接続から並列接続に切り替わるとき（ｉは１〜ｎの整数）、出力電圧Ｖｏｕｔの低下がコンパレータ４−ｉの下限閾値ＶＬｉよりも高い電圧の範囲で収まるように、キャパシタ３０−１〜３０−（ｎ＋１）の容量やコンパレータ４−１〜４−ｎの閾値等を設定しておくことが望ましい。 Similarly, when adjacent capacitors 30-i and 30- (i + 1) are switched from serial connection to parallel connection (i is an integer of 1 to n), the decrease in the output voltage Vout is lower than the lower limit threshold value VLi of the comparator 4-i. It is desirable to set the capacitances of the capacitors 30-1 to 30- (n + 1), the threshold values of the comparators 4-1 to 4-n, and the like so as to be within a high voltage range.
図４（Ａ）〜図４（Ｄ）はスイッチ３１−１〜３１−ｎ，３２−１〜３２−ｎ，３３−１〜３３−ｎの構成例を示す回路図である。スイッチ３１−１〜３１−ｎ，３２−１〜３２−ｎ，３３−１〜３３−ｎとしては、図４（Ａ）のようなＮＭＯＳトランジスタ３００を使用してもよいし、図４（Ｂ）のようなＰＭＯＳトランジスタ３０１を使用してもよいし、図４（Ｃ）のようなＮＭＯＳトランジスタ３０２とＰＭＯＳトランジスタ３０３とインバータ３０４とからなるＣＭＯＳ回路３０５を使用してもよいし、図４（Ｄ）のようなＮＭＯＳトランジスタ３０６とＰＭＯＳトランジスタ３０７とインバータ３０８とからなるＣＭＯＳ回路３０９を使用してもよい。
4A to 4D are circuit diagrams illustrating configuration examples of the switches 31-1 to 31-n, 32-1 to 32-n, and 33-1 to 33-n. As the switches 31-1 to 31-n, 32-1 to 32-n, and 33-1 to 33-n, an
ＮＭＯＳトランジスタ３００は、速いスイッチングを実現できるが、ＰＭＯＳトランジスタ３０１に比べ、多くのノイズを発生する。一方、ＰＭＯＳトランジスタ３０１は、低ノイズであるが、スイッチング速度が遅い。ＣＭＯＳ回路３０５，３０９は、ＮＭＯＳトランジスタ３００やＰＭＯＳトランジスタ３０１に比べ、ｏｎ／ｏｆｆ抵抗比が良く、リーク電流が小さいという特徴がある。
The
スイッチ３１−１〜３１−ｎ，３２−１〜３２−ｎの各々として例えばＮＭＯＳトランジスタ３００を使用する場合、スイッチ３３−１〜３３−ｎの各々としては例えばＰＭＯＳトランジスタ３０１を使用すればよい。この場合、２つの隣接するキャパシタ３０−ｉ，３０−（ｉ＋１）のうち（ｉは１〜ｎの整数）、キャパシタ３０−ｉの第１の端子にスイッチ３１−ｉとして使用するＮＭＯＳトランジスタ３００のドレインＤを接続し、このＮＭＯＳトランジスタ３００のソースＳをキャパシタ３０−（ｉ＋１）の第１の端子に接続し、このＮＭＯＳトランジスタ３００のゲートＧにコンパレータ４−ｉの出力φｉを入力すればよい。
For example, when the
同様に、キャパシタ３０−ｉの第２の端子にスイッチ３２−ｉとして使用するＮＭＯＳトランジスタ３００のドレインＤを接続し、このＮＭＯＳトランジスタ３００のソースＳをキャパシタ３０−（ｉ＋１）の第２の端子に接続し、このＮＭＯＳトランジスタ３００のゲートＧにコンパレータ４−ｉの出力φｉを入力すればよい。また、キャパシタ３０−ｉの第２の端子にスイッチ３３−ｉとして使用するＰＭＯＳトランジスタ３０１のソースＳを接続し、このＰＭＯＳトランジスタ３０１のドレインＤをキャパシタ３０−（ｉ＋１）の第１の端子に接続し、このＰＭＯＳトランジスタ３０１のゲートＧにコンパレータ４−ｉの出力φｉを入力すればよい。
Similarly, the drain D of the
また、スイッチ３１−１〜３１−ｎ，３２−１〜３２−ｎ，３３−１〜３３−ｎの各々としてＮＭＯＳトランジスタ３００を使用する場合には、２つの隣接するキャパシタ３０−ｉ，３０−（ｉ＋１）のうち、キャパシタ３０−ｉの第２の端子にスイッチ３３−ｉとして使用するＮＭＯＳトランジスタ３００のドレインＤを接続し、このＮＭＯＳトランジスタ３００のソースＳをキャパシタ３０−（ｉ＋１）の第１の端子に接続し、このＮＭＯＳトランジスタ３００のゲートＧにインバータを介してコンパレータ４−ｉの出力φｉを入力すればよい。
When the
また、スイッチ３１−１〜３１−ｎ，３２−１〜３２−ｎの各々として例えばＣＭＯＳ回路３０５を使用する場合、スイッチ３３−１〜３３−ｎの各々としては例えばＣＭＯＳ回路３０９を使用すればよい。この場合、２つの隣接するキャパシタ３０−ｉ，３０−（ｉ＋１）のうち、キャパシタ３０−ｉの第１の端子にスイッチ３１−ｉとして使用するＣＭＯＳ回路３０５のＮＭＯＳトランジスタ３０２のドレインＤおよびＰＭＯＳトランジスタ３０３のソースＳを接続し、これらＮＭＯＳトランジスタ３０２のソースＳおよびＰＭＯＳトランジスタ３０３のドレインＤをキャパシタ３０−（ｉ＋１）の第１の端子に接続し、このＮＭＯＳトランジスタ３０２のゲートＧにコンパレータ４−ｉの出力φｉを入力すればよい。
Further, when the
同様に、キャパシタ３０−ｉの第２の端子にスイッチ３２−ｉとして使用するＣＭＯＳ回路３０５のＮＭＯＳトランジスタ３０２のドレインＤおよびＰＭＯＳトランジスタ３０３のソースＳを接続し、これらＮＭＯＳトランジスタ３０２のソースＳおよびＰＭＯＳトランジスタ３０３のドレインＤをキャパシタ３０−（ｉ＋１）の第２の端子に接続し、このＮＭＯＳトランジスタ３０２のゲートＧにコンパレータ４−ｉの出力φｉを入力すればよい。また、キャパシタ３０−ｉの第２の端子にスイッチ３３−ｉとして使用するＣＭＯＳ回路３０９のＮＭＯＳトランジスタ３０６のドレインＤおよびＰＭＯＳトランジスタ３０７のソースＳを接続し、これらＮＭＯＳトランジスタ３０６のソースＳおよびＰＭＯＳトランジスタ３０７のドレインＤをキャパシタ３０−（ｉ＋１）の第１の端子に接続し、このＰＭＯＳトランジスタ３０７のゲートＧにコンパレータ４−ｉの出力φｉを入力すればよい。
Similarly, the drain D of the
また、スイッチ３１−１〜３１−ｎ，３２−１〜３２−ｎ，３３−１〜３３−ｎの各々としてＣＭＯＳ回路３０５を使用する場合には、２つの隣接するキャパシタ３０−ｉ，３０−（ｉ＋１）のうち、キャパシタ３０−ｉの第２の端子にスイッチ３３−ｉとして使用するＣＭＯＳ回路３０５のＮＭＯＳトランジスタ３０２のドレインＤおよびＰＭＯＳトランジスタ３０３のソースＳを接続し、これらＮＭＯＳトランジスタ３０２のソースＳおよびＰＭＯＳトランジスタ３０３のドレインＤをキャパシタ３０−（ｉ＋１）の第１の端子に接続し、このＮＭＯＳトランジスタ３０２のゲートＧにインバータを介してコンパレータ４−ｉの出力φｉを入力すればよい。
When the
図５（Ａ）、図５（Ｂ）は本実施の形態の電源回路の出力電圧調整機能を説明する図である。図５（Ａ）は充電期間、すなわち電源回路の出力電圧Ｖｏｕｔが上昇していく期間の動作を示している。エネルギーハーベスタ１の発電量が多く、電源回路の出力電圧Ｖｏｕｔが上昇していく場合、上記のとおり、各コンパレータ４−１〜４−ｎの出力φ１〜φｎが順番にＬｏｗレベルからＨｉｇｈレベルに反転し、キャパシタ３０−２〜３０−（ｎ＋１）が順番にキャパシタ３０−１との直列接続からキャパシタ３０−１との並列接続に切り替わっていく。このように直列接続から並列接続に切り替わることにより、出力電圧Ｖｏｕｔが低下するので、結果として出力電圧Ｖｏｕｔの上昇を抑えることができ、図５（Ａ）に示すように出力電圧Ｖｏｕｔが一定の電圧範囲に収まるように調整することができる。
FIGS. 5A and 5B are diagrams illustrating the output voltage adjustment function of the power supply circuit of this embodiment. FIG. 5A shows an operation in a charging period, that is, a period in which the output voltage Vout of the power supply circuit increases. When the power generation amount of the
一方、図５（Ｂ）は放電期間、すなわち電源回路の出力電圧Ｖｏｕｔが下降していく期間の動作を示している。エネルギーハーベスタ１の発電量が少なく、電源回路の出力電圧Ｖｏｕｔが下降していく場合、上記のとおり、各コンパレータ４−ｎ〜４−１の出力φｎ〜φ１が順番にＨｉｇｈレベルからＬｏｗレベルに反転し、キャパシタ３０−（ｎ＋１）〜３０−２が順番にキャパシタ３０−１との並列接続からキャパシタ３０−１との直列接続に切り替わっていく。このように並列接続から直列接続に切り替わることにより、出力電圧Ｖｏｕｔが上昇するので、結果として出力電圧Ｖｏｕｔの下降を抑えることができ、図５（Ｂ）に示すように出力電圧Ｖｏｕｔが一定の電圧範囲に収まるように調整することができる。
On the other hand, FIG. 5B shows an operation during a discharge period, that is, a period during which the output voltage Vout of the power supply circuit decreases. When the power generation amount of the
以上のように、本実施の形態では、負荷への電圧供給を安定化するためのＤＣ−ＤＣコンバータが不要となるので、ＤＣ−ＤＣコンバータが消費していた電力を削減することができ、従来よりも発電量の少ないエネルギーハーベスタを使用することが可能となるので、システムコストを抑えることが可能となる。本実施の形態においては、スイッチトキャパシタ３の他に、コンパレータ４−１〜４−ｎとリファレンス電圧生成回路５とが必要となるが、一般に、コンパレータ４−１〜４−ｎとリファレンス電圧生成回路５の消費電力はＤＣ−ＤＣコンバータの消費電力よりも少ない。
As described above, in the present embodiment, since a DC-DC converter for stabilizing the voltage supply to the load is not required, the power consumed by the DC-DC converter can be reduced. Since it is possible to use an energy harvester with a smaller amount of power generation, it is possible to reduce the system cost. In this embodiment, the comparators 4-1 to 4-n and the reference
また、本実施の形態では、エネルギーハーベスタの発電量に応じてスイッチトキャパシタ３の容量を動的に変化させることができるので、エネルギーハーベスタの発電量が少ないときには、スイッチトキャパシタ３の容量を小さくして充電時間を短くすることにより、負荷への電力供給を迅速化し、一方、エネルギーハーベスタの発電量が多いときには、スイッチトキャパシタ３の容量を大きくして、十分なエネルギー量を蓄積できるようにすることができる。
In the present embodiment, the capacity of the switched
［第２の実施の形態］
次に、本発明の第２の実施の形態について説明する。図６は本発明の第２の実施の形態に係る電源回路の構成を示すブロック図であり、図１と同一の構成には同一の符号を付してある。本実施の形態の電源回路は、エネルギーハーベスタ１と、電力調整回路２と、スイッチトキャパシタ３と、コンパレータ４−１〜４−ｎと、リファレンス電圧生成回路５と、（ｎ−１）個の電源スイッチ７−２〜７−ｎと、（ｎ−１）個の抵抗８−２〜８−ｎとを備えている。なお、図６では、スイッチトキャパシタ３の記載を簡略化し、またリファレンス電圧生成回路５の記載を省略している。
[Second Embodiment]
Next, a second embodiment of the present invention will be described. FIG. 6 is a block diagram showing a configuration of a power supply circuit according to the second embodiment of the present invention. The same components as those in FIG. The power supply circuit according to the present embodiment includes an
本実施の形態は、電源回路自体の消費電力の更なる低減を目的とするものである。この消費電力の低減は、コンパレータ４−２〜４−ｎを動的に無効化することにより達成される。図１で明記していないが、第１の実施の形態では、全てのコンパレータ４−１〜４−ｎの電源として電源回路の出力電圧Ｖｏｕｔを常時供給していた。 The purpose of this embodiment is to further reduce the power consumption of the power supply circuit itself. This reduction in power consumption is achieved by dynamically disabling the comparators 4-2 to 4-n. Although not clearly shown in FIG. 1, in the first embodiment, the output voltage Vout of the power supply circuit is always supplied as the power supply for all the comparators 4-1 to 4-n.
これに対して、本実施の形態では、コンパレータ４−１〜４−ｎのうち、電圧Ｖｏｕｔが上昇したときに出力が最初にＨｉｇｈレベルになるコンパレータ４−１の電源端子Ｐｏｗｅｒのみに電圧Ｖｏｕｔを常時供給し、残りのコンパレータ４−２〜４−ｎについては、電源端子Ｐｏｗｅｒと電圧Ｖｏｕｔとの間に電源スイッチ７−２〜７−ｎを設けるようにしている。 On the other hand, in the present embodiment, among the comparators 4-1 to 4-n, when the voltage Vout rises, the voltage Vout is applied only to the power supply terminal Power of the comparator 4-1 whose output first becomes a high level. For the remaining comparators 4-2 to 4-n, power switches 7-2 to 7-n are provided between the power terminal Power and the voltage Vout.
各電源スイッチ７−ｋ（ｋは２〜ｎの整数）は、電圧Ｖｏｕｔが上昇したときに対応するコンパレータ４−ｋよりも先に出力がＨｉｇｈレベルになる隣接コンパレータ４−（ｋ−１）の出力φ（ｋ−１）がＨｉｇｈレベルの場合にオンし、出力φ（ｋ−１）がＬｏｗレベルの場合にオフする。 Each power switch 7-k (k is an integer of 2 to n) is connected to the adjacent comparator 4- (k-1) whose output becomes High level before the corresponding comparator 4-k when the voltage Vout increases. It turns on when the output φ (k−1) is at a high level, and turns off when the output φ (k−1) is at a low level.
これにより、電源回路の出力電圧Ｖｏｕｔの上昇に応じてコンパレータ４−（ｋ−１）の出力φ（ｋ−１）がＬｏｗからＨｉｇｈに反転すると、電源スイッチ７−ｋがオンして、コンパレータ４−ｋの電源端子Ｐｏｗｅｒに電圧Ｖｏｕｔが供給される。また、電圧Ｖｏｕｔの下降に応じてコンパレータ４−（ｋ−１）の出力φ（ｋ−１）がＨｉｇｈからＬｏｗに反転すると、電源スイッチ７−ｋがオフになり、コンパレータ４−ｋの電源端子Ｐｏｗｅｒへの電源供給が遮断される。
As a result, when the output φ (k−1) of the comparator 4- (k−1) is inverted from Low to High in response to the increase of the output voltage Vout of the power supply circuit, the power switch 7-k is turned on and the
電源スイッチ７−２〜７−ｎの各々としては、図４（Ａ）のようなＮＭＯＳトランジスタ３００を使用してもよいし、図４（Ｂ）のようなＰＭＯＳトランジスタ３０１を使用してもよいし、図４（Ｃ）のようなＣＭＯＳ回路３０５を使用してもよいし、図４（Ｄ）のようなＣＭＯＳ回路３０９を使用してもよい。
As each of the power switches 7-2 to 7-n, an
電源スイッチ７−ｋとしてＮＭＯＳトランジスタ３００を使用する場合、ＮＭＯＳトランジスタ３００のドレインＤを電圧Ｖｏｕｔに接続し、ＮＭＯＳトランジスタ３００のソースＳをコンパレータ４−ｋの電源端子Ｐｏｗｅｒに接続し、ＮＭＯＳトランジスタ３００のゲートＧにコンパレータ４−（ｋ−１）の出力φ（ｋ−１）を入力すればよい。
When the
また、電源スイッチ７−ｋとしてＰＭＯＳトランジスタ３０１を使用する場合、ＰＭＯＳトランジスタ３０１のソースＳを電圧Ｖｏｕｔに接続し、ＰＭＯＳトランジスタ３０１のドレインＤをコンパレータ４−ｋの電源端子Ｐｏｗｅｒに接続し、ＰＭＯＳトランジスタ３０１のゲートＧにインバータを介してコンパレータ４−（ｋ−１）の出力φ（ｋ−１）を入力すればよい。
When the
また、電源スイッチ７−ｋとしてＣＭＯＳ回路３０５を使用する場合、ＣＭＯＳ回路３０５のＮＭＯＳトランジスタ３０２のドレインＤおよびＰＭＯＳトランジスタ３０３のソースＳを電圧Ｖｏｕｔに接続し、これらＮＭＯＳトランジスタ３０２のソースＳおよびＰＭＯＳトランジスタ３０３のドレインＤをコンパレータ４−ｋの電源端子Ｐｏｗｅｒに接続し、このＮＭＯＳトランジスタ３０２のゲートＧにコンパレータ４−（ｋ−１）の出力φ（ｋ−１）を入力すればよい。
When the
また、電源スイッチ７−ｋとしてＣＭＯＳ回路３０９を使用する場合、ＣＭＯＳ回路３０９のＮＭＯＳトランジスタ３０６のドレインＤおよびＰＭＯＳトランジスタ３０７のソースＳを電圧Ｖｏｕｔに接続し、これらＮＭＯＳトランジスタ３０６のソースＳおよびＰＭＯＳトランジスタ３０７のドレインＤをコンパレータ４−ｋの電源端子Ｐｏｗｅｒに接続し、このＰＭＯＳトランジスタ３０７のゲートＧにインバータを介してコンパレータ４−（ｋ−１）の出力φ（ｋ−１）を入力すればよい。
When the
こうして、本実施の形態では、（ｋ−１）番目のコンパレータ４−（ｋ−１）の出力φ（ｋ−１）に基づき、ｋ番目のコンパレータ４−ｋへの給電を電源スイッチ７−ｋでオン／オフすることができるので、第１の実施の形態と比較して、電源回路自体の消費電力を更に削減することができる。 Thus, in the present embodiment, the power switch 7-k supplies power to the kth comparator 4-k based on the output φ (k-1) of the (k-1) th comparator 4- (k-1). Therefore, the power consumption of the power supply circuit itself can be further reduced as compared with the first embodiment.
なお、コンパレータ４−２〜４−ｎへの電源供給を遮断してコンパレータ４−２〜４−ｎを無効化すると、コンパレータ４−２〜４−ｎの出力端子Ｏｕｔがフローティング状態となり、出力φ２〜φｎが不定となり、スイッチトキャパシタ３の動作が不定となってしまう。
When the power supply to the comparators 4-2 to 4-n is cut off to disable the comparators 4-2 to 4-n, the output terminals Out of the comparators 4-2 to 4-n are in a floating state, and the output φ2 .About..phi.n becomes indefinite and the operation of the switched
そこで、本実施の形態では、コンパレータ４−２〜４−ｎの出力端子Ｏｕｔに抵抗８−２〜８−ｎの一端を接続し、抵抗８−２〜８−ｎの他端をグラウンドに接続している。これにより、グラウンドへのパスを確立することができ、コンパレータ４−２〜４−ｎへの電源供給が遮断されたときには、コンパレータ４−２〜４−ｎの出力φ２〜φｎが確実にＬｏｗ（グラウンド）レベルになるようにすることができる。
その他の構成は第１の実施の形態で説明したとおりである。
Therefore, in the present embodiment, one ends of the resistors 8-2 to 8-n are connected to the output terminals Out of the comparators 4-2 to 4-n, and the other ends of the resistors 8-2 to 8-n are connected to the ground. doing. As a result, a path to the ground can be established, and when the power supply to the comparators 4-2 to 4-n is cut off, the outputs φ2 to φn of the comparators 4-2 to 4-n are reliably set to Low ( Ground) level.
Other configurations are the same as those described in the first embodiment.
［第３の実施の形態］
次に、本発明の第３の実施の形態について説明する。図７は本発明の第３の実施の形態に係る電源回路の構成を示すブロック図であり、図１、図６と同一の構成には同一の符号を付してある。本実施の形態の電源回路は、エネルギーハーベスタ１と、電力調整回路２と、スイッチトキャパシタ３と、コンパレータ４−１〜４−ｎと、リファレンス電圧生成回路５と、（ｎ−１）個の抵抗８−２〜８−ｎとを備えている。図７では、スイッチトキャパシタ３の記載を簡略化し、またリファレンス電圧生成回路５の記載を省略している。
[Third Embodiment]
Next, a third embodiment of the present invention will be described. FIG. 7 is a block diagram showing a configuration of a power supply circuit according to the third embodiment of the present invention. The same components as those in FIGS. 1 and 6 are denoted by the same reference numerals. The power supply circuit of the present embodiment includes an
本実施の形態では、コンパレータ４−１〜４−ｎのうち、電圧Ｖｏｕｔが上昇したときに出力が最初にＨｉｇｈレベルになるコンパレータ４−１の電源端子Ｐｏｗｅｒのみに電圧Ｖｏｕｔを常時供給し、残りのコンパレータ４−２〜４−ｎについては、隣接するコンパレータの出力を電源として供給するようにしている。 In the present embodiment, among the comparators 4-1 to 4 -n, when the voltage Vout increases, the voltage Vout is constantly supplied only to the power supply terminal Power of the comparator 4-1 whose output first becomes a high level. As for the comparators 4-2 to 4-n, the output of the adjacent comparator is supplied as a power source.
つまり、コンパレータ４−ｋ（ｋは２〜ｎの整数）の電源端子Ｐｏｗｅｒは、電圧Ｖｏｕｔが上昇したときにコンパレータ４−ｋよりも先に出力がＨｉｇｈレベルになる隣接コンパレータ４−（ｋ−１）の出力端子Ｏｕｔと接続されている。電源回路の出力電圧Ｖｏｕｔの上昇に応じてコンパレータ４−（ｋ−１）の出力φ（ｋ−１）がＬｏｗからＨｉｇｈに反転すると、コンパレータ４−ｋに電源が供給され、電圧Ｖｏｕｔの下降に応じてコンパレータ４−（ｋ−１）の出力φ（ｋ−１）がＨｉｇｈからＬｏｗに反転すると、コンパレータ４−ｋへの電源供給が遮断される。 In other words, the power supply terminal Power of the comparator 4-k (k is an integer of 2 to n) is adjacent to the comparator 4- (k-1) whose output becomes High before the comparator 4-k when the voltage Vout increases. ) Output terminal Out. When the output φ (k−1) of the comparator 4- (k−1) is inverted from Low to High in response to the increase of the output voltage Vout of the power supply circuit, the power is supplied to the comparator 4-k and the voltage Vout is decreased. Accordingly, when the output φ (k−1) of the comparator 4- (k−1) is inverted from High to Low, the power supply to the comparator 4-k is cut off.
こうして、本実施の形態では、第２の実施の形態で用いていた電源スイッチ７−２〜７−ｎを省略することができるので、回路規模を削減することができ、また電源スイッチ７−２〜７−ｎとして使用されるトランジスタにおける電力損失を回避することができる。
コンパレータ４−２〜４−ｎの出力端子Ｏｕｔに抵抗８−２〜８−ｎを設ける効果については第２の実施の形態で説明したとおりである。
Thus, in this embodiment, since the power switches 7-2 to 7-n used in the second embodiment can be omitted, the circuit scale can be reduced, and the power switch 7-2. Power loss in the transistors used as ˜7-n can be avoided.
The effect of providing the resistors 8-2 to 8-n at the output terminals Out of the comparators 4-2 to 4-n is as described in the second embodiment.
［第４の実施の形態］
次に、本発明の第４の実施の形態について説明する。図８は本発明の第４の実施の形態に係る電源回路の構成を示すブロック図であり、図１、図６、図７と同一の構成には同一の符号を付してある。本実施の形態の電源回路は、エネルギーハーベスタ１と、電力調整回路２と、スイッチトキャパシタ３と、コンパレータ４−１〜４−ｎと、リファレンス電圧生成回路５と、ｍ個（ｍは１以上（ｎ−２）以下の整数）の電源スイッチ７−２と、（ｎ−１）個の抵抗８−２〜８−ｎとを備えている。図８では、スイッチトキャパシタ３の記載を簡略化し、またリファレンス電圧生成回路５の記載を省略している。
[Fourth Embodiment]
Next, a fourth embodiment of the present invention will be described. FIG. 8 is a block diagram showing the configuration of the power supply circuit according to the fourth embodiment of the present invention. The same components as those in FIGS. 1, 6, and 7 are denoted by the same reference numerals. The power supply circuit according to the present embodiment includes an
本実施の形態は、第２の実施の形態と第３の実施の形態の組み合わせである。本実施の形態では、電源回路の出力電圧Ｖｏｕｔが上昇したときに出力が最初にＨｉｇｈレベルになるコンパレータ４−１の電源端子Ｐｏｗｅｒのみに電圧Ｖｏｕｔを常時供給し、他のコンパレータ４−２〜４−ｎのうちｍ個のコンパレータ（本実施の形態の例ではコンパレータ４−２）については、第２の実施の形態で説明したように、電源端子Ｐｏｗｅｒと電圧Ｖｏｕｔとの間にｍ個の電源スイッチ（本実施の形態の例では電源スイッチ７−２）を設け、さらに残りの（ｎ−ｍ−１）個のコンパレータについては、第３の実施の形態で説明したように、隣接するコンパレータの出力を電源として供給するようにしている。 This embodiment is a combination of the second embodiment and the third embodiment. In the present embodiment, when the output voltage Vout of the power supply circuit rises, the voltage Vout is always supplied only to the power supply terminal Power of the comparator 4-1 whose output first becomes a high level, and the other comparators 4-2 to 4-4. As for m comparators (comparator 4-2 in the example of the present embodiment) among -n, as described in the second embodiment, m power supplies are provided between the power supply terminal Power and the voltage Vout. A switch (power switch 7-2 in the example of this embodiment) is provided, and the remaining (n−m−1) comparators are connected to adjacent comparators as described in the third embodiment. The output is supplied as a power source.
これにより、第３の実施の形態の構成の限界を克服することができる。第３の実施の形態の構成では、コンパレータ４−ｋ（ｋは２〜ｎの整数）の電源端子Ｐｏｗｅｒが隣接コンパレータ４−（ｋ−１）の出力端子Ｏｕｔと接続されているため、コンパレータ４−ｋへの給電に電流限界がある。したがって、コンパレータの個数ｎが増えると、（ｎ−１）個のコンパレータ４−ｋの全ての電源を隣接コンパレータ４−（ｋ−１）の出力で賄うことができなくなる。
Thereby, the limit of the configuration of the third embodiment can be overcome. In the configuration of the third embodiment, since the power supply terminal Power of the comparator 4-k (k is an integer of 2 to n) is connected to the output terminal Out of the adjacent comparator 4- (k-1), the
そこで、本実施の形態では、コンパレータ４−２〜４−ｎのうちｍ個のコンパレータについては第２の実施の形態を適用し、残りの（ｎ−ｍ−１）個のコンパレータについて第３の実施の形態を適用する。本実施の形態では、第３の実施の形態よりも電源のスイッチとして用いるトランジスタの数が増えるが、第２の実施の形態と比較して、トランジスタの数を少なくすることができる。 Therefore, in the present embodiment, the second embodiment is applied to m comparators out of the comparators 4-2 to 4-n, and the third comparator is applied to the remaining (n−m−1) comparators. The embodiment is applied. In the present embodiment, the number of transistors used as power source switches is increased as compared with the third embodiment, but the number of transistors can be reduced as compared with the second embodiment.
本発明は、環境エネルギーを回収して動作するセンサノード等に適用することができる。 The present invention can be applied to a sensor node or the like that operates by collecting environmental energy.
１…エネルギーハーベスタ、２…電力調整回路、３…スイッチトキャパシタ、４−１〜４−ｎ…コンパレータ、５…リファレンス電圧生成回路、６…負荷、７−２〜７−ｎ，３１−１〜３１−ｎ，３２−１〜３２−ｎ，３３−１〜３３−ｎ…スイッチ、８−２〜８−ｎ…抵抗、３０−１〜３０−（ｎ＋１）…キャパシタ、３００，３０２，３０６…ＮＭＯＳトランジスタ、３０１，３０３，３０７…ＰＭＯＳトランジスタ、３０４…インバータ、３０５，３０９…ＣＭＯＳ回路。
DESCRIPTION OF
Claims (8)
一端が前記発電手段の出力に接続され、他端がグラウンドに接続されたスイッチトキャパシタと、
互いに異なる閾値電圧が予め設定され、前記発電手段の出力電圧の上昇に応じて順番に第１のレベルから第２のレベルに出力が反転し、前記発電手段の出力電圧の下降に応じて前記の順番と逆の順で前記第２のレベルから前記第１のレベルに出力が反転するｎ個（ｎは２以上の整数）のコンパレータとを備え、
前記スイッチトキャパシタは、（ｎ＋１）個のキャパシタを含み、
これら（ｎ＋１）個のキャパシタのうち、２番目から（ｎ＋１）番目までのｎ個のキャパシタのそれぞれは、対応するコンパレータの第２のレベルへの出力反転に応じて１番目のキャパシタとの直列接続から並列接続に切り替わり、対応するコンパレータの第１のレベルへの出力反転に応じて前記１番目のキャパシタとの並列接続から直列接続に切り替わることを特徴とする電源回路。 Power generation means for converting environmental energy into electrical energy;
A switched capacitor having one end connected to the output of the power generation means and the other end connected to ground;
Different threshold voltages are set in advance, the output is sequentially inverted from the first level to the second level according to the increase of the output voltage of the power generation means, and the output voltage of the power generation means is decreased according to the decrease of the output voltage. And n (n is an integer of 2 or more) comparators whose outputs are inverted from the second level to the first level in the reverse order.
The switched capacitor includes (n + 1) capacitors,
Of these (n + 1) capacitors, each of n capacitors from the second to the (n + 1) th is connected in series with the first capacitor according to the output inversion to the second level of the corresponding comparator. The power supply circuit is switched from parallel connection to parallel connection and switched from parallel connection with the first capacitor to series connection according to the output inversion to the first level of the corresponding comparator.
前記スイッチトキャパシタは、
前記（ｎ＋１）個のキャパシタと、
これらキャパシタのうち隣接するｉ番目のキャパシタと（ｉ＋１）番目のキャパシタ（ｉは１〜ｎの整数）のそれぞれの第１の端子間に設けられたｎ個の第１のスイッチと、
前記ｉ番目のキャパシタと（ｉ＋１）番目のキャパシタのそれぞれの第２の端子間に設けられたｎ個の第２のスイッチと、
前記ｉ番目のキャパシタの第２の端子と前記（ｉ＋１）番目のキャパシタの第１の端子間に設けられたｎ個の第３のスイッチとから構成され、
前記１番目のキャパシタの第１の端子が前記発電手段の出力に接続され、前記（ｎ＋１）番目のキャパシタの第２の端子がグラウンドに接続され、
前記ｎ個の第１、第２のスイッチは、対応するコンパレータの第２のレベルへの出力反転に応じてオンし、
前記ｎ個の第３のスイッチは、対応するコンパレータの第１のレベルへの出力反転に応じてオンすることを特徴とする電源回路。 The power supply circuit according to claim 1,
The switched capacitor is:
The (n + 1) capacitors;
N first switches provided between first terminals of the i-th capacitor and the (i + 1) -th capacitor (i is an integer of 1 to n) adjacent to each other;
N second switches provided between the second terminals of the i-th capacitor and the (i + 1) -th capacitor,
A second terminal of the i-th capacitor and n third switches provided between the first terminal of the (i + 1) -th capacitor;
A first terminal of the first capacitor is connected to the output of the power generation means, a second terminal of the (n + 1) th capacitor is connected to ground,
The n first and second switches are turned on in response to the output inversion to the second level of the corresponding comparator,
The n number of third switches are turned on in response to output inversion to the first level of the corresponding comparator.
前記ｎ個のコンパレータは、前記発電手段の出力電圧が電源電圧として供給されることを特徴とする電源回路。 The power supply circuit according to claim 1 or 2,
The n number of comparators are supplied with an output voltage of the power generation means as a power supply voltage.
さらに、前記ｎ個のコンパレータのうち、前記発電手段の出力電圧が上昇したときに出力が最初に第２のレベルになる１番目のコンパレータ以外の（ｎ−１）個のコンパレータの電源端子と前記発電手段の出力電圧との間に設けられた（ｎ−１）個の電源スイッチと、
一端が前記（ｎ−１）個のコンパレータの出力端子に接続され、他端がグラウンドに接続された（ｎ−１）個の抵抗とを備え、
前記１番目のコンパレータは、前記発電手段の出力電圧が電源電圧として供給され、
前記（ｎ−１）個の電源スイッチは、前記発電手段の出力電圧が上昇したときに、電源供給先のコンパレータよりも先に出力が第２のレベルになる隣接コンパレータの第２のレベルへの出力反転に応じてオンすることを特徴とする電源回路。 The power supply circuit according to claim 1 or 2,
Furthermore, among the n comparators, the power terminals of (n−1) comparators other than the first comparator whose output first becomes the second level when the output voltage of the power generation means rises, and the (N-1) power switches provided between the output voltage of the power generation means,
(N-1) resistors having one end connected to the output terminal of the (n-1) comparators and the other end connected to the ground,
The first comparator is supplied with the output voltage of the power generation means as a power supply voltage,
The (n−1) power switches are connected to the second level of the adjacent comparator whose output is the second level before the power supply destination comparator when the output voltage of the power generation means rises. A power supply circuit which is turned on in response to output inversion.
さらに、前記ｎ個のコンパレータのうち、前記発電手段の出力電圧が上昇したときに出力が最初に第２のレベルになる１番目のコンパレータ以外の（ｎ−１）個のコンパレータの出力端子に一端が接続され、他端がグラウンドに接続された（ｎ−１）個の抵抗を備え、
前記１番目のコンパレータは、前記発電手段の出力電圧が電源電圧として供給され、
前記（ｎ−１）個のコンパレータは、その電源端子が、前記発電手段の出力電圧が上昇したときに先に出力が第２のレベルになる隣接コンパレータの出力端子と接続され、この隣接コンパレータの第２のレベルへの出力反転に応じて電源がオンになることを特徴とする電源回路。 The power supply circuit according to claim 1 or 2,
Furthermore, among the n comparators, when the output voltage of the power generation means rises, the output is first connected to the output terminals of (n−1) comparators other than the first comparator whose output first becomes the second level. And (n-1) resistors having the other end connected to the ground,
The first comparator is supplied with the output voltage of the power generation means as a power supply voltage,
The (n-1) comparators are connected at their power supply terminals to the output terminals of the adjacent comparators whose output becomes the second level first when the output voltage of the power generation means rises. A power supply circuit, wherein a power supply is turned on in response to output inversion to a second level.
さらに、前記ｎ個のコンパレータのうち、前記発電手段の出力電圧が上昇したときに出力が最初に第２のレベルになる１番目のコンパレータ以外のｍ個（ｍは１以上（ｎ−２）以下の整数）のコンパレータの電源端子と前記発電手段の出力電圧との間に設けられたｍ個の電源スイッチと、
前記１番目のコンパレータ以外の（ｎ−１）個のコンパレータの出力端子に一端が接続され、他端がグラウンドに接続された（ｎ−１）個の抵抗とを備え、
前記１番目のコンパレータは、前記発電手段の出力電圧が電源電圧として供給され、
前記ｍ個の電源スイッチは、前記発電手段の出力電圧が上昇したときに、電源供給先のコンパレータよりも先に出力が第２のレベルになる隣接コンパレータの第２のレベルへの出力反転に応じてオンし、
前記１番目のコンパレータおよび前記ｍ個のコンパレータを除く（ｎ−ｍ−１）個のコンパレータは、その電源端子が、前記発電手段の出力電圧が上昇したときに先に出力が第２のレベルになる隣接コンパレータの出力端子と接続され、この隣接コンパレータの第２のレベルへの出力反転に応じて電源がオンになることを特徴とする電源回路。 The power supply circuit according to claim 1 or 2,
Further, of the n comparators, m (m is 1 or more and (n−2) or less) except for the first comparator whose output first becomes the second level when the output voltage of the power generation means rises. M power switches provided between the power supply terminal of the comparator and the output voltage of the power generation means,
(N-1) resistors having one end connected to the output terminals of (n-1) comparators other than the first comparator and the other end connected to the ground,
The first comparator is supplied with the output voltage of the power generation means as a power supply voltage,
The m power switches respond to the output inversion to the second level of the adjacent comparator whose output becomes the second level before the comparator of the power supply destination when the output voltage of the power generation means rises. Turn on
The (n−m−1) number of comparators excluding the first comparator and the m number of comparators, the output of the power supply terminal is first set to the second level when the output voltage of the power generation means rises. A power supply circuit connected to an output terminal of the adjacent comparator, wherein the power supply is turned on in response to the output inversion to the second level of the adjacent comparator.
前記ｎ個のコンパレータの各々は、ヒステリシスコンパレータであることを特徴とする電源回路。 The power supply circuit according to any one of claims 1 to 6,
Each of the n number of comparators is a hysteresis comparator.
さらに、前記ｎ個のコンパレータのための互いに異なるリファレンス電圧を生成するリファレンス電圧生成回路を備えることを特徴とする電源回路。 The power supply circuit according to any one of claims 1 to 7,
And a reference voltage generating circuit for generating different reference voltages for the n comparators.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016099257A JP6527106B2 (en) | 2016-05-18 | 2016-05-18 | Power supply circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016099257A JP6527106B2 (en) | 2016-05-18 | 2016-05-18 | Power supply circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2017208917A true JP2017208917A (en) | 2017-11-24 |
| JP6527106B2 JP6527106B2 (en) | 2019-06-05 |
Family
ID=60416658
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016099257A Active JP6527106B2 (en) | 2016-05-18 | 2016-05-18 | Power supply circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6527106B2 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2022012723A (en) * | 2020-07-02 | 2022-01-17 | 栄藏 小林 | Power supply |
| JP2022072401A (en) * | 2020-10-29 | 2022-05-17 | 東芝情報システム株式会社 | Analog neuron calculator and its power control method |
| WO2023145741A1 (en) * | 2022-01-27 | 2023-08-03 | 日本ゼオン株式会社 | Boost circuit and boost system |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000152495A (en) * | 1998-11-16 | 2000-05-30 | Okamura Kenkyusho:Kk | Series switching system of capacitor power unit |
| WO2005004304A1 (en) * | 2003-07-07 | 2005-01-13 | Nippon Telegraph And Telephone Corporation | Booster |
| JP2014204648A (en) * | 2013-04-10 | 2014-10-27 | 本田技研工業株式会社 | Wind power generation device of monopole configuration |
-
2016
- 2016-05-18 JP JP2016099257A patent/JP6527106B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000152495A (en) * | 1998-11-16 | 2000-05-30 | Okamura Kenkyusho:Kk | Series switching system of capacitor power unit |
| WO2005004304A1 (en) * | 2003-07-07 | 2005-01-13 | Nippon Telegraph And Telephone Corporation | Booster |
| JP2014204648A (en) * | 2013-04-10 | 2014-10-27 | 本田技研工業株式会社 | Wind power generation device of monopole configuration |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2022012723A (en) * | 2020-07-02 | 2022-01-17 | 栄藏 小林 | Power supply |
| JP2022072401A (en) * | 2020-10-29 | 2022-05-17 | 東芝情報システム株式会社 | Analog neuron calculator and its power control method |
| JP7311095B2 (en) | 2020-10-29 | 2023-07-19 | 東芝情報システム株式会社 | Analog neuron calculator and its power control method |
| WO2023145741A1 (en) * | 2022-01-27 | 2023-08-03 | 日本ゼオン株式会社 | Boost circuit and boost system |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6527106B2 (en) | 2019-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6612201B2 (en) | Power supply circuit and power supply device | |
| JP2010136497A (en) | Hysteretic switching regulator and control method for operation thereof | |
| JP2009303317A (en) | Reference voltage generating circuit and dc-dc converter with that reference voltage generating circuit | |
| JP6527106B2 (en) | Power supply circuit | |
| US20150061738A1 (en) | Charge pump circuit | |
| JP2013192438A (en) | Charge pump circuit | |
| Htet et al. | Switched capacitor DC-DC converter for miniaturised wearable systems | |
| Madeira et al. | Analysis and implementation of a power management unit with a multiratio switched capacitor DC–DC converter for a supercapacitor power supply | |
| Ram et al. | Ultra-low power solar energy harvester for IoT edge node devices | |
| JP2011248869A (en) | Voltage regulator | |
| Liu et al. | A self-powered power conditioning circuit for battery-free energy scavenging applications | |
| JP2017022953A (en) | Step-down circuit and step-down charging circuit using the same | |
| TW201136145A (en) | Error amplifier | |
| JP5397227B2 (en) | Power supply circuit device and voltage control method | |
| CN109639135B (en) | Charge pump circuit | |
| Dogan et al. | A systematic approach to designing a wide‐current range, MOS capacitor‐based switched‐capacitor DC‐DC converter with an augmenting LDO | |
| CN112994659A (en) | Relaxation oscillator and method of controlling a relaxation oscillator | |
| Serra et al. | Analysis of a multi-ratio switched capacitor DC-DC converter for a supercapacitor power supply | |
| JP2017212784A (en) | Power supply circuit | |
| WO2017175443A1 (en) | Power supply device | |
| JP4400145B2 (en) | Power supply | |
| JP2019193460A (en) | Negative input positive output switching converter | |
| Wassouf et al. | Optimization of an SSHC-based full active rectifier for piezoelectric energy harvesting | |
| Hirayama et al. | Switched capacitor discrete control ofvoltage dividing class E amplifier to achieve sub nominal operation | |
| WO2021106177A1 (en) | Voltage hold circuit, voltage monitoring circuit, and semiconductor integrated circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180619 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190411 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190507 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190509 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6527106 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |