JP2019193460A - Negative input positive output switching converter - Google Patents

Negative input positive output switching converter Download PDF

Info

Publication number
JP2019193460A
JP2019193460A JP2018084729A JP2018084729A JP2019193460A JP 2019193460 A JP2019193460 A JP 2019193460A JP 2018084729 A JP2018084729 A JP 2018084729A JP 2018084729 A JP2018084729 A JP 2018084729A JP 2019193460 A JP2019193460 A JP 2019193460A
Authority
JP
Japan
Prior art keywords
output
capacitor
voltage
input
diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018084729A
Other languages
Japanese (ja)
Other versions
JP6948981B2 (en
Inventor
藤原　玄一
Genichi Fujiwara
玄一 藤原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2018084729A priority Critical patent/JP6948981B2/en
Publication of JP2019193460A publication Critical patent/JP2019193460A/en
Application granted granted Critical
Publication of JP6948981B2 publication Critical patent/JP6948981B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)

Abstract

To provide a negative input positive output switching converter that suppresses losses that do not contribute to output and increases power conversion efficiency.SOLUTION: A negative input positive output switching converter includes a switching circuit unit 100, a switching control unit 24, and an output voltage monitoring unit 26. The switching circuit unit 100 includes a first capacitor 16 that connects an input side circuit and an output side circuit. The input side circuit includes a coil 12 and a switching element 14. The output side circuit includes a first diode 18 and a second capacitor 22 connected to the cathode terminal of the first diode. The electric power accumulated in the coil 12 is accumulated as electric charge in the first capacitor 16 in accordance with the switching operation. The electric charge accumulated in the first capacitor 16 is accumulated in the second capacitor 22.SELECTED DRAWING: Figure 2

Description

本願明細書に開示される技術は、負極性電圧入力を正極性電圧出力に変換するスイッチングコンバータに関するものである。   The technology disclosed in the present specification relates to a switching converter that converts a negative voltage input into a positive voltage output.

従来の、直流負極性電圧入力を直流正極性電圧出力に変換するスイッチングコンバータとしては、昇圧回路を用いて、負極性入力を正極性出力に変換するものがあった（たとえば、非特許文献１および非特許文献２を参照）。   As a conventional switching converter that converts a DC negative voltage input into a DC positive voltage output, there is a converter that converts a negative input into a positive output using a booster circuit (for example, Non-Patent Document 1 and (Refer nonpatent literature 2).

原田耕介ほか、「スイッチングコンバータの基礎」コロナ社、１９９２年２月Kosuke Harada et al., “Basics of Switching Converters” Corona, February 1992 リニア・テクノロジー、”ＬＴ８７０９ − 負電圧入力、同期整流式マルチトポロジーＤＣ／ＤＣコントローラ”、［ｏｎｌｉｎｅ］、［２０１７年９月１０日検索］、インターネット＜ＵＲＬ：ｈｔｔｐ：／／ｗｗｗ．ｌｉｎｅａｒ−ｔｅｃｈ．ｃｏ．ｊｐ／ｐｒｏｄｕｃｔ／ＬＴ８７０９＞Linear Technology, “LT8709-Negative Voltage Input, Synchronous Rectification Multi-Topology DC / DC Controller”, [online], [searched September 10, 2017], Internet <URL: http: // www. linear-tech. co. jp / product / LT8709>

従来の、直流負極性電圧入力を直流正極性電圧出力に変換するスイッチングコンバータでは、出力電力を得るためのコイルと出力電流を抽出するためのダイオード（または、電界効果トランジスタ（ｆｉｅｌｄ−ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ、すなわち、ＦＥＴ）とが直接接続されていた。   In a conventional switching converter that converts a DC negative voltage input to a DC positive voltage output, a coil for obtaining output power and a diode for extracting an output current (or a field-effect transistor, that is, a field-effect transistor) , FET).

そのため、負極性入力電位と入出力共通の基準電位との間で出力に寄与しない無駄な損失（たとえば、負入力正出力スイッチングコンバータでは、２次側に与える電圧は｜Ｖｉｎ｜＋｜Ｖｏｕｔ｜となるが、｜Ｖｉｎ｜分は出力に寄与しない無駄な損失となる）を生じ、電力変換効率が低くなるという問題点があった。 Therefore, useless loss that does not contribute to output between the negative input potential and the reference potential common to input and output (for example, in a negative input positive output switching converter, the voltage applied to the secondary side is | V in | + | V out However, | V in | is a useless loss that does not contribute to the output), resulting in a problem that power conversion efficiency is lowered.

本願明細書に開示される技術は、以上に記載されたような問題を解決するためになされたものであり、出力に寄与しない損失を抑制し、電力変換効率を高めるための技術を提供することを目的とするものである。   The technology disclosed in the present specification has been made to solve the problems described above, and provides a technology for suppressing loss that does not contribute to output and increasing power conversion efficiency. It is intended.

本願明細書に開示される技術の第１の態様は、負入力が入力される入力端子に接続される入力側回路と、正出力が出力される出力端子に接続される出力側回路と、前記入力側回路と前記出力側回路とを接続する第１のコンデンサとを備え、前記入力側回路は、コイルと、前記コイルに流れる電流をＯＮ／ＯＦＦ制御するスイッチング素子とを備え、前記出力側回路は、第１のダイオードと、前記第１のダイオードのカソード端子に接続される第２のコンデンサとを備え、前記スイッチング素子のＯＮ制御に応じて前記コイルに蓄積された電力は、前記スイッチング素子のＯＮ／ＯＦＦ制御に応じ、前記第１のコンデンサおよび前記第１のダイオードを介して、電荷として前記第２のコンデンサに段階的に蓄積される。   A first aspect of the technology disclosed in the present specification includes an input side circuit connected to an input terminal to which a negative input is input, an output side circuit connected to an output terminal from which a positive output is output, A first capacitor that connects the input side circuit and the output side circuit, the input side circuit including a coil and a switching element that controls ON / OFF of a current flowing through the coil; Comprises a first diode and a second capacitor connected to the cathode terminal of the first diode, and the power stored in the coil in response to ON control of the switching element is In accordance with ON / OFF control, electric charges are accumulated in stages in the second capacitor through the first capacitor and the first diode.

本願明細書に開示される技術の第１の態様は、負入力が入力される入力端子に接続される入力側回路と、正出力が出力される出力端子に接続される出力側回路と、前記入力側回路と前記出力側回路とを接続する第１のコンデンサとを備え、前記入力側回路は、コイルと、前記コイルに流れる電流をＯＮ／ＯＦＦ制御するスイッチング素子とを備え、前記出力側回路は、第１のダイオードと、前記第１のダイオードのカソード端子に接続される第２のコンデンサとを備え、前記スイッチング素子のＯＮ制御に応じて前記コイルに蓄積された電力は、前記スイッチング素子のＯＮ／ＯＦＦ制御に応じ、前記第１のコンデンサおよび前記第１のダイオードを介して、電荷として前記第２のコンデンサに段階的に蓄積される。このような構成によれば、入力側回路と出力側回路との間に第１のコンデンサを配置し、これらの回路間で直流遮断することによって、出力に寄与しない無駄な損失が生じることを抑制し、電力変換効率を高めることができる。   A first aspect of the technology disclosed in the present specification includes an input side circuit connected to an input terminal to which a negative input is input, an output side circuit connected to an output terminal from which a positive output is output, A first capacitor that connects the input side circuit and the output side circuit, the input side circuit including a coil and a switching element that controls ON / OFF of a current flowing through the coil; Comprises a first diode and a second capacitor connected to the cathode terminal of the first diode, and the power stored in the coil in response to ON control of the switching element is In accordance with ON / OFF control, electric charges are accumulated in stages in the second capacitor through the first capacitor and the first diode. According to such a configuration, the first capacitor is disposed between the input side circuit and the output side circuit, and direct current is cut off between these circuits, thereby preventing unnecessary loss that does not contribute to the output from occurring. In addition, the power conversion efficiency can be increased.

本願明細書に開示される技術に関する目的と、特徴と、局面と、利点とは、以下に示される詳細な説明と添付図面とによって、さらに明白となる。   The objectives, features, aspects, and advantages of the technology disclosed in this specification will become more apparent from the detailed description and the accompanying drawings provided below.

実施の形態に関する、負入力正出力スイッチングコンバータのスイッチング回路部の構成の例を示す図である。It is a figure which shows the example of a structure of the switching circuit part of the negative input positive output switching converter regarding embodiment. 実施の形態に関する、負入力正出力スイッチングコンバータの構成の例を示す図である。It is a figure which shows the example of a structure of the negative input positive output switching converter regarding embodiment. スイッチング制御部から出力されるスイッチング制御信号Ｖｓｗの波形の例を示す図である。It is a figure which shows the example of the waveform of the switching control signal Vsw output from a switching control part. 実施の形態に関する、負入力正出力スイッチングコンバータの構成の例を示す図である。It is a figure which shows the example of a structure of the negative input positive output switching converter regarding embodiment.

以下、添付される図面を参照しながら実施の形態について説明する。   Embodiments will be described below with reference to the accompanying drawings.

なお、図面は概略的に示されるものであり、説明の便宜のため、適宜、構成の省略、または、構成の簡略化がなされるものである。また、異なる図面にそれぞれ示される構成などの大きさおよび位置の相互関係は、必ずしも正確に記載されるものではなく、適宜変更され得るものである。また、断面図ではない平面図などの図面においても、実施の形態の内容を理解することを容易にするために、ハッチングが付される場合がある。   Note that the drawings are schematically shown, and the configuration is omitted or simplified as appropriate for the convenience of explanation. In addition, the mutual relationships between the sizes and positions of the configurations and the like shown in different drawings are not necessarily accurately described and can be changed as appropriate. Further, in drawings such as a plan view that is not a cross-sectional view, hatching may be added to facilitate understanding of the contents of the embodiment.

また、以下に示される説明では、同様の構成要素には同じ符号を付して図示し、それらの名称と機能とについても同様のものとする。したがって、それらについての詳細な説明を、重複を避けるために省略する場合がある。   Moreover, in the description shown below, the same code | symbol is attached | subjected and shown in the same component, and it is the same also about those names and functions. Therefore, detailed descriptions thereof may be omitted to avoid duplication.

また、以下に記載される説明において、「第１の」、または、「第２の」などの序数が用いられる場合があっても、これらの用語は、実施の形態の内容を理解することを容易にするために便宜上用いられるものであり、これらの序数によって生じ得る順序などに限定されるものではない。   In addition, in the description described below, even if an ordinal number such as “first” or “second” is used, these terms mean that the contents of the embodiment are understood. It is used for the sake of convenience, and is not limited to the order that can be generated by these ordinal numbers.

＜第１の実施の形態＞
以下、本実施の形態に関する負入力正出力スイッチングコンバータについて説明する。 <First Embodiment>
Hereinafter, the negative input positive output switching converter according to the present embodiment will be described.

＜負入力正出力スイッチングコンバータの構成について＞
図１は、本実施の形態に関する負入力正出力スイッチングコンバータのスイッチング回路部の構成の例を示す図である。 <Configuration of negative input positive output switching converter>
FIG. 1 is a diagram illustrating an example of a configuration of a switching circuit unit of a negative input positive output switching converter according to the present embodiment.

図１に例が示されるように、スイッチング回路部は、基準電位１０と、コイル１２と、ＦＥＴ１４と、単位ステップコンデンサ１６と、ダイオード１８と、ダイオード２０と、出力コンデンサ２２とを備える。   As shown in FIG. 1, the switching circuit unit includes a reference potential 10, a coil 12, an FET 14, a unit step capacitor 16, a diode 18, a diode 20, and an output capacitor 22.

また、図２は、本実施の形態に関する負入力正出力スイッチングコンバータの構成の例を示す図である。   Moreover, FIG. 2 is a figure which shows the example of a structure of the negative input positive output switching converter regarding this Embodiment.

図２に例が示されるように、負入力正出力スイッチングコンバータは、スイッチング回路部１００と、スイッチング制御部２４と、出力電圧監視部２６とを備える。   As shown in FIG. 2, the negative input positive output switching converter includes a switching circuit unit 100, a switching control unit 24, and an output voltage monitoring unit 26.

基準電位１０は、入力電圧Ｖｉｎおよび出力電圧Ｖｏｕｔに共通の電位である。入力電圧Ｖｉｎおよび出力電圧Ｖｏｕｔの極性電位は、基準電位１０を基準として確定される。入力電圧Ｖｉｎは、負極性入力電圧であり、かつ、基準電位１０よりも低い電位である。 Reference potential 10 is a common potential to the input voltage V in and the output voltage V out. Polarity potential of the input voltage V in and the output voltage V out is determined a reference potential 10 as a reference. Input voltage V in is the negative input voltage, and is lower than the reference potential 10.

コイル１２は、入力電圧から出力電力を得るためのコイルである。コイル１２の一端は、入力端子の高電位側に基準電位１０を介して接続される。   The coil 12 is a coil for obtaining output power from an input voltage. One end of the coil 12 is connected to the high potential side of the input terminal via the reference potential 10.

ＦＥＴ１４は、ドレイン端子がコイル１２の他端に接続され、ソース端子が入力端子の低電位側に接続されている。また、ＦＥＴ１４は、ゲート端子にスイッチング制御部２４から入力されるスイッチング制御信号Ｖｓｗによって、コイル１２の他端と入力電圧Ｖｉｎとを一定時間電気的に接続させる。すなわち、ＦＥＴ１４は、コイル１２に流れる電流をＯＮ／ＯＦＦ制御する。 The FET 14 has a drain terminal connected to the other end of the coil 12 and a source terminal connected to the low potential side of the input terminal. Moreover, FET 14 is the switching control signal V sw which is input from the switching control unit 24 to the gate terminal, causing the other end of the coil 12 and the input voltage V in a predetermined time electrically connected. That is, the FET 14 performs ON / OFF control of the current flowing through the coil 12.

ここで、コイル１２と、コイル１２に電力を蓄積するためのＦＥＴ１４とを含む回路を、入力側回路とも称する。   Here, a circuit including the coil 12 and the FET 14 for accumulating electric power in the coil 12 is also referred to as an input side circuit.

単位ステップコンデンサ１６は、ＦＥＴ１４のドレイン端子とダイオード１８のアノード端子との間に接続される。ダイオード２０は、アノード端子が基準電位１０および出力端子に接続され、カソード端子がダイオード１８のアノード端子に接続される。   The unit step capacitor 16 is connected between the drain terminal of the FET 14 and the anode terminal of the diode 18. The diode 20 has an anode terminal connected to the reference potential 10 and the output terminal, and a cathode terminal connected to the anode terminal of the diode 18.

出力コンデンサ２２は、ダイオード１８のカソード端子とダイオード２０のアノード端子との間に接続される。また、出力コンデンサ２２は、出力端子に接続される。出力コンデンサ２２は、ダイオード１８のカソード端子からの出力電荷を蓄積し、また、外部の負荷に対して蓄積された当該電荷を供給することによって、負入力正出力スイッチングコンバータの出力とする。   The output capacitor 22 is connected between the cathode terminal of the diode 18 and the anode terminal of the diode 20. The output capacitor 22 is connected to the output terminal. The output capacitor 22 stores the output charge from the cathode terminal of the diode 18 and supplies the stored charge to an external load, thereby providing an output of the negative input positive output switching converter.

ここで、ダイオード１８と、ダイオード１８のカソード端子に接続される出力コンデンサ２２とを含む回路を、出力側回路とも称する。   Here, a circuit including the diode 18 and the output capacitor 22 connected to the cathode terminal of the diode 18 is also referred to as an output side circuit.

出力電圧監視部２６は、出力端子に接続される。また、出力電圧監視部２６は、出力電圧Ｖｏｕｔを常時監視することによって、目標電圧と出力電圧Ｖｏｕｔとの電位差Ｖｃを出力する。 The output voltage monitoring unit 26 is connected to the output terminal. Further, the output voltage monitoring unit 26, by constantly monitoring the output voltage V out, and outputs a potential difference V c between the target voltage and the output voltage V out.

スイッチング制御部２４には、出力電圧監視部２６から出力される電位差Ｖｃが入力される。そして、スイッチング制御部２４は、電位差Ｖｃに基づいてスイッチング制御信号Ｖｓｗを出力する。スイッチング制御部２４から出力されたスイッチング制御信号ＶｓｗはＦＥＴ１４のゲート端子に入力され、ＦＥＴ１４のＯＮ／ＯＦＦ制御のために用いられる。 The switching control section 24, the potential difference V c output from the output voltage monitor 26 is input. The switching control unit 24 outputs a switching control signal V sw based on the potential difference V c . The switching control signal V sw output from the switching control unit 24 is input to the gate terminal of the FET 14 and is used for ON / OFF control of the FET 14.

＜負入力正出力スイッチングコンバータの動作について＞
次に、本実施の形態に関する負入力正出力スイッチングコンバータの動作を、図２を参照しつつ説明する。 <Operation of negative input positive output switching converter>
Next, the operation of the negative input positive output switching converter according to the present embodiment will be described with reference to FIG.

まず、ＦＥＴ１４は、ゲート端子に入力されるスイッチング制御信号Ｖｓｗに応じて、ＯＮ／ＯＦＦ制御を繰り返す。ＦＥＴ１４がＯＮ状態である場合、コイル１２には「基準電位１０−Ｖｉｎ」の電圧が印加される。そして、ＦＥＴ１４がＯＮ状態である時間に応じて、コイル１２に電力が蓄積される。 First, the FET 14 repeats the ON / OFF control according to the switching control signal V sw input to the gate terminal. If FET14 is ON, the coil 12 voltage "reference potential 10-V in" is applied. Then, electric power is accumulated in the coil 12 according to the time when the FET 14 is in the ON state.

一方で、ＦＥＴ１４がＯＦＦ状態である場合、ＦＥＴ１４がＯＮ状態である時に蓄積された電力が、単位ステップコンデンサ１６に電荷蓄積という形態で移し替えられる。この単位ステップコンデンサ１６に蓄積された電荷は、次にＦＥＴ１４がＯＮ状態となった時に、ダイオード１８を介して出力コンデンサ２２に移し替えられる。   On the other hand, when the FET 14 is in the OFF state, the power accumulated when the FET 14 is in the ON state is transferred to the unit step capacitor 16 in the form of charge accumulation. The charge accumulated in the unit step capacitor 16 is transferred to the output capacitor 22 via the diode 18 when the FET 14 is turned on next time.

このようにして、出力コンデンサ２２には、ＦＥＴ１４がＯＮ状態になるごとに、単位ステップコンデンサ１６の容量単位で電荷が次第に蓄積される。そして、出力コンデンサ２２における電荷蓄積量に応じて、出力コンデンサ２２に発生する電圧も上昇する。一方で、出力コンデンサ２２からは出力電圧Ｖｏｕｔから外部の負荷に対して電荷が出力される。 In this way, the charge is gradually accumulated in the output capacitor 22 in units of the capacity of the unit step capacitor 16 every time the FET 14 is turned on. The voltage generated in the output capacitor 22 also rises according to the amount of charge accumulated in the output capacitor 22. On the other hand, charge is output from the output capacitor 22 to the external load from the output voltage Vout .

すると、今度は出力されて減少した電荷量に応じて、出力コンデンサ２２に発生する電圧も低下する。したがって、出力コンデンサ２２に発生する電圧は、単位ステップコンデンサ１６からダイオード１８を経由して流入する電荷と、出力電圧Ｖｏｕｔから流出する電荷とを反映して、上昇と低下とを常に起こしている。この出力コンデンサ２２に発生する電圧の変動を小さく抑えるために、出力電圧監視部２６とスイッチング制御部２４とが機能する。 Then, the voltage generated in the output capacitor 22 also decreases in accordance with the amount of electric charge that is output and reduced this time. Therefore, the voltage generated in the output capacitor 22 always rises and falls reflecting the charge flowing in from the unit step capacitor 16 via the diode 18 and the charge flowing out from the output voltage Vout . . The output voltage monitoring unit 26 and the switching control unit 24 function in order to suppress the fluctuation of the voltage generated in the output capacitor 22 to be small.

出力電圧監視部２６は、出力コンデンサ２２に発生する電圧を常に監視し、目標電圧と出力電圧Ｖｏｕｔとの差を電位差Ｖｃとして出力する。また、スイッチング制御部２４は、出力電圧監視部２６から入力された電位差Ｖｃに応じて、スイッチング制御信号Ｖｓｗの波形を変更する。 The output voltage monitoring unit 26 constantly monitors the voltage generated in the output capacitor 22, and outputs the difference between the target voltage and the output voltage V out as a potential difference V c. In addition, the switching control unit 24 changes the waveform of the switching control signal V sw according to the potential difference V c input from the output voltage monitoring unit 26.

図３は、スイッチング制御部２４から出力されるスイッチング制御信号Ｖｓｗの波形の例を示す図である。図３において、縦軸は電圧Ｖを示し、横軸は時間Ｔをそれぞれ示す。図３に例が示されるように、スイッチング制御部２４は、一定周期Ｔｓにおいて、時間幅ＴＯＮで電圧ＶＯＮの矩形波を発生させる。 FIG. 3 is a diagram illustrating an example of a waveform of the switching control signal V sw output from the switching control unit 24. In FIG. 3, the vertical axis indicates the voltage V, and the horizontal axis indicates time T. As examples of which are illustrated in FIG. 3, the switching control unit 24, in the constant period T s, and generates a rectangular wave voltage V ON at time width T ON.

図３において、デューティ比Ｄは以下の式（１）のように表される。   In FIG. 3, the duty ratio D is expressed as in the following formula (1).

Figure 2019193460
Figure 2019193460

また、図３において、周波数ｆｓは以下の式（２）のように表される。 Further, in FIG. 3, the frequency f s is expressed as the following expression (2).

Figure 2019193460
Figure 2019193460

電圧ＶＯＮは、ＦＥＴ１４が十分にＯＮ状態となる電圧である。スイッチング制御部２４は、出力電圧監視部２６から入力された電位差Ｖｃに応じて、図３における矩形波の時間幅ＴＯＮを変更する。すなわち、スイッチング制御部２４は、比較結果に応じて、ＦＥＴ１４がＯＮ状態である時間を制御する。 The voltage V ON is a voltage at which the FET 14 is sufficiently turned on. The switching control unit 24, according to the potential difference V c inputted from the output voltage monitoring unit 26, changes the time width T ON of the rectangular wave in FIG. That is, the switching control unit 24 controls the time during which the FET 14 is in the ON state according to the comparison result.

電位差Ｖｃが「目標電圧＜出力電圧Ｖｏｕｔ」を示す場合は、スイッチング制御部２４は、時間幅ＴＯＮを短くする。そうすることによって、単位ステップコンデンサ１６に蓄積される電荷量が減るため、出力コンデンサ２２において「流入電荷量＜流出電荷量」という状態が形成されることになる。 If the potential difference V c indicates "target voltage <Output voltage V out", the switching control unit 24 shortens the time width T ON. By doing so, the amount of charge accumulated in the unit step capacitor 16 is reduced, so that a state of “inflow charge amount <outflow charge amount” is formed in the output capacitor 22.

一方で、電位差Ｖｃが「目標電圧＞Ｖｏｕｔ」を示す場合は、スイッチング制御部２４は、時間幅ＴＯＮを長くする。そうすることによって、単位ステップコンデンサ１６に蓄積される電荷量を増えるため、出力コンデンサ２２において「流入電荷量＞流出電荷量」という状態が形成されることになる。 On the other hand, when a potential difference V c indicates "target voltage> V out", the switching control unit 24, a longer time width T ON. By doing so, the amount of charge accumulated in the unit step capacitor 16 is increased, so that a state of “inflow charge amount> outflow charge amount” is formed in the output capacitor 22.

また、電位差Ｖｃが「目標電圧＝Ｖｏｕｔ」を示す場合は、スイッチング制御部２４は、時間幅ＴＯＮを一定幅に保つ。そうすることによって、単位ステップコンデンサ１６に蓄積される電荷量も一定値となり、出力コンデンサ２２において「流入電荷量＝流出電荷量」の均衡が保たれることになる。 Also, when a potential difference V c indicates "target voltage = V out", the switching control unit 24, time keeping the width T ON constant width. By doing so, the amount of charge accumulated in the unit step capacitor 16 also becomes a constant value, and the balance of “inflow charge amount = outflow charge amount” is maintained in the output capacitor 22.

なお、本実施の形態における構成は、上述のような入出力間の基準電位１０が共通である負入力正出力スイッチングコンバータに限られるものではなく、入力側回路の基準電位と出力側回路の基準電位とが異なる負入力正出力スイッチングコンバータであっても適用可能である。   The configuration in the present embodiment is not limited to the negative input positive output switching converter having the common reference potential 10 between the input and output as described above, but the reference potential of the input side circuit and the reference of the output side circuit. Even a negative input positive output switching converter having a different potential can be applied.

また、本実施の形態におけるダイオード２０のアノード端子と出力コンデンサ２２の低電位側とが、入力側とは異なる基準電位に接続されてもよい。   In addition, the anode terminal of the diode 20 and the low potential side of the output capacitor 22 in the present embodiment may be connected to a reference potential different from the input side.

以上に説明されたように、ダイオード２０のアノード端子と出力コンデンサ２２の低電位側とが基準電位１０に接続される構成であることによって、ＦＥＴ１４がＯＦＦ状態である時のコイル１２の出力端に発生する電位が基準電位１０を下回っている間は、単位ステップコンデンサ１６と出力コンデンサ２２との間での電荷移動は起こらない。したがって、基準電位１０以下での電力損失を抑えることが可能となり、その分だけ電力変換効率が改善される。   As described above, since the anode terminal of the diode 20 and the low potential side of the output capacitor 22 are connected to the reference potential 10, the output terminal of the coil 12 when the FET 14 is in the OFF state is connected. While the generated potential is lower than the reference potential 10, no charge transfer occurs between the unit step capacitor 16 and the output capacitor 22. Therefore, power loss at the reference potential of 10 or less can be suppressed, and the power conversion efficiency is improved accordingly.

また、入力側の基準電位とは基準電位が異なる出力を発生させることができるという効果も生じる。   In addition, there is an effect that an output having a reference potential different from the reference potential on the input side can be generated.

また、入力側回路のコイル１２と出力側回路のダイオード１８との間に単位ステップコンデンサ１６を配置し、これらの素子間で直流遮断することによって、負極性入力電位と入出力共通の基準電位との間で出力に寄与しない無駄な損失が生じることを抑制し、電力変換効率を高めることができる。   Further, a unit step capacitor 16 is arranged between the coil 12 of the input side circuit and the diode 18 of the output side circuit, and direct current is cut off between these elements, so that the negative input potential and the common input / output reference potential are It is possible to suppress the generation of useless loss that does not contribute to the output, and to increase the power conversion efficiency.

＜第２の実施の形態＞
本実施の形態に関する負入力正出力スイッチングコンバータについて説明する。以下の説明においては、以上に記載された実施の形態で説明された構成要素と同様の構成要素については同じ符号を付して図示し、その詳細な説明については適宜省略するものとする。 <Second Embodiment>
A negative input positive output switching converter according to the present embodiment will be described. In the following description, the same components as those described in the embodiment described above are denoted by the same reference numerals, and detailed description thereof will be omitted as appropriate.

＜負入力正出力スイッチングコンバータの構成について＞
図４は、本実施の形態に関する負入力正出力スイッチングコンバータの構成の例を示す図である。 <Configuration of negative input positive output switching converter>
FIG. 4 is a diagram illustrating an example of the configuration of the negative input positive output switching converter according to the present embodiment.

図４に例が示されるように、負入力正出力スイッチングコンバータは、スイッチング回路部１００Ａと、スイッチング制御部２４と、出力電圧監視部２６と、電圧データ受信部２８と、電圧データ送信部３０と、直流遮断コンデンサ３２とを備える。   As shown in FIG. 4, the negative input positive output switching converter includes a switching circuit unit 100A, a switching control unit 24, an output voltage monitoring unit 26, a voltage data receiving unit 28, and a voltage data transmitting unit 30. And a DC blocking capacitor 32.

基準電位１０Ａは、入力側回路の基準電位である。入力電圧Ｖｉｎの極性電位は、基準電位１０Ａを基準として確定される。入力電圧Ｖｉｎは、負極性入力電圧であり、かつ、基準電位１０Ａよりも低い電位である。一方で、基準電位１０Ｂは、出力側回路の基準電位である。出力電圧Ｖｏｕｔの極性電位は、基準電位１０Ｂを基準として確定される。 The reference potential 10A is a reference potential of the input side circuit. Polarity potential of the input voltage V in is determined the reference potential 10A as a reference. Input voltage V in is the negative input voltage, and is lower than the reference potential 10A. On the other hand, the reference potential 10B is a reference potential of the output side circuit. The polarity potential of the output voltage Vout is determined with reference to the reference potential 10B.

基準電位１０Ａと基準電位１０Ｂとは、単位ステップコンデンサ１６と直流遮断コンデンサ３２とによって、直流的に絶縁されている。   The reference potential 10A and the reference potential 10B are galvanically isolated by the unit step capacitor 16 and the DC blocking capacitor 32.

コイル１２は、入力電圧から出力電力を得るためのコイルである。コイル１２の一端は、入力端子の高電位側に基準電位１０Ａを介して接続される。   The coil 12 is a coil for obtaining output power from an input voltage. One end of the coil 12 is connected to the high potential side of the input terminal via a reference potential 10A.

ＦＥＴ１４は、ドレイン端子がコイル１２の他端に接続され、ソース端子が入力端子の低電位側に接続されている。また、ＦＥＴ１４は、ゲート端子にスイッチング制御部２４から入力されるスイッチング制御信号Ｖｓｗによって、コイル１２の他端と入力電圧Ｖｉｎとを一定時間電気的に接続させる。 The FET 14 has a drain terminal connected to the other end of the coil 12 and a source terminal connected to the low potential side of the input terminal. Moreover, FET 14 is the switching control signal V sw which is input from the switching control unit 24 to the gate terminal, causing the other end of the coil 12 and the input voltage V in a predetermined time electrically connected.

単位ステップコンデンサ１６は、ＦＥＴ１４のドレイン端子とダイオード１８のアノード端子との間に接続される。ダイオード２０は、アノード端子が基準電位１０Ｂに接続され、カソード端子がダイオード１８のアノード端子に接続される。   The unit step capacitor 16 is connected between the drain terminal of the FET 14 and the anode terminal of the diode 18. The diode 20 has an anode terminal connected to the reference potential 10 </ b> B and a cathode terminal connected to the anode terminal of the diode 18.

出力コンデンサ２２は、ダイオード１８のカソード端子とダイオード２０のアノード端子との間に接続される。出力コンデンサ２２は、ダイオード１８のカソード端子からの出力電荷を蓄積し、また、外部の負荷に対して蓄積された当該電荷を供給することによって、負入力正出力スイッチングコンバータの出力とする。   The output capacitor 22 is connected between the cathode terminal of the diode 18 and the anode terminal of the diode 20. The output capacitor 22 stores the output charge from the cathode terminal of the diode 18 and supplies the stored charge to an external load, thereby providing an output of the negative input positive output switching converter.

出力電圧監視部２６は、出力電圧Ｖｏｕｔを常時監視することによって、目標電圧と出力電圧Ｖｏｕｔとの電位差Ｖｃを出力する。ここで、出力電圧Ｖｏｕｔおよび目標電圧は、基準電位１０Ｂを基準とする電圧である。 The output voltage monitoring unit 26, by constantly monitoring the output voltage V out, and outputs a potential difference V c between the target voltage and the output voltage V out. Here, the output voltage Vout and the target voltage are voltages based on the reference potential 10B.

出力電圧監視部２６が出力する電位差Ｖｃは、直流遮断コンデンサ３２によって入力側回路と出力側回路とが直流的に絶縁されているため、直接スイッチング制御部２４に入力することができない。そこで、電圧データ送信部３０、直流遮断コンデンサ３２および電圧データ受信部２８を介して、電位差Ｖｃを出力側から入力側へ送信する。 The potential difference V c which is the output voltage monitoring unit 26 outputs, since the input-side circuit and an output-side circuit are galvanically isolated by a DC blocking capacitor 32, can not be directly input to the switching control section 24. Therefore, via the voltage data transmission unit 30, a DC blocking capacitor 32 and the voltage data receiving unit 28 transmits the electric potential difference V c from the output side to the input side.

電圧データ送信部３０は、出力電圧監視部２６と直流遮断コンデンサ３２との間に配置される。電圧データ送信部３０は、出力電圧監視部２６から出力された電位差Ｖｃを電圧データＶｄａｔａに変換する。そして、電圧データ送信部３０は、電圧データＶｄａｔａを、信号として直流遮断コンデンサ３２を通過させ、さらに、直流遮断コンデンサ３２を挟んで入力側に備えられる電圧データ受信部２８に送信する。 The voltage data transmission unit 30 is disposed between the output voltage monitoring unit 26 and the DC blocking capacitor 32. Voltage data transmission unit 30 converts the potential difference V c output from the output voltage monitor 26 to the voltage data V data. Then, the voltage data transmission unit 30 passes the voltage data V data as a signal through the DC cutoff capacitor 32 and further transmits the voltage data V data to the voltage data reception unit 28 provided on the input side with the DC cutoff capacitor 32 interposed therebetween.

電圧データ受信部２８は、スイッチング制御部２４と直流遮断コンデンサ３２との間に配置される。電圧データ受信部２８は、電圧データ送信部３０から送信された電圧データＶｄａｔａを受信する。そして、電圧データ受信部２８は、電圧データＶｄａｔａを元の電位差Ｖｃに復元する。さらに、電圧データ受信部２８は、復元された電位差Ｖｃを、スイッチング制御部２４に入力する。 The voltage data receiving unit 28 is disposed between the switching control unit 24 and the DC blocking capacitor 32. The voltage data receiving unit 28 receives the voltage data V data transmitted from the voltage data transmitting unit 30. The voltage data receiving unit 28 restores the voltage data V data to the original potential difference V c . Further, the voltage data receiving unit 28 inputs the restored potential difference V c to the switching control unit 24.

スイッチング制御部２４には、電圧データ受信部２８によって復元された電位差Ｖｃが入力される。そして、スイッチング制御部２４は、復元された電位差Ｖｃに基づいてスイッチング制御信号Ｖｓｗを出力する。スイッチング制御部２４から出力されたスイッチング制御信号ＶｓｗはＦＥＴ１４のゲート端子に入力され、ＦＥＴ１４のＯＮ／ＯＦＦ制御のために用いられる。 The potential difference V c restored by the voltage data receiving unit 28 is input to the switching control unit 24. Then, the switching control unit 24 outputs a switching control signal V sw based on the restored potential difference V c . The switching control signal V sw output from the switching control unit 24 is input to the gate terminal of the FET 14 and is used for ON / OFF control of the FET 14.

＜負入力正出力スイッチングコンバータの動作について＞
次に、本実施の形態に関する負入力正出力スイッチングコンバータの動作を、図４を参照しつつ説明する。 <Operation of negative input positive output switching converter>
Next, the operation of the negative input positive output switching converter according to the present embodiment will be described with reference to FIG.

まず、ＦＥＴ１４は、ゲート端子に入力されるスイッチング制御信号Ｖｓｗに応じて、ＯＮ／ＯＦＦ制御を繰り返す。ＦＥＴ１４がＯＮ状態である場合、コイル１２には「基準電位１０Ａ−Ｖｉｎ」の電圧が印加される。そして、ＦＥＴ１４がＯＮ状態である時間に応じて、コイル１２に電力が蓄積される。 First, the FET 14 repeats the ON / OFF control according to the switching control signal V sw input to the gate terminal. When the FET 14 is in the ON state, a voltage of “reference potential 10 A−V in ” is applied to the coil 12. Then, electric power is accumulated in the coil 12 according to the time when the FET 14 is in the ON state.

一方で、ＦＥＴ１４がＯＦＦ状態である場合、ＦＥＴ１４がＯＮ状態である時に蓄積された電力が、単位ステップコンデンサ１６に電荷蓄積という形態で移し替えられる。この単位ステップコンデンサ１６に蓄積された電荷は、次にＦＥＴ１４がＯＮ状態となった時に、ダイオード１８を介して出力コンデンサ２２に移し替えられる。   On the other hand, when the FET 14 is in the OFF state, the power accumulated when the FET 14 is in the ON state is transferred to the unit step capacitor 16 in the form of charge accumulation. The charge accumulated in the unit step capacitor 16 is transferred to the output capacitor 22 via the diode 18 when the FET 14 is turned on next time.

このようにして、出力コンデンサ２２には、ＦＥＴ１４がＯＮ状態になるごとに、単位ステップコンデンサ１６の容量単位で電荷が次第に蓄積される。そして、出力コンデンサ２２における電荷蓄積量に応じて、出力コンデンサ２２に発生する電圧も上昇する。一方で、出力コンデンサ２２からは出力電圧Ｖｏｕｔから外部の負荷に対して電荷が出力される。 In this way, the charge is gradually accumulated in the output capacitor 22 in units of the capacity of the unit step capacitor 16 every time the FET 14 is turned on. The voltage generated in the output capacitor 22 also rises according to the amount of charge accumulated in the output capacitor 22. On the other hand, charge is output from the output capacitor 22 to the external load from the output voltage Vout .

すると、今度は出力されて減少した電荷量に応じて、出力コンデンサ２２に発生する電圧も低下する。したがって、出力コンデンサ２２に発生する電圧は、単位ステップコンデンサ１６からダイオード１８を経由して流入する電荷と、出力電圧Ｖｏｕｔから流出する電荷とを反映して、上昇と低下とを常に起こしている。この出力コンデンサ２２に発生する電圧の変動を小さく抑えるために、出力電圧監視部２６とスイッチング制御部２４とが機能する。 Then, the voltage generated in the output capacitor 22 also decreases in accordance with the amount of electric charge that is output and reduced this time. Therefore, the voltage generated in the output capacitor 22 always rises and falls reflecting the charge flowing in from the unit step capacitor 16 via the diode 18 and the charge flowing out from the output voltage Vout . . The output voltage monitoring unit 26 and the switching control unit 24 function in order to suppress the fluctuation of the voltage generated in the output capacitor 22 to be small.

出力電圧監視部２６は、出力コンデンサ２２に発生する電圧を常に監視し、目標電圧と出力電圧Ｖｏｕｔとの差を電位差Ｖｃとして出力する。ただし、目標電圧および出力電圧Ｖｏｕｔは、基準電位１０Ｂを基準とする電圧である。 The output voltage monitoring unit 26 constantly monitors the voltage generated in the output capacitor 22, and outputs the difference between the target voltage and the output voltage V out as a potential difference V c. However, the target voltage and the output voltage Vout are voltages based on the reference potential 10B.

出力電圧監視部２６が出力する電位差Ｖｃは、直流遮断コンデンサ３２によって入力側回路と出力側回路とが直流的に絶縁されているため、直接スイッチング制御部２４に入力することができない。そこで、電圧データ送信部３０、直流遮断コンデンサ３２および電圧データ受信部２８を介して、電位差Ｖｃを出力側から入力側へ送信する。 The potential difference V c which is the output voltage monitoring unit 26 outputs, since the input-side circuit and an output-side circuit are galvanically isolated by a DC blocking capacitor 32, can not be directly input to the switching control section 24. Therefore, via the voltage data transmission unit 30, a DC blocking capacitor 32 and the voltage data receiving unit 28 transmits the electric potential difference V c from the output side to the input side.

電圧データ送信部３０は、出力電圧監視部２６から出力された電位差Ｖｃを電圧データＶｄａｔａに変換する。そして、電圧データ送信部３０は、電圧データＶｄａｔａを、信号として直流遮断コンデンサ３２を通過させ、さらに、直流遮断コンデンサ３２を挟んで入力側に備えられる電圧データ受信部２８に送信する。 Voltage data transmission unit 30 converts the potential difference V c output from the output voltage monitor 26 to the voltage data V data. Then, the voltage data transmission unit 30 passes the voltage data V data as a signal through the DC cutoff capacitor 32 and further transmits the voltage data V data to the voltage data reception unit 28 provided on the input side with the DC cutoff capacitor 32 interposed therebetween.

電圧データ受信部２８は、電圧データ送信部３０から送信された電圧データＶｄａｔａを受信する。そして、電圧データ受信部２８は、電圧データＶｄａｔａを元の電位差Ｖｃに復元する。さらに、電圧データ受信部２８は、復元された電位差Ｖｃを、スイッチング制御部２４に入力する。 The voltage data receiving unit 28 receives the voltage data V data transmitted from the voltage data transmitting unit 30. The voltage data receiving unit 28 restores the voltage data V data to the original potential difference V c . Further, the voltage data receiving unit 28 inputs the restored potential difference V c to the switching control unit 24.

スイッチング制御部２４は、電圧データ受信部２８から入力された電位差Ｖｃに応じて、スイッチング制御信号Ｖｓｗの波形を変更する。 The switching control unit 24 changes the waveform of the switching control signal V sw in accordance with the potential difference V c input from the voltage data receiving unit 28.

スイッチング制御信号Ｖｓｗの波形は、図３に例が示されたように、一定周期Ｔｓにおいて、時間幅ＴＯＮで電圧ＶＯＮの矩形波である。 The switching control signal V sw waveform, as an example in FIG. 3 has been shown, in a constant period T s, a square wave voltage V ON at time width T ON.

電圧ＶＯＮは、ＦＥＴ１４が十分にＯＮ状態となる電圧である。スイッチング制御部２４は、出力電圧監視部２６から入力された電位差Ｖｃに応じて、図３における矩形波の時間幅ＴＯＮを変更する。 The voltage V ON is a voltage at which the FET 14 is sufficiently turned on. The switching control unit 24, according to the potential difference V c inputted from the output voltage monitoring unit 26, changes the time width T ON of the rectangular wave in FIG.

電位差Ｖｃが「目標電圧＜出力電圧Ｖｏｕｔ」を示す場合は、スイッチング制御部２４は、時間幅ＴＯＮを短くする。そうすることによって、単位ステップコンデンサ１６に蓄積される電荷量が減るため、出力コンデンサ２２において「流入電荷量＜流出電荷量」という状態が形成されることになる。 If the potential difference V c indicates "target voltage <Output voltage V out", the switching control unit 24 shortens the time width T ON. By doing so, the amount of charge accumulated in the unit step capacitor 16 is reduced, so that a state of “inflow charge amount <outflow charge amount” is formed in the output capacitor 22.

一方で、電位差Ｖｃが「目標電圧＞Ｖｏｕｔ」を示す場合は、スイッチング制御部２４は、時間幅ＴＯＮを長くする。そうすることによって、単位ステップコンデンサ１６に蓄積される電荷量を増えるため、出力コンデンサ２２において「流入電荷量＞流出電荷量」という状態が形成されることになる。 On the other hand, when a potential difference V c indicates "target voltage> V out", the switching control unit 24, a longer time width T ON. By doing so, the amount of charge accumulated in the unit step capacitor 16 is increased, so that a state of “inflow charge amount> outflow charge amount” is formed in the output capacitor 22.

また、電位差Ｖｃが「目標電圧＝Ｖｏｕｔ」を示す場合は、スイッチング制御部２４は、時間幅ＴＯＮを一定幅に保つ。そうすることによって、単位ステップコンデンサ１６に蓄積される電荷量も一定値となり、出力コンデンサ２２において「流入電荷量＝流出電荷量」の均衡が保たれることになる。 Also, when a potential difference V c indicates "target voltage = V out", the switching control unit 24, time keeping the width T ON constant width. By doing so, the amount of charge accumulated in the unit step capacitor 16 also becomes a constant value, and the balance of “inflow charge amount = outflow charge amount” is maintained in the output capacitor 22.

なお、本実施の形態に関する構成において、入出力間の電圧データ信号通信路の直流絶縁は、コンデンサを用いる絶縁に限られず、入出力間のデータ通信が可能で、かつ、入出力間の直流絶縁が可能な通信トランスを用いる絶縁であってもよい。   In the configuration related to the present embodiment, the DC insulation of the voltage data signal communication path between the input and output is not limited to the insulation using the capacitor, the data communication between the input and output is possible, and the DC insulation between the input and output is possible. It is also possible to use insulation using a communication transformer.

また、本実施の形態において用いられる電圧データＶｄａｔａは、デジタル信号であってもアナログ信号であってもよい。 Further, the voltage data V data used in this embodiment may be an analog signal be a digital signal.

以上に説明されたように、単位ステップコンデンサ１６と直流遮断コンデンサ３２とを備えることによって、直流遮断コンデンサ３２によって入力側回路と出力側回路とが直流絶縁される構成となるため、単位ステップコンデンサ１６に充電される電荷は出力側の基準電位１０Ｂから供給される。したがって、入力側での電力損失を抑えることが可能となり、その分だけ電力変換効率が改善される。   As described above, since the unit step capacitor 16 and the DC blocking capacitor 32 are provided, the input blocking circuit and the output circuit are DC-insulated by the DC blocking capacitor 32. Therefore, the unit step capacitor 16 Is charged from the output-side reference potential 10B. Therefore, it is possible to suppress power loss on the input side, and the power conversion efficiency is improved accordingly.

また、電力トランスを用いない簡単な構成で、入出力間直流絶縁型のコンバータを実現することができるため、製造コストを低減させることができる。   Moreover, since a DC-insulated converter between input and output can be realized with a simple configuration that does not use a power transformer, the manufacturing cost can be reduced.

＜以上に記載された実施の形態によって生じる効果について＞
次に、以上に記載された実施の形態によって生じる効果の例を示す。なお、以下の説明においては、以上に記載された実施の形態に例が示された具体的な構成に基づいて当該効果が記載されるが、同様の効果が生じる範囲で、本願明細書に例が示される他の具体的な構成と置き換えられてもよい。 <About the effects produced by the embodiment described above>
Next, an example of an effect produced by the embodiment described above will be shown. In the following description, the effect will be described based on the specific configuration shown as an example in the embodiment described above. However, within the scope of the similar effect, examples are described in the present specification. May be replaced with other specific configurations shown.

また、当該置き換えは、複数の実施の形態に跨ってなされてもよい。すなわち、異なる実施の形態において例が示されたそれぞれの構成が組み合わされて、同様の効果が生じる場合であってもよい。   Further, the replacement may be performed across a plurality of embodiments. That is, it may be a case where the same effects are produced by combining the configurations shown as examples in different embodiments.

以上に記載された実施の形態によれば、負入力正出力スイッチングコンバータは、入力端子に接続される入力側回路と、出力端子に接続される出力側回路と、入力側回路と出力側回路とを接続する第１のコンデンサとを備える。ここで、第１のコンデンサは、たとえば、単位ステップコンデンサ１６に対応するものである。入力側回路は、コイル１２と、コイル１２に電力を蓄積するためのスイッチング素子とを備える。ここで、スイッチング素子は、たとえば、ＦＥＴ１４に対応するものである。出力側回路は、第１のダイオードと、第１のダイオードのカソード端子に接続される第２のコンデンサとを備える。ここで、第１のダイオードは、たとえば、ダイオード１８に対応するものである。また、第２のコンデンサは、たとえば、出力コンデンサ２２に対応するものである。ＦＥＴ１４のスイッチング動作に応じてコイル１２に蓄積された電力は、スイッチング動作に応じて単位ステップコンデンサ１６に電荷として順次蓄積される。単位ステップコンデンサ１６に蓄積された電荷は、出力コンデンサ２２に段階的に蓄積される。   According to the embodiment described above, the negative input positive output switching converter includes an input side circuit connected to the input terminal, an output side circuit connected to the output terminal, an input side circuit, and an output side circuit. And a first capacitor to be connected. Here, the first capacitor corresponds to the unit step capacitor 16, for example. The input side circuit includes a coil 12 and a switching element for accumulating electric power in the coil 12. Here, the switching element corresponds to, for example, the FET 14. The output side circuit includes a first diode and a second capacitor connected to the cathode terminal of the first diode. Here, the first diode corresponds to the diode 18, for example. The second capacitor corresponds to the output capacitor 22, for example. The electric power accumulated in the coil 12 according to the switching operation of the FET 14 is sequentially accumulated as electric charges in the unit step capacitor 16 according to the switching operation. The electric charge accumulated in the unit step capacitor 16 is accumulated in a stepwise manner in the output capacitor 22.

このような構成によれば、入力側回路と出力側回路との間に単位ステップコンデンサ１６を配置し、これらの回路間で直流遮断することによって、出力に寄与しない無駄な損失が生じることを抑制し、電力変換効率を高めることができる。   According to such a configuration, the unit step capacitor 16 is arranged between the input side circuit and the output side circuit, and direct current is cut off between these circuits, thereby suppressing generation of useless loss that does not contribute to the output. In addition, the power conversion efficiency can be increased.

なお、これらの構成以外の本願明細書に例が示される他の構成については適宜省略することができる。すなわち、少なくともこれらの構成を備えていれば、以上に記載された効果を生じさせることができる。   It should be noted that other configurations other than these configurations whose examples are shown in the present specification can be omitted as appropriate. That is, if at least these configurations are provided, the effects described above can be produced.

しかしながら、本願明細書に例が示される他の構成のうちの少なくとも１つを、以上に記載された構成に適宜追加した場合、すなわち、以上に記載された構成としては言及されなかった本願明細書に例が示される他の構成が適宜追加された場合であっても、同様の効果を生じさせることができる。   However, when at least one of the other configurations shown as examples in the present specification is appropriately added to the above-described configuration, that is, the present specification not mentioned as the above-described configuration. Similar effects can be produced even when other configurations shown as examples are added as appropriate.

また、以上に記載された実施の形態によれば、コイル１２の第１の端部は、入力端子の高電位側に接続される。ＦＥＴ１４は、コイル１２の第１の端部の反対側の端部である第２の端部に接続される。また、ＦＥＴ１４は、入力端子の低電位側に接続される。ダイオード１８のアノード端子は、コイル１２の第２の端部に、単位ステップコンデンサ１６を介して接続される。出力コンデンサ２２は、ダイオード１８のカソード端子に接続される。また、出力コンデンサ２２は、出力端子に接続される。このような構成によれば、入力側回路のコイル１２と出力側回路のダイオード１８との間に単位ステップコンデンサ１６を配置し、これらの素子間で直流遮断することによって、負極性入力電位と入出力共通の基準電位との間で出力に寄与しない無駄な損失が生じることを抑制し、電力変換効率を高めることができる。   Further, according to the embodiment described above, the first end of the coil 12 is connected to the high potential side of the input terminal. The FET 14 is connected to a second end that is the end opposite to the first end of the coil 12. The FET 14 is connected to the low potential side of the input terminal. The anode terminal of the diode 18 is connected to the second end of the coil 12 via the unit step capacitor 16. The output capacitor 22 is connected to the cathode terminal of the diode 18. The output capacitor 22 is connected to the output terminal. According to such a configuration, the unit step capacitor 16 is arranged between the coil 12 of the input side circuit and the diode 18 of the output side circuit, and the direct current is cut off between these elements, so that the negative input potential is input. It is possible to suppress the occurrence of useless loss that does not contribute to the output between the reference potential common to the outputs and increase the power conversion efficiency.

また、以上に記載された実施の形態によれば、負入力正出力スイッチングコンバータは、ダイオード１８のアノード端子にカソード端子が接続され、かつ、出力端子にアノード端子が接続される第２のダイオードを備える。ここで、第２のダイオードは、たとえば、ダイオード２０に対応するものである。そして、ダイオード２０のアノード端子が、基準電位に接続される。このような構成によれば、ダイオード２０のアノード端子と出力コンデンサ２２の低電位側とが基準電位１０に接続される構成であることによって、ＦＥＴ１４がＯＦＦ状態である時のコイル１２の出力端に発生する電位が基準電位１０を下回っている間は、単位ステップコンデンサ１６と出力コンデンサ２２との間での電荷移動は起こらない。したがって、基準電位１０以下での電力損失を抑えることが可能となり、その分だけ電力変換効率が改善される。   Further, according to the embodiment described above, the negative input positive output switching converter includes the second diode whose cathode terminal is connected to the anode terminal of the diode 18 and whose anode terminal is connected to the output terminal. Prepare. Here, the second diode corresponds to the diode 20, for example. The anode terminal of the diode 20 is connected to the reference potential. According to such a configuration, since the anode terminal of the diode 20 and the low potential side of the output capacitor 22 are connected to the reference potential 10, the output terminal of the coil 12 when the FET 14 is in the OFF state is provided. While the generated potential is lower than the reference potential 10, no charge transfer occurs between the unit step capacitor 16 and the output capacitor 22. Therefore, power loss at the reference potential of 10 or less can be suppressed, and the power conversion efficiency is improved accordingly.

また、以上に記載された実施の形態によれば、負入力正出力スイッチングコンバータは、検出部と、制御部とを備える。ここで、検出部は、たとえば、出力電圧監視部２６に対応するものである。また、制御部は、たとえば、スイッチング制御部２４に対応するものである。出力電圧監視部２６は、出力端子に接続される。また、出力電圧監視部２６は、出力端子から出力される出力電圧を検出する。スイッチング制御部２４には、出力電圧監視部２６から出力される電圧値が入力される。また、スイッチング制御部２４は、ＦＥＴ１４のスイッチング動作を制御する。出力電圧監視部２６は、出力電圧と、あらかじめ定められたしきい値電圧との比較結果を出力する。そして、スイッチング制御部２４は、比較結果に応じて、ＦＥＴ１４のスイッチング動作を制御する。このような構成によれば、出力電圧監視部２６が、出力コンデンサ２２に発生する電圧（すなわち、出力端子から出力される出力電圧）を常に監視し、目標電圧と出力電圧Ｖｏｕｔとの差を電位差Ｖｃとして出力する。そして、スイッチング制御部２４が、出力電圧監視部２６から入力された電位差Ｖｃに応じて、スイッチング制御信号Ｖｓｗの波形を変更する。そのため、出力端子から出力される出力電圧に基づくＦＥＴ１４にフィードバック制御によって、出力コンデンサ２２に発生する電圧の変動を小さく抑えることができる。 Moreover, according to embodiment described above, a negative input positive output switching converter is provided with a detection part and a control part. Here, the detection unit corresponds to, for example, the output voltage monitoring unit 26. The control unit corresponds to the switching control unit 24, for example. The output voltage monitoring unit 26 is connected to the output terminal. The output voltage monitoring unit 26 detects the output voltage output from the output terminal. The voltage value output from the output voltage monitoring unit 26 is input to the switching control unit 24. The switching control unit 24 controls the switching operation of the FET 14. The output voltage monitoring unit 26 outputs a comparison result between the output voltage and a predetermined threshold voltage. Then, the switching control unit 24 controls the switching operation of the FET 14 according to the comparison result. According to such a configuration, the output voltage monitoring unit 26 constantly monitors the voltage generated in the output capacitor 22 (that is, the output voltage output from the output terminal), and determines the difference between the target voltage and the output voltage V out. to output as a potential difference V c. Then, the switching control unit 24 changes the waveform of the switching control signal V sw according to the potential difference V c input from the output voltage monitoring unit 26. Therefore, the fluctuation of the voltage generated in the output capacitor 22 can be suppressed by feedback control on the FET 14 based on the output voltage output from the output terminal.

また、以上に記載された実施の形態によれば、スイッチング制御部２４は、比較結果に応じて、ＦＥＴ１４がＯＮ状態である時間を制御する。このような構成によれば、ＦＥＴ１４がＯＮ状態である間に、単位ステップコンデンサ１６に蓄積される電荷量を調整することができるため、出力コンデンサ２２における流入電荷量と流出電荷量とのバランスを保ち、出力コンデンサ２２に発生する電圧の変動を小さく抑えることができる。   Further, according to the embodiment described above, the switching control unit 24 controls the time during which the FET 14 is in the ON state according to the comparison result. According to such a configuration, since the amount of charge accumulated in the unit step capacitor 16 can be adjusted while the FET 14 is in the ON state, the balance between the inflow charge amount and the outflow charge amount in the output capacitor 22 is balanced. Thus, the fluctuation of the voltage generated in the output capacitor 22 can be suppressed small.

また、以上に記載された実施の形態によれば、負入力正出力スイッチングコンバータは、出力電圧監視部２６とスイッチング制御部２４との間に配置される第３のコンデンサを備える。ここで、第３のコンデンサは、たとえば、直流遮断コンデンサ３２に対応するものである。このような構成によれば、直流遮断コンデンサ３２によって入力側回路と出力側回路とが直流絶縁される構成となるため、単位ステップコンデンサ１６に充電される電荷は出力側回路の基準電位１０Ｂから供給される。したがって、入力側回路での電力損失を抑えることが可能となり、その分だけ電力変換効率が改善される。   In addition, according to the embodiment described above, the negative input positive output switching converter includes the third capacitor disposed between the output voltage monitoring unit 26 and the switching control unit 24. Here, the third capacitor corresponds to the DC cutoff capacitor 32, for example. According to such a configuration, since the input side circuit and the output side circuit are DC-insulated by the DC blocking capacitor 32, the charge charged in the unit step capacitor 16 is supplied from the reference potential 10B of the output side circuit. Is done. Therefore, it is possible to suppress power loss in the input side circuit, and the power conversion efficiency is improved accordingly.

また、以上に記載された実施の形態によれば、負入力正出力スイッチングコンバータは、送信部と、受信部とを備える。ここで、送信部は、たとえば、電圧データ送信部３０に対応するものである。また、受信部は、たとえば、電圧データ受信部２８に対応するものである。電圧データ送信部３０は、出力電圧監視部２６と直流遮断コンデンサ３２との間に配置される。電圧データ受信部２８は、スイッチング制御部２４と直流遮断コンデンサ３２との間に配置される。電圧データ送信部３０は、出力電圧監視部２６から出力される電圧値を、データ信号に変換して送信する。電圧データ受信部２８は、直流遮断コンデンサ３２を介して電圧データ送信部３０から送信されたデータ信号を受信する。そして、電圧データ受信部２８は、データ信号から電圧値を復元し、さらに、復元された電圧値をスイッチング制御部２４に入力する。このような構成によれば、直流遮断コンデンサ３２によって入力側回路と出力側回路とが直流絶縁される場合であっても、出力電圧監視部２６から出力される電位差Ｖｃを電圧データＶｄａｔａに変換し、当該電圧データＶｄａｔａを、信号として直流遮断コンデンサ３２を通過させることによって、電圧データ受信部２８さらにはスイッチング制御部２４へ電位差Ｖｃを入力することができる。 Moreover, according to embodiment described above, a negative input positive output switching converter is provided with a transmission part and a receiving part. Here, the transmission unit corresponds to, for example, the voltage data transmission unit 30. The receiving unit corresponds to the voltage data receiving unit 28, for example. The voltage data transmission unit 30 is disposed between the output voltage monitoring unit 26 and the DC blocking capacitor 32. The voltage data receiving unit 28 is disposed between the switching control unit 24 and the DC blocking capacitor 32. The voltage data transmission unit 30 converts the voltage value output from the output voltage monitoring unit 26 into a data signal and transmits the data signal. The voltage data receiving unit 28 receives the data signal transmitted from the voltage data transmitting unit 30 via the DC blocking capacitor 32. Then, the voltage data receiving unit 28 restores the voltage value from the data signal, and further inputs the restored voltage value to the switching control unit 24. According to such a configuration, even when the input side circuit and an output-side circuit is galvanically isolated by a DC blocking capacitor 32, a potential difference V c output from the output voltage monitor 26 to the voltage data V data By converting and passing the voltage data V data as a signal through the DC blocking capacitor 32, the potential difference V c can be input to the voltage data receiving unit 28 and further to the switching control unit 24.

また、以上に記載された実施の形態によれば、データ信号は、アナログ信号またはデジタル信号である。このような構成によれば、出力電圧監視部２６から出力される電位差Ｖｃを電圧データＶｄａｔａに変換し、当該電圧データＶｄａｔａを、信号として直流遮断コンデンサ３２を通過させることによって、電圧データ受信部２８さらにはスイッチング制御部２４へ電位差Ｖｃを入力することができる。 Further, according to the embodiment described above, the data signal is an analog signal or a digital signal. According to such a configuration, converts a potential difference V c output from the output voltage monitor 26 to the voltage data V data, the voltage data V data, by passing a direct current blocking capacitor 32 as a signal, voltage data The potential difference V c can be input to the receiver 28 and further to the switching controller 24.

＜以上に記載された実施の形態における変形例について＞
以上に記載された実施の形態では、それぞれの構成要素の寸法、形状、相対的配置関係または実施の条件などについても記載する場合があるが、これらはすべての局面においてひとつの例であって、本願明細書に記載されたものに限られることはないものとする。 <Modifications in Embodiments Described above>
In the embodiments described above, the dimensions, shapes, relative arrangement relationships, or implementation conditions of each component may be described, but these are only examples in all aspects, It is not limited to those described in the present specification.

したがって、例が示されていない無数の変形例、および、均等物が、本願明細書に開示される技術の範囲内において想定される。たとえば、少なくとも１つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも１つの実施の形態における少なくとも１つの構成要素を抽出し、他の実施の形態の構成要素と組み合わせる場合が含まれるものとする。   Accordingly, countless variations and equivalents whose examples are not shown are envisaged within the scope of the technology disclosed herein. For example, when deforming, adding or omitting at least one component, extracting at least one component in at least one embodiment, and combining with at least one component in another embodiment Is included.

また、矛盾が生じない限り、以上に記載された実施の形態において「１つ」備えられるものとして記載された構成要素は、「１つ以上」備えられていてもよいものとする。   In addition, as long as no contradiction arises, “one or more” components described as being provided with “one” in the embodiment described above may be provided.

さらに、以上に記載された実施の形態におけるそれぞれの構成要素は概念的な単位であって、本願明細書に開示される技術の範囲内には、１つの構成要素が複数の構造物から成る場合と、１つの構成要素がある構造物の一部に対応する場合と、さらには、複数の構成要素が１つの構造物に備えられる場合とを含むものとする。   Further, each component in the embodiment described above is a conceptual unit, and one component is composed of a plurality of structures within the scope of the technique disclosed in this specification. In addition, a case where one component corresponds to a part of a structure and a case where a plurality of components are provided in one structure are included.

また、以上に記載された実施の形態におけるそれぞれの構成要素には、同一の機能を発揮する限り、他の構造または形状を有する構造物が含まれるものとする。   In addition, each component in the embodiment described above includes structures having other structures or shapes as long as the same function is exhibited.

また、本願明細書における説明は、本技術に関するすべての目的のために参照され、いずれも、従来技術であると認めるものではない。   Also, the descriptions in the present specification are referred to for all purposes related to the present technology, and none of them is admitted to be prior art.

また、以上に記載された実施の形態で記載されたそれぞれの構成要素は、ソフトウェアまたはファームウェアとしても、それと対応するハードウェアとしても想定され、その双方の概念において、それぞれの構成要素は「部」または「処理回路」などと称される。   In addition, each component described in the above-described embodiment is assumed to be software or firmware or hardware corresponding thereto, and in both concepts, each component is a “part”. Alternatively, it is called “processing circuit” or the like.

１０，１０Ａ，１０Ｂ 基準電位、１２ コイル、１４ ＦＥＴ、１６ 単位ステップコンデンサ、１８，２０ ダイオード、２２ 出力コンデンサ、２４ スイッチング制御部、２６ 出力電圧監視部、２８ 電圧データ受信部、３０ 電圧データ送信部、３２ 直流遮断コンデンサ、１００，１００Ａ スイッチング回路部、１０２Ａ，１０２Ｂ 処理回路、１０３ 記憶装置。   10, 10A, 10B Reference potential, 12 coils, 14 FET, 16 unit step capacitor, 18, 20 diode, 22 output capacitor, 24 switching control unit, 26 output voltage monitoring unit, 28 voltage data receiving unit, 30 voltage data transmitting unit , 32 DC blocking capacitor, 100, 100A switching circuit section, 102A, 102B processing circuit, 103 storage device.

Claims (8)

負入力が入力される入力端子に接続される入力側回路と、
正出力が出力される出力端子に接続される出力側回路と、
前記入力側回路と前記出力側回路とを接続する第１のコンデンサとを備え、
前記入力側回路は、
コイルと、
前記コイルに流れる電流をＯＮ／ＯＦＦ制御するスイッチング素子とを備え、
前記出力側回路は、
第１のダイオードと、
前記第１のダイオードのカソード端子に接続される第２のコンデンサとを備え、
前記スイッチング素子のＯＮ制御に応じて前記コイルに蓄積された電力は、前記スイッチング素子のＯＮ／ＯＦＦ制御に応じ、前記第１のコンデンサおよび前記第１のダイオードを介して、電荷として前記第２のコンデンサに段階的に蓄積される、
負入力正出力スイッチングコンバータ。 An input side circuit connected to an input terminal to which a negative input is input; and
An output side circuit connected to an output terminal from which a positive output is output;
A first capacitor connecting the input side circuit and the output side circuit;
The input side circuit is:
Coils,
A switching element that controls ON / OFF of the current flowing through the coil,
The output side circuit is:
A first diode;
A second capacitor connected to the cathode terminal of the first diode;
The electric power accumulated in the coil in response to the ON control of the switching element is supplied as the second electric charge through the first capacitor and the first diode in accordance with the ON / OFF control of the switching element. Accumulated in a capacitor step by step,
Negative input positive output switching converter. 前記コイルの第１の端部は、前記入力端子の高電位側に接続され、
前記スイッチング素子は、前記コイルの前記第１の端部の反対側の端部である第２の端部に接続され、かつ、前記入力端子の低電位側に接続され、
前記第１のダイオードは、前記コイルの前記第２の端部に、前記第１のコンデンサを介してアノード端子が接続され、
前記第２のコンデンサは、前記第１のダイオードのカソード端子に接続され、かつ、前記出力端子に接続される、
請求項１に記載の負入力正出力スイッチングコンバータ。 A first end of the coil is connected to a high potential side of the input terminal;
The switching element is connected to a second end which is an end opposite to the first end of the coil, and is connected to a low potential side of the input terminal;
The first diode has an anode terminal connected to the second end of the coil via the first capacitor,
The second capacitor is connected to a cathode terminal of the first diode and connected to the output terminal;
The negative input positive output switching converter according to claim 1. 前記第１のダイオードの前記アノード端子にカソード端子が接続され、かつ、前記出力端子にアノード端子が接続される第２のダイオードをさらに備え、
前記第２のダイオードの前記アノード端子が、基準電位に接続される、
請求項２に記載の負入力正出力スイッチングコンバータ。 A cathode connected to the anode terminal of the first diode, and a second diode connected to the anode terminal of the output terminal;
The anode terminal of the second diode is connected to a reference potential;
The negative input positive output switching converter according to claim 2. 前記出力端子に接続され、かつ、前記出力端子から出力される出力電圧を検出する検出部と、
前記検出部から出力される電圧値が入力され、かつ、前記スイッチング素子のスイッチング動作を制御する制御部とをさらに備え、
前記検出部は、前記出力電圧と、あらかじめ定められたしきい値電圧との比較結果を出力し、
前記制御部は、前記比較結果に応じて、前記スイッチング素子のスイッチング動作を制御する、
請求項１から請求項３のうちのいずれか１項に記載の負入力正出力スイッチングコンバータ。 A detection unit connected to the output terminal and detecting an output voltage output from the output terminal;
A voltage value output from the detection unit is input, and further includes a control unit that controls the switching operation of the switching element,
The detection unit outputs a comparison result between the output voltage and a predetermined threshold voltage,
The control unit controls a switching operation of the switching element according to the comparison result.
The negative input positive output switching converter according to any one of claims 1 to 3. 前記制御部は、前記比較結果に応じて、前記スイッチング素子がＯＮ状態である時間を制御する、
請求項４に記載の負入力正出力スイッチングコンバータ。 The control unit controls a time during which the switching element is in an ON state according to the comparison result.
The negative input positive output switching converter according to claim 4. 前記検出部と前記制御部との間に配置される第３のコンデンサをさらに備える、
請求項４または請求項５に記載の負入力正出力スイッチングコンバータ。 A third capacitor disposed between the detection unit and the control unit;
6. The negative input positive output switching converter according to claim 4 or 5. 前記検出部と前記第３のコンデンサとの間に配置される送信部と、
前記制御部と前記第３のコンデンサとの間に配置される受信部とをさらに備え、
前記送信部は、前記検出部から出力される前記電圧値を、データ信号に変換して送信し、
前記受信部は、前記第３のコンデンサを介して前記送信部から送信された前記データ信号を受信し、かつ、前記データ信号から前記電圧値を復元し、さらに、復元された前記電圧値を前記制御部に入力する、
請求項６に記載の負入力正出力スイッチングコンバータ。 A transmission unit disposed between the detection unit and the third capacitor;
A receiving unit disposed between the control unit and the third capacitor;
The transmission unit converts the voltage value output from the detection unit into a data signal and transmits the data signal,
The receiving unit receives the data signal transmitted from the transmitting unit via the third capacitor, restores the voltage value from the data signal, and further restores the restored voltage value to the Input to the control unit,
The negative input positive output switching converter according to claim 6. 前記データ信号は、アナログ信号またはデジタル信号である、
請求項７に記載の負入力正出力スイッチングコンバータ。 The data signal is an analog signal or a digital signal.
The negative input positive output switching converter according to claim 7.
JP2018084729A 2018-04-26 2018-04-26 Negative input positive output switching converter Active JP6948981B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018084729A JP6948981B2 (en) 2018-04-26 2018-04-26 Negative input positive output switching converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018084729A JP6948981B2 (en) 2018-04-26 2018-04-26 Negative input positive output switching converter

Publications (2)

Publication Number Publication Date
JP2019193460A true JP2019193460A (en) 2019-10-31
JP6948981B2 JP6948981B2 (en) 2021-10-13

Family

ID=68391185

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018084729A Active JP6948981B2 (en) 2018-04-26 2018-04-26 Negative input positive output switching converter

Country Status (1)

Country Link
JP (1) JP6948981B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113643882A (en) * 2021-06-30 2021-11-12 北京精密机电控制设备研究所 High-temperature-resistant self-power supply type wide-bandgap power device drive control circuit

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61254068A (en) * 1985-04-30 1986-11-11 Fujitsu Ltd Booster inversion type voltage inverter
JP2008131731A (en) * 2006-11-20 2008-06-05 Fujitsu Ten Ltd Voltage output circuit, integrated circuit, and electronic apparatus
JP2008131838A (en) * 2006-11-24 2008-06-05 Stanley Electric Co Ltd Power supply
US9582016B2 (en) * 2015-02-05 2017-02-28 Silicon Laboratories Inc. Boost converter with capacitive boost stages

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61254068A (en) * 1985-04-30 1986-11-11 Fujitsu Ltd Booster inversion type voltage inverter
JP2008131731A (en) * 2006-11-20 2008-06-05 Fujitsu Ten Ltd Voltage output circuit, integrated circuit, and electronic apparatus
JP2008131838A (en) * 2006-11-24 2008-06-05 Stanley Electric Co Ltd Power supply
US9582016B2 (en) * 2015-02-05 2017-02-28 Silicon Laboratories Inc. Boost converter with capacitive boost stages

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113643882A (en) * 2021-06-30 2021-11-12 北京精密机电控制设备研究所 High-temperature-resistant self-power supply type wide-bandgap power device drive control circuit
CN113643882B (en) * 2021-06-30 2023-03-31 北京精密机电控制设备研究所 High-temperature-resistant self-power supply type wide-bandgap power device drive control circuit

Also Published As

Publication number Publication date
JP6948981B2 (en) 2021-10-13

Similar Documents

Publication Publication Date Title
US10897210B2 (en) DC/DC converter for reducing switching loss in a case where zero voltage switching is not achieved
JP2000134920A (en) Drive compensating circuit for synchronous rectifier and method for actuating the same
JP2018093692A (en) Wireless power reception device and wireless power transmission device using the same, and rectifier
US20130207717A1 (en) Charge Pump Circuit
US9231470B2 (en) Control circuit, time calculating unit, and operating method for control circuit
WO2018024052A1 (en) Direct current-direct current converter, boosting unit, electric car, and battery-backup system
JP6570623B2 (en) Constant on-time (COT) control in isolated converters
JP2019193460A (en) Negative input positive output switching converter
US9601996B2 (en) Switching power supply apparatus
JP5152510B2 (en) Voltage conversion circuit
US20200304023A1 (en) Switching power converter system
JP6602373B2 (en) Constant on-time (COT) control in isolated converters
KR20140091477A (en) Switching regulator including charge pump
US20220158553A1 (en) Dc-dc converter
JP6288202B2 (en) Improved DC-DC transformer for obtaining constant output voltage
CN110190754B (en) Converter control circuit and chip
JP2017529049A (en) Constant on-time (COT) control in isolated converters
JP5052333B2 (en) Switching regulator and control method thereof
US20200235673A1 (en) Power supply and power supply unit
JP6570202B2 (en) Constant on-time (COT) control in isolated converters
US9673716B2 (en) Resonant converter with three switches
JP2014138427A (en) Dc/dc converter
US11502606B2 (en) Direct-current (DC) voltage conversion device
JP7136011B2 (en) Forward type DC-DC converter circuit
KR102537358B1 (en) Insulated switching power supply

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201022

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210810

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210824

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210921

R150 Certificate of patent or registration of utility model

Ref document number: 6948981

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150