JP2017204627A - Laminated type capacitor and method for manufacturing the same - Google Patents

Laminated type capacitor and method for manufacturing the same Download PDF

Info

Publication number
JP2017204627A
JP2017204627A JP2016216762A JP2016216762A JP2017204627A JP 2017204627 A JP2017204627 A JP 2017204627A JP 2016216762 A JP2016216762 A JP 2016216762A JP 2016216762 A JP2016216762 A JP 2016216762A JP 2017204627 A JP2017204627 A JP 2017204627A
Authority
JP
Japan
Prior art keywords
ceramic
multilayer capacitor
main body
seed
capacitor according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016216762A
Other languages
Japanese (ja)
Other versions
JP6863556B2 (en
Inventor
ウーン キム、ジュン
Jin Woo Kim
ウーン キム、ジュン
ハク チョイ、チャン
Chang Hak Choi
ハク チョイ、チャン
ファ リー、チ
Chi Hwa Lee
ファ リー、チ
ホーン キム、チャン
Chang Hoon Kim
ホーン キム、チャン
ヒー ナム、クワン
Kwang Hee Nam
ヒー ナム、クワン
ヤン キム、ドー
Doo Young Kim
ヤン キム、ドー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2017204627A publication Critical patent/JP2017204627A/en
Application granted granted Critical
Publication of JP6863556B2 publication Critical patent/JP6863556B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/01Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics
    • C04B35/46Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on titanium oxides or titanates
    • C04B35/462Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on titanium oxides or titanates based on titanates
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/622Forming processes; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/64Burning or sintering processes
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B41/00After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone
    • C04B41/80After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone of only ceramics
    • C04B41/81Coating or impregnation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/129Ceramic dielectrics containing a glassy phase, e.g. glass ceramic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3205Alkaline earth oxides or oxide forming salts thereof, e.g. beryllium oxide
    • C04B2235/3215Barium oxides or oxide-forming salts thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Structural Engineering (AREA)
  • Organic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a laminated type capacitor which enables a low-temperature rapid firing process, and by which both of a high dielectric constant and high reliability can be ensured.SOLUTION: A laminated type capacitor and a method for manufacturing the same are provided according to the present invention. The capacitor laminated type capacitor comprises a main body including dielectric layers having a core-shell structure and including a ferroelectric. The capacitor laminated type capacitor is arranged by laminating at least two or more layers composed of blocks of a ceramic composition with a coating film of 1-2 nm in thickness formed on a shell part.SELECTED DRAWING: Figure 1

Description

本発明は、積層型キャパシター及びその製造方法に関するものである。   The present invention relates to a multilayer capacitor and a method for manufacturing the same.

積層型キャパシター(MLCC:Multilayered Capacitor)は、小型でありながらも高容量が保障され、且つ実装が容易である利点を有する電子部品であって、液晶ディスプレイ(LCD:Liquid Crystal Display)及びプラズマディスプレイパネル(PDP:Plasma Display Panel)などの映像機器、コンピューター、携帯情報端末(PDA:Personal Digital Assistants)及び携帯電話などの種々の電子製品の回路基板に取り付けられ、電気を充電または放電させる役割を担うチップ形態のコンデンサーである。   A multilayer capacitor (MLCC) is an electronic component that has an advantage of being small in size but having a high capacity and being easy to be mounted, and includes a liquid crystal display (LCD) and a plasma display panel. Chips that are attached to circuit boards of various electronic products such as video devices such as (PDP: Plasma Display Panel), computers, personal digital assistants (PDAs) and mobile phones, and charge or discharge electricity It is a condenser of the form.

近年、電子製品の小型化及び高速化の傾向に伴い、上記積層型キャパシターにおいても、超小型化及び超高容量化が要求されるとともに、DC電圧の印加時における容量の低下を防止するように、優れたDC特性及び耐電圧特性を有する高信頼性が要求されている。   In recent years, along with the trend toward downsizing and speeding up of electronic products, the above-mentioned multilayer capacitors are also required to be downsized and high capacity, and to prevent a decrease in capacity when a DC voltage is applied. Therefore, high reliability having excellent DC characteristics and withstand voltage characteristics is required.

したがって、上記積層型キャパシターの高信頼性を実現するためには、誘電体層及び内部電極の薄層化が求められるだけでなく、製品の製造工程上、焼成時に低温で急速に焼成を行う焼成工程が必要であるため、このような低温/急速焼成工程に適した材料の開発が要求されている。   Therefore, in order to realize the high reliability of the multilayer capacitor, not only the dielectric layer and the internal electrode need to be thinned, but also the firing in which the product is rapidly fired at a low temperature during the firing in the product manufacturing process. Since a process is required, development of a material suitable for such a low temperature / rapid firing process is required.

韓国公開特許第2007−0023228号公報Korean Published Patent No. 2007-0023228 特開2011−256091号公報JP 2011-256091 A

本発明の目的は、低温で急速な焼成処理が可能となるように構成され、高い誘電率及び高い信頼性を同時に確保することができる積層型キャパシター及びその製造方法を提供することにある。   An object of the present invention is to provide a multilayer capacitor that can be rapidly fired at a low temperature and that can simultaneously ensure a high dielectric constant and high reliability, and a method for manufacturing the same.

本発明の一側面は、キャパシター本体の誘電体層が、強誘電体を含むと共に内側部分(コア部)と外殻部分(シェル部)から構成されるコア(core)−シェル(shell)構造を有し、且つシェル部上に1〜2nmの厚さのコーティング膜がさらに形成された複数のブロック状セラミック組成物を少なくとも2層以上積層することでなる積層型キャパシターを提供する。   According to one aspect of the present invention, there is provided a core-shell structure in which a dielectric layer of a capacitor body includes a ferroelectric and includes an inner portion (core portion) and an outer shell portion (shell portion). Provided is a multilayer capacitor formed by laminating at least two layers of a plurality of block-like ceramic compositions having a shell part and further having a coating film having a thickness of 1 to 2 nm.

本発明の他の側面は、誘電体層を形成するためのセラミックシートに用いられるセラミック組成物を製造し、上記セラミック組成物は、Ba(OH)に金属異物とTiOを添加してシードを合成する段階と、上記シードに粒成長抑制剤を添加した後、粒成長させて、シードをコア−シェル構造に形成する段階と、上記シードのモル比を調節する段階と、上記シードの表面に単分子型吸着剤をパッチ(patch)させた後、硝酸塩または塩酸塩形態の金属イオンを添加してから反応させて、1〜2nmのコーティング膜を形成する段階と、上記コーティング膜が形成されたシードを乾燥することで、ブロック状粉末を製造する段階と、を含んで製造される積層型キャパシターの製造方法を提供する。 According to another aspect of the present invention, a ceramic composition used for a ceramic sheet for forming a dielectric layer is manufactured. The ceramic composition is seeded by adding a metal foreign substance and TiO 2 to Ba (OH) 2. Adding a grain growth inhibitor to the seed and then growing the grain to form the seed into a core-shell structure, adjusting the molar ratio of the seed, and the surface of the seed After patching the monomolecular adsorbent to the substrate, a metal ion in the form of nitrate or hydrochloride is added and reacted to form a coating film of 1 to 2 nm, and the coating film is formed. And drying the seed to produce a block-like powder, and a method for producing a multilayer capacitor.

本発明の一実施形態によると、積層型キャパシターの高い誘電率及び高い信頼性を同時に確保することができるという効果がある。   According to an embodiment of the present invention, there is an effect that a high dielectric constant and high reliability of a multilayer capacitor can be secured at the same time.

本発明の一実施形態による積層セラミックキャパシターの概略的な構造を示した斜視図である。1 is a perspective view illustrating a schematic structure of a multilayer ceramic capacitor according to an embodiment of the present invention. 図1に示すI−I'線を切断面とした場合の積層セラミックキャパシターの断面図である。FIG. 2 is a cross-sectional view of the multilayer ceramic capacitor when the II ′ line shown in FIG. 1 is taken as a cut surface. 図2においてA部分を拡大して示した断面図である。It is sectional drawing which expanded and showed A part in FIG. 図1において内部電極の積層構造を示した分離斜視図である。FIG. 2 is an exploded perspective view showing a laminated structure of internal electrodes in FIG. 1. 本発明の一実施形態によるセラミック組成物をSTEM−EDSで示した写真である。2 is a photograph showing a ceramic composition according to an embodiment of the present invention by STEM-EDS. 本発明の一実施形態によるセラミック組成物を製造する方法を順に示したフローチャートである。3 is a flowchart sequentially illustrating a method of manufacturing a ceramic composition according to an embodiment of the present invention. 本発明の一実施形態による積層型キャパシターを製造する方法を順に示したフローチャートである。3 is a flowchart sequentially illustrating a method of manufacturing a multilayer capacitor according to an embodiment of the present invention.

以下では、添付の図面を参照して本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために拡大縮小表示(または強調表示や簡略化表示)がされることがある。   Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings. However, the embodiments of the present invention can be modified in various other forms, and the scope of the present invention is not limited to the embodiments described below. In addition, the embodiments of the present invention are provided to more fully explain the present invention to those skilled in the art. Accordingly, the shape and size of elements in the drawings may be enlarged or reduced (or highlighted or simplified) for a clearer description.

なお、各実施形態の図面に示された同一思想の範囲内において機能が同一である構成要素に対しては同一の参照符号を用いて説明する。   Note that components having the same functions within the scope of the same idea shown in the drawings of the embodiments will be described using the same reference numerals.

さらに、明細書全体において、ある構成要素を「含む」というのは、特に異なる趣旨の説明がされていないない限り、他の構成要素を除外する趣旨ではなく、他の構成要素をさらに含むことができるということを意味する。   Further, in the entire specification, “including” a certain component does not mean that other components are excluded unless specifically stated otherwise, and may include other components. It means that you can do it.

図1及び図2を参照すると、本実施形態による積層セラミックキャパシター100は、本体110と、第1及び第2外部電極131、132と、を含む。   Referring to FIGS. 1 and 2, the multilayer ceramic capacitor 100 according to the present embodiment includes a main body 110 and first and second external electrodes 131 and 132.

本実施形態を明確に説明するために本体110の方向を定義すると、図面上に表示されたL、W、及びTはそれぞれ、長さ方向、幅方向、及び厚さ方向を示す。   When the direction of the main body 110 is defined to clearly describe the present embodiment, L, W, and T displayed on the drawing indicate a length direction, a width direction, and a thickness direction, respectively.

ここで、厚さ方向は、誘電体層111が積層された積層方向と同一の概念として用いることができる。   Here, the thickness direction can be used as the same concept as the stacking direction in which the dielectric layers 111 are stacked.

また、本体110の形状は特に制限されず、例えば、略六面体形状を有することができる。   In addition, the shape of the main body 110 is not particularly limited, and can have, for example, a substantially hexahedral shape.

また、本実施形態では、説明の便宜のために、誘電体層111が積層されて成る本体110の壁面のうち、厚さ方向Tにおいて互いに対向する一対の面を第1面及び第2面、上記第1面と第2面とを接続し、且つ長さ方向Lにおいて互いに対向する一対の面を第3面及び第4面、これに垂直に交差し、且つ幅方向において互いに対向する一対の面を第5面及び第6面と定義する。   In the present embodiment, for convenience of explanation, a pair of surfaces facing each other in the thickness direction T among the wall surfaces of the main body 110 formed by stacking the dielectric layers 111 are defined as a first surface and a second surface, A pair of surfaces connecting the first surface and the second surface and facing each other in the length direction L are a third surface and a fourth surface, a pair perpendicular to the third surface and the second surface, and facing each other in the width direction. The surfaces are defined as the fifth surface and the sixth surface.

本体110は、活性領域115と、マージン部である上部カバー112及び下部カバー113と、からなる。   The main body 110 includes an active region 115 and an upper cover 112 and a lower cover 113 which are margin portions.

活性領域115はキャパシター100の容量形成に寄与する部分であって、複数の誘電体層111と、複数の第1内部電極121及び複数の第2内部電極122と、を含む。   The active region 115 is a part that contributes to the capacitance formation of the capacitor 100, and includes a plurality of dielectric layers 111, a plurality of first internal electrodes 121, and a plurality of second internal electrodes 122.

このような活性領域115は、複数の誘電体層111と、各々の誘電体層111を間に挟んで交互に配置される第1内部電極121及び第2内部電極122と、を厚さ方向Tに積層してから焼成したものである。   The active region 115 includes a plurality of dielectric layers 111 and first and second internal electrodes 121 and 122 that are alternately arranged with the dielectric layers 111 interposed therebetween in the thickness direction T. And then fired.

誘電体層111は焼結された状態であって、隣接する誘電体層111の間の境界は、走査型電子顕微鏡(SEM:Scanning Electron Microscope)を用いずには確認することが困難な程度に一体化された状態とすることができる。   The dielectric layer 111 is in a sintered state, and the boundary between the adjacent dielectric layers 111 is difficult to be confirmed without using a scanning electron microscope (SEM: Scanning Electron Microscope). It can be in an integrated state.

図3を参照すると、誘電体層111は、強誘電体を含む高誘電率のセラミック粉末111aを少なくとも2層以上、好ましくは3層〜5層にわたって積層することにより構成される。   Referring to FIG. 3, the dielectric layer 111 is configured by laminating at least two layers, preferably 3 to 5 layers, of a high dielectric constant ceramic powder 111 a containing a ferroelectric.

セラミック粉末111aを形成する材料は、例えば、BaTiO(チタン酸バリウム)系のものであって、BaTiOにCa(カルシウム)、Zr(ジルコニウム)などが一部固溶した(Ba1−xCa)TiO、Ba(Ti1−yCa)O、(Ba1−xCa)(Ti1−yZr)O、またはBa(Ti1−yZr)Oなどを含むことができるが、本発明に係るセラミック粉末の形成材料はこれらに限定されるものではない。 The material forming the ceramic powder 111a is, for example, a BaTiO 3 (barium titanate) -based material, in which Ca (calcium), Zr (zirconium), and the like are partly dissolved in BaTiO 3 (Ba 1-x Ca x ) TiO 3 , Ba (Ti 1-y Ca y ) O 3 , (Ba 1-x Ca x ) (Ti 1-y Zr y ) O 3 , or Ba (Ti 1-y Zr y ) O 3 The material for forming the ceramic powder according to the present invention can be included, but is not limited thereto.

また、セラミック粉末111aは、内側のコア部(core)と表層部であるシェル部(shell)からなるコア−シェル構造を有し、図5に示すように、上記シェル部上に1〜2nmの厚さのコーティング膜がさらに形成されて、略四面体からなるブロック状にそれぞれ構成される。   Further, the ceramic powder 111a has a core-shell structure including an inner core part (core) and a shell part (shell) which is a surface layer part, and as shown in FIG. A coating film having a thickness is further formed, and each is formed into a block shape formed of a substantially tetrahedron.

この際、上記コーティング膜の厚さが2nmを超えると、各粉末のコーティング膜が互いに凝集するため膜の形態が維持されず、島(island)状に(点在する島のように)凝集塊が形成されてしまうという問題が発生する恐れがある。その一方で、上記コーティング膜の厚さが1nm未満であると、層の形態が安定して維持されず、却って焼成時の焼結性を阻害する原因となり得る。   At this time, if the thickness of the coating film exceeds 2 nm, the coating films of the respective powders are aggregated with each other, so that the form of the film is not maintained, and the agglomerates are in the form of islands (like scattered islands) There is a risk that a problem will occur. On the other hand, when the thickness of the coating film is less than 1 nm, the form of the layer is not stably maintained, and on the contrary, it may cause the sinterability during firing to be hindered.

また、上記コーティング膜は、アルカリ金属原子を含む単分子型吸着剤と、硝酸塩または塩酸塩形態の添加剤と、を反応させることで形成することができる。   The coating film can be formed by reacting a monomolecular adsorbent containing alkali metal atoms with an additive in the form of nitrate or hydrochloride.

この際、上記単分子型吸着剤としては、例えば、分子型電解質またはケトン系の物質を用いることができ、上記アルカリ金属は、原子番号が20以下のアルカリ金属元素であって、例えば、Na(ナトリウム)、K(カリウム)、またはLi(リチウム)の少なくとも一つとすることができる。   At this time, as the monomolecular adsorbent, for example, a molecular electrolyte or a ketone-based substance can be used, and the alkali metal is an alkali metal element having an atomic number of 20 or less, for example, Na ( Sodium), K (potassium), or Li (lithium).

一方、製造されたセラミック粉末111aは、粒の大きさ(粒径など)が全て異なった状態であるため、上下に積層した時に、それぞれのセラミック粉末111aの間には空隙(void)が生じ得る。そのため、上記のような粒の大きさのばらつきによって生じる空隙を除去し、セラミック粉末111aの積層時の高さを設計通りにするために、誘電体層111にはガラス(glass)111bをさらに含ませることができる。   On the other hand, since the produced ceramic powders 111a are all in different sizes (particle sizes, etc.), voids may be generated between the ceramic powders 111a when stacked one above the other. . Therefore, the dielectric layer 111 further includes glass 111b in order to remove the voids caused by the variation in the size of the grains as described above and to make the height when the ceramic powder 111a is laminated as designed. Can be made.

この際、ガラス111bは、100モルのセラミック粉末111aに対して含有比率(モル比)が1〜5モル%となるように含まれることができる。ガラス111bの含量比が1モル%未満である場合、本体110の焼成時に誘電体層が十分に焼結されないという問題が発生し得る。また、ガラス111bの含量比が5モル%を超える場合、本体110の誘電体特性が十分に発現されないという問題が発生し得る。   At this time, the glass 111b may be included so that the content ratio (molar ratio) is 1 to 5 mol% with respect to 100 mol of the ceramic powder 111a. When the content ratio of the glass 111b is less than 1 mol%, there may occur a problem that the dielectric layer is not sufficiently sintered when the main body 110 is fired. Further, when the content ratio of the glass 111b exceeds 5 mol%, there may occur a problem that the dielectric characteristics of the main body 110 are not sufficiently exhibited.

図4を参照すると、第1内部電極121及び第2内部電極122は互いに異なる極性を有する電極であって、誘電体層111の積層方向において互いに対向するように配置され、第1内部電極121と第2内部電極122の間に配置された誘電体層111によって互いに電気的に絶縁されるようにすることができる。   Referring to FIG. 4, the first internal electrode 121 and the second internal electrode 122 are electrodes having different polarities, and are disposed to face each other in the stacking direction of the dielectric layer 111. The dielectric layers 111 disposed between the second internal electrodes 122 may be electrically insulated from each other.

第1内部電極121及び第2内部電極122の各々は、本体110内の長さ方向Lに沿ってそれぞれ延在し、第1内部電極121及び第2内部電極122の各々は、一方の端部が本体110の長さ方向Lにおける両端面を形成する第3面及び第4面にそれぞれ露出するように配置することができる。   Each of the first internal electrode 121 and the second internal electrode 122 extends along the length direction L in the main body 110, and each of the first internal electrode 121 and the second internal electrode 122 has one end portion. Can be arranged so as to be exposed on the third surface and the fourth surface forming both end surfaces in the length direction L of the main body 110, respectively.

また、本体110の長さ方向Lにおける両端面を形成する第3面及び第4面に露出した第1内部電極121及び第2内部電極122の一方の端部は、本体110の長さ方向Lにおける両端面を形成する第3及面び第4面に露出した箇所において第1外部電極131及び第2外部電極132とそれぞれ電気的に接続されるようにすることができる。   Further, one end of the first internal electrode 121 and the second internal electrode 122 exposed on the third surface and the fourth surface forming both end surfaces in the length direction L of the main body 110 is the length direction L of the main body 110. The first external electrode 131 and the second external electrode 132 can be electrically connected to portions exposed on the third and fourth surfaces forming both end surfaces of the first external electrode 131 and the second external electrode 132, respectively.

上述のような構成により、第1及び第2外部電極131、132に所定の電圧が印加されると、互いに対向する第1内部電極121と第2内部電極122との間に電荷が蓄積される。この際、積層型キャパシター100の静電容量は、誘電体層111の積層方向に沿って第1内部電極121と第2内部電極122とが互いに重なり合う重複領域の面積に比例する。   With the above-described configuration, when a predetermined voltage is applied to the first and second external electrodes 131 and 132, charges are accumulated between the first internal electrode 121 and the second internal electrode 122 facing each other. . At this time, the capacitance of the multilayer capacitor 100 is proportional to the area of the overlapping region where the first internal electrode 121 and the second internal electrode 122 overlap with each other along the stacking direction of the dielectric layer 111.

また、第1及び第2内部電極121、122の厚さは、用途に応じて決定することができ、例えば、本体110のサイズを考慮して、0.05〜2.5μmの範囲内となるように決定することができるが、本発明における内部電極121、122の厚みは、このような寸法に限定されるものではない。   The thicknesses of the first and second internal electrodes 121 and 122 can be determined according to the application, and are within a range of 0.05 to 2.5 μm in consideration of the size of the main body 110, for example. However, the thicknesses of the internal electrodes 121 and 122 in the present invention are not limited to such dimensions.

また、第1及び第2内部電極121、122は導電性金属で形成され、本実施形態ではニッケル(Ni)またはニッケル(Ni)合金などの材料を用いることができるが、本発明における内部電極121,122の形成材料はこれらに限定されるものではない。   The first and second internal electrodes 121 and 122 are formed of a conductive metal. In this embodiment, a material such as nickel (Ni) or a nickel (Ni) alloy can be used. , 122 are not limited to these.

上記導電性金属の印刷方法としては、スクリーン印刷法またはグラビア印刷法などを用いることができるが、本発明における導電性金属の印刷方法は、これらに限定されるものではない。   A screen printing method or a gravure printing method can be used as the conductive metal printing method, but the conductive metal printing method in the present invention is not limited to these.

上記カバーは上部カバー112及び下部カバー113を含む。   The cover includes an upper cover 112 and a lower cover 113.

図面を参照すると、上部カバー112は、活性領域115において最上部に配置された第1内部電極121の上面に所定の厚さとなるように形成された部分であり、下部カバー113は、活性領域115において最下部に配置された第2内部電極122の下面に所定の厚さとなるように形成された部分である。   Referring to the drawing, the upper cover 112 is a portion formed to have a predetermined thickness on the upper surface of the first internal electrode 121 disposed at the top in the active region 115, and the lower cover 113 is formed of the active region 115. 2 is a portion formed to have a predetermined thickness on the lower surface of the second internal electrode 122 disposed at the bottom.

このような上部カバー112及び下部カバー113は、例えば、活性領域115に含まれる誘電体層111を、キャパシター100の本体110における活性領域115の上部と下部にそれぞれ少なくとも一つ以上積層することで形成することができる。   For example, the upper cover 112 and the lower cover 113 are formed by stacking at least one dielectric layer 111 included in the active region 115 on the upper and lower portions of the active region 115 in the main body 110 of the capacitor 100. can do.

第1及び第2外部電極131、132は、本体110の長さ方向Lにおける両端面を形成する第3及び第4面に配置され、第1及び第2内部電極121、122が第3面と第4面にそれぞれ露出した部分とそれぞれ接触して電気的に接続される。   The first and second external electrodes 131 and 132 are disposed on the third and fourth surfaces forming both end surfaces in the length direction L of the main body 110, and the first and second internal electrodes 121 and 122 are connected to the third surface. The parts exposed on the fourth surface are in contact with each other and are electrically connected.

この際、第1及び第2外部電極131、132は、本体110の壁面のうち、厚さ方向Tにおいて互いに対向する第1面及び第2面の一部まで延在させる形で設けることができる。   At this time, the first and second external electrodes 131 and 132 can be provided so as to extend to a part of the first surface and the second surface facing each other in the thickness direction T of the wall surface of the main body 110. .

また、第1及び第2外部電極131、132は、必要に応じて、本体110の壁面のうち、幅方向Wにおいて互いに対向する第5面及び第6面の一部まで延在させる形で設けることができ、それにより、本体110に対する外部電極131、132の固着強度を向上させることができる。   Further, the first and second external electrodes 131 and 132 are provided so as to extend to a part of the fifth surface and the sixth surface facing each other in the width direction W of the wall surface of the main body 110 as necessary. Accordingly, the fixing strength of the external electrodes 131 and 132 to the main body 110 can be improved.

かかる第1及び第2外部電極131、132は、導電性金属を含む導電性ペーストを印刷したり塗布したりする方法により形成することができる。   The first and second external electrodes 131 and 132 can be formed by a method of printing or applying a conductive paste containing a conductive metal.

上記導電性金属は、ニッケル(Ni)、銅(Cu)、パラジウム(Pd)、金(Au)、またはこれらの合金を含むことができるが、本発明において用いられる導電性材料は、これらに限定されるものではない。   The conductive metal can include nickel (Ni), copper (Cu), palladium (Pd), gold (Au), or an alloy thereof, but the conductive material used in the present invention is limited to these. Is not to be done.

一方、必要に応じて、第1及び第2外部電極131、132の表面に、ニッケル(Ni)またはスズ(Sn)などを用いてめっき層(不図示)をさらに形成することができる。   On the other hand, if necessary, a plating layer (not shown) can be further formed on the surfaces of the first and second external electrodes 131 and 132 using nickel (Ni) or tin (Sn).

積層型キャパシターの製造方法
以下、本発明の一実施形態による積層型キャパシター100の製造方法を図6および図7に示すフローチャートを用いて説明する。
Manufacturing Method of Multilayer Capacitor Hereinafter, a manufacturing method of the multilayer capacitor 100 according to an embodiment of the present invention will be described with reference to the flowcharts shown in FIGS. 6 and 7.

先ず、本発明の誘電体層111を形成するのに使用されるセラミック組成物を製造する方法について説明する。   First, a method for producing a ceramic composition used for forming the dielectric layer 111 of the present invention will be described.

本実施形態に係るセラミック組成物は、先ず、Ba(OH)を準備し(ステップS10)、このBa(OH)に結晶軸比の値を高めるために金属異物を添加し(ステップS21)、TiOをさらに添加して(ステップS22)、シードを合成する(ステップS20)。 In the ceramic composition according to the present embodiment, first, Ba (OH) 2 is prepared (step S10), and metal foreign matter is added to the Ba (OH) 2 in order to increase the value of the crystal axis ratio (step S21). , TiO 2 is further added (step S22), and a seed is synthesized (step S20).

次に、上記シードに粒成長抑制剤を添加し(ステップS31)、誘電体粉末の結晶性を上昇させながら粒成長させて、シードをコア−シェル構造に形成する(ステップS30)。   Next, a grain growth inhibitor is added to the seed (step S31), and grains are grown while increasing the crystallinity of the dielectric powder to form a seed in a core-shell structure (step S30).

次に、上記粒成長したシードのモル比を調節する(ステップS40)。   Next, the molar ratio of the seed having grown grains is adjusted (step S40).

上記モル比が調節されたシードは、水系で重量比が約20〜40重量%の固形分を有するスラリー状に分散している。   The seed having the adjusted molar ratio is dispersed in a slurry form having a solid content of an aqueous system and a weight ratio of about 20 to 40% by weight.

したがって、上記シードに単分子型吸着剤を添加してシードの表面にパッチさせた後、硝酸塩または塩酸塩形態の金属イオンを添加して反応させて(ステップS51)、図5に示すように、シードのシェル部に1〜2nmの厚さのコーティング膜を形成する(ステップS50)。   Therefore, after adding a monomolecular type adsorbent to the seed and patching the surface of the seed, a metal ion in the form of nitrate or hydrochloride is added and reacted (step S51), as shown in FIG. A coating film having a thickness of 1 to 2 nm is formed on the seed shell (step S50).

この際、上記単分子型吸着剤としては分子型電解質またはケトン系の物質を用いることができ、上記アルカリ金属原子はNa(ナトリウム)またはK(カリウム)などの金属元素とすることができる。   At this time, a molecular electrolyte or a ketone-based substance can be used as the monomolecular adsorbent, and the alkali metal atom can be a metal element such as Na (sodium) or K (potassium).

次に、上記コーティング膜が形成されたシードを乾燥する(ステップS60)ことで、ブロック状の粉末形態からなるセラミック組成物が完成する。   Next, the seed on which the coating film is formed is dried (step S60), thereby completing a ceramic composition having a block-like powder form.

本実施形態の積層型キャパシター100を製造するためには、先ず、上記のような方法により製造されたセラミック組成物を用いて、複数のセラミックシートを製造する(ステップS110)。   In order to manufacture the multilayer capacitor 100 of the present embodiment, first, a plurality of ceramic sheets are manufactured using the ceramic composition manufactured by the method as described above (step S110).

上記セラミックシートは、本体110の活性領域115と上部カバー112及び下部カバー113に含まれる誘電体層111を形成するためのものである。   The ceramic sheet is for forming the active region 115 of the main body 110 and the dielectric layer 111 included in the upper cover 112 and the lower cover 113.

上記セラミックシートは、セラミック粉末、ポリマー、及び溶剤などを混合してスラリーを製造し、上記スラリーをドクターブレードなどによりキャリアフィルム上に塗布及び乾燥することで、数μmの厚さのシート(sheet)状となるように製作することが可能である。   The ceramic sheet is prepared by mixing a ceramic powder, a polymer, a solvent, and the like, and a slurry having a thickness of several μm is obtained by applying the slurry to a carrier film using a doctor blade or the like and drying the slurry. It is possible to manufacture it so that it becomes a shape.

この際、追加材料として、セラミック組成物の間に配置されるようにガラス(glass)をさらに添加することができる。   At this time, as an additional material, glass may be further added so as to be disposed between the ceramic compositions.

上記ガラスは、セラミック組成物100モルに対する含有比率(モル比)が1〜5モル%となるように含まれることができる。   The glass may be included so that the content ratio (molar ratio) to 100 mol of the ceramic composition is 1 to 5 mol%.

次に、上記それぞれのセラミックシートの少なくとも一面に、ニッケルなどの導電性粉末を含む導電性ペーストを所定の厚さの層となるように印刷することで、第1及び第2内部電極121、122を形成する(ステップS120)。   Next, the first and second internal electrodes 121 and 122 are printed on at least one surface of each of the ceramic sheets by printing a conductive paste containing a conductive powder such as nickel so as to form a layer having a predetermined thickness. Is formed (step S120).

また、第1及び第2内部電極121、122の各々は、セラミックシートの長さ方向Lにおける一方の端部が本体部110の両端面(第3面と第4面)にそれぞれ露出するように形成することができる。   In addition, each of the first and second internal electrodes 121 and 122 is such that one end portion in the length direction L of the ceramic sheet is exposed to both end surfaces (third surface and fourth surface) of the main body portion 110. Can be formed.

この際、上記導電性ペーストの印刷方法としては、スクリーン印刷法またはグラビア印刷法などを用いることができるが、本発明における印刷方法は、これらに限定されるものではない。   At this time, a screen printing method or a gravure printing method can be used as a method for printing the conductive paste, but the printing method in the present invention is not limited to these.

次に、第1及び第2内部電極121、122が形成された複数のセラミックシートを、それぞれのセラミックシートを挟んで第1及び第2内部電極121、122が互いに対向して配置されるように積層する。そして、その上面と下面に内部電極121、122が形成されていないセラミックシートを配置した後、加圧することで積層体を製造する(ステップS130)。   Next, the plurality of ceramic sheets on which the first and second internal electrodes 121 and 122 are formed are arranged so that the first and second internal electrodes 121 and 122 face each other with the ceramic sheets interposed therebetween. Laminate. And after arrange | positioning the ceramic sheet | seat in which the internal electrodes 121 and 122 are not formed in the upper surface and the lower surface, a laminated body is manufactured by pressing (step S130).

次に、上記積層体を1個のキャパシターに対応する領域毎に切断することでチップ化し、焼成することで、厚さ方向Tにおいて互いに対向する第1面及び第2面を壁面として有し、第1及び第2内部電極121、122の各々の一端が交互に露出しており、長さ方向Lにおける両端面を形成する第3及び第4面を壁面としてさらに有し、幅方向Wにおいて互いに対向する第5及び第6面を壁面としてさらに有する本体110を製造する(ステップS140)。   Next, the laminate is cut into regions corresponding to one capacitor to form chips, and fired to have first and second surfaces facing each other in the thickness direction T as wall surfaces, One end of each of the first and second internal electrodes 121 and 122 is alternately exposed, and further includes third and fourth surfaces forming both end surfaces in the length direction L as wall surfaces, and each other in the width direction W. The main body 110 further having the fifth and sixth surfaces facing each other as a wall surface is manufactured (step S140).

この際、上記積層体を成すセラミックシート内のセラミック組成物はブロック状の構造を有しており、相互接触が点接触でなく面接触となった状態で焼成されるため、焼成速度を速くすることができる。   At this time, the ceramic composition in the ceramic sheet constituting the laminate has a block-like structure and is fired in a state where the mutual contact is not point contact but surface contact. be able to.

また、このようなセラミック組成物の相互間における面接触は、セラミックシートの添加剤がグレイン内で全体的に拡散することを抑制する作用をもたらすため、セラミック組成物におけるコア部分に高誘電率の領域を確保することが可能となる。   In addition, such surface contact between the ceramic compositions has an effect of suppressing the entire diffusion of the additive of the ceramic sheet within the grains, and therefore, the core portion of the ceramic composition has a high dielectric constant. An area can be secured.

したがって、このようなセラミックシートの特性により、積層型キャパシター100の誘電率及び信頼性を同時に向上させる効果を期待することができる。   Therefore, the effect of simultaneously improving the dielectric constant and reliability of the multilayer capacitor 100 can be expected due to the characteristics of the ceramic sheet.

次に、本体110の長さ方向Lにおいて両端面を形成する第3及び第4面の上に、第1及び第2内部電極121、122が露出している部分とそれぞれ電気的に接続されるように、導電性ペーストを用いて第1及び第2外部電極131、132を形成する(ステップS150)。   Next, the first and second internal electrodes 121 and 122 are electrically connected to the exposed portions on the third and fourth surfaces forming both end surfaces in the length direction L of the main body 110, respectively. As described above, the first and second external electrodes 131 and 132 are formed using a conductive paste (step S150).

この際、第1及び第2外部電極131、132はディッピングまたはローラーなどの方法により形成することができるが、本発明における外部電極131、132の形成方法は、これらの方法に限定されるものではない。   At this time, the first and second external electrodes 131 and 132 can be formed by a method such as dipping or roller, but the method of forming the external electrodes 131 and 132 in the present invention is not limited to these methods. Absent.

次に、上記のように形成したキャパシタを焼成して積層型キャパシター100を完成する(ステップS160)。   Next, the capacitor formed as described above is fired to complete the multilayer capacitor 100 (step S160).

従来の誘電体層111の製造方法は、母材として球状の粒形状を有するBaTiOと、添加剤としての無定形金属酸化物粉末とを混合し、有機溶剤を溶媒として均一に分散させた後、それをシート状に成形してから乾燥することで製造していた。 A conventional method for manufacturing the dielectric layer 111 is to mix BaTiO 3 having a spherical particle shape as a base material and amorphous metal oxide powder as an additive, and uniformly disperse the organic solvent as a solvent. It was manufactured by forming it into a sheet and then drying it.

しかし、上記誘電体層111は、添加剤として用いられる金属酸化物粉末の高い活性化エネルギー(activation energy)により、過度な粒成長が生じて信頼性が低下する。そのため、低速かつ高温となる条件下での焼成は可能であるが、急速かつ低温となる条件下での焼成や、薄層化した状態での焼成は困難であるという問題があった。   However, due to the high activation energy of the metal oxide powder used as an additive, the dielectric layer 111 is excessively grain-grown and has a low reliability. Therefore, although firing under conditions of low speed and high temperature is possible, there has been a problem that baking under conditions of rapid and low temperature and baking in a thin layer state are difficult.

上記の問題を解消するために、添加剤として用いられる金属酸化物粉末を20nm以下の粒径を有するナノ金属酸化物に製造する技術や、添加剤をBaTiOの表面にコーティングする技術が知られている。 In order to solve the above problems, a technique for producing a metal oxide powder used as an additive into a nano metal oxide having a particle size of 20 nm or less and a technique for coating an additive on the surface of BaTiO 3 are known. ing.

しかし、上記ナノ金属酸化物の場合、微粒分散の限界により、急速かつ低温となる条件下での焼成や薄層化した状態での焼成の効果が高くない。   However, in the case of the above nanometal oxide, due to the limitation of fine particle dispersion, the effect of firing under a rapid and low temperature condition or firing in a thin layer state is not high.

また、上記添加剤をBaTiOの表面にコーティングする技術の場合、過度な粒成長の発生は一部抑えることができるが、粒子同士の点接触の焼結特性を示す幾何学的(Geometric)特性により、依然として長い焼成時間が必要となる。 Further, in the case of the technique of coating the additive on the surface of BaTiO 3 , the generation of excessive grain growth can be partially suppressed, but the geometric characteristic indicating the sintering characteristic of the point contact between the particles. Therefore, a long baking time is still required.

以上より、本実施形態によると、誘電体層を成すセラミック組成物がコア−シェル構造を有し、このうちシェル部上に1〜2nmの厚さのコーティング膜が形成されることで、硝酸塩または塩酸塩などの添加剤が母材とは速く反応するが、概ねシェル部でのみ部分的に反応し、コア部に至るまで完全に拡散することは最小限に抑えられるため、低温で急速な焼成が可能となる。   As described above, according to the present embodiment, the ceramic composition forming the dielectric layer has a core-shell structure, and a coating film having a thickness of 1 to 2 nm is formed on the shell portion. Additives such as hydrochloride react fast with the base material, but generally react only at the shell and only minimally diffuse to the core, so rapid firing at low temperatures Is possible.

したがって、このような材料で誘電体層111及びキャパシター100の本体110を製造すると、積層型キャパシター100の高誘電率及び高信頼性を同時に確保することができる。   Therefore, when the dielectric layer 111 and the main body 110 of the capacitor 100 are manufactured using such materials, the high dielectric constant and high reliability of the multilayer capacitor 100 can be secured at the same time.

以上、本発明の実施形態について詳細に説明したが、本発明の範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有する者には明らかである。   As mentioned above, although embodiment of this invention was described in detail, the scope of the present invention is not limited to this, and various correction and deformation | transformation are within the range which does not deviate from the technical idea of this invention described in the claim. It will be apparent to those having ordinary knowledge in the art.

100 積層型キャパシター
110 本体
111 誘電体層
111a セラミック組成物
111b ガラス
112 上部カバー
113 下部カバー
115 活性領域
121、122 第1及び第2内部電極
131、132 第1及び第2外部電極
DESCRIPTION OF SYMBOLS 100 Multilayer capacitor 110 Main body 111 Dielectric layer 111a Ceramic composition 111b Glass 112 Upper cover 113 Lower cover 115 Active region 121,122 1st and 2nd internal electrode 131,132 1st and 2nd external electrode

Claims (9)

複数の誘電体層、及び前記複数の誘電体層の各々を挟んで交互に配置される第1及び第2内部電極を含む本体と、
前記本体の長手方向における両端面上にそれぞれ配置され、前記両端面上に前記第1及び第2内部電極がそれぞれ露出している部分とそれぞれ電気的に接続されるように構成される第1及び第2外部電極と、を含み、
前記複数の誘電体層の各々は、強誘電体を含むコア−シェル構造を有し、且つ前記コア−シェル構造を構成するシェル部の表面上に1〜2nmの厚さのコーティング膜がさらに形成された複数のブロック状セラミック組成物が少なくとも2層以上積層されてなる、積層型キャパシター。
A main body including a plurality of dielectric layers, and first and second internal electrodes arranged alternately with each of the plurality of dielectric layers interposed therebetween;
The first and second portions are respectively disposed on both end surfaces in the longitudinal direction of the main body, and are electrically connected to portions where the first and second internal electrodes are respectively exposed on the both end surfaces. A second external electrode,
Each of the plurality of dielectric layers has a core-shell structure including a ferroelectric, and a coating film having a thickness of 1 to 2 nm is further formed on the surface of the shell portion constituting the core-shell structure. A multilayer capacitor in which at least two layers of the plurality of block-shaped ceramic compositions are laminated.
前記コーティング膜が、アルカリ金属原子を含む単分子型吸着剤と、硝酸塩または塩酸塩形態の添加剤と、を反応させることで形成される、請求項1に記載の積層型キャパシター。   The multilayer capacitor according to claim 1, wherein the coating film is formed by reacting a monomolecular adsorbent containing an alkali metal atom with an additive in the form of nitrate or hydrochloride. 前記単分子型吸着剤が分子型電解質またはケトン系の物質を含み、前記アルカリ金属原子がNa(ナトリウム)またはK(カリウム)である、請求項2に記載の積層型キャパシター。   The multilayer capacitor according to claim 2, wherein the monomolecular adsorbent contains a molecular electrolyte or a ketone-based substance, and the alkali metal atom is Na (sodium) or K (potassium). 前記複数の誘電体層の各々は、前記複数のブロック状セラミック組成物の間に配置されるガラス(glass)をさらに含む、請求項1から請求項3の何れか一項に記載の積層型キャパシター。   4. The multilayer capacitor according to claim 1, wherein each of the plurality of dielectric layers further includes a glass disposed between the plurality of block-shaped ceramic compositions. 5. . 前記複数の誘電体層の各々は、セラミック粉末に対してガラスを含有させた材料から形成され、100モルの前記セラミック粉末に対する含有比率が1〜5モル%となるように前記ガラスが含まれている、請求項4に記載の積層型キャパシター。   Each of the plurality of dielectric layers is formed of a material containing glass with respect to ceramic powder, and the glass is included so that the content ratio with respect to 100 mol of ceramic powder is 1 to 5 mol%. The multilayer capacitor according to claim 4. ブロック状セラミック組成物を少なくとも2層以上積層してセラミックシートを製造する段階と、
前記セラミックシートに、導電性ペーストを用いて第1及び第2内部電極パターンをそれぞれ形成する段階と、
前記第1及び第2内部電極パターンが形成されたセラミックシートを交互に積層した後、加圧することで、積層体を製造する段階と、
前記第1及び第2内部電極パターンの一部がそれぞれ露出するように前記積層体を切断した後、焼成することで、第1及び第2内部電極を含む本体を製造する段階と、
前記本体に、前記第1及び第2内部電極がそれぞれ露出している部分とそれぞれ電気的に接続されるように、導電性ペーストを用いて第1及び第2外部電極を形成する段階と、
前記第1及び第2外部電極が形成された本体を焼成する段階と、を含み、
前記セラミック組成物は、
Ba(OH)に金属異物とTiOを添加してシードを合成する段階と、
前記シードに粒成長抑制剤を添加した後、粒成長させて、シードをコア−シェル構造に形成する段階と、
前記シードのモル比を調節する段階と、
前記シードの表面に単分子型吸着剤をパッチさせた後、硝酸塩または塩酸塩形態の金属イオンを添加して反応させることで、1〜2nmの厚みを有するコーティング膜を形成する段階と、
前記コーティング膜が形成されたシードを乾燥することでブロック状粉末を製造する段階と、を含んで製造される、積層型キャパシターの製造方法。
Laminating at least two layers of block-shaped ceramic composition to produce a ceramic sheet;
Forming the first and second internal electrode patterns on the ceramic sheet using a conductive paste,
Alternately laminating the ceramic sheets on which the first and second internal electrode patterns are formed, and then pressurizing to produce a laminate; and
Cutting the laminate so that a part of the first and second internal electrode patterns are exposed, and then firing the laminate to manufacture a main body including the first and second internal electrodes;
Forming first and second external electrodes using a conductive paste on the main body so as to be electrically connected to the exposed portions of the first and second internal electrodes, respectively;
Firing the body on which the first and second external electrodes are formed, and
The ceramic composition is
Adding a metal foreign substance and TiO 2 to Ba (OH) 2 to synthesize a seed;
Adding a grain growth inhibitor to the seed and then growing the grain to form a seed in a core-shell structure;
Adjusting the molar ratio of the seeds;
After patching the surface of the seed with a monomolecular adsorbent, adding a metal ion in the form of nitrate or hydrochloride to react to form a coating film having a thickness of 1 to 2 nm;
A step of producing a block-like powder by drying the seed on which the coating film is formed.
前記セラミック組成物の製造方法において、前記単分子型吸着剤がアルカリ金属原子を含むと共に、分子型電解質またはケトン系の物質を含み、前記アルカリ金属原子がNa(ナトリウム)またはK(カリウム)である、請求項6に記載の積層型キャパシターの製造方法。   In the method for producing a ceramic composition, the monomolecular adsorbent contains an alkali metal atom and a molecular electrolyte or a ketone-based substance, and the alkali metal atom is Na (sodium) or K (potassium). A method for producing a multilayer capacitor according to claim 6. 前記セラミックシートを製造する段階で、前記セラミックシートは、積層されたセラミック組成物の間にガラスをさらに配置して製造される、請求項6または請求項7に記載の積層型キャパシターの製造方法。   8. The method of manufacturing a multilayer capacitor according to claim 6, wherein, in the step of manufacturing the ceramic sheet, the ceramic sheet is manufactured by further arranging glass between the stacked ceramic compositions. 前記セラミックシートは、100モルの前記セラミック組成物に対する含有比率が1〜5モル%となるようにガラスを含む、請求項8に記載の積層型キャパシターの製造方法。   The method for manufacturing a multilayer capacitor according to claim 8, wherein the ceramic sheet contains glass so that a content ratio of 100 mol of the ceramic composition is 1 to 5 mol%.
JP2016216762A 2016-05-12 2016-11-04 Multilayer capacitor and its manufacturing method Active JP6863556B2 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020160057965A KR102642908B1 (en) 2016-05-12 2016-05-12 Multilayered Capacitor and Manufacturing Method the Same
KR10-2016-0057965 2016-05-12

Publications (2)

Publication Number Publication Date
JP2017204627A true JP2017204627A (en) 2017-11-16
JP6863556B2 JP6863556B2 (en) 2021-04-21

Family

ID=60321582

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016216762A Active JP6863556B2 (en) 2016-05-12 2016-11-04 Multilayer capacitor and its manufacturing method

Country Status (2)

Country Link
JP (1) JP6863556B2 (en)
KR (1) KR102642908B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0826833A (en) * 1994-07-19 1996-01-30 Murata Mfg Co Ltd Production of ceramic raw material
JP2001240466A (en) * 2000-02-28 2001-09-04 Taiyo Yuden Co Ltd Porcelain of dielectrics and electronic parts of laminated ceramics
JP2006298746A (en) * 2005-03-22 2006-11-02 Tdk Corp Method of producing powder, powder, and multilayered ceramic capacitor using the powder

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100716124B1 (en) 2005-08-23 2007-05-10 학교법인 인제학원 Coated barium titanate particle and preparation method thereof
JP2011256091A (en) 2010-06-11 2011-12-22 Murata Mfg Co Ltd Dielectric ceramic and laminated ceramic capacitor using the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0826833A (en) * 1994-07-19 1996-01-30 Murata Mfg Co Ltd Production of ceramic raw material
JP2001240466A (en) * 2000-02-28 2001-09-04 Taiyo Yuden Co Ltd Porcelain of dielectrics and electronic parts of laminated ceramics
JP2006298746A (en) * 2005-03-22 2006-11-02 Tdk Corp Method of producing powder, powder, and multilayered ceramic capacitor using the powder

Also Published As

Publication number Publication date
KR102642908B1 (en) 2024-03-04
KR20170127647A (en) 2017-11-22
JP6863556B2 (en) 2021-04-21

Similar Documents

Publication Publication Date Title
US11605505B2 (en) Multilayer ceramic electronic component
KR101933417B1 (en) Dielectric Powder and Multilayered Capacitor Using the Same
JP6266438B2 (en) Multilayer ceramic capacitor and its mounting board
US20210327650A1 (en) Method of manufacturing multilayer ceramic electronic component and multilayer ceramic electronic component
JP2014049435A (en) Conductive paste composition for external electrode, multilayered ceramic electronic component including the same, and manufacturing method thereof
JP2019176120A (en) Multilayer capacitor
JP2012094809A (en) Multilayer ceramic electronic component and manufacturing method for the same
JP7043718B2 (en) Capacitor parts
JP2019195038A (en) Multilayer capacitor
JP2014154543A (en) Conductive paste composition, multilayer ceramic capacitor using the same, and method of manufacturing multilayer ceramic capacitor using the same
CN103632742B (en) Conducting resinl for internal electrode and laminated ceramic electronic component and its manufacture method using the conducting resinl
CN212934404U (en) Multilayer ceramic electronic component
US20140049874A1 (en) Metal powder, electronic component and method of producing the same
JP2019140372A (en) Capacitor component and method of manufacturing the same
US9208946B2 (en) Multilayer ceramic electronic component and method of manufacturing the same
JP2014160691A (en) Multilayered ceramic capacitor and method of manufacturing the same
JP6863556B2 (en) Multilayer capacitor and its manufacturing method
KR20150093022A (en) Multi-layered ceramic electronic part, manufacturing method thereof and board having the same mounted thereon
JP2022105266A (en) Laminated electronic component
US11955286B2 (en) Multilayered electronic component and method of manufacturing the same
US20230207191A1 (en) Mutilayer electronic component
US20230260709A1 (en) Multilayer electronic component
JP2023079141A (en) Multilayer ceramic capacitor
JP2023099470A (en) Laminate-type electronic component
KR20120059128A (en) Electroconductive paste composition for inner electrode, a laminated ceramic electronic parts by using the same and a process thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191031

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200529

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200721

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201019

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210302

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210323

R150 Certificate of patent or registration of utility model

Ref document number: 6863556

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250