JP2017198864A - Image forming apparatus, method for calculating charging current, and program - Google Patents
Image forming apparatus, method for calculating charging current, and program Download PDFInfo
- Publication number
- JP2017198864A JP2017198864A JP2016089899A JP2016089899A JP2017198864A JP 2017198864 A JP2017198864 A JP 2017198864A JP 2016089899 A JP2016089899 A JP 2016089899A JP 2016089899 A JP2016089899 A JP 2016089899A JP 2017198864 A JP2017198864 A JP 2017198864A
- Authority
- JP
- Japan
- Prior art keywords
- charging
- voltage
- power source
- current
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 29
- 238000001514 detection method Methods 0.000 claims abstract description 81
- 238000011161 development Methods 0.000 claims description 42
- 238000004364 calculation method Methods 0.000 claims description 22
- 238000012545 processing Methods 0.000 description 66
- 238000012937 correction Methods 0.000 description 25
- 230000015556 catabolic process Effects 0.000 description 14
- 230000001105 regulatory effect Effects 0.000 description 12
- 230000033228 biological regulation Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 230000002093 peripheral effect Effects 0.000 description 7
- 238000012986 modification Methods 0.000 description 6
- 230000004048 modification Effects 0.000 description 6
- 238000012546 transfer Methods 0.000 description 6
- 230000014509 gene expression Effects 0.000 description 5
- 239000000284 extract Substances 0.000 description 3
- 230000007423 decrease Effects 0.000 description 1
- 108091008695 photoreceptors Proteins 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
Images
Landscapes
- Electrostatic Charge, Transfer And Separation In Electrography (AREA)
- Control Or Security For Electrophotography (AREA)
Abstract
Description
本発明は、画像形成装置、帯電電流の算出方法及びプログラムに関する。 The present invention relates to an image forming apparatus, a charging current calculation method, and a program.
高圧電源から高圧の電圧が印加された帯電部によって帯電させて露光することによって静電潜像が形成された感光体に現像部が現像剤を供給して画像を印刷して形成する画像形成装置が知られている。このような画像形成装置では、印刷等によって画像を形成するにつれて、感光体の膜厚が、削られること等によって減少する。そこで、画像形成装置では、帯電部に流れる帯電電流等を電流検知部によって検知して、帯電電流から算出した感光体の膜厚を算出している。また、画像形成装置では、帯電及び現像のトランスを共通化することによって、高圧電源等の低コスト化を実現する技術も開示されている。 An image forming apparatus in which a developing unit supplies a developer to a photosensitive member on which an electrostatic latent image is formed by charging by a charging unit to which a high voltage is applied from a high voltage power source and exposing the printed image to print the image. It has been known. In such an image forming apparatus, as the image is formed by printing or the like, the film thickness of the photoconductor decreases due to the shaving or the like. In view of this, in the image forming apparatus, a charging current flowing through the charging unit is detected by a current detection unit, and the film thickness of the photoconductor calculated from the charging current is calculated. In addition, in the image forming apparatus, a technique for reducing the cost of a high-voltage power supply or the like by sharing a charging and developing transformer is also disclosed.
しかしながら、上述の画像形成装置では、トランスの共通化等によって帯電電流以外の電流を含む電流が電流検知部によって検知されるので、帯電電流の算出精度が低いといった課題がある。 However, the above-described image forming apparatus has a problem that the calculation accuracy of the charging current is low because a current including a current other than the charging current is detected by a common transformer or the like.
本発明は、上記に鑑みてなされたものであって、帯電電流の算出精度を向上させることを目的とする。 The present invention has been made in view of the above, and an object thereof is to improve the calculation accuracy of the charging current.
上述した課題を解決し、目的を達成するために、本発明の画像形成装置は、静電潜像が形成される像担持体と、前記像担持体を帯電させる帯電部と、前記静電潜像が形成された前記像担持体に現像剤を供給する現像部と、前記帯電部に電圧を印加する帯電電源と、前記現像部に電圧を印加する現像電源と、前記現像電源に接続されて自己の両端を定電圧に維持する定電圧部材と、一端が前記帯電電源に接続され、他端が前記定電圧部材を介して前記現像電源に接続された抵抗部材と、前記帯電部を流れる帯電電流を含む検知電流を検知する電流検知部と、予め定められた電圧に基づいて、前記帯電電源と前記現像電源とを制御した状態で取得した前記検知電流に基づいて、前記帯電部に流れる帯電電流を算出する制御部と、を備える。 In order to solve the above-described problems and achieve the object, an image forming apparatus of the present invention includes an image carrier on which an electrostatic latent image is formed, a charging unit that charges the image carrier, and the electrostatic latent image. A developing unit that supplies a developer to the image bearing member on which an image is formed; a charging power source that applies a voltage to the charging unit; a developing power source that applies a voltage to the developing unit; A constant voltage member for maintaining both ends thereof at a constant voltage, a resistance member having one end connected to the charging power source and the other end connected to the developing power source via the constant voltage member, and a charge flowing through the charging unit A current detection unit that detects a detection current including a current, and a charge that flows to the charging unit based on the detection current acquired in a state where the charging power source and the development power source are controlled based on a predetermined voltage. A control unit for calculating a current.
本発明によれば、帯電電流の検知精度を向上させることができる。 According to the present invention, the charging current detection accuracy can be improved.
以下の例示的な実施形態や変形例には、同様の構成要素が含まれている。よって、以下では、同様の構成要素には共通の符号が付されるとともに、重複する説明が部分的に省略される。実施形態や変形例に含まれる部分は、他の実施形態や変形例の対応する部分と置き換えて構成されることができる。また、実施形態や変形例に含まれる部分の構成や位置等は、特に言及しない限りは、他の実施形態や変形例と同様である。 Similar components are included in the following exemplary embodiments and modifications. Therefore, below, the same code | symbol is attached | subjected to the same component, and the overlapping description is partially abbreviate | omitted. Portions included in the embodiments and modifications can be configured by replacing corresponding portions in other embodiments and modifications. In addition, the configuration, position, and the like of the parts included in the embodiments and modifications are the same as those in the other embodiments and modifications unless otherwise specified.
<第1実施形態>
図1は、第1実施形態の画像形成装置10の全体構成図である。図1に示すように、画像形成装置10は、作像部12と、高圧電源部14と、温度検知部16と、制御装置18とを備える。
<First Embodiment>
FIG. 1 is an overall configuration diagram of an
作像部12は、電子情報からなる画像情報に対応する画像を紙等の媒体に作像する。作像部12は、感光体20と、帯電ローラ22と、現像ユニット24と、転写ローラ26とを有する。
The
感光体20は、像担持体の一例である。感光体20の表面には、帯電された状態で露光されることによって、印刷する画像に対応した静電潜像が形成される。感光体20は、形成された静電潜像を担持する。
The
帯電ローラ22は、感光体20の外周部に接触して設けられている。帯電ローラ22は、静電潜像を形成するための帯電電圧VCを感光体20に印加して、感光体20の外周面を一様に帯電させる。帯電ローラ22には、高圧電源部14から帯電電圧VCが印加される。尚、帯電ローラ22は、帯電チャージ等のローラ状以外の帯電可能な構成であってもよい。
The
現像ユニット24は、現像剤を収容して、静電潜像が形成された感光体20に現像剤を供給して、画像を現像する。現像ユニット24は、現像部の一例である。現像剤は、例えば、画像を形成するトナーと、トナーを感光体20へ搬送するキャリアとを含む。現像ユニット24は、供給ローラ28と、規制ブレード30と、現像ローラ32とを有する。供給ローラ28、現像ローラ32、及び、規制ブレード30には、高圧電源部14からバイアス電圧が印加される。
The developing
供給ローラ28は、収容されている現像剤を現像ローラ32に供給する。
The
規制ブレード30は、現像ローラ32の外周面に対して微小間隔を空けて配置されている。これにより、規制ブレード30は、供給ローラ28から供給された現像ローラ32の外周面の現像剤を、上述の微小間隔に対応する一定の層厚に規制する。尚、規制ブレード30は、現像ローラ32の外周面に対して微小圧力で接触していてもよい。
The regulating
現像ローラ32は、感光体20の外周面に微小間隔を空けて配置されている。現像ローラ32は、供給ローラ28から供給されて、規制ブレード30によって一定の層厚に規制された現像剤を、感光体20の静電潜像へ供給して現像する。
The developing
転写ローラ26は、感光体20と転写ローラ26との間を搬送される媒体に圧力を作用させる。これにより、転写ローラ26は、感光体20の外周面に形成された静電潜像の現像剤を、媒体に転写して、画像を形成する。
The
高圧電源部14は、帯電ローラ22及び現像ユニット24へ高圧の電力を供給する。高圧電源部14は、帯電電源34と、現像電源36と、第1定電圧素子38と、第2定電圧素子40と、電流検知部42と、抵抗部材44とを有する。
The high voltage
帯電電源34は、帯電ローラ22と接続されている。帯電電源34は、感光体20を帯電させるための高圧の帯電電圧VCを帯電ローラ22に印加する。
The
現像電源36は、現像ユニット24に接続され、現像ユニット24に電圧を印加する。具体的には、現像電源36は、現像ローラ32と直接接続されている。現像電源36は、現像ローラ32に高圧の現像電圧VDVを印加する。現像電源36は、規制ブレード30と第2定電圧素子40を介して、接続されている。現像電源36は、規制ブレード30に高圧の規制電圧VBLを印加する。現像電源36は、供給ローラ28、第2定電圧素子40及び第1定電圧素子38を介して、接続されている。現像電源36は、供給ローラ28に高圧の供給電圧VRを印加する。
The
第1定電圧素子38及び第2定電圧素子40は、現像電源36に接続され、自己の両端を定電圧に維持する。第1定電圧素子38及び第2定電圧素子40は、例えば、ツェナーダイオードである。第1定電圧素子38及び第2定電圧素子40は、直列に接続されている。直列に接続された第1定電圧素子38及び第2定電圧素子40は、定電圧部材の一例である。
The first
第1定電圧素子38の一端は供給ローラ28及び抵抗部材44に接続され、第1定電圧素子38の他端は規制ブレード30に接続されている。これにより、第1定電圧素子38は、供給ローラ28と、規制ブレード30との間の電圧を一定に維持する。
One end of the first
第2定電圧素子40の一端は規制ブレード30に接続され、第2定電圧素子40の他端は現像電源36及び現像ローラ32に接続されている。これにより、第2定電圧素子40は、規制ブレード30と、現像電源36及び現像ローラ32との間の電圧を一定に維持する。
One end of the second
直列接続された第1定電圧素子38及び第2定電圧素子40の一端は、供給ローラ28及び抵抗部材44に接続されている。直列接続された第1定電圧素子38及び第2定電圧素子40の他端は、現像電源36及び現像ローラ32に接続されている。第1定電圧素子38及び第2定電圧素子40は、現像電源36及び現像ローラ32と、供給ローラ28及び抵抗部材44との間の電圧を一定に維持する。
One end of the first
電流検知部42は、帯電ローラ22を流れる帯電電流を含む電流である検知電流Isを検知する。電流検知部42は、検出した検知電流Isを制御装置18へ出力する。
The
抵抗部材44の一端は、帯電電源34及び帯電ローラ22に接続されている。抵抗部材44の他端は、第1定電圧素子38及び供給ローラ28に接続されている。これにより、抵抗部材44の一端は帯電電源34に接続され、抵抗部材44の他端は第1定電圧素子38及び第2定電圧素子40を介して、現像ローラ32及び現像電源36に接続される。この結果、抵抗部材44には、帯電電源34及び現像電源36から出力される電圧が一定の場合、第1定電圧素子38及び第2定電圧素子40によって一定の電圧が印加される。
One end of the
温度検知部16は、画像形成装置10の温度Taを検知する。例えば、温度検知部16は、温度Taとして、画像形成装置10の周囲の温度を検知する。温度検知部16は、温度Taに関する情報を制御装置18へ出力する。
The
制御装置18の一例は、コンピュータである。制御装置18は、制御部50と、記憶装置52とを有する。
An example of the
制御部50は、画像形成装置10の制御全般を司る。制御部50の一例は、CPU(Central Processing Unit)等のプロセッサである。制御部50は、帯電電源34、現像電源36、電流検知部42、及び、温度検知部16と、情報を通信可能に接続されている。制御部50は、高圧電源部14が帯電ローラ22及び現像ユニット24に印加する高圧の電圧の大きさ、及び、当該電圧の印加タイミング等を制御する。例えば、制御部50は、予め定められた電圧の一例である検知用電圧ΔVに基づいて、帯電電源34と現像電源36とを制御した状態で取得した検知電流Isから、帯電ローラ22に流れる帯電電流を算出する。
The
制御部50は、取得部54と、処理部56とを有する。制御部50は、主運転処理等のプログラムを読み込むことによって、取得部54及び処理部56として機能する。尚、取得部54及び処理部56の一部または全部は、回路等のハードウェアによって構成されていてもよい。
The
取得部54は、プログラムの実行に必要なパラメータ等の情報を取得して、処理部56へ出力または記憶装置52へ格納する。例えば、取得部54は、検知電流Isを電流検知部42から取得する。取得部54は、予め設定された検知用電圧ΔV、定電圧素子38、40の降伏電圧、及び、抵抗部材44の抵抗Rを記憶装置52から取得する。取得部54は、温度Taを温度検知部16から取得する。
The
処理部56は、情報に基づいて主運転処理等のプログラムの各処理を実行する。例えば、処理部56は、帯電電源34及び現像電源36へ出力するPWM信号Sa、Sbを設定して、帯電電源34及び現像電源36が出力する電圧を制御して、印刷等を実行する。具体的には、処理部56は、帯電ローラ22に印加する帯電電圧VCに応じたDuty比のPWM信号Saを帯電電源34へ出力する。処理部56は、現像ローラ32に印加する現像電圧VDVに応じたDuty比のPWM信号Sbを現像電源36へ出力する。
The
記憶装置52は、プログラム及びプログラムの実行に必要なパラメータを記憶する。例えば、記憶装置52は、印刷及び印刷のための調整モードの実行を含む主運転処理を実行するためのプログラムを記憶する。
The
図2は、画像形成装置10内の電流及び電圧を説明する構成図である。
FIG. 2 is a configuration diagram illustrating current and voltage in the
図2に示すように、現像電源36は、処理部56からPWM信号Sbを取得すると、現像ローラ32に現像電圧VDVを印加する。これにより、現像電流IXが、現像電源36から現像ローラ32へ流れる。帯電電源34が、処理部56からPWM信号Saを取得すると、帯電ローラ22に帯電電圧VCを印加する。これにより、帯電電流ICが帯電ローラ22に流れる。
As illustrated in FIG. 2, when the
第1定電圧素子38は、規制ブレード30に印加される規制電圧VBLと、供給ローラ28に印加される供給電圧VRとの電位差を、ツェナーダイオードの降伏電圧ΔVZ1に保つ。
The first
第2定電圧素子40は、現像ローラ32に印加される現像電圧VDVと、規制ブレード30に印加される規制電圧VBLとの電位差を、ツェナーダイオードの降伏電圧ΔVZ2に保つ。これにより、規制電流IBLが規制ブレード30に流れる。
The second
第1定電圧素子38及び第2定電圧素子40は、現像ローラ32に印加される現像電圧VDVと、供給ローラ28に印加される供給電圧VRとの電位差を、降伏電圧ΔVZ1及び降伏電圧ΔVZ2の和(=ΔVZ1+ΔVZ2)に保つ。これにより、供給電流IRが供給ローラ28に流れる。更に、現像電流IX、供給電流IR及び規制電流IBLの和電流IDV(=IX+IBL+IR)が現像ローラ32に流れる。
The first
処理部56は、感光体20の膜厚等を算出するために、帯電電流ICを算出する場合、帯電電圧VCと現像電圧VDVとの電位差を検知用電圧ΔVに維持する。即ち、処理部56は、帯電電圧VCと現像電圧VDVとの電位差が検知用電圧ΔVとなるPWM信号Sa、Sbを設定して、帯電電源34及び現像電源36へ出力する。検知用電圧ΔVが抵抗Rを有する抵抗部材44に印加されると、抵抗電流Iaが抵抗部材44に流れる。電流検知部42は、帯電電流IC及び抵抗部材44に流れる抵抗電流Iaの和(=IC+Ia)である検知電流Isを検知する。取得部54は、検知電流Isを電流検知部42から取得して、処理部56へ出力する。ここで、処理部56は、帯電電圧VCと供給電圧VRとの電位差であり一定に維持された検知用電圧ΔVと、定電圧素子38、40の降伏電圧ΔVZ1、ΔVZ2と、抵抗部材44の抵抗Rによって抵抗電流Iaを算出する。処理部56は、電流検知部42が検知した検知電流Isから抵抗電流Iaを引くことにより、帯電電流ICを算出する。
The
図3は、制御部50による画像形成装置10の主運転処理のフローチャートである。制御部50は、電源がON状態になると、主運転処理用のプログラムを読み込むことによって、主運転処理を実行する。
FIG. 3 is a flowchart of main operation processing of the
図3に示すように、主運転処理では、印刷に要するパラメータ等を調整する調整モードを実行する(S100)。例えば、制御部50は、通常の調整モードでは印刷において画質を保つためのパラメータを設定するプロセスコントロールを実行する。また、制御部50は、調整モードにおいて取得した検知電流に基づいて、後述する膜厚算出処理を実行することにより、帯電電流を算出して膜厚を算出する。
As shown in FIG. 3, in the main operation process, an adjustment mode for adjusting parameters and the like required for printing is executed (S100). For example, the
次に、制御部50は、予め定められた枚数印刷されたか、または、予め定められた温度変化があったかを判定する(S102)。予め定められた枚数の一例は、数枚から数十枚である。制御部50は、予め定められた枚数印刷された場合、または、予め定められた温度変化があった場合、ステップS100に戻って、調整モードを実行する(S102:Yes)。
Next, the
制御部50は、予め定められた枚数印刷されていない場合、かつ、予め定められた温度変化がない場合(S102:No)、印刷を実行する(S104)。制御部50は、印刷が終了したか否かを判定する(S106)。制御部50は、印刷が終了していないと判定すると(S106:No)、ステップS102以降を繰り返す。
When the predetermined number of sheets has not been printed and there is no predetermined temperature change (S102: No), the
制御部50は、印刷が終了したと判定すると(S106:Yes)、電源がOFFか否かを判定する(S108)。制御部50は、電源がOFFでないと判定すると(S108:No)、ステップS102以降を繰り返す。一方、制御部50は、電源がOFFであると判定すると(S108:Yes)、主運転処理を終了する。
When the
図4は、調整モードにおける制御部50が実行する膜厚算出処理のフローチャートである。図5は、膜厚算出処理における各部材での電流及び電圧と時間との関係を説明する構成図である。図5は、上から順に帯電電圧VC、現像電圧VDV、供給電圧VR、電流検知部42が検知する検知電流Is(=IC+Ia)、及び、帯電電流ICと、時間との関係を示すグラフである。上から3段のグラフにおける横軸は時間を示し、縦軸は電圧を示す。下の2段のグラフにおける横軸は時間を示し、縦軸は電流を示す。制御部50は、記憶装置52に記憶された膜厚算出処理のプログラム、または、膜厚算出処理のプログラムを含む主運転処理のプログラムを読み込むことによって、膜厚算出処理を実行する。
FIG. 4 is a flowchart of the film thickness calculation process executed by the
図4に示すように、膜厚算出処理では、取得部54は、記憶装置52に格納されている検知用電圧ΔVを取得して設定する(S202)。検知用電圧ΔVの一例は、850Vである。取得部54は、検知用電圧ΔVを処理部56へ出力する。
As shown in FIG. 4, in the film thickness calculation process, the
処理部56は、予め定められた帯電電圧VC1となるDuty比のPWM信号Saを帯電電源34へ出力する。これにより、帯電電源34は、帯電ローラ22に帯電電圧VC1を出力して印加する(S204)。帯電電圧VC1の一例は、−900Vである。図5に示すように、帯電電圧VC1が維持されている状態を、第1調整とする。
The
処理部56は、現像電圧VDV1となるDuty比のPWM信号Sbを現像電源36へ出力する。ここで、処理部56は、現像電圧VDV1が帯電電圧VC1と検知用電圧ΔVとの差分となるように設定する。即ち、現像電圧VDV1は次の式(1)を満たす。
VDV1=VC1−ΔV ・・・(1)
現像電圧VDV1の一例は、−50Vである。現像電源36は、当該PWM信号Sbを取得すると、現像ローラ32に現像電圧VDV1を出力して印加する(S206)。
The
VDV1 = VC1−ΔV (1)
An example of the developing voltage VDV1 is −50V. When the developing
取得部54は、電流検知部42が検知した検知電流Is1を取得する(S208)。ここで、検知電流Is1は、帯電ローラ22を流れる帯電電流IC1と抵抗部材44を流れる抵抗電流Iaとの和である。従って、検知電流Is1は次の式(2)を満たす。
Is1=IC1+Ia ・・・(2)
ここで、第1定電圧素子38の降伏電圧ΔVZ1は50Vとする。第2定電圧素子40の降伏電圧ΔVZ2は200Vとする。この場合、降伏電圧ΔVZ1、ΔVZ2の和(=ΔVZ1+ΔVZ2)は、250Vとなる。この条件で、かつ、帯電電圧VC1及び現像電圧VDV1が上述の条件の場合、供給ローラ28に印加される供給電圧VR1は、−300Vとなる。この条件の第1調整において電流検知部42が検知した検知電流Is1を−210μAとする。取得部54は、検知電流Is1を処理部56へ出力する。
The
Is1 = IC1 + Ia (2)
Here, the breakdown voltage ΔVZ1 of the first
処理部56は、取得した検知電流Is1から帯電電流IC1を算出する(S210)。具体的には、処理部56は、次の式(3)に基づいて、抵抗電流Iaを算出する。尚、抵抗Rは、3MΩとする。
Ia=(ΔV−ΔVZ2−ΔVZ1)/R ・・・(3)
処理部56は、式(2)及び式(3)から帯電電流IC1を算出する。上述の条件の場合、処理部56は、抵抗電流Iaを−200μAと算出して、帯電電流IC1を−10μAと算出する。処理部56は、算出した帯電電流IC1を記憶装置52へ格納する(S212)。
The
Ia = (ΔV−ΔVZ2−ΔVZ1) / R (3)
The
処理部56は、予め定められた帯電電圧VC2となるDuty比のPWM信号Saを帯電電源34へ出力する。これにより、帯電電源34は、帯電ローラ22に帯電電圧VC2を出力して印加する(S214)。帯電電圧VC2の一例は、−1200Vである。図5に示すように、帯電電圧VC2が維持されている状態を、第2調整とする。
The
処理部56は、現像電圧VDV2となるDuty比のPWM信号Sbを現像電源36へ出力する。ここで、処理部56は、現像電圧VDV2が帯電電圧VC2と検知用電圧ΔVとの差分となるように設定する。即ち、現像電圧VDV2は次の式(4)を満たす。
VDV2=VC2−ΔV ・・・(4)
現像電圧VDV2の一例は、−350Vである。現像電源36は、当該PWM信号Sbを取得すると、現像ローラ32に現像電圧VDV2を出力して印加する(S216)。
The
VDV2 = VC2-ΔV (4)
An example of the developing voltage VDV2 is −350V. When acquiring the PWM signal Sb, the developing
取得部54は、電流検知部42が検知した検知電流Is2を取得する(S218)。第2調整で電流検知部42が検知した検知電流Is2は、−230μAとする。ここで、検知電流Is2は、帯電ローラ22を流れる帯電電流IC2と抵抗部材44を流れる抵抗電流Iaとの和である。従って、検知電流Is2は次の式(5)を満たす。取得部54は、検知電流Is2を処理部56へ出力する。
Is2=IC2+Ia ・・・(5)
The
Is2 = IC2 + Ia (5)
処理部56は、取得した検知電流Is2から帯電電流IC2を算出する(S220)。具体的には、処理部56は、上述の式(3)に基づいて算出した抵抗電流Iaと、−600Vの供給電圧VR2と、式(5)から帯電電流IC2を−30μAと算出する。処理部56は、算出した帯電電流IC2を記憶装置52へ格納する(S222)。
The
処理部56は、PWM信号Sa、Sbの出力を停止する(S224)。これにより、帯電電源34は、帯電ローラ22への帯電電圧VCの印加を停止する。現像電源36は、現像ローラ32への現像電圧VDVの印加を停止する。換言すれば、帯電ローラ22及び現像ローラ32に印加される電圧は0Vとなる。
The
処理部56は、帯電電圧VC1、帯電電流IC1、帯電電圧VC2、及び、帯電電流IC2に基づいて、傾きGRを算出する(S226)。図6は、処理部56による帯電電圧VCに対する帯電電流ICの傾きGRの算出方法を説明するグラフである。図6に示すように、処理部56は、次の式(6)に基づいて傾きGRを算出する。
GR=(IC2−IC1)/(VC2−VC1) ・・・(6)
上述の条件においては、処理部56は、傾きGRを0.067と算出する。
The
GR = (IC2-IC1) / (VC2-VC1) (6)
Under the above conditions, the
処理部56は、傾きGRに対応する感光体20の膜厚Tcを算出して設定する(S228)。図7は、帯電電圧VCに対する帯電電流ICの傾きGRと、感光体20の膜厚Tcとの関係を説明するグラフである。特開2004−334063号公報に記載されている図7に示すグラフのように、帯電電圧VCに対する帯電電流ICの傾きGRは、感光体20の膜厚Tcと関連する。即ち、傾きGRは、膜厚Tcごとに異なる。従って、処理部56は、算出した傾きGRに対応する膜厚Tcを抽出して設定することができる。例えば、処理部56は、予め記憶装置52に格納されている傾きGRに関連付けられた膜厚Tcを含む膜厚テーブルに基づいて、算出した傾きGRに対応する膜厚Tcを抽出してもよい。
The
これにより、処理部56は、膜厚算出処理を終了する。処理部56は、膜厚Tcに基づいて、帯電電圧VC等を制御する。例えば、処理部56は、図7に示すように、膜厚Tcから設定される傾きGR及び帯電電圧VCを印加開始したときの開始電圧等に基づいて、帯電電圧VCを調整しつつ制御する。
Thereby, the
上述したように、画像形成装置10では、制御部50が、帯電電源34と現像電源36との間の電位差を検知用電圧ΔVに保った状態で、電流検知部42が検知した検知電流Isを取得する。これにより、制御部50は、検知電流Isに含まれる抵抗電流Iaを精度よく算出することができる。この結果、制御部50は、検知電流Is及び抵抗電流Iaに基づいて、帯電ローラ22に流れる帯電電流ICを精度よく算出できる。
As described above, in the
<第2実施形態>
次に、上述した実施形態の一部を変更した第2実施形態について説明する。
Second Embodiment
Next, a second embodiment in which a part of the above-described embodiment is changed will be described.
図8は、定電圧素子38、40を構成するツェナーダイオードZDの電圧Vz及び電流Izを示す図である。図8に示すように、ツェナーダイオードZDに電圧Vzが印加され、電流Izが流れるとする。
FIG. 8 is a diagram illustrating the voltage Vz and current Iz of the Zener diode ZD that constitutes the
図9は、ツェナーダイオードZDの電圧Vz及び電流Izと、温度Taとの関係を示すグラフである。図9に示すように、逆方向に同じ電流Ibが流れていても、温度Taが異なると、ツェナーダイオードZDの降伏電圧は異なる。従って、温度Taに基づいて、ツェナーダイオードZDの降伏電圧をいずれかの補正量Vza、Vzb、Vzcに補正することによって、より精度を向上できることが分かる。そこで、本実施形態の制御部50は、ツェナーダイオードである第1定電圧素子38及び第2定電圧素子40の温度Taに対応した電圧に基づいて、検知電流Isから帯電電流ICを算出する。
FIG. 9 is a graph showing the relationship between the voltage Vz and current Iz of the Zener diode ZD and the temperature Ta. As shown in FIG. 9, even if the same current Ib flows in the reverse direction, the breakdown voltage of the Zener diode ZD differs when the temperature Ta is different. Therefore, it can be seen that the accuracy can be further improved by correcting the breakdown voltage of the Zener diode ZD to any of the correction amounts Vza, Vzb, Vzc based on the temperature Ta. Therefore, the
図10は、制御部50によって実行される膜厚算出処理のフローチャートである。図10に示すように、膜厚算出処理では、まず、制御部50は、補正値決定処理を実行する(S200)。
FIG. 10 is a flowchart of the film thickness calculation process executed by the
図11は、補正値決定処理において使用される補正テーブル58の一例である。記憶装置52は、図11に示す補正テーブル58を格納する。補正テーブル58は、温度Taと、ツェナーダイオードZDの電圧を補正するための補正量Vza、Vzb、Vzcとを関連付けている。補正量Vza、Vzb、Vzcは、基準の電圧からの差分であってもよく、0Vを基準とする電圧の絶対値(即ち、ツェナーダイオードZDの両端の電位差)であってもよい。制御部50は、温度検知部16から取得した温度Taに対応する補正量Vza、Vzb、Vzcを抽出して、補正値VAとして決定する。
FIG. 11 is an example of the correction table 58 used in the correction value determination process. The
図12は、制御部50によって実行される補正値決定処理のフローチャートである。
FIG. 12 is a flowchart of the correction value determination process executed by the
図12に示すように、取得部54は、温度検知部16から温度Taの情報を取得して、処理部56へ出力する(S304)。処理部56は、取得した温度Taが常温であるか否かを判定する(S306)。処理部56は、温度Taが予め定められた常温判定用温度(例えば、25℃程度、または、20℃から26℃)であれば常温と判定する。処理部56は、温度Taが常温であると判定すると(S306:Yes)、補正テーブル58から抽出した常温用の補正量Vzbを補正値VAとして設定して(S308)、膜厚算出処理のステップS202以降を実行する。
As illustrated in FIG. 12, the
処理部56は、温度Taが常温でないと判定すると(S306:No)、温度Taが低温であるか否かを判定する(S310)。処理部56は、温度Taが予め定められた低温判定用温度(例えば、15℃程度、または、20℃以下)であれば低温と判定する。処理部56は、温度Taが低温であると判定すると(S310:Yes)、補正テーブル58から抽出した低温用の補正量Vzaを補正値VAとして設定して(S312)、膜厚算出処理のステップS202以降を実行する。
When determining that the temperature Ta is not normal temperature (S306: No), the
処理部56は、温度Taが低温でないと判定すると(S310:No)、温度Taが高温であるか否かを判定する(S314)。処理部56は、温度Taが予め定められた高温判定用温度(例えば、27℃程度、または、26℃から35℃)であれば高温と判定する。処理部56は、温度Taが高温であると判定すると(S314:Yes)、補正テーブル58から抽出した高温用の補正量Vzcを補正値VAとして設定して(S316)、膜厚算出処理のステップS202以降を実行する。
When determining that the temperature Ta is not low (S310: No), the
処理部56は、温度Taが極めて低いまたは極めて高い場合、温度Taが高温でないと判定して(S314:No)、中断処理を実行して、終了する。
When the temperature Ta is extremely low or very high, the
この後、処理部56は、決定した補正値VAに基づいて、膜厚算出処理のステップS202以降を実行する。例えば、処理部56は、ステップS210、S220において、降伏電圧ΔVZ1及び降伏電圧ΔVZ2に補正値VAを代入して、式(3)に基づいて、抵抗電流Iaを算出する。
Thereafter, the
上述したように、第2実施形態の画像形成装置10では、制御部50が、定電圧素子38、40の降伏電圧ΔVZ1、ΔVZ2を温度Taに基づいて補正しているので、抵抗電流Ia及び帯電電流ICの精度をより向上させることができる。
As described above, in the
本実施形態の画像形成装置10で実行される調整モードのプログラムを含む主運転処理のプログラムは、インストール可能な形式又は実行可能な形式のファイルでCD−ROM、フレキシブルディスク(FD)、CD−R、DVD(Digital Versatile Disk)等のコンピュータで読み取り可能な記録媒体に記録されて提供される。
The main operation processing program including the adjustment mode program executed by the
また、本実施形態の画像形成装置10で実行される主運転処理のプログラムを、インターネット等のネットワークに接続されたコンピュータ上に格納し、ネットワーク経由でダウンロードさせることにより提供するように構成しても良い。また、本実施形態の画像形成装置10で実行される主運転処理のプログラムをインターネット等のネットワーク経由で提供または配布するように構成しても良い。
Further, the main operation processing program executed by the
また、本実施形態の主運転処理のプログラムを、ROM等に予め組み込んで提供するように構成してもよい。 Moreover, you may comprise so that the program of the main operation processing of this embodiment may be provided by previously incorporating in ROM etc.
本実施形態の画像形成装置10で実行される主運転処理のプログラムは、上述した各部(取得部54、処理部56)を含むモジュール構成となっており、実際のハードウェアとしてはCPU(プロセッサ)が上記記憶媒体から主運転処理のプログラムを読み出して実行することにより上記各部が主記憶装置上にロードされ、取得部54、処理部56が主記憶装置上に生成されるようになっている。
The main operation processing program executed by the
本実施形態の画像形成装置10は、コピー機能、プリンタ機能、スキャナ機能およびファクシミリ機能のうち少なくとも1または複数の機能を有する装置に適用してよい。
The
上述した各実施形態の構成の機能、接続関係、個数等は適宜変更してよい。上述した各実施形態は、適宜組み合わせてもよい。上述したフローチャートのステップの順序は適宜変更してよい。 The function, connection relationship, number, and the like of the configuration of each embodiment described above may be changed as appropriate. Each embodiment mentioned above may be combined suitably. You may change suitably the order of the step of the flowchart mentioned above.
上述の実施形態は、例として提示したものであり、本発明の範囲を限定することは意図していない。この新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことも可能である。実施形態および実施形態の変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。 The above-described embodiments have been presented by way of example and are not intended to limit the scope of the present invention. The novel embodiment can be implemented in various other forms, and various omissions, replacements, and changes can be made without departing from the scope of the invention. The embodiments and modifications of the embodiments are included in the scope and gist of the invention, and are included in the invention described in the claims and the equivalents thereof.
10…画像形成装置
12…作像部
14…高圧電源部
16…温度検知部
18…制御装置
20…感光体
22…帯電ローラ
24…現像ユニット
26…転写ローラ
28…供給ローラ
30…規制ブレード
32…現像ローラ
34…帯電電源
36…現像電源
38…第1定電圧素子
40…第2定電圧素子
42…電流検知部
44…抵抗部材
50…制御部
54…取得部
56…処理部
DESCRIPTION OF
Claims (6)
前記像担持体を帯電させる帯電部と、
前記静電潜像が形成された前記像担持体に現像剤を供給する現像部と、
前記帯電部に電圧を印加する帯電電源と、
前記現像部に電圧を印加する現像電源と、
前記現像電源に接続されて自己の両端を定電圧に維持する定電圧部材と、
一端が前記帯電電源に接続され、他端が前記定電圧部材を介して前記現像電源に接続された抵抗部材と、
前記帯電部を流れる帯電電流を含む検知電流を検知する電流検知部と、
予め定められた電圧に基づいて、前記帯電電源と前記現像電源とを制御した状態で取得した前記検知電流に基づいて、前記帯電部に流れる帯電電流を算出する制御部と、
を備える画像形成装置。 An image carrier on which an electrostatic latent image is formed;
A charging unit for charging the image carrier;
A developing section for supplying a developer to the image carrier on which the electrostatic latent image is formed;
A charging power source for applying a voltage to the charging unit;
A developing power source for applying a voltage to the developing unit;
A constant voltage member connected to the developing power source and maintaining both ends at a constant voltage;
A resistance member having one end connected to the charging power source and the other end connected to the developing power source via the constant voltage member;
A current detection unit for detecting a detection current including a charging current flowing through the charging unit;
A control unit that calculates a charging current flowing through the charging unit based on the detection current acquired in a state where the charging power source and the development power source are controlled based on a predetermined voltage;
An image forming apparatus comprising:
請求項1に記載の画像形成装置。 The image forming apparatus according to claim 1, wherein the control unit calculates the charging current based on the detected current acquired in an adjustment mode for adjusting a parameter required for printing.
前記制御部は、前記温度に対応する前記ツェナーダイオードの電圧に基づいて、前記検知電流から前記帯電電流を算出する
請求項3に記載の画像形成装置。 A temperature detector for detecting the temperature of the image forming apparatus;
The image forming apparatus according to claim 3, wherein the control unit calculates the charging current from the detection current based on a voltage of the Zener diode corresponding to the temperature.
前記像担持体を帯電させる帯電部と、
前記静電潜像が形成された前記像担持体に現像剤を供給する現像部と、
前記帯電部に電圧を印加する帯電電源と、
前記現像部に電圧を印加する現像電源と、
前記現像電源に接続されて自己の両端を定電圧に維持する定電圧部材と、
一端が前記帯電電源に接続され、他端が前記定電圧部材を介して前記現像電源に接続された抵抗部材と、
前記帯電部を流れる帯電電流を含む検知電流を検知する電流検知部と、
を備える画像形成装置における帯電電流の算出方法であって、
予め定められた電圧に基づいて、前記帯電電源と前記現像電源とを制御した状態で取得した前記検知電流を取得して、
前記検知電流から前記帯電部に流れる帯電電流を算出する帯電電流の算出方法。 An image carrier on which an electrostatic latent image is formed;
A charging unit for charging the image carrier;
A developing section for supplying a developer to the image carrier on which the electrostatic latent image is formed;
A charging power source for applying a voltage to the charging unit;
A developing power source for applying a voltage to the developing unit;
A constant voltage member connected to the developing power source and maintaining both ends at a constant voltage;
A resistance member having one end connected to the charging power source and the other end connected to the developing power source via the constant voltage member;
A current detection unit for detecting a detection current including a charging current flowing through the charging unit;
A method for calculating a charging current in an image forming apparatus comprising:
Based on a predetermined voltage, obtain the detection current obtained in a state of controlling the charging power supply and the development power supply,
A charging current calculation method for calculating a charging current flowing through the charging unit from the detection current.
前記像担持体を帯電させる帯電部と、
前記静電潜像が形成された前記像担持体に現像剤を供給する現像部と、
前記帯電部に電圧を印加する帯電電源と、
前記現像部に電圧を印加する現像電源と、
前記現像電源に接続されて自己の両端を定電圧に維持する定電圧部材と、
一端が前記帯電電源に接続され、他端が前記定電圧部材を介して前記現像電源に接続された抵抗部材と、
前記帯電部を流れる帯電電流を含む検知電流を検知する電流検知部と、
を備える画像形成装置に設けられたコンピュータを
予め定められた電圧に基づいて、前記帯電電源と前記現像電源とを制御した状態で取得した前記検知電流を取得する取得部と、
前記検知電流から前記帯電部に流れる帯電電流を算出する算出部として機能させるプログラム。 An image carrier on which an electrostatic latent image is formed;
A charging unit for charging the image carrier;
A developing section for supplying a developer to the image carrier on which the electrostatic latent image is formed;
A charging power source for applying a voltage to the charging unit;
A developing power source for applying a voltage to the developing unit;
A constant voltage member connected to the developing power source and maintaining both ends at a constant voltage;
A resistance member having one end connected to the charging power source and the other end connected to the developing power source via the constant voltage member;
A current detection unit for detecting a detection current including a charging current flowing through the charging unit;
An acquisition unit that acquires the detection current acquired in a state where the charging power source and the development power source are controlled based on a predetermined voltage on a computer provided in the image forming apparatus,
A program that functions as a calculation unit that calculates a charging current flowing through the charging unit from the detection current.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016089899A JP6728940B2 (en) | 2016-04-27 | 2016-04-27 | Image forming apparatus, charging current calculation method and program |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016089899A JP6728940B2 (en) | 2016-04-27 | 2016-04-27 | Image forming apparatus, charging current calculation method and program |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017198864A true JP2017198864A (en) | 2017-11-02 |
JP6728940B2 JP6728940B2 (en) | 2020-07-22 |
Family
ID=60237825
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016089899A Expired - Fee Related JP6728940B2 (en) | 2016-04-27 | 2016-04-27 | Image forming apparatus, charging current calculation method and program |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6728940B2 (en) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004334063A (en) * | 2003-05-12 | 2004-11-25 | Canon Inc | Image forming apparatus |
JP2006030554A (en) * | 2004-07-15 | 2006-02-02 | Brother Ind Ltd | Image forming apparatus |
JP2011139606A (en) * | 2009-12-28 | 2011-07-14 | Brother Industries Ltd | Multi-output power supply unit and image forming apparatus having power supply unit |
JP2012058331A (en) * | 2010-09-06 | 2012-03-22 | Brother Ind Ltd | Image forming apparatus |
JP2013231958A (en) * | 2012-04-03 | 2013-11-14 | Canon Inc | Image forming apparatus |
JP2015052760A (en) * | 2013-09-09 | 2015-03-19 | 株式会社リコー | Image forming apparatus, bias voltage control method of image forming apparatus, and program |
-
2016
- 2016-04-27 JP JP2016089899A patent/JP6728940B2/en not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004334063A (en) * | 2003-05-12 | 2004-11-25 | Canon Inc | Image forming apparatus |
JP2006030554A (en) * | 2004-07-15 | 2006-02-02 | Brother Ind Ltd | Image forming apparatus |
JP2011139606A (en) * | 2009-12-28 | 2011-07-14 | Brother Industries Ltd | Multi-output power supply unit and image forming apparatus having power supply unit |
JP2012058331A (en) * | 2010-09-06 | 2012-03-22 | Brother Ind Ltd | Image forming apparatus |
JP2013231958A (en) * | 2012-04-03 | 2013-11-14 | Canon Inc | Image forming apparatus |
JP2015052760A (en) * | 2013-09-09 | 2015-03-19 | 株式会社リコー | Image forming apparatus, bias voltage control method of image forming apparatus, and program |
Also Published As
Publication number | Publication date |
---|---|
JP6728940B2 (en) | 2020-07-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8543021B2 (en) | Image forming apparatus | |
US10459361B2 (en) | Image forming apparatus with voltage adjustment member | |
JPH10133437A (en) | Image forming device | |
US10890855B2 (en) | Power supply apparatus and image forming apparatus for determining malfunction or load abnormality | |
JP6232865B2 (en) | Image forming apparatus, bias voltage control method for image forming apparatus, and program | |
US9291974B2 (en) | Image forming apparatus executing a plurality of types of misregistration correction control | |
JP2016177278A (en) | Image forming apparatus and image forming method | |
JP5533461B2 (en) | Image forming apparatus | |
JP2014238457A (en) | Image forming apparatus | |
JP5521921B2 (en) | Image forming apparatus | |
JP2018022079A (en) | Image forming apparatus | |
JP2014119494A (en) | Image forming apparatus | |
JP2010072074A (en) | Image forming apparatus | |
US20160011539A1 (en) | Image forming apparatus | |
US10747158B2 (en) | Distinction of causes of errors in image forming apparatus | |
US8970912B2 (en) | Image forming apparatus which performs tone correction | |
JP6728940B2 (en) | Image forming apparatus, charging current calculation method and program | |
US11435684B2 (en) | Power supply apparatus and image forming apparatus | |
JP2015216734A (en) | Image forming apparatus and power source device | |
JP2003134810A (en) | Power supply and output control method | |
JP2010250096A (en) | Image forming apparatus | |
JP6765906B2 (en) | High-voltage generator and image forming device | |
JP6204706B2 (en) | Image forming apparatus | |
JP3777972B2 (en) | Power supply | |
JP2011028062A (en) | Image forming apparatus and method for controlling the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190208 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191126 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20191127 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200120 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200602 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200615 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6728940 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |