JP2017183453A - SiGe photodiode - Google Patents
SiGe photodiode Download PDFInfo
- Publication number
- JP2017183453A JP2017183453A JP2016067342A JP2016067342A JP2017183453A JP 2017183453 A JP2017183453 A JP 2017183453A JP 2016067342 A JP2016067342 A JP 2016067342A JP 2016067342 A JP2016067342 A JP 2016067342A JP 2017183453 A JP2017183453 A JP 2017183453A
- Authority
- JP
- Japan
- Prior art keywords
- type
- region
- semiconductor layer
- type region
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Light Receiving Elements (AREA)
Abstract
Description
本発明は、光吸収層としてシリコンゲルマニウム（ＳｉＧｅ）を用いたＳｉＧｅフォトダイオードに関する。 The present invention relates to a SiGe photodiode using silicon germanium (SiGe) as a light absorption layer.
従来、基板上にｐ型半導体層、ｉ型半導体層、及びｎ型半導体層が基板面に対して垂直方向に積層して構成された縦型ｐｉｎ構造の受光器が知られている（例えば、特許文献１を参照）。このような縦型ｐｉｎ受光器では、高い光受信感度と広帯域な周波数特性を実現するために、光吸収層であるｉ型半導体層を比較的厚い膜厚（例えば１μｍ程度以上）で形成する必要がある。 Conventionally, a light receiver having a vertical pin structure in which a p-type semiconductor layer, an i-type semiconductor layer, and an n-type semiconductor layer are stacked on a substrate in a direction perpendicular to the substrate surface is known (for example, (See Patent Document 1). In such a vertical pin photoreceiver, it is necessary to form an i-type semiconductor layer as a light absorption layer with a relatively thick film thickness (for example, about 1 μm or more) in order to realize high light reception sensitivity and wideband frequency characteristics. There is.
しかしながら、半導体製造プロセスの容易性の観点から、光吸収層の膜厚を薄くすることが望まれる場合がある。例えば、様々な光機能デバイスをシリコン基板上に集積したシリコンフォトニクス集積回路においては、縦型ｐｉｎ受光器が厚い光吸収層を有して構成されていると、そのような縦型ｐｉｎ受光器と基板上の他の機能デバイス（シリコン光変調器等）との間に構造的な大きな段差が生じるため、電気配線を形成するプロセスが困難又は煩雑となる。 However, it may be desired to reduce the thickness of the light absorption layer from the viewpoint of the ease of the semiconductor manufacturing process. For example, in a silicon photonics integrated circuit in which various optical functional devices are integrated on a silicon substrate, if the vertical pin light receiver has a thick light absorption layer, such a vertical pin light receiver and Since a large structural step is generated between other functional devices (such as a silicon optical modulator) on the substrate, the process of forming the electrical wiring becomes difficult or complicated.
本発明は、上記の点に鑑みてなされたものであり、その目的の１つは、素子の厚さが薄く、光電気特性にも優れたＳｉＧｅフォトダイオードを提供することにある。 The present invention has been made in view of the above points, and one of its purposes is to provide a SiGe photodiode having a thin element and excellent photoelectric characteristics.
上述した課題を解決するために、本発明の一態様は、ｐ型領域、ｉ型領域、及びｎ型領域が基板面と平行に配置されてなるｐｉｎ構造を有する第１半導体層と、前記第１半導体層の前記ｐｉｎ構造上に形成されたｉ型のＳｉＧｅ層よりなる第２半導体層と、を備え、前記ｉ型領域の幅が前記第２半導体層の厚さよりも小さい、ＳｉＧｅフォトダイオードである。 In order to solve the above-described problem, one embodiment of the present invention includes a first semiconductor layer having a pin structure in which a p-type region, an i-type region, and an n-type region are arranged in parallel to a substrate surface; And a second semiconductor layer made of i-type SiGe layer formed on the pin structure of one semiconductor layer, wherein the width of the i-type region is smaller than the thickness of the second semiconductor layer. is there.
また、本発明の他の一態様は、上記一態様において、前記第１半導体層は、ｐ型領域、ｉ型領域、及びｎ型領域が基板面と平行に周期的に配置されてなるｐｉｎ構造を有する、ＳｉＧｅフォトダイオードである。 According to another aspect of the present invention, in the above aspect, the first semiconductor layer includes a pin structure in which a p-type region, an i-type region, and an n-type region are periodically arranged in parallel to the substrate surface. A SiGe photodiode having
また、本発明の他の一態様は、上記一態様において、前記ｐ型領域、前記ｉ型領域、及び前記ｎ型領域は、同心円形状に構成される、ＳｉＧｅフォトダイオードである。 Another embodiment of the present invention is the SiGe photodiode according to the above embodiment, wherein the p-type region, the i-type region, and the n-type region are configured in a concentric shape.
また、本発明の他の一態様は、上記一態様において、前記ｐ型領域、前記ｉ型領域、及び前記ｎ型領域は、同心多角形形状に構成される、ＳｉＧｅフォトダイオードである。 Another embodiment of the present invention is the SiGe photodiode according to the one embodiment, wherein the p-type region, the i-type region, and the n-type region are configured in a concentric polygonal shape.
また、本発明の他の一態様は、上記一態様において、前記同心円若しくは前記同心多角形の中心から遠い部分に配置された前記ｐ型領域又は前記ｎ型領域の幅は、前記同心円若しくは前記同心多角形の中心に近い部分に配置された前記ｐ型領域又は前記ｎ型領域の幅よりも広い、ＳｉＧｅフォトダイオードである。 According to another aspect of the present invention, in the above aspect, the width of the p-type region or the n-type region disposed in a portion far from the center of the concentric circle or the concentric polygon is the concentric circle or the concentric circle. The SiGe photodiode is wider than the width of the p-type region or the n-type region disposed in a portion near the center of the polygon.
本発明によれば、素子の厚さが薄く、光電気特性にも優れたＳｉＧｅフォトダイオードを提供することができる。 According to the present invention, it is possible to provide a SiGe photodiode having a thin element and excellent photoelectric characteristics.
以下、図面を参照しながら本発明の実施形態について詳しく説明する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
図１は、本発明の第１実施形態に係るＳｉＧｅフォトダイオード１００の模式的な断面構成を示した図である。ＳｉＧｅフォトダイオード１００は、基板１０１上に形成された第１半導体層１０２と、第１半導体層１０２上に形成された第２半導体層１０３とを備えている。第１半導体層１０２は、ｐ型領域１０４、ｉ型領域１０５、及びｎ型領域１０６を備えている。ｐ型領域１０４は、ｐ型の不純物がドープされた半導体層である。ｉ型領域１０５は、不純物がドープされていない半導体層である。ｎ型領域１０６は、ｎ型の不純物がドープされた半導体層である。第２半導体層１０３は、不純物がドープされていない、即ちｉ型のシリコンゲルマニウム（ＳｉｘＧｅ１−ｘ）層である。 FIG. 1 is a diagram showing a schematic cross-sectional configuration of a SiGe photodiode 100 according to the first embodiment of the present invention. The SiGe photodiode 100 includes a first semiconductor layer 102 formed on the substrate 101 and a second semiconductor layer 103 formed on the first semiconductor layer 102. The first semiconductor layer 102 includes a p-type region 104, an i-type region 105, and an n-type region 106. The p-type region 104 is a semiconductor layer doped with p-type impurities. The i-type region 105 is a semiconductor layer that is not doped with impurities. The n-type region 106 is a semiconductor layer doped with n-type impurities. The second semiconductor layer 103 is an i-type silicon germanium (Si x Ge 1-x ) layer that is not doped with impurities.
ｐ型領域１０４、ｉ型領域１０５、及びｎ型領域１０６は、基板１０１の主面に平行な方向に沿って配置されている。ｐ型領域１０４は、ｉ型領域１０５に接する。ｉ型領域１０５は、ｐ型領域１０４とｎ型領域１０６の両方に接する。ｎ型領域１０６は、ｉ型領域１０５に接する。このように、第１半導体層１０２は、ｐ型領域１０４、ｉ型領域１０５、及びｎ型領域１０６が基板面と平行に並んだ横型のｐｉｎ構造を有している。 The p-type region 104, the i-type region 105, and the n-type region 106 are arranged along a direction parallel to the main surface of the substrate 101. The p-type region 104 is in contact with the i-type region 105. The i-type region 105 is in contact with both the p-type region 104 and the n-type region 106. N-type region 106 is in contact with i-type region 105. As described above, the first semiconductor layer 102 has a lateral pin structure in which the p-type region 104, the i-type region 105, and the n-type region 106 are arranged in parallel to the substrate surface.
横型ｐｉｎ構造（第１半導体層１０２）上には、ｉ型のシリコンゲルマニウムからなる第２半導体層１０３が設けられている。第２半導体層１０３は、ＳｉＧｅフォトダイオード１００へ入射された光を吸収してフォトキャリア（電子及びホール）を発生させる光吸収層として機能する。ＳｉＧｅフォトダイオード１００を動作させる際、第１半導体層１０２のｐ型領域１０４とｎ型領域１０６間に不図示の電極を介して逆バイアス電圧が印加され、これによりｉ型領域１０５及び第２半導体層１０３に空乏層が形成される。第２半導体層１０３で光吸収によって発生した電子とホールは、空乏層内の電界の作用を受けて、第２半導体層１０３からｉ型領域１０５を通ってそれぞれｎ型領域１０６又はｐ型領域１０４へと移動する。こうしてＳｉＧｅフォトダイオード１００に光電流が流れる。 A second semiconductor layer 103 made of i-type silicon germanium is provided on the lateral pin structure (first semiconductor layer 102). The second semiconductor layer 103 functions as a light absorption layer that absorbs light incident on the SiGe photodiode 100 and generates photocarriers (electrons and holes). When the SiGe photodiode 100 is operated, a reverse bias voltage is applied between the p-type region 104 and the n-type region 106 of the first semiconductor layer 102 via an electrode (not shown), thereby the i-type region 105 and the second semiconductor. A depletion layer is formed in the layer 103. Electrons and holes generated by light absorption in the second semiconductor layer 103 are affected by the electric field in the depletion layer, and pass from the second semiconductor layer 103 through the i-type region 105 to the n-type region 106 or the p-type region 104, respectively. Move to. Thus, a photocurrent flows through the SiGe photodiode 100.
本実施形態のＳｉＧｅフォトダイオード１００では、ｐｉｎ構造が薄膜（例えば膜厚３００〜１０００ｎｍ）の第１半導体層１０２の面内に基板面と平行に構成されているため、ｉ型領域１０５を挟んで向かい合うｐ型領域１０４とｎ型領域１０６の対向面積が、従来の縦型ｐｉｎ受光器におけるｐ型半導体層とｎ型半導体層の対向面積と比べて小さい。したがってＳｉＧｅフォトダイオード１００は、ｐｉｎ構造の電気容量を従来の縦型ｐｉｎ受光器よりも小さくすることができ、それにより高速な応答が可能となる。 In the SiGe photodiode 100 of the present embodiment, the pin structure is configured in parallel to the substrate surface in the plane of the first semiconductor layer 102 with a thin film (for example, a film thickness of 300 to 1000 nm), and thus the i-type region 105 is sandwiched therebetween. The facing area of the p-type region 104 and the n-type region 106 facing each other is smaller than the facing area of the p-type semiconductor layer and the n-type semiconductor layer in the conventional vertical pin photodetector. Therefore, the SiGe photodiode 100 can have a pin structure having a smaller capacitance than a conventional vertical pin light receiver, thereby enabling a high-speed response.
また、本実施形態のＳｉＧｅフォトダイオード１００では、第２半導体層１０３（光吸収層）の厚さｔは、従来の縦型ｐｉｎ受光器における光吸収層の厚さ（１μｍ以上）の数分の１程度の厚さ（例えばｔ＝０．５μｍ）に設定される。光吸収層１０３がこのように薄い膜厚を有していても、光吸収層１０３に入射された光が光吸収層１０３に閉じ込められるように光吸収層１０３の厚さを設定することにより、ＳｉＧｅフォトダイオード１００は従来の縦型ｐｉｎ受光器と比べて遜色のない光受信感度を実現することができる。即ち、ＳｉＧｅフォトダイオード１００における光吸収層１０３の厚さｔは、フレネル反射によって光がなるべく光吸収層１０３に閉じ込められるような厚さに設定される。これにより、従来の厚い光吸収層を用いた縦型ｐｉｎ受光器と同等の光受信感度を得ることができる。 Further, in the SiGe photodiode 100 of the present embodiment, the thickness t of the second semiconductor layer 103 (light absorption layer) is a fraction of the thickness (1 μm or more) of the light absorption layer in the conventional vertical pin photodetector. The thickness is set to about 1 (for example, t = 0.5 μm). Even if the light absorption layer 103 has such a thin film thickness, by setting the thickness of the light absorption layer 103 so that light incident on the light absorption layer 103 is confined in the light absorption layer 103, The SiGe photodiode 100 can realize light receiving sensitivity comparable to that of a conventional vertical pin light receiver. That is, the thickness t of the light absorption layer 103 in the SiGe photodiode 100 is set to such a thickness that light is confined in the light absorption layer 103 as much as possible by Fresnel reflection. Thereby, the light receiving sensitivity equivalent to the vertical pin light receiver using the conventional thick light absorption layer can be obtained.
更に、本実施形態のＳｉＧｅフォトダイオード１００では、第１半導体層１０２のｉ型領域１０５の幅（ｐ型領域１０４とｎ型領域１０６に挟まれた基板面と平行な方向の寸法）ｗは、第２半導体層１０３（光吸収層）の厚さｔよりも小さい幅に設定される（即ちｗ＜ｔ）。これにより、光吸収層１０３が十分に空乏化されるので、ＳｉＧｅフォトダイオード１００のｐｉｎ構造の電気容量が低減すると共に、光吸収層１０３内の内部電界によってフォトキャリアが電極層（ｎ型領域１０６又はｐ型領域１０４）へ高速に掃引されることで、ＳｉＧｅフォトダイオード１００は更なる高速動作が可能となる。 Furthermore, in the SiGe photodiode 100 of the present embodiment, the width of the i-type region 105 of the first semiconductor layer 102 (the dimension in the direction parallel to the substrate surface sandwiched between the p-type region 104 and the n-type region 106) w is The width is set smaller than the thickness t of the second semiconductor layer 103 (light absorption layer) (that is, w <t). As a result, the light absorption layer 103 is sufficiently depleted, so that the electric capacity of the pin structure of the SiGe photodiode 100 is reduced, and photocarriers are separated from the electrode layer (n-type region 106 by an internal electric field in the light absorption layer 103). Alternatively, the SiGe photodiode 100 can be operated at a higher speed by being swept to the p-type region 104) at a high speed.
図２は、本発明の第２実施形態に係るＳｉＧｅフォトダイオード２００の模式的な断面構成を示した図である。また図３は、ＳｉＧｅフォトダイオード２００の第１半導体層２０２の模式的な上面図である。図２は、図３中のＡＡ線によるＳｉＧｅフォトダイオード２００の断面を表している。本実施形態のＳｉＧｅフォトダイオード２００は、第１実施形態のＳｉＧｅフォトダイオード１００のより具体的な構成を示したものである。 FIG. 2 is a diagram showing a schematic cross-sectional configuration of a SiGe photodiode 200 according to the second embodiment of the present invention. FIG. 3 is a schematic top view of the first semiconductor layer 202 of the SiGe photodiode 200. FIG. 2 shows a cross section of the SiGe photodiode 200 taken along line AA in FIG. The SiGe photodiode 200 of the present embodiment shows a more specific configuration of the SiGe photodiode 100 of the first embodiment.
ＳｉＧｅフォトダイオード２００は、埋め込み酸化膜（ＢＯＸ層）２０７上に形成された第１半導体層２０２と、第１半導体層２０２上に形成された第２半導体層２０３とを備えている。第１半導体層２０２は、ｐ型第１領域２０４、ｉ型領域２０５、ｎ型第１領域２０６、ｐ型第２領域２０８、及びｎ型第２領域２０９を備えている。第１半導体層２０２、第２半導体層２０３、ｐ型第１領域２０４、ｉ型領域２０５、及びｎ型第１領域２０６は、それぞれ、図１に示されたＳｉＧｅフォトダイオード１００の第１半導体層１０２、第２半導体層１０３、ｐ型領域１０４、ｉ型領域１０５、ｎ型領域１０６に対応する。ＳｉＧｅフォトダイオード２００は、シリコン（Ｓｉ）基板２０１、ＢＯＸ層２０７、及びＢＯＸ層２０７上のＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）層２１０からなる、ＳＯＩ基板を利用して作製されている。 The SiGe photodiode 200 includes a first semiconductor layer 202 formed on a buried oxide film (BOX layer) 207 and a second semiconductor layer 203 formed on the first semiconductor layer 202. The first semiconductor layer 202 includes a p-type first region 204, an i-type region 205, an n-type first region 206, a p-type second region 208, and an n-type second region 209. The first semiconductor layer 202, the second semiconductor layer 203, the p-type first region 204, the i-type region 205, and the n-type first region 206 are each a first semiconductor layer of the SiGe photodiode 100 shown in FIG. 102, the second semiconductor layer 103, the p-type region 104, the i-type region 105, and the n-type region 106. The SiGe photodiode 200 is manufactured using an SOI substrate including a silicon (Si) substrate 201, a BOX layer 207, and an SOI (Silicon On Insulator) layer 210 on the BOX layer 207.
図２に示されるように、ｐ型第１領域２０４、ｉ型領域２０５、及びｎ型第１領域２０６は、シリコン基板２０１の主面に平行な方向に沿って周期的に配置されている。また図３に示されるように、平面視においては、各ｐ型第１領域２０４、各ｉ型領域２０５、及び各ｎ型第１領域２０６は、同心円のリング様の形状を有している。より具体的には、内側のリングをなすｐ型第１領域２０４は、そのすぐ外側のリングをなすｉ型領域２０５と接しており、このｉ型領域２０５のリングは、その１段外側のｎ型第１領域２０６のリングと接している。そしてこのｎ型第１領域２０６も同様に、更に１段外側のリングをなすｉ型領域２０５と接し、同様にこのｉ型領域２０５のリングも、その外周を取り巻く外側のｐ型第１領域２０４のリングと接している。同心円の中心部から最外縁にわたって、各領域２０４、２０５、２０６が同様に繰り返して配置される。またｐ型第１領域２０４とｎ型第１領域２０６の各リングは、それぞれ、径方向に延びるｐ型第１領域又はｎ型第１領域によって相互に連結されている。このように、第１半導体層２０２は、ｐ型第１領域２０４、ｉ型領域２０５、及びｎ型第１領域２０６が基板面と平行な面内で同心円状に並んだ複数の横型のｐｉｎ構造を有している。 As shown in FIG. 2, the p-type first region 204, the i-type region 205, and the n-type first region 206 are periodically arranged along a direction parallel to the main surface of the silicon substrate 201. As shown in FIG. 3, each p-type first region 204, each i-type region 205, and each n-type first region 206 has a concentric ring-like shape in plan view. More specifically, the p-type first region 204 forming the inner ring is in contact with the i-type region 205 forming the immediately outer ring, and the ring of the i-type region 205 is n n of the first step outside. It is in contact with the ring of the mold first region 206. Similarly, the n-type first region 206 is in contact with the i-type region 205 that forms a further outer ring. Similarly, the ring of the i-type region 205 also has an outer p-type first region 204 that surrounds the outer periphery thereof. Is in contact with the ring. From the center of the concentric circle to the outermost edge, each region 204, 205, 206 is repeatedly arranged in the same manner. The rings of the p-type first region 204 and the n-type first region 206 are connected to each other by a p-type first region or an n-type first region extending in the radial direction. As described above, the first semiconductor layer 202 includes a plurality of lateral pin structures in which the p-type first region 204, the i-type region 205, and the n-type first region 206 are concentrically arranged in a plane parallel to the substrate surface. have.
第１半導体層２０２のｐ型第１領域２０４は、ｐ型の不純物がドープされたシリコンからなる領域である。ｐ型の不純物として、例えばホウ素（Ｂ）を用いることができる。ｐ型第１領域２０４は、ＢＯＸ層２０７上のＳＯＩ層２１０にｐ型不純物をドープすることによって形成されている。また第１半導体層２０２のｎ型第１領域２０６は、ｎ型の不純物がドープされたシリコンからなる領域である。ｎ型の不純物として、例えばリン（Ｐ）やヒ素（Ａｓ）等を用いることができる。ｎ型第１領域２０６は、ＢＯＸ層２０７上のＳＯＩ層２１０にｎ型不純物をドープすることによって形成されている。第１半導体層２０２のｉ型領域２０５は、ＳＯＩ層２１０のうち不純物がドープされていない領域である。 The p-type first region 204 of the first semiconductor layer 202 is a region made of silicon doped with p-type impurities. For example, boron (B) can be used as the p-type impurity. The p-type first region 204 is formed by doping the SOI layer 210 on the BOX layer 207 with a p-type impurity. The n-type first region 206 of the first semiconductor layer 202 is a region made of silicon doped with n-type impurities. For example, phosphorus (P), arsenic (As), or the like can be used as the n-type impurity. The n-type first region 206 is formed by doping the SOI layer 210 on the BOX layer 207 with an n-type impurity. The i-type region 205 of the first semiconductor layer 202 is a region of the SOI layer 210 that is not doped with impurities.
第１半導体層２０２は、更に、最外縁部のｐ型第１領域２０４に接するｐ型第２領域２０８と、最外縁部のｎ型第１領域２０６に接するｎ型第２領域２０９とを有する。ｐ型第２領域２０８及びｎ型第２領域２０９は、電極２１２との接触抵抗を小さくするために、それぞれｐ型又はｎ型の不純物が高濃度にドープされたシリコンからなる領域である。ｐ型第２領域２０８は、ＳＯＩ層２１０にｐ型不純物をｐ型第１領域２０４よりも高濃度にドープすることによって形成され、同様にｎ型第２領域２０９は、ＳＯＩ層２１０にｎ型不純物をｎ型第１領域２０６よりも高濃度にドープすることによって形成されている。例えば、ｐ型第１領域２０４及びｎ型第１領域２０６の不純物濃度は１×１０１８ｃｍ−３〜５×１０１９ｃｍ−３の範囲であり、ｐ型第２領域２０８及びｎ型第２領域２０９の不純物濃度は５×１０１９ｃｍ−３〜５×１０２１ｃｍ−３の範囲である。 The first semiconductor layer 202 further includes a p-type second region 208 in contact with the p-type first region 204 at the outermost edge and an n-type second region 209 in contact with the n-type first region 206 at the outermost edge. . The p-type second region 208 and the n-type second region 209 are regions each made of silicon doped with a high concentration of p-type or n-type impurities in order to reduce the contact resistance with the electrode 212. The p-type second region 208 is formed by doping the SOI layer 210 with a p-type impurity at a higher concentration than the p-type first region 204. Similarly, the n-type second region 209 is formed in the SOI layer 210 with an n-type. It is formed by doping impurities at a higher concentration than the n-type first region 206. For example, the impurity concentration of the p-type first region 204 and the n-type first region 206 is in the range of 1 × 10 18 cm −3 to 5 × 10 19 cm −3 , and the p-type second region 208 and the n-type second region. The impurity concentration of the region 209 is in the range of 5 × 10 19 cm −3 to 5 × 10 21 cm −3 .
第１半導体層２０２の複数の横型ｐｉｎ構造が配置されたエリアの上には、第２半導体層２０３が設けられている。第２半導体層２０３は、不純物がドープされていないｉ型のシリコンゲルマニウム（ＳｉｘＧｅ１−ｘ）からなる層であり、ＳｉＧｅフォトダイオード２００へ入射された光を吸収してフォトキャリア（電子及びホール）を発生させる光吸収層として機能する。第２半導体層２０３は、ｉ型のゲルマニウム（Ｇｅ）層（即ち組成比ｘ＝０）であってもよい。第２半導体層２０３は、第１半導体層２０２のｐｉｎ構造上にシリコンゲルマニウムの結晶層をエピタキシャル成長させることによって形成されている。より詳細には、第２半導体層２０３は、その最下部が低温成長シリコンゲルマニウム層２０３ａで構成されている。低温成長シリコンゲルマニウム層２０３ａは、エピタキシャル成長時にシリコンゲルマニウム層２０３のバッファ層（結晶歪緩和層）となる層である。これにより、結晶性の良好なシリコンゲルマニウム層２０３をエピタキシャル成長させることができる。 A second semiconductor layer 203 is provided on an area of the first semiconductor layer 202 where a plurality of lateral pin structures are arranged. The second semiconductor layer 203 is a layer made of i-type silicon germanium (Si x Ge 1-x ) that is not doped with impurities, and absorbs light incident on the SiGe photodiode 200 to absorb photocarriers (electrons and electrons). It functions as a light absorption layer that generates holes). The second semiconductor layer 203 may be an i-type germanium (Ge) layer (that is, a composition ratio x = 0). The second semiconductor layer 203 is formed by epitaxially growing a silicon germanium crystal layer on the pin structure of the first semiconductor layer 202. More specifically, the second semiconductor layer 203 has a lowermost portion formed of a low temperature growth silicon germanium layer 203a. The low temperature growth silicon germanium layer 203a is a layer that becomes a buffer layer (crystal strain relaxation layer) of the silicon germanium layer 203 during epitaxial growth. Thereby, the silicon germanium layer 203 with good crystallinity can be epitaxially grown.
第２半導体層２０３上には、更に、ｉ型のシリコンからなる保護層２１１が形成されている。保護層２１１は、第２半導体層（シリコンゲルマニウム層）２０３を保護する目的で設けられている。エピタキシャル成長させたシリコンゲルマニウム層２０３は、一般的に表面結晶欠陥などが多く存在し、フォトダイオードに適用した際にリーク電流の原因になることが知られている。シリコンからなる保護層２１１を形成することにより、シリコンゲルマニウム層２０３の表面の結晶欠陥が被覆されると共に、化学的な安定性も改善される。 A protective layer 211 made of i-type silicon is further formed on the second semiconductor layer 203. The protective layer 211 is provided for the purpose of protecting the second semiconductor layer (silicon germanium layer) 203. The epitaxially grown silicon germanium layer 203 generally has many surface crystal defects and is known to cause a leakage current when applied to a photodiode. By forming the protective layer 211 made of silicon, crystal defects on the surface of the silicon germanium layer 203 are covered, and chemical stability is also improved.
ＳｉＧｅフォトダイオード２００の表面は、絶縁膜２１３によって覆われている。絶縁膜２１３は、例えばＳｉＯ２膜である。絶縁膜２１３のうち第１半導体層２０２のｐ型第２領域２０８とｎ型第２領域２０９の上部には、それぞれｐ型第２領域２０８及びｎ型第２領域２０９の表面にまで達する開口が設けられており、当該開口内には、ＳｉＧｅフォトダイオード２００から光電流を外部へ取り出すための電極２１２が形成されている。 The surface of the SiGe photodiode 200 is covered with an insulating film 213. The insulating film 213 is, for example, a SiO 2 film. In the insulating film 213, openings reaching the surfaces of the p-type second region 208 and the n-type second region 209 are formed above the p-type second region 208 and the n-type second region 209 of the first semiconductor layer 202. In the opening, an electrode 212 for taking out a photocurrent from the SiGe photodiode 200 to the outside is formed.
ＳｉＧｅフォトダイオード２００を動作させる際、第１半導体層２０２のｐ型第１領域２０４とｎ型第１領域２０６間に電極２１２を介して逆バイアス電圧が印加され、これによりｉ型領域２０５及び第２半導体層２０３に空乏層が形成される。第２半導体層２０３で光吸収によって発生した電子とホールは、空乏層内の電界の作用を受けて、第２半導体層２０３からｉ型領域２０５を通ってそれぞれｎ型第１領域２０６又はｐ型第１領域２０４へと移動する。こうしてＳｉＧｅフォトダイオード２００に光電流が流れる。 When the SiGe photodiode 200 is operated, a reverse bias voltage is applied between the p-type first region 204 and the n-type first region 206 of the first semiconductor layer 202 via the electrode 212, and thereby the i-type region 205 and the first type region 205. 2 A depletion layer is formed in the semiconductor layer 203. Electrons and holes generated by light absorption in the second semiconductor layer 203 are affected by the electric field in the depletion layer, and pass from the second semiconductor layer 203 through the i-type region 205 to the n-type first region 206 or p-type, respectively. Move to the first area 204. Thus, a photocurrent flows through the SiGe photodiode 200.
本実施形態のＳｉＧｅフォトダイオード２００では、ｐｉｎ構造が薄膜（例えば膜厚１００〜３００ｎｍ）の第１半導体層２０２の面内に基板面と平行に構成されているため、各ｉ型領域２０５を挟んで向かい合うｐ型第１領域２０４とｎ型第１領域２０６の対向面積を第１半導体層２０２の全てのｐｉｎ構造について合計した総面積が、従来の縦型ｐｉｎ受光器におけるｐ型半導体層とｎ型半導体層の対向面積と比べて小さい。したがってＳｉＧｅフォトダイオード２００は、複数のｐｉｎ構造全体の電気容量を従来の縦型ｐｉｎ受光器よりも小さくすることができ、それにより高速な応答が可能となる。なお、上面から見たｐｉｎ構造全体の面積が同一であるなら、ｐ型第１領域２０４とｎ型第１領域２０６の幅が広いほど、第１半導体層２０２に含まれるｐｉｎ構造の数が少なくなり電気容量が小さくなるので、ＳｉＧｅフォトダイオード２００の応答の高速化にはより好ましい。 In the SiGe photodiode 200 of the present embodiment, the pin structure is configured in parallel to the substrate surface in the plane of the first semiconductor layer 202 having a thin film (for example, a film thickness of 100 to 300 nm), and thus each i-type region 205 is sandwiched. The total area obtained by adding the opposing areas of the p-type first region 204 and the n-type first region 206 facing each other for all the pin structures of the first semiconductor layer 202 is equal to that of the p-type semiconductor layer in the conventional vertical pin photodetector. It is smaller than the opposing area of the type semiconductor layer. Therefore, the SiGe photodiode 200 can make the electric capacity of the entire plurality of pin structures smaller than that of the conventional vertical pin light receiver, thereby enabling a high-speed response. If the entire area of the pin structure as viewed from above is the same, the wider the width of the p-type first region 204 and the n-type first region 206, the smaller the number of pin structures included in the first semiconductor layer 202. Therefore, it is more preferable to increase the response speed of the SiGe photodiode 200.
また、本実施形態のＳｉＧｅフォトダイオード２００では、第２半導体層２０３（光吸収層）の厚さｔは、従来の縦型ｐｉｎ受光器における光吸収層の厚さ（１μｍ以上）の数分の１程度の厚さ（例えばｔ＝０．５μｍ）に設定される。第２半導体層２０３がこのように薄い膜厚を有していても、膜厚の調整によって光閉じ込め効果を高めることが可能なため、ＳｉＧｅフォトダイオード２００は従来の縦型ｐｉｎ受光器と比べて遜色のない光受信感度を実現することができる。また本実施形態のＳｉＧｅフォトダイオード２００においては、保護層２１１の膜厚を調整することによって、第２半導体層２０３における光吸収が最大となるように最適化することもできる。 In the SiGe photodiode 200 of the present embodiment, the thickness t of the second semiconductor layer 203 (light absorption layer) is a few minutes of the thickness (1 μm or more) of the light absorption layer in the conventional vertical pin photodetector. The thickness is set to about 1 (for example, t = 0.5 μm). Even if the second semiconductor layer 203 has such a thin film thickness, the light confinement effect can be enhanced by adjusting the film thickness. Therefore, the SiGe photodiode 200 is compared with the conventional vertical pin light receiver. It is possible to realize optical reception sensitivity that is inferior. Further, in the SiGe photodiode 200 of the present embodiment, the thickness of the protective layer 211 can be adjusted so that the light absorption in the second semiconductor layer 203 is maximized.
更に、本実施形態のＳｉＧｅフォトダイオード２００では、第１半導体層２０２のｉ型領域２０５の幅（ｐ型第１領域２０４とｎ型第１領域２０６に挟まれた、基板面と平行且つ同心円の径方向に測った寸法）ｗは、第２半導体層２０３の厚さｔよりも小さい幅に設定される（即ちｗ＜ｔ）。これにより、第２半導体層２０３に実効的に印加される逆バイアス電圧が大きくなると共に、第２半導体層２０３の内部の電界分布も改善され、より高速な受信動作が可能となる。 Further, in the SiGe photodiode 200 of the present embodiment, the width of the i-type region 205 of the first semiconductor layer 202 (concentric and parallel to the substrate surface sandwiched between the p-type first region 204 and the n-type first region 206). The dimension (measured in the radial direction) w is set to a width smaller than the thickness t of the second semiconductor layer 203 (that is, w <t). As a result, the reverse bias voltage that is effectively applied to the second semiconductor layer 203 is increased, and the electric field distribution inside the second semiconductor layer 203 is also improved, enabling a higher-speed receiving operation.
図４は、ＳｉＧｅフォトダイオード２００の過渡応答特性を示すシミュレーション結果の一例である。１０ピコ秒（ｐｓ）の矩形の光パルスをＳｉＧｅフォトダイオード２００に入力した際にカソード電極２１２から出力される光電流の時間変化を計算した。図の横軸は時間を、縦軸は電流をそれぞれ表す。各グラフは、ｐ型第１領域２０４とｎ型第１領域２０６の幅（同一寸法）をそれぞれ０．８μｍ、１．０μｍ、１．５μｍ、２．０μｍとした場合の光電流の時間応答を示している。図４のシミュレーション結果から、ｐ型第１領域２０４とｎ型第１領域２０６の幅が広いほど、過渡応答速度が速いことが分かる。したがって、図３の第１半導体層２０２の上面図を参照すると、同心円の外縁側に配置されたリング周長の長いｐ型第１領域２０４とｎ型第１領域２０６の幅ｗｏｕｔを、同心円の中心側に配置されたリング周長の短いｐ型第１領域２０４とｎ型第１領域２０６の幅ｗｉｎよりも広く形成しておくことで、全てのｐ型第１領域２０４とｎ型第１領域２０６を同じ幅で構成した場合と比べて、ＳｉＧｅフォトダイオード２００の過渡応答特性を改善することが可能である。ｐ型第１領域２０４とｎ型第１領域２０６の幅は、同心円の中心側から外縁側に向かって徐々に広くなるように設定されてもよい。 FIG. 4 is an example of a simulation result showing the transient response characteristics of the SiGe photodiode 200. The time change of the photocurrent output from the cathode electrode 212 when a rectangular light pulse of 10 picoseconds (ps) was input to the SiGe photodiode 200 was calculated. In the figure, the horizontal axis represents time, and the vertical axis represents current. Each graph shows the time response of the photocurrent when the width (same dimension) of the p-type first region 204 and the n-type first region 206 is 0.8 μm, 1.0 μm, 1.5 μm, and 2.0 μm, respectively. Show. From the simulation results of FIG. 4, it can be seen that the wider the width of the p-type first region 204 and the n-type first region 206, the faster the transient response speed. Therefore, referring to the top view of the first semiconductor layer 202 in FIG. 3, the width w out of the p-type first region 204 and the n-type first region 206 having a long ring circumference disposed on the outer edge side of the concentric circles is defined as concentric circles. by keeping wider than the width w in the center a short p-type of arrangement is a ring circumference toward the first region 204 and the n-type first region 206 of the first region 204 and the n-type all p-type Compared with the case where the first region 206 has the same width, the transient response characteristic of the SiGe photodiode 200 can be improved. The widths of the p-type first region 204 and the n-type first region 206 may be set so as to gradually increase from the center side of the concentric circle toward the outer edge side.
以上、本発明の実施形態を説明したが、本発明はこれに限定されず、その要旨を逸脱しない範囲内において様々な変更が可能である。 As mentioned above, although embodiment of this invention was described, this invention is not limited to this, A various change is possible within the range which does not deviate from the summary.
例えば、ＳｉＧｅフォトダイオード２００において、第１半導体層２０２の各ｐ型第１領域２０４、各ｉ型領域２０５、及び各ｎ型第１領域２０６は、平面視において図３のような同心円ではなく、同心多角形（例えば同心の矩形）をなすように配置されてもよい。 For example, in the SiGe photodiode 200, each p-type first region 204, each i-type region 205, and each n-type first region 206 of the first semiconductor layer 202 are not concentric circles as shown in FIG. You may arrange | position so that a concentric polygon (for example, a concentric rectangle) may be made.
なお、ＳｉＧｅフォトダイオード２００（又はＳｉＧｅフォトダイオード１００）への入射光は、絶縁膜２１３を介して光吸収層（第２半導体層２０３）の上方から基板２０１に対して垂直方向に与えてもよいし（面入射型）、あるいは、ＳＯＩ層２１０に光導波路を作り込み、この光導波路を介して光吸収層（第２半導体層２０３）へ基板２０１と平行な方向に沿って入射光を与えてもよい（導波路入射型）。 In addition, incident light to the SiGe photodiode 200 (or the SiGe photodiode 100) may be given in a direction perpendicular to the substrate 201 from above the light absorption layer (second semiconductor layer 203) via the insulating film 213. (Surface incident type), or an optical waveguide is formed in the SOI layer 210, and incident light is given to the light absorption layer (second semiconductor layer 203) along the direction parallel to the substrate 201 through the optical waveguide. (Waveguide incidence type).
１００ ＳｉＧｅフォトダイオード
１０１ 基板
１０２ 第１半導体層
１０３ 第２半導体層
１０４ ｐ型領域
１０５ ｉ型領域
１０６ ｎ型領域
２００ ＳｉＧｅフォトダイオード
２０１ シリコン基板
２０２ 第１半導体層
２０３ 第２半導体層
２０４ ｐ型第１領域
２０５ ｉ型領域
２０６ ｎ型第１領域
２０７ 埋め込み酸化膜
２０８ ｐ型第２領域
２０９ ｎ型第２領域
２１０ ＳＯＩ層
２１１ 保護層
２１２ 電極
２１３ 絶縁膜
100 SiGe photodiode 101 substrate 102 first semiconductor layer 103 second semiconductor layer 104 p-type region 105 i-type region 106 n-type region 200 SiGe photodiode 201 silicon substrate 202 first semiconductor layer 203 second semiconductor layer 204 p-type first Region 205 i-type region 206 n-type first region 207 buried oxide film 208 p-type second region 209 n-type second region 210 SOI layer 211 protective layer 212 electrode 213 insulating film
Claims (5)
前記第１半導体層の前記ｐｉｎ構造上に形成されたｉ型のＳｉＧｅ層よりなる第２半導体層と、を備え、
前記ｉ型領域の幅が前記第２半導体層の厚さよりも小さい、
ＳｉＧｅフォトダイオード。 a first semiconductor layer having a pin structure in which a p-type region, an i-type region, and an n-type region are arranged in parallel with the substrate surface;
A second semiconductor layer comprising an i-type SiGe layer formed on the pin structure of the first semiconductor layer,
A width of the i-type region is smaller than a thickness of the second semiconductor layer;
SiGe photodiode.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016067342A JP6811544B2 (en) | 2016-03-30 | 2016-03-30 | SiGe photodiode |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016067342A JP6811544B2 (en) | 2016-03-30 | 2016-03-30 | SiGe photodiode |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2017183453A true JP2017183453A (en) | 2017-10-05 |
| JP6811544B2 JP6811544B2 (en) | 2021-01-13 |
Family
ID=60007590
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016067342A Active JP6811544B2 (en) | 2016-03-30 | 2016-03-30 | SiGe photodiode |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6811544B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2021052035A (en) * | 2019-09-20 | 2021-04-01 | 沖電気工業株式会社 | Surface light-receiving type semiconductor photodetector and manufacturing method thereof |
| CN116314018A (en) * | 2023-05-23 | 2023-06-23 | 合肥晶合集成电路股份有限公司 | Semiconductor integrated device and manufacturing method thereof |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01283882A (en) * | 1988-05-10 | 1989-11-15 | Mitsubishi Electric Corp | Lateral photodiode |
| JPH06244448A (en) * | 1993-02-18 | 1994-09-02 | Sanyo Electric Co Ltd | Semiconductor optical sensor and formation of oxide film |
| JP2003318435A (en) * | 2002-04-23 | 2003-11-07 | Taiyo Yuden Co Ltd | Pn-junction photodiode |
| US7340709B1 (en) * | 2004-07-08 | 2008-03-04 | Luxtera, Inc. | Method of generating a geometrical rule for germanium integration within CMOS |
| WO2014045334A1 (en) * | 2012-09-18 | 2014-03-27 | 富士通株式会社 | Semiconductor light-receiving element, and production method therefor |
| WO2015187222A2 (en) * | 2014-03-10 | 2015-12-10 | Coriant Advanced Technology, LLC | Germanium metal-contact-free near-ir photodetector |
-
2016
- 2016-03-30 JP JP2016067342A patent/JP6811544B2/en active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01283882A (en) * | 1988-05-10 | 1989-11-15 | Mitsubishi Electric Corp | Lateral photodiode |
| JPH06244448A (en) * | 1993-02-18 | 1994-09-02 | Sanyo Electric Co Ltd | Semiconductor optical sensor and formation of oxide film |
| JP2003318435A (en) * | 2002-04-23 | 2003-11-07 | Taiyo Yuden Co Ltd | Pn-junction photodiode |
| US7340709B1 (en) * | 2004-07-08 | 2008-03-04 | Luxtera, Inc. | Method of generating a geometrical rule for germanium integration within CMOS |
| WO2014045334A1 (en) * | 2012-09-18 | 2014-03-27 | 富士通株式会社 | Semiconductor light-receiving element, and production method therefor |
| WO2015187222A2 (en) * | 2014-03-10 | 2015-12-10 | Coriant Advanced Technology, LLC | Germanium metal-contact-free near-ir photodetector |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2021052035A (en) * | 2019-09-20 | 2021-04-01 | 沖電気工業株式会社 | Surface light-receiving type semiconductor photodetector and manufacturing method thereof |
| CN116314018A (en) * | 2023-05-23 | 2023-06-23 | 合肥晶合集成电路股份有限公司 | Semiconductor integrated device and manufacturing method thereof |
| CN116314018B (en) * | 2023-05-23 | 2023-09-12 | 合肥晶合集成电路股份有限公司 | Semiconductor integrated device and manufacturing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6811544B2 (en) | 2021-01-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6811523B2 (en) | Optical device | |
| JP6341651B2 (en) | Avalanche photodetector elements that convert optical signals into electrical signals, electrical circuits using the same, and use of avalanche photodetectors | |
| US6448614B2 (en) | Circuit-incorporating photosensitive device | |
| US9978890B1 (en) | Germanium multi-directional detector | |
| KR102285120B1 (en) | Photodetector | |
| CN107924961B (en) | Light detector | |
| CN210136887U (en) | Waveguide type photoelectric detector | |
| US20190019903A1 (en) | SILICON WAVEGUIDE INTEGRATED WITH SILICON-GERMANIUM (Si-Ge) AVALANCHE PHOTODIODE DETECTOR | |
| US10741715B2 (en) | Light-receiving element and near infrared light detector | |
| JP2010278045A (en) | Optical semiconductor device | |
| CN112201723A (en) | Waveguide type photoelectric detector and preparation method thereof | |
| JP6811544B2 (en) | SiGe photodiode | |
| US9837566B2 (en) | Photodiodes including seed layer | |
| US8022494B2 (en) | Photodetector and manufacturing method thereof | |
| EP3480862B1 (en) | Light-receiving element and near infrared light detector | |
| CN112289883B (en) | Three-dimensional semiconductor avalanche photoelectric detection chip and preparation method thereof | |
| JP6362142B2 (en) | Germanium receiver | |
| JP2022161169A (en) | Semiconductor light receiving element | |
| JP7247822B2 (en) | Light receiving element | |
| KR101705725B1 (en) | low-voltage high-gain high-speed germanium photo detector | |
| KR102284627B1 (en) | Light receiving semiconductor device and manufacturing method thereof | |
| KR102330769B1 (en) | Photodiode having semi-cylindrical light absorption layer and fabricating method of the same | |
| JP2018142581A (en) | Manufacturing method of semiconductor device and semiconductor device | |
| CN115377241A (en) | Single-chip photoelectric integrated planar avalanche photoelectric detection array chip on SOI and preparation method thereof | |
| CN111710751A (en) | Silicon-based germanium avalanche photodetector array and preparation method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181024 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190925 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191015 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191216 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200428 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20201201 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20201215 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6811544 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |