JP2017182165A - 情報処理装置の制御プログラム、情報処理装置および情報処理装置の制御方法 - Google Patents
情報処理装置の制御プログラム、情報処理装置および情報処理装置の制御方法 Download PDFInfo
- Publication number
- JP2017182165A JP2017182165A JP2016063850A JP2016063850A JP2017182165A JP 2017182165 A JP2017182165 A JP 2017182165A JP 2016063850 A JP2016063850 A JP 2016063850A JP 2016063850 A JP2016063850 A JP 2016063850A JP 2017182165 A JP2017182165 A JP 2017182165A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- information processing
- processing apparatus
- server
- memory area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0629—Configuration or reconfiguration of storage systems
- G06F3/0632—Configuration or reconfiguration of storage systems by initialisation or re-initialisation of storage systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/4401—Bootstrapping
- G06F9/4405—Initialisation of multiprocessor systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0604—Improving or facilitating administration, e.g. storage management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0683—Plurality of storage devices
Abstract
Description
あるサーバなどにおいては、サーバの起動時に、メモリインタフェースに対する伝送パラメータの設定および調整、メモリの初期化などが行われる。これらの処理は、サーバに実装されるCPUとメモリとの間の信号伝送の高速化を実現し、CPUとメモリとの間で伝送される信号の品質を確保するために実行される。
図1に、第1の実施形態における情報処理装置の一例であるサーバ1の概略構成図を示す。図1に示すように、サーバ1は一例として4つのCPU101〜104を有する。各CPU101〜104は、QuickPath Interconnect(QPI)インターフェイスによって互いに接続されている。CPU101には、一例として8つのメモリ101a〜101hが接続されている。メモリ101a〜101hは、Double-Data-Rate4(DDR4)イン
ターフェイス(図示せず)によってCPU101と接続されている。なお、CPU102〜104についても、CPU101と同様にメモリが接続されている。本実施形態においては、サーバ1におけるOSなどのプログラムのインストールの実行において、CPU1
01が他のCPU102〜104の動作を制御する主導的な役割を果たす。また、サーバ1において、例えばNon-Uniform Memory Access(NUMA)のように、各CPU101
〜104に接続されるメモリは単一の物理アドレス空間で管理されている。このため、CPU101は、他のCPU102〜104に接続されている各メモリにアクセスして、メモリの初期化、データの書き込みおよび読み取りなどを実行することができる。
されている。さらに、チップセット105は、Serial Peripheral Interface(SPI)
インターフェイスによって不揮発性メモリ107と接続されている。チップセット105は、DVDドライブ106および不揮発性メモリ107とCPU101との間のデータのやり取りを管理する。
)109、110と接続されている。RAID PCIカード108は、HDD109、110により構成されたRAIDに基づいて、HDD109、110とCPU101との間のデータのやり取りを制御する。
うにして、再起動時のメモリ初期化に伴う処理時間を短縮するモードを意味する。次いで、処理はOP104に進められる。
は時間短縮モードが無効であり、「1」のときは時間短縮モードが有効であることを示す。CPU101は、フラグMODE_FLAGの値を「1」に設定し、処理をOP106に進める
。
参照し、フラグの値が「1」に設定されているか否かを判定する(OP109)。フラグMODE_FLAGの値が「1」である場合は(OP109:Yes)、CPU101は、処理を
OP110に進める。一方、フラグMODE_FLAGの値が「0」である場合は(OP109:
No)、CPU101は本フローチャートの処理を終了する。
。この場合、不揮発性メモリ107には、メモリの枚数分に対応するビット数、すなわち196個のビットが並べられたビット列が作成される。作成されたビット列の各ビットがサーバ1に搭載されている各メモリに対応する。また、ビットの値が「0」のときは、当該ビットに対応するメモリの初期化済みでないことを示し、ビットの値が「1」のときは、当該ビットに対応するメモリの初期化済みであることを示す。
の結果、CPU101は、上記のOP110、OP111の処理を実行する代わりに以下
に説明するOP204の処理を実行する。
Sインストールが進められる。しかし、本変形例において、OSインストール用のプログラムを、ネットワークを経由してダウンロードする構成としてもよい。
するためのフラグをクリアし、値を「0」に設定する。次いで、OP206において、CPU101は、CPU101は、OSがインストールされているHDD、例えばHDD109からOSを起動する処理を実行し、本フローチャートの処理を終了する。
)、プログラマブルロジックデバイス(PLD)を含む。PLDは、例えば、Field-Programmable Gate Array(FPGA)を含む。上記各部は、プロセッサと集積回路との組み合
わせであってもよい。組み合わせは、例えば、マイクロコントローラ(MCU)、System-on-a-Chip(SoC)、システムLSI、チップセットなどと呼ばれる。
コンピュータその他の機械、装置(以下、コンピュータ等)に上記情報処理装置の設定を行うための管理ツール、OSその他を実現させるプログラムをコンピュータ等が読み取り可能な記録媒体に記録することができる。そして、コンピュータ等に、この記録媒体のプログラムを読み込ませて実行させることにより、その機能を提供させることができる。
ROM、CD−R/W、DVD、ブルーレイディスク、DAT、8mmテープ、フラッシュメモリ等のメモリカード等がある。また、コンピュータ等に固定された記録媒体としてハードディスクやROM等がある。
複数のメモリ領域を有し、第1の処理と情報処理装置の再起動処理と第2の処理とを含む処理を実行する情報処理装置の制御プログラムであって、
前記情報処理装置に、
前記複数のメモリ領域のうち、前記第1の処理の実行に使用されるメモリ領域を初期化する処理と、
前記複数のメモリ領域の各メモリ領域が初期化済みであるか否かを示す第1の情報を記憶部に記憶する処理と、
前記初期化したメモリ領域を使用して前記第1の処理を実行する処理と、
前記情報処理装置の前記再起動処理において、前記第1の情報に基づいて、初期化済みでないメモリ領域を前記第2の処理の実行に使用されるメモリ領域として初期化する処理と
を実行させる情報処理装置の制御プログラム。
前記情報処理装置に、
前記第2の処理の実行に使用されるメモリ領域を選択する処理と、
前記選択されたメモリ領域を初期化する処理と、
前記選択されたメモリ領域を使用して前記第2の処理を実行する処理と
をさらに実行させる付記1に記載の情報処理装置の制御プログラム。
前記情報処理装置に、
前記第2の処理が完了したか否かを示す第2の情報を前記記憶部に記憶する処理と、
前記情報処理装置の起動時に、前記第2の情報が前記第2の処理が完了したことを示す場合に、前記第1の情報が示す初期化済みでないメモリ領域の初期化を実行する処理と
をさらに実行させる付記1または2に記載の情報処理装置の制御プログラム。
複数のメモリ領域を有し、第1の処理と情報処理装置の再起動処理と第2の処理とを含む処理を実行する情報処理装置であって、
前記複数のメモリ領域のうち、前記第1の処理の実行に使用されるメモリ領域を初期化する初期化部と、
前記複数のメモリ領域の各メモリ領域が初期化済みであるか否かを示す第1の情報を記憶する記憶部と、
前記初期化したメモリ領域を使用して前記第1の処理を実行する処理を実行する実行部と、
を有し、
前記初期化部は、前記情報処理装置の前記再起動処理において、前記第1の情報に基づいて、初期化済みでないメモリ領域を前記第2の処理の実行に使用されるメモリ領域として初期化する
情報処理装置。
前記情報処理装置は、
前記第2の処理の実行に使用されるメモリ領域を選択する選択部
を有し、
前記初期化部は、前記選択されたメモリ領域を初期化し、
前記実行部は、前記選択されたメモリ領域を使用して前記第2の処理を実行する
付記4に記載の情報処理装置。
前記記憶部は、前記第2の処理が完了したか否かを示す第2の情報を記憶し、
前記初期化部は、前記情報処理装置の起動時に、前記第2の情報が前記第2の処理が完了したことを示す場合に、前記第1の情報が示す初期化済みでないメモリ領域の初期化を実行する
付記4または5に記載の情報処理装置。
複数のメモリ領域を有し、第1の処理と情報処理装置の再起動処理と第2の処理とを含む処理を実行する情報処理装置の制御方法であって、
前記複数のメモリ領域のうち、前記第1の処理の実行に使用されるメモリ領域を初期化し、
前記複数のメモリ領域の各メモリ領域が初期化済みであるか否かを示す第1の情報を記憶部に記憶し、
前記初期化したメモリ領域を使用して前記第1の処理を実行し、
前記情報処理装置の前記再起動処理において、前記第1の情報に基づいて、初期化済みでないメモリ領域を前記第2の処理の実行に使用されるメモリ領域として初期化する
情報処理装置の制御方法。
前記第2の処理の実行に使用されるメモリ領域を選択し、
前記選択されたメモリ領域を初期化し、
前記選択されたメモリ領域を使用して前記第2の処理を実行する
付記7に記載の情報処理装置の制御方法。
前記第2の処理が完了したか否かを示す第2の情報を前記記憶部に記憶し、
前記情報処理装置の起動時に、前記第2の情報が前記第2の処理が完了したことを示す場合に、前記第1の情報が示す初期化済みでないメモリ領域の初期化を実行する
付記7または付記8に記載の情報処理装置の制御方法。
101〜104 CPU
101a〜101h メモリ
106 DVDドライブ
107 不揮発性メモリ
109、110 HDD
Claims (5)
- 複数のメモリ領域を有し、第1の処理と情報処理装置の再起動処理と第2の処理とを含む処理を実行する情報処理装置の制御プログラムであって、
前記情報処理装置に、
前記複数のメモリ領域のうち、前記第1の処理の実行に使用されるメモリ領域を初期化する処理と、
前記複数のメモリ領域の各メモリ領域が初期化済みであるか否かを示す第1の情報を記憶部に記憶する処理と、
前記初期化したメモリ領域を使用して前記第1の処理を実行する処理と、
前記情報処理装置の前記再起動処理において、前記第1の情報に基づいて、初期化済みでないメモリ領域を前記第2の処理の実行に使用されるメモリ領域として初期化する処理と
を実行させる情報処理装置の制御プログラム。 - 前記情報処理装置に、
前記第2の処理の実行に使用されるメモリ領域を選択する処理と、
前記選択されたメモリ領域を初期化する処理と、
前記選択されたメモリ領域を使用して前記第2の処理を実行する処理と
をさらに実行させる請求項1に記載の情報処理装置の制御プログラム。 - 前記情報処理装置に、
前記第2の処理が完了したか否かを示す第2の情報を前記記憶部に記憶する処理と、
前記情報処理装置の起動時に、前記第2の情報が前記第2の処理が完了したことを示す場合に、前記第1の情報が示す初期化済みでないメモリ領域の初期化を実行する処理と
をさらに実行させる請求項1または2に記載の情報処理装置の制御プログラム。 - 複数のメモリ領域を有し、第1の処理と情報処理装置の再起動処理と第2の処理とを含む処理を実行する情報処理装置であって、
前記複数のメモリ領域のうち、前記第1の処理の実行に使用されるメモリ領域を初期化する初期化部と、
前記複数のメモリ領域の各メモリ領域が初期化済みであるか否かを示す第1の情報を記憶する記憶部と、
前記初期化したメモリ領域を使用して前記第1の処理を実行する実行部と、
を有し、
前記初期化部は、前記情報処理装置の前記再起動処理において、前記第1の情報に基づいて、初期化済みでないメモリ領域を前記第2の処理の実行に使用されるメモリ領域として初期化する
情報処理装置。 - 複数のメモリ領域を有し、第1の処理と情報処理装置の再起動処理と第2の処理とを含む処理を実行する情報処理装置の制御方法であって、
前記複数のメモリ領域のうち、前記第1の処理の実行に使用されるメモリ領域を初期化し、
前記複数のメモリ領域の各メモリ領域が初期化済みであるか否かを示す第1の情報を記憶部に記憶し、
前記初期化したメモリ領域を使用して前記第1の処理を実行し、
前記情報処理装置の前記再起動処理において、前記第1の情報に基づいて、初期化済みでないメモリ領域を前記第2の処理の実行に使用されるメモリ領域として初期化する
情報処理装置の制御方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016063850A JP6686614B2 (ja) | 2016-03-28 | 2016-03-28 | 情報処理装置の制御プログラム、情報処理装置および情報処理装置の制御方法 |
US15/455,933 US10459645B2 (en) | 2016-03-28 | 2017-03-10 | Information processing apparatus and method of controlling information processing apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016063850A JP6686614B2 (ja) | 2016-03-28 | 2016-03-28 | 情報処理装置の制御プログラム、情報処理装置および情報処理装置の制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017182165A true JP2017182165A (ja) | 2017-10-05 |
JP6686614B2 JP6686614B2 (ja) | 2020-04-22 |
Family
ID=59898006
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016063850A Active JP6686614B2 (ja) | 2016-03-28 | 2016-03-28 | 情報処理装置の制御プログラム、情報処理装置および情報処理装置の制御方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US10459645B2 (ja) |
JP (1) | JP6686614B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113868151A (zh) * | 2019-05-16 | 2021-12-31 | 华为技术有限公司 | 配置镜像内存的方法、装置及计算机存储介质 |
US11243780B2 (en) * | 2020-05-19 | 2022-02-08 | EMC IP Holding Company LLC | System and method for operating system installation using a dual-flash device |
US11797389B2 (en) | 2020-05-19 | 2023-10-24 | EMC IP Holding Company LLC | System and method for recovering an operating system after an upgrade hang using a dual-flash device |
US11481278B2 (en) | 2020-05-19 | 2022-10-25 | EMC IP Holding Company LLC | System and method for recovering an operating system after a runtime hang using a dual-flash device |
US11550655B2 (en) | 2020-05-19 | 2023-01-10 | EMC IP Holding Company LLC | System and method for monitoring and upgrading a dual-flash device |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11265289A (ja) * | 1998-03-16 | 1999-09-28 | Mitsubishi Electric Corp | 情報処理装置および情報処理装置の高速初期起動方法 |
US6785806B1 (en) * | 1999-12-30 | 2004-08-31 | Intel Corporation | Bios having macro/effector pairs for hardware initialization |
US20040158701A1 (en) * | 2003-02-12 | 2004-08-12 | Dell Products L.P. | Method of decreasing boot up time in a computer system |
US7065688B1 (en) * | 2003-02-19 | 2006-06-20 | Advanced Micro Devices, Inc. | Simultaneous multiprocessor memory testing and initialization |
US20050216721A1 (en) * | 2004-03-24 | 2005-09-29 | Zimmer Vincent J | Methods and apparatus for initializing a memory |
JP5286796B2 (ja) * | 2008-01-17 | 2013-09-11 | 日本電気株式会社 | メモリ制御装置 |
US7987336B2 (en) | 2008-05-14 | 2011-07-26 | International Business Machines Corporation | Reducing power-on time by simulating operating system memory hot add |
WO2010058440A1 (ja) | 2008-11-19 | 2010-05-27 | 富士通株式会社 | メモリ初期化方法、メモリ初期化プログラム |
US8429390B2 (en) * | 2009-12-24 | 2013-04-23 | Insyde Software Corp. | Method for performing quick boot and general boot at bios stage |
-
2016
- 2016-03-28 JP JP2016063850A patent/JP6686614B2/ja active Active
-
2017
- 2017-03-10 US US15/455,933 patent/US10459645B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20170277468A1 (en) | 2017-09-28 |
JP6686614B2 (ja) | 2020-04-22 |
US10459645B2 (en) | 2019-10-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6686614B2 (ja) | 情報処理装置の制御プログラム、情報処理装置および情報処理装置の制御方法 | |
JP5489182B2 (ja) | プリロードする方法及びコントローラ | |
TWI678613B (zh) | 系統開機碼記憶體管理方法、記憶體裝置及其製造方法 | |
KR102261815B1 (ko) | 펌웨어 업데이트 시간을 줄일 수 있는 데이터 저장 장치, 및 이를 포함하는 데이터 처리 시스템 | |
TWI514408B (zh) | 於裝置開機期間處置來自非揮發性記憶體之錯誤 | |
EP3002677A1 (en) | System and method for managing multiple bios default configurations | |
US9158475B2 (en) | Memory apparatus and method therefor | |
TWI397007B (zh) | 系統支援儲存及電腦系統 | |
JP5860543B2 (ja) | ブートデータのロード | |
US20160246612A1 (en) | Network bios management | |
JP5786955B2 (ja) | メモリ縮退方法及び情報処理装置 | |
US10496443B2 (en) | OS/hypervisor-based persistent memory | |
JP2017510891A (ja) | 寿命の終わりの条件に到達したときにソリッドステートメモリへの書き込むを制限するための方法及び装置 | |
KR20130107070A (ko) | Ssd 콘트롤러 및 그의 제어 방법 | |
KR20210063358A (ko) | 메모리 타이밍 파라미터의 동적 구성 | |
TWI475485B (zh) | 韌體更新之方法及其相關電腦系統 | |
CN112667442B (zh) | 基于非易失内存器件启动系统的控制方法、装置及设备 | |
WO2018059565A1 (zh) | 闪存数据的备份方法及系统 | |
US10628309B1 (en) | Loading a serial presence detect table according to jumper settings | |
KR20120031017A (ko) | 데이터 처리를 위한 장치에서 결합된 메모리 및 저장 디바이스 | |
TWI754221B (zh) | 軟體存留性關閉技術 | |
JP5025670B2 (ja) | 情報処理装置およびデータ記憶装置 | |
JP2017201481A (ja) | 情報処理装置、情報処理装置の制御方法および情報処理装置の制御プログラム | |
TW201734800A (zh) | 設定磁碟陣列的方法 | |
JP4735765B2 (ja) | Linuxプログラム起動システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181210 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20191029 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191105 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191225 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200303 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200316 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6686614 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |