JP2017181260A - Deterioration assessing device for power storage devices - Google Patents

Deterioration assessing device for power storage devices Download PDF

Info

Publication number
JP2017181260A
JP2017181260A JP2016067884A JP2016067884A JP2017181260A JP 2017181260 A JP2017181260 A JP 2017181260A JP 2016067884 A JP2016067884 A JP 2016067884A JP 2016067884 A JP2016067884 A JP 2016067884A JP 2017181260 A JP2017181260 A JP 2017181260A
Authority
JP
Japan
Prior art keywords
deterioration
cell
cells
power storage
equalization control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016067884A
Other languages
Japanese (ja)
Other versions
JP6656986B2 (en
Inventor
正典 湯村
Masanori Yumura
正典 湯村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Heavy Industries Ltd
Original Assignee
Sumitomo Heavy Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Heavy Industries Ltd filed Critical Sumitomo Heavy Industries Ltd
Priority to JP2016067884A priority Critical patent/JP6656986B2/en
Publication of JP2017181260A publication Critical patent/JP2017181260A/en
Application granted granted Critical
Publication of JP6656986B2 publication Critical patent/JP6656986B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10Energy storage using batteries

Landscapes

  • Operation Control Of Excavators (AREA)
  • Tests Of Electric Status Of Batteries (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)
  • Secondary Cells (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a deterioration assessing device for power storage devices that can easily assess the degree of deterioration of each power storage cell contained in a power storage device.SOLUTION: A deterioration assessing device for power storage devices comprising serially connected power storage cells of a prescribed number of at least three is equipped with an equalization control circuit that causes one object cell or multiple such cells fewer than the prescribed number, which are power storage cells relatively high in inter-electrode voltage, and a deterioration assessing unit that assesses the relative degree of deterioration of each of the prescribed number of power storage cells. The deterioration assessing unit assesses the degree of deterioration of each of the prescribed number of power storage cells on the basis of the number of object cells at the time of equalization control by the equalization control circuit.SELECTED DRAWING: Figure 5

Description

本発明は、蓄電装置の劣化判定装置に関する。   The present invention relates to a deterioration determination device for a power storage device.

高電圧や高容量が要求される蓄電装置(例えば、ハイブリッド型のショベル等に搭載されるキャパシタ)は、通常、キャパシタセルや二次電池セル等の蓄電セルを多数接続して構成される。   A power storage device that requires high voltage and high capacity (for example, a capacitor mounted on a hybrid excavator or the like) is usually configured by connecting a large number of power storage cells such as capacitor cells and secondary battery cells.

かかる蓄電装置について、各蓄電セルの劣化状態を判定する手法が提案されている(例えば、特許文献1)。   For such a power storage device, a method for determining the deterioration state of each power storage cell has been proposed (for example, Patent Document 1).

特許文献1では、ショベルに搭載されるキャパシタの各セルの静電容量を算出し、算出した静電容量に基づき、各セルの劣化度を判定する手法が開示されている。   Patent Document 1 discloses a method of calculating the capacitance of each cell of a capacitor mounted on an excavator and determining the degree of deterioration of each cell based on the calculated capacitance.

国際公開2013/121916号International Publication No. 2013/121916

しかしながら、特許文献1に開示される技術では、キャパシタの充放電が行われない状態で、静電容量を算出する必要があるため、機会が限定され、容易に各蓄電セルの劣化度を判定することができない可能性がある。   However, in the technique disclosed in Patent Document 1, since it is necessary to calculate the capacitance without charging and discharging the capacitor, the opportunities are limited, and the deterioration degree of each storage cell is easily determined. It may not be possible.

そこで、上記課題に鑑み、蓄電装置に含まれる各蓄電セルの劣化度を容易に判定することが可能な蓄電装置の劣化判定装置を提供することを目的とする。   Then, in view of the said subject, it aims at providing the degradation determination apparatus of the electrical storage apparatus which can determine easily the deterioration degree of each electrical storage cell contained in an electrical storage apparatus.

上記目的を達成するため、一実施形態では、
直列接続された3以上の所定数の蓄電セルを含む蓄電装置の劣化判定装置であって、
前記所定数の蓄電セルのうち、相対的に電極間電圧が高い蓄電セルである1又は前記所定数より少ない複数の対象セルから放電させる均等化制御回路と、
前記所定数の蓄電セルのそれぞれについて、相対的な劣化度を判定する劣化判定部を備え、
前記劣化判定部は、前記均等化制御回路による均等化制御が行われるときの前記対象セルの個数に基づき、前記所定数の蓄電セルそれぞれの劣化度を判定する、
蓄電装置の劣化判定装置が提供される。
In order to achieve the above object, in one embodiment,
A degradation determination device for a power storage device including a predetermined number of power storage cells of 3 or more connected in series,
An equalization control circuit for discharging from one or a plurality of target cells less than the predetermined number among the predetermined number of power storage cells, which is a power storage cell having a relatively high inter-electrode voltage;
For each of the predetermined number of storage cells, a deterioration determination unit that determines a relative deterioration degree,
The deterioration determination unit determines a deterioration degree of each of the predetermined number of storage cells based on the number of the target cells when equalization control is performed by the equalization control circuit;
A deterioration determination device for a power storage device is provided.

上述の実施形態によれば、蓄電装置に含まれる各蓄電セルの劣化度を容易に判定することが可能な蓄電装置の劣化判定装置を提供することができる。   According to the embodiment described above, it is possible to provide a deterioration determination device for a power storage device that can easily determine the degree of deterioration of each power storage cell included in the power storage device.

ショベルの側面図であるIt is a side view of an excavator ショベルの駆動系の構成の一例を示す図である。It is a figure which shows an example of a structure of the drive system of an shovel. ショベルの蓄電系の構成の一例を示す回路図である。It is a circuit diagram which shows an example of a structure of the electrical storage system of an excavator. キャパシタの構成の一例を示す回路図である。It is a circuit diagram which shows an example of a structure of a capacitor. 劣化判定処理の一例を概略的に示すフローチャートである。It is a flowchart which shows an example of a deterioration determination process roughly. 正常セルと劣化セルの電圧特性を説明する図である。It is a figure explaining the voltage characteristic of a normal cell and a deterioration cell. 各キャパシタセルの劣化判定方法を説明する図である。It is a figure explaining the deterioration determination method of each capacitor cell. 劣化判定処理の他の例を概略的に示すフローチャートである。It is a flowchart which shows schematically the other example of deterioration determination processing. 各キャパシタセルの劣化判定方法を説明する図である。It is a figure explaining the deterioration determination method of each capacitor cell.

以下、図面を参照して発明を実施するための形態について説明する。   Hereinafter, embodiments for carrying out the invention will be described with reference to the drawings.

まず、図1〜図4を参照して、本実施形態に係るショベルの構成について説明をする。   First, with reference to FIGS. 1-4, the structure of the shovel which concerns on this embodiment is demonstrated.

図1は、本実施形態に係るショベルを示す側面図である。   FIG. 1 is a side view showing an excavator according to the present embodiment.

図1に示すように、油圧モータ1A,1B(図2参照)により油圧駆動される下部走行体1には、旋回機構2を介して上部旋回体3が搭載される。上部旋回体3には、ブーム4が取り付けられる。ブーム4の先端には、アーム5が取り付けられ、アーム5の先端には、バケット6が取り付けられる。アタッチメントとしてのブーム4、アーム5、及びバケット6は、油圧アクチュエータとしてのブームシリンダ7、アームシリンダ8、及びバケットシリンダ9によりそれぞれ油圧駆動される。また、上部旋回体3には、オペレータが搭乗するキャビン10が設けられると共に、エンジン11(図2参照)等が搭載される。   As shown in FIG. 1, an upper swing body 3 is mounted via a swing mechanism 2 on a lower traveling body 1 that is hydraulically driven by hydraulic motors 1 </ b> A and 1 </ b> B (see FIG. 2). A boom 4 is attached to the upper swing body 3. An arm 5 is attached to the tip of the boom 4, and a bucket 6 is attached to the tip of the arm 5. The boom 4, the arm 5 and the bucket 6 as attachments are hydraulically driven by a boom cylinder 7, an arm cylinder 8 and a bucket cylinder 9 as hydraulic actuators, respectively. Further, the upper swing body 3 is provided with a cabin 10 on which an operator is boarded, and an engine 11 (see FIG. 2) and the like.

図2は、ショベルの駆動系の構成を示すブロック図である。図中、機械的動力系は二重線、高圧油圧ラインは太い実線、パイロットラインは破線、電気駆動・制御系は細い実線でそれぞれ示されている。   FIG. 2 is a block diagram showing the configuration of the excavator drive system. In the figure, the mechanical power system is indicated by a double line, the high-pressure hydraulic line is indicated by a thick solid line, the pilot line is indicated by a broken line, and the electric drive / control system is indicated by a thin solid line.

本実施形態に係るショベルにおけるメイン駆動部としてのエンジン11と、アシスト駆動部としての電動発電機12は、減速機13の2つの入力軸にそれぞれ接続される。減速機13の出力軸には、メインポンプ14及びパイロットポンプ15が接続される。また、メインポンプ14には、高圧油圧ライン16を介してコントロールバルブ17が接続される。   The engine 11 as the main drive unit and the motor generator 12 as the assist drive unit in the shovel according to the present embodiment are connected to two input shafts of the speed reducer 13, respectively. A main pump 14 and a pilot pump 15 are connected to the output shaft of the speed reducer 13. A control valve 17 is connected to the main pump 14 via a high pressure hydraulic line 16.

エンジン11は、減速機13を介して、メインポンプ14及びパイロットポンプ15を駆動する。   The engine 11 drives the main pump 14 and the pilot pump 15 via the speed reducer 13.

電動発電機12は、減速機13を介して、エンジン11をアシストしメインポンプ14及びパイロットポンプ15を駆動することができる。また、電動発電機12は、減速機13を介して伝達されるエンジン11の動力で発電することができる。   The motor generator 12 can assist the engine 11 and drive the main pump 14 and the pilot pump 15 via the speed reducer 13. In addition, the motor generator 12 can generate power with the power of the engine 11 transmitted through the speed reducer 13.

メインポンプ14は、例えば、可変容量式油圧ポンプであり、斜板の角度(傾転角)を制御することでピストンのストローク長を調整し、吐出流量(吐出圧)を制御することができる。   The main pump 14 is, for example, a variable displacement hydraulic pump, and can control the discharge flow rate (discharge pressure) by adjusting the stroke length of the piston by controlling the angle (tilt angle) of the swash plate.

パイロットポンプ15は、例えば、固定容量式油圧ポンプである。   The pilot pump 15 is, for example, a fixed displacement hydraulic pump.

コントロールバルブ17は、操作装置26における操作入力に応じて、油圧系の制御を行う制御装置である。下部走行体1用の油圧モータ1A(右用)、1B(左用)、ブームシリンダ7、アームシリンダ8、及びバケットシリンダ9(以下、包括的に或いは個別に「油圧アクチュエータ」と称する場合がある)は、高圧油圧ラインを介してコントロールバルブ17に接続される。コントロールバルブ17は、メインポンプ14と各油圧アクチュエータとの間に設けられ、メインポンプ14から油圧アクチュエータのそれぞれに供給される作動油の流量(圧力)と流れる方向を制御する複数の油圧制御弁を含む。   The control valve 17 is a control device that controls the hydraulic system in accordance with an operation input from the operation device 26. Hydraulic motors 1A (for right), 1B (for left), boom cylinder 7, arm cylinder 8 and bucket cylinder 9 (hereinafter may be referred to collectively or individually as “hydraulic actuators”) for lower traveling body 1 Is connected to the control valve 17 via a high pressure hydraulic line. The control valve 17 is provided between the main pump 14 and each hydraulic actuator, and includes a plurality of hydraulic control valves for controlling the flow rate (pressure) of hydraulic oil supplied from the main pump 14 to each of the hydraulic actuators and the flow direction. Including.

電動発電機12には、インバータ18Aを介して、蓄電装置の一例としてのキャパシタ19(図3参照)を含む蓄電系120が接続される。   A power storage system 120 including a capacitor 19 (see FIG. 3) as an example of a power storage device is connected to the motor generator 12 via an inverter 18A.

尚、キャパシタ19の代わりに、リチウムイオン電池等の充放電可能な二次電池等の電力の授受が可能なその他の形態の電源が採用されてもよい。   Instead of the capacitor 19, another form of power source capable of transferring power such as a chargeable / dischargeable secondary battery such as a lithium ion battery may be employed.

また、パイロットポンプ15には、パイロットライン25を介して操作装置26が接続される。操作装置26は、レバー26A,26B、及びペダル26Cを含み、下部走行体1(油圧モータ1A,1B)、上部旋回体3(後述する旋回用電動機21)、ブーム4(ブームシリンダ7)、アーム5(アームシリンダ8)、及びバケット6(バケットシリンダ9)等の操作を行うための操作手段である。レバー26A,26B、及びペダル26Cは、油圧ライン27及び油圧ライン28を介して、コントロールバルブ17及び圧力センサ29にそれぞれ接続される。これにより、コントロールバルブ17には、操作装置26における下部走行体1、上部旋回体3、ブーム4、アーム5、及びバケット6等の操作状態に応じたパイロット信号(パイロット圧)が入力される。圧力センサ29は、コントローラ30に接続される。これにより、コントローラ30には、操作装置26における下部走行体1、上部旋回体3、ブーム4、アーム5、及びバケット6等の操作状態に応じた圧力信号が入力される。   An operation device 26 is connected to the pilot pump 15 through a pilot line 25. The operating device 26 includes levers 26A and 26B and a pedal 26C, and includes a lower traveling body 1 (hydraulic motors 1A and 1B), an upper revolving body 3 (a turning electric motor 21 described later), a boom 4 (boom cylinder 7), and an arm. 5 (arm cylinder 8), bucket 6 (bucket cylinder 9), and the like. The levers 26A and 26B and the pedal 26C are connected to the control valve 17 and the pressure sensor 29 via the hydraulic line 27 and the hydraulic line 28, respectively. As a result, a pilot signal (pilot pressure) corresponding to the operating state of the lower traveling body 1, the upper swing body 3, the boom 4, the arm 5, the bucket 6 and the like in the operating device 26 is input to the control valve 17. The pressure sensor 29 is connected to the controller 30. As a result, a pressure signal corresponding to the operating state of the lower traveling body 1, the upper swing body 3, the boom 4, the arm 5, the bucket 6 and the like in the operating device 26 is input to the controller 30.

また、本実施形態に係るショベルは、旋回機構2が電動化され、旋回機構2を介して上部旋回体3を駆動する旋回用電動機21が設けられる。また、旋回用電動機21は、上部旋回体3の旋回減速時に、運動エネルギを電気エネルギに変換し、回生発電を行う。旋回用電動機21は、インバータ18Bを介して蓄電系120に接続される。旋回用電動機21の回転軸21Aには、レゾルバ22、メカニカルブレーキ23、及び旋回減速機24が接続される。   In the excavator according to the present embodiment, the turning mechanism 2 is motorized, and the turning electric motor 21 that drives the upper turning body 3 via the turning mechanism 2 is provided. Further, the turning electric motor 21 converts kinetic energy into electric energy and performs regenerative power generation when the upper turning body 3 turns and decelerates. The turning electric motor 21 is connected to the power storage system 120 via the inverter 18B. A resolver 22, a mechanical brake 23, and a turning speed reducer 24 are connected to the rotating shaft 21 </ b> A of the turning electric motor 21.

コントローラ30は、ショベルの駆動制御を行う制御装置である。コントローラ30は、例えば、CPU、ROM等を含む演算処理装置(マイクロコンピュータ)等により構成され、ROMに格納される各種駆動制御用のプログラムをCPU上で実行することにより各種駆動制御が実現される。   The controller 30 is a control device that performs drive control of the shovel. The controller 30 is constituted by, for example, an arithmetic processing unit (microcomputer) including a CPU, a ROM, and the like, and various drive controls are realized by executing various drive control programs stored in the ROM on the CPU. .

コントローラ30は、圧力センサ29から供給される圧力信号(操作装置26における上部旋回体3の操作状態を表す信号)を速度指令に変換し、旋回用電動機21の駆動制御を行う。   The controller 30 converts the pressure signal supplied from the pressure sensor 29 (a signal indicating the operation state of the upper swing body 3 in the operating device 26) into a speed command, and controls the drive of the turning electric motor 21.

尚、圧力センサ29からコントローラ30に供給される信号には、旋回機構2を旋回させるための操作装置26における操作量を表す信号が含まれる。   The signal supplied from the pressure sensor 29 to the controller 30 includes a signal representing an operation amount in the operating device 26 for turning the turning mechanism 2.

また、コントローラ30は、電動発電機12の運転制御(電動(アシスト)運転又は発電運転の切り替え)を行うとともに、昇降圧コンバータ100(図3参照)を駆動制御することによるキャパシタ19の充放電制御を行う。コントローラ30は、キャパシタ19の充電状態、電動発電機12の運転状態(電動(アシスト)運転又は発電運転)、及び旋回用電動機21の運転状態(力行運転又は回生運転)に基づき、昇降圧コンバータ100の昇圧動作と降圧動作の切替制御を行い、これによりキャパシタ19の充放電制御を行う。   In addition, the controller 30 performs operation control of the motor generator 12 (switching between electric (assist) operation or power generation operation) and charge / discharge control of the capacitor 19 by drivingly controlling the step-up / down converter 100 (see FIG. 3). I do. The controller 30 is based on the charge state of the capacitor 19, the operation state of the motor generator 12 (electric (assist) operation or power generation operation), and the operation state of the turning motor 21 (power running operation or regenerative operation). The switching control between the step-up operation and the step-down operation is performed, whereby the charge / discharge control of the capacitor 19 is performed.

また、コントローラ30は、キャパシタ19の劣化判定処理を行う。詳細は、後述する。   Further, the controller 30 performs a deterioration determination process for the capacitor 19. Details will be described later.

図3は、蓄電系120の構成の一例を示す回路図である。   FIG. 3 is a circuit diagram illustrating an example of the configuration of the power storage system 120.

蓄電系120は、キャパシタ19、昇降圧コンバータ100、DCバス110等を含む。   The power storage system 120 includes a capacitor 19, a buck-boost converter 100, a DC bus 110, and the like.

DCバス110は、キャパシタ19、電動発電機12、及び旋回用電動機21の間での電力の授受を制御する。キャパシタ19には、キャパシタ19の電圧値及び電流値を検出するキャパシタ電圧検出部112及びキャパシタ電流検出部113が設けられる。キャパシタ電圧検出部112及びキャパシタ電流検出部113により検出されるキャパシタ電圧値及びキャパシタ電流値は、コントローラ30に供給される。   The DC bus 110 controls transmission and reception of electric power among the capacitor 19, the motor generator 12, and the turning electric motor 21. The capacitor 19 is provided with a capacitor voltage detector 112 and a capacitor current detector 113 that detect the voltage value and current value of the capacitor 19. The capacitor voltage value and the capacitor current value detected by the capacitor voltage detection unit 112 and the capacitor current detection unit 113 are supplied to the controller 30.

昇降圧コンバータ100は、電動発電機12及び旋回用電動機21の運転状態に応じて、DCバス110の電圧値(DCバス電圧値)を一定の範囲内に収まるように昇圧動作と降圧動作を切り替える。DCバス110は、インバータ18A、18Bと昇降圧コンバータ100との間に配設され、キャパシタ19、電動発電機12、及び旋回用電動機21は、DCバス110を介して、電力の授受を行う。   The step-up / step-down converter 100 switches between the step-up operation and the step-down operation so that the voltage value of the DC bus 110 (DC bus voltage value) falls within a certain range according to the operating state of the motor generator 12 and the turning electric motor 21. . The DC bus 110 is disposed between the inverters 18 </ b> A and 18 </ b> B and the buck-boost converter 100, and the capacitor 19, the motor generator 12, and the turning electric motor 21 exchange power via the DC bus 110.

昇降圧コンバータ100の昇圧動作と降圧動作の切替制御は、DCバス電圧検出部111により検出されるDCバス電圧値、キャパシタ電圧検出部112により検出されるキャパシタ電圧値、及びキャパシタ電流検出部113により検出されるキャパシタ電流値に基づき、コントローラ30により実行される。   Switching control between the step-up / step-down operation of the buck-boost converter 100 is performed by the DC bus voltage value detected by the DC bus voltage detection unit 111, the capacitor voltage value detected by the capacitor voltage detection unit 112, and the capacitor current detection unit 113. This is executed by the controller 30 based on the detected capacitor current value.

図4は、キャパシタ19の構成の一例を示す回路図である。   FIG. 4 is a circuit diagram showing an example of the configuration of the capacitor 19.

キャパシタ19は、直列接続される3以上の所定数(n個)のキャパシタセル(以下、単に「セル」と称する)19−1〜19−n(nは3以上の整数)を含む。即ち、キャパシタ19は、n個のセル19−1〜19−nの直列接続体として構成される。   Capacitor 19 includes a predetermined number (n pieces) of capacitor cells (hereinafter simply referred to as “cells”) 19-1 to 19-n (n is an integer of 3 or more) connected in series. That is, the capacitor 19 is configured as a series connection body of n cells 19-1 to 19-n.

尚、本実施形態では、n個のセル19−1〜19−nの全てが直列に接続されているが、直列に接続されたセルを一つのグループ(セル群)とし、複数のセル群が並列に接続される構成であってもよい。以下、セル19−1〜19−nを包括的に或いは個別にセル19−k(k=1,2,...,n)と称する。   In the present embodiment, all of the n cells 19-1 to 19-n are connected in series. However, the cells connected in series are defined as one group (cell group), and a plurality of cell groups are included. The structure connected in parallel may be sufficient. Hereinafter, the cells 19-1 to 19-n are collectively or individually referred to as cells 19-k (k = 1, 2,..., N).

また、キャパシタ19には、キャパシタ制御回路140(均等化制御回路の一例)が接続される。   The capacitor 19 is connected to a capacitor control circuit 140 (an example of an equalization control circuit).

キャパシタ制御回路140は、各セル19−kの電圧を測定する機能(電圧測定機能)と各セルの電圧を均一化する均等化機能(セルバランス機能ともいう)とを有する。   The capacitor control circuit 140 has a function of measuring the voltage of each cell 19-k (voltage measuring function) and an equalizing function (also referred to as a cell balance function) for equalizing the voltage of each cell.

キャパシタ制御回路140は、制御部としての監視IC(Integrated Circuit)142を含み、各セル19−kの両端は、監視IC142に接続される。具体的には、例えば、セル19−1の電極の一方は、配線144−1により監視IC142に接続され、他方の電極は、配線144−2により監視IC142に接続される。同様に、セル19−nの電極の一方は、配線144−nにより監視IC142に接続され、他方の電極は、配線144−(n+1)により監視IC142に接続される。即ち、セル19−kの両端は、2本の配線144−k,144−(k+1)により監視IC142に接続される。   The capacitor control circuit 140 includes a monitoring IC (Integrated Circuit) 142 as a control unit, and both ends of each cell 19-k are connected to the monitoring IC 142. Specifically, for example, one of the electrodes of the cell 19-1 is connected to the monitoring IC 142 by a wiring 144-1, and the other electrode is connected to the monitoring IC 142 by a wiring 144-2. Similarly, one of the electrodes of the cell 19-n is connected to the monitoring IC 142 by a wiring 144-n, and the other electrode is connected to the monitoring IC 142 by a wiring 144- (n + 1). That is, both ends of the cell 19-k are connected to the monitoring IC 142 by the two wirings 144-k, 144- (k + 1).

配線144−1と配線144−2との間には、バランス用FET(Field effect transistor:電界効果トランジスタ)146−1と放電抵抗148−1が直列に接続される。換言すれば、配線144−1と配線144−2との間で、バランス用FET146−1と放電抵抗148−1の直列接続体が、セル19−1に対して並列に接続される。バランス用FET146−1のゲートは、監視IC142に接続される。同様に、配線144−nと配線144−(n+1)との間には、バランス用FET146−nと放電抵抗148−nが直列に接続される。換言すれば、配線144−nと配線144−(n+1)との間で、バランス用FET146−nと放電抵抗148−nの直列接続体が、セル19−nに対して並列に接続される。バランス用FET146−nのゲートは監視IC142に接続される。即ち、配線144−kと配線144−(k+1)との間には、セル19−kに並列に接続される形で、バランス用FET146−kと放電抵抗148−kの直列接続体が接続されると共に、バランス用FET146−kのゲートは、監視IC142に接続される。   A balancing FET (Field effect transistor) 146-1 and a discharge resistor 148-1 are connected in series between the wiring 144-1 and the wiring 144-2. In other words, a series connection body of the balancing FET 146-1 and the discharge resistor 148-1 is connected in parallel to the cell 19-1 between the wiring 144-1 and the wiring 144-2. The gate of the balancing FET 146-1 is connected to the monitoring IC 142. Similarly, a balancing FET 146-n and a discharge resistor 148-n are connected in series between the wiring 144-n and the wiring 144- (n + 1). In other words, a series connection body of the balancing FET 146-n and the discharge resistor 148-n is connected in parallel to the cell 19-n between the wiring 144-n and the wiring 144- (n + 1). The gate of the balancing FET 146-n is connected to the monitoring IC 142. That is, a series connection body of the balancing FET 146-k and the discharge resistor 148-k is connected between the wiring 144-k and the wiring 144- (k + 1) so as to be connected in parallel to the cell 19-k. In addition, the gate of the balancing FET 146-k is connected to the monitoring IC 142.

バランス用FET148−k及び放電抵抗148−kは、所謂、均等化(セルバランス)回路を構成し、バランス用FET148−kをONすることにより、セル19−kを短絡させることができる。即ち、バランス用FET148−kの短絡時には、セル19−kからの放電が行われ、放電エネルギは放電抵抗148−kで消費される。これにより、各セル19−kの間で、電極間電圧(以下、セル電圧Vkと称する)、即ち、静電容量にアンバランスが生じた場合に、相対的にセル電圧Vkが高いセル19−kを放電させてアンバランスを解消することができる。そのため、各セル19−kの間でのセル電圧Vkのアンバランスにより、キャパシタ19の容量を全て使い切れないような事態を回避することができる。   The balancing FET 148-k and the discharge resistor 148-k constitute a so-called equalization (cell balance) circuit, and the cell 19-k can be short-circuited by turning on the balancing FET 148-k. That is, when the balancing FET 148-k is short-circuited, the cell 19-k is discharged, and the discharge energy is consumed by the discharge resistor 148-k. As a result, when an imbalance occurs in the voltage between electrodes (hereinafter referred to as the cell voltage Vk), that is, the capacitance between the cells 19-k, the cell 19- having a relatively high cell voltage Vk. Unbalance can be eliminated by discharging k. Therefore, it is possible to avoid a situation in which the capacity of the capacitor 19 cannot be completely used due to the imbalance of the cell voltage Vk between the cells 19-k.

監視IC142は、コントローラ30から電圧測定指令が入力されると、各セル19−kのセル電圧Vkを測定し、測定した各セル19−kのセル電圧Vkをコントローラ30に出力する。例えば、セル19−1のセル電圧V1は、配線144−1と配線144−2の間の電位差として検出することができる。同様に、セル19−nのセル電圧Vnは、配線144−nと配線144−(n+1)の間の電位差として検出することができる。即ち、セル19−kのセル電圧Vkは、配線144−kと配線144−(k+1)の間の電位差として検出することができる。   When the voltage measurement command is input from the controller 30, the monitoring IC 142 measures the cell voltage Vk of each cell 19-k and outputs the measured cell voltage Vk of each cell 19-k to the controller 30. For example, the cell voltage V1 of the cell 19-1 can be detected as a potential difference between the wiring 144-1 and the wiring 144-2. Similarly, the cell voltage Vn of the cell 19-n can be detected as a potential difference between the wiring 144-n and the wiring 144- (n + 1). That is, the cell voltage Vk of the cell 19-k can be detected as a potential difference between the wiring 144-k and the wiring 144- (k + 1).

また、監視IC142は、コントローラ30から入力される強制バランス指令に応じて、各セル19−kの間でのセル電圧Vkのアンバランスを解消させる均等化制御を行う。具体的には、監視IC142は、バランス用FET146−kのゲートにON信号を送信し、均等化制御の対象となるセル19−k(以下、対象セル19−i(iは、1〜nの間の整数値)と称する)を短絡させる。この際、放電抵抗148−iの作用により、対象セル19−iからの放電電流は微小電流となるため、対象セル19−iのセル電圧Viは徐々に降下する。   In addition, the monitoring IC 142 performs equalization control for canceling the imbalance of the cell voltage Vk between the cells 19-k in response to the forced balance command input from the controller 30. Specifically, the monitoring IC 142 transmits an ON signal to the gate of the balancing FET 146-k, and the cell 19-k (hereinafter, the target cell 19-i (i is 1 to n) to be subjected to equalization control. The integer value between) is short-circuited. At this time, since the discharge current from the target cell 19-i becomes a minute current due to the action of the discharge resistor 148-i, the cell voltage Vi of the target cell 19-i gradually decreases.

次に、図5を参照して、コントローラ30によるキャパシタ19の劣化判定処理(各セル19−kの相対的な劣化度を判定する処理)の一例について説明する。   Next, an example of the deterioration determination process of the capacitor 19 (process for determining the relative deterioration degree of each cell 19-k) by the controller 30 will be described with reference to FIG.

尚、本実施形態では、コントローラ30によりキャパシタ19の劣化判定処理が実行されるが、監視IC142で実行されてもよいし、コントローラ30以外の他の処理装置で実行されてもよい。   In this embodiment, the controller 30 executes the deterioration determination process for the capacitor 19, but may be executed by the monitoring IC 142 or may be executed by another processing device other than the controller 30.

図5は、コントローラ30によるキャパシタ19の劣化判定処理の一例を概略的に示すフローチャートである。以下で説明するように、本実施形態におけるキャパシタ19の劣化判定処理は、対象セル19−iの均等化制御を一体として含む態様で実行される。本フローチャートによる処理は、ショベルの運転中、即ち、ショベルのキーオンからキーオフまでの間で、所定時間間隔で繰り返し実行されてよい。   FIG. 5 is a flowchart schematically showing an example of the deterioration determination process for the capacitor 19 by the controller 30. As will be described below, the deterioration determination process for the capacitor 19 in the present embodiment is executed in a manner that includes the equalization control of the target cell 19-i as a unit. The processing according to this flowchart may be repeatedly executed at predetermined time intervals during the operation of the shovel, that is, from the key on to the key off of the shovel.

ステップS102にて、コントローラ30は、全てのセル19−kのセル電圧Vkを測定する旨の電圧測定指令を監視IC142に送信する。これにより、監視IC142は、全てのセル19−kのセル電圧Vkを測定し、コントローラ30に測定値を送信する。   In step S102, the controller 30 transmits to the monitoring IC 142 a voltage measurement command for measuring the cell voltages Vk of all the cells 19-k. As a result, the monitoring IC 142 measures the cell voltage Vk of all the cells 19-k and transmits the measured value to the controller 30.

ステップS104にて、コントローラ30は、均等化制御が必要か否かを判定する。コントローラ30は、例えば、セル19−kのセル電圧Vkのうち、最も高いセル電圧値と最も低いセル電圧値との差が所定値より大きい場合や、セル19−kのうちの少なくとも1つのセル電圧Vkが所定の上限電圧値を超えている場合等に、均等化制御が必要と判定することができる。コントローラ30は、均等化制御が必要と判定した場合、ステップS106に進み、均等化制御が必要でないと判定した場合、今回の処理を終了する。   In step S104, the controller 30 determines whether equalization control is necessary. For example, when the difference between the highest cell voltage value and the lowest cell voltage value among the cell voltages Vk of the cells 19-k is larger than a predetermined value, the controller 30 may be at least one cell of the cells 19-k. If the voltage Vk exceeds a predetermined upper limit voltage value, it can be determined that equalization control is necessary. If it is determined that equalization control is necessary, the controller 30 proceeds to step S106. If it is determined that equalization control is not necessary, the controller 30 ends the current process.

ステップS106にて、コントローラ30は、均等化制御により対象セル19−iの電圧を低下させる際の目標電圧Vtgtを設定する。目標電圧Vtgtは、所定の電圧値(一定)であってもよいし、全てのセル19−kのセル電圧Vkの平均値であってもよい。   In step S106, the controller 30 sets a target voltage Vtgt when the voltage of the target cell 19-i is reduced by equalization control. The target voltage Vtgt may be a predetermined voltage value (constant) or may be an average value of the cell voltages Vk of all the cells 19-k.

ステップS108にて、コントローラ30は、対象セル19−iを決定する。例えば、コントローラ30は、目標電圧Vtgtより高いセル19−kを対象セル19−iに決定してよい。   In step S108, the controller 30 determines the target cell 19-i. For example, the controller 30 may determine the cell 19-k that is higher than the target voltage Vtgt as the target cell 19-i.

ステップS110にて、コントローラ30は、決定された対象セル19−iの放電を行う、即ち、対象セル19−iに対して均等化制御を行う。決定された対象セル19−iが複数ある場合は、対象セル19−i毎に均等化制御を行う。具体的には、コントローラ30は、監視IC142に強制バランス信号を送信し、監視IC142が強制バランス信号の受信に応じて、均等化制御を行う。監視IC142は、バランス用FET19−iのゲートにON信号を送信し、対象セル19−iを短絡させて、対象セル19−iの放電を行う。   In step S110, the controller 30 discharges the determined target cell 19-i, that is, performs equalization control on the target cell 19-i. When there are a plurality of determined target cells 19-i, equalization control is performed for each target cell 19-i. Specifically, the controller 30 transmits a forced balance signal to the monitoring IC 142, and the monitoring IC 142 performs equalization control in response to reception of the forced balance signal. The monitoring IC 142 transmits an ON signal to the gate of the balancing FET 19-i, short-circuits the target cell 19-i, and discharges the target cell 19-i.

尚、監視IC142は、均等化制御を行う際、対象セル19−iのセル電圧Viを常時或いは定期的に取得することにより、対象セル19−iが目標電圧Vtgtまで低下したことを確認して、バランス用FET19−iのゲートにOFF信号を送信する。また、監視IC142は、予め目標電圧Vtgtまで低下させるための時間を算出し、算出した時間だけ、バランス用FET19−iをONしてもよい。   The monitoring IC 142 confirms that the target cell 19-i has decreased to the target voltage Vtgt by acquiring the cell voltage Vi of the target cell 19-i constantly or periodically when performing equalization control. Then, an OFF signal is transmitted to the gate of the balancing FET 19-i. Further, the monitoring IC 142 may calculate a time for reducing the voltage to the target voltage Vtgt in advance, and may turn on the balancing FET 19-i for the calculated time.

ステップS112にて、コントローラ30は、対象セル19−iの個数に基づき、対象セル19−iの劣化度を表す指標値(劣化ポイントPi)をインクリメントする。具体的には、コントローラ30は、今回の均等化制御における対象セル19−iの個数が少ない程劣化ポイントPiのインクリメント値を大きくする。即ち、コントローラ30は、今回の均等化制御における対象セル19−iの個数が少ない程劣化度が高くなるように、対象セル19−iに対して劣化ポイントを追加的に付与する。例えば、各回の均等化制御における対象セル19−iの個数が1個の場合に付与される劣化ポイントを最大値として、対象セル19−iの個数が1個増えるごとに、対象セル19−iに付与される劣化ポイントを所定量ずつ減らす態様であってよい。また、各回の均等化制御における対象セル19−iの個数が1個の場合に付与される劣化ポイントを最大値として、対象セル19−iに付与される劣化ポイントは、当該最大値を対象セル19−iの個数で除した値であってもよい。   In step S112, the controller 30 increments an index value (deterioration point Pi) indicating the degree of deterioration of the target cell 19-i based on the number of target cells 19-i. Specifically, the controller 30 increases the increment value of the deterioration point Pi as the number of target cells 19-i in the current equalization control decreases. That is, the controller 30 additionally gives deterioration points to the target cell 19-i so that the degree of deterioration increases as the number of target cells 19-i in the current equalization control decreases. For example, every time the number of target cells 19-i increases by using the maximum degradation point given when the number of target cells 19-i in each equalization control is one, the target cell 19-i It is possible to reduce the deterioration points given to the item by a predetermined amount. In addition, the deterioration point given when the number of target cells 19-i in each equalization control is one is the maximum value, and the deterioration point given to the target cell 19-i is the target cell. It may be a value divided by the number of 19-i.

尚、ステップS112の処理は、ステップS110と並行して(即ち、同時に)、実行されてよい。また、各セル19−kの劣化ポイントPkは、コントローラ30の不揮発性の内部メモリに格納される。また、各セル19−kの劣化ポイントPkは、キャパシタ19が未使用の場合、全て"0"に設定され、ショベルの運転によるキャパシタ19の使用時間が進み、均等化制御の回数が増えるに従い、ステップS112の処理で順次更新されていく。即ち、コントローラ30は、均等化制御が行われる度に、対象セル19−iに対して、対象セル19−iの個数が少ない程高くなる劣化度を表す指標値を付与すると共に、セル19−k毎の指標値の積算値を内部メモリに格納する。また、後述の如く、セル19−kの何れかが相対的に劣化していると判定され、当該セル19−kが交換された場合、全てのセル19−kの劣化ポイントPkは、"0"に初期化される。   Note that the process of step S112 may be executed in parallel with (ie, simultaneously with) step S110. Further, the deterioration point Pk of each cell 19-k is stored in the nonvolatile internal memory of the controller 30. Further, the deterioration points Pk of the respective cells 19-k are all set to “0” when the capacitor 19 is not used, and the use time of the capacitor 19 by the operation of the excavator advances, and the number of equalization control increases. It is sequentially updated in the process of step S112. That is, every time equalization control is performed, the controller 30 gives the target cell 19-i an index value indicating the degree of deterioration that increases as the number of the target cells 19-i decreases, and the cell 19-i. The integrated value of the index value for each k is stored in the internal memory. Further, as described later, when it is determined that any one of the cells 19-k is relatively deteriorated and the cell 19-k is replaced, the deterioration points Pk of all the cells 19-k are “0”. Initialized to ".

ステップS114にて、コントローラ30は、ステップS112の処理で更新された各セル19−kの劣化ポイントPk(即ち、各回のステップS112の処理で対象セル19−iに対して付与される劣化度を表す指標値の積算値)に基づき、キャパシタ19の劣化の有無を判定する。具体的には、コントローラ30は、キャパシタ19に含まれる各セル19−kの劣化進行のばらつきが所定基準以上に大きくなっている場合、キャパシタ19が劣化していると判定する。例えば、コントローラ30は、各セル19−kの劣化ポイントPkの最大値Pmaxと最小値Pminの差が所定閾値Pth1以上になった場合、キャパシタ19が劣化していると判定してよい。   In step S114, the controller 30 determines the deterioration point Pk of each cell 19-k updated in the process of step S112 (that is, the degree of deterioration given to the target cell 19-i in each process of step S112). The presence or absence of deterioration of the capacitor 19 is determined based on the integrated index value). Specifically, the controller 30 determines that the capacitor 19 is deteriorated when the variation in the deterioration progress of each cell 19-k included in the capacitor 19 is larger than a predetermined reference. For example, the controller 30 may determine that the capacitor 19 has deteriorated when the difference between the maximum value Pmax and the minimum value Pmin of the deterioration point Pk of each cell 19-k is equal to or greater than a predetermined threshold value Pth1.

ステップS116にて、コントローラ30は、ステップS114の結果に基づき、キャパシタ19が劣化しているか否かを判定する。コントローラ30は、キャパシタ19が劣化していると判定した場合、ステップS118に進み、キャパシタ19が劣化していないと判定した場合、今回の処理を終了する。   In step S116, the controller 30 determines whether or not the capacitor 19 has deteriorated based on the result of step S114. If the controller 30 determines that the capacitor 19 has deteriorated, the process proceeds to step S118. If the controller 30 determines that the capacitor 19 has not deteriorated, the current process ends.

ステップS118にて、コントローラ30は、各セル19−kの劣化ポイントPkに基づき、キャパシタ19のセル19−kのうちの劣化が異常に進行している(即ち、相対的に劣化している)セル19−k(以下、劣化セルと称する)を特定する。具体的には、コントローラ30は、劣化ポイントPkが所定閾値Pth2以上になっている場合や劣化ポイントPkが最小値Pminに対して所定閾値Pth1以上の差がある場合等において、セル19−kが相対的に劣化していると判定してよい。   In step S118, based on the deterioration point Pk of each cell 19-k, the controller 30 has abnormally progressed deterioration of the cell 19-k of the capacitor 19 (that is, relatively deteriorated). A cell 19-k (hereinafter referred to as a degraded cell) is specified. Specifically, when the deterioration point Pk is equal to or greater than the predetermined threshold value Pth2, or when the deterioration point Pk is different from the minimum value Pmin by the predetermined threshold value Pth1 or more, the controller 30 You may determine that it has deteriorated relatively.

ステップS120にて、コントローラ30は、キャビン10の室内に配置されるディスプレイやインジケータ(共に不図示)に対する表示やスピーカ(不図示)を通じた音声等により、キャパシタ19が劣化している旨の警報を行う。この際、コントローラ30は、キャビン10内のディスプレイ等に、キャパシタ19の全てのセル19−kのうちの何れが劣化セルであるかを示す表示を行ってよい。これにより、ショベルのオペレータやショベルをメンテナンスする作業者に対して、キャパシタ19の劣化セルの交換を促すことができる。   In step S120, the controller 30 issues an alarm indicating that the capacitor 19 has deteriorated due to a display on a display or an indicator (both not shown) arranged in the cabin 10 or sound through a speaker (not shown). Do. At this time, the controller 30 may display on the display or the like in the cabin 10 which one of all the cells 19-k of the capacitor 19 is a deteriorated cell. As a result, the excavator operator or the operator who maintains the excavator can be urged to replace the deteriorated cell of the capacitor 19.

このように、本例では、コントローラ30は、キャパシタ制御回路140(具体的には、監視IC142)による均等化制御が行われるときの対象セル19−iの個数に基づき、キャパシタ19の劣化の有無、及び各セル19−kの劣化度を判定する。具体的には、コントローラ30は、監視IC142による均等化制御が行われる度に、対象セル19−iに対して、対象セル19−iの個数が少ない程高くなる劣化度を表す指標値(劣化ポイント)を付与する。そして、コントローラ30は、各セル19−kの劣化ポイントの積算値(劣化ポイントPk)に基づき、キャパシタ19の劣化の有無、及び各セル19−kの劣化度を判定する。従って、本実施形態によれば、通常の均等化制御に付随して蓄電装置の劣化判定を行うことができる。そのため、蓄電装置の劣化判定の機会が限定されることがなく、容易に蓄電装置の劣化判定を行うことができる。   Thus, in this example, the controller 30 determines whether or not the capacitor 19 has deteriorated based on the number of target cells 19-i when the equalization control is performed by the capacitor control circuit 140 (specifically, the monitoring IC 142). And the degree of deterioration of each cell 19-k is determined. Specifically, each time the equalization control is performed by the monitoring IC 142, the controller 30 indicates an index value (deterioration) indicating a degree of deterioration that increases as the number of the target cells 19-i decreases with respect to the target cells 19-i. Points). And the controller 30 determines the presence or absence of deterioration of the capacitor 19 and the deterioration degree of each cell 19-k based on the integrated value (deterioration point Pk) of the deterioration point of each cell 19-k. Therefore, according to the present embodiment, it is possible to determine the deterioration of the power storage device accompanying the normal equalization control. Therefore, the opportunity for determining the deterioration of the power storage device is not limited, and it is possible to easily determine the deterioration of the power storage device.

ここで、図6、図7を参照して、上述した図5のステップS112,S114,S118の処理の詳細、即ち、キャパシタ19の劣化判定方法の詳細について説明を行う。   Here, with reference to FIG. 6 and FIG. 7, the details of the processing of steps S112, S114, and S118 of FIG. 5 described above, that is, the details of the deterioration determination method of the capacitor 19 will be described.

図6は、劣化がほとんど進行していない正常なセル19−k(以下、正常セルと称する)と劣化がある程度進行した劣化セルの電圧特性を説明する図であり、具体的には、正常セルと劣化セルの充電時間に対するセル電圧の変化特性を示す図である。図7は、各セル19−kの劣化判定方法を説明する図であり、具体的には、劣化セルが均等化制御の対象になる場合(a)と、正常セルが均等化制御の対象になる場合(b)の各セル19−kのセル電圧Vkを示す図である。   FIG. 6 is a diagram for explaining voltage characteristics of a normal cell 19-k in which deterioration has hardly progressed (hereinafter referred to as a normal cell) and a deteriorated cell in which deterioration has progressed to some extent. It is a figure which shows the change characteristic of the cell voltage with respect to charging time of a deterioration cell. FIG. 7 is a diagram for explaining a deterioration determination method for each cell 19-k. Specifically, when the deteriorated cell is a target for equalization control (a) and a normal cell is a target for equalization control. It is a figure which shows the cell voltage Vk of each cell 19-k of the case (b) which becomes.

尚、図7に示す一例では、キャパシタ19に含まれるセル19−kの個数が6個(即ち、n=6)である。また、図7に示す一例では、劣化セルが1個である。   In the example shown in FIG. 7, the number of cells 19-k included in the capacitor 19 is six (ie, n = 6). Further, in the example shown in FIG. 7, there is one deteriorated cell.

図6に示すように、正常セル(図中実線)は、充電時間に対して比較的緩やかな傾きでセル電圧が変化する。一方、異常セル(図中点線)は、充電時間に対して比較的急な傾きでセル電圧が変化する。よって、キャパシタ19の充電率が比較的高い状態では、図中の実線と点線の交差点Psより右側の領域(充電時間が長い領域)に対応するため、均等化制御の対象セル19−iは、劣化セルになる。一方、キャパシタ19の充電率が比較的低い状態では、図中の実線と点線の交差点Psより左側の領域(充電時間が短い領域)に対応するため、均等化制御の対象は、正常セルになる。即ち、各回の均等化制御における対象セル19−iは、正常セルと異常セルの何れか一方になる。   As shown in FIG. 6, the cell voltage of a normal cell (solid line in the figure) changes with a relatively gentle slope with respect to the charging time. On the other hand, the cell voltage of an abnormal cell (dotted line in the figure) changes with a relatively steep slope with respect to the charging time. Therefore, in a state where the charging rate of the capacitor 19 is relatively high, since it corresponds to a region on the right side (region where charging time is long) from the intersection Ps between the solid line and the dotted line in the figure, the target cell 19-i for equalization control is It becomes a degraded cell. On the other hand, when the charging rate of the capacitor 19 is relatively low, it corresponds to the region on the left side of the intersection Ps between the solid line and the dotted line (region where the charging time is short) in the figure, and therefore the target of equalization control is a normal cell. . That is, the target cell 19-i in each equalization control is either a normal cell or an abnormal cell.

劣化セルの個数は、キャパシタ19の全てのセル19−kの個数に対して、通常、比較的少数である(本例の場合、セル19−4の1個)である。そのため、図7(a)に示すように、劣化セルが均等化制御の対象になる場合、対象セル19−iの個数は、全体の個数に対して比較的少なくなる(図中点線枠)。即ち、対象セル19−iの個数は、対象セル19−i以外のセル19−k(以下、非対象セル19−j(jは、1〜nの間の整数値)と称する)の個数より少なくなる。一方、図7(b)に示すように、正常セルが均等化制御の対象になる場合、対象セル19−iの個数は、全体の個数に対して比較的多くなる(図中点線枠)。即ち、対象セル19−iの個数は、非対象セル19−jの個数より多くなる(図中点線枠)。従って、上述の如く、各回の均等化制御における対象セル19−iの個数が少ない程高くなるように、対象セル19−iに対して劣化ポインを追加的に付与する(劣化ポイントPiをインクリメントする)ことにより、劣化セルの劣化ポイントPkは、増加しやすくなり、正常セルの劣化ポイントPkは、増加しにくくなる。そのため、均等化制御が実行される度に、対象セル19−iの劣化ポイントPiを更新(積算)していくことにより、キャパシタ19の劣化(具体的には、各セル19−kの劣化進行のばらつき)を判定できると共に、各セル19−kの相対的な劣化を判定することができる。   The number of deteriorated cells is normally relatively small with respect to the number of all cells 19-k of the capacitor 19 (in this example, one cell 19-4). Therefore, as shown in FIG. 7A, when the deteriorated cell becomes the target of equalization control, the number of target cells 19-i is relatively small with respect to the total number (dotted line frame in the figure). That is, the number of target cells 19-i is based on the number of cells 19-k other than the target cell 19-i (hereinafter referred to as non-target cells 19-j (j is an integer value between 1 and n)). Less. On the other hand, as shown in FIG. 7B, when a normal cell is a target of equalization control, the number of target cells 19-i is relatively large with respect to the total number (dotted line frame in the figure). That is, the number of target cells 19-i is larger than the number of non-target cells 19-j (dotted line frame in the figure). Therefore, as described above, a deterioration point is additionally given to the target cell 19-i so as to increase as the number of target cells 19-i in each equalization control decreases (the deterioration point Pi is incremented). Thus, the deterioration point Pk of the deteriorated cell is likely to increase, and the deterioration point Pk of the normal cell is difficult to increase. Therefore, each time the equalization control is executed, the deterioration point Pi of the target cell 19-i is updated (integrated), whereby the deterioration of the capacitor 19 (specifically, the deterioration progress of each cell 19-k progresses). Variation) and the relative deterioration of each cell 19-k can be determined.

例えば、各回の均等化制御において、対象セル19−iが1個の場合に劣化ポイントとして5点を追加的に付与(劣化ポイントPiを5点だけインクリメント)し、対象セル19−iが1個増える毎に、対象セル19−iに付与される劣化ポイントを1点ずつ減点する方法を採用する。この場合、図7に示す一例では、劣化セル(セル19−4)が均等化制御の対象になる場合、劣化セルには、劣化ポイントとして5点が付与される。一方、正常セル(セル19−1〜19−3及びセル19−5,19−6)が均等化制御の対象になる場合、正常セルには、劣化ポイントとして1点しか付与されない。また、キャパシタ19は、比較的高い充電率から比較的低い充電率まで幅広く使用されるのが通常であるため、正常セルと劣化セルの一方に均等化制御の対象が集中することはない。そのため、劣化セル(セル19−4)の劣化ポイントは、正常セルの劣化ポイントよりも早く増加し、上述した図5のステップS114、S118の処理により、キャパシタ19の劣化判定及びセル19−4の劣化判定を行うことができる。   For example, in each equalization control, when there is one target cell 19-i, 5 points are additionally given as deterioration points (the deterioration point Pi is incremented by 5 points), and one target cell 19-i is provided. A method is employed in which the deterioration points given to the target cell 19-i are decremented one by one each time the number increases. In this case, in the example shown in FIG. 7, when the deteriorated cell (cell 19-4) is subjected to equalization control, 5 points are assigned to the deteriorated cell as deterioration points. On the other hand, when normal cells (cells 19-1 to 19-3 and cells 19-5 and 19-6) are subjected to equalization control, only one point is given to the normal cell as a deterioration point. Moreover, since the capacitor 19 is normally used widely from a relatively high charging rate to a relatively low charging rate, the target of equalization control does not concentrate on one of the normal cell and the deteriorated cell. Therefore, the deterioration point of the deteriorated cell (cell 19-4) increases earlier than the deterioration point of the normal cell, and the deterioration determination of the capacitor 19 and the determination of the cell 19-4 are performed by the processing of steps S114 and S118 of FIG. Deterioration determination can be performed.

尚、本例では、各回の均等化制御における対象セル19−iの個数に基づき、各セル19−kの劣化度を判定するが、各回の均等化制御における対象セル19−iの個数と非対象セル19−jの個数の双方に基づき、劣化度を判定してもよい。具体的には、各回の均等化制御における対象セル19−iの個数と非対象セル19−jの個数の大小関係、即ち、各回の均等化制御における対象セル19−iが非対象セル19−jより多いのか少ないのかに基づき、各セル19−kの劣化度を判定してもよい。   In this example, the degree of deterioration of each cell 19-k is determined based on the number of target cells 19-i in each equalization control, but the number of target cells 19-i in each time equalization control is not determined. The degree of deterioration may be determined based on both the number of target cells 19-j. Specifically, the size relationship between the number of target cells 19-i and the number of non-target cells 19-j in each equalization control, that is, the target cell 19-i in each time equalization control is the non-target cell 19-. The degree of deterioration of each cell 19-k may be determined based on whether it is greater than or less than j.

例えば、各回の均等化制御における対象セル19−iの個数が非対象セル19−jの個数より少ない場合、対象セル19−iに劣化ポイントを追加的に付与する(劣化ポイントPiをインクリメントする)。一方、各回の均等化制御における対象セル19−iの個数が非対象セル19−jの個数より多い場合、逆に、非対象セル19−jに劣化ポイントを追加的に付与する(劣化ポイントPjをインクリメントする)。即ち、対象セル19−iの個数が非対象セル19−jの個数よりも少ない場合、対象セル19−iの劣化度が非対象セル19−jの劣化度より高くなり、対象セル19−iの個数が非対象セル19−jの個数より多い場合、非対象セル19−jの劣化度が対象セル19−iの劣化度より高くなるように、各セル19−kの相対的な劣化度を判定してもよい。これにより、上述した一例(図5)と同様の作用・効果を得ることができる。   For example, when the number of target cells 19-i in each equalization control is smaller than the number of non-target cells 19-j, a deterioration point is additionally given to the target cell 19-i (the deterioration point Pi is incremented). . On the other hand, when the number of target cells 19-i in each equalization control is larger than the number of non-target cells 19-j, conversely, deterioration points are additionally given to the non-target cells 19-j (deterioration points Pj). Is incremented). That is, when the number of target cells 19-i is smaller than the number of non-target cells 19-j, the degradation level of the target cells 19-i is higher than the degradation level of the non-target cells 19-j, and the target cell 19-i When the number of cells 19-j is larger than the number of non-target cells 19-j, the relative deterioration degree of each cell 19-k is set so that the deterioration degree of the non-target cell 19-j is higher than the deterioration degree of the target cell 19-i. May be determined. Thereby, the effect | action and effect similar to the example (FIG. 5) mentioned above can be acquired.

次に、図8を参照して、コントローラ30によるキャパシタ19の劣化判定処理の他の例について説明する。   Next, another example of the deterioration determination process for the capacitor 19 by the controller 30 will be described with reference to FIG.

図8は、コントローラ30によるキャパシタ19の劣化判定処理の他の例を概略的に示すフローチャートである。本フローチャートによる処理は、図5のフローチャートと同様、ショベルの運転中、即ち、ショベルのキーオンからキーオフまでの間で、所定時間間隔で繰り返し実行されてよい。   FIG. 8 is a flowchart schematically showing another example of the deterioration determination process for the capacitor 19 by the controller 30. Similar to the flowchart of FIG. 5, the processing according to this flowchart may be repeatedly executed at predetermined time intervals during the operation of the excavator, that is, from the key-on to the key-off of the shovel.

本フローチャートのステップS202〜S208、S216〜S222の処理は、図5のフローチャートにおけるステップS102〜S108、S114〜120の処理と同様である。そのため、以下の説明では、図5のフローチャートと異なる部分を中心に説明を行う。   The processes in steps S202 to S208 and S216 to S222 in this flowchart are the same as the processes in steps S102 to S108 and S114 to 120 in the flowchart in FIG. For this reason, in the following description, the description will focus on parts different from the flowchart of FIG.

ステップS210にて、コントローラ30は、決定された対象セル19−iの放電を行う、即ち、対象セル19−iに対して均等化制御を行う。決定された対象セル19−iが複数ある場合は、対象セル19−i毎に均等化制御を行う。この際、コントローラ30は、所定時間Tを上限として対象セル19−iの放電を行わせる。具体的には、コントローラ30は、監視IC142に所定時間Tを上限として放電させる旨の指示を含む強制バランス信号を送信し、監視IC142が強制バランス信号に応じて、均等化制御を行う。監視IC142は、バランス用FET19−iのゲートにON信号を送信し、対象セル19−iのセル電圧Viが目標電圧Vtgtまで低下するか、所定時間Tが経過するかのいずれか一方の条件が成立するまで、対象セル19−iを短絡させて、対象セル19−iの放電を行う。   In step S210, the controller 30 discharges the determined target cell 19-i, that is, performs equalization control on the target cell 19-i. When there are a plurality of determined target cells 19-i, equalization control is performed for each target cell 19-i. At this time, the controller 30 discharges the target cell 19-i with the predetermined time T as an upper limit. Specifically, the controller 30 transmits a forced balance signal including an instruction to discharge the monitoring IC 142 with the predetermined time T as an upper limit, and the monitoring IC 142 performs equalization control according to the forced balance signal. The monitoring IC 142 transmits an ON signal to the gate of the balancing FET 19-i, and the condition that either the cell voltage Vi of the target cell 19-i drops to the target voltage Vtgt or the predetermined time T elapses is met. Until it is established, the target cell 19-i is short-circuited, and the target cell 19-i is discharged.

ステップS212にて、コントローラ30は、対象セル19−iの均等化が完了したか、即ち、ステップS208で決定された対象セル19−iの全てのセル電圧Viが目標電圧Vtgtまで低下したか否かを判定する。コントローラ30は、全ての対象セル19−iのセル電圧Viが目標電圧Vtgtまで下がった場合、ステップS214に進む。一方、コントローラ30は、全ての対象セル19−iのセル電圧Viが目標電圧Vtgtまで下がっていない場合、ステップS212に戻って、対象セル19−iのうちのセル電圧Viが目標電圧Vtgtまで低下していないものを対象として、再度、均等化制御を行う(リトライ)。   In step S212, the controller 30 determines whether equalization of the target cell 19-i has been completed, that is, whether all the cell voltages Vi of the target cell 19-i determined in step S208 have decreased to the target voltage Vtgt. Determine whether. When the cell voltage Vi of all the target cells 19-i has decreased to the target voltage Vtgt, the controller 30 proceeds to step S214. On the other hand, when the cell voltages Vi of all the target cells 19-i have not decreased to the target voltage Vtgt, the controller 30 returns to step S212, and the cell voltage Vi of the target cells 19-i decreases to the target voltage Vtgt. The equalization control is performed again for those not yet performed (retry).

尚、コントローラ30は、対象セル19−i毎に、均等化制御のリトライ回数を内部メモリ等に記憶させる。   The controller 30 stores the equalization control retry count in an internal memory or the like for each target cell 19-i.

ステップS214にて、コントローラ30は、対象セル19−iの個数、及び各対象セル19−iの放電回数(即ち、均等化制御のリトライ回数)に基づき、対象セル19−iの劣化度を表す指標値(劣化ポイントPi)をインクリメントする。具体的には、コントローラ30は、今回の均等化制御における対象セル19−iの個数が少ない程、各対象セル19−iの劣化ポイントPiのインクリメント値を大きくする。また、コントローラ30は、今回の均等化制御における各対象セル19−iのリトライ回数が多い程、各対象セル19−iの劣化ポイントPiのインクリメント値を大きくする。即ち、コントローラ30は、今回の均等化制御における対象セル19−iの個数が少ない程劣化度が高くなるように、且つ、今回の均等化制御のリトライ回数が多い程劣化度が高くなるように、対象セル19−iに対して劣化ポイントを追加的に付与する。例えば、各回の均等化制御における対象セル19−iの個数が1個の場合に付与される劣化ポイントを最大値として、対象セル19−iの個数が1個増えるごとに、全ての対象セル19−iに付与される劣化ポイントを所定量ずつ減らす態様であってよい。また、各回の均等化制御における対象セル19−iの個数が1個の場合に付与される劣化ポイントを最大値として、全ての対象セル19−iに付与される劣化ポイントは、当該最大値を対象セル19−iの個数で除した値であってもよい。また、各対象セル19−iに対して、リトライ回数が1回増える毎に、劣化ポイントを更に所定量付与する態様であってよい。   In step S214, the controller 30 represents the degree of deterioration of the target cell 19-i based on the number of target cells 19-i and the number of discharges of each target cell 19-i (that is, the number of times of equalization control retries). The index value (deterioration point Pi) is incremented. Specifically, the controller 30 increases the increment value of the deterioration point Pi of each target cell 19-i as the number of target cells 19-i in the current equalization control decreases. Further, the controller 30 increases the increment value of the deterioration point Pi of each target cell 19-i as the number of retries of each target cell 19-i in the current equalization control increases. That is, the controller 30 increases the degree of deterioration as the number of target cells 19-i in the current equalization control decreases, and increases as the number of retries of the current equalization control increases. The deterioration point is additionally given to the target cell 19-i. For example, every time the number of target cells 19-i is increased by one, the deterioration point given when the number of target cells 19-i in each equalization control is one is the maximum value. It may be an aspect in which the deterioration points given to -i are reduced by a predetermined amount. Moreover, the deterioration point given when the number of target cells 19-i in each equalization control is one is the maximum value, and the deterioration points given to all the target cells 19-i are the maximum values. It may be a value divided by the number of target cells 19-i. Further, a predetermined amount of deterioration points may be given to each target cell 19-i every time the number of retries increases by one.

尚、各セル19−kの劣化ポイントPkは、コントローラ30の不揮発性の内部メモリに格納される。また、各セル19−kの劣化ポイントPkは、キャパシタ19が未使用の場合、全て"0"に設定され、ショベルの運転によるキャパシタ19の使用時間が進み、均等化制御の回数が増えるに従い、ステップS214の処理で順次更新されていく。また、セル19−kの何れかが相対的に劣化していると判定され、当該セル19−kが交換された場合、全てのセル19−kの劣化ポイントPkは、"0"に初期化される。   Note that the deterioration point Pk of each cell 19-k is stored in a nonvolatile internal memory of the controller 30. Further, the deterioration points Pk of the respective cells 19-k are all set to “0” when the capacitor 19 is not used, and the use time of the capacitor 19 by the operation of the excavator advances, and the number of equalization control increases. It is sequentially updated in the process of step S214. When it is determined that any of the cells 19-k is relatively deteriorated and the cell 19-k is replaced, the deterioration points Pk of all the cells 19-k are initialized to “0”. Is done.

このように、本例では、コントローラ30は、監視IC142による均等化制御が行われるときの対象セル19−iの個数に加えて、対象セル19−iの放電時間(リトライ回数)に基づき、キャパシタ19の劣化の有無、及び各セル19−kの劣化度を判定する。具体的には、コントローラ30は、監視IC142による均等化制御が行われる度に、対象セル19−iに対して、放電時間が長い程高くなるように、劣化度を表す指標値(劣化ポイント)を付与する。そして、コントローラ30は、各セル19−kの劣化ポイントの積算値(劣化ポイントPk)に基づき、キャパシタ19の劣化の有無、及び各セル19−kの劣化度を判定する。   Thus, in this example, the controller 30 determines the capacitor based on the discharge time (the number of retries) of the target cell 19-i in addition to the number of target cells 19-i when the equalization control by the monitoring IC 142 is performed. The presence or absence of 19 deterioration and the deterioration degree of each cell 19-k are determined. Specifically, each time the equalization control is performed by the monitoring IC 142, the controller 30 indicates an index value (degradation point) that indicates the degree of deterioration so that the discharge time becomes higher for the target cell 19-i. Is granted. And the controller 30 determines the presence or absence of deterioration of the capacitor 19 and the deterioration degree of each cell 19-k based on the integrated value (deterioration point Pk) of the deterioration point of each cell 19-k.

ここで、図9を参照して、上述した図8のステップS214,S216,S220の処理の詳細、即ち、キャパシタ19の劣化判定方法の詳細について説明を行う。   Here, with reference to FIG. 9, the details of the processing of steps S214, S216, and S220 of FIG. 8, that is, the details of the method for determining the deterioration of the capacitor 19 will be described.

図9(a)〜(c)は、各セル19−kの劣化判定方法を説明する図であり、具体的には、劣化セルが均等化制御の対象になり、且つ、各劣化セルの間で絶対的な劣化度に差異がある場合の均等化制御の実行状況を表す図である。   FIGS. 9A to 9C are diagrams illustrating a method for determining the deterioration of each cell 19-k. Specifically, the deteriorated cell is a target of equalization control, and between the deteriorated cells. It is a figure showing the execution condition of equalization control when there is a difference in absolute deterioration level.

尚、図9に示す一例では、キャパシタ19に含まれるセル19−kの個数が6個(即ち、n=6)である。また、図9に示す一例では、劣化セルが2個(セル19−3,19−4)である。また、図9に示す一例では、目標電圧Vtgtは、正常セルのセル電圧Vkと同じである。   In the example shown in FIG. 9, the number of cells 19-k included in the capacitor 19 is six (ie, n = 6). In the example shown in FIG. 9, there are two deteriorated cells (cells 19-3 and 19-4). In the example shown in FIG. 9, the target voltage Vtgt is the same as the cell voltage Vk of the normal cell.

図9(a)に示すように、均等化制御の対象が劣化セルの場合、劣化セルの間で絶対的な劣化度に差異が生じているときがある。上述した図5に示すように、劣化度が高くなる程、充電時間に対するセル電圧Vkの上昇速度(傾き)が急になるため、均等化対象のセル19−3,19−4のうち、絶対的な劣化度が高いセル19−4の方がセル19−3よりも正常セルのセル電圧(目標電圧Vtgt)との乖離が大きくなる。   As shown in FIG. 9A, when the target of equalization control is a deteriorated cell, there may be a difference in the absolute deterioration degree between the deteriorated cells. As shown in FIG. 5 described above, as the degree of deterioration increases, the rate of increase (inclination) of the cell voltage Vk with respect to the charging time becomes steeper. The cell 19-4 having a higher degree of general deterioration has a larger deviation from the cell voltage (target voltage Vtgt) of the normal cell than the cell 19-3.

このような場合、上述の如く、均等化制御における放電させる時間の上限を所定時間Tに設定すると、図9(b)に示すように、劣化セルのうちの劣化度が低いセル19−3は、1回目の均等化制御で、セル電圧V3が目標電圧Vtgtまで低下する。一方、劣化セルのうちの劣化度が高いセル19−4は、1回目の均等化制御では、セル電圧V4が目標電圧Vtgtまで低下しない。そのため、劣化度が高いセル19−4は、再度、均等化制御(リトライ)が行われ、図9(c)に示すように、2回目の均等化制御でセル電圧V4が目標電圧Vtgtまで低下する。   In such a case, as described above, when the upper limit of the discharging time in the equalization control is set to the predetermined time T, as shown in FIG. In the first equalization control, the cell voltage V3 decreases to the target voltage Vtgt. On the other hand, the cell 19-4 having a high degree of deterioration among the deteriorated cells does not drop the cell voltage V4 to the target voltage Vtgt in the first equalization control. Therefore, the equalization control (retry) is performed again on the cell 19-4 having a high degree of deterioration, and the cell voltage V4 is reduced to the target voltage Vtgt in the second equalization control as shown in FIG. 9C. To do.

このように、均等化制御における放電させる時間の上限(所定時間T)を設けると、劣化セルが均等化制御の対象である場合、絶対的な劣化度が高い対象セル19−i程、リトライ回数が多くなる。従って、上述の如く、均等化制御における放電回数(リトライ回数)が多くなる程高くなるように、対象セル19−iに対して劣化ポイントを追加的に付与することで、劣化度が高い劣化セル程、劣化ポイントが増加しやすくなる。そのため、絶対的な劣化度を考慮することが可能となり、例えば、劣化セルの中での劣化度の差異を判定したり、劣化セルと正常セルとの劣化度の絶対的な差異を判定したりすることができる。   Thus, when the upper limit (predetermined time T) of the discharge time in the equalization control is provided, when the deteriorated cell is the target of the equalization control, the target cell 19-i having a higher absolute deterioration degree has the number of retries. Will increase. Therefore, as described above, a deteriorated cell having a high degree of deterioration by additionally giving a deterioration point to the target cell 19-i so as to increase as the number of discharges (retry number) in the equalization control increases. The deterioration point tends to increase. Therefore, it is possible to consider the absolute deterioration level, for example, to determine the difference in deterioration level among the deteriorated cells, or to determine the absolute difference in deterioration level between the deteriorated cell and the normal cell. can do.

尚、放電回数(リトライ回数)の代わりに、均等化制御において、対象セル19−iのセル電圧Viが目標電圧Vtgtに到達するまでの時間(即ち、放電させる時間)を計測し、当該時間が長くなる程高くなるように、対象セル19−iに対して劣化ポイントを追加的に付与する構成であってもよい。これにより、上述した他の例(図8)と同様の作用・効果を得ることができる。   Instead of the number of discharges (the number of retries), in the equalization control, the time until the cell voltage Vi of the target cell 19-i reaches the target voltage Vtgt (that is, the time for discharging) is measured. The configuration may be such that deterioration points are additionally given to the target cell 19-i so as to increase as the length increases. Thereby, the effect | action and effect similar to the other example (FIG. 8) mentioned above can be acquired.

また、本例では、各回の均等化制御において、対象セル19−iが正常セルなのか劣化セルなのかに依らず、放電時間に基づく劣化ポイントの追加的な付与が行われるが、当該構成には限定されない。即ち、各回の均等化制御において、対象セル19−iが劣化セルの場合、即ち、対象セル19−iの個数が非対象セル19−jの個数より少ない場合に限定して、放電時間に基づく劣化ポイントの追加的な付与が行われてもよい。   Further, in this example, in each equalization control, the deterioration point based on the discharge time is additionally provided regardless of whether the target cell 19-i is a normal cell or a deterioration cell. Is not limited. That is, in each equalization control, only when the target cell 19-i is a deteriorated cell, that is, when the number of target cells 19-i is smaller than the number of non-target cells 19-j, based on the discharge time. Additional provision of deterioration points may be performed.

また、本例において、上述の如く、各回の均等化制御における対象セル19−iが非対象セル19−jより多いのか少ないのかに基づき、各セル19−kの劣化度を判定してもよい。具体的には、各回の均等化制御における対象セル19−iの個数が非対象セル19−jの個数より少ない場合、対象セル19−iに劣化ポイントを追加的に付与する(劣化ポイントPiをインクリメントする)。一方、各回の均等化制御における対象セル19−iの個数が非対象セル19−jの個数より多い場合、逆に、非対象セル19−jに劣化ポイントを追加的に付与する(劣化ポイントPjをインクリメントする)。これにより、上述した他の例(図8)と同様の作用・効果を得ることができる。この場合、各回の均等化制御における対象セル19−iの個数が非対象セル19−jの個数より少ないとき、即ち、対象セル19−iが劣化セルであるときは、放電時間に基づき、対象セル19−iに対して、更に劣化ポイントを追加的に付与する。一方、対象セル19−iの個数が非対象セル19−jの個数より多いとき、即ち、対象セル19−iが正常セルであるときは、対象セル19−iの放電時間に基づく劣化ポイントの付与を行わない。   In this example, as described above, the degree of deterioration of each cell 19-k may be determined based on whether the target cell 19-i in each equalization control is more or less than the non-target cell 19-j. . Specifically, when the number of target cells 19-i in each round of equalization control is smaller than the number of non-target cells 19-j, a deterioration point is additionally given to the target cell 19-i (deterioration point Pi is set). Increment). On the other hand, when the number of target cells 19-i in each equalization control is larger than the number of non-target cells 19-j, conversely, deterioration points are additionally given to the non-target cells 19-j (deterioration points Pj). Is incremented). Thereby, the effect | action and effect similar to the other example (FIG. 8) mentioned above can be acquired. In this case, when the number of target cells 19-i in each round of equalization control is smaller than the number of non-target cells 19-j, that is, when the target cell 19-i is a deteriorated cell, the target is based on the discharge time. Further deterioration points are additionally given to the cells 19-i. On the other hand, when the number of target cells 19-i is larger than the number of non-target cells 19-j, that is, when the target cell 19-i is a normal cell, the deterioration point based on the discharge time of the target cell 19-i. Do not grant.

以上、本発明を実施するための形態について詳述したが、本発明はかかる特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。   As mentioned above, although the form for implementing this invention was explained in full detail, this invention is not limited to this specific embodiment, In the range of the summary of this invention described in the claim, various Can be modified or changed.

例えば、上述した実施形態では、劣化判定の対象となる蓄電装置(キャパシタ19)は、ショベルに搭載されるが、当該構成には限定されない。例えば、劣化判定の対象は、電動車両に搭載される蓄電装置であってもよいし、定置型の蓄電装置であってもよい。   For example, in the embodiment described above, the power storage device (capacitor 19) to be subjected to deterioration determination is mounted on a shovel, but is not limited to this configuration. For example, the degradation determination target may be a power storage device mounted on an electric vehicle or a stationary power storage device.

1 下部走行体
1A,1B 油圧モータ
2 旋回機構
3 上部旋回体
4 ブーム
5 アーム
6 バケット
7 ブームシリンダ
8 アームシリンダ
9 バケットシリンダ
10 キャビン
11 エンジン
12 電動発電機
13 減速機
14 メインポンプ
15 パイロットポンプ
16 高圧油圧ライン
17 コントロールバルブ
18,18A,18B インバータ
19 キャパシタ(蓄電装置)
19−1〜19〜n,19−k キャパシタセル(蓄電セル)
19−i 対象セル
19−j 非対象セル
21 旋回用電動機
22 レゾルバ
23 メカニカルブレーキ
24 旋回減速機
25 パイロットライン
26 操作装置
26A,26B レバー
26C ペダル
27,28 油圧ライン
29 圧力センサ
30 コントローラ
100 昇降圧コンバータ
110 DCバス
111 DCバス電圧検出部
112 キャパシタ電圧検出部
113 キャパシタ電流検出部
120 蓄電系
140 キャパシタ制御回路(均等化制御回路)
142 監視IC
144−1〜144−(n+1) 配線
146−1〜146−n バランス用FET
148−1〜148−n 放電抵抗
Pk 劣化ポイント(劣化度を表す指標値の積算値)
Vk セル電圧(電極間電圧)
DESCRIPTION OF SYMBOLS 1 Lower traveling body 1A, 1B Hydraulic motor 2 Turning mechanism 3 Upper turning body 4 Boom 5 Arm 6 Bucket 7 Boom cylinder 8 Arm cylinder 9 Bucket cylinder 10 Cabin 11 Engine 12 Motor generator 13 Reducer 14 Main pump 15 Pilot pump 16 High pressure Hydraulic line 17 Control valve 18, 18A, 18B Inverter 19 Capacitor (power storage device)
19-1 to 19-n, 19-k capacitor cell (storage cell)
19-i target cell 19-j non-target cell 21 electric motor for turning 22 resolver 23 mechanical brake 24 turning reduction gear 25 pilot line 26 operating device 26A, 26B lever 26C pedal 27, 28 hydraulic line 29 pressure sensor 30 controller 100 step-up / down converter 110 DC bus 111 DC bus voltage detection unit 112 capacitor voltage detection unit 113 capacitor current detection unit 120 power storage system 140 capacitor control circuit (equalization control circuit)
142 Monitoring IC
144-1 to 144- (n + 1) wiring 146-1 to 146-n balancing FET
148-1 to 148-n Discharge resistance Pk Deterioration point (integrated value of index values indicating the degree of deterioration)
Vk cell voltage (interelectrode voltage)

Claims (6)

直列接続された3以上の所定数の蓄電セルを含む蓄電装置の劣化判定装置であって、
前記所定数の蓄電セルのうち、相対的に電極間電圧が高い蓄電セルである1又は前記所定数より少ない複数の対象セルから放電させる均等化制御回路と、
前記所定数の蓄電セルのそれぞれについて、相対的な劣化度を判定する劣化判定部を備え、
前記劣化判定部は、前記均等化制御回路による均等化制御が行われるときの前記対象セルの個数に基づき、前記所定数の蓄電セルそれぞれの劣化度を判定する、
蓄電装置の劣化判定装置。
A degradation determination device for a power storage device including a predetermined number of power storage cells of 3 or more connected in series,
An equalization control circuit for discharging from one or a plurality of target cells less than the predetermined number among the predetermined number of power storage cells, which is a power storage cell having a relatively high inter-electrode voltage;
For each of the predetermined number of storage cells, a deterioration determination unit that determines a relative deterioration degree,
The deterioration determination unit determines a deterioration degree of each of the predetermined number of storage cells based on the number of the target cells when equalization control is performed by the equalization control circuit;
A power storage device deterioration determination device.
前記劣化判定部は、前記均等化制御回路による均等化制御が行われる度に、前記対象セルに対して、当該対象セルの個数が少ない程高くなる劣化度を表す指標値を付与すると共に、前記所定数の蓄電セル毎の前記指標値の積算値に基づき、前記所定数の蓄電セルそれぞれの劣化度を判定する、
請求項1に記載の蓄電装置の劣化判定装置。
Each time the equalization control circuit performs equalization control, the deterioration determination unit gives an index value representing a degree of deterioration that increases as the number of target cells decreases to the target cell, and Determining the degree of deterioration of each of the predetermined number of storage cells based on the integrated value of the index values for each of the predetermined number of storage cells;
The deterioration determination device for a power storage device according to claim 1.
前記劣化判定部は、前記均等化制御回路による均等化制御が行われるときの前記対象セルの放電時間に基づき、前記所定数の蓄電セルそれぞれの劣化度を判定する、
請求項2に記載の蓄電装置の劣化判定装置。
The deterioration determination unit determines a deterioration degree of each of the predetermined number of power storage cells based on a discharge time of the target cell when equalization control is performed by the equalization control circuit.
The deterioration determination device for a power storage device according to claim 2.
前記劣化判定部は、前記均等化制御回路による均等化制御が行われる度に、前記対象セルに対して、前記放電時間が長い程高くなるように前記指標値を付与する、
請求項3に記載の蓄電装置の劣化判定装置。
The degradation determination unit gives the index value so that the discharge time becomes longer as the discharge time becomes longer each time equalization control is performed by the equalization control circuit.
The deterioration determination device for a power storage device according to claim 3.
前記劣化判定部は、前記均等化制御回路による均等化制御が行われるときの前記対象セルの個数が、前記対象セル以外の蓄電セルである非対象セルの個数よりも多いのか少ないのかに基づき、前記所定数の蓄電セルそれぞれの劣化度を判定する、
請求項1に記載の蓄電装置の劣化判定装置。
The degradation determination unit is based on whether the number of target cells when equalization control by the equalization control circuit is performed is greater or less than the number of non-target cells that are power storage cells other than the target cells, Determining the degree of deterioration of each of the predetermined number of storage cells;
The deterioration determination device for a power storage device according to claim 1.
前記均等化制御回路による均等化制御が行われるときの前記対象セルの個数が前記非対象セルの個数より少ない場合、前記対象セルの劣化度が当該非対象セルの劣化度よりも高くなり、前記対象セルの個数が前記非対象セルの個数より多い場合、前記非対象セルの劣化度が当該非対象セルの劣化度よりも高くなるように、前記所定数の蓄電セルそれぞれの劣化度を判定する、
請求項5に記載の蓄電装置の劣化判定装置。
When the number of the target cells when equalization control is performed by the equalization control circuit is less than the number of the non-target cells, the deterioration degree of the target cells is higher than the deterioration degree of the non-target cells, When the number of target cells is larger than the number of non-target cells, the degree of deterioration of each of the predetermined number of power storage cells is determined so that the degree of deterioration of the non-target cells is higher than the degree of deterioration of the non-target cells. ,
The degradation determination device for a power storage device according to claim 5.
JP2016067884A 2016-03-30 2016-03-30 Deterioration determination device for power storage device Active JP6656986B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016067884A JP6656986B2 (en) 2016-03-30 2016-03-30 Deterioration determination device for power storage device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016067884A JP6656986B2 (en) 2016-03-30 2016-03-30 Deterioration determination device for power storage device

Publications (2)

Publication Number Publication Date
JP2017181260A true JP2017181260A (en) 2017-10-05
JP6656986B2 JP6656986B2 (en) 2020-03-04

Family

ID=60005957

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016067884A Active JP6656986B2 (en) 2016-03-30 2016-03-30 Deterioration determination device for power storage device

Country Status (1)

Country Link
JP (1) JP6656986B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7476917B2 (en) 2022-03-16 2024-05-01 いすゞ自動車株式会社 Vehicle battery control device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003219572A (en) * 2002-01-17 2003-07-31 Matsushita Electric Ind Co Ltd Battery pack system
JP2003282155A (en) * 2002-03-25 2003-10-03 Toyota Motor Corp Abnormality detection device of battery pack and abnormality detection method therefor
JP2012186985A (en) * 2011-02-16 2012-09-27 Iks Co Ltd Secondary battery degradation determination method and secondary battery degradation determination apparatus
US20120274281A1 (en) * 2010-12-29 2012-11-01 Lg Chem, Ltd. Apparatus and method for managing battery pack by reflecting degradation degree of secondary cells and battery pack having the same
JP2014202489A (en) * 2013-04-01 2014-10-27 Jmエナジー株式会社 Storage cell deterioration determination device, storage cell deterioration determination method and storage cell deterioration determination program
US20150145520A1 (en) * 2013-11-26 2015-05-28 Infineon Technologies Ag Circuit and method for evaluating cells in a battery

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003219572A (en) * 2002-01-17 2003-07-31 Matsushita Electric Ind Co Ltd Battery pack system
JP2003282155A (en) * 2002-03-25 2003-10-03 Toyota Motor Corp Abnormality detection device of battery pack and abnormality detection method therefor
US20120274281A1 (en) * 2010-12-29 2012-11-01 Lg Chem, Ltd. Apparatus and method for managing battery pack by reflecting degradation degree of secondary cells and battery pack having the same
JP2012186985A (en) * 2011-02-16 2012-09-27 Iks Co Ltd Secondary battery degradation determination method and secondary battery degradation determination apparatus
JP2014202489A (en) * 2013-04-01 2014-10-27 Jmエナジー株式会社 Storage cell deterioration determination device, storage cell deterioration determination method and storage cell deterioration determination program
US20150145520A1 (en) * 2013-11-26 2015-05-28 Infineon Technologies Ag Circuit and method for evaluating cells in a battery

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7476917B2 (en) 2022-03-16 2024-05-01 いすゞ自動車株式会社 Vehicle battery control device

Also Published As

Publication number Publication date
JP6656986B2 (en) 2020-03-04

Similar Documents

Publication Publication Date Title
US9203261B2 (en) Excavator
CN103548232B (en) Excavator
JP6300943B2 (en) Hybrid construction machine
WO2010087363A1 (en) Hybrid working machine and electricity storage control apparatus
JP5225779B2 (en) Charge / discharge control method
JP6516963B2 (en) Shovel
JP6150821B2 (en) Excavator and control method of excavator
CN105940162B (en) Excavator
KR101888044B1 (en) Excavator and method for controlling excavator
JP6159681B2 (en) Hybrid work machine
JP2014240807A (en) Battery pack abnormality determination apparatus
JP6290092B2 (en) Excavator
JP4678353B2 (en) Hybrid work machine
JP6245828B2 (en) Work machine and control method of work machine
JP6656986B2 (en) Deterioration determination device for power storage device
US9726205B2 (en) Hybrid construction machine
JP5425721B2 (en) Hybrid work machine
JP7105665B2 (en) construction machinery
JP6578216B2 (en) Hybrid construction machine
JP2017017915A (en) Power storage device warm-up system

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190219

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191203

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200127

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200205

R150 Certificate of patent or registration of utility model

Ref document number: 6656986

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150