JP2017170244A - Game machine - Google Patents

Game machine Download PDF

Info

Publication number
JP2017170244A
JP2017170244A JP2017133241A JP2017133241A JP2017170244A JP 2017170244 A JP2017170244 A JP 2017170244A JP 2017133241 A JP2017133241 A JP 2017133241A JP 2017133241 A JP2017133241 A JP 2017133241A JP 2017170244 A JP2017170244 A JP 2017170244A
Authority
JP
Japan
Prior art keywords
optical fiber
external
optical
data
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017133241A
Other languages
Japanese (ja)
Inventor
鈴木 雄一郎
Yuichiro Suzuki
雄一郎 鈴木
弘志 河岸
Hiroshi Kawagishi
弘志 河岸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Universal Entertainment Corp
Original Assignee
Universal Entertainment Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Universal Entertainment Corp filed Critical Universal Entertainment Corp
Priority to JP2017133241A priority Critical patent/JP2017170244A/en
Publication of JP2017170244A publication Critical patent/JP2017170244A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Slot Machines And Peripheral Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To prevent malfunction of a main control circuit, and to protect various circuits and various elements inside a game machine even if electromagnetic waves are applied to the game machine by a fraudulent act or the like.SOLUTION: A game machine includes: control means; relay means and first transmission means; and external equipment connection means and second transmission means. The relay means includes: a receiver part for receiving predetermined data via the first transmission means; a transmitter part for transmitting the received predetermined data to the external equipment connection means via the second transmission means; a data wiring part for transmitting the predetermined data to the transmitter part; a frame part for integrally implementing the receiver part, the transmitter part, and the data wiring part; and a casing part including a storage part for storing the frame part, a first mounting part capable of mounting the first transmission means and a second mounting part capable of mounting the second transmission means, and having a function of shielding electromagnetic waves.SELECTED DRAWING: Figure 13

Description

本発明は、遊技機に関する。   The present invention relates to a gaming machine.

従来、複数の図柄がそれぞれの表面に配列された複数のリールと、スタートスイッチと、ストップスイッチと、各リールに対応して設けられたステッピングモータと、制御部とを備えた、「パチスロ」と呼ばれる遊技機が知られている。スタートスイッチは、メダルやコインなどの遊技媒体が遊技機に投入された後、スタートレバーが遊技者により操作されたこと(開始操作)を検出し、全てのリールの回転の開始を要求する信号を出力する。ストップスイッチは、各リールに対応して設けられたストップボタンが遊技者により押されたこと(停止操作)を検出し、該当するリールの回転の停止を要求する信号を出力する。ステッピングモータは、その駆動力を対応するリールに伝達する。また、制御部は、スタートスイッチ及びストップスイッチにより出力された信号に基づいて、ステッピングモータの動作を制御し、各リールの回転動作及び停止動作を行う。   Conventionally, a “pachislot” comprising a plurality of reels each having a plurality of symbols arranged on each surface, a start switch, a stop switch, a stepping motor provided for each reel, and a control unit. A game machine called is known. The start switch detects that the start lever has been operated by the player (start operation) after a game medium such as a medal or coin has been inserted into the game machine, and issues a signal requesting the start of rotation of all reels. Output. The stop switch detects that a stop button provided corresponding to each reel has been pressed by the player (stop operation), and outputs a signal requesting to stop the rotation of the corresponding reel. The stepping motor transmits the driving force to the corresponding reel. Further, the control unit controls the operation of the stepping motor based on the signals output from the start switch and the stop switch, and performs the rotation operation and stop operation of each reel.

このような遊技機において、開始操作が検出されると、プログラム上で乱数を用いた抽籤処理(内部抽籤処理)が行われ、その抽籤の結果(内部当籤役)と停止操作のタイミングとに基づいてリールの回転が停止制御される。そして、全てのリールの回転が停止され、入賞の成立に係る図柄の組合せが表示されると、その図柄の組合せに対応する特典が遊技者に付与される。なお、遊技者に付与される特典の例としては、遊技媒体(メダル等)の払い出し、遊技媒体を消費することなく再度、内部抽籤処理を行う再遊技の作動、遊技媒体の払い出し機会が増加するボーナスゲームの作動等を挙げることができる。   In such a gaming machine, when a start operation is detected, lottery processing (internal lottery processing) using random numbers is performed on the program, and based on the result of the lottery (internal winning combination) and the timing of the stop operation The rotation of the reel is controlled to stop. Then, when the rotation of all the reels is stopped and the symbol combination related to the winning is displayed, a privilege corresponding to the symbol combination is given to the player. As an example of a privilege given to a player, payout of game media (medals, etc.), re-game operation that performs internal lottery processing again without consuming game media, and game media payout opportunities increase. The operation of a bonus game can be mentioned.

また、遊技機は、通常、例えばリール等が収容されたキャビネットと、上述した各種スイッチが設けられ且つキャビネットに対して開閉可能に取り付けられたフロントドア(メインドア)とを備える。そして、このような構成の遊技機では、一般に、キャビネット内に、例えば、プログラム上で乱数を用いて行われる内部当籤役の決定、複数のリールの回転及び停止、複数のリールを停止したときに表示窓に表示された図柄に基づく入賞の有無の判定などの遊技の主な流れを制御する主制御回路が実装された主制御基板(主基板)が取り付けられる。さらに、このような遊技機では、従来、主制御回路で生成された各種情報を「ホールコンピュータ」と呼ばれる遊技店等が管理する外部機器に送信するための外部端子板がキャビネットに設けられたものも知られている(例えば、特許文献1参照)。   In addition, the gaming machine usually includes a cabinet in which, for example, a reel or the like is accommodated, and a front door (main door) provided with the above-described various switches and attached to the cabinet so as to be opened and closed. In the gaming machine having such a configuration, generally, in the cabinet, for example, determination of an internal winning combination performed using a random number on a program, rotation and stop of a plurality of reels, when a plurality of reels are stopped A main control board (main board) on which a main control circuit for controlling the main flow of the game, such as determination of the presence / absence of winning based on the symbols displayed on the display window, is mounted. Further, in such a gaming machine, conventionally, an external terminal board for transmitting various information generated by the main control circuit to an external device managed by a game shop called a “hall computer” is provided in the cabinet. Is also known (see, for example, Patent Document 1).

特開2009−285003号公報JP 2009-285003 A

上述のように、従来、外部端子板がキャビネットに設けられた遊技機が提案されているが、例えば特許文献1に記載の遊技機では、主基板と外部端子板との間はリード線を介して電気的に接続されている。このような構成の遊技機において、例えば、電気ゴトと呼ばれる不正行為などにより主基板及び外部端子板間に対して電磁波(外来ノイズも含む)が印加された場合には、主制御回路を誤動作させて不当な利益を得ることが可能になり、遊技店に大きな損害を与えるおそれがある。また、主基板及び外部端子板間に対して電磁波(外来ノイズも含む)が印加された場合には、該電磁波により主基板内の各種回路及び各種素子が破壊される可能性もあり、遊技機の故障の原因にもなる。   As described above, conventionally, a gaming machine in which an external terminal board is provided in a cabinet has been proposed. For example, in the gaming machine described in Patent Document 1, a lead wire is provided between the main board and the external terminal board. Are electrically connected. In the gaming machine having such a configuration, for example, when an electromagnetic wave (including external noise) is applied between the main board and the external terminal board due to an illegal act called an electric goto, the main control circuit is caused to malfunction. It is possible to obtain unreasonable profits, which may cause serious damage to the game store. In addition, when electromagnetic waves (including external noise) are applied between the main board and the external terminal board, various circuits and various elements in the main board may be destroyed by the electromagnetic waves. It may also cause malfunctions.

本発明は、上記課題を解決するためになされたものであり、本発明の目的は、例えば不正行為等により電磁波(外来ノイズも含む)が遊技機に印加されても、主制御回路の誤動作を防止するとともに遊技機内の各種回路及び各種素子を保護することが可能な遊技機を提供することである。   The present invention has been made to solve the above-described problems, and the object of the present invention is to prevent malfunction of the main control circuit even when electromagnetic waves (including external noise) are applied to the gaming machine due to, for example, fraud. It is an object of the present invention to provide a gaming machine capable of preventing and protecting various circuits and various elements in the gaming machine.

上記課題を解決するために、本発明では、以下のような構成の遊技機を提供する。   In order to solve the above problems, the present invention provides a gaming machine having the following configuration.

遊技の動作を制御するとともに、遊技に係る所定のデータ(例えば、後述の各種コマンド)を送信する制御手段(例えば、後述の主制御回路41)と、
前記制御手段から送信された前記所定のデータを受信する中継手段(例えば、後述の光中継器160)と、
前記制御手段及び前記中継手段間を接続し、前記所定のデータを伝送する第1伝送手段(例えば、後述の第1光ファイバーケーブル111)と、
前記制御手段を外部機器(例えば、後述のホールコンピュータ)と接続するための外部機器接続手段(例えば、後述の外部集中端子板39)と、
前記中継手段及び前記外部機器接続手段間を接続し、前記所定のデータを伝送する第2伝送手段(例えば、後述の第2光ファイバーケーブル112)と、を備え、
前記中継手段は、
前記所定のデータを前記第1伝送手段を介して受信する受信装置部(例えば、後述の受信IC181)と、
前記受信装置部で受信された前記所定のデータを前記第2伝送手段を介して前記外部機器接続手段に送信する送信装置部(例えば、後述のドライバIC182)と、
前記受信装置部及び前記送信装置部間を電気的に直接接続し、前記受信装置部からの前記所定のデータを前記送信装置部に伝送するデータ配線部(例えば、後述のデータリード線175)と、
前記受信装置部、前記送信装置部及び前記データ配線部が一体的に実装されたフレーム部(例えば、後述の第1リードフレーム171及び第2リードフレーム172)と、
前記フレーム部を収納する収納部(例えば、後述の本体収納凹部162c)、前記第1伝送手段が装着可能な第1装着部(例えば、後述の第1光ファイバー挿入穴162a)及び前記送信装置部から送信される前記所定のデータを前記外部機器接続手段に伝送するための前記第2伝送手段が装着可能な第2装着部(例えば、後述の第2光ファイバー挿入穴162b)が設けられ、且つ、電磁波の遮蔽機能を有する筐体部(例えば、後述の光中継器筐体162)と、を有する
ことを特徴とする遊技機。
Control means (for example, a main control circuit 41 to be described later) for controlling the operation of the game and transmitting predetermined data (for example, various commands to be described later) relating to the game;
Relay means (for example, optical repeater 160 described later) for receiving the predetermined data transmitted from the control means;
A first transmission means (for example, a first optical fiber cable 111 described later) for connecting the control means and the relay means and transmitting the predetermined data;
An external device connection means (for example, an external concentration terminal board 39 to be described later) for connecting the control means to an external device (for example, a hall computer to be described later);
A second transmission means for connecting the relay means and the external device connection means and transmitting the predetermined data (for example, a second optical fiber cable 112 described later),
The relay means is
A receiving unit (for example, a receiving IC 181 described later) that receives the predetermined data via the first transmission unit;
A transmission device unit (for example, a driver IC 182 described later) that transmits the predetermined data received by the reception device unit to the external device connection unit via the second transmission unit;
A data wiring unit (for example, a data lead 175 described later) that electrically connects the receiving device unit and the transmitting device unit directly and transmits the predetermined data from the receiving device unit to the transmitting device unit; ,
A frame unit (for example, a first lead frame 171 and a second lead frame 172 described later) in which the reception device unit, the transmission device unit, and the data wiring unit are integrally mounted;
From a storage portion (for example, a main body storage recess 162c described later) for storing the frame portion, a first mounting portion (for example, a first optical fiber insertion hole 162a described later) to which the first transmission means can be mounted, and the transmission device portion A second mounting portion (for example, a second optical fiber insertion hole 162b described later) to which the second transmission means for transmitting the predetermined data to be transmitted to the external device connection means can be mounted is provided, and an electromagnetic wave A gaming machine having a shielding function (for example, an optical repeater housing 162 described later).

本発明によれば、例えば不正行為等により電磁波(外来ノイズも含む)が遊技機に印加されても、主制御手段の誤動作を防止することができるとともに、遊技機内の各種回路及び各種素子を保護することができる。なお、この効果が得られる理由については、後述の実施形態の説明の中で詳述する。   According to the present invention, for example, even if electromagnetic waves (including external noise) are applied to the gaming machine due to fraud, etc., it is possible to prevent the main control means from malfunctioning and to protect various circuits and various elements in the gaming machine. can do. The reason why this effect is obtained will be described in detail in the description of the embodiment described later.

本発明の一実施形態における遊技機(パチスロ)の機能フローを説明するための図である。It is a figure for demonstrating the functional flow of the game machine (pachislot) in one Embodiment of this invention. 本発明の一実施形態における遊技機の外観構造を示す斜視図である。It is a perspective view which shows the external appearance structure of the game machine in one Embodiment of this invention. 本発明の一実施形態における遊技機の内部構造を示す図である。It is a figure which shows the internal structure of the game machine in one Embodiment of this invention. 本発明の一実施形態の遊技機が備える回路の全体構成を示すブロック図である。It is a block diagram which shows the whole circuit structure with which the game machine of one Embodiment of this invention is provided. 本発明の一実施形態における副制御回路の内部構成を示すブロック図である。It is a block diagram which shows the internal structure of the sub control circuit in one Embodiment of this invention. 本発明の一実施形態における主基板及び外部集中端子板間の接続構成を示すブロック図である。It is a block diagram which shows the connection structure between the main board | substrate and external concentration terminal board in one Embodiment of this invention. 本発明の一実施形態における外部出力用通信LSI(外部端子板制御LSI)の内部構成を示すブロック図である。1 is a block diagram showing an internal configuration of an external output communication LSI (external terminal board control LSI) in an embodiment of the present invention. FIG. 本発明の一実施形態における外部出力用通信LSI(外部端子板制御LSI)内のAES回路の構成を示す模式図である。It is a schematic diagram showing a configuration of an AES circuit in an external output communication LSI (external terminal board control LSI) in an embodiment of the present invention. 本発明の一実施形態の遊技機において、主基板及び外部集中端子板間で行われるデータの変調及び復調処理の概要を示す図である。In the gaming machine of one embodiment of the present invention, it is a diagram showing an overview of data modulation and demodulation processing performed between the main board and the external concentration terminal board. 本発明の一実施形態の遊技機において、主基板及びホールコンピュータ間で行われるデータの送信動作及び通信仕様の概要を示す図である。It is a figure which shows the outline | summary of the transmission operation | movement of data performed between a main board | substrate and a hall computer, and communication specification in the game machine of one Embodiment of this invention. 本発明の一実施形態の遊技機において、主基板からホールコンピュータに送信される各種データの構成及び内容を示す図である。In the gaming machine of one embodiment of the present invention, it is a diagram showing the configuration and contents of various data transmitted from the main board to the hall computer. 本発明の一実施形態における外部中継基板の内部構成を示すブロック図である。It is a block diagram which shows the internal structure of the external relay board | substrate in one Embodiment of this invention. 本発明の一実施形態における光中継器の全体構成を示す概略断面図である。It is a schematic sectional drawing which shows the whole structure of the optical repeater in one Embodiment of this invention. 本発明の一実施形態の遊技機において、光中継器に光ファイバーケーブルが装着されたときの光中継器の概略断面図である。In the gaming machine of one embodiment of the present invention, it is a schematic cross-sectional view of the optical repeater when an optical fiber cable is attached to the optical repeater. 本発明の一実施形態における光中継器の光中継器本体の外観斜視図である。It is an external appearance perspective view of the optical repeater main body of the optical repeater in one Embodiment of this invention. 本発明の一実施形態における光中継器の光中継器本体の外観上面図である。It is an external appearance top view of the optical repeater main body of the optical repeater in one Embodiment of this invention. 本発明の一実施形態における光中継器本体の第2光ファイバー挿入凹部側から見た外観側面図である。It is the external appearance side view seen from the 2nd optical fiber insertion recessed part side of the optical repeater main body in one Embodiment of this invention. 本発明の一実施形態における光中継器本体の電源リード線側から見た外観側面図である。It is the external appearance side view seen from the power supply lead wire side of the optical repeater body in one embodiment of the present invention. 本発明の一実施形態において光中継器本体を屈曲加工する前の光中継器本体の内部構成図である。It is an internal block diagram of the optical repeater main body before bending an optical repeater main body in one Embodiment of this invention. 本発明の一実施形態において光中継器本体を屈曲加工した後の光中継器本体の受光素子の取り付け面側(第1光ファイバー挿入凹部側)から見た内部側面図である。It is an internal side view seen from the attachment surface side (first optical fiber insertion recess side) of the light receiving element of the optical repeater body after bending the optical repeater body in one embodiment of the present invention. 本発明の一実施形態において光中継器本体を屈曲加工した後の光中継器本体の発光素子の取り付け面側(第2光ファイバー挿入凹部側)から見た内部側面図である。It is the internal side view seen from the attachment surface side (2nd optical fiber insertion recessed part side) of the light emitting element of the optical repeater main body after bending the optical repeater main body in one Embodiment of this invention. 変形例1の遊技機(パチンコ)の外観構造を示す斜視図である。It is a perspective view which shows the external appearance structure of the game machine (pachinko) of the modification 1. 変形例1の遊技機が備える回路の全体構成を示すブロック図である。It is a block diagram which shows the whole circuit structure with which the game machine of the modification 1 is provided.

以下、本発明の一実施形態を示す遊技機としてパチスロを例に挙げ、図面を参照しながら、その構成及び動作について説明する。   Hereinafter, a pachislot machine will be exemplified as a gaming machine showing an embodiment of the present invention, and the configuration and operation thereof will be described with reference to the drawings.

<機能フロー>
まず、図1を参照して、パチスロの機能フローについて説明する。本実施形態のパチスロでは、遊技を行うための遊技媒体としてメダルを用いる。なお、遊技媒体としては、メダル以外にも、コイン、遊技球、遊技用のポイントデータ又はトークン等を適用することもできる。
<Function flow>
First, the functional flow of the pachislot will be described with reference to FIG. In the pachislot machine of this embodiment, medals are used as game media for playing games. In addition to the medals, coins, game balls, game point data, tokens, or the like can be applied as game media.

遊技者によりメダルが投入され、スタートレバーが操作されると、予め定められた数値範囲(例えば、0〜65535)の乱数から1つの値(以下、乱数値)が抽出される。   When a player inserts a medal and operates the start lever, one value (hereinafter, random number value) is extracted from random numbers in a predetermined numerical range (for example, 0 to 65535).

内部抽籤手段は、抽出された乱数値に基づいて抽籤を行い、内部当籤役を決定する。この内部抽籤手段は、後述する主制御回路が備える各種処理手段(処理機能)の一つである。内部当籤役の決定により、後述の有効ライン(入賞判定ライン)に沿って表示を行うことを許可する図柄の組合せが決定される。なお、図柄の組合せの種別としては、メダルの払い出し、再遊技(リプレイ)の作動、ボーナスの作動等といった特典が遊技者に与えられる「入賞」に係るものと、それ以外のいわゆる「ハズレ」に係るものとが設けられる。   The internal lottery means performs lottery based on the extracted random number value and determines an internal winning combination. This internal lottery means is one of various processing means (processing functions) provided in a main control circuit described later. By determining the internal winning combination, a combination of symbols that permits display along an after-mentioned effective line (winning determination line) is determined. Note that the types of symbol combinations include those related to “winning” in which benefits such as payout of medals, replay (replay) operation, bonus operation, etc. are given to the player, and other so-called “losing” Such a thing is provided.

また、スタートレバーが操作されると、複数のリールの回転が行われる。その後、遊技者により所定のリールに対応するストップボタンが押されると、リール停止制御手段は、内部当籤役とストップボタンが押されたタイミングとに基づいて、該当するリールの回転を停止する制御を行う。このリール停止制御手段は、後述する主制御回路が備える各種処理手段(処理機能)の一つである。   Further, when the start lever is operated, a plurality of reels are rotated. Thereafter, when the player presses the stop button corresponding to the predetermined reel, the reel stop control means performs control to stop the rotation of the corresponding reel based on the internal winning combination and the timing when the stop button is pressed. Do. This reel stop control means is one of various processing means (processing functions) provided in a main control circuit described later.

パチスロでは、基本的に、ストップボタンが押されたときから規定時間(190msec)内に、該当するリールの回転を停止する制御が行われる。本実施形態では、この規定時間内にリールの回転に伴って移動する図柄の数を「滑り駒数」と呼ぶ。そして、本実施形態では、その滑り駒数の最大数を図柄4個分に定める。   In the pachi-slot, basically, control for stopping the rotation of the corresponding reel is performed within a specified time (190 msec) from when the stop button is pressed. In the present embodiment, the number of symbols that move with the rotation of the reel within the specified time is referred to as “the number of sliding symbols”. In this embodiment, the maximum number of sliding symbols is set to 4 symbols.

リール停止制御手段は、入賞に係る図柄の組合せ表示を許可する内部当籤役が決定されているときには、通常、190msec(図柄4駒分)の規定時間内に、その図柄の組合せが有効ラインに沿って極力表示されるようにリールの回転を停止させる。また、リール停止制御手段は、規定時間を利用して、内部当籤役によってその表示が許可されていない図柄の組合せが有効ラインに沿って表示されないようにリールの回転を停止させる。   The reel stop control means, when the internal winning combination permitting the symbol combination display related to the winning is determined, normally, the symbol combination follows the effective line within a specified time of 190 msec (four symbols). Stop the reel rotation so that it is displayed as much as possible. In addition, the reel stop control means stops the rotation of the reel using a specified time so that the combination of symbols that are not permitted to be displayed by the internal winning combination is not displayed along the active line.

なお、複数の内部当籤役が決定され、図柄4駒分以内に内部当籤役の成立に係る図柄が複数存在する場合には、リール停止制御手段は、より優先順位の高い内部当籤役に対応する図柄を有効ライン上に停止表示させるように滑り駒数を決定してリールの回転を停止させる。ただし、基本的には、優先順位は、高い方から、リプレイに係る図柄の組合せ、小役に係る図柄の組合せ、及び、ボーナスに係る図柄の組合せの順となる。   When a plurality of internal winning combinations are determined and there are a plurality of symbols related to the establishment of the internal winning combination within 4 symbols, the reel stop control means corresponds to the internal winning combination with higher priority. The number of sliding symbols is determined so that the symbols are stopped and displayed on the active line, and the rotation of the reel is stopped. However, the priority order is basically the combination of symbols relating to replay, symbols relating to small roles, and symbols relating to bonuses, from the highest priority.

こうして、複数のリールの回転がすべて停止されると、入賞判定手段は、有効ラインに沿って表示された図柄の組合せが、入賞に係るものであるか否かの判定を行う。この入賞判定手段もまた、後述する主制御回路が備える各種処理手段(処理機能)の一つである。そして、表示された図柄の組合せが、入賞判定手段により入賞に係るものであるとの判定が行われると、メダルの払い出し等の特典が遊技者に与えられる。パチスロでは、以上のような一連の流れが1回の遊技(単位遊技)として行われる。   Thus, when the rotation of the plurality of reels is all stopped, the winning determination means determines whether or not the combination of symbols displayed along the active line relates to winning. This winning determination means is also one of various processing means (processing functions) provided in the main control circuit described later. Then, when it is determined by the winning determination means that the displayed symbol combination is related to winning a prize, a reward such as a medal payout is given to the player. In the pachislot, a series of flows as described above is performed as one game (unit game).

また、パチスロでは、前述した一連の遊技動作の流れの中で、液晶表示装置などの表示装置により行う映像の表示、各種ランプにより行う光の出力、スピーカにより行う音の出力、或いはこれらの組合せを利用して様々な演出が行われる。   Also, in the pachislot, in the above-described series of gaming operations, video display performed by a display device such as a liquid crystal display device, light output performed by various lamps, sound output performed by a speaker, or a combination thereof is performed. Various effects are performed using it.

具体的には、スタートレバーが操作されると、上述した内部当籤役の決定に用いられた乱数値とは別に、演出用の乱数値(以下、演出用乱数値)が抽出される。演出用乱数値が抽出されると、演出内容決定手段は、内部当籤役に対応づけられた複数種類の演出内容の中から今回実行する演出を抽籤により決定する。この演出内容決定手段は、後述する副制御回路が備える各種処理手段(処理機能)の一つである。   Specifically, when the start lever is operated, an effect random number value (hereinafter referred to as effect random number value) is extracted in addition to the random value used for determining the internal winning combination described above. When the effect random number is extracted, the effect content determination means determines the effect to be executed this time from lots of effects related to the internal winning combination. This effect content determination means is one of various processing means (processing functions) provided in a sub-control circuit described later.

次いで、演出内容決定手段により演出内容が決定されると、演出実行手段は、リールの回転開始時、各リールの回転停止時、入賞の有無の判定時等の各契機に連動させて対応する演出を実行する。このように、パチスロでは、内部当籤役に対応づけられた演出内容を実行することによって、決定された内部当籤役(言い換えると、狙うべき図柄の組合せ)を知る機会又は予想する機会が遊技者に提供され、遊技者の興味の向上を図ることができる。   Next, when the content of the effect is determined by the effect content determination means, the effect execution means responds in conjunction with each opportunity such as when the rotation of the reel starts, when the rotation of each reel stops, or when the presence or absence of a prize is determined. Execute. In this way, in the pachislot machine, the player has the opportunity to know or predict the determined internal winning combination (in other words, the combination of symbols to be aimed at) by executing the production contents associated with the internal winning combination. It is possible to improve the player's interest.

<パチスロの構造>
次に、図2及び図3を参照して、本実施形態におけるパチスロの構造について説明する。なお、本実施形態のパチスロは、機能的には、主に、遊技の進行に関連する各種動作及び該各種動作の制御を行う主制御部と、遊技の演出を行う副制御部と、主制御部及び副制御部を搭載するための遊技機筐体部とで構成される。主制御部には、後述の主制御回路(主制御基板)及びそれに接続された各種周辺装置(各種操作ボタン、リールユニット等)が含まれる。また、副制御部には、後述の副制御回路(副基板)及びそれにより制御される各種周辺装置(液晶表示装置、スピーカ、ランプ等の各種演出装置を含む)が含まれる。以下では、各構成部の内容をより具体的に説明する。
<Pachislot structure>
Next, the structure of the pachislot machine according to the present embodiment will be described with reference to FIGS. It should be noted that the pachislot of the present embodiment is functionally mainly composed of a main control unit that controls various operations related to the progress of the game and the various operations, a sub-control unit that produces a game, and a main control. And a gaming machine housing for mounting the sub-control unit. The main control unit includes a main control circuit (main control board) to be described later and various peripheral devices (various operation buttons, reel units, etc.) connected thereto. The sub-control unit includes a sub-control circuit (sub-board) described later and various peripheral devices controlled by the sub-control circuit (sub-substrate) (including various rendering devices such as a liquid crystal display device, a speaker, and a lamp). Below, the content of each component will be described more specifically.

[外観構造]
図2は、パチスロ1の外観構造を示す斜視図である。
[Appearance structure]
FIG. 2 is a perspective view showing the external structure of the pachi-slot 1.

パチスロ1は、図2に示すように、外装体2を備える。外装体2は、リールや回路基板等を収容するキャビネット2aと、キャビネット2aに対して開閉可能に取り付けられたフロントドア2bとを有する。   As shown in FIG. 2, the pachi-slot 1 includes an exterior body 2. The exterior body 2 includes a cabinet 2a that houses a reel, a circuit board, and the like, and a front door 2b that is attached to the cabinet 2a so as to be opened and closed.

キャビネット2aの両側面には、把手7が設けられる(図2では一方の側面の把手7のみを示す)。把手7は凹状部材で構成され、パチスロ1を運搬するときに作業者の手がこの把手7にかけられる。   Handles 7 are provided on both side surfaces of the cabinet 2a (only the handle 7 on one side surface is shown in FIG. 2). The handle 7 is formed of a concave member, and an operator's hand is put on the handle 7 when carrying the pachislot 1.

キャビネット2aの内部には、3つのリール3L,3C,3R(変動表示手段)が設けられ、該3つのリール3L,3C,3Rは横方向(リールの回転方向と直交する方向)に一列に配置される。以下、リール3L,3C,3Rを、それぞれ左リール3L、中リール3C、右リール3Rという。各リール(表示列)は、円筒状に形成されたリール本体と、リール本体の周面に装着された透光性のシート材とを有する。シート材の表面には、複数(例えば21個)の図柄が周方向(リールの回転方向)に沿って描かれ、図柄の配列方向に沿って互いに隣り合う図柄は所定の間隔をあけて配置される。   Inside the cabinet 2a, three reels 3L, 3C, 3R (variable display means) are provided, and the three reels 3L, 3C, 3R are arranged in a row in the horizontal direction (direction perpendicular to the rotation direction of the reels). Is done. Hereinafter, the reels 3L, 3C, and 3R are referred to as a left reel 3L, a middle reel 3C, and a right reel 3R, respectively. Each reel (display row) has a reel body formed in a cylindrical shape, and a translucent sheet material mounted on the peripheral surface of the reel body. On the surface of the sheet material, a plurality of (for example, 21) symbols are drawn along the circumferential direction (reel rotation direction), and the symbols adjacent to each other along the symbol arrangement direction are arranged at predetermined intervals. The

フロントドア2bは、ドア本体9と、フロントパネル10と、液晶表示装置11とを備える。ドア本体9は、ヒンジ(不図示)を用いてキャビネット2aに開閉可能に取り付けられる。ヒンジは、パチスロ1の前方側(遊技者側)からドア本体9を見た場合、ドア本体9の左側の側端部に設けられる。   The front door 2 b includes a door body 9, a front panel 10, and a liquid crystal display device 11. The door body 9 is attached to the cabinet 2a so as to be openable and closable using a hinge (not shown). The hinge is provided at the left side end of the door body 9 when the door body 9 is viewed from the front side (player side) of the pachi-slot 1.

液晶表示装置11は、ドア本体9の上部に取り付けられており、映像の表示による演出を実行する。この液晶表示装置11は、左リール3L、中リール3C及び右リール3Rに描かれた図柄を表示する表示窓4を含む表示部(表示画面)11aを備える。本実施形態では、表示窓4を含む表示部11aの全体を使って、映像の表示が行われ、演出が実行される。   The liquid crystal display device 11 is attached to the upper part of the door body 9 and executes an effect by displaying an image. The liquid crystal display device 11 includes a display unit (display screen) 11a including a display window 4 for displaying symbols drawn on the left reel 3L, the middle reel 3C, and the right reel 3R. In the present embodiment, the entire display unit 11a including the display window 4 is used to display an image and execute an effect.

表示窓4は、例えばアクリル板等の透明部材で形成される。この表示窓4は、正面(遊技者側)から見て、3つのリールの配置領域と重畳する位置に設けられ、かつ、3つのリールより手前(遊技者側)に位置するように設けられる。したがって、遊技者は、表示窓4を介して、表示窓4の背後に設けられた3つのリールを視認することができる。   The display window 4 is formed of a transparent member such as an acrylic plate. The display window 4 is provided at a position overlapping the arrangement area of the three reels when viewed from the front (player side), and is provided at a position closer to the player (player side) than the three reels. Therefore, the player can visually recognize the three reels provided behind the display window 4 through the display window 4.

本実施形態では、表示窓4は、その背後に設けられた対応するリールの回転が停止したとき、各リールに描かれた(配列された)複数の図柄のうち、連続して配置された3つの図柄を表示できる大きさに設定されている。それゆえ、表示窓4の枠内には、リール毎に上段、中段及び下段の各図柄表示領域(以下、それぞれ上段領域、中段領域及び下段領域という)が設けられ、各図柄表示領域に1個の図柄が表示される。すなわち、表示窓4には、3×3の配列形態で図柄が表示される。そして、本実施形態では、左リール3Lの中段領域、中リール3Cの中段領域、及び、右リール3Rの中段領域を結ぶライン(センターライン)を、入賞か否かの判定を行う有効ラインとして定義する。   In the present embodiment, when the rotation of the corresponding reel provided behind the display window 4 stops, the display window 4 is continuously arranged among a plurality of symbols drawn (arranged) on each reel. It is set to a size that can display two symbols. Therefore, within the frame of the display window 4, there are provided upper, middle and lower symbol display areas (hereinafter referred to as upper, middle and lower areas, respectively) for each reel, one for each symbol display area. Is displayed. That is, the display window 4 displays symbols in a 3 × 3 array form. In this embodiment, a line (center line) connecting the middle stage area of the left reel 3L, the middle stage area of the middle reel 3C, and the middle stage area of the right reel 3R is defined as an effective line for determining whether or not a prize is won. To do.

フロントパネル10は、ドア本体9の上部において液晶表示装置11の表示画面(表示部11a)の周縁部分を覆うように取り付けられ、かつ、表示部11aの正面側の面上に重畳して配置される。そして、フロントパネル10は、液晶表示装置11の表示部11aにおける必要な表示画面領域を露出させる3つのパネル開口101a,101b,101cが形成された装飾枠101と、装飾枠101の3つのパネル開口101a,101b,101cを塞ぐ透明の保護カバー(不図示)とを有する。   The front panel 10 is attached so as to cover the peripheral portion of the display screen (display unit 11a) of the liquid crystal display device 11 at the upper part of the door main body 9, and is disposed so as to overlap the front side surface of the display unit 11a. The The front panel 10 includes a decorative frame 101 in which three panel openings 101a, 101b, and 101c are formed to expose a necessary display screen area in the display unit 11a of the liquid crystal display device 11, and three panel openings of the decorative frame 101. And a transparent protective cover (not shown) that covers 101a, 101b, and 101c.

装飾枠101は、さらに、パネル開口101aとパネル開口101bとを区画する仕切り片102と、パネル開口101bとパネル開口101cとを区画する仕切り片103とを有する。すなわち、3つのパネル開口101a,101b,101cは、仕切り片102,103によって上下方向に並ぶように配置される。また、本実施形態では、図2に示すように、装飾枠101のパネル開口101aには、液晶表示装置11の表示部11aの上部領域が露出され、パネル開口101cには、表示部11aの下部領域が露出され、パネル開口101bには、表示部11aの中央領域及び3つのリールの表示窓4が露出されるように、仕切り片102,103が配置される。   The decorative frame 101 further includes a partition piece 102 that partitions the panel opening 101a and the panel opening 101b, and a partition piece 103 that partitions the panel opening 101b and the panel opening 101c. That is, the three panel openings 101a, 101b, and 101c are arranged so as to be lined up and down by the partition pieces 102 and 103. In the present embodiment, as shown in FIG. 2, the upper area of the display unit 11a of the liquid crystal display device 11 is exposed in the panel opening 101a of the decorative frame 101, and the lower part of the display unit 11a is exposed in the panel opening 101c. Partition pieces 102 and 103 are arranged in the panel opening 101b so that the central region of the display unit 11a and the display window 4 of the three reels are exposed in the panel opening 101b.

装飾枠101の上端の両角部付近には、2つのキャラクタ装飾部22L,22R(以下では、左キャラクタ装飾部22L及び右キャラクタ装飾部22Rともいう)が設けられる。なお、本実施形態では、各キャラクタ装飾部の表面に、「ビリー」と呼ばれるキャラクタが立体状に形成される。   Two character decoration portions 22L and 22R (hereinafter also referred to as a left character decoration portion 22L and a right character decoration portion 22R) are provided in the vicinity of both corners at the upper end of the decoration frame 101. In the present embodiment, a character called “Billy” is formed in a three-dimensional shape on the surface of each character decoration portion.

また、図2には示さないが、2つのキャラクタ装飾部22L,22Rには、それぞれ2つのタッチセンサ23L,23R(以下では、左タッチセンサ23L及び右タッチセンサ23Rともいう)が設けられる(図4及び図5参照)。左タッチセンサ23Lは、遊技者の手が左キャラクタ装飾部22Lに接触したこと(又は近づけられたこと)を検出し、その検出結果を後述の副制御回路42(図4及び図5参照)に送信する。一方、右タッチセンサ23Rは、遊技者の手が右キャラクタ装飾部22Rに接触したこと(又は近づけられたこと)を検出し、その検出結果を後述の副制御回路42に送信する。   Although not shown in FIG. 2, two touch sensors 23L and 23R (hereinafter also referred to as a left touch sensor 23L and a right touch sensor 23R) are provided on the two character decoration portions 22L and 22R, respectively (see FIG. 2). 4 and FIG. 5). The left touch sensor 23L detects that the player's hand has touched (or approached) the left character decoration portion 22L, and the detection result is sent to a sub-control circuit 42 (see FIGS. 4 and 5) described later. Send. On the other hand, the right touch sensor 23R detects that the player's hand has touched (or approached) the right character decoration portion 22R, and transmits the detection result to a sub-control circuit 42 described later.

さらに、装飾枠101には、各種ランプ(ランプ群21)と、可動装飾ユニット104(図4及び図5参照)とが設けられる。ランプ群21は、LED(Light Emitting Diode)等を含み、演出内容に対応するパターンで、光を点灯及び消灯する。   Further, the decorative frame 101 is provided with various lamps (lamp group 21) and a movable decorative unit 104 (see FIGS. 4 and 5). The lamp group 21 includes LEDs (Light Emitting Diodes) and the like, and turns on and off the light in a pattern corresponding to the effect contents.

可動装飾ユニット104は、装飾枠101の裏面側(遊技者側とは反対側)に配置されており、通常時(特定の演出が行われないとき)には、装飾枠101に隠れて配置される。そして、特定の演出が行われるときには、可動装飾ユニット104は、表示部11aの前面側に移動し、装飾枠101のパネル開口101aから視認可能になる。   The movable decorative unit 104 is disposed on the back side of the decorative frame 101 (opposite to the player side), and is hidden behind the decorative frame 101 during normal times (when no specific performance is performed). The When a specific effect is performed, the movable decorative unit 104 moves to the front side of the display unit 11 a and becomes visible from the panel opening 101 a of the decorative frame 101.

ドア本体9の中央には、台座部12が設けられる。この台座部12には、遊技者の操作対象となる各種装置(メダル投入口13、MAXベットボタン14、1BETボタン15、スタートレバー16、3つのストップボタン17L,17C,17R等)が設けられる。   A pedestal 12 is provided in the center of the door body 9. The pedestal portion 12 is provided with various devices (medal insertion slot 13, MAX bet button 14, 1 BET button 15, start lever 16, three stop buttons 17L, 17C, 17R, etc.) to be operated by the player.

メダル投入口13は、遊技者によって外部からパチスロ1に投下されるメダルを受け入れるために設けられる。メダル投入口13から受け入れられたメダルは、予め設定された枚数(例えば3枚)を上限として1回の遊技に使用され、予め設定された枚数を超えたメダルの枚数分は、パチスロ1の内部に預けることができる(いわゆるクレジット機能)。   The medal slot 13 is provided for receiving a medal dropped on the pachislot 1 from the outside by the player. The medals received from the medal slot 13 are used in one game with a preset number (for example, three) as the upper limit, and the number of medals exceeding the preset number are stored inside the pachislot 1. (So-called credit function).

MAXベットボタン14及び1BETボタン15は、パチスロ1の内部に預けられているメダルから1回の遊技に使用する枚数を決定するために設けられる。また、図2には示さないが、台座部12には、精算ボタンが設けられる。この精算ボタンは、パチスロ1の内部に預けられているメダルを外部に引き出す(排出する)ために設けられる。   The MAX bet button 14 and the 1BET button 15 are provided for determining the number of coins used for one game from medals deposited inside the pachislot 1. Although not shown in FIG. 2, the base unit 12 is provided with a settlement button. This checkout button is provided to pull out (discharge) medals deposited inside the pachi-slot 1 to the outside.

スタートレバー16は、全てのリール(3L,3C,3R)の回転を開始するために設けられる。ストップボタン17L,17C,17Rは、それぞれ、左リール3L、中リール3C、右リール3Rに対応づけて設けられ、各ストップボタンは対応するリールの回転を停止するために設けられる。以下、ストップボタン17L,17C,17Rを、それぞれ左ストップボタン17L、中ストップボタン17C、右ストップボタン17Rという。   The start lever 16 is provided to start rotation of all reels (3L, 3C, 3R). The stop buttons 17L, 17C, and 17R are provided in association with the left reel 3L, the middle reel 3C, and the right reel 3R, respectively, and each stop button is provided to stop the rotation of the corresponding reel. Hereinafter, the stop buttons 17L, 17C, and 17R are referred to as a left stop button 17L, a middle stop button 17C, and a right stop button 17R, respectively.

また、図2には示さないが、台座部12には、7セグメントLEDからなる7セグ表示器6(図4参照)が設けられる。この7セグ表示器6は、特典として遊技者に対して払い出すメダルの枚数(以下、払出枚数という)、パチスロ1の内部に預けられているメダルの枚数(以下、クレジット枚数という)等の情報をデジタル表示する。   Although not shown in FIG. 2, the pedestal portion 12 is provided with a 7-segment display 6 (see FIG. 4) composed of 7-segment LEDs. The 7-segment display 6 has information such as the number of medals to be paid out to the player as a privilege (hereinafter referred to as the number of payouts), the number of medals deposited inside the pachislot 1 (hereinafter referred to as the number of credits), and the like. Is digitally displayed.

ドア本体9の下部には、メダル払出口18、メダル受皿19、2つのスピーカ20L,20R等が設けられる。メダル払出口18は、後述のメダル払出装置33の駆動により排出されるメダルを外部に導く。メダル受皿19は、メダル払出口18から排出されたメダルを貯める。また、2つのスピーカ20L,20Rは、演出内容に対応する効果音や楽曲等の音声を出力する。   At the lower part of the door body 9, a medal payout port 18, a medal tray 19, two speakers 20L, 20R, and the like are provided. The medal payout port 18 guides medals discharged by driving a medal payout device 33 described later to the outside. The medal tray 19 stores medals discharged from the medal payout opening 18. The two speakers 20L and 20R output sound such as sound effects and music corresponding to the contents of the performance.

[内部構造]
次に、パチスロ1の内部構造を、図3を参照しながら説明する。図3は、パチスロ1の内部構造を説明するための図であり、フロントドア2bをキャビネット2aに対して開放した際の様子を示す図である。
[Internal structure]
Next, the internal structure of the pachislo 1 will be described with reference to FIG. FIG. 3 is a view for explaining the internal structure of the pachi-slot 1, and is a view showing a state when the front door 2b is opened with respect to the cabinet 2a.

キャビネット2aは、正面側(フロントドア2b側)の一面が開口された略直方体状の箱状部材で構成される。   The cabinet 2a is configured by a substantially rectangular parallelepiped box-shaped member having one surface on the front side (front door 2b side) opened.

キャビネット2a内の上端部付近には、後述の主制御回路41(図4参照)が実装された主基板31が設けられる。主制御回路41は、内部当籤役の決定、各リールの回転及び停止、入賞の有無の判定等の、パチスロ1における遊技の主な動作及び該動作間の流れを制御する回路である。なお、主制御回路41の具体的な構成は後で詳述する。   Near the upper end in the cabinet 2a, a main board 31 on which a main control circuit 41 (see FIG. 4) described later is mounted is provided. The main control circuit 41 is a circuit that controls the main operation of the game in the pachislot machine 1 and the flow between the operations, such as determination of an internal winning combination, rotation and stop of each reel, determination of the presence / absence of a prize, and the like. The specific configuration of the main control circuit 41 will be described in detail later.

キャビネット2a内の中央部付近には、左リール3L、中リール3C及び右リール3Rを含むリールユニットが設けられる。なお、図3には示さないが、各リールは、所定の減速比を有する歯車を介して対応する後述のステッピングモータ(図4中のステッピングモータ61L,61C,61Rのいずれか)に接続される。   A reel unit including a left reel 3L, a middle reel 3C, and a right reel 3R is provided near the center of the cabinet 2a. Although not shown in FIG. 3, each reel is connected to a corresponding stepping motor described later (any of stepping motors 61L, 61C, 61R in FIG. 4) via a gear having a predetermined reduction ratio. .

また、キャビネット2aの正面側から見て、キャビネット2aの右側板の右リール3Rと対向する内壁領域には、図3に示すように、外部中継基板38が取り付けられる。この外部中継基板38は、図3には示さないが、後述の第1光ファイバーケーブル111(図6参照)を介して主基板31に接続されるとともに、ホールコンピュータに対して情報通信可能に接続された外部集中端子板39(図4参照)にも後述の第2光ファイバーケーブル112により接続される。すなわち、外部中継基板38は、主基板31と後述の外部集中端子板39とを光ファイバーケーブルを介して接続する際の中継基板となる。それゆえ、主基板31からホールコンピュータに所定の情報(後述のコマンド等のデータ)が送信される際には、該所定の情報は、光通信により、外部中継基板38を介して主基板31から外部集中端子板39に送信される。   Further, as shown in FIG. 3, an external relay board 38 is attached to the inner wall region facing the right reel 3R of the right side plate of the cabinet 2a when viewed from the front side of the cabinet 2a. Although not shown in FIG. 3, the external relay board 38 is connected to the main board 31 via a first optical fiber cable 111 (see FIG. 6), which will be described later, and connected to the hall computer so that information communication is possible. The external concentrated terminal plate 39 (see FIG. 4) is also connected by a second optical fiber cable 112 described later. That is, the external relay board 38 serves as a relay board when the main board 31 and an external concentration terminal board 39 described later are connected via an optical fiber cable. Therefore, when predetermined information (data such as a command to be described later) is transmitted from the main board 31 to the hall computer, the predetermined information is transmitted from the main board 31 via the external relay board 38 by optical communication. It is transmitted to the external concentration terminal board 39.

なお、図3に示さないが、本実施形態では、外部集中端子板39がパチスロ1に設けられている例を説明するが、本発明はこれに限定されず、外部集中端子板39は、パチスロ1の外部(例えばホールコンピュータ等を含む遊技店の各種設備)に設けられていてもよい。また、外部中継基板38の内部構成、並びに、主基板31及び外部集中端子板39間の接続構成等については、後で詳述する。   Although not shown in FIG. 3, in this embodiment, an example in which the external concentration terminal plate 39 is provided in the pachislot 1 will be described. However, the present invention is not limited to this, and the external concentration terminal plate 39 is not limited to this. It may be provided outside one (for example, various facilities of a game store including a hall computer). The internal configuration of the external relay board 38 and the connection configuration between the main board 31 and the external concentrated terminal board 39 will be described in detail later.

キャビネット2a内の下端部付近には、多量のメダルが収容可能であり、かつ、それらを1枚ずつ排出可能な構造を有するメダル払出装置33(以下、ホッパー33という)が設けられる。また、キャビネット2a内の下端部付近において、ホッパー33の一方の側部(図3に示す例では左側)には、パチスロ1が有する各装置に対して必要な電力を供給する電源装置34が設けられる。   Near the lower end in the cabinet 2a, a medal payout device 33 (hereinafter referred to as a hopper 33) having a structure capable of storing a large amount of medals and discharging them one by one is provided. Further, in the vicinity of the lower end in the cabinet 2a, a power supply device 34 that supplies necessary power to each device of the pachislot 1 is provided on one side of the hopper 33 (left side in the example shown in FIG. 3). It is done.

フロントドア2bの裏面側(表示画面側とは反対側)の上端部付近には、後述の副制御回路42(図4及び図5参照)が実装された副基板32が設けられる。副制御回路42は、映像の表示等による演出の実行を制御する回路である。なお、副制御回路42の具体的な構成は後で詳述する。   A sub-board 32 on which a sub-control circuit 42 (see FIG. 4 and FIG. 5), which will be described later, is mounted is provided in the vicinity of the upper end of the front door 2b on the back side (the side opposite to the display screen). The sub-control circuit 42 is a circuit that controls the execution of effects by displaying images. The specific configuration of the sub control circuit 42 will be described in detail later.

さらに、フロントドア2bの裏面側の略中央部付近には、セレクタ35が設けられる。セレクタ35は、メダル投入口13(図2参照)を介して外部から投入されたメダルの材質や形状等が適正である否かを選別する装置であり、適正であると判定したメダルをホッパー33に案内する。また、図3には示さないが、セレクタ35内においてメダルが通過する経路上には、適正なメダルが通過したことを検出するメダルセンサ35S(図4参照)が設けられる。   Further, a selector 35 is provided in the vicinity of the substantially central portion on the back surface side of the front door 2b. The selector 35 is a device for selecting whether or not the material or shape of the medal inserted from the outside through the medal insertion slot 13 (see FIG. 2) is appropriate. To guide. Although not shown in FIG. 3, a medal sensor 35 </ b> S (see FIG. 4) that detects that an appropriate medal has passed is provided on the path through which the medal passes in the selector 35.

なお、図3には示さないが、フロントドア2bの裏面側において、セレクタ35の右側部には、後述のドア中継基板37(図4参照)が取り付けられている。また、図3には示さないが、ドア中継基板37は、光ファイバーケーブルを介して主基板31に接続されるとともに、副制御回路42が実装された副基板32にも光ファイバーケーブルにより接続される。すなわち、ドア中継基板37は、主制御回路41(主基板31)と副制御回路42(副基板32)とを光ファイバーケーブルを介して接続する際の中継基板となる。それゆえ、本実施形態では、主制御回路41から副制御回路42に遊技に関する情報(各種コマンド、抽籤結果等)が送信される際には、該情報は、光通信により、ドア中継基板37を介して送信される。   Although not shown in FIG. 3, a door relay board 37 (see FIG. 4), which will be described later, is attached to the right side of the selector 35 on the back side of the front door 2b. Although not shown in FIG. 3, the door relay board 37 is connected to the main board 31 through an optical fiber cable, and is also connected to the sub board 32 on which the sub control circuit 42 is mounted through the optical fiber cable. That is, the door relay board 37 serves as a relay board when the main control circuit 41 (main board 31) and the sub control circuit 42 (sub board 32) are connected via the optical fiber cable. Therefore, in this embodiment, when information related to the game (various commands, lottery results, etc.) is transmitted from the main control circuit 41 to the sub control circuit 42, the information is transmitted to the door relay board 37 by optical communication. Sent through.

<パチスロが備える回路の構成>
次に、パチスロ1が備える回路の構成について、図4及び図5を参照して説明する。なお、図4は、パチスロ1が備える回路全体のブロック構成図である。また、図5は、副制御回路の内部構成を示すブロック構成図である。
<Configuration of circuits provided in pachislot>
Next, a configuration of a circuit included in the pachislo 1 will be described with reference to FIGS. 4 and 5. FIG. 4 is a block configuration diagram of the entire circuit provided in the pachislot 1. FIG. 5 is a block diagram showing the internal configuration of the sub control circuit.

パチスロ1は、図4に示すように、主制御回路41(主制御手段)、副制御回路42(副制御手段)、及び、これらの回路と電気的に接続される周辺装置(アクチュエータ)を備える。   As shown in FIG. 4, the pachi-slot 1 includes a main control circuit 41 (main control means), a sub control circuit 42 (sub control means), and peripheral devices (actuators) electrically connected to these circuits. .

[主制御回路]
主制御回路41は、主に、回路基板(主基板31)上に実装されたマイクロコンピュータ50により構成される。それ以外の構成要素として、主制御回路41は、クロックパルス発生回路54、分周器55、乱数発生器56、サンプリング回路57、表示部駆動回路64、ホッパー駆動回路65、払出完了信号回路66、主基板通信LSI(Large-Scale Integration)67、及び、外部出力用通信LSI68を含む。
[Main control circuit]
The main control circuit 41 is mainly composed of a microcomputer 50 mounted on a circuit board (main board 31). As other components, the main control circuit 41 includes a clock pulse generation circuit 54, a frequency divider 55, a random number generator 56, a sampling circuit 57, a display unit drive circuit 64, a hopper drive circuit 65, a payout completion signal circuit 66, A main board communication LSI (Large-Scale Integration) 67 and an external output communication LSI 68 are included.

マイクロコンピュータ50は、遊技機用8ビットマイクロプロセッサで構成され、この遊技機用8ビットマイクロプロセッサは、ユーザープログラムの改ざん、読み出し等を防止するセキュリティ機能を有する。さらに、本実施形態では、マイクロコンピュータ50は、2つの内部乱数発生器(不図示)を備える。   The microcomputer 50 is composed of an 8-bit microprocessor for gaming machines, and this 8-bit microprocessor for gaming machines has a security function that prevents falsification, reading, etc. of user programs. Furthermore, in the present embodiment, the microcomputer 50 includes two internal random number generators (not shown).

また、マイクロコンピュータ50は、図4に示すように、メインCPU(Central Processing Unit)51、メインROM(Read Only Memory)52及びメインRAM(Random Access Memory)53を備える。なお、本実施形態では、メインCPU51は、Z80CPU命令セットを拡張したNC80EX CPUで構成される。   As shown in FIG. 4, the microcomputer 50 includes a main CPU (Central Processing Unit) 51, a main ROM (Read Only Memory) 52, and a main RAM (Random Access Memory) 53. In the present embodiment, the main CPU 51 is composed of an NC80EX CPU that is an extension of the Z80 CPU instruction set.

メインROM52には、メインCPU51により実行される各種処理の制御プログラム、内部抽籤テーブル等のデータテーブル、副制御回路42に対して各種制御指令(コマンド)を送信するためのデータ等が記憶される。   The main ROM 52 stores a control program for various processes executed by the main CPU 51, a data table such as an internal lottery table, data for transmitting various control commands (commands) to the sub control circuit 42, and the like.

メインRAM53には、メインCPU51が制御プログラムを実行した際に得られる各種データがセットされる。例えば、抽出した乱数値、遊技状態、内部当籤役、払出枚数、ボーナス持越状況、設定値等を特定する情報、各種カウンタ及びフラグがセットされる。これらのデータの一部は、コマンドとして副基板32(副制御回路42)及び外部集中端子板39に送信される。   Various data obtained when the main CPU 51 executes the control program is set in the main RAM 53. For example, information for identifying the extracted random number value, gaming state, internal winning combination, number of payouts, bonus carryover status, setting value, etc., various counters and flags are set. Some of these data are transmitted as commands to the sub-board 32 (sub-control circuit 42) and the external concentrated terminal board 39.

また、メインCPU51には、クロックパルス発生回路54、分周器55、乱数発生器56及びサンプリング回路57が接続される。クロックパルス発生回路54及び分周器55は、クロックパルスを発生(生成)する。そして、メインCPU51は、生成されたクロックパルスに基づいて、各種制御プログラムを実行する。また、乱数発生器56は、予め定められた範囲の乱数(例えば、0〜65535)を発生する。そして、サンプリング回路57は、発生された外部乱数の中から1つの値を抽出する。本実施形態では、乱数発生器56で発生された乱数値は、内部当籤役抽籤用の乱数値として用いられる。   The main CPU 51 is connected to a clock pulse generation circuit 54, a frequency divider 55, a random number generator 56, and a sampling circuit 57. The clock pulse generation circuit 54 and the frequency divider 55 generate (generate) a clock pulse. The main CPU 51 executes various control programs based on the generated clock pulse. The random number generator 56 generates a random number in a predetermined range (for example, 0 to 65535). Then, the sampling circuit 57 extracts one value from the generated external random number. In the present embodiment, the random number value generated by the random number generator 56 is used as a random value for internal winning combination lottery.

マイクロコンピュータ50の入力ポートには、各種スイッチ及び各種センサ等が接続される。メインCPU51は、各種スイッチ等からの入力信号を受けて、ステッピングモータ61L,61C,61R等の周辺装置の動作を制御する。また、マイクロコンピュータ50の入力ポートには、払出完了信号回路66が接続される。払出完了信号回路66は、ホッパー33に設けられたメダル検出部33Sが行うメダルの検出を管理し、ホッパー33から外部に排出されたメダルが所定の払出枚数に達したか否かをチェックする。そして、払出完了信号回路66は、そのチェック結果をマイクロコンピュータ50に出力する。   Various switches and various sensors are connected to the input port of the microcomputer 50. The main CPU 51 receives input signals from various switches and controls the operation of peripheral devices such as stepping motors 61L, 61C, 61R. A payout completion signal circuit 66 is connected to the input port of the microcomputer 50. The payout completion signal circuit 66 manages the detection of medals performed by the medal detection unit 33S provided in the hopper 33, and checks whether or not the medals discharged from the hopper 33 have reached a predetermined payout number. The payout completion signal circuit 66 outputs the check result to the microcomputer 50.

ストップスイッチ17S(停止操作検出手段)は、左ストップボタン17L、中ストップボタン17C及び右ストップボタン17Rのそれぞれが遊技者により押されたこと(停止操作)を検出する。スタートスイッチ16S(開始操作検出手段)は、スタートレバー16が遊技者により操作されたこと(開始操作)を検出する。精算スイッチ12Sは、精算ボタンが遊技者により押されたことを検出する。また、ベットスイッチ14Sは、ベットボタン(MAXベットボタン14又は1BETボタン15)が遊技者により押されたことを検出する。   The stop switch 17S (stop operation detecting means) detects that each of the left stop button 17L, the middle stop button 17C, and the right stop button 17R is pressed (stop operation) by the player. The start switch 16S (start operation detecting means) detects that the start lever 16 has been operated by the player (start operation). The settlement switch 12S detects that the settlement button has been pressed by the player. The bet switch 14S detects that the player has pressed the bet button (the MAX bet button 14 or the 1BET button 15).

メダルセンサ35S(投入操作検出手段)は、メダル投入口13に投入されたメダルがセレクタ35内を通過したことを検出する。   The medal sensor 35S (insertion operation detecting means) detects that a medal inserted into the medal insertion slot 13 has passed through the selector 35.

また、マイクロコンピュータ50により動作が制御される周辺装置としては、3つのステッピングモータ61L,61C,61R(変動表示手段)、7セグ表示器6及びホッパー33がある。また、マイクロコンピュータ50の出力ポートには、各周辺装置の動作を制御するための駆動回路が接続される。具体的には、モータ駆動回路62、表示部駆動回路64及びホッパー駆動回路65がマイクロコンピュータ50の出力ポートに接続される。   Peripheral devices whose operations are controlled by the microcomputer 50 include three stepping motors 61L, 61C, 61R (variation display means), a 7-segment display 6, and a hopper 33. A drive circuit for controlling the operation of each peripheral device is connected to the output port of the microcomputer 50. Specifically, the motor drive circuit 62, the display unit drive circuit 64 and the hopper drive circuit 65 are connected to the output port of the microcomputer 50.

モータ駆動回路62は、左リール3L、中リール3C及び右リール3Rに対応してそれぞれ設けられた3つのステッピングモータ61L,61C,61Rの駆動を制御する。リール位置検出回路63は、発光部と受光部とを有する光センサにより、リールが一回転したことを示すリールインデックスをリール毎に検出する。なお、リール位置検出回路63は、マイクロコンピュータ50の入力ポートに接続され、検出結果をマイクロコンピュータ50に出力する。   The motor drive circuit 62 controls the drive of the three stepping motors 61L, 61C, 61R provided corresponding to the left reel 3L, the middle reel 3C, and the right reel 3R, respectively. The reel position detection circuit 63 detects, for each reel, a reel index indicating that the reel has made one rotation by an optical sensor having a light emitting unit and a light receiving unit. The reel position detection circuit 63 is connected to an input port of the microcomputer 50 and outputs a detection result to the microcomputer 50.

3つのステッピングモータ61L,61C,61Rのそれぞれは、その運動量がパルスの出力数に比例し、回転軸を指定された角度で停止させることが可能な構成を有する。また、各ステッピングモータの駆動力は、所定の減速比を有する歯車を介して、対応するリールに伝達される。そして、各ステッピングモータに対して1回のパルスが出力されるごとに、対応するリールは一定の角度で回転する。   Each of the three stepping motors 61L, 61C, 61R has a configuration in which the momentum is proportional to the number of output pulses, and the rotation axis can be stopped at a specified angle. The driving force of each stepping motor is transmitted to the corresponding reel via a gear having a predetermined reduction ratio. Each time one pulse is output to each stepping motor, the corresponding reel rotates at a constant angle.

メインCPU51は、各リールのリールインデックスを検出してから対応するステッピングモータに対してパルスが出力された回数をカウントすることによって、各リールの回転角度(具体的には、リールが図柄何個分だけ回転したか)を管理する。   The main CPU 51 detects the reel index of each reel and then counts the number of times a pulse is output to the corresponding stepping motor, thereby determining the rotation angle of each reel (specifically, how many reels the number of symbols is). Only managed).

ここで、各リールの回転角度の管理手法を具体的に説明する。各ステッピングモータに対して出力されたパルスの数は、メインRAM53に設けられたパルスカウンタ(不図示)によって計数される。そして、図柄1個分の回転に必要な所定回数(例えば16回)のパルスの出力がパルスカウンタで計数されるたびに、メインRAM53に設けられた図柄カウンタ(不図示)の値に、「1」が加算される。なお、図柄カウンタは、リール毎に設けられる。そして、図柄カウンタの値は、リール位置検出回路63によってリールインデックスが検出されるとクリアされる。   Here, a method for managing the rotation angle of each reel will be specifically described. The number of pulses output to each stepping motor is counted by a pulse counter (not shown) provided in the main RAM 53. Each time the output of a predetermined number of pulses (for example, 16 times) necessary for rotation of one symbol is counted by the pulse counter, the value of the symbol counter (not shown) provided in the main RAM 53 is changed to “1”. "Is added. A symbol counter is provided for each reel. The value of the symbol counter is cleared when the reel index is detected by the reel position detection circuit 63.

すなわち、本実施形態では、図柄カウンタの値を管理することにより、リールインデックスが検出されてから図柄何個分の回転動作が行われたのかを管理する。それゆえ、各リールの各図柄の位置は、リールインデックスが検出される位置を基準として検出される。   In other words, in the present embodiment, by managing the value of the symbol counter, it is managed how many symbols have been rotated since the reel index was detected. Therefore, the position of each symbol on each reel is detected with reference to the position where the reel index is detected.

表示部駆動回路64は、7セグ表示器6の動作を制御する。ホッパー駆動回路65は、ホッパー33の動作を制御する。   The display unit drive circuit 64 controls the operation of the 7-segment display 6. The hopper drive circuit 65 controls the operation of the hopper 33.

さらに、マイクロコンピュータ50の出力ポートには、主制御回路41で生成されたコマンド等の各種情報を主制御回路41の外部に送信する際の動作を制御する主基板通信LSI67及び外部出力用通信LSI68が接続される。なお、主基板通信LSI67及び外部出力用通信LSI68は、マイクロコンピュータ50とともに主制御回路41の構成要素として主基板31に搭載される。   Furthermore, the output port of the microcomputer 50 includes a main board communication LSI 67 and an external output communication LSI 68 that control operations when various information such as commands generated by the main control circuit 41 is transmitted to the outside of the main control circuit 41. Is connected. The main board communication LSI 67 and the external output communication LSI 68 are mounted on the main board 31 as components of the main control circuit 41 together with the microcomputer 50.

主基板通信LSI67は、メインCPU51が副制御回路42に対してコマンド等の各種情報を送信する際の動作を制御するための集積回路である。なお、本実施形態では、主制御回路41から副制御回路42への各種情報の送信動作は、上述のように、フロントドア2bの裏面に取り付けられたドア中継基板37を介して、光通信により行われる。この際、主制御回路41及び副制御回路42間の光通信による各種情報の通信動作は、主制御回路41から副制御回路42への一方向(単方向)である。また、本実施形態では、主制御回路41及び副制御回路42間において光ファイバーケーブルを用いた光通信システム(有線の光通信システム)を採用する例を説明したが、本発明はこれに限定されず、主制御回路41及び副制御回路42間の通信システムに無線通信システムを適用してもよい。   The main board communication LSI 67 is an integrated circuit for controlling operations when the main CPU 51 transmits various information such as commands to the sub control circuit 42. In the present embodiment, the transmission operation of various information from the main control circuit 41 to the sub control circuit 42 is performed by optical communication via the door relay board 37 attached to the back surface of the front door 2b as described above. Done. At this time, the communication operation of various information by optical communication between the main control circuit 41 and the sub control circuit 42 is one direction (unidirectional) from the main control circuit 41 to the sub control circuit 42. In the present embodiment, an example in which an optical communication system (wired optical communication system) using an optical fiber cable is employed between the main control circuit 41 and the sub control circuit 42 has been described. However, the present invention is not limited to this. A wireless communication system may be applied to the communication system between the main control circuit 41 and the sub control circuit 42.

外部出力用通信LSI68は、メインCPU51が外部のホールコンピュータに接点出力情報(リレー出力)等の情報を出力する際の動作を制御するための集積回路である。なお、本実施形態では、主制御回路41からホールコンピュータに対して情報通信可能に接続された外部集中端子板39への各種情報の送信動作は、上述のように、外部中継基板38を介して、光通信により行われる。この際、主基板31及び外部集中端子板39間の光通信による各種情報の通信動作は、主基板31から外部集中端子板39への一方向(単方向)である。   The external output communication LSI 68 is an integrated circuit for controlling operations when the main CPU 51 outputs information such as contact output information (relay output) to an external hall computer. In the present embodiment, the transmission operation of various information from the main control circuit 41 to the external concentrated terminal board 39 connected to the hall computer so as to be capable of information communication is performed via the external relay board 38 as described above. This is done by optical communication. At this time, the communication operation of various information by optical communication between the main board 31 and the external concentrated terminal board 39 is one direction (unidirectional) from the main board 31 to the external concentrated terminal board 39.

また、図示しないが、メインCPU51には、主基板通信LSI67に情報を送信可能にする第1のUART(Universal Asynchronous Receiver Transmitter)が内蔵されている。さらに、図4には示さないが、メインCPU51には、外部出力用通信LSI68に情報を送信可能にする第2のUART(図6参照)が内蔵されている。UARTは、調歩同期方式により、シリアル信号をパラレル信号に変換する処理、及び、その逆方向の信号変換処理を行う回路である。また、本実施形態では、通信方式として、調歩同期式シリアル通信方式を採用した例を説明したが、本発明はこれに限定されず、クロック同期式による2線式(I2C)或いは3線式(SPI)のシリアル通信方式、又は、パラレル通信方式を採用してもよい。   Although not shown, the main CPU 51 incorporates a first UART (Universal Asynchronous Receiver Transmitter) that enables transmission of information to the main board communication LSI 67. Further, although not shown in FIG. 4, the main CPU 51 incorporates a second UART (see FIG. 6) that enables transmission of information to the external output communication LSI 68. The UART is a circuit that performs a process of converting a serial signal into a parallel signal and a signal conversion process in the opposite direction by an asynchronous method. In this embodiment, an example in which an asynchronous serial communication system is adopted as a communication system has been described. However, the present invention is not limited to this, and a 2-wire (I2C) or 3-wire ( (SPI) serial communication system or parallel communication system may be employed.

外部集中端子板39は、上述のように、ホールコンピュータに情報通信可能に接続され、外部出力用通信LSI68から送信されたコマンド等の各種情報をホールコンピュータに出力する際に用いられる中継基板である。図4には示さないが、外部集中端子板39は、この各種情報の出力動作を可能にするための外部端子板制御LSI69を有する(図6参照)。   As described above, the external concentration terminal board 39 is connected to the hall computer so that information communication is possible, and is a relay board used when outputting various information such as commands transmitted from the external output communication LSI 68 to the hall computer. . Although not shown in FIG. 4, the external concentration terminal board 39 has an external terminal board control LSI 69 for enabling the output operation of various information (see FIG. 6).

[副制御回路]
本実施形態のパチスロ1では、上述のように、副制御回路42は、ドア中継基板37を介して光ファイバーケーブル(不図示)により主制御回路41(主基板通信LSI67)に接続され、主制御回路41から送信されるコマンドに基づいて演出内容の決定及び実行等の処理を行う。副制御回路42は、基本的には、図5に示すように、副基板通信LSI80、サブCPU81、サブROM82、サブRAM83、レンダリングプロセッサ84、描画用RAM85、及び、ドライバ86を含む。さらに、副制御回路42は、DSP(Digital Signal Processor)90、オーディオRAM91、D/A(Digital to Analog)変換器92、アンプ93、及び、可動装飾ユニット駆動回路96を含む。
[Sub control circuit]
In the pachislot machine 1 of the present embodiment, as described above, the sub control circuit 42 is connected to the main control circuit 41 (main board communication LSI 67) by the optical fiber cable (not shown) via the door relay board 37. Based on the command transmitted from 41, processing such as determination and execution of the production contents is performed. As shown in FIG. 5, the sub control circuit 42 basically includes a sub board communication LSI 80, a sub CPU 81, a sub ROM 82, a sub RAM 83, a rendering processor 84, a drawing RAM 85, and a driver 86. Further, the sub control circuit 42 includes a DSP (Digital Signal Processor) 90, an audio RAM 91, a D / A (Digital to Analog) converter 92, an amplifier 93, and a movable decoration unit drive circuit 96.

副基板通信LSI80は、メインCPU51から主基板通信LSI67を介して送信されるコマンド等の各種情報を受信可能にするための集積回路である。また、副基板通信LSI80は、サブCPU81に電気的に接続され、主制御回路41から送信されるコマンド等の各種情報をサブCPU81に出力する。なお、図示しないが、サブCPU81には、副基板通信LSI80から出力される情報を受信可能にするUARTが内蔵されている。   The sub board communication LSI 80 is an integrated circuit for receiving various information such as commands transmitted from the main CPU 51 via the main board communication LSI 67. The sub-board communication LSI 80 is electrically connected to the sub CPU 81 and outputs various information such as commands transmitted from the main control circuit 41 to the sub CPU 81. Although not shown, the sub CPU 81 has a built-in UART that can receive information output from the sub board communication LSI 80.

サブCPU81は、主制御回路41から送信されたコマンドに基づいて、サブROM82に記憶されている制御プログラムに従い、映像、音、光の出力制御を行う。なお、サブROM82は、基本的には、プログラム記憶領域及びデータ記憶領域を有する。   The sub CPU 81 performs video, sound, and light output control according to the control program stored in the sub ROM 82 based on the command transmitted from the main control circuit 41. The sub ROM 82 basically has a program storage area and a data storage area.

プログラム記憶領域には、サブCPU81が実行する各種制御プログラムが記憶される。なお、プログラム記憶領域に格納される制御プログラムには、例えば、主制御回路41との通信を制御するための主基板通信タスク、演出用乱数値を抽出して演出内容(演出データ)の決定及び登録を行うための演出登録タスク、決定した演出内容に基づいて液晶表示装置11による映像の表示を制御するための描画制御タスク、ランプ群21による光の出力を制御するためのランプ制御タスク、スピーカ20L,20Rによる音の出力を制御するための音声制御タスク等のプログラムが含まれる。   Various control programs executed by the sub CPU 81 are stored in the program storage area. The control program stored in the program storage area includes, for example, a main board communication task for controlling communication with the main control circuit 41, a production random number value, and determination of production contents (production data). An effect registration task for performing registration, a drawing control task for controlling display of an image by the liquid crystal display device 11 based on the determined content of the effect, a lamp control task for controlling light output by the lamp group 21, and a speaker A program such as a voice control task for controlling sound output by 20L and 20R is included.

データ記憶領域には、例えば、各種データテーブルを記憶する記憶領域、各種演出内容を構成する演出データを記憶する記憶領域、映像の作成に関するアニメーションデータを記憶する記憶領域、BGM(Back-Ground Music)や効果音に関するサウンドデータを記憶する記憶領域、光の点消灯のパターンに関するランプデータを記憶する記憶領域等の各種記憶領域が含まれる。   The data storage area includes, for example, a storage area for storing various data tables, a storage area for storing effect data constituting various effects, a storage area for storing animation data related to video creation, and BGM (Back-Ground Music) And various storage areas such as a storage area for storing sound data relating to sound effects and a storage area for storing lamp data relating to light on / off patterns.

サブRAM83は、決定された演出内容、演出データ等を登録する格納領域や、主制御回路41から送信される内部当籤役等の各種データ等を格納する格納領域などを有する。   The sub RAM 83 has a storage area for registering the determined contents of the effect, the effect data, and the like, a storage area for storing various data such as an internal winning combination transmitted from the main control circuit 41, and the like.

また、副制御回路42には、図5に示すように、液晶表示装置11、スピーカ20L,20R、ランプ群21、タッチセンサ23L,23R、及び、可動装飾ユニット104等の周辺装置(演出装置)が接続される。すなわち、これらの周辺装置の動作は、副制御回路42により制御される。   Further, as shown in FIG. 5, the sub-control circuit 42 includes peripheral devices (effect devices) such as the liquid crystal display device 11, the speakers 20L and 20R, the lamp group 21, the touch sensors 23L and 23R, and the movable decoration unit 104. Is connected. That is, the operations of these peripheral devices are controlled by the sub control circuit 42.

本実施形態では、サブCPU81、レンダリングプロセッサ84、描画用RAM85(フレームバッファを含む)及びドライバ86は、演出内容により指定されたアニメーションデータに従って映像を作成し、該作成した映像は液晶表示装置11により表示される。   In the present embodiment, the sub CPU 81, the rendering processor 84, the drawing RAM 85 (including the frame buffer), and the driver 86 create a video according to the animation data designated by the contents of the presentation, and the created video is generated by the liquid crystal display device 11. Is displayed.

サブCPU81、DSP90、オーディオRAM91、D/A変換器92及びアンプ93は、演出内容により指定されたサウンドデータに従ってBGM等の音をスピーカ20L,20Rにより出力する。また、サブCPU81は、演出内容により指定されたランプデータに従ってランプ群21の点灯及び消灯を行う。   The sub CPU 81, the DSP 90, the audio RAM 91, the D / A converter 92, and the amplifier 93 output sounds such as BGM from the speakers 20L and 20R according to the sound data designated by the contents of the production. Further, the sub CPU 81 turns on and off the lamp group 21 according to the lamp data designated by the contents of the effect.

さらに、サブCPU81及び可動装飾ユニット駆動回路96は、演出内容により指定された可動装飾ユニット駆動データに従って可動装飾ユニット104の駆動を行う。すなわち、可動装飾ユニット104は、特別の演出が行われる場合に駆動され、フロントパネル10のパネル開口101aに露出される。   Further, the sub CPU 81 and the movable decoration unit drive circuit 96 drive the movable decoration unit 104 according to the movable decoration unit drive data designated by the contents of the effect. That is, the movable decorative unit 104 is driven when a special effect is performed, and is exposed to the panel opening 101 a of the front panel 10.

なお、タッチセンサ23L,23Rは、遊技者の手が左キャラクタ装飾部22L又は右キャラクタ装飾部22Rに接触したこと(タッチされたこと)を検出し、その検出結果を副制御回路42に送信する。   The touch sensors 23L and 23R detect that the player's hand has touched (touched) the left character decoration unit 22L or the right character decoration unit 22R, and transmit the detection result to the sub-control circuit 42. .

[主基板及び外部集中端子板間の接続構成]
次に、図6を参照しながら、主基板31及び外部集中端子板39間の接続構成について説明する。図6は、主基板31及び外部集中端子板39間の接続形態を模式的に示したブロック図である。なお、図6では、説明を簡略化するため、主基板31から外部集中端子板39への各種情報の送信動作に関与する構成部のみを示す。
[Connection configuration between main board and external concentrated terminal board]
Next, a connection configuration between the main board 31 and the external concentration terminal board 39 will be described with reference to FIG. FIG. 6 is a block diagram schematically showing a connection form between the main board 31 and the external concentration terminal board 39. In FIG. 6, only the components related to the transmission operation of various information from the main board 31 to the external concentration terminal board 39 are shown for the sake of simplicity.

本実施形態では、図6に示すように、主基板31内において、メインCPU51に内蔵された第2のUART70の出力端子は、外部出力用通信LSI68の入力端子に電気的に接続される。また、外部出力用通信LSI68の出力端子は、主基板31に実装された光通信コネクタ71内の発光素子71aに電気的に接続される。   In the present embodiment, as shown in FIG. 6, in the main board 31, the output terminal of the second UART 70 built in the main CPU 51 is electrically connected to the input terminal of the external output communication LSI 68. The output terminal of the external output communication LSI 68 is electrically connected to the light emitting element 71 a in the optical communication connector 71 mounted on the main board 31.

発光素子71a(光通信コネクタ71の送信側ポート)は、第1光ファイバーケーブル111を介して外部中継基板38内の後述の光中継器160(図13及び図14参照)の受信側ポート(後述の第1光ファイバー挿入凹部171c)に接続される。発光素子71aは、例えば発光ダイオード(LED)やレーザーダイオードなどの電光変換素子で構成される。   The light emitting element 71a (transmission side port of the optical communication connector 71) is a reception side port (described later) of an optical repeater 160 (see FIGS. 13 and 14) in the external relay board 38 via the first optical fiber cable 111. The first optical fiber insertion recess 171c) is connected. The light emitting element 71a is composed of an electro-optic conversion element such as a light emitting diode (LED) or a laser diode.

また、外部中継基板38内の後述の光中継器160の送信側ポート(後述の第2光ファイバー挿入凹部172c)は、第2光ファイバーケーブル112を介して外部集中端子板39に搭載された受光素子72aを含む光通信コネクタ72の受信側ポートに接続される。受光素子72aは、外部集中端子板39に搭載された外部端子板制御LSI69の入力端子に電気的に接続される。なお、受光素子72aは、例えばフォトダイオード等の光電変換素子で構成される。   Further, a transmission side port (a second optical fiber insertion recess 172c described later) of an optical repeater 160 described later in the external relay substrate 38 is a light receiving element 72a mounted on the external concentrated terminal plate 39 via the second optical fiber cable 112. Are connected to the receiving side port of the optical communication connector 72. The light receiving element 72 a is electrically connected to the input terminal of the external terminal board control LSI 69 mounted on the external concentrated terminal board 39. The light receiving element 72a is configured by a photoelectric conversion element such as a photodiode, for example.

そして、外部端子板制御LSI69の各出力端子は、対応するリレー73を介して外部集中端子板39に搭載された外部出力コネクタ74に接続される。なお、外部出力コネクタ74は、外部のホールコンピュータに接続される。   Each output terminal of the external terminal board control LSI 69 is connected to an external output connector 74 mounted on the external concentrated terminal board 39 via a corresponding relay 73. The external output connector 74 is connected to an external hall computer.

[外部出力用通信LSI及び外部端子板制御LSIの構成]
次に、図7を参照しながら、外部出力用通信LSI68及び外部端子板制御LSI69の各LSIの内部構成を説明する。図7は、外部出力用通信LSI68及び外部端子板制御LSI69の各LSIの内部構成を示すブロック図である。なお、本実施形態では、外部出力用通信LSI68は、外部端子板制御LSI69と同じ構成となるので、図7には、説明を簡略化するため、外部出力用通信LSI68の内部構成と外部端子板制御LSI69の内部構成とをまとめて記載する。図7中の括弧書きで示す符号が外部端子板制御LSI69の構成を示す符号であり、括弧書きの前に示す符号が外部出力用通信LSI68の構成を示す符号である。
[Configuration of external output communication LSI and external terminal board control LSI]
Next, the internal configuration of each of the external output communication LSI 68 and the external terminal board control LSI 69 will be described with reference to FIG. FIG. 7 is a block diagram showing the internal configuration of each LSI of the external output communication LSI 68 and the external terminal board control LSI 69. In the present embodiment, the external output communication LSI 68 has the same configuration as that of the external terminal board control LSI 69. Therefore, in FIG. 7, the internal configuration of the external output communication LSI 68 and the external terminal board are shown in order to simplify the explanation. The internal configuration of the control LSI 69 will be described collectively. In FIG. 7, the reference numerals in parentheses indicate the configuration of the external terminal board control LSI 69, and the reference numerals before the parentheses indicate the configuration of the external output communication LSI 68.

外部出力用通信LSI68及び外部端子板制御LSI69の各LSIは、図7に示すように、専用コントローラ(120,140)、設定レジスタ(121,141)、キャッシュメモリ(122,142)、AES(Advanced Encryption Standard)回路(123,143)、第1UART(124,144)、第2UART(125,145)、第1SPI(Serial Peripheral Interface)(126,146)、第2SPI(不図示)、第1マンチェスター回路(127,147)〜第4マンチェスター回路(130,150)、クロック・リセット制御回路(131,151)、及び、GPIO(General Purpose Input/Output)インターフェース(133,153)を有する。   As shown in FIG. 7, each of the external output communication LSI 68 and the external terminal board control LSI 69 includes a dedicated controller (120, 140), a setting register (121, 141), a cache memory (122, 142), an AES (Advanced Encryption Standard (123,143), 1st UART (124,144), 2nd UART (125,145), 1st SPI (Serial Peripheral Interface) (126,146), 2nd SPI (not shown), 1st Manchester circuit (127, 147) to fourth Manchester circuit (130, 150), a clock reset control circuit (131, 151), and a GPIO (General Purpose Input / Output) interface (133, 153).

これらの構成要素は、内部バス(132,152)を介して相互に接続される。また、第1マンチェスター回路(127,147)は、第1UART(124,144)に接続され、第2マンチェスター回路(128,148)は、第2UART(125,145)に接続される。このような外部出力用通信LSI68及び外部端子板制御LSI69の各LSIは、例えばASIC(Application Specific Integrated Circuit)により構成される。   These components are connected to each other via an internal bus (132, 152). The first Manchester circuit (127, 147) is connected to the first UART (124, 144), and the second Manchester circuit (128, 148) is connected to the second UART (125, 145). Each of the external output communication LSI 68 and the external terminal board control LSI 69 is configured by, for example, an ASIC (Application Specific Integrated Circuit).

専用コントローラ(120,140)は、情報(コマンド)の送信及び受信に係る通信動作全般の制御を行う。例えば、専用コントローラ(120,140)は、ハードウェアタイマとして機能し、送受信時にタイムアウト処理を行う。   The dedicated controllers (120, 140) control the overall communication operation related to transmission and reception of information (commands). For example, the dedicated controllers (120, 140) function as a hardware timer and perform a timeout process during transmission / reception.

設定レジスタ(121,141)は、不揮発性メモリと同等の機能を有する記憶回路で構成される。設定レジスタ(121,141)には、AES回路(123,143)で使用される暗号化キーや通信仕様に係る設定データ等が格納される。なお、設定レジスタ(121,141)には、例えば基板実装時において1回に限り第2SPI(不図示)を通じてデータを書き込むことができる。   The setting registers (121, 141) are configured by a storage circuit having a function equivalent to that of a nonvolatile memory. The setting registers (121, 141) store encryption keys used in the AES circuit (123, 143), setting data related to communication specifications, and the like. Note that data can be written to the setting registers (121, 141) through the second SPI (not shown) only once, for example, when the board is mounted.

キャッシュメモリ(122,142)は、主にバッファとして用いられる。例えば、キャッシュメモリ(122,142)には、送受信に係るデータが一時的に記憶される。クロック・リセット制御回路(131,151)は、図7に示すように、発振器(OSC:Oscillator)からの入力信号や外部リセットによる入力信号などに基づいてクロック信号やリセット信号を生成し、送受信動作のタイミングやリセット動作を制御する。   The cache memory (122, 142) is mainly used as a buffer. For example, data related to transmission / reception is temporarily stored in the cache memory (122, 142). As shown in FIG. 7, the clock / reset control circuit (131, 151) generates a clock signal and a reset signal based on an input signal from an oscillator (OSC: Oscillator), an input signal by an external reset, etc. Control the timing and reset operation.

AES回路(123,143)は、共通鍵ブロック暗号方式によりデータの暗号化及び復号化を行う回路である。なお、AES回路(123,143)の構成については、後で詳述する。   The AES circuit (123, 143) is a circuit that encrypts and decrypts data by a common key block encryption method. The configuration of the AES circuit (123, 143) will be described in detail later.

第1UART(124,144)は、調歩同期方式によりシリアル信号をパラレル信号に変換する処理、及び、その逆方向の変換処理を行う回路である。第1UART(124,144)を用いた場合、情報の送受信動作のタイミングを計るための同期クロック信号線を設ける必要がなくなる。   The first UART (124, 144) is a circuit that performs a process of converting a serial signal into a parallel signal by an asynchronous process and a conversion process in the opposite direction. When the first UART (124, 144) is used, there is no need to provide a synchronous clock signal line for timing the information transmission / reception operation.

また、第1UART(124,144)は、送受信時のエラー(物理層エラー)を検出する機能を有し、エラー発生時には、その旨を伝える信号を専用コントローラ(120,140)に出力する。なお、第1UART(124,144)で検出されるエラーの種類には、パリティエラー、オーバーランエラー、フレーミングエラー等がある。パリティエラーは、受信したデータのパリティビットに誤りがあるときに発生する。オーバーランエラーは、受信データバッファ(キャッシュメモリ(122,142))に格納されたデータを専用コントローラ(120,140)が取り出す前に、次のデータを受信したときに発生する。フレーミングエラーは、ストップビットを受信すべきタイミングで、ストップビットの論理値を受信できなかったときに発生する。   The first UART (124, 144) has a function of detecting an error (physical layer error) at the time of transmission / reception. When an error occurs, the first UART (124, 144) outputs a signal to that effect to the dedicated controller (120, 140). The types of errors detected by the first UART (124, 144) include a parity error, an overrun error, and a framing error. A parity error occurs when there is an error in the parity bit of the received data. The overrun error occurs when the next data is received before the dedicated controller (120, 140) retrieves the data stored in the reception data buffer (cache memory (122, 142)). A framing error occurs when the logical value of the stop bit cannot be received at the timing at which the stop bit should be received.

第2UART(125,145)は、第1UART(124,144)と同様の回路で構成され、同様の機能を有する。それゆえ、ここでは、第2UART(125,145)についての説明は省略する。なお、本実施形態では、メインCPU51に内蔵される第2のUART70(図6参照)もまた、第1UART(124,144)と同様の回路で構成され、同様の機能を有する。   The second UART (125, 145) is configured by a circuit similar to the first UART (124, 144) and has the same function. Therefore, description of the second UART (125, 145) is omitted here. In the present embodiment, the second UART 70 (see FIG. 6) built in the main CPU 51 is also configured by a circuit similar to the first UART (124, 144) and has the same function.

第1SPI(126,146)は、同期方式のシリアル通信用インターフェース回路である。第1SPI(126,146)は、非同期方式のシリアル通信用インターフェースに比べて高速にデータを送受信することができる。第1SPI(126,146)には、複数のデバイスが接続可能である。本実施形態において、第1SPI(126,146)は、外部出力用通信LSI68及び外部端子板制御LSI69の各LSIの拡張機能として予備的に設けられている。   The first SPI (126, 146) is a synchronous serial communication interface circuit. The first SPI (126, 146) can transmit and receive data at a higher speed than the asynchronous serial communication interface. A plurality of devices can be connected to the first SPI (126, 146). In the present embodiment, the first SPI (126, 146) is preliminarily provided as an extended function of each LSI of the external output communication LSI 68 and the external terminal board control LSI 69.

第2SPI(不図示)には、設定レジスタ(121,141)に対して暗号化キーや設定データなどを書き込む際に用いる専用端子が設けられる。すなわち、第2SPIは、暗号化キーや設定データなどの書き込みデバイス専用の接続回路として使用される。第2SPIのそれ以外の構成及び機能は、第1SPI(126,146)の対応する構成及び機能と同様であるので、ここでは、それらの構成及び機能についての説明は省略する。   The second SPI (not shown) is provided with a dedicated terminal used when writing an encryption key, setting data, or the like to the setting register (121, 141). That is, the second SPI is used as a connection circuit dedicated to a writing device such as an encryption key and setting data. Since the other configurations and functions of the second SPI are the same as the corresponding configurations and functions of the first SPI (126, 146), descriptions of those configurations and functions are omitted here.

第1マンチェスター回路(127,147)は、二相位相偏移変調(BPSK:Binary Phase-Shift Keying)方式(マンチェスター変調方式)によりデジタル形式のシリアルデータを変調(符号化)及び復調(復号化)する回路である。第1マンチェスター回路(127,147)は、連続する「0」又は「1」からなる比較的長いストリングが含まれない任意のビット列からなるシリアルデータを変調し、また、変調されたシリアルデータから元のビット列からなるデジタルデータを復調する。第1マンチェスター回路(127,147)は、変調の際に用いるクロックレートをシリアルデータ内に埋め込むことができる。なお、マンチェスター変調方式によるデータの変復調動作については、後で詳述する。   The first Manchester circuit (127, 147) modulates (encodes) and demodulates (decodes) digital serial data using a binary phase-shift keying (BPSK) method (Manchester modulation method). It is a circuit to do. The first Manchester circuit (127, 147) modulates serial data composed of an arbitrary bit string not including a relatively long string composed of continuous “0” or “1”, and generates original data from the modulated serial data. The digital data consisting of the bit string of is demodulated. The first Manchester circuit (127, 147) can embed a clock rate used for modulation in the serial data. The data modulation / demodulation operation by the Manchester modulation method will be described in detail later.

第2マンチェスター回路(128,148)、第3マンチェスター回路(129,149)及び第4マンチェスター回路(130,150)は、それぞれ、第1マンチェスター回路(127,147)と同様の機能を有し、該共通する機能についての説明は省略する。   The second Manchester circuit (128, 148), the third Manchester circuit (129, 149), and the fourth Manchester circuit (130, 150) have the same functions as the first Manchester circuit (127, 147), respectively. A description of the common function is omitted.

なお、第1マンチェスター回路(127,147)は、図7に示すように、第1UART(124,144)と一対にして構成され、第1UART(124,144)を介してデータを送受信することができる。第2マンチェスター回路(128,148)は、第2UART(125,145)と一対にして構成され、第2UART(125,145)を介してデータを送受信することができる。   As shown in FIG. 7, the first Manchester circuit (127, 147) is configured as a pair with the first UART (124, 144), and can transmit and receive data via the first UART (124, 144). it can. The second Manchester circuit (128, 148) is configured as a pair with the second UART (125, 145), and can transmit and receive data via the second UART (125, 145).

第3マンチェスター回路(129,149)は、第1SPI(126,146)を介してデータの送受信が可能になるように構成される。また、第4マンチェスター回路(130,150)は、その他の回路と組み合わされずに独立して設けられた回路であり、単独でデータの送受信が可能な構成を有する。   The third Manchester circuit (129, 149) is configured to be able to transmit and receive data via the first SPI (126, 146). The fourth Manchester circuit (130, 150) is a circuit provided independently without being combined with other circuits, and has a configuration capable of transmitting and receiving data independently.

GPIOインターフェース(133,153)は、AES回路(123,143)において受信データが復号された後に生成される、受信コマンドに対応するコンポジット信号を各リレー73(図6参照)を介して外部出力コネクタ74に供給する際のインターフェース回路である。   The GPIO interface (133, 153) outputs a composite signal corresponding to the received command generated after the received data is decoded by the AES circuit (123, 143) via each relay 73 (see FIG. 6). 74 is an interface circuit when supplying to 74.

[AES回路の構成]
次に、図8を参照して、AES回路(123,143)の構成について説明する。図8は、AES回路(123,143)の構成を示す模式図である。なお、上述のように、本実施形態では、外部出力用通信LSI68は、外部端子板制御LSI69と同じ構成であるので、図8には、説明を簡略化するため、外部出力用通信LSI68内のAES回路123の構成と外部端子板制御LSI69内のAES回路143の構成とをまとめて記載する。図8中の括弧書きで示す符号が外部端子板制御LSI69内のAES回路143の構成を示す符号であり、括弧書きの前に示す符号が外部出力用通信LSI68内のAES回路123の構成を示す符号である。
[Configuration of AES circuit]
Next, the configuration of the AES circuit (123, 143) will be described with reference to FIG. FIG. 8 is a schematic diagram showing the configuration of the AES circuit (123, 143). As described above, in this embodiment, the external output communication LSI 68 has the same configuration as the external terminal board control LSI 69, and therefore, in FIG. The configuration of the AES circuit 123 and the configuration of the AES circuit 143 in the external terminal board control LSI 69 will be described together. The reference numerals in parentheses in FIG. 8 indicate the configuration of the AES circuit 143 in the external terminal board control LSI 69, and the reference numerals before the parentheses indicate the configuration of the AES circuit 123 in the external output communication LSI 68. It is a sign.

AES回路(123,143)は、ハードウェア構成として、AES暗号化アルゴリズムに基づく機能ブロックと、AES暗号化アルゴリズムの逆関数であるAES復号化アルゴリズムに基づく機能ブロックとを備える。AES暗号化アルゴリズムは、共通鍵を使って平文データを暗号化し、AES復号化アルゴリズムは、同じ共通鍵を使って暗号化したデータを元の平文データに戻す。   The AES circuit (123, 143) includes a functional block based on an AES encryption algorithm and a functional block based on an AES decryption algorithm that is an inverse function of the AES encryption algorithm, as a hardware configuration. The AES encryption algorithm encrypts plaintext data using a common key, and the AES decryption algorithm returns the encrypted data using the same common key to the original plaintext data.

AES暗号化アルゴリズムは、共通鍵暗号方式の代表的な暗号化アルゴリズムである。AES暗号化アルゴリズムでは、鍵長は、128ビット、192ビット及び256ビットの中から選択可能であり、暗号は、ブロック長が例えば128ビットであるSPN(Substitution Permutation Network)構造のブロック暗号である。一般的なブロック暗号は、実装コストの効率化を図るため、同一のラウンド関数を繰り返す繰返し暗号で構成され、SPN構造は、繰返し暗号の代表的な構成法である。また、ブロック暗号とは、共通鍵暗号の一種であり、固定長のデータ単位毎に処理される暗号の総称である。なお、ビット単位やバイト単位で処理される暗号は、ストリーム暗号と称される。   The AES encryption algorithm is a typical encryption algorithm of a common key encryption method. In the AES encryption algorithm, the key length can be selected from 128 bits, 192 bits, and 256 bits, and the cipher is a block cipher with an SPN (Substitution Permutation Network) structure with a block length of, for example, 128 bits. A general block cipher is composed of repetitive ciphers that repeat the same round function in order to increase the implementation cost, and the SPN structure is a typical constitution method of repetitive ciphers. The block cipher is a kind of common key cipher and is a general term for ciphers processed for each fixed-length data unit. Note that encryption processed in bit units or byte units is referred to as stream encryption.

AES回路(123,143)は、所定ラウンド数の行列演算操作をステップ単位に繰り返し実行する機能ブロックにより構成される。具体的には、AES回路(123,143)は、図8に示すように、ステップとして、バイトサブステップ(123a,143a)、行シフトステップ(123b,143b)、列混合ステップ(123c,143c)及びラウンド鍵追加ステップ(123d,143d:最終ステップ)を有し、各ステップがこの順で繰り返し実行される。なお、これらのステップが繰り返し実行される回数(ラウンド数)は、鍵長によって異なるが、鍵長が128ビットである場合にはラウンド数は11となり、鍵長が192ビットである場合にはラウンド数は13となり、鍵長が256ビットである場合にはラウンド数は15となる。ただし、いずれの場合においても最終ラウンドでは、列混合ステップ(123c,143c)は実行されない。   The AES circuit (123, 143) is composed of functional blocks that repeatedly execute a matrix operation of a predetermined number of rounds in units of steps. Specifically, as shown in FIG. 8, the AES circuit (123, 143) includes, as steps, a byte sub step (123a, 143a), a row shift step (123b, 143b), and a column mixing step (123c, 143c). And a round key addition step (123d, 143d: final step), and each step is repeatedly executed in this order. The number of times that these steps are repeatedly executed (the number of rounds) varies depending on the key length, but the round number is 11 when the key length is 128 bits, and the round number when the key length is 192 bits. The number is 13, and the round number is 15 when the key length is 256 bits. However, in any case, the column mixing step (123c, 143c) is not executed in the final round.

最初に実行される、バイトサブステップ(123a,143a)では、固定長の入力データが例えば4行4列からなる16個のバイトデータに区分され、各バイトデータがSボックスによって置換される。なお、Sボックスは、共通鍵ブロック暗号方式の基本的な関数をハードウェアにより実現したものであり、平文と暗号文との相関性(線形性)を壊すための仕組みを提供する。Sボックスは、差分暗号解読に対する耐性に優れており、また、線形暗号解読による近似を防止することにおいても優れている。   In the byte sub-step (123a, 143a) executed first, the fixed-length input data is divided into 16 byte data composed of 4 rows and 4 columns, for example, and each byte data is replaced by the S box. Note that the S box is a hardware implementation of the basic function of the common key block cryptosystem, and provides a mechanism for breaking the correlation (linearity) between plaintext and ciphertext. The S box is excellent in resistance to differential cryptanalysis, and is excellent in preventing approximation by linear cryptanalysis.

次いで実行される、行シフトステップ(123b,143b)では、行及び列からなるバイトデータのうちの各行のバイトデータが所定のアルゴリズムに基づいて行方向にシフトされる。このような行シフトステップ(123b,143b)は、各行の異なるバイトデータがその他の行において対応するバイトデータと相互作用しないようにする仕組みを提供する。   Next, in the row shift step (123b, 143b) to be executed, the byte data of each row of the byte data consisting of rows and columns is shifted in the row direction based on a predetermined algorithm. Such a row shift step (123b, 143b) provides a mechanism that prevents different byte data in each row from interacting with corresponding byte data in other rows.

次いで実行される、列混合ステップ(123c,143c)では、行シフトステップ(123b,143b)を経た各列のバイトデータがガロア体演算に基づく行列により乗算される。このような列混合ステップ(123c,143c)は、各列におけるバイトデータが他のバイトデータに影響を与えるようにする仕組みを提供する。   Next, in the column mixing step (123c, 143c) to be executed, the byte data of each column after the row shift step (123b, 143b) is multiplied by a matrix based on the Galois field operation. Such a column mixing step (123c, 143c) provides a mechanism for allowing byte data in each column to affect other byte data.

そして、最後に実行される、ラウンド鍵追加ステップ(123d,143d)では、設定レジスタ(121,141)に格納された暗号化キー(公開鍵)を所定のアルゴリズムに基づいて変換し、変換したデータがラウンド鍵として次のラウンドに渡される。そして、ラウンド鍵追加ステップ(123d,143d)では、ラウンドごとに異なるラウンド鍵と、列混合ステップ(123c,143c)又は行シフトステップ(123b,143b)を経た各バイトデータとの排他的論理和の演算が行われる。なお、ラウンド鍵に対してオリジナル鍵となる暗号化キー(公開鍵)やAES回路(123,143)に関する設定データ等は、例えば基板実装時において1回に限り、第2SPI(不図示)を介して設定レジスタ(121,141)に書き込まれる。   Then, in the round key addition step (123d, 143d) executed last, the encryption key (public key) stored in the setting register (121, 141) is converted based on a predetermined algorithm, and the converted data Is passed to the next round as a round key. In the round key adding step (123d, 143d), the exclusive OR of the round key that is different for each round and each byte data that has passed through the column mixing step (123c, 143c) or the row shift step (123b, 143b) An operation is performed. It should be noted that the encryption key (public key) that is the original key with respect to the round key and the setting data relating to the AES circuit (123, 143), etc., for example, only once at the time of board mounting, via the second SPI (not shown) Are written in the setting registers (121, 141).

上記構成のAES回路(123,143)を用いた場合、上述したバイトサブステップ(123a,143a)、行シフトステップ(123b,143b)、列混合ステップ(123c,143c)及びラウンド鍵追加ステップ(123d,143d)がこの順で所定ラウンド数繰り返し実行されることにより、暗号化されたデータが出力される。そして、暗号化されたデータは、AES回路(123,143)による上述したAES暗号化アルゴリズムとは逆のAES復号化アルゴリズムにより元の平文データに変換(復号)される。この場合、外部出力用通信LSI68から外部端子板制御LSI69に送信されるデータは、AES暗号化されたデータとなるので、解読され難くなる。それゆえ、外部出力用通信LSI68及び外部端子板制御LSI69間の通信区間では、AES暗号化により通信ゴトを防止することが可能になる。   When the AES circuit (123, 143) having the above configuration is used, the above-described byte sub-step (123a, 143a), row shift step (123b, 143b), column mixing step (123c, 143c), and round key addition step (123d) , 143d) are repeatedly executed in this order for a predetermined number of rounds, whereby encrypted data is output. Then, the encrypted data is converted (decrypted) into the original plaintext data by the AES decryption algorithm opposite to the AES encryption algorithm described above by the AES circuit (123, 143). In this case, the data transmitted from the external output communication LSI 68 to the external terminal board control LSI 69 is AES-encrypted data, so that it is difficult to decipher. Therefore, in the communication section between the external output communication LSI 68 and the external terminal board control LSI 69, it is possible to prevent communication gotten by AES encryption.

[外部出力用通信LSI及び外部端子板制御LSIの変復調動作]
次に、図9を参照しながら、外部出力用通信LSI68における送信データの変調動作、及び、外部端子板制御LSI69における受信データの変調動作の概要を説明する。なお、図9は、外部出力用通信LSI68及び外部端子板制御LSI69間におけるデータの変復調動作のフローを示す図である。
[Modulation / demodulation operation of external output communication LSI and external terminal board control LSI]
Next, the outline of the transmission data modulation operation in the external output communication LSI 68 and the reception data modulation operation in the external terminal board control LSI 69 will be described with reference to FIG. FIG. 9 is a diagram showing a flow of data modulation / demodulation operation between the external output communication LSI 68 and the external terminal board control LSI 69.

上述のように、本実施形態ではマンチェスター回路において、マンチェスター方式(BPSK方式)によりデジタル形式のシリアルデータを変調(符号化)及び復調(復号化)する。   As described above, in the present embodiment, the Manchester circuit modulates (encodes) and demodulates (decodes) digital serial data by the Manchester method (BPSK method).

マンチェスター変調方式では、基本的に、デジタル入力値の「1」及び「0」からなるバイナリ状態が遷移として定義付けられ、シリアルデータとして入力される信号(図9中の信号211参照)の立上りエッジ及び立下りエッジに対し、デジタル出力値としてロジックレベルの「0」及び「1」、あるいはその逆のロジックレベルを割り当てることにより、変調されたシリアルデータ(図9中の信号212参照)を生成する。復調の際には、変調とは逆の手順で復調を行い、デジタル入力値としてロジックレベルの「0」及び「1」に対して、出力すべき信号に立上りエッジ及び立下りエッジ、あるいはその逆の信号波形を割り当てることにより、復調されたシリアルデータ(図9中の信号213参照)を生成する。   In the Manchester modulation method, a binary state consisting of digital input values “1” and “0” is basically defined as a transition, and a rising edge of a signal (see signal 211 in FIG. 9) input as serial data. Further, by assigning logic levels “0” and “1” as digital output values to the falling edge, or vice versa, modulated serial data (see signal 212 in FIG. 9) is generated. . At the time of demodulation, demodulation is performed in the reverse procedure of modulation, and the rising edge and falling edge of the signal to be output, or vice versa, with respect to logic levels “0” and “1” as digital input values. The demodulated serial data (see the signal 213 in FIG. 9) is generated by assigning the signal waveform.

本実施形態では、外部出力用通信LSI68の第2マンチェスター回路128においてデータの変調処理が行われ、該変調された送信データは、外部端子板制御LSI69の第2マンチェスター回路148で受信され復調される。それゆえ、外部出力用通信LSI68の第2マンチェスター回路128は、図9に示すように、主にマンチェスター変調回路として機能し、外部端子板制御LSI69の第2マンチェスター回路148は、主にマンチェスター復調回路として機能する。   In the present embodiment, data modulation processing is performed in the second Manchester circuit 128 of the external output communication LSI 68, and the modulated transmission data is received and demodulated by the second Manchester circuit 148 of the external terminal board control LSI 69. . Therefore, as shown in FIG. 9, the second Manchester circuit 128 of the external output communication LSI 68 mainly functions as a Manchester modulation circuit, and the second Manchester circuit 148 of the external terminal board control LSI 69 is mainly a Manchester demodulation circuit. Function as.

変調回路となる第2マンチェスター回路128は、同期用のクロック信号210と、入力される変調前のシリアルデータ211との排他的論理和をとる。その結果、変調されたシリアルデータ212が第2マンチェスター回路128(マンチェスター変調回路)で生成され出力される。そして、変調されたシリアルデータ212は、光ファイバーケーブルを介して送信される。   The second Manchester circuit 128 serving as a modulation circuit takes an exclusive OR of the synchronization clock signal 210 and the input serial data 211 before modulation. As a result, the modulated serial data 212 is generated and output by the second Manchester circuit 128 (Manchester modulation circuit). The modulated serial data 212 is transmitted via an optical fiber cable.

一方、復調回路となる第2マンチェスター回路148は、同期用のクロック信号210と、光ファイバーケーブルを介して受信された変調後のシリアルデータ212との排他的論理和をとる。その結果、変調前のシリアルデータ211と同様の波形を有するシリアルデータ213(復調されたシリアルデータ)が第2マンチェスター回路148(マンチェスター復調回路)で生成され出力される。このような構成及び動作可能な第2マンチェスター回路(128,148)を用いることにより、デジタルデータを比較的安価に送受信することができる。   On the other hand, the second Manchester circuit 148 serving as a demodulation circuit takes an exclusive OR of the synchronization clock signal 210 and the modulated serial data 212 received via the optical fiber cable. As a result, serial data 213 (demodulated serial data) having a waveform similar to that of the serial data 211 before modulation is generated and output by the second Manchester circuit 148 (Manchester demodulation circuit). By using the second Manchester circuit (128, 148) capable of such a configuration and operation, digital data can be transmitted and received at a relatively low cost.

なお、本実施形態では、外部出力用通信LSI68及び外部端子板制御LSI69間(主基板31及び外部集中端子板39間)において、光ファイバーケーブルを用いた光通信システム(有線の光通信システム)を採用する例を説明したが、本発明はこれに限定されない。各LSI内のマンチェスター回路は、一般的に無線伝送に適しているので、外部出力用通信LSI68及び外部端子板制御LSI69間の通信システムに無線通信システムを適用してもよい。   In the present embodiment, an optical communication system (wired optical communication system) using an optical fiber cable is employed between the external output communication LSI 68 and the external terminal board control LSI 69 (between the main board 31 and the external concentrated terminal board 39). Although the example to do was demonstrated, this invention is not limited to this. Since the Manchester circuit in each LSI is generally suitable for wireless transmission, a wireless communication system may be applied to the communication system between the external output communication LSI 68 and the external terminal board control LSI 69.

[主基板及び外部集中端子板間のデータ通信]
次に、図6〜図10を参照しながら、主基板31及び外部集中端子板39間(メインCPU51及びホールコンピュータ200間)におけるデータ通信の概要を説明する。なお、図10は、メインCPU51及びホールコンピュータ200間におけるデータの通信フロー及び通信仕様の一例を示す図である。
[Data communication between main board and external concentrated terminal board]
Next, an outline of data communication between the main board 31 and the external concentration terminal board 39 (between the main CPU 51 and the hall computer 200) will be described with reference to FIGS. FIG. 10 is a diagram illustrating an example of a data communication flow and communication specifications between the main CPU 51 and the hall computer 200.

主基板31において、まず、メインCPU51は、コマンドを含むデータ(平文データ)を外部出力用通信LSI68に供給する。次いで、外部出力用通信LSI68は、該供給されたデータに対して物理層エラーの検出処理等を行う。次いで、AES回路123は、物理層エラーの検出処理等が行われたデータに対して暗号化処理を行い、暗号データを生成する。   In the main board 31, first, the main CPU 51 supplies data including commands (plain text data) to the external output communication LSI 68. Next, the external output communication LSI 68 performs a physical layer error detection process on the supplied data. Next, the AES circuit 123 performs encryption processing on the data that has undergone physical layer error detection processing and the like to generate encrypted data.

次いで、AES回路123は、暗号データ(暗号化されたデータ)を、第2UART125を介して第2マンチェスター回路128に出力する。次いで、第2マンチェスター回路128は、暗号データを変調する。なお、この変調された暗号データは、コマンドを含むシリアルデータで構成される。そして、外部出力用通信LSI68は、変調された暗号データ(送信データ)を、主基板31に実装された光通信コネクタ71内の発光素子71aに出力する。   Next, the AES circuit 123 outputs the encrypted data (encrypted data) to the second Manchester circuit 128 via the second UART 125. Next, the second Manchester circuit 128 modulates the encrypted data. The modulated encrypted data is composed of serial data including a command. Then, the external output communication LSI 68 outputs the modulated encrypted data (transmission data) to the light emitting element 71 a in the optical communication connector 71 mounted on the main board 31.

次いで、発光素子71aは、変調された暗号データ(シリアルデータ)に基づいて点滅動作し、変調された暗号データを光信号に変換する。そして、発光素子71aは、該変換された光信号を、光通信コネクタ71の送信側ポートに装着された、主基板31及び外部中継基板38間を繋ぐ第1光ファイバーケーブル111(第1光伝送手段)の一方の端面(主基板側端面)に出力する。   Next, the light emitting element 71a blinks based on the modulated encryption data (serial data), and converts the modulated encryption data into an optical signal. The light emitting element 71a then transmits the converted optical signal to the first optical fiber cable 111 (first optical transmission means) that connects between the main board 31 and the external relay board 38 attached to the transmission side port of the optical communication connector 71. ) On one end face (end face on the main substrate side).

次いで、第1光ファイバーケーブル111に供給された光信号は、第1光ファイバーケーブル111の他方の端面(光中継器側端面)が装着された外部中継基板38内の光中継器160に出力される。次いで、光中継器160は、該入力された光信号を、光中継器160に接続された外部中継基板38及び外部集中端子板39間を繋ぐ第2光ファイバーケーブル112(第2光伝送手段)の一方の端面(光中継器側端面)を介して、該第2光ファイバーケーブル112に出力する。なお、この際の光中継器160の中継動作については、後で詳述する。   Next, the optical signal supplied to the first optical fiber cable 111 is output to the optical repeater 160 in the external repeater board 38 to which the other end surface (optical repeater side end surface) of the first optical fiber cable 111 is attached. Next, the optical repeater 160 connects the input optical signal to the second optical fiber cable 112 (second optical transmission means) that connects the external repeater board 38 and the external concentrated terminal plate 39 connected to the optical repeater 160. The signal is output to the second optical fiber cable 112 through one end face (end face on the optical repeater side). The relay operation of the optical repeater 160 at this time will be described in detail later.

次いで、光中継器160により中継された変調された暗号データに対応する光信号は、外部集中端子板39の光通信コネクタ72の受信側ポートに装着された第2光ファイバーケーブル112の他方の端面(外部集中端子板側端面)を介して、光通信コネクタ72内の受光素子72aに出力される。   Next, the optical signal corresponding to the modulated encrypted data relayed by the optical repeater 160 is sent to the other end face of the second optical fiber cable 112 attached to the reception side port of the optical communication connector 72 of the external concentration terminal board 39 ( The light is output to the light receiving element 72a in the optical communication connector 72 via the external concentrated terminal plate side end face).

次いで、受光素子72aは、該受信した光信号を電気信号(変調された暗号データ)に変換し、該変換した電気信号を外部端子板制御LSI69の第2マンチェスター回路148に出力する。次いで、第2マンチェスター回路148は、該入力された電気信号(変調された暗号データ)を復調し、該復調されたデータ(暗号データ)を第2UART145を介してAES回路143に出力する。次いで、AES回路143は、該復調データ(暗号データ)を復号し、該復号されたデータ(平文データ)に基づいて受信したコマンドに対応するコンポジット信号を生成する。そして、外部端子板制御LSI69は、該生成されたコンポジット信号を、GPIOインターフェース153の各出力ポートから各リレー73を介して外部出力コネクタ74に供給する。なお、ここでいうコンポジット信号の「コンポジット」は、単に複数という意味、又は、用途の異なる信号線の集まりという意味で用いられる。すなわち、本明細書でいう「コンポジット信号」とは、映像技術の分野で用いられるコンポジット映像信号ではなく、単なる複合信号のことである。   Next, the light receiving element 72a converts the received optical signal into an electric signal (modulated encrypted data), and outputs the converted electric signal to the second Manchester circuit 148 of the external terminal board control LSI 69. Next, the second Manchester circuit 148 demodulates the input electrical signal (modulated encrypted data), and outputs the demodulated data (encrypted data) to the AES circuit 143 via the second UART 145. Next, the AES circuit 143 decrypts the demodulated data (encrypted data) and generates a composite signal corresponding to the received command based on the decrypted data (plaintext data). Then, the external terminal board control LSI 69 supplies the generated composite signal from each output port of the GPIO interface 153 to the external output connector 74 via each relay 73. Note that the “composite” of the composite signal here is simply used to mean a plurality or a collection of signal lines having different uses. That is, the “composite signal” in this specification is not a composite video signal used in the field of video technology but a simple composite signal.

また、外部出力コネクタ74には、ホールコンピュータ200が接続されており、ホールコンピュータ200には、外部端子板制御LSI69から出力されたコンポジット信号によりデータが伝達される。そして、ホールコンピュータ200では、外部集中端子板39から伝達されたデータに基づいて各種の解析処理が行われる。本実施形態では、このようにして、メインCPU51及びホールコンピュータ200間において、データの受け渡しが行われる。   Further, the hall computer 200 is connected to the external output connector 74, and data is transmitted to the hall computer 200 by a composite signal output from the external terminal board control LSI 69. In the hall computer 200, various analysis processes are performed based on the data transmitted from the external concentration terminal board 39. In this embodiment, data is exchanged between the main CPU 51 and the hall computer 200 in this way.

なお、本実施形態では、上述したメインCPU51及びホールコンピュータ200間におけるデータの通信動作において、メインCPU51から外部出力用通信LSI68に送信されるコマンドを、図10に示すように、2Byteの平文データとし、その際の通信速度(ボーレート)を、19200bpsとする。この通信仕様は、メインCPU51及び外部出力用通信LSI68間の通信仕様、具体的には、メインCPU51の処理スペックに応じて決定されるので、その通信仕様が変われば、メインCPU51及びホールコンピュータ200間における平文データのデータ長及び通信速度も変化する。   In this embodiment, in the data communication operation between the main CPU 51 and the hall computer 200 described above, the command transmitted from the main CPU 51 to the external output communication LSI 68 is 2-byte plaintext data as shown in FIG. The communication speed (baud rate) at that time is 19200 bps. This communication specification is determined according to the communication specification between the main CPU 51 and the external output communication LSI 68, specifically, the processing specification of the main CPU 51. Therefore, if the communication specification changes, the communication between the main CPU 51 and the hall computer 200 is performed. The data length and communication speed of plaintext data in the network also change.

また、本実施形態では、外部出力用通信LSI68から外部端子板制御LSI69に送信される外部出力用データは、暗号化及びマンチェスター変調された1Byteのデータであり、その際の通信速度を、115200bpsとする。この通信仕様は、外部出力用通信LSI68及び外部端子板制御LSI69間の通信仕様、具体的には、外部出力用通信LSI68及び外部端子板制御LSI69、並びに、ホールコンピュータ200の処理スペックに応じて決定されるので、その通信仕様が変われば、外部出力用通信LSI68及び外部端子板制御LSI69間における外部出力用データのデータ長及び通信速度も変化する。   In the present embodiment, the external output data transmitted from the external output communication LSI 68 to the external terminal board control LSI 69 is 1-byte data that is encrypted and Manchester-modulated, and the communication speed at that time is 115200 bps. To do. This communication specification is determined according to the communication specifications between the external output communication LSI 68 and the external terminal board control LSI 69, specifically, the external output communication LSI 68 and the external terminal board control LSI 69, and the processing specifications of the hall computer 200. Therefore, if the communication specification changes, the data length and communication speed of the external output data between the external output communication LSI 68 and the external terminal board control LSI 69 also change.

さらに、本実施形態では、外部端子板制御LSI69からホールコンピュータ200に出力されるパラレル信号は、複数の信号で構成される。なお、外部出力用通信LSI68から外部端子板制御LSI69に送信される外部出力用データは、マンチェスター変調処理が施されることなく暗号化処理のみが施されたデータであってもよい。この場合、主基板31から外部集中端子板39へのデータ転送を効率よく実行することができる。   Further, in the present embodiment, the parallel signal output from the external terminal board control LSI 69 to the hall computer 200 is composed of a plurality of signals. The external output data transmitted from the external output communication LSI 68 to the external terminal board control LSI 69 may be data that has been subjected to only the encryption process without being subjected to the Manchester modulation process. In this case, data transfer from the main board 31 to the external concentration terminal board 39 can be executed efficiently.

[主基板から外部中継基板への送信データ]
次に、図11を参照しながら、メインCPU51(主基板31)から外部出力用通信LSI68(外部中継基板38)に送信されるコマンドの構成及び種別について説明する。なお、図11は、メインCPU51から外部出力用通信LSI68に送信されるコマンドの種別と、各種別におけるコマンドの構成との対応関係をまとめた表である。
[Transmission data from main board to external relay board]
Next, the configuration and types of commands transmitted from the main CPU 51 (main board 31) to the external output communication LSI 68 (external relay board 38) will be described with reference to FIG. FIG. 11 is a table summarizing the correspondence between the type of command transmitted from the main CPU 51 to the external output communication LSI 68 and the configuration of the command for each type.

本実施形態では、各コマンドは、コマンド種別を示す1Byteのコマンド情報(CMD)と、これに付随して送信されるパラメータを示す1Byteの設定データ(DATA)とのセットで構成される。   In this embodiment, each command is composed of a set of 1-byte command information (CMD) indicating a command type and 1-byte setting data (DATA) indicating a parameter transmitted along with the command information.

コマンド情報(CMD)は16進数で表記される。具体的には、メダル投入を示すメダルインコマンドは、「90H」で表され、メダルの払出を示すメダルアウトコマンドは、「A0H」で表される。遊技等に係る各種情報を単に外部出力することを示す外部出力コマンドは、「B0H」で表され、該各種情報を、メダルアウトコマンドの出力終了後に続いて外部出力することを示す外部出力チェーンコマンドは、「B1H」で表される。遊技等に係る各種情報を所定時間継続して外部出力することを示す外部出力ONコマンドは、「B2H」で表され、該各種情報をメダルアウトコマンドの出力終了後であって、且つ、所定時間継続して外部出力することを示す外部出力ONチェーンコマンドは、「B3H」で表される。また、遊技等に係る各種情報を所定時間継続して外部出力オフ状態とすることを示す外部出力OFFコマンドは、「B4H」で表され、該各種情報をメダルアウトコマンドの出力終了後であって、且つ、所定時間継続して外部出力オフ状態とすることを示す外部出力OFFチェーンコマンドは、「B5H」で表される。さらに、セキュリティに係る情報を外部出力することを示すセキュリティコマンドは、「C0H」で表される。   Command information (CMD) is expressed in hexadecimal. Specifically, a medal-in command indicating medal insertion is represented by “90H”, and a medal-out command indicating medal payout is represented by “A0H”. An external output command indicating that various information relating to the game or the like is simply output to the outside is represented by “B0H”, and an external output chain command indicating that the various types of information are output to the outside after the completion of outputting the medal out command. Is represented by “B1H”. An external output ON command indicating that various information related to games and the like are continuously output for a predetermined time is represented by “B2H”, and the various information is output after completion of the output of the medal out command for a predetermined time. An external output ON chain command indicating continuous output is represented by “B3H”. Also, an external output OFF command indicating that various information related to the game or the like is continuously in the external output OFF state for a predetermined time is represented by “B4H”, and the various information is displayed after the end of the medal out command output. The external output OFF chain command indicating that the external output is off for a predetermined time is represented by “B5H”. Furthermore, a security command indicating that security-related information is output externally is represented by “C0H”.

なお、外部出力に係るコマンド「B0H」〜「B5H」には、例えば遊技状態や入賞などに関する情報が一般的に割り当てられるが、本発明はこれに限定されず、例えばパチスロ1の機種毎に必要な各種情報を適宜定めることができる。また、セキュリティコマンド「C0H」には、例えば、ドア開検知及び設定変更開始を示す情報に加え、メインRAM53のサム異常、投入メダル通過時間、投入メダル通過チェック、投入メダル逆行、補助庫満杯、ホッパーエンプティ、ホッパージャム、イリーガルヒット(当籤役と入賞役とが異なる不正入賞)等のセキュリティ情報が割り当てられる。   Note that, for example, information relating to gaming status and winnings is generally assigned to the commands “B0H” to “B5H” relating to external output, but the present invention is not limited to this, and is required for each model of the pachislot machine 1, for example. Various types of information can be determined as appropriate. The security command “C0H” includes, for example, information indicating door opening detection and setting change start, main RAM 53 thumb abnormality, inserted medal passage time, inserted medal passage check, inserted medal reverse, auxiliary storage full, hopper Security information such as empty, hopper jam, illegal hit (illegal prize in which the winning combination is different from the winning combination) and the like are assigned.

メダルインコマンド「90H」の設定データには、メダル投入枚数を示す数値がセットされる。メダルアウトコマンド「A0H」の設定データには、メダル払出枚数を示す数値がセットされる。外部出力に係るコマンド「B0H」〜「B5H」の設定データの下位4ビットには、その種別を示す情報として外部信号1〜4がセットされる。外部出力コマンド「B0H」及び外部出力チェーンコマンド「B1H」の設定データの上位4ビットは、未使用となる。外部出力ONコマンド「B2H」、外部出力ONチェーンコマンド「B3H」、外部出力OFFコマンド「B4H」及び外部出力OFFチェーンコマンド「B5H」の上位4ビットには、時間設定を示す数値(時間設定値)として0〜7がセットされる。セキュリティコマンド「C0H」の設定データの上位4ビットには、時間設定を示す数値(時間設定値)として0〜7が任意にセット可能であり、下位4ビットのうちの最下位ビット(Bit0)には、セキュリティ情報の有無情報(1/0)がセットされる。   In the setting data of the medal-in command “90H”, a numerical value indicating the number of medals inserted is set. In the setting data of the medal out command “A0H”, a numerical value indicating the medal payout number is set. External signals 1 to 4 are set as information indicating the type in the lower 4 bits of the setting data of the commands “B0H” to “B5H” related to the external output. The upper 4 bits of the setting data of the external output command “B0H” and the external output chain command “B1H” are unused. The upper 4 bits of the external output ON command “B2H”, the external output ON chain command “B3H”, the external output OFF command “B4H”, and the external output OFF chain command “B5H” are numerical values indicating time settings (time setting values). 0 to 7 are set. In the upper 4 bits of the setting data of the security command “C0H”, 0 to 7 can be arbitrarily set as a numerical value (time setting value) indicating time setting, and the least significant bit (Bit 0) of the lower 4 bits is set. Is set with presence / absence information (1/0) of security information.

なお、本実施形態では、時間設定値「1」当たりの実時間は、予め、例えば500ms程度に定められている。また、本実施形態では、コマンド情報(CMD)の最上位ビット(Bit7)には、必ずオン情報(1)がセットされるが、設定データ(DATA)の最上位ビット(Bit7)には、必ずオフ情報(0)がセットされ、外部出力用通信LSI68は、1バイト単位で受信処理を実行する構成になっている。これにより、外部出力用通信LSI68は、メインCPU51から受信したコマンドをコマンド情報(CMD)と設定データ(DATA)とに振り分けながら効率よくデータ通信処理を行うことができる。   In the present embodiment, the actual time per time set value “1” is set in advance to about 500 ms, for example. In this embodiment, on information (1) is always set in the most significant bit (Bit7) of command information (CMD), but the most significant bit (Bit7) of setting data (DATA) is always set. OFF information (0) is set, and the external output communication LSI 68 is configured to execute reception processing in units of 1 byte. Accordingly, the external output communication LSI 68 can efficiently perform data communication processing while distributing the command received from the main CPU 51 to the command information (CMD) and the setting data (DATA).

上記コマンドを受信した外部出力用通信LSI68は、受信したコマンドから外部出力用データ(送信データ)を生成し、該外部出力用データを所定のタイミングで外部端子板制御LSI69に送信するために、複数のワーキングエリア及び複数のソフトウェアタイマの領域をキャッシュメモリ122内に確保する。なお、ワーキングエリアとしては、現時点で外部出力すべき外部出力用データの出力状態をセットするための出力状態エリア、外部出力用データの出力状態を編集するための出力編集エリア、チェーンコマンドに係る外部出力用データを格納するためのチェーンエリア、外部出力ONチェーンコマンドに係る外部出力用データを格納するための外部出力ONエリア、外部出力OFFチェーンコマンドに係る外部出力用データを格納するための外部出力OFFエリア、外部出力ONコマンド(チェーン含む)の設定時間後に外部出力用データの出力状態を復帰させるための外部出力ON計測後復帰エリア、外部出力OFFコマンド(チェーン含む)の設定時間後に外部出力用データの出力状態を復帰させるための外部出力OFF計測後復帰エリア、セキュリティコマンドの設定時間後に外部出力用データの出力状態を復帰させるためのセキュリティ計測後復帰エリアがある。   The external output communication LSI 68 that has received the command generates external output data (transmission data) from the received command, and transmits the external output data to the external terminal board control LSI 69 at a predetermined timing. The working area and a plurality of software timer areas are secured in the cache memory 122. The working area includes an output status area for setting the output status of the external output data to be output at the present time, an output editing area for editing the output status of the external output data, and an external related to the chain command. Chain area for storing output data, external output ON area for storing external output data related to external output ON chain command, external output for storing data for external output related to external output OFF chain command OFF area, external output ON measurement return area to return the output state of external output data after the set time of external output ON command (including chain), external output after set time of external output OFF command (including chain) External output OFF for returning the data output state. , There is a security measure after the return area for returning the output state of the data for external output after the set time of the security command.

[外部中継基板及び光中継器の概略構成]
次に、図12を参照しながら、外部中継基板38及びそれに実装される光中継器160の概略構成を説明する。図12は、外部中継基板38及び光中継器160の概略構成を示すブロック図である。
[Schematic configuration of external repeater board and optical repeater]
Next, a schematic configuration of the external relay board 38 and the optical repeater 160 mounted thereon will be described with reference to FIG. FIG. 12 is a block diagram showing a schematic configuration of the external relay board 38 and the optical repeater 160.

外部中継基板38は、主基板31及び外部集中端子板39間を光ファイバーケーブルを介して接続するための中継基板であり、外部中継基板38には、光ファイバーケーブルを中継するための光中継器160(光中継手段)が実装される。そして、光中継器160は、主基板31に接続された第1光ファイバーケーブル111から伝送された光信号を受信し、該受光した光信号を外部集中端子板39に接続された第2光ファイバーケーブル112に送信する。   The external relay board 38 is a relay board for connecting the main board 31 and the external concentration terminal board 39 via an optical fiber cable. The external relay board 38 has an optical repeater 160 (for relaying the optical fiber cable). An optical repeater) is mounted. The optical repeater 160 receives the optical signal transmitted from the first optical fiber cable 111 connected to the main board 31, and receives the received optical signal to the second optical fiber cable 112 connected to the external concentration terminal plate 39. Send to.

なお、本実施形態では、第1光ファイバーケーブル111及び第2光ファイバーケーブル112として、市販等されている一般的な光ファイバーケーブルを使用することができ、例えばプラスチック光ファイバ(POF)等を用いることができる。また、各光ファイバーケーブルは、後述の図14に示すように、芯線と、該芯線の周囲を覆う被覆部とで構成され、芯線は、コアと該コアの外側に設けられたクラッドとで構成される。   In the present embodiment, a commercially available general optical fiber cable can be used as the first optical fiber cable 111 and the second optical fiber cable 112. For example, a plastic optical fiber (POF) or the like can be used. . Further, as shown in FIG. 14 described later, each optical fiber cable includes a core wire and a covering portion that covers the periphery of the core wire, and the core wire includes a core and a clad provided outside the core. The

光中継器160は、光信号の中継動作を可能にするため、図12に示すように、受光素子164(光電変換器)と、発光素子165(電光変換器)と、中継回路166とを備える。なお、光中継器160は、光中継器160が外部中継基板38に実装された際に、光中継器160に設けられた後述の電源ピン部を介して外部中継基板38から供給される電力により作動する。   As shown in FIG. 12, the optical repeater 160 includes a light receiving element 164 (photoelectric converter), a light emitting element 165 (electro-optic converter), and a relay circuit 166 to enable the optical signal relay operation. . The optical repeater 160 is powered by the electric power supplied from the external repeater board 38 via a power supply pin section (described later) provided in the optical repeater 160 when the optical repeater 160 is mounted on the external repeater board 38. Operate.

受光素子164は、第1光ファイバーケーブル111を介して主基板31から伝送された光信号を受信し、該受信した光信号を電気信号に変換する。そして、受光素子164は、変換した電気信号を中継回路166に出力する。なお、本実施形態では、受光素子164をフォトダイオードで構成する。   The light receiving element 164 receives an optical signal transmitted from the main board 31 via the first optical fiber cable 111 and converts the received optical signal into an electrical signal. Then, the light receiving element 164 outputs the converted electric signal to the relay circuit 166. In the present embodiment, the light receiving element 164 is configured by a photodiode.

発光素子165は、中継回路166から出力された電気信号に基づいて発光することにより光信号を復元し、該復元した光信号を外部集中端子板39に接続された第2光ファイバーケーブル112に出力する。なお、本実施形態では、発光素子165を、発光ダイオード(LED)で構成するが、本発明はこれに限定されず、例えばレーザーダイオードやその他の電光変換素子などで構成してもよい。   The light emitting element 165 restores the optical signal by emitting light based on the electrical signal output from the relay circuit 166 and outputs the restored optical signal to the second optical fiber cable 112 connected to the external concentration terminal plate 39. . In the present embodiment, the light emitting element 165 is composed of a light emitting diode (LED). However, the present invention is not limited to this, and may be composed of, for example, a laser diode or other electro-optic conversion element.

中継回路166は、受光素子164で変換された電気信号を発光素子165に一方向に伝送可能な回路であれば、任意の回路で構成することができる。例えば、本実施形態では、後述のように、中継回路166は、主に、受光素子164の受信IC(Integrated Circuit)181及び発光素子165のドライバIC182、並びに、両ICを電気的に接続するデータリード線175で構成される。また、例えば、発光素子165による光信号の復元をより正確に実行させるために、中継回路166が、さらに、電気信号を増幅する機能を備えていてもよい。   The relay circuit 166 can be configured by any circuit as long as the electrical signal converted by the light receiving element 164 can be transmitted to the light emitting element 165 in one direction. For example, in this embodiment, as will be described later, the relay circuit 166 mainly includes a receiving IC (Integrated Circuit) 181 of the light receiving element 164, a driver IC 182 of the light emitting element 165, and data for electrically connecting both ICs. It is composed of a lead wire 175. For example, the relay circuit 166 may further have a function of amplifying the electric signal in order to more accurately execute the restoration of the optical signal by the light emitting element 165.

ここで、光中継器160における光信号の中継動作の概要を説明する。まず、受光素子164が、光信号として「0(消光)」及び「1(発光)」の2値で構成される光パルス信号を第1光ファイバーケーブル111を介して受信すると、受光素子164は、この光信号を光電変換により電気信号に変換し、該変換した電気信号を中継回路166に出力する。次いで、中継回路166は、変換された電気信号に基づいて、「0(ローレベル)」及び「1(ハイレベル)」の2値で構成される電気パルス信号を生成し、該電気パルス信号を発光素子165に出力する。そして、発光素子165は、中継回路166から出力された電気パルス信号に基づいて、発光及び消光する(点滅する)。この結果、発光素子165により、受光素子164で受信された光パルス信号と同様の波形を有する光パルスが生成され、該光パルス信号(光信号)が第2光ファイバーケーブル112に出力される。   Here, an outline of the optical signal relay operation in the optical repeater 160 will be described. First, when the light receiving element 164 receives an optical pulse signal composed of binary values of “0 (quenching)” and “1 (light emission)” as an optical signal via the first optical fiber cable 111, the light receiving element 164 This optical signal is converted into an electric signal by photoelectric conversion, and the converted electric signal is output to the relay circuit 166. Next, the relay circuit 166 generates an electric pulse signal composed of binary values of “0 (low level)” and “1 (high level)” based on the converted electric signal, and the electric pulse signal is Output to the light emitting element 165. The light emitting element 165 emits and extinguishes (flashes) based on the electric pulse signal output from the relay circuit 166. As a result, the light emitting element 165 generates an optical pulse having the same waveform as the optical pulse signal received by the light receiving element 164, and the optical pulse signal (optical signal) is output to the second optical fiber cable 112.

[光中継器の構成]
次に、図13及び図14を参照しながら、本実施形態のパチスロ1で用いる光中継器160の一構成例を説明する。なお、図13は、本実施形態の光中継器160における、光ファイバーケーブルの挿入方向に沿った概略断面図であり、図14は、光中継器160に光ファイバーケーブルが装着された場合の概略断面図である。
[Configuration of optical repeater]
Next, a configuration example of the optical repeater 160 used in the pachislot machine 1 of the present embodiment will be described with reference to FIGS. 13 and 14. FIG. 13 is a schematic cross-sectional view along the optical fiber cable insertion direction in the optical repeater 160 of the present embodiment, and FIG. 14 is a schematic cross-sectional view when the optical repeater 160 is mounted with the optical fiber cable. It is.

光中継器160は、図13に示すように、光中継器本体161と、光中継器筐体162(筐体部)と、封止部材163とを備える。光中継器本体161は、図12で説明した受光素子164、発光素子165及び中継回路166を含む部材である。なお、光中継器本体161の構成については後で詳述する。   As shown in FIG. 13, the optical repeater 160 includes an optical repeater main body 161, an optical repeater casing 162 (housing section), and a sealing member 163. The optical repeater main body 161 is a member including the light receiving element 164, the light emitting element 165, and the relay circuit 166 described with reference to FIG. The configuration of the optical repeater body 161 will be described in detail later.

光中継器筐体162は、光中継器本体161を内部に封入して保持するとともに、光中継器本体161に装着された第1光ファイバーケーブル111及び第2光ファイバーケーブル112を保持する略筒状の筐体部材である。   The optical repeater housing 162 encloses and holds the optical repeater main body 161 inside, and has a substantially cylindrical shape for holding the first optical fiber cable 111 and the second optical fiber cable 112 attached to the optical repeater main body 161. It is a housing member.

なお、光中継器筐体162は、一般的な硬質のプラスチック材料で形成することができるが、本実施形態では、光中継器本体161に対する電磁波(外来ノイズも含む)の干渉を防止するために、光中継器筐体162を、導電性を有するプラスチック材料、又は、電磁波を遮蔽するための金属遮蔽部が内部に埋め込まれた非導電性プラスチック部材で構成する。すなわち、本実施形態では、光中継器筐体162は、電磁波の遮蔽機能を備える。   The optical repeater casing 162 can be formed of a general hard plastic material, but in this embodiment, in order to prevent interference of electromagnetic waves (including external noise) with the optical repeater body 161. The optical repeater casing 162 is made of a conductive plastic material or a non-conductive plastic member embedded with a metal shielding part for shielding electromagnetic waves. That is, in this embodiment, the optical repeater housing 162 has an electromagnetic wave shielding function.

また、光中継器筐体162を導電性プラスチック材料で形成する場合、導電性プラスチック材料としては、例えば、ポリアセチレン、ポリピロール、ポリチオフェン、ポリアニリン等を用いることができる。ポリピロール、ポリチオフェン及びポリアニリンは電気化学的重合(電界重合)法により生成することができ、ポリアセチレンは化学的重合(触媒重合)法により生成することができる。さらに、導電性プラスチック材料としては、汎用のプラスチック材料に無機物質を中心とする導電体を添加して、電気・電子機能を備えた複合導電性プラスチック材料を用いてもよい。   When the optical repeater casing 162 is formed of a conductive plastic material, for example, polyacetylene, polypyrrole, polythiophene, polyaniline, or the like can be used as the conductive plastic material. Polypyrrole, polythiophene and polyaniline can be produced by an electrochemical polymerization (electrolytic polymerization) method, and polyacetylene can be produced by a chemical polymerization (catalytic polymerization) method. Further, as the conductive plastic material, a composite conductive plastic material having an electric / electronic function by adding a conductor mainly composed of an inorganic substance to a general-purpose plastic material may be used.

光中継器筐体162の内部には、図13に示すように、第1光ファイバーケーブル111を保持するための第1光ファイバー挿入穴162a(第1装着部)、第2光ファイバーケーブル112を保持するための第2光ファイバー挿入穴162b(第2装着部)、及び、光中継器本体161を内部に収納するための本体収納凹部162c(収納部)が形成される。   As shown in FIG. 13, a first optical fiber insertion hole 162a (first mounting portion) for holding the first optical fiber cable 111 and a second optical fiber cable 112 are held inside the optical repeater casing 162. The second optical fiber insertion hole 162b (second mounting portion) and the main body storage recess 162c (storage portion) for storing the optical repeater main body 161 therein are formed.

第1光ファイバー挿入穴162aは、略筒状の光中継器筐体162の一方(図13では左側)の端部から本体収納凹部162cの一方の側壁部まで延在して形成された、開口形状が円形の貫通穴である。この第1光ファイバー挿入穴162aには、主基板31及び外部中継基板38間を繋ぐ第1光ファイバーケーブル111の発光側の先端部分が挿入される。それゆえ、第1光ファイバー挿入穴162aの開口径のサイズは、第1光ファイバーケーブル111の外径サイズより若干大きなサイズになる。   The first optical fiber insertion hole 162a extends from one end (left side in FIG. 13) of the substantially cylindrical optical repeater housing 162 to one side wall of the main body housing recess 162c. Is a circular through hole. In the first optical fiber insertion hole 162a, the light emitting side tip portion of the first optical fiber cable 111 connecting the main substrate 31 and the external relay substrate 38 is inserted. Therefore, the size of the opening diameter of the first optical fiber insertion hole 162 a is slightly larger than the outer diameter size of the first optical fiber cable 111.

第2光ファイバー挿入穴162bは、略筒状の光中継器筐体162の他方(図13では右側)の端部から本体収納凹部162cの他方の側壁部まで延在して形成された、開口形状が円形の貫通穴である。この第2光ファイバー挿入穴162bには、外部中継基板38及び外部集中端子板39間を繋ぐ第2光ファイバーケーブル112の受光側の先端部分が挿入される。それゆえ、第2光ファイバー挿入穴162bの開口径のサイズは、第2光ファイバーケーブル112の外径サイズより若干大きなサイズになる。   The second optical fiber insertion hole 162b is an opening shape formed to extend from the other end (right side in FIG. 13) of the substantially cylindrical optical repeater housing 162 to the other side wall of the main body housing recess 162c. Is a circular through hole. The light receiving side tip portion of the second optical fiber cable 112 connecting the external relay substrate 38 and the external concentration terminal plate 39 is inserted into the second optical fiber insertion hole 162b. Therefore, the size of the opening diameter of the second optical fiber insertion hole 162b is slightly larger than the outer diameter size of the second optical fiber cable 112.

なお、第2光ファイバーケーブル112の外径サイズが第1光ファイバーケーブル111の外径と同じサイズである場合には、第2光ファイバー挿入穴162bの開口径のサイズは、第1光ファイバー挿入穴162aの開口径と同じサイズに設定される。一方、第2光ファイバーケーブル112の外径サイズが第1光ファイバーケーブル111の外径と異なるサイズである場合には、第2光ファイバー挿入穴162bの開口径のサイズは、第1光ファイバー挿入穴162aの開口径と異なるサイズに設定される。すなわち、各光ファイバー挿入穴の開口径サイズは、挿入される光ファイバーケーブルの外径サイズに応じて適宜別個に設定することができる。   When the outer diameter of the second optical fiber cable 112 is the same as the outer diameter of the first optical fiber cable 111, the size of the opening diameter of the second optical fiber insertion hole 162b is the opening of the first optical fiber insertion hole 162a. The same size as the aperture is set. On the other hand, when the outer diameter of the second optical fiber cable 112 is different from the outer diameter of the first optical fiber cable 111, the size of the opening diameter of the second optical fiber insertion hole 162b is the opening of the first optical fiber insertion hole 162a. It is set to a size different from the aperture. That is, the opening diameter size of each optical fiber insertion hole can be set appropriately and appropriately according to the outer diameter size of the inserted optical fiber cable.

本体収納凹部162cは、光中継器160を外部中継基板38に実装する際に外部中継基板38と対向する光中継器筐体162の面(図13では下面)から該面とは反対側の面(図13では上面)付近まで延在して形成された凹部である。本実施形態では、本体収納凹部162cの外壁形状は、図13に示すように、光中継器本体161の後述する第1リードフレーム171及び第2リードフレーム172、並びに、これらのリードフレームの上部に露出した各種リード線の屈曲部(例えば後述の電源線屈曲部173b等)を含む部分の外観形状と略同様の形状を有する。それゆえ、光中継器本体161が本体収納凹部162cに収納された場合には、光中継器本体161の構成部分のうち、各リードフレームの下部から突出した各種リード線のピン部(例えば後述の電源ピン部173a,173c等)は、光中継器筐体162内に封入されずに、外部に露出した状態となる。   When the optical repeater 160 is mounted on the external repeater board 38, the main body housing recess 162c is a face opposite to the face from the face (lower face in FIG. 13) of the optical repeater casing 162 that faces the external repeater board 38. This is a recess formed extending to the vicinity (upper surface in FIG. 13). In the present embodiment, as shown in FIG. 13, the outer wall shape of the main body housing recess 162c is formed on the first lead frame 171 and the second lead frame 172, which will be described later, of the optical repeater main body 161, and on the upper part of these lead frames. It has substantially the same shape as the external shape of the portion including the exposed bent portions of various lead wires (for example, a power line bent portion 173b described later). Therefore, when the optical repeater body 161 is housed in the body housing recess 162c, among the constituent parts of the optical repeater body 161, pin portions (for example, described later) of various lead wires protruding from the lower portions of the lead frames. The power supply pin portions 173a, 173c, etc.) are not enclosed in the optical repeater casing 162 and are exposed to the outside.

また、本実施形態では、本体収納凹部162cのサイズ(開口寸法、深さ寸法等)は、光中継器本体161の上記外観形状のサイズより若干大きくなるように設定される。この結果、光中継器本体161が本体収納凹部162cに収納された場合には、図13に示すように、光中継器本体161と、本体収納凹部162cの壁面との間には隙間が生成され、各リードフレームの上部に露出した各種リード線の屈曲部が本体収納凹部162cの底面(図13では上面)と接触しないようにすることができる。この場合、光中継器筐体162を導電性を有するプラスチック材料で形成しても、リード線間の短絡を防止することができる。   In the present embodiment, the size (opening size, depth size, etc.) of the main body storage recess 162c is set to be slightly larger than the size of the external shape of the optical repeater main body 161. As a result, when the optical repeater main body 161 is stored in the main body storage recess 162c, a gap is generated between the optical repeater main body 161 and the wall surface of the main body storage recess 162c, as shown in FIG. The bent portions of the various lead wires exposed at the top of each lead frame can be prevented from contacting the bottom surface (upper surface in FIG. 13) of the main body housing recess 162c. In this case, even if the optical repeater casing 162 is formed of a conductive plastic material, a short circuit between the lead wires can be prevented.

封止部材163は、光中継器本体161を本体収納凹部162cに挿入した後、本体収納凹部162cの開口部を封止するための部材である。封止部材163で本体収納凹部162cの開口部を封止することにより、光中継器本体161が光中継器筐体162内に封入される。   The sealing member 163 is a member for sealing the opening of the main body storage recess 162c after the optical repeater main body 161 is inserted into the main body storage recess 162c. The optical repeater main body 161 is enclosed in the optical repeater casing 162 by sealing the opening of the main body housing recess 162c with the sealing member 163.

なお、本実施形態では、図13に示すように、光中継器本体161が光中継器筐体162内に封入された際に、第1光ファイバー挿入穴162aの中心軸、第2光ファイバー挿入穴162bの中心軸、後述の第1リードフレーム171の第1光ファイバー挿入凹部171cの底面(開口面)の中心、後述の第2リードフレーム172の第2光ファイバー挿入凹部172cの底面(開口面)の中心、光中継器本体161内に封入された受光素子164の受光面の中心、及び、光中継器本体161内に封入された発光素子165の発光面の中心が、略同軸上に配置されるように、第1光ファイバー挿入穴162a、第2光ファイバー挿入穴162b及び本体収納凹部162cが光中継器筐体162の内部に形成される。   In the present embodiment, as shown in FIG. 13, when the optical repeater body 161 is enclosed in the optical repeater casing 162, the central axis of the first optical fiber insertion hole 162a and the second optical fiber insertion hole 162b. The center of the bottom surface (opening surface) of the first optical fiber insertion recess 171c of the first lead frame 171 described later, the center of the bottom surface (opening surface) of the second optical fiber insertion recess 172c of the second lead frame 172 described later, The center of the light receiving surface of the light receiving element 164 enclosed in the optical repeater body 161 and the center of the light emitting surface of the light emitting element 165 enclosed in the optical repeater body 161 are arranged substantially coaxially. The first optical fiber insertion hole 162a, the second optical fiber insertion hole 162b, and the main body housing recess 162c are formed in the optical repeater casing 162.

それゆえ、図14に示すように、主基板31及び外部中継基板38間を繋ぐ第1光ファイバーケーブル111の発光側の先端部分を光中継器160の第1光ファイバー挿入穴162a及び後述の第1光ファイバー挿入凹部171cに挿入すると、第1光ファイバーケーブル111の発光側の端面の中心が受光素子164の受光面の中心と対向した状態が生成される。また、図14に示すように、外部中継基板38及び外部集中端子板39間を繋ぐ第2光ファイバーケーブル112の受光側の先端部分を光中継器160の第2光ファイバー挿入穴162b及び後述の第2光ファイバー挿入凹部172cに挿入すると、第2光ファイバーケーブル112の受光側の端面の中心が発光素子165の発光面の中心と対向した状態が生成される。このような構成にすることにより、光信号を効率よく確実に中継することができる。   Therefore, as shown in FIG. 14, the light emitting side tip of the first optical fiber cable 111 connecting the main board 31 and the external relay board 38 is connected to the first optical fiber insertion hole 162a of the optical repeater 160 and the first optical fiber described later. When inserted into the insertion recess 171 c, a state is generated in which the center of the light emitting side end face of the first optical fiber cable 111 is opposed to the center of the light receiving face of the light receiving element 164. Further, as shown in FIG. 14, the light receiving side tip portion of the second optical fiber cable 112 connecting the external relay board 38 and the external concentration terminal plate 39 is connected to the second optical fiber insertion hole 162b of the optical repeater 160 and the second optical fiber described later. When inserted into the optical fiber insertion recess 172c, a state is generated in which the center of the light receiving side end surface of the second optical fiber cable 112 faces the center of the light emitting surface of the light emitting element 165. With such a configuration, an optical signal can be relayed efficiently and reliably.

なお、図13及び図14には示さないが、光中継器筐体162には、挿入された光ファイバーケーブルを固定するための固定機構を備える。固定機構としては、例えば市販等されている従来の光通信コネクタで採用されている光ファイバーケーブルの固定機構を用いることができる。   Although not shown in FIGS. 13 and 14, the optical repeater casing 162 includes a fixing mechanism for fixing the inserted optical fiber cable. As the fixing mechanism, for example, an optical fiber cable fixing mechanism employed in a conventional optical communication connector that is commercially available or the like can be used.

また、本実施形態では、図14に示すように、第1光ファイバーケーブル111の先端部分において芯線111aが被覆部111bに覆われた状態のケーブルを光中継器160に挿入する。また、同様に、第2光ファイバーケーブル112の先端部分において芯線112aが被覆部112bに覆われた状態のケーブルを光中継器160に挿入する。この場合、各光ファイバーケーブルの先端部分の芯線を露出する処理が不要になるとともに、該芯線の位置決め機構(固定機構)を光中継器160に別途設ける必要が無くなるので、より簡易な構成となる。   Further, in the present embodiment, as shown in FIG. 14, a cable in which the core wire 111 a is covered with the covering portion 111 b at the distal end portion of the first optical fiber cable 111 is inserted into the optical repeater 160. Similarly, a cable in which the core wire 112 a is covered with the covering portion 112 b at the tip portion of the second optical fiber cable 112 is inserted into the optical repeater 160. In this case, it is not necessary to expose the core wire at the tip of each optical fiber cable, and it is not necessary to separately provide a positioning mechanism (fixing mechanism) for the core wire in the optical repeater 160, so that the configuration becomes simpler.

なお、本発明はこれに限定されず、各光ファイバーケーブルの先端部分において、被覆部を取り除いた状態(芯線が露出した状態)のケーブルを光中継器160に挿入してもよい。この場合、光中継器160には、挿入された各光ファイバーケーブルの先端部分において露出した芯線の位置決めを行うための機構(固定機構)をさらに設けることが好ましい。   In addition, this invention is not limited to this, You may insert the cable of the state which removed the coating | coated part (state which the core wire exposed) in the front-end | tip part of each optical fiber cable in the optical repeater 160. FIG. In this case, the optical repeater 160 is preferably further provided with a mechanism (fixing mechanism) for positioning the exposed core wire at the tip portion of each inserted optical fiber cable.

[光中継器本体の構成]
次に、図15〜図21を参照しながら、本実施形態の光中継器本体161の構成について詳述する。
[Configuration of optical repeater body]
Next, the configuration of the optical repeater body 161 of this embodiment will be described in detail with reference to FIGS.

図15は、光中継器本体161の外観斜視図であり、図16は、光中継器本体161の外観上面図である。図17は、光中継器本体161の第2光ファイバー挿入凹部172c側から見た外観側面図であり、図18は、光中継器本体161の電源リード線173側から見た外観側面図である。図19は、光中継器本体161を屈曲加工する前の光中継器本体161の概略構成図である。また、図20は、光中継器本体161を屈曲加工した後の受光素子164の取り付け面側(第1光ファイバー挿入凹部171c側)から見た光中継器本体161の側面図であり、図21は、光中継器本体161を屈曲加工した後の発光素子165の取り付け面側(第2光ファイバー挿入凹部172c側)から見た光中継器本体161の側面図である。なお、光中継器本体161の特徴をより明確に示すため、これらの図面間では、光中継器本体161の構成部品のサイズ、縮尺率等において整合がとれていない部分もある。   15 is an external perspective view of the optical repeater body 161, and FIG. 16 is an external top view of the optical repeater body 161. 17 is an external side view of the optical repeater body 161 viewed from the second optical fiber insertion recess 172c side, and FIG. 18 is an external side view of the optical repeater body 161 viewed from the power supply lead 173 side. FIG. 19 is a schematic configuration diagram of the optical repeater body 161 before the optical repeater body 161 is bent. 20 is a side view of the optical repeater body 161 viewed from the attachment surface side (first optical fiber insertion recess 171c side) of the light receiving element 164 after the optical repeater body 161 is bent. FIG. FIG. 5B is a side view of the optical repeater body 161 viewed from the attachment surface side (second optical fiber insertion recess 172c side) of the light emitting element 165 after the optical repeater body 161 is bent. In addition, in order to show the characteristics of the optical repeater body 161 more clearly, there is a portion that is not matched in the size, scale ratio, and the like of the components of the optical repeater body 161 between these drawings.

光中継器本体161は、図15〜図21に示すように、受光素子164と、発光素子165と、第1リードフレーム171(第1フレーム部)及び第2リードフレーム172(第2フレーム部)を含むフレーム部と、電源リード線173(電源配線部)と、接地リード線174(接地配線部)と、データリード線175(データ配線部)とを備える。そして、光中継器本体161では、これらの構成部材が一体的に形成されている。以下、各構成部材の構成について説明する。なお、接地リード線は、例えば0VラインやGND(グラウンド)と称される場合もある。   As shown in FIGS. 15 to 21, the optical repeater body 161 includes a light receiving element 164, a light emitting element 165, a first lead frame 171 (first frame part), and a second lead frame 172 (second frame part). , A power lead wire 173 (power wiring portion), a ground lead wire 174 (ground wiring portion), and a data lead wire 175 (data wiring portion). And in the optical repeater main body 161, these structural members are integrally formed. Hereinafter, the configuration of each component will be described. The ground lead wire may be referred to as, for example, a 0V line or GND (ground).

(1)リードフレーム部の構成
第1リードフレーム171は、第1フレーム上部171a及び第1フレーム底部171bを有する。第1フレーム上部171a及び第1フレーム底部171bはそれぞれ非導電性(絶縁性)プラスチック材料で形成され、一般的な成形手法により作製される。
(1) Configuration of Lead Frame Part The first lead frame 171 has a first frame upper part 171a and a first frame bottom part 171b. The first frame upper portion 171a and the first frame bottom portion 171b are each formed of a non-conductive (insulating) plastic material and are manufactured by a general molding method.

第1フレーム上部171aは、略四角錘台状のブロック部材である。第1フレーム上部171aの第1フレーム底部171bとの接合面側とは反対側の表面には、開口形状が円形の第1光ファイバー挿入凹部171c(第1装着開口部)が形成される。なお、第1光ファイバー挿入凹部171cには、上述のように、第1光ファイバーケーブル111の先端部が装着されるので、第1光ファイバー挿入凹部171cは光ポート(受信側ポート)として作用する。また、第1フレーム上部171aの第1フレーム底部171bとの接合面側の表面には、接地リード線174上に搭載された受光素子164を収納するための第1封止凹部171dが形成される(図18参照)。   The first frame upper portion 171a is a substantially square frustum-shaped block member. A first optical fiber insertion recess 171c (first mounting opening) having a circular opening shape is formed on the surface of the first frame upper portion 171a opposite to the joint surface side with the first frame bottom portion 171b. In addition, since the front-end | tip part of the 1st optical fiber cable 111 is attached to the 1st optical fiber insertion recessed part 171c as mentioned above, the 1st optical fiber insertion recessed part 171c acts as an optical port (reception side port). A first sealing recess 171d for housing the light receiving element 164 mounted on the ground lead 174 is formed on the surface of the first frame upper portion 171a on the side of the joint surface with the first frame bottom 171b. (See FIG. 18).

なお、本実施形態では、図14に示すように、芯線111aが被覆部111bに覆われた状態の第1光ファイバーケーブル111の先端部分を光中継器160の第1光ファイバー挿入穴162a及び第1光ファイバー挿入凹部171cに挿入するので、第1光ファイバー挿入凹部171cの開口径のサイズは、第1光ファイバーケーブル111の外径サイズより若干大きなサイズに設定される。これにより、第1光ファイバーケーブル111を光中継器160に装着した際に第1光ファイバーケーブル111の先端部分の位置(装着位置)が光中継器160内で固定される。すなわち、本実施形態では、第1光ファイバー挿入凹部171cは、装着された第1光ファイバーケーブル111の先端部分の位置決め手段としても作用する。   In the present embodiment, as shown in FIG. 14, the tip end portion of the first optical fiber cable 111 in a state where the core wire 111a is covered with the covering portion 111b is used as the first optical fiber insertion hole 162a of the optical repeater 160 and the first optical fiber. Since the first optical fiber insertion recess 171c is inserted into the insertion recess 171c, the size of the opening diameter of the first optical fiber insertion recess 171c is set to be slightly larger than the outer diameter size of the first optical fiber cable 111. Thus, when the first optical fiber cable 111 is attached to the optical repeater 160, the position (attachment position) of the tip portion of the first optical fiber cable 111 is fixed in the optical repeater 160. That is, in the present embodiment, the first optical fiber insertion recess 171c also functions as a positioning means for the tip portion of the attached first optical fiber cable 111.

また、第1封止凹部171dの開口サイズは、受光素子164を内部に収納できるサイズであれば任意に設定することができる。なお、第1封止凹部171dにより受光素子164を封入した際、受光素子164の受光面が第1封止凹部171dの底面と接していてもよいし、受光素子164の受光面と第1封止凹部171dの底面との間に隙間が生成されていてもよい。   The opening size of the first sealing recess 171d can be arbitrarily set as long as it can accommodate the light receiving element 164 inside. When the light receiving element 164 is sealed by the first sealing recess 171d, the light receiving surface of the light receiving element 164 may be in contact with the bottom surface of the first sealing recess 171d, or the light receiving surface of the light receiving element 164 and the first sealing portion may be in contact with each other. A gap may be generated between the bottom surface of the stop recess 171d.

また、本実施形態では、第1フレーム上部171aは、受光素子164の動作波長の光に対して透明なプラスチック材料で形成される。これにより、第1光ファイバーケーブル111から出射された光を、第1光ファイバー挿入凹部171cの底面を介して受光素子164に到達させることができる。なお、本発明はこれに限定されず、第1フレーム上部171aの構成を、受光素子164が後述の第1光ファイバー挿入凹部171cの底面に露出するような構成にした場合(第1光ファイバー挿入凹部171cの底面が第1封止凹部171dの底面と連通するような構成の場合)には、第1フレーム上部171aを、受光素子164の動作波長の光に対して不透明なプラスチック材料で形成してもよい。   In the present embodiment, the first frame upper portion 171 a is formed of a plastic material that is transparent to light having an operating wavelength of the light receiving element 164. Thereby, the light emitted from the first optical fiber cable 111 can reach the light receiving element 164 via the bottom surface of the first optical fiber insertion recess 171c. The present invention is not limited to this, and the configuration of the first frame upper portion 171a is such that the light receiving element 164 is exposed on the bottom surface of the first optical fiber insertion recess 171c described later (the first optical fiber insertion recess 171c). The first frame upper portion 171a may be formed of a plastic material that is opaque to light having the operating wavelength of the light receiving element 164. Good.

第1フレーム底部171bは、板状部材で構成され、該板状部材の第1フレーム上部171aとの接合面の形状は長方形である。また、第1フレーム底部171bの第1フレーム上部171aとの接合面側の表面には、各種リード線(電源リード線173、接地リード線174及びデータリード線175)の一部が実装される(図19参照)。なお、第1フレーム底部171bは、受光素子164の動作波長の光に対して透明なプラスチック材料で形成してもよいし、不透明なプラスチック材料で形成してもよい。   The first frame bottom 171b is composed of a plate-like member, and the shape of the joint surface between the plate-like member and the first frame upper portion 171a is rectangular. In addition, a part of various lead wires (power supply lead wire 173, ground lead wire 174, and data lead wire 175) is mounted on the surface of the first frame bottom portion 171b on the joint surface side with the first frame upper portion 171a (see FIG. (See FIG. 19). The first frame bottom 171b may be formed of a plastic material that is transparent to light having an operating wavelength of the light receiving element 164, or may be formed of an opaque plastic material.

第2リードフレーム172は、第2フレーム上部172a及び第2フレーム底部172bを有する。第2フレーム上部172a及び第2フレーム底部172bはそれぞれ、第1リードフレーム171の第1フレーム上部171a及び第1フレーム底部171bと同様の構成を有する。   The second lead frame 172 includes a second frame upper part 172a and a second frame bottom part 172b. The second frame upper part 172a and the second frame bottom part 172b have the same configuration as the first frame upper part 171a and the first frame bottom part 171b of the first lead frame 171, respectively.

なお、第2フレーム上部172aの第2フレーム底部172bとの接合面側とは反対側の表面には、開口形状が円形の第2光ファイバー挿入凹部172c(第2装着開口部)が形成される。なお、第2光ファイバー挿入凹部172cには、上述のように、第2光ファイバーケーブル112の先端部が装着されるので、第2光ファイバー挿入凹部172cは光ポート(送信側ポート)として作用する。また、第2フレーム上部172aの第2フレーム底部172bとの接合面側の表面には、後述の接地リード線174上に搭載された発光素子165を収納するための第2封止凹部172dが形成される(図18参照)。   A second optical fiber insertion recess 172c (second mounting opening) having a circular opening shape is formed on the surface of the second frame upper portion 172a opposite to the joint surface side with the second frame bottom portion 172b. As described above, since the distal end portion of the second optical fiber cable 112 is attached to the second optical fiber insertion recess 172c, the second optical fiber insertion recess 172c functions as an optical port (transmission side port). A second sealing recess 172d for accommodating a light emitting element 165 mounted on a ground lead 174 (described later) is formed on the surface of the second frame upper part 172a on the side of the joint surface with the second frame bottom 172b. (See FIG. 18).

本実施形態では、第2フレーム上部172aは、発光素子165の動作波長の光に対して透明なプラスチック材料で形成される。これにより、発光素子165から射出された光を、第2光ファイバー挿入凹部172cの底面を介して第2光ファイバーケーブル112の受光側端面に到達させることができる。発光素子165の動作波長が受光素子164のそれと同じである場合には、第2フレーム上部172aは、第1フレーム上部171aと同様のプラスチック材料で形成されるが、両者の動作波長が異なる場合には、各フレーム上部は、動作波長に応じて、適宜別個の材料で形成される。   In the present embodiment, the second frame upper portion 172a is formed of a plastic material that is transparent to light having an operating wavelength of the light emitting element 165. Thereby, the light emitted from the light emitting element 165 can reach the light receiving side end surface of the second optical fiber cable 112 via the bottom surface of the second optical fiber insertion recess 172c. When the operating wavelength of the light emitting element 165 is the same as that of the light receiving element 164, the second frame upper part 172a is formed of the same plastic material as that of the first frame upper part 171a. The upper part of each frame is appropriately formed of a different material according to the operating wavelength.

なお、本発明はこれに限定されず、第2フレーム上部172aの構成を、発光素子165が第2光ファイバー挿入凹部172cの底面に露出するような構成にした場合(第2光ファイバー挿入凹部172cの底面が第2封止凹部172dの底面と連通するような構成の場合)には、第2フレーム上部172aを、発光素子165の動作波長の光に対して不透明なプラスチック材料で形成してもよい。   The present invention is not limited to this, and the configuration of the second frame upper portion 172a is such that the light emitting element 165 is exposed on the bottom surface of the second optical fiber insertion recess 172c (the bottom surface of the second optical fiber insertion recess 172c). 2), the second frame upper portion 172a may be formed of a plastic material that is opaque to the light having the operating wavelength of the light emitting element 165.

また、本実施形態では、図14に示すように、芯線112aが被覆部112bに覆われた状態の第2光ファイバーケーブル112の先端部分を光中継器160の第2光ファイバー挿入穴162b及び第2光ファイバー挿入凹部172cに挿入するので、第2光ファイバー挿入凹部172cの開口径のサイズは、第2光ファイバーケーブル112の外径サイズより若干大きなサイズになる。これにより、第2光ファイバーケーブル112を光中継器160に装着した際に第2光ファイバーケーブル112の先端部分の位置(装着位置)が光中継器160内で固定される。すなわち、本実施形態では、第2光ファイバー挿入凹部172cは、装着された第2光ファイバーケーブル112の先端部分の位置決め手段としても作用する。   Further, in the present embodiment, as shown in FIG. 14, the tip portion of the second optical fiber cable 112 in a state where the core wire 112a is covered with the covering portion 112b is used as the second optical fiber insertion hole 162b of the optical repeater 160 and the second optical fiber. Since the insertion recess 172c is inserted, the opening diameter of the second optical fiber insertion recess 172c is slightly larger than the outer diameter of the second optical fiber cable 112. Thereby, when the second optical fiber cable 112 is attached to the optical repeater 160, the position (attachment position) of the tip portion of the second optical fiber cable 112 is fixed in the optical repeater 160. That is, in the present embodiment, the second optical fiber insertion recess 172c also functions as a positioning means for the distal end portion of the attached second optical fiber cable 112.

なお、第2光ファイバーケーブル112の外径サイズが第1光ファイバーケーブル111の外径と同じサイズである場合には、第2光ファイバー挿入凹部172cの開口径のサイズは、第1光ファイバー挿入凹部171cの開口径と同じサイズに設定される。一方、第2光ファイバーケーブル112の外径サイズが第1光ファイバーケーブル111の外径と異なるサイズである場合には、第2光ファイバー挿入凹部172cの開口径のサイズは、第1光ファイバー挿入凹部171cの開口径と異なるサイズに設定される。すなわち、各光ファイバー挿入凹部の開口径サイズは、挿入される光ファイバーケーブルの外径サイズに応じて適宜別個に設定することができる。   When the outer diameter of the second optical fiber cable 112 is the same as the outer diameter of the first optical fiber cable 111, the size of the opening diameter of the second optical fiber insertion recess 172c is the opening of the first optical fiber insertion recess 171c. The same size as the aperture is set. On the other hand, when the outer diameter size of the second optical fiber cable 112 is different from the outer diameter of the first optical fiber cable 111, the size of the opening diameter of the second optical fiber insertion recess 172c is the opening of the first optical fiber insertion recess 171c. It is set to a size different from the aperture. That is, the opening diameter size of each optical fiber insertion recess can be set appropriately and appropriately according to the outer diameter size of the inserted optical fiber cable.

また、第2封止凹部172dの開口サイズは、発光素子165を内部に収納できるサイズであれば任意に設定することができる。なお、第2封止凹部172dにより発光素子165を封入した際、発光素子165の発光面が第2封止凹部172dの底面と接していてもよいし、発光素子165の発光面と第2封止凹部172dの底面との間に隙間が生成されていてもよい。   The opening size of the second sealing recess 172d can be arbitrarily set as long as it can accommodate the light emitting element 165 therein. When the light emitting element 165 is sealed by the second sealing recess 172d, the light emitting surface of the light emitting element 165 may be in contact with the bottom surface of the second sealing recess 172d, or the light emitting surface of the light emitting element 165 and the second sealing. A gap may be generated between the bottom surface of the stopper recess 172d.

第2フレーム底部172bの第2フレーム上部172aとの接合面側の表面には、各種リード線(電源リード線173、接地リード線174及びデータリード線175)の一部が実装される(図19参照)。なお、第2フレーム底部172bは、発光素子165の動作波長の光に対して透明なプラスチック材料で形成してもよいし、不透明なプラスチック材料で形成してもよい。   A part of various lead wires (power supply lead wire 173, ground lead wire 174, and data lead wire 175) is mounted on the surface of the second frame bottom portion 172b on the side of the joint surface with the second frame upper portion 172a (FIG. 19). reference). Note that the second frame bottom 172b may be formed of a plastic material that is transparent to light having an operating wavelength of the light emitting element 165, or may be formed of an opaque plastic material.

また、光中継器本体161では、図18に示すように、受光素子164の受光面と発光素子165の発光面とが互いに略平行となり、受光素子164の受光面の面方向(面と直交する方向)と発光素子165の発光面の面方向とが互いに逆方向となり、且つ、受光素子164の受光面の中心と発光素子165の発光面の中心とが略同軸上に配置されるように、第1リードフレーム171及び第2リードフレーム172が配置される(光中継器本体161が作製される)。言い換えると、本実施形態の光中継器本体161では、第1フレーム上部171aの第1光ファイバー挿入凹部171cの開口面と第2フレーム上部172aの第2光ファイバー挿入凹部172cの開口面とが互いに略平行となり、第1光ファイバー挿入凹部171cの開口面の面方向(凹部の底面から開口部に向かう方向)と第2光ファイバー挿入凹部172cの開口面の面方向とが互いに逆方向となり、且つ、第1光ファイバー挿入凹部171cの開口面(底面)の中心と第2光ファイバー挿入凹部172cの開口面(底面)の中心とが略同軸上に配置されるように、第1リードフレーム171及び第2リードフレーム172が配置される。   In the optical repeater body 161, as shown in FIG. 18, the light receiving surface of the light receiving element 164 and the light emitting surface of the light emitting element 165 are substantially parallel to each other, and the surface direction of the light receiving surface of the light receiving element 164 (perpendicular to the surface). Direction) and the surface direction of the light emitting surface of the light emitting element 165 are opposite to each other, and the center of the light receiving surface of the light receiving element 164 and the center of the light emitting surface of the light emitting element 165 are arranged substantially coaxially. A first lead frame 171 and a second lead frame 172 are disposed (an optical repeater body 161 is manufactured). In other words, in the optical repeater body 161 of the present embodiment, the opening surface of the first optical fiber insertion recess 171c of the first frame upper portion 171a and the opening surface of the second optical fiber insertion recess 172c of the second frame upper portion 172a are substantially parallel to each other. The surface direction of the opening surface of the first optical fiber insertion recess 171c (the direction from the bottom surface of the recess toward the opening) and the surface direction of the opening surface of the second optical fiber insertion recess 172c are opposite to each other, and the first optical fiber The first lead frame 171 and the second lead frame 172 are arranged so that the center of the opening surface (bottom surface) of the insertion recess 171c and the center of the opening surface (bottom surface) of the second optical fiber insertion recess 172c are arranged substantially coaxially. Be placed.

このような光中継器本体161の構成は、後述するように、光中継器本体161の製造工程において、各種リード線の中央に設けられた屈曲部(配線領域部)を、屈曲加工することにより実現される。すなわち、上述した第1リードフレーム171(受光素子164)及び第2リードフレーム172(発光素子165)の配置形態は、各種リード線の中央に設けられた配線領域部の屈曲構造により実現される。なお、本実施形態では、受光素子164の受光面(第1光ファイバー挿入凹部171cの開口面)が、発光素子165の発光面(第2光ファイバー挿入凹部172cの開口面)に対して完全な平行状態であってもよいし、完全な平行状態から若干ずれた状態であってもよい。   Such a configuration of the optical repeater main body 161 is formed by bending a bent portion (wiring region portion) provided at the center of various lead wires in the manufacturing process of the optical repeater main body 161 as described later. Realized. That is, the arrangement form of the first lead frame 171 (light receiving element 164) and the second lead frame 172 (light emitting element 165) described above is realized by a bent structure of a wiring region portion provided at the center of various lead wires. In the present embodiment, the light receiving surface of the light receiving element 164 (the opening surface of the first optical fiber insertion recess 171c) is completely parallel to the light emitting surface of the light emitting element 165 (the opening surface of the second optical fiber insertion recess 172c). It may be a state slightly deviated from the completely parallel state.

(2)各種リード線及び各種光通信デバイスの構成
次に、図19を参照しながら、リードフレームに実装される各種リード線(電源リード線173、接地リード線174及びデータリード線175)及び各種光通信デバイス、並びに、両者の接続形態について説明する。なお、図19には、各種リード線及び各種光通信デバイスの接続態様をより明確にするため、第1フレーム上部171a及び第2フレーム上部172aで各種光通信デバイスを密封する前であり、且つ、各種リード線に対して屈曲加工を施す前の状態を示す。
(2) Configuration of Various Lead Wires and Various Optical Communication Devices Next, referring to FIG. 19, various lead wires (power supply lead wire 173, ground lead wire 174 and data lead wire 175) mounted on the lead frame and various types The optical communication device and the connection form of both will be described. In addition, in FIG. 19, in order to clarify the connection mode of various lead wires and various optical communication devices, before the various optical communication devices are sealed by the first frame upper portion 171a and the second frame upper portion 172a, and The state before performing a bending process with respect to various lead wires is shown.

また、実際には、本実施形態の光中継器160のリードフレーム内には、受光素子164及び発光素子165以外に様々な電気部品及び/又は光電子部品が実装されるが、図19には、説明を簡略化するため、リードフレーム内に実装される部品として光中継器160の中継動作に必要な部品のみを示す。なお、本発明はこれに限定されず、光中継器160のリードフレーム内に実装される部品が、光中継器160の中継動作に必要な部品のみであってもよい。   In practice, various electrical components and / or optoelectronic components other than the light receiving element 164 and the light emitting element 165 are mounted in the lead frame of the optical repeater 160 of the present embodiment. In order to simplify the description, only components necessary for the relay operation of the optical repeater 160 are shown as components mounted in the lead frame. The present invention is not limited to this, and the components mounted in the lead frame of the optical repeater 160 may be only components necessary for the relay operation of the optical repeater 160.

本実施形態では、電源リード線173、接地リード線174及びデータリード線175は、図19に示すように、所定間隔離して配置された第1フレーム底部171b及び第2フレーム底部172b上に実装される。この際、各種リード線は、第1フレーム底部171bの第1フレーム上部171aとの接合面側、及び、第2フレーム底部172bの第2フレーム上部172aとの接合面側に実装される。また、この際、電源リード線173、接地リード線174及びデータリード線175は、第1フレーム底部171b及び第2フレーム底部172bの配列方向と直交する方向に、この順で、特定間隔離して略平行に配置される。すなわち、各リード線は、第1リードフレーム171及び第2リードフレーム172に対して(受光素子164及び発光素子165に対して)共通で設けられる。   In this embodiment, as shown in FIG. 19, the power supply lead 173, the ground lead 174, and the data lead 175 are mounted on the first frame bottom 171b and the second frame bottom 172b that are spaced apart from each other by a predetermined distance. The At this time, the various lead wires are mounted on the joint surface side of the first frame bottom 171b with the first frame upper portion 171a and the joint surface side of the second frame bottom 172b with the second frame upper portion 172a. At this time, the power supply lead wire 173, the ground lead wire 174, and the data lead wire 175 are substantially separated from each other in this order in a direction orthogonal to the arrangement direction of the first frame bottom portion 171b and the second frame bottom portion 172b. Arranged in parallel. That is, each lead wire is provided in common for the first lead frame 171 and the second lead frame 172 (for the light receiving element 164 and the light emitting element 165).

さらに、第2フレーム底部172b上の領域であり且つ電源リード線173と接地リード線174との間の領域には、電極引出配線176が設けられる。この電極引出配線176は、発光素子165を構成するLEDの陰極に電気的に接続される。   Further, an electrode lead-out wiring 176 is provided in a region on the second frame bottom 172 b and between the power supply lead wire 173 and the ground lead wire 174. The electrode lead wiring 176 is electrically connected to the cathode of the LED that constitutes the light emitting element 165.

電源リード線173は、第1リードフレーム171及び第2リードフレーム172内に実装される各種電気部品及び/又は各種光電子部品(受光素子164及び発光素子165を含む)の電源供給用配線である。電源リード線173は、図19に示すように、第1フレーム底部171b及び第2フレーム底部172bの配列方向に延在した略直線状の配線部材で構成される。また、電源リード線173は、その両端付近にそれぞれ設けられた2つの電源ピン部173a,173cと、第1フレーム底部171b及び第2フレーム底部172b間(電源リード線173の中央付近)の領域に設けられた電源線屈曲部173bとを有する。本実施形態では、電源線屈曲部173bの幅が、各電源ピン部(173a,173c)の幅より広くなるように、電源リード線173が構成される。   The power lead 173 is a power supply wiring for various electrical components and / or various optoelectronic components (including the light receiving element 164 and the light emitting element 165) mounted in the first lead frame 171 and the second lead frame 172. As shown in FIG. 19, the power supply lead 173 is configured by a substantially linear wiring member extending in the arrangement direction of the first frame bottom 171b and the second frame bottom 172b. Further, the power supply lead 173 is provided in an area between the two power supply pin portions 173a and 173c provided near both ends thereof, and between the first frame bottom portion 171b and the second frame bottom portion 172b (near the center of the power supply lead wire 173). And a power supply line bent portion 173b provided. In the present embodiment, the power supply lead wire 173 is configured such that the width of the power supply line bent portion 173b is wider than the width of each power supply pin portion (173a, 173c).

2つの電源ピン部173a,173cは、光中継器160の完成後も第1リードフレーム171及び第2リードフレーム172内に封入されずに外部に露出する配線部分である。この2つの電源ピン部173a,173cは、光中継器160を外部中継基板38に実装した際に外部中継基板38に設けられたスルーホールに挿入され、外部中継基板38の電源端子に電気的に接続される。また、電源線屈曲部173bは、リードフレーム内に各種光通信デバイスを封入した後に行われる各種リード線の屈曲加工により折り曲げられる配線部分である。   The two power supply pin portions 173a and 173c are wiring portions that are exposed to the outside without being enclosed in the first lead frame 171 and the second lead frame 172 even after the optical repeater 160 is completed. The two power supply pin portions 173a and 173c are inserted into through holes provided in the external relay board 38 when the optical repeater 160 is mounted on the external relay board 38, and are electrically connected to the power supply terminals of the external relay board 38. Connected. The power supply line bent portion 173b is a wiring portion that is bent by bending various lead wires performed after enclosing various optical communication devices in the lead frame.

接地リード線174は、第1リードフレーム171及び第2リードフレーム172内に実装される各種電気部品及び/又は各種光電子部品(受光素子164及び発光素子165を含む)の接地用配線である。接地リード線174は、図19に示すように、第1フレーム底部171b及び第2フレーム底部172bの配列方向に延在した配線部材で構成される。また、接地リード線174は、その両端付近にそれぞれ設けられた2つの接続ピン部174a,174cと、第1フレーム底部171b及び第2フレーム底部172b間(接地リード線174の中央付近)の領域に設けられた接地線屈曲部174bとを有する。本実施形態では、接地線屈曲部174bの幅が、各接地ピン部(174a,174c)の幅より広くなるように、接地リード線174が構成される。   The ground lead wire 174 is a wiring for grounding various electrical components and / or various optoelectronic components (including the light receiving element 164 and the light emitting element 165) mounted in the first lead frame 171 and the second lead frame 172. As shown in FIG. 19, the ground lead wire 174 is formed of a wiring member extending in the arrangement direction of the first frame bottom portion 171b and the second frame bottom portion 172b. In addition, the ground lead wire 174 is provided in an area between two connection pin portions 174a and 174c provided near both ends thereof, and between the first frame bottom portion 171b and the second frame bottom portion 172b (near the center of the ground lead wire 174). And a ground line bent portion 174b provided. In the present embodiment, the ground lead wire 174 is configured such that the width of the ground wire bent portion 174b is wider than the width of each ground pin portion (174a, 174c).

また、接地リード線174の第1リードフレーム171及び第2リードフレーム172上の領域には、それぞれ受光素子164及び発光素子165の実装領域も設けられ、この光学素子の実装領域及び接地線屈曲部174bを含む接地リード線174の配線部分は、略直線状に延在した配線パターンを有する。また、光学素子の実装領域及び接地線屈曲部174bを含む該配線部分の各端部と、対応する接地ピン部との間の配線部分は、図19に示すように、データリード線175の対応する端部を迂回するように略L字状に折れ曲がった配線パターンを有する。   In addition, mounting regions for the light receiving element 164 and the light emitting element 165 are also provided in regions of the ground lead wire 174 on the first lead frame 171 and the second lead frame 172, respectively. The wiring portion of the ground lead wire 174 including 174b has a wiring pattern extending substantially linearly. Further, as shown in FIG. 19, the wiring portion between each end portion of the wiring portion including the mounting area of the optical element and the ground wire bent portion 174b and the corresponding ground pin portion corresponds to the data lead wire 175. The wiring pattern is bent in a substantially L shape so as to bypass the end portion.

2つの接続ピン部174a,174cは、光中継器160の完成後も第1リードフレーム171及び第2リードフレーム172内に封入されずに外部に露出する配線部分である。この2つの接続ピン部174a,174cは、光中継器160を外部中継基板38に実装した際に外部中継基板38に設けられたスルーホールに挿入され、外部中継基板38の接地端子に電気的に接続される。また、接地線屈曲部174bは、リードフレーム内に各種光通信デバイスを封入した後に行われる各種リード線の屈曲加工により折れ曲げられる配線部分である。   The two connection pin portions 174a and 174c are wiring portions that are exposed to the outside without being enclosed in the first lead frame 171 and the second lead frame 172 even after the optical repeater 160 is completed. The two connection pin portions 174a and 174c are inserted into through holes provided in the external relay board 38 when the optical repeater 160 is mounted on the external relay board 38, and are electrically connected to the ground terminal of the external relay board 38. Connected. The ground wire bent portion 174b is a wiring portion that is bent by bending various lead wires performed after enclosing various optical communication devices in the lead frame.

データリード線175は、受光素子164により光電変換されて生成された電気信号を発光素子165に伝送するための配線である。データリード線175は、図19に示すように、第1フレーム底部171b及び第2フレーム底部172bの配列方向に延在した直線状の配線部材で構成される。データリード線175は、その両端付近にそれぞれ設けられた2つの実装端部175a,175cと、第1フレーム底部171b及び第2フレーム底部172b間(電源リード線173の中央付近)の領域に設けられた屈曲部175b(配線領域部)とを有する。本実施形態では、屈曲部175bの幅のサイズが、各実装端部(175a,175c)の幅のサイズと同じになるように、データリード線175が構成される。   The data lead 175 is a wiring for transmitting an electric signal generated by photoelectric conversion by the light receiving element 164 to the light emitting element 165. As shown in FIG. 19, the data lead wire 175 is composed of a linear wiring member extending in the arrangement direction of the first frame bottom portion 171b and the second frame bottom portion 172b. The data lead 175 is provided in a region between two mounting end portions 175a and 175c provided near both ends thereof, and between the first frame bottom portion 171b and the second frame bottom portion 172b (near the center of the power supply lead wire 173). And a bent portion 175b (wiring region portion). In the present embodiment, the data lead wire 175 is configured such that the width size of the bent portion 175b is the same as the width size of each mounting end portion (175a, 175c).

実装端部175a及び実装端部175cは、それぞれ第1フレーム底部171b及び第2フレーム底部172b上に実装される配線部分である。また、屈曲部175bは、リードフレーム内に各種光通信デバイスを封入した後に行われる各種リード線の屈曲加工により折れ曲げられる配線部分である。   The mounting end 175a and the mounting end 175c are wiring portions mounted on the first frame bottom 171b and the second frame bottom 172b, respectively. The bent portion 175b is a wiring portion that is bent by bending various lead wires performed after enclosing various optical communication devices in the lead frame.

また、本実施形態では、光中継器160の上述した光信号の中継動作を可能にするため、図19に示すように、受光素子164(光電変換器)及び受信IC181からなる受光装置部が第1リードフレーム171内に実装され、発光素子165(電光変換器)及びドライバIC182からなる発光装置部が第2リードフレーム172内に実装される。なお、受信IC181は、受光素子164から出力された電気信号に基づいて、受光素子164に入射された光パルス信号(「消光」及び「発光」の組み合わせ信号)に対応する電気パルス信号(「ローレベル(0)」及び「ハイレベル(1)」の組み合わせ信号)を生成する。また、ドライバIC182は、受信IC181で生成された電気パルス信号に基づいて、発光素子165の点滅(発光/消光)動作を制御する。   Further, in the present embodiment, in order to enable the above-described optical signal relay operation of the optical repeater 160, the light receiving device unit including the light receiving element 164 (photoelectric converter) and the receiving IC 181 is provided as shown in FIG. A light emitting device portion that is mounted in one lead frame 171 and includes a light emitting element 165 (electro-optic converter) and a driver IC 182 is mounted in the second lead frame 172. The receiving IC 181 is based on the electrical signal output from the light receiving element 164, and the electrical pulse signal (“low”) corresponding to the light pulse signal (the combined signal of “extinction” and “light emission”) incident on the light receiving element 164. (Level (0) ”and“ high level (1) ”). The driver IC 182 controls the blinking (light emission / extinction) operation of the light emitting element 165 based on the electric pulse signal generated by the reception IC 181.

受光素子164は、受信IC181に搭載され、受信IC181は、第1フレーム底部171b上の接地リード線174の配線領域内の所定の実装エリアに実装される。そして、受信IC181の電源端子、接地端子及び信号出力端子は、ボンドワイヤ185を介して、第1フレーム底部171b上の電源リード線173、接地リード線174及びデータリード線175の配線領域にそれぞれ電気的に接続される。   The light receiving element 164 is mounted on the receiving IC 181, and the receiving IC 181 is mounted in a predetermined mounting area in the wiring area of the ground lead wire 174 on the first frame bottom 171 b. The power supply terminal, the ground terminal, and the signal output terminal of the reception IC 181 are electrically connected to the wiring regions of the power supply lead 173, the ground lead 174, and the data lead 175 on the first frame bottom 171b through the bond wires 185, respectively. Connected.

発光素子165は、電極引出配線176上に実装される。この際、発光素子165(LED)の陰極が電極引出配線176と電気的に接続されるように実装される。例えば、発光素子165の陰極(陰極端子)が露出した面が、導電性接着剤(例えば銀ペースト等)等を介して、電極引出配線176に接着される。一方、発光素子165の陽極(陽極端子)は、ボンドワイヤ185を介して、第2フレーム底部172b上の電源リード線173の配線領域に電気的に接続される。   The light emitting element 165 is mounted on the electrode lead wiring 176. At this time, the light emitting element 165 (LED) is mounted such that the cathode of the light emitting element 165 (LED) is electrically connected to the electrode lead-out wiring 176. For example, the surface where the cathode (cathode terminal) of the light emitting element 165 is exposed is bonded to the electrode lead-out wiring 176 via a conductive adhesive (for example, silver paste). On the other hand, the anode (anode terminal) of the light emitting element 165 is electrically connected to the wiring region of the power supply lead 173 on the second frame bottom 172b through the bond wire 185.

ドライバIC182は、第2フレーム底部172b上の接地リード線174の配線領域内の所定の実装エリアに実装される。そして、ドライバIC182の電源端子、接地端子及び信号入力端子は、ボンドワイヤ185を介して、第2フレーム底部172b上の電源リード線173、接地リード線174及びデータリード線175の配線領域にそれぞれ電気的に接続される。   The driver IC 182 is mounted in a predetermined mounting area in the wiring area of the ground lead wire 174 on the second frame bottom 172b. The power supply terminal, the ground terminal, and the signal input terminal of the driver IC 182 are electrically connected to the wiring regions of the power supply lead wire 173, the ground lead wire 174, and the data lead wire 175 on the second frame bottom 172b through the bond wire 185, respectively. Connected.

上述した態様で、各種リード線及び各種光通信デバイス間を電気的に接続した場合、上述した光中継器160による光信号の中継動作を実現することができる。具体的には、主基板31から第1光ファイバーケーブル111を介して伝送された光信号(光パルス信号)が受光素子164で受信されると、まず、受光素子164は、光信号を光電変換して電気信号を生成し、該電気信号を受信IC181に出力する。次いで、受信IC181は、受光素子164から出力された電気信号に基づいて、受信された光信号に対応する電気パルス信号を生成し、該電気パルス信号をデータリード線175を介してドライバIC182に出力する。次いで、ドライバIC182は、入力された電気パルス信号に基づいて発光素子165を点滅(発光/消光)制御し、入力された電気パルス信号に対応する光信号、すなわち、主基板31から第1光ファイバーケーブル111を介して伝送された光信号と同様の波形を有する光信号を、外部集中端子板39に接続された第2光ファイバーケーブル112に出力する。   When various lead wires and various optical communication devices are electrically connected in the above-described manner, the optical signal relay operation by the optical repeater 160 described above can be realized. Specifically, when an optical signal (optical pulse signal) transmitted from the main board 31 via the first optical fiber cable 111 is received by the light receiving element 164, the light receiving element 164 first photoelectrically converts the optical signal. To generate an electrical signal and output the electrical signal to the receiving IC 181. Next, the receiving IC 181 generates an electric pulse signal corresponding to the received optical signal based on the electric signal output from the light receiving element 164, and outputs the electric pulse signal to the driver IC 182 via the data lead wire 175. To do. Next, the driver IC 182 controls blinking (light emission / extinction) of the light emitting element 165 based on the input electric pulse signal, and the optical signal corresponding to the input electric pulse signal, that is, the first optical fiber cable from the main board 31. An optical signal having a waveform similar to that of the optical signal transmitted through 111 is output to the second optical fiber cable 112 connected to the external concentrated terminal plate 39.

ここで、光中継器160の作製手法について簡単に説明する。まず、予め成形手法により作製された第1フレーム底部171b及び第2フレーム底部172bを用意する。次いで、電源リード線173、接地リード線174、データリード線175及び電極引出配線176を、所定間隔離して配置された第1フレーム底部171b及び第2フレーム底部172b上の所定位置に配置して実装する。次いで、ダイアタッチ手法により、受光素子164が搭載された受信IC181及びドライバIC182をそれぞれ接地リード線174内の対応する実装エリアに実装し、発光素子165を電極引出配線176内の所定の実装エリアに実装する。なお、受信IC181及びドライバIC182を接地リード線174上に実装する際、非導電性接着剤を用いて、受信IC181及びドライバIC182を接地リード線174に接着してもよいし、導電性接着剤を用いて、受信IC181及びドライバIC182を接地リード線174に接着してもよい。後者の場合、導電性接着剤の種類によっては、受信IC181及びドライバIC182の冷却効果が得られることもある。   Here, a method for manufacturing the optical repeater 160 will be briefly described. First, a first frame bottom 171b and a second frame bottom 172b prepared in advance by a molding method are prepared. Next, the power supply lead wire 173, the ground lead wire 174, the data lead wire 175, and the electrode lead-out wiring 176 are arranged and mounted at predetermined positions on the first frame bottom portion 171b and the second frame bottom portion 172b that are arranged at a predetermined interval. To do. Next, the receiving IC 181 and the driver IC 182 on which the light receiving element 164 is mounted are mounted in corresponding mounting areas in the ground lead wire 174 by a die attach method, and the light emitting element 165 is mounted in a predetermined mounting area in the electrode lead-out wiring 176. Implement. Note that when the receiving IC 181 and the driver IC 182 are mounted on the ground lead 174, the receiving IC 181 and the driver IC 182 may be bonded to the ground lead 174 using a non-conductive adhesive, or a conductive adhesive may be used. The receiving IC 181 and the driver IC 182 may be bonded to the ground lead 174 by using them. In the latter case, depending on the type of conductive adhesive, the cooling effect of the receiving IC 181 and the driver IC 182 may be obtained.

次いで、受信IC181、ドライバIC182及び発光素子165と、各種リード線との間を、ワイヤボンディング手法により、ボンドワイヤ185で電気的に接続する。   Next, the receiving IC 181, the driver IC 182, the light emitting element 165, and various lead wires are electrically connected by bond wires 185 by a wire bonding method.

次いで、予め成形手法により作製された第1フレーム上部171aを用いて、第1フレーム底部171bの各種リード線の実装面を封止成形する。この際、第1フレーム上部171aの第1封止凹部171dが形成された面(第1光ファイバー挿入凹部171cの形成面とは反対側の面)と第1フレーム底部171bの各種リード線の実装面とが対向するように封止成形を行う。また、予め成形手法により作製された第2フレーム上部172aを用いて、第2フレーム底部172bの各種リード線の実装面を封止成形する。この際、第2フレーム上部172aの第2封止凹部172dが形成された面(第2光ファイバー挿入凹部172cの形成面とは反対側の面)と第2フレーム底部172bの各種リード線の実装面とが対向するように封止成形を行う。これらの封止成形工程により、受光素子164が第1リードフレーム171内に密封され、発光素子165が第2リードフレーム172内に密封される。   Next, the mounting surfaces of the various lead wires of the first frame bottom 171b are sealed and molded using the first frame upper portion 171a produced in advance by a molding technique. At this time, the surface on which the first sealing recess 171d of the first frame upper portion 171a is formed (the surface opposite to the surface on which the first optical fiber insertion recess 171c is formed) and the mounting surface of various lead wires on the first frame bottom 171b. Sealing is performed so that and face each other. Moreover, the mounting surface of the various lead wires of the second frame bottom portion 172b is sealingly molded using the second frame upper portion 172a produced in advance by a molding technique. At this time, the surface on which the second sealing recess 172d of the second frame upper portion 172a is formed (the surface opposite to the surface on which the second optical fiber insertion recess 172c is formed) and the mounting surface of various lead wires on the second frame bottom 172b. Sealing is performed so that and face each other. By these sealing molding processes, the light receiving element 164 is sealed in the first lead frame 171, and the light emitting element 165 is sealed in the second lead frame 172.

次いで、各種リード線の屈曲部を屈曲させる。この際、第1光ファイバー挿入凹部171cの形成面の面方向と第2光ファイバー挿入凹部172cの形成面とが互いに略反対方向となるように(第1フレーム底部171bの非接合面と第2フレーム底部172bの非接合面とが互いに対向するように)、各種リード線の屈曲部を屈曲させる。この屈曲工程により、光中継器本体161が完成する。   Next, bent portions of various lead wires are bent. At this time, the surface direction of the first optical fiber insertion recess 171c and the surface of the second optical fiber insertion recess 172c are substantially opposite to each other (the non-joint surface of the first frame bottom 171b and the second frame bottom). The bent portions of the various lead wires are bent so that the non-joint surfaces of 172b face each other. By this bending process, the optical repeater body 161 is completed.

図20に、各種リード線の屈曲工程後における光中継器本体161の第1光ファイバー挿入凹部171c側(受光素子164の取り付け面側)から見た側面図を示す。また、図21に、屈曲工程後における光中継器本体161の第2光ファイバー挿入凹部172c側(発光素子165の取り付け面側)から見た側面図を示す。なお、図20及び図21では、各種光通信デバイスの配置をより明確にするため、それぞれ第1フレーム上部171a及び第2フレーム上部172aの図示を省略する。図20及び図21に示すように、上記屈曲工程後には、第1リードフレーム171内に封入された受光素子164の受光面の面方向と、第2リードフレーム172内に封入された発光素子165の発光面の面方向とが互いに略反対方向となる。   FIG. 20 shows a side view of the optical repeater body 161 viewed from the first optical fiber insertion recess 171c side (the mounting surface side of the light receiving element 164) after various lead wire bending steps. FIG. 21 is a side view of the optical repeater main body 161 viewed from the second optical fiber insertion recess 172c side (the mounting surface side of the light emitting element 165) after the bending process. 20 and 21, the first frame upper portion 171a and the second frame upper portion 172a are not shown in order to clarify the arrangement of various optical communication devices. As shown in FIGS. 20 and 21, after the bending step, the surface direction of the light receiving surface of the light receiving element 164 enclosed in the first lead frame 171 and the light emitting element 165 enclosed in the second lead frame 172. Are substantially opposite to each other.

次いで、完成した光中継器本体161を、予め用意した光中継器筐体162の本体収納凹部162cに嵌め込む。この際、光中継器本体161の各種リード線の屈曲部側から、光中継器本体161を本体収納凹部162cに嵌め込む。そして、封止部材163で本体収納凹部162cの開口を封止する。本実施形態では上述のようにして光中継器160が作製される。   Next, the completed optical repeater main body 161 is fitted into the main body storage recess 162c of the optical repeater casing 162 prepared in advance. At this time, the optical repeater main body 161 is fitted into the main body housing recess 162c from the bent portions of the various lead wires of the optical repeater main body 161. Then, the opening of the main body housing recess 162 c is sealed with the sealing member 163. In this embodiment, the optical repeater 160 is manufactured as described above.

[各種効果]
上記構成のパチスロ1において得られる各種効果について説明する。
[Effects]
Various effects obtained in the pachi-slot 1 having the above configuration will be described.

上述のように、本実施形態のパチスロ1では、主基板31及び外部集中端子板39間が上記構成の光中継器160(外部中継基板38)を介して光ファイバーケーブルにより接続される。この場合、パチスロ1に対して強力な電磁波(電気ゴト等の不正行為により印加された電磁波だけでなく外来ノイズを含む)が印加されても、該電磁波が主基板31には伝達しない。   As described above, in the pachislot machine 1 of this embodiment, the main board 31 and the external concentrated terminal board 39 are connected by the optical fiber cable via the optical repeater 160 (external relay board 38) having the above-described configuration. In this case, even if a strong electromagnetic wave (including not only an electromagnetic wave applied by an illegal act such as an electric goat but also an external noise) is applied to the pachislot 1, the electromagnetic wave is not transmitted to the main substrate 31.

それゆえ、パチスロ1に対して電気ゴト等の不正行為が行われても、主基板31の誤動作を防止することができ、遊技店への損害発生を防止することができる。また、電気ゴト等の不正行為が行われても、電磁波が主基板31に伝達しないので主基板31内の各種回路及び各種素子を保護することができ、パチスロ1の故障を防止することができる。   Therefore, even if a fraudulent act such as electric goto is performed on the pachislot machine 1, malfunction of the main board 31 can be prevented, and damage to the game store can be prevented. Further, even if an illegal act such as electric goto is performed, the electromagnetic wave is not transmitted to the main board 31, so that various circuits and various elements in the main board 31 can be protected, and a failure of the pachislot 1 can be prevented. .

また、本実施形態の光中継器160では、受光素子164、発光素子165及び各種ICを含む光中継器本体161を内部に封入する光中継器筐体162が、電磁波の遮蔽機能を有する。それゆえ、パチスロ1に対して電磁波(電気ゴト等の不正行為により印加された電磁波だけでなく外来ノイズを含む)が印加されても、受光素子164、発光素子165及び各種ICを保護することができ、パチスロ1の故障をより一層防止することができる。   In the optical repeater 160 of the present embodiment, the optical repeater casing 162 that encloses the optical repeater main body 161 including the light receiving element 164, the light emitting element 165, and various ICs has an electromagnetic wave shielding function. Therefore, the light receiving element 164, the light emitting element 165, and various ICs can be protected even when electromagnetic waves (including not only electromagnetic waves applied by fraudulent acts such as electric goto, but also external noise) are applied to the pachislot 1. And the failure of the pachislot machine 1 can be further prevented.

また、本実施形態の光中継器160では、受光素子164、発光素子165及び各種ICを含む光中継器本体161が光中継器筐体162の内部に封入された構造を有する。さらに、受光素子164、発光素子165及び各種ICは、リードフレーム内に取り付けられた配線(接地リード線174及び電極引出配線176)上に実装される。すなわち、本実施形態の光中継器160では、受光素子164、発光素子165及び各種ICが配線上に一体的に設けられた構成を有する。それゆえ、本実施形態では、受光素子164及び発光素子165をそれぞれ別個に購入する必要が無くなり、コストの低減を図ることができる。   Further, the optical repeater 160 of the present embodiment has a structure in which an optical repeater body 161 including a light receiving element 164, a light emitting element 165, and various ICs is enclosed in an optical repeater casing 162. Further, the light receiving element 164, the light emitting element 165, and various ICs are mounted on wiring (ground lead 174 and electrode lead-out wiring 176) attached in the lead frame. That is, the optical repeater 160 of this embodiment has a configuration in which the light receiving element 164, the light emitting element 165, and various ICs are integrally provided on the wiring. Therefore, in this embodiment, it is not necessary to purchase the light receiving element 164 and the light emitting element 165 separately, and the cost can be reduced.

また、本実施形態の光中継器160では、各リードフレームに設けられた光ファイバー挿入凹部により挿入される光ファイバーケーブルの位置決めを行うことができるので、位置決め手段を別途設ける必要がなく、構成をより簡易にすることができる。それゆえ、本実施形態の光中継器160は量産性に優れた光学部品であり、コストをさらに低減することができる。   Moreover, in the optical repeater 160 of this embodiment, since the optical fiber cable inserted by the optical fiber insertion recessed part provided in each lead frame can be positioned, it is not necessary to separately provide positioning means, and the configuration is simpler. Can be. Therefore, the optical repeater 160 of the present embodiment is an optical component that is excellent in mass productivity and can further reduce the cost.

また、本実施形態の光中継器160では、第1リードフレーム171の第1光ファイバー挿入凹部171cの開口面(受光素子164の受光面)と、第2リードフレーム172の第2光ファイバー挿入凹部172cの開口面(発光素子165の発光面)とが互いに略平行となるように第1リードフレーム171及び第2リードフレーム172が配置される。さらに、本実施形態では、第1リードフレーム171の第1光ファイバー挿入凹部171cの開口方向(開口面の面方向)と、第2リードフレーム172の第2光ファイバー挿入凹部172cの開口方向とが互いに反対方向を向くように(受光面の面方向と発光面の面方向が互いに反対方向になるように)、第1リードフレーム171及び第2リードフレーム172が配置される。   Further, in the optical repeater 160 of the present embodiment, the opening surface of the first optical fiber insertion recess 171c (the light receiving surface of the light receiving element 164) of the first lead frame 171 and the second optical fiber insertion recess 172c of the second lead frame 172. The first lead frame 171 and the second lead frame 172 are arranged so that the opening surface (the light emitting surface of the light emitting element 165) is substantially parallel to each other. Furthermore, in the present embodiment, the opening direction of the first optical fiber insertion recess 171c of the first lead frame 171 (the surface direction of the opening surface) and the opening direction of the second optical fiber insertion recess 172c of the second lead frame 172 are opposite to each other. The first lead frame 171 and the second lead frame 172 are arranged so as to face each other (so that the surface direction of the light receiving surface and the surface direction of the light emitting surface are opposite to each other).

第1リードフレーム171及び第2リードフレーム172の配置構成をこのような構成にした場合、例えば、光中継器160を、キャビネット2a内の側壁板やケース等に固定して、光中継器160の両側から、第1光ファイバー挿入凹部171c及び第2光ファイバー挿入凹部172cのそれぞれに光ファイバーケーブルを差し込むことができる。この場合、本実施形態の光中継器160の構成を、第1リードフレーム171の第1光ファイバー挿入凹部171cの開口方向と、第2リードフレーム172の第2光ファイバー挿入凹部172cの開口方向とが互いに同じ方向を向いている光中継器に比べて、よりコンパクトな構成にすることができる。   When the arrangement configuration of the first lead frame 171 and the second lead frame 172 is such a configuration, for example, the optical repeater 160 is fixed to a side wall plate or a case in the cabinet 2a, and the optical repeater 160 Optical fiber cables can be inserted into the first optical fiber insertion recess 171c and the second optical fiber insertion recess 172c from both sides. In this case, the configuration of the optical repeater 160 of the present embodiment is such that the opening direction of the first optical fiber insertion recess 171c of the first lead frame 171 and the opening direction of the second optical fiber insertion recess 172c of the second lead frame 172 are mutually Compared to an optical repeater facing in the same direction, a more compact configuration can be achieved.

また、本実施形態の光中継器160では、受光素子164及び発光素子165に対して共通の電源リード線173が用いられる。この場合、受光素子164及び発光素子165の一方に電源を供給することにより、両素子が動作可能になる。また、この場合、光中継器160の構成が容易になるとともに、部品点数を削減することができるので、より一層の低コスト化を図ることができる。   In the optical repeater 160 of the present embodiment, a common power supply lead 173 is used for the light receiving element 164 and the light emitting element 165. In this case, both elements can be operated by supplying power to one of the light receiving element 164 and the light emitting element 165. In this case, the configuration of the optical repeater 160 is facilitated and the number of parts can be reduced, so that further cost reduction can be achieved.

また、本実施形態の光中継器160では、第1リードフレーム171及び第2リードフレーム172に共通して設けられた各種リード線の屈曲部に対して屈曲加工を施すことにより、第1リードフレーム171の第1光ファイバー挿入凹部171cの開口面(受光素子164の受光面)と、第2リードフレーム172の第2光ファイバー挿入凹部172cの開口面(発光素子165の発光面)とが互いに略平行となるようにする。この手法を用いて光中継器160を作製した場合、より簡単に、光中継器160を作製することができる。   In the optical repeater 160 of the present embodiment, the first lead frame is formed by bending the bent portions of various lead wires provided in common to the first lead frame 171 and the second lead frame 172. The opening surface of the first optical fiber insertion recess 171c (light receiving surface of the light receiving element 164) and the opening surface of the second optical fiber insertion recess 172c (light emitting surface of the light emitting element 165) of the second lead frame 172 are substantially parallel to each other. To be. When the optical repeater 160 is manufactured using this method, the optical repeater 160 can be manufactured more easily.

さらに、本実施形態の光中継器160を用いて光信号を中継することにより、主基板31及び外部集中端子板39間における光信号の伝送方向を一方向に規制することができる。この場合、主基板31及び外部集中端子板39間において、逆方向に不正な光信号が伝送されることがなく、該不正な光信号による主基板31の内部回路等への悪影響を防止することができる。   Further, by relaying an optical signal using the optical repeater 160 of the present embodiment, the transmission direction of the optical signal between the main board 31 and the external concentrated terminal board 39 can be restricted to one direction. In this case, an illegal optical signal is not transmitted in the opposite direction between the main board 31 and the external concentrated terminal board 39, and the adverse optical signal does not adversely affect the internal circuit and the like of the main board 31. Can do.

<各種変形例>
以上、本発明の一実施形態に係る遊技機の構成及び動作について、その作用効果も含めて説明した。しかしながら、本発明は、上述した実施形態に限定されるものではなく、特許請求の範囲に記載した本発明の要旨を逸脱しない限り、種々の変形例が含まれる。以下、本発明が取り得る各種変形例について説明する。
<Various modifications>
The configuration and operation of the gaming machine according to one embodiment of the present invention have been described above including the effects thereof. However, the present invention is not limited to the above-described embodiments, and various modifications are included without departing from the gist of the present invention described in the claims. Hereinafter, various modifications that the present invention can take will be described.

[変形例1]
上記実施形態では、遊技機としてパチスロを例に挙げて説明したが、本発明はこれに限定されず、「パチンコ」と呼ばれる遊技機やスロットマシンにも本発明は適用可能である。ここでは、本発明をパチンコに適用した場合の一構成例(変形例1)を説明する。図22に、変形例1に係るパチンコの外観斜視図を示し、図23に、図22に示すパチンコの回路構成を示す。
[Modification 1]
In the above embodiment, a pachislot machine has been described as an example of a gaming machine, but the present invention is not limited to this, and the present invention can also be applied to a gaming machine or a slot machine called “pachinko”. Here, one structural example (modification 1) at the time of applying this invention to a pachinko is demonstrated. FIG. 22 shows an external perspective view of the pachinko according to the first modification, and FIG. 23 shows a circuit configuration of the pachinko shown in FIG.

パチンコ300の筐体には、従来のパチンコと同様に、ガラスドア301、木枠302、ベースドア303、皿ユニット304、遊技球を発射する発射装置305等が設けられる。また、図22には示さないが、パチンコ300の筐体には、遊技盤、払出ユニット、基板ユニット、液晶表示装置、スピーカ、ランプ等が設けられる。なお、遊技盤は、ガラスドア301の裏面側に設けられ、発射装置305により発射された遊技球が転動流下可能な遊技領域を有する。   The case of the pachinko 300 is provided with a glass door 301, a wooden frame 302, a base door 303, a dish unit 304, a launching device 305 for launching a game ball, and the like, as in a conventional pachinko. Although not shown in FIG. 22, a game board, a payout unit, a substrate unit, a liquid crystal display device, a speaker, a lamp, and the like are provided in the housing of the pachinko 300. The game board is provided on the back side of the glass door 301, and has a game area in which game balls launched by the launching device 305 can flow and roll.

次に、図23を参照しながら、この例におけるパチンコ300の回路構成について説明する。パチンコ300は、遊技の制御を行う主制御回路311と、遊技の進行に応じた演出の制御を行う副制御回路312とを備える。   Next, the circuit configuration of the pachinko 300 in this example will be described with reference to FIG. The pachinko machine 300 includes a main control circuit 311 that controls a game and a sub-control circuit 312 that controls an effect according to the progress of the game.

また、パチンコ300は、主制御回路311に接続された、特別図柄ゲームにおける特別図柄の可変表示を行う特別図柄表示装置313、普通図柄ゲームにおける識別図柄としての普通図柄の可変表示を行う普通図柄表示装置314、特別図柄ゲームにおける特別図柄の可変表示の保留個数を表示する特別図柄保留表示装置315、普通図柄ゲームにおける普通図柄の可変表示の保留個数を表示する普通図柄保留表示装置316、大入賞口に入賞した遊技球を計数するためのカウントセンサ317、一般入賞口に入賞した遊技球を検出するための一般入賞球センサ318、球通過検出器を通過する遊技球を検出するための通過球センサ319、始動口に入賞した遊技球を検出するための始動入賞球センサ320、普通電動役物を駆動させる普通電動役物ソレノイド321、大入賞口を駆動させる大入賞口ソレノイド322、及び、バックアップクリアスイッチ323を備える。   Further, the pachinko machine 300 is connected to the main control circuit 311 and has a special symbol display device 313 for variable display of a special symbol in a special symbol game, and a normal symbol display for variable display of a normal symbol as an identification symbol in a normal symbol game. Device 314, special symbol hold display device 315 for displaying the number of reserved special symbols in the special symbol game, normal symbol hold display device 316 for displaying the number of held normal symbols in the normal symbol game, winning prize A count sensor 317 for counting the game balls won in the game, a general prize ball sensor 318 for detecting the game balls won in the general prize opening, and a passing ball sensor for detecting the game balls passing through the ball passage detector 319, a start winning ball sensor 320 for detecting a game ball won at the start opening, and a normal electric accessory for driving Electric won game solenoid 321, a special winning hole solenoid 322 for driving the special winning opening, and includes a backup clear switch 323.

また、パチンコ300は、主制御回路311に接続された払出・発射制御回路324、払出・発射制御回路324に接続された払出装置325、発射装置326、カードユニット327、及び、カードユニット327に接続された貸し出し用操作部328を備える。   Further, the pachinko machine 300 is connected to the payout / launch control circuit 324 connected to the main control circuit 311, the payout device 325 connected to the payout / fire control circuit 324, the launch device 326, the card unit 327, and the card unit 327. The lending operation unit 328 is provided.

さらに、パチンコ300は、主制御回路311に接続された外部中継基板330、及び、外部中継基板330に接続された外部集中端子板331を備える。なお、外部集中端子板331は、遊技店等のホールコンピュータに情報通信可能に接続され、主制御回路311から受信したコマンド等の各種情報をホールコンピュータに出力する際に用いられる中継基板である。この例では、パチンコ300に外部集中端子板331が設けられる例を示すが、本発明はこれに限定されず、外部集中端子板331は、パチンコ300の外部(例えばホールコンピュータ等を含む遊技店の各種設備)に設けられていてもよい。   The pachinko machine 300 further includes an external relay board 330 connected to the main control circuit 311 and an external concentrated terminal board 331 connected to the external relay board 330. The external concentration terminal board 331 is a relay board that is connected to a hall computer such as an amusement store so that information communication is possible, and is used when various information such as commands received from the main control circuit 311 is output to the hall computer. In this example, an example in which an external concentration terminal board 331 is provided on the pachinko 300 is shown, but the present invention is not limited to this, and the external concentration terminal board 331 is provided outside the pachinko 300 (for example, a game store including a hall computer). Various facilities) may be provided.

また、パチンコ300は、副制御回路312に接続された液晶表示装置341、スピーカ342及びランプ343を備える。   The pachinko machine 300 includes a liquid crystal display device 341, a speaker 342, and a lamp 343 connected to the sub control circuit 312.

主制御回路311は、メインCPU351、メインROM352、メインRAM353、リセット用クロックパルス発生回路354、初期リセット回路355、主基板通信LSI356及び外部出力用通信LSI357を備える。   The main control circuit 311 includes a main CPU 351, a main ROM 352, a main RAM 353, a reset clock pulse generation circuit 354, an initial reset circuit 355, a main board communication LSI 356, and an external output communication LSI 357.

メインCPU351は、メインROM352、メインRAM353等に接続されており、メインROM352に記憶されたプログラムに従って、各種処理を実行する機能を有する。   The main CPU 351 is connected to the main ROM 352, the main RAM 353, and the like, and has a function of executing various processes according to a program stored in the main ROM 352.

メインROM352には、メインCPU351によりパチンコ300の動作を制御するための各種プログラム、メイン処理等をメインCPU351に実行させるための各種プログラム、及び、各種処理に必要な各種テーブル等が記憶される。メインRAM353は、メインCPU351の一時記憶領域であり、各種処理に必要な各種フラグや変数の値を記憶する機能を有する。   The main ROM 352 stores various programs for controlling the operation of the pachinko machine 300 by the main CPU 351, various programs for causing the main CPU 351 to execute main processing, and various tables necessary for various processing. The main RAM 353 is a temporary storage area of the main CPU 351 and has a function of storing various flags and variable values necessary for various processes.

リセット用クロックパルス発生回路354は、リセット用のクロックパルスを発生する。初期リセット回路355は、電源投入時にリセット信号を生成する。   The reset clock pulse generation circuit 354 generates a reset clock pulse. The initial reset circuit 355 generates a reset signal when the power is turned on.

主基板通信LSI356は、上記実施形態のパチスロ1が備える主基板通信LSI67と同様に、メインCPU351が副制御回路312に対してコマンド等の各種情報を送信する際の動作を制御するための集積回路である。なお、この例では、主制御回路311及び副制御回路312間の各種情報の通信動作は、主制御回路311から副制御回路312への一方向(単方向)である。   The main board communication LSI 356 is an integrated circuit for controlling the operation when the main CPU 351 transmits various information such as commands to the sub control circuit 312, similarly to the main board communication LSI 67 included in the pachislot 1 of the above embodiment. It is. In this example, the communication operation of various information between the main control circuit 311 and the sub control circuit 312 is unidirectional (unidirectional) from the main control circuit 311 to the sub control circuit 312.

外部出力用通信LSI357は、上記実施形態のパチスロ1が備える外部出力用通信LSI68と同様に、メインCPU351が外部のホールコンピュータにコマンド等の情報を送信する際の動作を制御するための集積回路である。なお、この例において、外部出力用通信LSI357は、上記実施形態と同様に、光ファイバーケーブルを介して外部中継基板330に接続され、さらに、外部中継基板330は、光ファイバーケーブルを介して、ホールコンピュータに接続された外部集中端子板331に接続される。すなわち、この例においても、外部中継基板330を介した、主制御回路311から外部集中端子板331への各種情報の送信動作は、光通信により行われる。   The external output communication LSI 357 is an integrated circuit for controlling the operation when the main CPU 351 transmits information such as commands to an external hall computer, like the external output communication LSI 68 provided in the pachislot 1 of the above embodiment. is there. In this example, the external output communication LSI 357 is connected to the external relay board 330 via the optical fiber cable, and the external relay board 330 is connected to the hall computer via the optical fiber cable, as in the above embodiment. It is connected to the connected external concentration terminal board 331. That is, also in this example, the transmission operation of various information from the main control circuit 311 to the external concentration terminal board 331 via the external relay board 330 is performed by optical communication.

なお、図23には示さないが、この例のメインCPU351には、外部出力用通信LSI357に情報を送信可能にするUARTが内蔵されている。また、この例においても、上記実施形態と同様に、主制御回路311及び外部集中端子板331間における各種情報の通信動作は、主制御回路311から外部集中端子板331への一方向(単方向)である。   Although not shown in FIG. 23, the main CPU 351 of this example has a built-in UART that can transmit information to the external output communication LSI 357. Also in this example, as in the above embodiment, the communication operation of various information between the main control circuit 311 and the external concentrated terminal board 331 is performed in one direction (unidirectional) from the main control circuit 311 to the external concentrated terminal board 331. ).

また、この例の外部中継基板330の構成は、上記実施形態のパチスロ1が備える外部中継基板38と同様の構成とする。すなわち、この例においても、外部中継基板330に、上記図13〜図21で説明した構成を有する上記実施形態の光中継器160を設ける。そして、この光中継器160を介して、主制御回路311及び外部集中端子板331間を光ファイバーケーブルで接続する。   The configuration of the external relay board 330 in this example is the same as that of the external relay board 38 provided in the pachi-slot 1 of the above embodiment. That is, also in this example, the optical repeater 160 of the above-described embodiment having the configuration described with reference to FIGS. The main control circuit 311 and the external concentrated terminal plate 331 are connected by an optical fiber cable via the optical repeater 160.

副制御回路312は、サブCPU361、プログラムROM362、ワークRAM363、表示制御回路364、音声制御回路365、ランプ制御回路366及び副基板通信LSI367を備える。   The sub control circuit 312 includes a sub CPU 361, a program ROM 362, a work RAM 363, a display control circuit 364, an audio control circuit 365, a lamp control circuit 366, and a sub board communication LSI 367.

サブCPU361は、プログラムROM362、ワークRAM363、表示制御回路364、音声制御回路365及びランプ制御回路366に接続されており、プログラムROM362に記憶されたプログラムに従って、各種処理を実行する機能を有する。プログラムROM362には、サブCPU361によりパチンコ300の演出動作を制御するための各種プログラム及び各種テーブル等が記憶される。ワークRAM363は、サブCPU361の一時記憶領域であり、各種処理に必要な各種フラグや変数の値を記憶する機能を有する。   The sub CPU 361 is connected to the program ROM 362, the work RAM 363, the display control circuit 364, the sound control circuit 365, and the lamp control circuit 366, and has a function of executing various processes in accordance with the programs stored in the program ROM 362. The program ROM 362 stores various programs and various tables for controlling the presentation operation of the pachinko machine 300 by the sub CPU 361. The work RAM 363 is a temporary storage area of the sub CPU 361 and has a function of storing various flags and variable values necessary for various processes.

表示制御回路364は、液晶表示装置341に接続され、サブCPU361から出力された制御信号等に基づいて液晶表示装置341による演出動作を制御する。音声制御回路365は、スピーカ342に接続され、サブCPU361から出力された制御信号等に基づいてスピーカ342による演出動作を制御する。また、ランプ制御回路366は、ランプ343に接続され、サブCPU361から出力された制御信号等に基づいてランプ343による演出動作を制御する。   The display control circuit 364 is connected to the liquid crystal display device 341 and controls the rendering operation by the liquid crystal display device 341 based on a control signal output from the sub CPU 361. The audio control circuit 365 is connected to the speaker 342, and controls the rendering operation by the speaker 342 based on a control signal output from the sub CPU 361. The lamp control circuit 366 is connected to the lamp 343, and controls the effect operation by the lamp 343 based on the control signal output from the sub CPU 361.

副基板通信LSI367は、上記実施形態のパチスロ1が備える副基板通信LSI80と同様に、主制御回路311から主基板通信LSI356を介して送信されるコマンド等の各種情報の受信動作を可能にするための集積回路である。また、副基板通信LSI367は、サブCPU361に電気的に接続され、主制御回路311から送信されるコマンド等の各種情報をサブCPU361に出力する。なお、図示しないが、この例のサブCPU361には、副基板通信LSI367から出力される情報を受信可能にするUARTが内蔵されている。   Similar to the sub-board communication LSI 80 included in the pachislot machine 1 of the above embodiment, the sub-board communication LSI 367 is capable of receiving various information such as commands transmitted from the main control circuit 311 via the main board communication LSI 356. It is an integrated circuit. The sub board communication LSI 367 is electrically connected to the sub CPU 361 and outputs various information such as commands transmitted from the main control circuit 311 to the sub CPU 361. Although not shown, the sub CPU 361 in this example incorporates a UART that can receive information output from the sub board communication LSI 367.

上述した変形例のパチンコ300においても、上記実施形態のパチスロ1と同様に、主制御回路311から外部集中端子板331への各種情報の送信動作は、外部中継基板330を介した光通信により行われる。そして、この例においても、外部中継基板330に、上記実施形態の光中継器160と同様の光中継器を設け、該光中継器を介して、主制御回路311及び外部集中端子板331間を光ファイバーケーブルで接続する。それゆえ、この例のパチンコ300においても、上記実施形態と同様の効果が得られる。   Also in the pachinko machine 300 according to the modified example described above, the transmission operation of various information from the main control circuit 311 to the external concentration terminal board 331 is performed by optical communication via the external relay board 330, similarly to the pachislot machine 1 of the above embodiment. Is called. Also in this example, an optical repeater similar to the optical repeater 160 of the above embodiment is provided on the external repeater board 330, and the main control circuit 311 and the external concentrated terminal plate 331 are connected via the optical repeater. Connect with an optical fiber cable. Therefore, also in the pachinko 300 of this example, the same effect as the above embodiment can be obtained.

[変形例2]
上記実施形態及び上記変形例1では、光中継器160に挿入された第1光ファイバーケーブル111の発光側の先端面から射出された光を直接、受光素子164で受光し、発光素子165から射出された光を直接、第2光ファイバーケーブル112の受光側の先端面に出力する構成例を説明したが、本発明はこれに限定されない。
[Modification 2]
In the embodiment and the first modification, the light emitted from the front end surface on the light emitting side of the first optical fiber cable 111 inserted into the optical repeater 160 is directly received by the light receiving element 164 and emitted from the light emitting element 165. Although the example of a structure which outputs the light directly to the front end surface at the light-receiving side of the second optical fiber cable 112 has been described, the present invention is not limited to this.

例えば、第1光ファイバーケーブル111の発光側の先端面と、受光素子164の受光面との間に、例えばリフレクタ、レンズ等を含む光学系を設け、第1光ファイバーケーブル111の発光側の先端面から射出された光を該光学系を介して受光素子164に導く構成にしてもよい。また、例えば、第2光ファイバーケーブル112の受光側の先端面と、発光素子165の発光面との間に、例えばリフレクタ、レンズ等を含む光学系を設け、発光素子165から射出された光を該光学系を介して第2光ファイバーケーブル112の受光側の先端面に導く構成にしてもよい。さらに、第1光ファイバーケーブル111及び受光素子164間、並びに、第2光ファイバーケーブル112及び発光素子165間の両方に光学系を設けてもよい。   For example, an optical system including, for example, a reflector, a lens, and the like is provided between the light emitting side tip surface of the first optical fiber cable 111 and the light receiving surface of the light receiving element 164, and from the light emitting side tip surface of the first optical fiber cable 111. The emitted light may be guided to the light receiving element 164 through the optical system. Further, for example, an optical system including, for example, a reflector, a lens, and the like is provided between the light receiving side tip surface of the second optical fiber cable 112 and the light emitting surface of the light emitting element 165, and the light emitted from the light emitting element 165 is transmitted to the light emitting element 165. You may make it the structure guided to the front end surface at the side of light reception of the 2nd optical fiber cable 112 via an optical system. Furthermore, an optical system may be provided both between the first optical fiber cable 111 and the light receiving element 164 and between the second optical fiber cable 112 and the light emitting element 165.

なお、この例の構成を適用した場合、第1リードフレーム171の第1光ファイバー挿入凹部171cの開口方向(開口面の面方向:凹部の底面から開口部に向かう方向)と、第2リードフレーム172の第2光ファイバー挿入凹部172cの開口方向とが互いに反対方向を向いていなくてもよい。この例の構成によれば、光中継器160の設計自由度が増大し、機種の変更等に対しても容易に対処することができる。   When the configuration of this example is applied, the opening direction of the first optical fiber insertion recess 171c of the first lead frame 171 (the surface direction of the opening surface: the direction from the bottom surface of the recess toward the opening) and the second lead frame 172 The opening direction of the second optical fiber insertion recess 172c does not have to be opposite to each other. According to the configuration of this example, the degree of freedom of design of the optical repeater 160 is increased, and it is possible to easily cope with a change in model.

[変形例3]
上記実施形態及び上記各種変形例では、光中継器160において、受光素子164及び発光素子165に対して共通の各種リード線(電源リード線173、接地リード線174及びデータリード線175)を設け、各種リード線の屈曲部に対して屈曲加工を施すことにより、第1リードフレーム171の第1光ファイバー挿入凹部171cの開口方向(開口面の面方向:凹部の底面から開口部に向かう方向)と、第2リードフレーム172の第2光ファイバー挿入凹部172cの開口方向とが、互いに略反対方向となるように構成したが、本発明はこれに限定されない。
[Modification 3]
In the embodiment and the various modifications, the optical repeater 160 is provided with various common lead wires (power supply lead wire 173, ground lead wire 174, and data lead wire 175) for the light receiving element 164 and the light emitting element 165. By bending the bent portions of various lead wires, the opening direction of the first optical fiber insertion recess 171c of the first lead frame 171 (the surface direction of the opening surface: the direction from the bottom surface of the recess toward the opening), Although the opening direction of the second optical fiber insertion recess 172c of the second lead frame 172 is configured to be substantially opposite to each other, the present invention is not limited to this.

例えば、受光素子(受信側回路)及び発光素子(送信側回路)に対して、それぞれ、別個に、各種リード線を設け、受光素子(受信側回路)の各リード線と発光素子(送信側回路)の対応するリード線とを別途用意した接続配線で接続してもよい。   For example, for the light receiving element (reception side circuit) and the light emitting element (transmission side circuit), various lead wires are provided separately, and each lead wire of the light receiving element (reception side circuit) and the light emitting element (transmission side circuit) ) Corresponding lead wires may be connected by separately prepared connection wiring.

この場合、例えば、第1リードフレーム171の第1光ファイバー挿入凹部171cの開口方向と、第2リードフレーム172の第2光ファイバー挿入凹部172cの開口方向とが互いに反対方向となるように両リードフレームを配置した状態で、両リードフレーム間のリード線を接続配線で接続してもよい。この際、両リードフレーム間のリード線を、例えばピン状の接続配線で接続してもよいし、多層プリント基板の実装技術等で用いられる縦孔(スルーホール)配線手法を用いて接続してもよい。なお、光中継器160の製造容易性、量産性、部品点数の削減等の観点では、上記実施形態で説明した光中継器160の構成及び作製手法を採用する方が有利である。   In this case, for example, both lead frames are arranged such that the opening direction of the first optical fiber insertion recess 171c of the first lead frame 171 and the opening direction of the second optical fiber insertion recess 172c of the second lead frame 172 are opposite to each other. In the arranged state, the lead wires between the two lead frames may be connected by connection wiring. At this time, the lead wires between the two lead frames may be connected by, for example, pin-like connection wiring, or connected by using a vertical hole (through hole) wiring method used in a multilayer printed circuit board mounting technique or the like. Also good. Note that, from the viewpoints of manufacturability, mass productivity, and reduction in the number of parts of the optical repeater 160, it is advantageous to adopt the configuration and manufacturing method of the optical repeater 160 described in the above embodiment.

また、例えば、受光素子(受信側回路)及び発光素子(送信側回路)に対して、それぞれ、別個に、電源リード線を設け、該別個に設けられた電源リード線を素子間で接続せず(共通化せずに)に各素子を別個に動作させる構成にしてもよい。なお、光中継器160の構成の簡易性、部品点数の削減等の観点では、上記実施形態で説明した電源リード線を素子間で共通にする構成の方が有利である。   Further, for example, a power supply lead is provided separately for each of the light receiving element (reception side circuit) and the light emitting element (transmission side circuit), and the separately provided power supply lead is not connected between the elements. Each element may be operated separately (without being shared). In view of the simplicity of the configuration of the optical repeater 160 and the reduction in the number of components, the configuration in which the power supply lead wire described in the above embodiment is shared between elements is more advantageous.

[その他の各種変形例]
上記実施形態及び各種変形例では、光ファイバーケーブルが挿入される光中継器160の開口部(光ファイバー挿入穴及び光ファイバー挿入凹部)の開口形状を円形としたが、本発明はこれに限定されない。光中継器160において、光ファイバーケーブルを固定して保持できる開口形状であれば任意の形状を採用することができる。例えば、光ファイバーケーブルが挿入される光中継器160の光ファイバー挿入穴及び/又は光ファイバー挿入凹部の開口形状を多角形、星形等などの形状にしてもよい。
[Other variations]
In the above embodiment and various modifications, the opening shape of the optical repeater 160 (optical fiber insertion hole and optical fiber insertion recess) into which the optical fiber cable is inserted is circular, but the present invention is not limited to this. In the optical repeater 160, any shape can be adopted as long as the opening shape can fix and hold the optical fiber cable. For example, the opening shape of the optical fiber insertion hole and / or the optical fiber insertion recess of the optical repeater 160 into which the optical fiber cable is inserted may be a polygonal shape, a star shape, or the like.

また、上記実施形態及び各種変形例では、光ファイバーケーブルが挿入される光中継器160の開口部(光ファイバー挿入穴及び光ファイバー挿入凹部)の開口形状を、光信号の受信側と光信号の送信側とで同じ形状にする例を説明したが、本発明はこれに限定されない。光ファイバーケーブルが挿入される光中継器160の開口部の開口形状を、光信号の受信側と光信号の送信側とで互いに異なるようにしてもよい。この場合には、光中継器160に対する光ファイバーケーブルの挿し間違いを低減することができる。   Moreover, in the said embodiment and various modifications, the opening shape of the optical repeater 160 (optical fiber insertion hole and optical fiber insertion recessed part) in which an optical fiber cable is inserted is made into the receiving side of an optical signal, and the transmission side of an optical signal. However, the present invention is not limited to this. The opening shape of the opening of the optical repeater 160 into which the optical fiber cable is inserted may be different between the optical signal receiving side and the optical signal transmitting side. In this case, it is possible to reduce an error in inserting the optical fiber cable into the optical repeater 160.

さらに、上記実施形態及び上記各種変形例では、各基板に設けられる通信手段として通信LSIを用いる例を説明したが、本発明はこれに限定されない。例えば集積回路の規模等に応じて、通信手段を例えば複数のICにより構成してもよい。また、例えば遊技機の量産時に使用する集積回路の総数に応じて、通信手段を例えばFPGA(Field Programmable Gate Array)により構成してもよい。   Furthermore, in the embodiment and the various modifications described above, the example in which the communication LSI is used as the communication unit provided on each substrate has been described, but the present invention is not limited to this. For example, the communication means may be composed of, for example, a plurality of ICs according to the scale of the integrated circuit. Further, for example, the communication means may be constituted by, for example, an FPGA (Field Programmable Gate Array) according to the total number of integrated circuits used during mass production of gaming machines.

1…パチスロ、2…外装体、2a…キャビネット、2b…フロントドア、3L…左リール、3C…中リール、3R…右リール、31…主基板、32…副基板、37…ドア中継基板、38…外部中継基板、39…外部集中端子板、41…主制御回路、42…副制御回路、50…マイクロコンピュータ、51…メインCPU、52…メインROM、53…メインRAM、67…主基板通信LSI、68…外部出力用通信LSI、69…外部端子板制御LSI、71,72…光通信コネクタ、73…リレー、74…外部出力コネクタ、80…副基板通信LSI、81…サブCPU、111…第1光ファイバーケーブル、111a,112a…芯線、111b,112b…被覆部、112…第2光ファイバーケーブル、160…光中継器、161…光中継器本体、162…光中継器筐体、162a…第1光ファイバー挿入穴、162b…第2光ファイバー挿入穴、162c…本体収納凹部、163…封止部材、164…受光素子、165…発光素子、171…第1リードフレーム、171c…第1光ファイバー挿入凹部、171d…第1封止凹部、172…第2リードフレーム、172c…第2光ファイバー挿入凹部、172d…第2封止凹部、173…電源リード線、173b…電源線屈曲部、174…接地リード線、174b…接地線屈曲部、175…データリード線、175b…屈曲部、176…電極引出配線、181…受信IC、182…ドライバIC、185…ボンドワイヤ、200…ホールコンピュータ、300…パチンコ、311…主制御回路、312…副制御回路、330…外部中継基板、331…外部集中端子板、351…メインCPU、356…主基板通信LSI、357…外部出力用通信LSI   DESCRIPTION OF SYMBOLS 1 ... Pachi slot, 2 ... Exterior body, 2a ... Cabinet, 2b ... Front door, 3L ... Left reel, 3C ... Middle reel, 3R ... Right reel, 31 ... Main board, 32 ... Sub board, 37 ... Door relay board, 38 DESCRIPTION OF SYMBOLS ... External relay board, 39 ... External concentration terminal board, 41 ... Main control circuit, 42 ... Sub control circuit, 50 ... Microcomputer, 51 ... Main CPU, 52 ... Main ROM, 53 ... Main RAM, 67 ... Main board communication LSI 68 ... External output communication LSI, 69 ... External terminal board control LSI, 71, 72 ... Optical communication connector, 73 ... Relay, 74 ... External output connector, 80 ... Sub-board communication LSI, 81 ... Sub CPU, 111 ... No. 1 optical fiber cable, 111a, 112a ... core wire, 111b, 112b ... covering part, 112 ... second optical fiber cable, 160 ... optical repeater, 161 ... light Relay body, 162 ... optical repeater housing, 162a ... first optical fiber insertion hole, 162b ... second optical fiber insertion hole, 162c ... body housing recess, 163 ... sealing member, 164 ... light receiving element, 165 ... light emitting element, 171 ... first lead frame, 171c ... first optical fiber insertion recess, 171d ... first sealing recess, 172 ... second lead frame, 172c ... second optical fiber insertion recess, 172d ... second sealing recess, 173 ... power supply lead 173b ... Power supply line bent portion, 174 ... Ground lead wire, 174b ... Ground wire bent portion, 175 ... Data lead wire, 175b ... Bend portion, 176 ... Electrode lead wiring, 181 ... Receiver IC, 182 ... Driver IC, 185 ... Bond wire, 200 ... Hall computer, 300 ... Pachinko, 311 ... Main control circuit, 312 ... Sub control circuit, 330 External relay board, 331 ... external common terminal plate, 351 ... main CPU, 356 ... main substrate communication LSI, 357 ... communication LSI for external output

Claims (1)

遊技の動作を制御するとともに、遊技に係る所定のデータを送信する制御手段と、
前記制御手段から送信された前記所定のデータを受信する中継手段と、
前記制御手段及び前記中継手段間を接続し、前記所定のデータを伝送する第1伝送手段と、
前記制御手段を外部機器と接続するための外部機器接続手段と、
前記中継手段及び前記外部機器接続手段間を接続し、前記所定のデータを伝送する第2伝送手段と、を備え、
前記中継手段は、
前記所定のデータを前記第1伝送手段を介して受信する受信装置部と、
前記受信装置部で受信された前記所定のデータを前記第2伝送手段を介して前記外部機器接続手段に送信する送信装置部と、
前記受信装置部及び前記送信装置部間を電気的に直接接続し、前記受信装置部からの前記所定のデータを前記送信装置部に伝送するデータ配線部と、
前記受信装置部、前記送信装置部及び前記データ配線部が一体的に実装されたフレーム部と、
前記フレーム部を収納する収納部、前記第1伝送手段が装着可能な第1装着部及び前記送信装置部から送信される前記所定のデータを前記外部機器接続手段に伝送するための前記第2伝送手段が装着可能な第2装着部が設けられ、且つ、電磁波の遮蔽機能を有する筐体部と、を有する
ことを特徴とする遊技機。
Control means for controlling the operation of the game and transmitting predetermined data relating to the game;
Relay means for receiving the predetermined data transmitted from the control means;
A first transmission means for connecting the control means and the relay means to transmit the predetermined data;
An external device connection means for connecting the control means to an external device;
A second transmission means for connecting the relay means and the external device connection means and transmitting the predetermined data;
The relay means is
A receiving device for receiving the predetermined data via the first transmission means;
A transmission device unit that transmits the predetermined data received by the reception device unit to the external device connection unit via the second transmission unit;
A data wiring unit that electrically connects the receiving device unit and the transmitting device unit directly, and transmits the predetermined data from the receiving device unit to the transmitting device unit;
A frame unit in which the receiver unit, the transmitter unit, and the data wiring unit are integrally mounted;
The second transmission for transmitting the predetermined data transmitted from the storage unit for storing the frame unit, the first mounting unit to which the first transmission unit can be mounted, and the transmission device unit to the external device connection unit. A gaming machine comprising: a second mounting portion to which the means can be mounted, and a housing portion having an electromagnetic wave shielding function.
JP2017133241A 2017-07-07 2017-07-07 Game machine Pending JP2017170244A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017133241A JP2017170244A (en) 2017-07-07 2017-07-07 Game machine

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017133241A JP2017170244A (en) 2017-07-07 2017-07-07 Game machine

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2015008134A Division JP6175084B2 (en) 2015-01-19 2015-01-19 Game machine

Publications (1)

Publication Number Publication Date
JP2017170244A true JP2017170244A (en) 2017-09-28

Family

ID=59973834

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017133241A Pending JP2017170244A (en) 2017-07-07 2017-07-07 Game machine

Country Status (1)

Country Link
JP (1) JP2017170244A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112018004823T5 (en) 2017-09-05 2020-06-10 Denso Corporation Valve device
JPWO2021111823A1 (en) * 2019-12-03 2021-06-10

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000101103A (en) * 1998-09-24 2000-04-07 Hitachi Ltd Optical interconnection device
JP2013034642A (en) * 2011-08-08 2013-02-21 Universal Entertainment Corp Game machine
JP2013098463A (en) * 2011-11-04 2013-05-20 Auto Network Gijutsu Kenkyusho:Kk Photoelectric conversion module and optical connector
JP2013198567A (en) * 2012-03-23 2013-10-03 Universal Entertainment Corp Game machine

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000101103A (en) * 1998-09-24 2000-04-07 Hitachi Ltd Optical interconnection device
JP2013034642A (en) * 2011-08-08 2013-02-21 Universal Entertainment Corp Game machine
JP2013098463A (en) * 2011-11-04 2013-05-20 Auto Network Gijutsu Kenkyusho:Kk Photoelectric conversion module and optical connector
JP2013198567A (en) * 2012-03-23 2013-10-03 Universal Entertainment Corp Game machine

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112018004823T5 (en) 2017-09-05 2020-06-10 Denso Corporation Valve device
JPWO2021111823A1 (en) * 2019-12-03 2021-06-10
JP7459131B2 (en) 2019-12-03 2024-04-01 三菱電機株式会社 Gate drive circuit and power conversion device

Similar Documents

Publication Publication Date Title
JP6175084B2 (en) Game machine
JP2017170244A (en) Game machine
JP6175086B2 (en) Game machine
JP6368405B2 (en) Game machine
JP6175088B2 (en) Game machine
JP6175085B2 (en) Game machine
JP6175087B2 (en) Game machine
JP2017170248A (en) Game machine
JP2017170247A (en) Game machine
JP2017170246A (en) Game machine
JP6227070B2 (en) Game machine
JP6280600B2 (en) Game machine
JP6280601B2 (en) Game machine
JP2015024054A (en) Game machine
JP2015198712A (en) Game machine
JP5847770B2 (en) Game machine
JP6058480B2 (en) Game machine
JP5954744B2 (en) Game machine
JP6363163B2 (en) Game machine
JP6204440B2 (en) Game machine
JP6393736B2 (en) Game machine
JP6352975B2 (en) Game machine
JP6084146B2 (en) Game machine
JP6058478B2 (en) Game machine
JP6075549B2 (en) Game machine

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170707

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180703

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190108