JP2017168750A - Chip resistor and manufacturing method thereof - Google Patents
Chip resistor and manufacturing method thereof Download PDFInfo
- Publication number
- JP2017168750A JP2017168750A JP2016054408A JP2016054408A JP2017168750A JP 2017168750 A JP2017168750 A JP 2017168750A JP 2016054408 A JP2016054408 A JP 2016054408A JP 2016054408 A JP2016054408 A JP 2016054408A JP 2017168750 A JP2017168750 A JP 2017168750A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- alumina
- substrate
- alumina substrate
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
本発明は、アルミナ基板上に表電極や抵抗体を設けたチップ抵抗器と、そのようなチップ抵抗器の製造方法に関するものである。 The present invention relates to a chip resistor in which a surface electrode and a resistor are provided on an alumina substrate, and a method for manufacturing such a chip resistor.
一般的にチップ抵抗器は、直方体形状のアルミナ基板と、アルミナ基板の表面に所定間隔を存して対向配置された一対の表電極と、これら一対の表電極に接続するようにアルミナ基板の表面に設けられた抵抗体と、抵抗体を覆うように設けられた絶縁性の保護層と、アルミナ基板の裏面に所定間隔を存して対向配置された一対の裏電極と、表電極と裏電極を導通するようにアルミナ基板の両端面に設けられた一対の端面電極と、これら端面電極の外表面にめっき処理を施して形成された一対の外部電極とを備えている。 Generally, a chip resistor is a rectangular parallelepiped-shaped alumina substrate, a pair of front electrodes disposed on the surface of the alumina substrate at a predetermined interval, and a surface of the alumina substrate so as to be connected to the pair of front electrodes. A resistor, an insulating protective layer provided so as to cover the resistor, a pair of back electrodes opposed to the back surface of the alumina substrate at a predetermined interval, and a front electrode and a back electrode A pair of end face electrodes provided on both end faces of the alumina substrate and a pair of external electrodes formed by plating the outer surfaces of these end face electrodes.
通常、このようなチップ抵抗器を製造する場合、セラミックスからなる大判基板上に複数組の表電極や抵抗体を一括して形成した後、大判基板を格子状に延びる一次分割溝と二次分割溝に沿って分割（ブレイク）したり、分割溝の代わりにダイシングブレードを用いて格子状に切断することで個々のチップ素体を得るようにしている。 Normally, when manufacturing such chip resistors, multiple sets of surface electrodes and resistors are collectively formed on a large substrate made of ceramics, and then the large substrate is divided into primary division grooves and secondary divisions extending in a lattice shape. Individual chip bodies are obtained by dividing (breaking) along the grooves or by cutting into a lattice using a dicing blade instead of the divided grooves.
しかし、アルミナ基板（大判基板）の表面は微細な凹凸やうねりがあって平滑でないため、アルミナ基板の表面に形成される表電極や抵抗体の形状が安定しにくくなり、特に、表電極や抵抗体をフォトリソ技術によって薄膜形成する場合、膜厚の薄い表電極や抵抗体がアルミナ基板の表面状態の影響を受けてしまい、これら表電極や抵抗体に歪やクラック等が発生するという問題があった。 However, since the surface of the alumina substrate (large substrate) is not smooth due to fine irregularities and undulations, the shape of the surface electrode and resistor formed on the surface of the alumina substrate is difficult to stabilize. When forming a thin film by photolithography, the thin surface electrode and resistor are affected by the surface condition of the alumina substrate, and the surface electrode and resistor are distorted and cracked. It was.
そこで従来より、特許文献１に記載されているように、予め大判基板の表面全体にガラスコートを形成しておき、このガラスコート上に表電極や抵抗体等を形成した後に、大判基板を分割して個々のチップ素体を得るようにした技術が提案されている。このように分割前の大判基板の表面全体にガラスコートを形成しておけば、大判基板の材料として表面が比較的ラフなアルミナ基板（例えばアルミナ９６％）を使用した場合でも、アルミナ基板の表面状態に関係なく表電極や抵抗体を精密に形成することができる。 Therefore, conventionally, as described in Patent Document 1, a glass coat is formed on the entire surface of the large substrate in advance, and after the surface electrodes and resistors are formed on the glass coat, the large substrate is divided. Thus, there has been proposed a technique for obtaining individual chip bodies. Thus, if a glass coat is formed on the entire surface of the large substrate before division, the surface of the alumina substrate can be obtained even when an alumina substrate having a relatively rough surface (for example, 96% alumina) is used as the material of the large substrate. Regardless of the state, the surface electrode and the resistor can be precisely formed.
しかしながら、特許文献１に記載された従来技術のように、大判基板の表面を覆うガラスコート上に表電極や抵抗体を形成した後に、このガラスコートと一緒に大判基板を分割（ブレイクまたはダイシング）する場合、かかる分割時の外部応力によってガラスコートにクラックが入りやすいため、そのクラックが抵抗体の形成位置まで伸長して抵抗体を破壊してしまう虞があった。また、抵抗値を調整するためにレーザートリミングを行った際に、トリミング溝周辺のガラスコートにマイクロクラックが発生したり、外部応力によってガラスコートにマイクロクラックが発生することがあるため、外部環境の温度変化に起因してこれらのマイクロクラックが伸長して抵抗体を破壊してしまう虞れもあった。 However, as in the prior art described in Patent Document 1, after forming a surface electrode and a resistor on a glass coat covering the surface of the large substrate, the large substrate is divided (break or dicing) together with the glass coat. In this case, since the glass coat is easily cracked by the external stress at the time of the division, there is a possibility that the crack extends to the position where the resistor is formed and breaks the resistor. Also, when laser trimming is performed to adjust the resistance value, microcracks may occur in the glass coat around the trimming groove, or microcracks may occur in the glass coat due to external stress. Due to temperature changes, these microcracks may be extended to break the resistor.
本発明は、このような従来技術の実情に鑑みてなされたもので、その第１の目的は、アルミナ基板の表面状態に関係なく抵抗体を精密に形成することができると共に、抵抗体がクラックによって破壊されてしまうことを防止できるチップ抵抗器を提供することにある。また、本発明の第２の目的は、このようなチップ抵抗器の製造方法を提供することにある。 The present invention has been made in view of such a state of the art, and a first object thereof is to accurately form a resistor regardless of the surface state of the alumina substrate, and the resistor is cracked. An object of the present invention is to provide a chip resistor that can be prevented from being broken by the chip. A second object of the present invention is to provide a method for manufacturing such a chip resistor.
上記した第１の目的を達成するために、本発明のチップ抵抗器は、直方体形状のアルミナ基板と、このアルミナ基板の表面全体を覆う平坦化層と、この平坦化層の表面上に設けられた抵抗体と、この抵抗体の両端部に接続する一対の表電極とを備え、前記平坦化層は、シリカガラスに粒径が２．５μｍ以下のアルミナ粒子を含有させたものからなるという構成にした。 In order to achieve the first object described above, a chip resistor of the present invention is provided on a rectangular parallelepiped alumina substrate, a planarizing layer covering the entire surface of the alumina substrate, and a surface of the planarizing layer. And a pair of front electrodes connected to both ends of the resistor, and the planarization layer is made of silica glass containing alumina particles having a particle size of 2.5 μm or less. I made it.
このように構成されたチップ抵抗器では、アルミナ基板の表面全体を覆う平坦化層によって抵抗体の形状を安定させることができると共に、この平坦化層がシリカガラスにアルミナ粒子（粒径２．５μｍ以下）を含有させたものからなるため、表面を平滑にすることができ、クラックの成長がアルミナ粒子で抑えられて抵抗体の破壊を防止することができる。 In the chip resistor configured as described above, the shape of the resistor can be stabilized by the planarization layer covering the entire surface of the alumina substrate, and the planarization layer is made of silica particles with alumina particles (particle size 2.5 μm). ), The surface can be smoothed, and the growth of cracks can be suppressed by the alumina particles, thereby preventing the resistor from being destroyed.
上記した構成のチップ抵抗器において、シリカガラスの粒子がアルミナ粒子の粒径の５分の１以下の大きさであると、アルミナ粒子の表面にシリカガラスを付着させて複合化した上で、その複合化した粒子によって平坦化層を形成することができるため、ガラスコート内にアルミナ粒子を均一に分散させることができて好ましい。 In the chip resistor having the above-described configuration, when the silica glass particles have a size of one fifth or less of the particle size of the alumina particles, the silica glass is adhered to the surface of the alumina particles and combined, Since the planarized layer can be formed by the composite particles, the alumina particles can be uniformly dispersed in the glass coat, which is preferable.
また、上記した第２の目的を達成するために、本発明によるチップ抵抗器の製造方法は、粒径が２．５μｍ以下のアルミナ粒子の表面に該アルミナ粒子の粒径よりも小さなシリカガラスを付着させて複合化した後、この複合化した粒子をアルミナ基板の表面全体にコーティングして平坦化層を形成する工程と、前記平坦化層の表面に抵抗体を形成する工程と、前記抵抗体の両端部に接続する一対の表電極を形成する工程と、を含むことを特徴としている。 In order to achieve the second object described above, the chip resistor manufacturing method according to the present invention includes a silica glass having a particle size of 2.5 μm or less on the surface of alumina particles smaller than the particle size of the alumina particles. After bonding and compounding, the step of coating the complexed particles on the entire surface of the alumina substrate to form a planarization layer, the step of forming a resistor on the surface of the planarization layer, and the resistor And a step of forming a pair of surface electrodes connected to both ends of the substrate.
このようにアルミナ粒子の表面にシリカガラスを付着させて複合化した後、この複合化した粒子をアルミナ基板の表面全体にコーティングして平坦化層を形成すると、ガラスコート内にアルミナ粒子を均一に分散させることができるため、アルミナ基板の分割時や外部環境の温度変化等に起因して平坦化層にクラックが入ったとしても、そのクラックの成長をアルミナ粒子によって抑止することができる。したがって、平坦化層に入ったクラックが伸長して抵抗体を破壊してしまうことを防止できる。しかも、粒径が２．５μｍ以下のアルミナ粒子をガラスコート内に分散させているため、平坦化層の表面の平滑性を高めることができ、例えばアルミナ９６％程度で表面粗さが比較的ラフなアルミナ基板を用いたとしても、平坦化層上に抵抗体を安定した形状で形成することができる。 After the silica glass is adhered to the surface of the alumina particles in this way to form a composite, the composite particles are coated on the entire surface of the alumina substrate to form a flattened layer, whereby the alumina particles are uniformly distributed in the glass coat. Since it can be dispersed, even if the flattening layer cracks due to the division of the alumina substrate or due to temperature changes in the external environment, the growth of the cracks can be suppressed by the alumina particles. Therefore, it can prevent that the crack which entered into the planarization layer expands, and destroys a resistor. Moreover, since the alumina particles having a particle size of 2.5 μm or less are dispersed in the glass coat, the smoothness of the surface of the planarizing layer can be improved. For example, the surface roughness is relatively rough with about 96% alumina. Even if an alumina substrate is used, the resistor can be formed in a stable shape on the planarizing layer.
本発明によれば、アルミナ基板の表面状態に関係なく抵抗体を精密に形成することができると共に、抵抗体がクラックによって破壊されてしまうことのないチップ抵抗器を提供することができる。 ADVANTAGE OF THE INVENTION According to this invention, while being able to form a resistor precisely irrespective of the surface state of an alumina substrate, the resistor which a resistor does not destroy by a crack can be provided.
以下、発明の実施の形態について図面を参照しながら説明する。図１と図２に示すように、本発明の実施形態例に係るチップ抵抗器は、直方体形状のアルミナ基板１と、アルミナ基板１の表面全体を覆う平坦化層２と、この平坦化層２の表面上に設けられた抵抗体３と、この抵抗体３の両端部に接続する一対の表電極４と、抵抗体３を被覆する絶縁性の保護層５と、アルミナ基板１の裏面における長手方向両端部に設けられた一対の裏電極６と、アルミナ基板１の長手方向両端面に設けられた一対の端面電極７とによって主に構成されている。 Hereinafter, embodiments of the invention will be described with reference to the drawings. As shown in FIGS. 1 and 2, a chip resistor according to an embodiment of the present invention includes a rectangular parallelepiped alumina substrate 1, a planarization layer 2 that covers the entire surface of the alumina substrate 1, and the planarization layer 2. A resistor 3 provided on the surface of the substrate, a pair of front electrodes 4 connected to both ends of the resistor 3, an insulating protective layer 5 covering the resistor 3, and a longitudinal length on the back surface of the alumina substrate 1. This is mainly composed of a pair of back electrodes 6 provided at both ends in the direction and a pair of end electrodes 7 provided at both ends in the longitudinal direction of the alumina substrate 1.
アルミナ基板１は表面が比較的ラフな絶縁性材料からなり、本実施形態例の場合はアルミナ純度９６％のアルミナ基板を使用している。このアルミナ基板１は、後述する大判基板を格子状の分割ラインに沿ってブレイクまたはダイシングして多数個取りされたものである。 The alumina substrate 1 is made of an insulating material having a relatively rough surface. In this embodiment, an alumina substrate having an alumina purity of 96% is used. The alumina substrate 1 is obtained by breaking or dicing a large substrate described later along a lattice-shaped dividing line.
平坦化層２はシリカガラス（ＳｉＯ２）とアルミナ（Ａｌ２Ｏ３）からなり、シリカガラスに占めるアルミナの含有率は５〜９５％の範囲に設定されている。アルミナは粒径２．５μｍ以下のアルミナ粒子からなり、シリカガラスの粒子はアルミナ粒子の５分の１以下の大きさのものが用いられている。詳細については後述するが、この平坦化層２は、予めアルミナ粒子の表面にシリカガラスを付着させて複合化し、この複合化した粒子をエチルセルロース等の有機バインダーと混合してペースト化した後、このペーストをアルミナ基板１の表面全体にコーティングして焼成させたものである。これにより、平坦化層２は平均表面粗さが極めて平滑な表面に形成されている。 The planarization layer 2 is made of silica glass (SiO 2 ) and alumina (Al 2 O 3 ), and the content of alumina in the silica glass is set in the range of 5 to 95%. Alumina is made of alumina particles having a particle size of 2.5 μm or less, and silica glass particles having a size of 1/5 or less of alumina particles are used. Although details will be described later, the planarizing layer 2 is preliminarily formed by adhering silica glass to the surface of the alumina particles to form a composite and mixing the composite particles with an organic binder such as ethyl cellulose. The paste is coated on the entire surface of the alumina substrate 1 and fired. Thereby, the planarization layer 2 is formed on a surface having an extremely smooth average surface roughness.
抵抗体３は、平坦化層２の表面上に形成されたＮｉ−Ｃｒ系等の金属薄膜からなり、その中央部がミアンダ形状に蛇行した抵抗パターンとなっている。この抵抗体３は平坦化層２の表面全体にＮｉ−Ｃｒ系等の金属薄膜を蒸着またはスパッタした後、これをフォトリソ／エッチングしてミアンダ形状にパターニングされたものである。 The resistor 3 is made of a Ni—Cr-based metal thin film formed on the surface of the planarizing layer 2 and has a resistance pattern in which the central portion meanders in a meander shape. The resistor 3 is formed by depositing or sputtering a Ni—Cr-based metal thin film on the entire surface of the planarizing layer 2 and then patterning it into a meander shape by photolithography / etching.
一対の表電極４は抵抗体３の両端部上に形成されたＣｕ等の金属薄膜からなり、これら表電極４は、パターニング前の抵抗体３の表面全体にＣｕ等の金属薄膜を蒸着またはスパッタした後、これをフォトリソ／エッチングして矩形状にパターニングされたものである。 The pair of surface electrodes 4 is made of a metal thin film such as Cu formed on both ends of the resistor 3, and these surface electrodes 4 are formed by depositing or sputtering a metal thin film such as Cu on the entire surface of the resistor 3 before patterning. Then, this is photolithography / etched and patterned into a rectangular shape.
保護層５は一対の表電極４で挟まれた部分の抵抗体３を覆うように形成されたエポキシ樹脂等の絶縁材料からなり、この保護層５は、エポキシ樹脂等のペースト状絶縁材料を抵抗体３の表面にスクリーン印刷して加熱硬化させたり、感光性樹脂を用いてフォトリソ形成して矩形状にパターニングされたものである。 The protective layer 5 is made of an insulating material such as an epoxy resin so as to cover a portion of the resistor 3 sandwiched between the pair of front electrodes 4, and the protective layer 5 resists a paste-like insulating material such as an epoxy resin. The surface of the body 3 is screen-printed and cured by heating, or photolithography is performed using a photosensitive resin and patterned into a rectangular shape.
一対の裏電極６はアルミナ基板１の裏面に形成されたＣｕ等の金属薄膜からなり、これら裏電極６は、アルミナ基板１の裏面全体にＣｕ等の金属薄膜を蒸着またはスパッタした後、これをフォトリソ／エッチングして矩形状にパターニングされたものである。 The pair of back electrodes 6 is made of a metal thin film such as Cu formed on the back surface of the alumina substrate 1. These back electrodes 6 are formed by depositing or sputtering a metal thin film such as Cu on the entire back surface of the alumina substrate 1. It has been patterned into a rectangular shape by photolithography / etching.
一対の端面電極７はＮｉ−Ｃｒ等をスパッタしたものや、Ａｇペーストをディップして乾燥・焼成させたものであり、これら端面電極７によって表電極４と裏電極６が導通されている。なお、表電極４と裏電極６および端面電極７の表面は図示せぬ外部電極によって覆われており、これら外部電極はＮｉ，Ｓｎ等を電解メッキして形成されたものである。 The pair of end face electrodes 7 is formed by sputtering Ni—Cr or the like, or dipped Ag paste, dried and fired, and the front face electrode 4 and the back electrode 6 are electrically connected by the end face electrodes 7. The surfaces of the front electrode 4, the back electrode 6 and the end face electrode 7 are covered with external electrodes (not shown), and these external electrodes are formed by electrolytic plating of Ni, Sn or the like.
次に、上記の如く構成されたチップ抵抗器の製造方法について、図３と図４を参照しながら説明する。 Next, a manufacturing method of the chip resistor configured as described above will be described with reference to FIGS.
まず、図３（ａ）に示すように、アルミナ基板１が多数個取りされる大判基板１０Ａを準備する。この大判基板１０Ａに１次分割溝や２次分割溝は形成されていないが、後工程で大判基板１０Ａは格子状の分割予想ラインに沿って個々のチップ素体にダイシングされ、これら分割予想ラインによって区切られたマス目の１つ１つが１個分のチップ形成領域となる。なお、図３では１個分のチップ形成領域が代表的に示されているが、実際は多数個分のチップ形成領域に相当する大判基板１０Ａに対して、以下に説明する各工程が一括して行われる。 First, as shown in FIG. 3A, a large format substrate 10A from which a large number of alumina substrates 1 are taken is prepared. The large divided substrate 10A is not formed with a primary divided groove or a secondary divided groove, but the large substrate 10A is diced into individual chip bodies along a lattice-shaped divided predicted line in the subsequent process. Each of the squares delimited by (1) becomes a chip formation region for one piece. In FIG. 3, one chip formation region is representatively shown. However, in reality, each process described below is collectively performed for a large substrate 10A corresponding to a large number of chip formation regions. Done.
すなわち、図３（ｂ）に示すように、まず大判基板１０Ａの表面全体を覆うように平坦化層２を形成することにより、大判基板１０Ａの比較的ラフな表面を極めて平滑な面に平坦化する。この場合、図４に示すように、予め粒径１．０μｍのアルミナ粒子２Ａの表面に粒径０．１μｍのシリカガラス２Ｂを付着させて複合化した後、この複合化した粒子をエチルセルロース等の有機バインダーと混合してペースト化する。次に、このペーストを印刷やスピンコートによって大判基板１０Ａの表面全体にコーティングした後、これを約１４００℃で焼成することにより、大判基板１０Ａの表面全体に５〜数１０μｍの平坦化層２を形成する。 That is, as shown in FIG. 3B, first, the planarizing layer 2 is formed so as to cover the entire surface of the large substrate 10A, thereby flattening the relatively rough surface of the large substrate 10A to an extremely smooth surface. To do. In this case, as shown in FIG. 4, after the silica glass 2B having a particle diameter of 0.1 μm is adhered to the surface of the alumina particle 2A having a particle diameter of 1.0 μm in advance, the composite particles are made of ethyl cellulose or the like. Mix with organic binder to make a paste. Next, this paste is coated on the entire surface of the large substrate 10A by printing or spin coating, and then baked at about 1400 ° C., whereby the planarizing layer 2 having a thickness of 5 to several tens of μm is formed on the entire surface of the large substrate 10A. Form.
次に、図３（ｃ）に示すように、平坦化層２の表面全体にＮｉ−Ｃｒ系等の金属薄膜を蒸着またはスパッタして抵抗体３を形成した後、この抵抗体３の表面全体にＣｕ等の金属薄膜を蒸着またはスパッタして表電極４を形成する。 Next, as shown in FIG. 3C, a resistor 3 is formed by depositing or sputtering a Ni-Cr-based metal thin film on the entire surface of the planarizing layer 2, and then the entire surface of the resistor 3 is formed. A surface electrode 4 is formed by depositing or sputtering a metal thin film such as Cu.
次に、図３（ｄ）に示すように、フォトリソ／エッチングによって表電極４を一対の矩形状にパターニングし、これら表電極４の間に抵抗体３を露出させる。 Next, as shown in FIG. 3D, the surface electrode 4 is patterned into a pair of rectangular shapes by photolithography / etching, and the resistor 3 is exposed between the surface electrodes 4.
次に、図３（ｅ）に示すように、表電極４から露出する抵抗体３をフォトリソ／エッチングによってミアンダ形状にパターニングする。 Next, as shown in FIG. 3E, the resistor 3 exposed from the surface electrode 4 is patterned into a meander shape by photolithography / etching.
次に、大判基板１０Ａの裏面全体にＣｕ等の金属薄膜を蒸着またはスパッタした後、この金属薄膜をフォトリソ／エッチングしてパターニングすることにより、図３（ｆ）に示すように、大判基板１０Ａの裏面における長手方向両端部に一対の裏電極６を形成する。なお、これら裏電極６は抵抗体３や表電極４を形成する前に形成するようにしても良い。 Next, after depositing or sputtering a metal thin film such as Cu on the entire back surface of the large substrate 10A, the metal thin film is subjected to photolithography / etching and patterning to form the large substrate 10A as shown in FIG. A pair of back electrodes 6 are formed at both ends in the longitudinal direction on the back surface. These back electrodes 6 may be formed before the resistor 3 and the front electrode 4 are formed.
次に、パターニングされた抵抗体３を覆うようにエポキシ樹脂等の絶縁材料をスクリーン印刷した後、この絶縁材料を加熱硬化することにより、図３（ｇ）に示すように、表電極４から露出する抵抗体３を覆う保護層５を形成する。あるいは、感光性樹脂を用いてフォトリソ形成して、表電極４から露出する抵抗体３を覆う保護層５を形成するようにしても良い。 Next, after an insulating material such as an epoxy resin is screen-printed so as to cover the patterned resistor 3, the insulating material is heated and cured to be exposed from the surface electrode 4 as shown in FIG. The protective layer 5 covering the resistor 3 to be formed is formed. Alternatively, the protective layer 5 covering the resistor 3 exposed from the surface electrode 4 may be formed by photolithography using a photosensitive resin.
しかる後、大判基板１０Ａを一次分割予想ラインに沿ってダイシングして短冊状基板１０Ｂを得た後、この短冊状基板１０Ｂの端面にＮｉ−Ｃｒ等をスパッタしたり、Ａｇペーストをディップして乾燥・焼成させることにより、図３（ｈ）に示すように、短冊状基板１０Ｂの端面に表電極４と裏電極６を導通する端面電極７を形成する。 Thereafter, the large substrate 10A is diced along a primary division prediction line to obtain a strip-shaped substrate 10B, and then Ni—Cr or the like is sputtered on the end surface of the strip-shaped substrate 10B, or Ag paste is dipped and dried. By firing, as shown in FIG. 3 (h), an end face electrode 7 for conducting the front electrode 4 and the back electrode 6 is formed on the end face of the strip-shaped substrate 10B.
次に、短冊状基板１０Ｂを一次分割予想ラインと直交する二次分割予想ラインに沿ってダイシングすることにより、図１，２に示すようなチップ抵抗器と外形を同じくする個々のチップ素体を得た後、個々のチップ素体に対してＮｉ，Ｓｎ等の電解メッキを施すことにより、端面電極７を被覆する外部電極を形成してチップ抵抗器が完成する。 Next, by dicing the strip-shaped substrate 10B along the secondary division prediction line orthogonal to the primary division prediction line, individual chip bodies having the same outer shape as the chip resistor as shown in FIGS. After being obtained, each chip body is subjected to electrolytic plating such as Ni, Sn, etc., thereby forming an external electrode that covers the end face electrode 7 to complete the chip resistor.
以上説明したように、本実施形態例に係るチップ抵抗器では、アルミナ基板１の表面全体を覆うように形成された平坦化層２がシリカガラスに粒径２．５μｍ以下のアルミナ粒子を含有させたものからなるため、アルミナ純度９９％以上の高価なアルミナ基板を使用しなくても、アルミナ基板１上の平坦化層２の表面が極めて平滑な面性状となり、平坦化層２の表面に抵抗体３を精密に形成することができる。しかも、アルミナ基板１（大判基板１０Ａ）のダイシング（分割）時や外部環境の温度変化等に起因して平坦化層２にクラックが入ったとしても、そのクラックの成長がアルミナ粒子によって抑えられるため、クラックによって抵抗体３が破壊されてしまうことを防止できる。 As described above, in the chip resistor according to this embodiment, the planarization layer 2 formed so as to cover the entire surface of the alumina substrate 1 contains alumina particles having a particle size of 2.5 μm or less in silica glass. Therefore, even if an expensive alumina substrate with an alumina purity of 99% or more is not used, the surface of the planarizing layer 2 on the alumina substrate 1 has a very smooth surface property, and the surface of the planarizing layer 2 is resistant to the surface. The body 3 can be precisely formed. In addition, even if the flattening layer 2 is cracked due to dicing (division) of the alumina substrate 1 (large format substrate 10A) or due to temperature changes in the external environment, the growth of the crack is suppressed by the alumina particles. The resistor 3 can be prevented from being broken by the crack.
また、かかるチップ抵抗器の製造工程において、アルミナ粒子２Ａの表面に粒径の小さいシリカガラス２Ｂを付着させて複合化し、この複合化した粒子をエチルセルロース等の有機バインダーと混合してペースト化した後、このペーストを印刷やスピンコートによって大判基板１０Ａの表面全体にコーティンして平坦化層２を形成するようにしたので、ガラスコート内にアルミナ粒子を均一に分散させることができる。 In the manufacturing process of the chip resistor, silica glass 2B having a small particle size is attached to the surface of the alumina particles 2A to form a composite, and the composite particles are mixed with an organic binder such as ethyl cellulose to form a paste. Since the paste is coated on the entire surface of the large substrate 10A by printing or spin coating to form the planarizing layer 2, the alumina particles can be uniformly dispersed in the glass coat.
なお、上記実施形態例において、アルミナ基板１に０．２％〜３．０％のシリカガラスを含有させておき、このようなアルミナ基板１の表面に平坦化層２を形成する際に１３００℃〜１６００℃の温度で焼成すると、アルミナ基板１と平坦化層２のシリカガラス同士が密着して両者の密着性を高めることができる。その結果、外部環境の温度変化に起因する平坦化層２のクラックの発生が抑えられるため、より効果的に抵抗体３の破壊を防止することができる。 In the above-described embodiment, 0.2% to 3.0% silica glass is contained in the alumina substrate 1, and when the planarizing layer 2 is formed on the surface of the alumina substrate 1, 1300 ° C. When fired at a temperature of ˜1600 ° C., the silica glass of the alumina substrate 1 and the planarizing layer 2 can be brought into close contact with each other and the adhesion between them can be enhanced. As a result, the occurrence of cracks in the planarizing layer 2 due to temperature changes in the external environment can be suppressed, so that the resistor 3 can be more effectively prevented from being broken.
また、上記実施形態例では、一対の表電極４を平坦化層２上に形成された抵抗体３の表面に形成しているが、表電極４と抵抗体３を両方とも平坦化層２上に形成するようにしても良い。 In the above embodiment, the pair of front electrodes 4 are formed on the surface of the resistor 3 formed on the flattening layer 2, but both the front electrode 4 and the resistor 3 are on the flattening layer 2. You may make it form in.
また、上記実施形態例では、大判基板１０Ａをダイシングによって分割する場合について説明したが、予め大判基板１０Ａに分割溝を設けておき、その分割溝に沿ってブレイクして分割するようにしても良い。 In the above-described embodiment, the case where the large substrate 10A is divided by dicing has been described. However, a division groove may be provided in the large substrate 10A in advance, and the division may be performed by breaking along the division groove. .
また、上記実施形態例では、抵抗体３や表電極４を薄膜形成する場合について説明したが、これら抵抗体３や表電極４をスクリーン印刷等によって厚膜形成するようにしても良く、その場合も、アルミナ基板１の表面全体を覆う平坦化層２の表面が極めて平滑な面性状となっているため、抵抗体３や表電極４を平坦化層２上に精度良く形成することができる。 In the above embodiment, the case where the resistor 3 and the surface electrode 4 are formed as a thin film has been described. However, the resistor 3 and the surface electrode 4 may be formed as a thick film by screen printing or the like. However, since the surface of the planarization layer 2 covering the entire surface of the alumina substrate 1 has a very smooth surface property, the resistor 3 and the surface electrode 4 can be formed on the planarization layer 2 with high accuracy.
１ アルミナ基板
２ 平坦化層
２Ａ アルミナ粒子
２Ｂ シリカガラス
３ 抵抗体
４ 表電極
５ 保護層
６ 裏電極
７ 端面電極
１０Ａ 大判基板
１０Ｂ 短冊状基板
DESCRIPTION OF SYMBOLS 1 Alumina substrate 2 Planarization layer 2A Alumina particle 2B Silica glass 3 Resistor
4 Front electrode 5 Protective layer 6 Back electrode 7 End face electrode 10A Large format substrate 10B Strip substrate
Claims (3)
前記平坦化層は、シリカガラスに粒径が２．５μｍ以下のアルミナ粒子を含有させたものからなることを特徴とするチップ抵抗器。 A rectangular parallelepiped alumina substrate, a flattening layer covering the entire surface of the alumina substrate, a resistor provided on the surface of the flattening layer, and a pair of front electrodes connected to both ends of the resistor Prepared,
The chip resistor is characterized in that the planarizing layer is made of silica glass containing alumina particles having a particle size of 2.5 μm or less.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016054408A JP2017168750A (en) | 2016-03-17 | 2016-03-17 | Chip resistor and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016054408A JP2017168750A (en) | 2016-03-17 | 2016-03-17 | Chip resistor and manufacturing method thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2017168750A true JP2017168750A (en) | 2017-09-21 |
Family
ID=59909254
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016054408A Pending JP2017168750A (en) | 2016-03-17 | 2016-03-17 | Chip resistor and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2017168750A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2022023781A (en) * | 2020-07-27 | 2022-02-08 | 禾伸堂企業股▲ふん▼有限公司 | High power resistor and manufacturing method thereof |
| US11626218B2 (en) | 2020-07-21 | 2023-04-11 | Panasonic Intellectual Property Management Co., Ltd. | Laminated alumina board for electronic device, electronic device, and chip resistor |
| US11765824B2 (en) | 2020-07-21 | 2023-09-19 | Panasonic Intellectual Property Management Co., Ltd. | Laminated ceramic sintered body board for electronic device, electronic device, chip resistor, and method for manufacturing chip resistor |
-
2016
- 2016-03-17 JP JP2016054408A patent/JP2017168750A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11626218B2 (en) | 2020-07-21 | 2023-04-11 | Panasonic Intellectual Property Management Co., Ltd. | Laminated alumina board for electronic device, electronic device, and chip resistor |
| US11765824B2 (en) | 2020-07-21 | 2023-09-19 | Panasonic Intellectual Property Management Co., Ltd. | Laminated ceramic sintered body board for electronic device, electronic device, chip resistor, and method for manufacturing chip resistor |
| JP2022023781A (en) * | 2020-07-27 | 2022-02-08 | 禾伸堂企業股▲ふん▼有限公司 | High power resistor and manufacturing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6373723B2 (en) | Chip resistor | |
| CN101271750B (en) | Electronic component and method for manufacturing the same | |
| JP2017168750A (en) | Chip resistor and manufacturing method thereof | |
| WO2018123422A1 (en) | Chip resistor and method of producing same | |
| WO2016181737A1 (en) | Chip resistor | |
| TW201947617A (en) | Chip resistor and chip resistor production method | |
| JP2010114167A (en) | Low-resistive chip resistor, and method for manufacturing the same | |
| JP2017168749A (en) | Chip resistor and manufacturing method thereof | |
| KR100318252B1 (en) | Thermistors and methods of adjusting and producing same | |
| US6777778B2 (en) | Thin-film resistor and method for manufacturing the same | |
| JP7241261B2 (en) | chip resistor | |
| WO2016139975A1 (en) | Ntc thermistor to be buried in substrate and method for producing same | |
| JP5499518B2 (en) | Method for manufacturing thin film chip resistor | |
| JP2002140975A (en) | Fuse element and its manufacturing method | |
| JP5261947B2 (en) | Low resistance chip resistor and manufacturing method thereof | |
| JP2015008189A (en) | Manufacturing method of thin-film chip resistor | |
| JP5685957B2 (en) | Thin film thermistor sensor and manufacturing method thereof | |
| JP2017045861A (en) | Chip resistor and manufacturing method for chip resistor | |
| JP6749752B2 (en) | Chip resistor and method of manufacturing chip resistor | |
| JP2007095926A (en) | Chip resistor | |
| JPH02303005A (en) | Manufacture of thick film resistance element | |
| US20230368949A1 (en) | Chip resistor | |
| JP6629013B2 (en) | Chip resistor and method of manufacturing chip resistor | |
| JP2006186064A (en) | Chip resistor | |
| JP2005268300A (en) | Chip resistor and manufacturing method thereof |