JP2017168095A5 - 入出力パネル - Google Patents

Claims (7)

1. 画素と、
   検知素子と、
   信号線と、
   駆動回路と、
   検知回路と、
   切り替え回路と、
   を有し、
   前記切り替え回路は、前記駆動回路を前記信号線と電気的に接続する、または前記検知回路を前記信号線と電気的に接続する機能を備え、
   前記検知素子は、前記画素と重なる領域を備え、
   前記信号線は、前記検知素子と電気的に接続され、
   前記信号線は、前記画素と電気的に接続される、入出力パネル。
2. 制御線と、
   走査線と、を有し、
   前記制御線は、前記検知素子と電気的に接続され、
   前記走査線は、前記画素と電気的に接続される、請求項１に記載の入出力パネル。
3. 前記検知素子は、第１の導電膜および第２の導電膜を備え、
   前記第１の導電膜は、前記制御線と電気的に接続され、
   前記第２の導電膜は、前記信号線と電気的に接続され、
   前記第２の導電膜は、前記第１の導電膜との間に電界を形成するように配設され、
   前記電界は、近接するものにより遮られる領域を備える、請求項２に記載の入出力パネル。
4. 前記画素は、画素回路および表示素子を備え、
   前記画素回路は、前記信号線および前記走査線と電気的に接続され、
   前記表示素子は、前記画素回路と電気的に接続され、
   前記表示素子は、第１の電極および第２の電極を備え、
   前記第１の電極は、前記画素回路と電気的に接続され、
   前記第２の電極は、前記制御線と電気的に接続される、請求項２または請求項３に記載の入出力パネル。
5. 請求項２乃至請求項４のいずれか一に記載の前記検知素子を第１の検知素子とし、
   一群の複数の検知素子と、
   他の一群の複数の検知素子と、を有し、
   前記一群の複数の検知素子は、前記第１の検知素子を含み、
   前記一群の複数の検知素子は、行方向に並んで配設され、
   前記一群の複数の検知素子は、前記制御線と電気的に接続され、
   前記他の一群の複数の検知素子は、前記第１の検知素子を含み、
   前記他の一群の複数の検知素子は、前記行方向と交差する列方向に並んで配設され、
   前記他の一群の複数の検知素子は、前記信号線と電気的に接続される、請求項２乃至請求項４のいずれか一に記載の入出力パネル。
6. 請求項２乃至請求項４のいずれか一に記載の前記画素を第１の画素とし、
   一群の複数の画素と、
   他の一群の複数の画素と、を有し、
   前記一群の複数の画素は、前記第１の画素を含み、
   前記一群の複数の画素は、行方向に並んで配設され、
   前記一群の複数の画素は、前記走査線と電気的に接続され、
   前記他の一群の複数の画素は、前記第１の画素を含み、
   前記他の一群の複数の画素は、前記行方向と交差する列方向に並んで配設され、
   前記他の一群の複数の画素は、前記信号線と電気的に接続される、請求項２乃至請求項４のいずれか一に記載の入出力パネル。
7. 請求項２乃至請求項４のいずれか一に記載の前記検知素子を第１の検知素子とし、
   請求項２乃至請求項４のいずれか一に記載の前記画素を第１の画素とし、
   前記第１の検知素子は、複数の画素と重なる領域を備え、
   前記複数の画素は、前記走査線と電気的に接続される前記第１の画素および他の走査線と電気的に接続される第２の画素を含み、
   前記複数の画素は、前記信号線と電気的に接続される前記第１の画素および他の信号線と電気的に接続される第３の画素を含む、請求項２乃至請求項４のいずれか一に記載の入出力パネル。