JP2017146757A - Signal input/output system between microcomputer and external device - Google Patents
Signal input/output system between microcomputer and external device Download PDFInfo
- Publication number
- JP2017146757A JP2017146757A JP2016027572A JP2016027572A JP2017146757A JP 2017146757 A JP2017146757 A JP 2017146757A JP 2016027572 A JP2016027572 A JP 2016027572A JP 2016027572 A JP2016027572 A JP 2016027572A JP 2017146757 A JP2017146757 A JP 2017146757A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- input
- microcomputer
- signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Microcomputers (AREA)
Abstract
Description
本発明は、マイクロコンピュータの端子と外部デバイスの端子との間で信号の入出力を行うマイクロコンピュータと外部デバイスの間の信号入出力方式に関する。 The present invention relates to a signal input / output system between a microcomputer and an external device that inputs and outputs signals between a terminal of the microcomputer and a terminal of the external device.
従来から、負荷のスイッチ入力線と出力信号線とをマイクロコンピュータの一つのポートで兼用することにより、スイッチの状態読込みと負荷の駆動を共通の入出力ポートで行うようにした構成が知られている(例えば、特許文献1参照。)。この構成では、スイッチのオン/オフ動作に対応した信号のハイ/ロー状態を入出力ポートを介してマイクロコンピュータが読み込むとともに、このスイッチをオンした状態でマイクロコンピュータが同じ入出力ポートに接続されたトランジスタをオンすることにより負荷を駆動することができる。 Conventionally, a configuration is known in which a switch input line and output signal line of a load are shared by a single port of a microcomputer, so that the switch status reading and load driving are performed by a common input / output port. (For example, refer to Patent Document 1). In this configuration, the microcomputer reads the high / low state of the signal corresponding to the on / off operation of the switch through the input / output port, and the microcomputer is connected to the same input / output port with the switch turned on. The load can be driven by turning on the transistor.
ところで、上述した特許文献1に開示された構成では、負荷を駆動する信号を出力する際にスイッチをオンすることが必要であるため、マイクロコンピュータの一つの入出力ポートと外部デバイスの入力ポートおよび出力ポートとを接続するような形態で用いることができなかった。例えば、スイッチのオン/オフ動作に対応したハイ/ロー状態を有する信号を外部デバイスの出力ポートからマイクロコンピュータの入出力ポートに入力してこのハイ/ロー状態を監視することはできるが、スイッチの操作が伴わないと、マイクロコンピュータの入出力ポートから信号を出力して外部デバイスの入力ポートに入力することができない。
Incidentally, in the configuration disclosed in
本発明は、このような点に鑑みて創作されたものであり、その目的は、マイクロコンピュータの一つの端子と外部デバイスの2つの端子との間で信号の入出力を行うことができるマイクロコンピュータと外部デバイスの間の信号入出力方式を提供することにある。 The present invention was created in view of the above points, and an object thereof is a microcomputer capable of inputting and outputting signals between one terminal of the microcomputer and two terminals of an external device. It is to provide a signal input / output system between the external device and the external device.
上述した課題を解決するために、本発明のマイクロコンピュータと外部デバイスの間の信号入出力方式は、出力ポートと入力ポートのいずれかに選択的に設定される第1の端子を有するマイクロコンピュータと、入力ポートとなる第2の端子と出力ポートとなる第3の端子を有する外部デバイスと、マイクロコンピュータと外部デバイスとの間に接続された信号変換回路とを備えるマイクロコンピュータと外部デバイス間の信号入出力方式において、信号変換回路は、第1の端子を出力ポートとして用いる場合にハイおよびローのいずれか一方の状態となり、第1の端子を入力ポートとして用いる場合にハイおよびローのいずれか他方の状態となる信号を第2の端子に入力する。 In order to solve the above-described problem, a signal input / output system between the microcomputer of the present invention and an external device includes a microcomputer having a first terminal selectively set to either an output port or an input port. A signal between a microcomputer and an external device, comprising: an external device having a second terminal serving as an input port and a third terminal serving as an output port; and a signal conversion circuit connected between the microcomputer and the external device In the input / output system, the signal conversion circuit is in a high or low state when the first terminal is used as an output port, and is either the high or low state when the first terminal is used as an input port. A signal in the state is input to the second terminal.
マイクロコンピュータの端子を入力ポートとして用いる場合を利用して外部デバイスに入力する信号を生成しているため、マイクロコンピュータの一つの端子を用いて外部デバイスの出力ポートとしての端子から出力される信号を読み取る動作と、外部デバイスの入力ポートとしての端子に対して信号を入力する動作とを並行して行うことが可能となる。これにより、マイクロコンピュータの端子数を減らすことができる。 Since the signal to be input to the external device is generated using the case where the terminal of the microcomputer is used as the input port, the signal output from the terminal as the output port of the external device is generated using one terminal of the microcomputer. The reading operation and the operation of inputting a signal to the terminal as the input port of the external device can be performed in parallel. Thereby, the number of terminals of the microcomputer can be reduced.
また、上述した外部デバイスは、第2の端子にハイおよびローのいずれか一方の信号が入力されたときに、第3の端子からマイクロコンピュータに向けて信号を出力する動作が行われることが望ましい。これにより、外部デバイスの2つの端子に対する信号の入出力動作を同時に有効にすることができる。 In addition, it is desirable that the above-described external device perform an operation of outputting a signal from the third terminal toward the microcomputer when one of the high and low signals is input to the second terminal. . As a result, signal input / output operations with respect to the two terminals of the external device can be simultaneously enabled.
また、上述したマイクロコンピュータは、入力ポートとして用いる場合に第1の端子をハイインピーダンス状態に維持し、信号変換回路は、第1の端子がハイインピーダンス状態のときに、第2の端子にハイおよびローのいずれか他方の状態となる信号を入力することが望ましい。これより、マイクロコンピュータが一つの端子を介して信号の入力動作と出力動作を同時に行うことが可能となる。 Further, the microcomputer described above maintains the first terminal in a high impedance state when used as an input port, and the signal conversion circuit is connected to the second terminal when the first terminal is in a high impedance state. It is desirable to input a signal that is in the other state of low. As a result, the microcomputer can simultaneously perform the signal input operation and the output operation via one terminal.
また、上述したマイクロコンピュータは、入力ポートとして第1の端子を用いる場合に、この第1の端子に印加される信号の電圧を検出することが望ましい。従来から、出力ポートとアナログ入力ポートの機能を一つの端子に持たせたマイクロコンピュータは一般的であり、このような端子を本発明に適用して、この端子を外部デバイスの2つの端子に接続することが可能となる。 Further, when the above-described microcomputer uses the first terminal as the input port, it is desirable to detect the voltage of the signal applied to the first terminal. Conventionally, a microcomputer having the functions of an output port and an analog input port in a single terminal is generally used. Such a terminal is applied to the present invention, and this terminal is connected to two terminals of an external device. It becomes possible to do.
また、上述した第1の端子は、マイクロコンピュータの入出力端子であり、第2の端子は、プロセッサのリセット端子であり、第3の端子は、プロセッサの出力端子であることが望ましい。これにより、マイクロコンピュータの入出力端子を用いてプロセッサの2つの端子との間で信号の入出力を行うことができる。 Further, it is desirable that the first terminal described above is an input / output terminal of the microcomputer, the second terminal is a reset terminal of the processor, and the third terminal is an output terminal of the processor. Thus, signals can be input / output between the two terminals of the processor using the input / output terminals of the microcomputer.
以下、本発明を適用した一実施形態の電子機器について、図面を参照しながら説明する。 Hereinafter, an electronic apparatus according to an embodiment to which the present invention is applied will be described with reference to the drawings.
図1は、一実施形態の電子機器の構成を示す図である。図1に示すように、本実施形態の電子機器は、マイクロコンピュータ100、プロセッサ200、信号変換回路300を備えている。
FIG. 1 is a diagram illustrating a configuration of an electronic apparatus according to an embodiment. As shown in FIG. 1, the electronic apparatus of this embodiment includes a
マイクロコンピュータ100は、動作クロック信号に同期して動作し、所定のプログラムを実行することにより各種の動作を行う。このマイクロコンピュータ100には、プロセッサ200から出力されるウォッチドッグ信号が入力されるとともに、プロセッサ200に向けて動作を初期化するリセット信号を出力する入出力端子Aが備わっている。この入出力端子Aは、アナログ入力ポートとして用いたときに、プロセッサ200から出力されるウォッチドッグ信号が入力される。また、この入出力端子Aは、出力ポートとして用いたときに、プロセッサ200に向けてリセット信号が出力される。本実施形態では、プロセッサ200がマイクロコンピュータ100による監視対象となっている。
The
プロセッサ200は、例えば、マイクロコンピュータ100から出力されたリセット信号が入力された時点で初期化された後に信号処理動作を行い、所定の例外動作に陥ったときにウォッチドッグ信号をマイクロコンピュータ100の入出力端子Aに向けて出力する。このプロセッサ200には、リセット信号が入力されるリセット端子Rと、マイクロコンピュータ100の入出力端子Aに向けてウォッチドッグ信号を出力する出力端子Oが備わっている。
For example, the
信号変換回路300は、マイクロコンピュータ100と外部デバイスとしてのプロセッサ200との間に接続(挿入)されており、マイクロコンピュータ100とプロセッサ200との間でリセット信号とウォッチドッグ信号の入出力を行う。
The
図1には、信号変換回路300の具体例が示されている。例えば、図1に示すように、信号変換回路300は、2つのトランジスタTr1、Tr2と、5つの抵抗R1〜R5を含んで構成されている。
A specific example of the
マイクロコンピュータ100の入出力端子Aに、抵抗R1、R2、R5のそれぞれの一方端が接続されている。抵抗R1の他方端は、トランジスタTr2のエミッタとともに例えば3.3Vの電源ラインに接続されている。抵抗R2の他方端はトランジスタTr1のベースに接続されている。トランジスタTr1のコレクタは、抵抗R3を介してトランジスタTr2のベースに接続されている。トランジスタTr2のコレクタは、抵抗R4の一方端とともにプロセッサ200のリセット端子Rに接続されている。トランジスタTr1のエミッタは、抵抗R4の他方端とともに接地されている。抵抗R5の他方端はプロセッサ200の出力端子Oに接続されている。
One end of each of resistors R1, R2, and R5 is connected to the input / output terminal A of the
図2は、図1に示した信号変換回路300を介して入出力される信号の内容を示す図である。具体的には、信号変換回路300は、マイクロコンピュータ100の出力ポートとしての入出力端子Aからローレベルの信号が入力されたときに、2つのトランジスタTr1、Tr2がともにオフされるため、プロセッサ200のリセット端子Rにローレベルの信号(リセット信号)を入力する。これにより、プロセッサ200がリセットされる。
FIG. 2 is a diagram showing the contents of signals input / output via the
また、信号変換回路300は、マイクロコンピュータ100のアナログ入力ポートとしての入出力端子Aがハイインピーダンス状態のときに、2つのトランジスタTr1、Tr2がともにオンされるため、プロセッサ200のリセット端子Rにハイレベルの信号を入力する。これにより、プロセッサ200の動作が有効になる。
Further, since the two transistors Tr1 and Tr2 are both turned on when the input / output terminal A as the analog input port of the
また、この動作と並行して、プロセッサ200の出力端子Oから出力される信号が、マイクロコンピュータ100の入出力端子Aに入力される。マイクロコンピュータ100では、入出力端子Aに印加される電圧値に基づいてこの信号のハイ/ロー状態を判定する。
In parallel with this operation, a signal output from the output terminal O of the
例えば、抵抗R1を10kΩ、抵抗R2を47kΩ、抵抗R5を22kΩとすると、プロセッサ200の出力端子がローレベルのときに約2.1Vの電圧がマイクロコンピュータ100の入出力端子Aに印加され、ハイレベルのときに約2.8Vの電圧がマイクロコンピュータ100の入出力端子Aに印加される。したがって、マイクロコンピュータ100では、しきい値を約2.5Vに設定して入出力端子Aに印加される電圧と比較することにより、プロセッサ200の出力端子Oから出力される信号のハイ/ロー状態を判定することができる。また、マイクロコンピュータ100の入出力端子Aに入力される信号は、ロー状態のときにプロセッサ200が所定の例外動作となっていると判断でき、このとき、マイクロコンピュータ100によりプロセッサ200を復帰させるための処理が実施される。
For example, if the resistor R1 is 10 kΩ, the resistor R2 is 47 kΩ, and the resistor R5 is 22 kΩ, a voltage of about 2.1 V is applied to the input / output terminal A of the
このように、本実施形態の電子機器では、マイクロコンピュータ100の入出力端子A(第1の端子)を入力ポートとして用いる場合(ハイインピーダンス状態のとき)を利用して外部デバイスとしてのプロセッサ200のリセット端子Rに入力する信号を生成しているため、マイクロコンピュータ100の一つの入出力端子Aを用いてプロセッサ200の出力ポートとしての出力端子Oから出力される信号を読み取る動作と、プロセッサ200の入力ポートとしてのリセット端子Rに対して信号を入力する動作とを並行して行うことが可能となる。これにより、マイクロコンピュータ100の端子数を減らすことができる。
As described above, in the electronic apparatus according to the present embodiment, the case where the input / output terminal A (first terminal) of the
また、プロセッサ200は、リセット端子R(第2の端子)にハイレベルの信号が入力される期間中に、出力端子O(第3の端子)からマイクロコンピュータ100に向けて信号を出力する動作を行っている。これにより、プロセッサ200の2つの端子に対する信号の入出力動作を同時に有効にすることができる。
Further, the
具体的には、マイクロコンピュータ100は、入力ポートとして用いる場合に入出力端子Aをハイインピーダンス状態に維持し、信号変換回路300は、この入出力端子Aがハイインピーダンス状態のときに、プロセッサ200のリセット端子Rにハイレベルの信号を入力している。これより、マイクロコンピュータ100が一つの入出力端子Aを介して信号の入力動作と出力動作を同時に行うことが可能となる。
Specifically, when the
また、マイクロコンピュータ100は、アナログ入力ポートとして入出力端子Aを用いて、この入出力端子Aに印加される信号の電圧を検出している。従来から、出力ポートとアナログ入力ポートの機能を一つの端子に持たせたマイクロコンピュータは一般的であり、このような端子を本発明に適用して、この端子としての入出力端子Aをプロセッサ200の2つの端子に接続することが可能となる。
The
なお、本発明は上記実施形態に限定されるものではなく、本発明の要旨の範囲内において種々の変形実施が可能である。例えば、上述した実施形態では、外部デバイスとしてプロセッサ200を例にとって説明したが、その他の外部デバイスを用いる場合にも本発明を適用することができる。
In addition, this invention is not limited to the said embodiment, A various deformation | transformation implementation is possible within the range of the summary of this invention. For example, in the above-described embodiment, the
図3〜図6は、外部デバイスの他の例を示す図である。図3に示す例では、外部デバイスとしてのハイサイドスイッチ(ハイサイドSW)200Aが用いられている。このハイサイドスイッチ200Aは、電源供給ラインに挿入された遮断/導通を行うものであり、イネーブル端子EN(第2の端子)と、オーバーカレント端子OC(第3の端子)を有する。イネーブル端子ENにハイレベルの信号が入力されたときにハイサイドスイッチ200Aの動作が有効になる。また、電源供給ラインの過電流を検出するとオーバーカレント端子OCからハイレベルの信号が出力され、それ以外のときローレベルの信号が出力される。
3 to 6 are diagrams illustrating other examples of the external device. In the example shown in FIG. 3, a high side switch (high side SW) 200A as an external device is used. The high-
図4に示す例では、外部デバイスとしてのDCDCコンバータ(DC/DC)200Bが用いられている。このDCDCコンバータ200Bは、イネーブル端子EN(第2の端子)と、パワーグッド端子PG(第3の端子)を有する。イネーブル端子ENにハイレベルの信号が入力されたときにDCDCコンバータ200Bの動作が有効になる。また、電圧供給が所定の安定状態になるとパワーグッド端子PGからハイレベルの信号が出力され、それ以外のときローレベルの信号が出力される。
In the example shown in FIG. 4, a DCDC converter (DC / DC) 200B as an external device is used. The
図5に示す例では、外部デバイスとしてのDSP(デジタル信号プロセッサ)200Cが用いられている。このDSP200Cは、リセット端子R(第2の端子)と、イネーブルEN(第3の端子)を有する。リセット端子Rにローレベルの信号が入力されたときにDSP200Cの動作がリセットされる。また、動作が有効になるとイネーブル端子ENからハイレベルの信号が出力され、それ以外のときローレベルの信号が出力される。 In the example shown in FIG. 5, a DSP (digital signal processor) 200C as an external device is used. The DSP 200C has a reset terminal R (second terminal) and an enable EN (third terminal). When a low level signal is input to the reset terminal R, the operation of the DSP 200C is reset. When the operation is enabled, a high level signal is output from the enable terminal EN, and a low level signal is output otherwise.
図6に示す例では、外部デバイスとしてのCDメカニズムIC(CD Mech)200Dが用いられている。このCDメカニズムIC200Dは、CDドライブユニットの機構部分を制御するためのものであり、スタンバイ端子SB(第2の端子)と、ゼロミュート端子ZM(第3の端子)を有する。スタンバイ端子SBにハイレベルの信号が入力されたときにCDメカニズムIC200Dの動作が有効になる。また、CDドライブユニットから出力される信号レベルが0のときにゼロミュート端子ZMからハイレベルの信号が出力され、それ以外のときローレベルの信号が出力される。
In the example shown in FIG. 6, a CD mechanism IC (CD Mech) 200D as an external device is used. This
また、上述した実施形態では、プロセッサ200のリセット端子Rにローレベルの信号が入力されたときにリセット動作が行われ、ハイレベルの信号が入力されたときに動作が有効になる「ハイアクティブ」の場合について説明したが、反対に、リセット端子Rにハイレベルの信号が入力されたときにリセット動作が行われ、ローレベルの信号が入力されたときに動作が有効になる「ローアクティブ」の場合に本発明を適用することができる。
In the above-described embodiment, the reset operation is performed when a low-level signal is input to the reset terminal R of the
図7は、ローアクティブのプロセッサ200’を用いた場合の変形例を示す図である。図7に示す信号変換回路300Aは、図1に示した信号変換回路300に対して、トランジスタTr2および抵抗R4、R4を抵抗R6に置き換えた点が異なっている。この信号変換回路300Aは、マイクロコンピュータ100の出力ポートとしての入出力端子Aからハイレベルの信号が入力されたときに、トランジスタTr1がオフされるため、プロセッサ200のリセット端子Rにハイレベルの信号(リセット信号)を入力する。これにより、プロセッサ200がリセットされる。
FIG. 7 is a diagram illustrating a modification in the case where the low-
また、信号変換回路300Aは、マイクロコンピュータ100のアナログ入力ポートとしての入出力端子Aがハイインピーダンス状態のときに、トランジスタTr1がオンされるため、プロセッサ200のリセット端子Rにローレベルの信号を入力する。これにより、プロセッサ200の動作が有効になる。
The
上述したように、本発明によれば、マイクロコンピュータの端子を入力ポートとして用いる場合を利用して外部デバイスに入力する信号を生成しているため、マイクロコンピュータの一つの端子を用いて外部デバイスの出力ポートとしての端子から出力される信号を読み取る動作と、外部デバイスの入力ポートとしての端子に対して信号を入力する動作とを並行して行うことが可能となる。これにより、マイクロコンピュータの端子数を減らすことができる。 As described above, according to the present invention, since the signal input to the external device is generated using the case where the terminal of the microcomputer is used as the input port, the one of the terminal of the microcomputer is used to generate the signal of the external device. An operation of reading a signal output from a terminal as an output port and an operation of inputting a signal to a terminal as an input port of an external device can be performed in parallel. Thereby, the number of terminals of the microcomputer can be reduced.
100 マイクロコンピュータ
200 プロセッサ
200A ハイサイドスイッチ
200B DCDCコンバータ
200C DSP
200D CDメカニズムIC
300、300A 信号変換回路
100
200D CD mechanism IC
300, 300A signal conversion circuit
Claims (5)
前記信号変換回路は、前記第1の端子を出力ポートとして用いる場合にハイおよびローのいずれか一方の状態となり、前記第1の端子を入力ポートとして用いる場合にハイおよびローのいずれか他方の状態となる信号を前記第2の端子に入力することを特徴とするマイクロコンピュータと外部デバイスの間の信号入出力方式。 A microcomputer having a first terminal selectively set to either an output port or an input port; an external device having a second terminal serving as an input port; and a third terminal serving as an output port; In a signal input / output system between a microcomputer and an external device, comprising a signal conversion circuit connected between the computer and the external device,
The signal conversion circuit is in a high or low state when the first terminal is used as an output port, and is in a high or low state when the first terminal is used as an input port. A signal input / output system between a microcomputer and an external device, wherein the signal is input to the second terminal.
前記外部デバイスは、前記第2の端子にハイおよびローのいずれか一方の信号が入力されたときに、前記第3の端子から前記マイクロコンピュータに向けて信号を出力する動作が行われることを特徴とするマイクロコンピュータと外部デバイスの間の信号入出力方式。 In claim 1,
The external device performs an operation of outputting a signal from the third terminal toward the microcomputer when one of a high signal and a low signal is input to the second terminal. Signal input / output method between the microcomputer and external devices.
前記マイクロコンピュータは、入力ポートとして用いる場合に前記第1の端子をハイインピーダンス状態に維持し、
前記信号変換回路は、前記第1の端子がハイインピーダンス状態のときに、前記第2の端子にハイおよびローのいずれか他方の状態となる信号を入力することを特徴とするマイクロコンピュータと外部デバイスの間の信号入出力方式。 In claim 1 or 2,
The microcomputer maintains the first terminal in a high impedance state when used as an input port;
A microcomputer and an external device, wherein the signal conversion circuit inputs a signal that is in either the high state or the low state to the second terminal when the first terminal is in a high impedance state. Signal input / output system between.
前記マイクロコンピュータは、入力ポートとして前記第1の端子を用いる場合に、この第1の端子に印加される信号の電圧を検出することを特徴とするマイクロコンピュータと外部デバイスの間の信号入出力方式。 In any one of Claims 1-3,
When the microcomputer uses the first terminal as an input port, the microcomputer detects a voltage of a signal applied to the first terminal, and a signal input / output system between the microcomputer and an external device .
前記第1の端子は、前記マイクロコンピュータの入出力端子であり、
前記第2の端子は、プロセッサのリセット端子であり、
前記第3の端子は、前記プロセッサの出力端子であることを特徴とするマイクロコンピュータと外部デバイスの間の信号入出力方式。 In any one of Claims 1-4,
The first terminal is an input / output terminal of the microcomputer;
The second terminal is a reset terminal of the processor;
A signal input / output system between a microcomputer and an external device, wherein the third terminal is an output terminal of the processor.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016027572A JP2017146757A (en) | 2016-02-17 | 2016-02-17 | Signal input/output system between microcomputer and external device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016027572A JP2017146757A (en) | 2016-02-17 | 2016-02-17 | Signal input/output system between microcomputer and external device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017146757A true JP2017146757A (en) | 2017-08-24 |
Family
ID=59681407
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016027572A Pending JP2017146757A (en) | 2016-02-17 | 2016-02-17 | Signal input/output system between microcomputer and external device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2017146757A (en) |
-
2016
- 2016-02-17 JP JP2016027572A patent/JP2017146757A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7917782B2 (en) | Computer device having display device capable of being automatically turned off or turned on according to switch motion of host | |
US7400188B2 (en) | Voltage providing circuit | |
US7403050B2 (en) | Circuits for quickly generating power good signals to motherboard | |
US7616031B2 (en) | Hard reset and manual reset circuit assembly | |
US10606703B2 (en) | Monitoring circuit | |
US9448578B1 (en) | Interface supply circuit | |
TW201534022A (en) | Electronic device power supply system | |
JP2017146757A (en) | Signal input/output system between microcomputer and external device | |
US8996894B2 (en) | Method of booting a motherboard in a server upon a successful power supply to a hard disk driver backplane | |
JP2019205072A (en) | Input device, and method of controlling the same | |
JP4205072B2 (en) | Power supply device | |
US9746891B2 (en) | Computer | |
JP2021105597A (en) | Inspection device and inspection method | |
JP6490454B2 (en) | Reset pulse train and reset circuit using the same | |
TWI767831B (en) | Driving device and driving program updating method for fan | |
JP2021189893A (en) | Usb power supply control circuit | |
US6690269B2 (en) | Control unit for internal combustion engine | |
JP2004120380A (en) | Hysteresis characteristic setting arrangement | |
JP4507777B2 (en) | Power control device | |
JP2006127072A (en) | Reset circuit | |
JP2015176349A (en) | Information processor, failure detection method and program | |
KR200157438Y1 (en) | Controller using microsoft | |
JP2757704B2 (en) | PWM controller | |
TWI422172B (en) | Infrared data association system and operation method of infrared data association module thereof | |
JP6060775B2 (en) | Reset circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180906 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190531 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190618 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20200121 |