JP2017142970A - Electric power unit for led and led lighting device - Google Patents

Electric power unit for led and led lighting device Download PDF

Info

Publication number
JP2017142970A
JP2017142970A JP2016023284A JP2016023284A JP2017142970A JP 2017142970 A JP2017142970 A JP 2017142970A JP 2016023284 A JP2016023284 A JP 2016023284A JP 2016023284 A JP2016023284 A JP 2016023284A JP 2017142970 A JP2017142970 A JP 2017142970A
Authority
JP
Japan
Prior art keywords
voltage
circuit
power supply
value
led
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016023284A
Other languages
Japanese (ja)
Other versions
JP6613938B2 (en
Inventor
俊樹 鹿沼
Toshiki Shikanuma
俊樹 鹿沼
祐哉 山崎
Yuya Yamazaki
祐哉 山崎
秀明 岩館
Hideaki Iwadate
秀明 岩館
伸一 野月
Shinichi Nozuki
伸一 野月
純平 西村
Junpei Nishimura
純平 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Iwasaki Denki KK
Original Assignee
Iwasaki Denki KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Iwasaki Denki KK filed Critical Iwasaki Denki KK
Priority to JP2016023284A priority Critical patent/JP6613938B2/en
Publication of JP2017142970A publication Critical patent/JP2017142970A/en
Application granted granted Critical
Publication of JP6613938B2 publication Critical patent/JP6613938B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Circuit Arrangement For Electric Light Sources In General (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an electric power unit for LED that precisely detect power supply voltage variation by a circuit standardized for a wide range of source voltages, and suppresses an overshoot of an output current in power supply recovery.SOLUTION: An electric power unit 100 for LED includes: a rectifying circuit 200 which rectifies a source voltage; a DC/DC converter 300 which supplies an output current from a rectification output voltage to an LED 50; a driver circuit 600 which increases the output current as a predetermined terminal voltage rises; a feedback circuit 700 which determines the predetermined terminal voltage so that the output current reaches a target value; and a terminal voltage pull-out circuit 800 having a reference value acquiring circuit Rf which acquires, as a reference value, a voltage division value of the rectification output voltage at a relatively low voltage division ratio with a large time constant, a detection value acquiring circuit Dt which acquires, as a detection value, a voltage division value of the rectification output voltage at a high voltage division ratio with a small time constant, a comparing circuit which outputs predetermined logic when the detection value is less than the reference value, and a discharging circuit Ds which lowers the predetermined terminal voltage according to the predetermined logic.SELECTED DRAWING: Figure 1

Description

本発明は、LED用電源装置及びそれを用いたLED照明装置に関する。   The present invention relates to an LED power supply device and an LED lighting device using the same.

特許文献1の電源装置は、交流を直流に変換する変換部と、変換部からトランス1次側に供給される直流をスイッチングするスイッチング素子と、トランス2次側に設けられる負荷の過負荷状態を検出する過負荷検出部と、過負荷検出部で過負荷状態を検出した場合にスイッチング素子の動作を停止させるとともに停止状態を保持する過負荷保護部とを備える。この電源装置はまた、変換部が出力する電圧を検出する電圧検出部と、電圧検出部で検出した電圧が閾値より低い場合にスイッチング素子の動作を停止させる制御部とを備える。これにより、商用電源の瞬時停電又は瞬時電圧低下の場合に、制御部によってスイッチング素子の動作が停止される。そして、商用電源が正常に復帰した場合には、制御部によってスイッチング素子の動作が再開される。また、上記電圧検出部は、平滑回路部の出力端に接続したダイオードとコンデンサとの直列回路と、ダイオードとコンデンサとの接続点の電圧を分圧する抵抗の直列回路と、この分圧点にツェナーダイオード及びダイオードを介してベース端子が接続されたNPNトランジスタを備える。NPNトランジスタのエミッタ端子は、過負荷保護回路部に対する制御端子として機能する。   The power supply device of Patent Literature 1 includes an overload state of a conversion unit that converts alternating current to direct current, a switching element that switches direct current supplied from the conversion unit to the transformer primary side, and a load provided on the transformer secondary side. An overload detection unit to detect, and an overload protection unit that stops the operation of the switching element and maintains the stopped state when an overload state is detected by the overload detection unit. The power supply device also includes a voltage detection unit that detects a voltage output from the conversion unit, and a control unit that stops the operation of the switching element when the voltage detected by the voltage detection unit is lower than a threshold value. Thereby, the operation of the switching element is stopped by the control unit in the case of an instantaneous power failure or instantaneous voltage drop of the commercial power supply. When the commercial power supply returns to normal, the control unit resumes the operation of the switching element. The voltage detection unit includes a series circuit of a diode and a capacitor connected to the output terminal of the smoothing circuit unit, a series circuit of a resistor that divides the voltage at the connection point of the diode and the capacitor, and a Zener at the voltage dividing point. A diode and an NPN transistor having a base terminal connected via the diode are provided. The emitter terminal of the NPN transistor functions as a control terminal for the overload protection circuit unit.

特許第5435912号公報Japanese Patent No. 5435912

LED用電源装置においては、詳細を後述するように、電源電圧低下後の電源復帰時に制御回路の過渡的な動作に起因するLED電流のオーバーシュートが問題となる。このオーバーシュートを抑制するためには、電源電圧の低下及び復帰(すなわち、電源電圧変動)が正確に検出される必要がある。そして、近年では、一機種のLED用電源装置を広範囲の電源電圧(例えば、AC100V及びAC200Vの双方)に対応させて回路の標準化を図るのが一般的となってきているため、電源電圧変動を検出するための回路も広範囲の電源電圧に対応することが望まれる。   In the LED power supply device, as will be described in detail later, an LED current overshoot caused by a transient operation of the control circuit becomes a problem when the power supply is restored after the power supply voltage is lowered. In order to suppress this overshoot, it is necessary to accurately detect a decrease and recovery of the power supply voltage (that is, power supply voltage fluctuation). In recent years, it has become common to standardize circuits by adapting one type of LED power supply device to a wide range of power supply voltages (for example, both AC100V and AC200V). It is desired that the detection circuit also supports a wide range of power supply voltages.

ここで、特許文献1に開示される電圧検出部においては、詳細を後述するように電源電圧変動の検出精度の問題及び広範囲の電源電圧への対応の問題がある。概略として、上記電圧検出部においては検出精度がトランジスタの動作閾値に依存するが、トランジスタの動作閾値は一般に個体ばらつきが大きいため、この動作閾値を用いて電源電圧変動を高精良く検出することは難しい。また、上記電圧検出部は、電源電圧に比例する検出値を1つの閾値と比較する構成であるため、検出動作を複数の電源電圧に対応させて回路を標準化することができない。   Here, the voltage detection unit disclosed in Patent Document 1 has a problem of detection accuracy of power supply voltage fluctuations and a problem of dealing with a wide range of power supply voltages, as will be described in detail later. As a general rule, in the above voltage detector, the detection accuracy depends on the operation threshold value of the transistor, but since the transistor operation threshold value generally has a large individual variation, it is highly accurate to detect the power supply voltage fluctuation using this operation threshold value. difficult. Further, since the voltage detection unit is configured to compare the detection value proportional to the power supply voltage with one threshold value, the circuit cannot be standardized by corresponding the detection operation to a plurality of power supply voltages.

そこで、本発明は、広範囲の電源電圧に対して標準化された回路構成で精度良く電源電圧変動を検出し、電源電圧低下後の電源復帰時におけるLED電流のオーバーシュートを抑制することを可能とするLED用電源装置及びそれを用いたLED照明装置を提供することを課題とする。   Therefore, the present invention can accurately detect power supply voltage fluctuations with a circuit configuration standardized over a wide range of power supply voltages, and suppress overshoot of the LED current when power is restored after the power supply voltage drops. An object is to provide an LED power supply device and an LED lighting device using the same.

本発明の第1の形態によるLED用電源装置は、交流電源電圧を整流して整流出力電圧を出力する整流回路と、整流出力電圧から直流の出力電流を生成してこの出力電流をLEDに供給するDC/DCコンバータと、所定端子を有して所定端子の電圧の増加に対して出力電流を増加させるようにDC/DCコンバータを駆動するドライバ回路と、出力電流が目標値に一致するように所定端子の電圧を決定するフィードバック回路と、端子電圧引抜回路とを備え、端子電圧引抜回路は、整流出力電圧の分圧値を第1の分圧比及び第1の時定数で基準値として取得する基準値取得回路と、整流出力電圧の分圧値を第1の分圧比よりも高い第2の分圧比及び第1の時定数よりも小さい第2の時定数で検出値として取得する検出値取得回路と、基準値と検出値を比較して検出値が基準値未満となる場合に所定論理を出力する比較回路と、所定論理の出力に応じてフィードバック回路の動作にかかわらず所定端子の電圧を低下させる放電回路を有する。   The LED power supply device according to the first aspect of the present invention includes a rectifier circuit that rectifies an AC power supply voltage and outputs a rectified output voltage, generates a DC output current from the rectified output voltage, and supplies the output current to the LED. A DC / DC converter that has a predetermined terminal, a driver circuit that drives the DC / DC converter to increase the output current in response to an increase in voltage at the predetermined terminal, and the output current matches a target value A feedback circuit for determining a voltage at a predetermined terminal and a terminal voltage extracting circuit are provided, and the terminal voltage extracting circuit acquires a divided value of the rectified output voltage as a reference value with a first voltage dividing ratio and a first time constant. A reference value acquisition circuit and a detection value acquisition for acquiring a divided value of the rectified output voltage as a detection value with a second voltage division ratio higher than the first voltage division ratio and a second time constant smaller than the first time constant. Circuit and reference value A comparison circuit that outputs a predetermined logic when the detection value is compared to a reference value by comparing the detection value, and a discharge circuit that reduces the voltage at the predetermined terminal regardless of the operation of the feedback circuit according to the output of the predetermined logic. .

上記構成によると、基準値が相対的に低い分圧比及び大きい時定数で取得されるとともに検出値が相対的に高い分圧比及び小さい時定数で取得される。これにより、電源電圧値にかかわらず、電源電圧の定常時においては検出値が基準値を上回り、電源電圧低下時においては検出値が基準値よりも速く電源電圧の低下に応答することにより検出値が基準値を下回り、この基準値と検出値の大小関係の逆転に応じて所定端子の電圧が引き抜かれる。したがって、広範囲の電源電圧に対して標準化された回路構成で精度良く電源電圧変動を検出することが可能となる。そして、電源電圧復帰時に、所定端子の電圧が引き抜かれた状態でDC/DCコンバータの駆動が開始されるので、電源電圧低下後の電源復帰時における出力電流、すなわちLED電流のオーバーシュートを抑制することが可能となる。   According to the above configuration, the reference value is acquired with a relatively low partial pressure ratio and a large time constant, and the detected value is acquired with a relatively high partial pressure ratio and a small time constant. As a result, regardless of the power supply voltage value, the detected value exceeds the reference value when the power supply voltage is steady, and when the power supply voltage drops, the detected value responds to the power supply voltage drop faster than the reference value. Falls below the reference value, and the voltage at the predetermined terminal is pulled out in accordance with the reversal of the magnitude relationship between the reference value and the detected value. Accordingly, it is possible to detect the power supply voltage fluctuation with high accuracy with a circuit configuration standardized for a wide range of power supply voltages. When the power supply voltage is restored, the driving of the DC / DC converter is started in a state where the voltage at the predetermined terminal is pulled out, so that an overshoot of the output current, that is, the LED current when the power supply is restored after the power supply voltage is lowered is suppressed. It becomes possible.

また、検出値取得回路の分圧値を平滑する検出側コンデンサの容量は、基準値取得回路の分圧値を平滑する基準側コンデンサの容量よりも小さいことが好ましい。これにより、検出値取得回路の抵抗成分と基準値取得回路の抵抗成分を近い値として第2の時定数を第1の時定数に対して大幅に高くすることが可能となり、検出値取得回路及び基準値取得回路の設計が容易となる。また、検出側コンデンサの小容量化が可能となることから、高い応答速度での電源電圧変動の検出が可能となる。   Further, it is preferable that the capacitance of the detection-side capacitor that smoothes the divided voltage value of the detection value acquisition circuit is smaller than the capacitance of the reference-side capacitor that smoothes the divided value of the reference value acquisition circuit. As a result, the resistance component of the detection value acquisition circuit and the resistance component of the reference value acquisition circuit can be made close to each other, so that the second time constant can be significantly higher than the first time constant. The design of the reference value acquisition circuit becomes easy. In addition, since it is possible to reduce the capacitance of the detection-side capacitor, it is possible to detect power supply voltage fluctuations at a high response speed.

また、DC/DCコンバータはフライバックコンバータからなり、整流出力電圧を平滑する入力コンデンサの容量はフライバックコンバータの出力側に接続される出力コンデンサの容量よりも小さい。このように、本形態は、小容量の入力コンデンサを有する力率改善型のフライバックコンバータに好適に適用される。   The DC / DC converter is a flyback converter, and the capacity of the input capacitor for smoothing the rectified output voltage is smaller than the capacity of the output capacitor connected to the output side of the flyback converter. Thus, this embodiment is suitably applied to a power factor improving type flyback converter having a small-capacity input capacitor.

本発明の第2の形態によるLED用電源装置は、交流電源電圧を整流して第1の整流出力電圧を出力する第1の整流回路と、第1の整流出力電圧から直流の出力電流を生成してこの出力電流をLEDに供給するDC/DCコンバータと、所定端子を有して所定端子の電圧の増加に対して出力電流を増加させるようにDC/DCコンバータを駆動するドライバ回路と、出力電流が目標値に一致するように所定端子の電圧を決定するフィードバック回路と、交流電源電圧を整流して第2の整流出力電圧を出力する第2の整流回路と、端子電圧引抜回路とを備え、端子電圧引抜回路は、第1の整流出力電圧の分圧値を第1の分圧比及び第1の時定数で基準値として取得する基準値取得回路と、第2の整流出力電圧の分圧値を第1の分圧比よりも高い第2の分圧比及び第1の時定数よりも小さい第2の時定数で検出値として取得する検出値取得回路と、基準値と検出値を比較して検出値が基準値未満となる場合に所定論理を出力する比較回路と、所定論理の出力に応じてフィードバック回路の動作にかかわらず所定端子の電圧を低下させる放電回路を有する。   An LED power supply device according to a second embodiment of the present invention includes a first rectifier circuit that rectifies an AC power supply voltage and outputs a first rectified output voltage, and generates a DC output current from the first rectified output voltage. A DC / DC converter that supplies this output current to the LED, a driver circuit that has a predetermined terminal and drives the DC / DC converter so as to increase the output current with respect to an increase in voltage at the predetermined terminal, and an output A feedback circuit that determines a voltage at a predetermined terminal so that the current matches a target value, a second rectifier circuit that rectifies an AC power supply voltage and outputs a second rectified output voltage, and a terminal voltage extraction circuit are provided. The terminal voltage extraction circuit includes a reference value acquisition circuit that acquires a divided value of the first rectified output voltage as a reference value using a first voltage division ratio and a first time constant, and a divided voltage of the second rectified output voltage. Value higher than the first partial pressure ratio A detection value acquisition circuit that acquires a detection value with a partial pressure ratio of 2 and a second time constant smaller than the first time constant, and a predetermined value when the detection value is less than the reference value by comparing the reference value with the detection value A comparator circuit that outputs logic and a discharge circuit that lowers the voltage at a predetermined terminal regardless of the operation of the feedback circuit according to the output of the predetermined logic.

上記構成によると、第1の形態と同様に、広範囲の電源電圧に対して標準化された回路構成で精度良く電源電圧変動を検出し、電源電圧低下後の電源復帰時における出力電流、すなわちLED電流のオーバーシュートを抑制することが可能となる。また、第1の整流回路の整流出力の容量成分にかかわらず電源電圧変動に対する検出値の応答性が確保され、適時の端子電圧引抜動作が可能となる。   According to the above configuration, as in the first embodiment, the power supply voltage fluctuation is accurately detected with a circuit configuration standardized over a wide range of power supply voltages, and the output current at the time of power recovery after the power supply voltage drops, that is, the LED current It is possible to suppress the overshoot. In addition, the responsiveness of the detected value with respect to the power supply voltage fluctuation is ensured regardless of the capacitance component of the rectified output of the first rectifier circuit, and the terminal voltage drawing operation can be performed in a timely manner.

ここで、DC/DCコンバータはフライバックコンバータからなり、第1の整流出力電圧を平滑する入力コンデンサの容量はフライバックコンバータの出力側に接続される出力コンデンサの容量よりも大きい。このように、本形態は、大容量の入力コンデンサを有する非力率改善型のフライバックコンバータにも好適に適用される。   Here, the DC / DC converter is a flyback converter, and the capacity of the input capacitor for smoothing the first rectified output voltage is larger than the capacity of the output capacitor connected to the output side of the flyback converter. Thus, this embodiment is also suitably applied to a non-power factor improving flyback converter having a large-capacity input capacitor.

上記第1及び第2の形態において、比較回路がコンパレータを含み、基準値がコンパレータの一方の入力端子に入力されるとともに検出値がコンパレータの他方の入力端子に入力され、所定論理がコンパレータによって出力されるように構成される。これにより、基準値と検出値の高精度な比較に基づく放電回路の作動が可能となる。   In the first and second embodiments, the comparison circuit includes a comparator, a reference value is input to one input terminal of the comparator, a detection value is input to the other input terminal of the comparator, and a predetermined logic is output by the comparator. Configured to be. As a result, the discharge circuit can be operated based on a highly accurate comparison between the reference value and the detected value.

また、上記第1及び第2の形態において、基準値取得回路は、第1の分圧比を有する抵抗分圧回路と、抵抗分圧回路の分圧点の電圧を平滑する基準側コンデンサと、抵抗分圧回路の分圧点から基準側コンデンサに向かう電流経路に挿入されてアノードが分圧点に接続されるとともにカソードが基準側コンデンサに接続されたダイオードとを備え、カソードの電圧が基準値として取得されるように構成してもよい。これにより、電源電圧が低下した期間における基準側コンデンサから抵抗分圧回路への放電がダイオードによって抑制され、電源電圧低下前に得られた基準値がより長時間にわたって維持される。したがって、より長期間の電源電圧低下に対しても確実に端子電圧引抜作用が維持される。   In the first and second embodiments, the reference value acquisition circuit includes a resistance voltage dividing circuit having a first voltage dividing ratio, a reference side capacitor for smoothing a voltage at a voltage dividing point of the resistance voltage dividing circuit, and a resistor. The diode is inserted in the current path from the voltage dividing point of the voltage dividing circuit to the reference side capacitor, the anode is connected to the voltage dividing point, and the cathode is connected to the reference side capacitor, and the cathode voltage is used as the reference value. You may comprise so that it may be acquired. Thereby, the discharge from the reference side capacitor to the resistance voltage dividing circuit during the period when the power supply voltage is reduced is suppressed by the diode, and the reference value obtained before the power supply voltage is reduced is maintained for a longer time. Therefore, the terminal voltage extracting operation is reliably maintained even when the power supply voltage is lowered for a longer period.

本発明のLED照明装置は、上記いずれかのLED用電源装置と、LEDとを備える。本構成のLED照明装置は、上記のように出力電流のオーバーシュートを抑制可能なLED用電源装置を備えるので、電源電圧低下後の電源復帰時におけるLEDの明るさのオーバーシュートが抑制された快適な照明が実現される。   The LED lighting device of the present invention includes any one of the above-described LED power supply devices and LEDs. Since the LED lighting device of this configuration includes the LED power supply device that can suppress the overshoot of the output current as described above, the LED brightness overshoot at the time of power recovery after the power supply voltage is reduced is suppressed. Lighting is realized.

第1の実施形態によるLED用電源装置及びLED照明装置を示す図である。It is a figure which shows the power supply device and LED illumination device for LED by 1st Embodiment. 図1のLED用電源装置のドライバ回路を説明する図である。It is a figure explaining the driver circuit of the power supply device for LED of FIG. 第1の実施形態によるLED用電源装置の動作を説明する図である。It is a figure explaining operation | movement of the power supply device for LED by 1st Embodiment. 第2の実施形態によるLED用電源装置及びLED照明装置を示す図である。It is a figure which shows the power supply device and LED illumination device for LED by 2nd Embodiment. 第3の実施形態によるLED用電源装置の端子電圧引抜回路を示す図である。It is a figure which shows the terminal voltage drawing circuit of the power supply device for LED by 3rd Embodiment. 変形例による端子電圧引抜回路を示す図である。It is a figure which shows the terminal voltage drawing circuit by a modification. 変形例による端子電圧引抜回路を示す図である。It is a figure which shows the terminal voltage drawing circuit by a modification. 変形例による端子電圧引抜回路を示す図である。It is a figure which shows the terminal voltage drawing circuit by a modification. 比較例による端子電圧引抜回路を示す図である。It is a figure which shows the terminal voltage drawing circuit by a comparative example.

<第1の実施形態>
図1に、第1の実施形態によるLED用電源装置100及びLED照明装置150を示す。LED照明装置150は、LED用電源回路100及びLED50(LEDユニット)を備える。LED用電源装置100には、交流電源AC(例えば、商用電源)からの入力電源電圧が入力端子T1及びT2を介して給電され、LED用電源装置100によって生成される直流出力電流が出力端子T3及びT4、配線W1及びW2並びに端子T5及びT6を介してLED50に供給される。LED50は、直列接続又は直並列接続された複数のLED素子のアレイである。LED用電源装置100は、整流回路200、DC/DCコンバータ300、検出回路400、補助電源回路500、ドライバ回路600、フィードバック回路700及び端子電圧引抜回路800を備える。なお、本開示において、交流電源ACからの入力電源電圧を「電源電圧」という。
<First Embodiment>
FIG. 1 shows an LED power supply device 100 and an LED lighting device 150 according to the first embodiment. The LED lighting device 150 includes an LED power supply circuit 100 and an LED 50 (LED unit). The LED power supply device 100 is supplied with an input power supply voltage from an AC power supply AC (for example, commercial power supply) via the input terminals T1 and T2, and a DC output current generated by the LED power supply device 100 is output to the output terminal T3. And T4, wires W1 and W2, and terminals T5 and T6. The LED 50 is an array of a plurality of LED elements connected in series or in series and parallel. The LED power supply device 100 includes a rectifier circuit 200, a DC / DC converter 300, a detection circuit 400, an auxiliary power supply circuit 500, a driver circuit 600, a feedback circuit 700, and a terminal voltage extraction circuit 800. In the present disclosure, the input power supply voltage from the AC power supply AC is referred to as “power supply voltage”.

整流回路200は、電流ヒューズ1及び2、ダイオードブリッジ3、入力コンデンサ4、並びに必要に応じてノイズフィルタを備える。整流回路200には交流電源ACからの交流電圧が入力され、ダイオードブリッジ3による全波整流出力が入力コンデンサ4(例えば、フィルムコンデンサ)によって若干平滑されてDC/DCコンバータ300に出力される。   The rectifier circuit 200 includes current fuses 1 and 2, a diode bridge 3, an input capacitor 4, and a noise filter as necessary. An AC voltage from the AC power supply AC is input to the rectifier circuit 200, and a full-wave rectified output from the diode bridge 3 is slightly smoothed by the input capacitor 4 (for example, a film capacitor) and output to the DC / DC converter 300.

DC/DCコンバータ300は、本実施形態においては絶縁型フライバックコンバータからなり、力率改善機能を持つ、いわゆるワンコンバータ方式のフライバック回路を構成する。DC/DCコンバータ300は、スイッチング素子5、トランス6、電流検知抵抗7、ダイオード8、及び出力コンデンサ9を含む。本実施形態では、スイッチング素子5はMOSFETからなるので、以降においてスイッチング素子5のことをFET5ともいう。また、トランス6の一次巻線側の基準電位(すなわち、入力コンデンサ4の低電位電極側ノード)を一次側グランドG1といい、二次巻線側の基準電位(すなわち、出力コンデンサ9の低電位電極側ノード)を二次側グランドG2というものとする。本実施形態のDC/DCコンバータ300は力率改善型であるので、出力コンデンサ9(例えば、電解コンデンサ)が低周波リップル(入力電源周波数に基づくリップル)の平滑機能を担う。したがって、入力コンデンサ4の容量≪出力コンデンサ9の容量である。   The DC / DC converter 300 is an isolated flyback converter in the present embodiment, and constitutes a so-called one-converter type flyback circuit having a power factor improving function. The DC / DC converter 300 includes a switching element 5, a transformer 6, a current detection resistor 7, a diode 8, and an output capacitor 9. In the present embodiment, since the switching element 5 is composed of a MOSFET, the switching element 5 is hereinafter also referred to as an FET 5. The reference potential on the primary winding side of the transformer 6 (that is, the low potential electrode side node of the input capacitor 4) is referred to as the primary side ground G1, and the reference potential on the secondary winding side (that is, the low potential of the output capacitor 9). The electrode side node) is referred to as a secondary side ground G2. Since the DC / DC converter 300 of the present embodiment is a power factor improving type, the output capacitor 9 (for example, an electrolytic capacitor) has a smoothing function of low frequency ripple (ripple based on the input power supply frequency). Therefore, the capacitance of the input capacitor 4 << the capacitance of the output capacitor 9.

DC/DCコンバータ300のPWM制御において、FET5のオン期間にトランス6の一次巻線にエネルギーが蓄積され、FET5のオフ期間にそのエネルギーがトランス6の二次巻線側からダイオード8を介して出力コンデンサ9に充電される。DC/DCコンバータ300の出力は、FET5のオンデューティ(オン幅)、トランス6の一次巻線に対する二次巻線の巻数比等によって決まる。FET5は、制御IC20から出力されるPWMゲート信号によって駆動される。なお、以降の説明において、DC/DCコンバータ300の出力電流を「出力電流」といい、DC/DCコンバータ300の出力電圧を「出力電圧」という。本開示において、LED電流は出力電流に実質的に等しい。   In PWM control of the DC / DC converter 300, energy is accumulated in the primary winding of the transformer 6 during the ON period of the FET 5, and the energy is output from the secondary winding side of the transformer 6 via the diode 8 during the OFF period of the FET 5. The capacitor 9 is charged. The output of the DC / DC converter 300 is determined by the ON duty (ON width) of the FET 5, the turn ratio of the secondary winding to the primary winding of the transformer 6, and the like. The FET 5 is driven by a PWM gate signal output from the control IC 20. In the following description, the output current of the DC / DC converter 300 is referred to as “output current”, and the output voltage of the DC / DC converter 300 is referred to as “output voltage”. In the present disclosure, the LED current is substantially equal to the output current.

検出回路400は、電流検出抵抗10からなる電流検出回路並びに抵抗11、12及び13からなる電圧検出回路を含み、二次側グランドG2を基準電位とする。電流検出抵抗10は二次側グランドG2とLED50のカソード端との間に挿入された低抵抗素子からなり、出力電流に比例した電圧が電流検出抵抗10に発生する。電圧検出回路(抵抗11、12及び13)は出力コンデンサ9に並列接続された分圧抵抗回路からなり、出力電圧に比例した電圧が抵抗13に発生する。   The detection circuit 400 includes a current detection circuit including the current detection resistor 10 and a voltage detection circuit including resistors 11, 12 and 13, and uses the secondary side ground G2 as a reference potential. The current detection resistor 10 is a low resistance element inserted between the secondary side ground G2 and the cathode end of the LED 50, and a voltage proportional to the output current is generated in the current detection resistor 10. The voltage detection circuit (resistors 11, 12 and 13) is a voltage dividing resistor circuit connected in parallel to the output capacitor 9, and a voltage proportional to the output voltage is generated in the resistor 13.

補助電源回路500は、一次側グランドG1を基準電位とする一次側電源回路、及び二次側グランドG2を基準電位とする二次側電源回路(不図示)を備える。一次側電源回路は、トランス6の補助巻線6s、抵抗14及び15、ダイオード16、コンデンサ17並びに必要に応じてツェナーダイオード18を有する。一次側電源回路は、DC/DCコンバータ300の入力電圧及びFET5のスイッチング動作に基づいてドライバ回路600の制御電源Vcc1を生成する。具体的には、入力電圧が抵抗14及び15を介して降下されるとともに、補助巻線6sに発生する電圧がダイオード16及びコンデンサ17によって整流及び平滑され、必要に応じてツェナーダイオード18によって定電圧化されることにより、制御電源Vcc1が生成される。不図示の二次側電源回路においては、トランス6の他の補助巻線(不図示)又は出力コンデンサ9に発生する電圧が定電圧回路(不図示)によって定電圧化されることにより、制御電源Vcc2が生成される。定電圧回路は、三端子レギュレータ、シリーズレギュレータ、シャントレギュレータ等であればよい。   The auxiliary power supply circuit 500 includes a primary-side power supply circuit that uses the primary-side ground G1 as a reference potential, and a secondary-side power supply circuit (not shown) that uses the secondary-side ground G2 as a reference potential. The primary power supply circuit includes an auxiliary winding 6s of the transformer 6, resistors 14 and 15, a diode 16, a capacitor 17, and a Zener diode 18 as necessary. The primary power supply circuit generates the control power supply Vcc1 for the driver circuit 600 based on the input voltage of the DC / DC converter 300 and the switching operation of the FET 5. Specifically, the input voltage is dropped through the resistors 14 and 15, and the voltage generated in the auxiliary winding 6s is rectified and smoothed by the diode 16 and the capacitor 17, and is constant by the Zener diode 18 as necessary. As a result, the control power supply Vcc1 is generated. In the secondary power supply circuit (not shown), the voltage generated in the other auxiliary winding (not shown) of the transformer 6 or the output capacitor 9 is converted to a constant voltage by a constant voltage circuit (not shown). Vcc2 is generated. The constant voltage circuit may be a three-terminal regulator, a series regulator, a shunt regulator, or the like.

ドライバ回路600は、制御IC20及びコンデンサ19を含み、制御電源Vcc1の供給を受けて一次側グランドG1を基準電位として動作する。コンデンサ19は、後述のフィードバック端子(FB端子)と一次側グランドG1の間に接続される。ドライバ回路600は、フィードバック回路700からのFB端子への入力に応じてDC/DCコンバータ300のFET5をPWM駆動する。なお、制御IC20のFB端子以外の端子にも、不図示の周辺回路部品及び配線が適宜接続され得る。   The driver circuit 600 includes a control IC 20 and a capacitor 19, and receives the supply of the control power source Vcc1 and operates using the primary side ground G1 as a reference potential. The capacitor 19 is connected between a feedback terminal (FB terminal) described later and the primary side ground G1. The driver circuit 600 PWM-drives the FET 5 of the DC / DC converter 300 according to the input from the feedback circuit 700 to the FB terminal. Note that peripheral circuit components and wiring (not shown) can be appropriately connected to terminals other than the FB terminal of the control IC 20.

制御IC20は、フライバックコンバータを駆動するための汎用のスイッチング制御ICであればよく、少なくとも、制御電源端子(VCC端子)、グランド端子(GND端子)、ゲート出力端子(OUT端子)、電流センス端子(ISNS端子)及びフィードバック端子(FB端子)を有する。さらに、制御IC20は、不図示のゼロクロス検出端子(ZCD端子)、マルチプライヤ入力端子(MUL端子)及び補償端子(COMP端子)を有する。   The control IC 20 may be a general-purpose switching control IC for driving the flyback converter, and at least a control power supply terminal (VCC terminal), a ground terminal (GND terminal), a gate output terminal (OUT terminal), and a current sense terminal. (ISNS terminal) and a feedback terminal (FB terminal). Further, the control IC 20 has a zero cross detection terminal (ZCD terminal), a multiplier input terminal (MUL terminal), and a compensation terminal (COMP terminal) (not shown).

制御IC20は、制御電源Vcc1に接続されたVCC端子から動作電源の供給を受け、一次側グランドG1に接続されたGND端子を基準電位として動作する。なお、制御IC20は、起動時又は停止時、すなわち補助巻線6sからの給電がない場合には、抵抗14及び15を介して給電されて動作する。OUT端子はFET5のゲート端子に(必要に応じて不図示のゲート抵抗を介して)接続され、その内部回路がFET5のPWMゲート信号を出力する。ISNS端子は、電流検知抵抗7とFET5のソース端子との接続点に接続され、電流検知抵抗7に発生するFET電流に対応する電圧の入力を受ける。MUL端子(不図示)及びISNS端子の入力によってFET5のスイッチング動作が適正化される。FB端子は、フォトトランジスタ30tのコレクタ端子及びコンデンサ19に接続される。   The control IC 20 receives operation power from the VCC terminal connected to the control power supply Vcc1, and operates using the GND terminal connected to the primary side ground G1 as a reference potential. Note that the control IC 20 operates with power supplied via the resistors 14 and 15 when starting or stopping, that is, when there is no power supplied from the auxiliary winding 6s. The OUT terminal is connected to the gate terminal of the FET 5 (via a gate resistor (not shown) if necessary), and its internal circuit outputs the PWM gate signal of the FET 5. The ISNS terminal is connected to a connection point between the current detection resistor 7 and the source terminal of the FET 5 and receives a voltage input corresponding to the FET current generated in the current detection resistor 7. The switching operation of the FET 5 is optimized by the inputs of the MUL terminal (not shown) and the ISNS terminal. The FB terminal is connected to the collector terminal of the phototransistor 30 t and the capacitor 19.

図2に示すように、制御IC20の内部では、例えば、FB端子は内部基準電圧源20a(例えば、5Vの定電圧源)に抵抗20bを介して接続され、OUT端子はゲート回路20cに接続される。ゲート回路20cでは、FB端子の入力電圧に応じて、PWMゲート信号のパルス幅(オン幅)が決定される。具体的には、制御IC20では、FB端子電圧の増加に対してPWMゲート信号のオン幅が増加するように構成されているものとし、これによりFB端子電圧の増加に対して出力電流が増加する。また、制御IC20は、FB端子電圧が下限閾値(例えば、0.5V程度)以下の場合にはOUT端子からのPWMゲート信号の出力を停止する。この停止状態は、FB端子電圧が下限閾値より高くなることにより解除される。なお、上述した各端子を有するような制御IC20は市場で入手可能であり(例えば、ミツミ電機株式会社製のMM3460)、他の端子のそれぞれの機能は当業者には周知であるので、その詳細な説明を省略する。   As shown in FIG. 2, in the control IC 20, for example, the FB terminal is connected to an internal reference voltage source 20a (for example, a 5V constant voltage source) via a resistor 20b, and the OUT terminal is connected to a gate circuit 20c. The In the gate circuit 20c, the pulse width (ON width) of the PWM gate signal is determined according to the input voltage at the FB terminal. Specifically, the control IC 20 is configured so that the on-width of the PWM gate signal increases with an increase in the FB terminal voltage, whereby the output current increases with an increase in the FB terminal voltage. . Further, the control IC 20 stops outputting the PWM gate signal from the OUT terminal when the FB terminal voltage is equal to or lower than the lower limit threshold (for example, about 0.5 V). This stop state is canceled when the FB terminal voltage becomes higher than the lower limit threshold. The control IC 20 having each terminal described above is available on the market (for example, MM3460 manufactured by Mitsumi Electric Co., Ltd.), and the functions of other terminals are well known to those skilled in the art. The detailed explanation is omitted.

フィードバック回路700は、オペアンプ21及び22、電圧源23、24及び27、ダイオード25及び26、抵抗28及び29並びにフォトカプラ30(フォトダイオード30d及びフォトトランジスタ30t)を含み、二次側制御回路を構成する。フィードバック回路700は、制御電源Vcc2の供給を受けて二次側グランドG2を基準電位として動作する。概略として、オペアンプ21は出力電流を一定化させる機能を担う定電流制御用のオペアンプであり、オペアンプ22は出力電圧を一定化させる機能を担う定電圧制御用のオペアンプである。そして、DC/DCコンバータ300の出力状態に応じて、定電流制御及び定電圧制御の一方がダイオード25及び26からなるダイオードOR回路によって選択され、フォトダイオード30dの入力状態が決定される。なお、フォトカプラ30の入力信号又は出力信号をフィードバック信号というものとする。   The feedback circuit 700 includes operational amplifiers 21 and 22, voltage sources 23, 24 and 27, diodes 25 and 26, resistors 28 and 29, and a photocoupler 30 (photodiode 30d and phototransistor 30t), and constitutes a secondary side control circuit. To do. The feedback circuit 700 receives the supply of the control power Vcc2 and operates using the secondary side ground G2 as a reference potential. In general, the operational amplifier 21 is a constant current control operational amplifier that has a function of making the output current constant, and the operational amplifier 22 is a constant voltage control operational amplifier that has a function of making the output voltage constant. Then, according to the output state of the DC / DC converter 300, one of constant current control and constant voltage control is selected by the diode OR circuit composed of the diodes 25 and 26, and the input state of the photodiode 30d is determined. Note that an input signal or an output signal of the photocoupler 30 is referred to as a feedback signal.

定電流制御用のオペアンプ21の反転入力端子(−)には検出回路400(電流検出抵抗10)によって検出された検出電流値が入力され、非反転入力端子(+)には出力電流の目標値(目標電流値)に対応する電圧が電圧源23から入力される。なお、オペアンプ21の反転入力端子と出力端子間には不図示の帰還素子(抵抗、コンデンサ、又はこれらの直列回路若しくは並列回路)が接続されるものとする。オペアンプ21は、反転入力端子に入力される検出電流値と、非反転入力端子に入力される目標電流値との誤差を増幅して出力する。言い換えると、ダイオード25がオンされて定電流制御が選択されている場合には、オペアンプ21は、検出電流値が目標電流値に一致するようにフィードバック信号を生成することになる。電圧源23の電圧値は、制御電源Vcc2の分圧値であればよい。   The detection current value detected by the detection circuit 400 (current detection resistor 10) is input to the inverting input terminal (−) of the operational amplifier 21 for constant current control, and the target value of the output current is input to the non-inverting input terminal (+). A voltage corresponding to (target current value) is input from the voltage source 23. Note that a feedback element (not shown) (a resistor, a capacitor, or a series or parallel circuit thereof) is connected between the inverting input terminal and the output terminal of the operational amplifier 21. The operational amplifier 21 amplifies and outputs an error between the detected current value input to the inverting input terminal and the target current value input to the non-inverting input terminal. In other words, when the diode 25 is turned on and constant current control is selected, the operational amplifier 21 generates a feedback signal so that the detected current value matches the target current value. The voltage value of the voltage source 23 may be a divided value of the control power supply Vcc2.

定電圧制御用のオペアンプ22の反転入力端子(−)には検出回路400(抵抗11、12及び13)によって検出された検出電圧値が入力され、非反転入力端子(+)には出力電圧の目標電圧値(上限電圧値)に対応する電圧が電圧源24から入力される。なお、オペアンプ22の反転入力端子と出力端子間にも不図示の帰還素子が接続されるものとする。オペアンプ22は、反転入力端子に入力される検出電圧値と、非反転入力端子に入力される上限電圧値との誤差を増幅して出力する。言い換えると、ダイオード26がオンされて定電圧制御が選択されている場合には、オペアンプ22は、検出電圧値が上限電圧値に一致するようにフィードバック信号を生成することになる。電圧源24の電圧値は、制御電源Vcc2の分圧値であればよい。   The detection voltage value detected by the detection circuit 400 (resistors 11, 12 and 13) is input to the inverting input terminal (−) of the operational amplifier 22 for constant voltage control, and the output voltage is input to the non-inverting input terminal (+). A voltage corresponding to the target voltage value (upper limit voltage value) is input from the voltage source 24. A feedback element (not shown) is also connected between the inverting input terminal and the output terminal of the operational amplifier 22. The operational amplifier 22 amplifies and outputs an error between the detection voltage value input to the inverting input terminal and the upper limit voltage value input to the non-inverting input terminal. In other words, when the diode 26 is turned on and constant voltage control is selected, the operational amplifier 22 generates a feedback signal so that the detected voltage value matches the upper limit voltage value. The voltage value of the voltage source 24 may be a divided value of the control power supply Vcc2.

ダイオード25及び26からなるダイオードOR回路は、オペアンプ21の出力端子電圧又はオペアンプ22の出力端子電圧のいずれか低い方に対してオンする。ダイオードOR回路の共通アノードはフォトダイオード30dのカソード側に接続される。フォトダイオード30dのアノードは電圧源27に抵抗28を介して接続され、フォトダイオード30dに抵抗29が並列接続される。電圧源27の電圧値は、制御電源Vcc2等であればよい。フォトトランジスタ30tには、フォトダイオード30dに流れる電流(発光)に応じた出力電流が流れる。このように、フィードバック回路700において、検出電流値(又は検出電圧値)と目標電流値(又は上限電圧値)の誤差に基づいてフィードバック信号が生成され、フォトカプラ30を介してフィードバック回路700から一次側のドライバ回路600に伝達される。   The diode OR circuit composed of the diodes 25 and 26 is turned on with respect to the lower one of the output terminal voltage of the operational amplifier 21 and the output terminal voltage of the operational amplifier 22. The common anode of the diode OR circuit is connected to the cathode side of the photodiode 30d. The anode of the photodiode 30d is connected to the voltage source 27 via a resistor 28, and the resistor 29 is connected in parallel to the photodiode 30d. The voltage value of the voltage source 27 may be the control power supply Vcc2 or the like. An output current corresponding to the current (light emission) flowing through the photodiode 30d flows through the phototransistor 30t. In this way, in the feedback circuit 700, a feedback signal is generated based on the error between the detected current value (or detected voltage value) and the target current value (or upper limit voltage value), and the primary signal is output from the feedback circuit 700 via the photocoupler 30. Is transmitted to the driver circuit 600 on the side.

したがって、例えば定電流制御において、検出電流値が目標電流値よりも高い時点では、オペアンプ21の誤差増幅作用によってフォトダイオード30d及びフォトトランジスタ30tの電流が増加する。これにより、制御IC20のFB端子電圧が低下し、FET5のPWM駆動におけるオン幅が狭まり、出力電流が減少する。逆に、検出電流値が目標電流値よりも低い時点では、オペアンプ21の誤差増幅作用によってフォトダイオード30d及びフォトトランジスタ30tの電流が減少する。これにより、制御IC20のFB端子電圧が上昇し、FET5のPWM駆動におけるオン幅が拡がり、出力電流が増加する。   Therefore, for example, in the constant current control, when the detected current value is higher than the target current value, the current of the photodiode 30d and the phototransistor 30t increases due to the error amplification effect of the operational amplifier 21. As a result, the FB terminal voltage of the control IC 20 is lowered, the ON width in the PWM drive of the FET 5 is narrowed, and the output current is reduced. On the contrary, at the time when the detected current value is lower than the target current value, the current of the photodiode 30d and the phototransistor 30t decreases due to the error amplification function of the operational amplifier 21. As a result, the FB terminal voltage of the control IC 20 increases, the ON width in the PWM drive of the FET 5 increases, and the output current increases.

ここで、端子電圧引抜回路800がなかったとした場合のLED用電源装置100において電源電圧の低下が発生した場合の回路動作を説明する。端子電圧引抜回路800がなかったとした場合においては、電源電圧復帰時に出力電流のオーバーシュートが発生してしまうことが問題となる。この出力電流のオーバーシュートは、LED50、FET5等の故障又は短寿命化をもたらし得る。   Here, a circuit operation in the case where a drop in the power supply voltage occurs in the LED power supply device 100 when the terminal voltage extracting circuit 800 is not provided will be described. When there is no terminal voltage drawing circuit 800, an overshoot of the output current occurs when the power supply voltage is restored. This overshoot of the output current may cause failure of the LED 50, the FET 5, etc. or a shortened life.

具体的には、電源電圧の低下量が比較的大きい場合(例えば、電源電圧が定格値の約30%以下となった場合)、補助電源回路500から得られる制御電源Vcc1及びVcc2の低下に起因して、ドライバ回路600及びフィードバック回路700とも動作を停止する。したがって、この状態においては、DC/DCコンバータ300は動作を停止し、LED50は消灯する。ここで、電源電圧が低下を開始してから制御電源Vcc1及びVcc2が生成できなくなるまでの短い期間において、電源電圧低下に対するフィードバック回路700の定電流制御の作用によってFB端子電圧は上昇する。したがって、ドライバ回路600、フィードバック回路700及びDC/DCコンバータ300が動作を停止した時点で、FB端子に接続されたコンデンサ19には、上昇したFB端子電圧が充電された状態となる。この状態で、その後電源電圧が復帰し、ドライバ回路600が動作を開始すると、ドライバ回路600は、上昇したFB端子電圧に基づいてDC/DCコンバータ300のFET5の駆動を開始することになる。このため、電源電圧復帰後にフィードバック回路700の応答が安定するまでは、目標値以上の出力電流が出力され、これが出力電流のオーバーシュート、及びLED50の照度におけるオーバーシュートとなってしまう。   Specifically, when the amount of decrease in power supply voltage is relatively large (for example, when the power supply voltage is about 30% or less of the rated value), the control power supplies Vcc1 and Vcc2 obtained from the auxiliary power supply circuit 500 are reduced. Then, the operation of the driver circuit 600 and the feedback circuit 700 is also stopped. Therefore, in this state, the DC / DC converter 300 stops operating and the LED 50 is turned off. Here, in a short period from when the power supply voltage starts to decrease until the control power supplies Vcc1 and Vcc2 can no longer be generated, the FB terminal voltage rises due to the action of constant current control of the feedback circuit 700 against the power supply voltage drop. Therefore, when the driver circuit 600, the feedback circuit 700, and the DC / DC converter 300 stop operating, the capacitor 19 connected to the FB terminal is charged with the increased FB terminal voltage. In this state, when the power supply voltage is subsequently restored and the driver circuit 600 starts operating, the driver circuit 600 starts driving the FET 5 of the DC / DC converter 300 based on the increased FB terminal voltage. For this reason, until the response of the feedback circuit 700 is stabilized after the power supply voltage is restored, an output current exceeding the target value is output, which results in an overshoot of the output current and an overshoot in the illuminance of the LED 50.

また、電源電圧の低下量が比較的小さい場合(例えば、電源電圧が定格値の約30〜70%となった場合)、ドライバ回路600、フィードバック回路700及びDC/DCコンバータ300は動作を継続し、LED50は点灯を継続する。電源電圧が低下した状態においては、電源電圧低下に対するフィードバック回路700の定電流制御の作用によってFB端子電圧は上昇する。そして、電源電圧復帰時において、ドライバ回路600は、上昇したFB端子電圧に基づいてDC/DCコンバータ300のFET5を駆動することになる。このため、電源電圧復帰後にフィードバック回路700の応答が安定するまでは、目標値以上の出力電流が出力され、これが出力電流のオーバーシュート、及びLED50の照度におけるオーバーシュートとなってしまう。なお、電源電圧の低下量が小さい場合(例えば、電源電圧が定格値の約70%以上である場合)には、出力電流及び照度におけるオーバーシュートは小さく、問題とはならない。   Further, when the power supply voltage decrease amount is relatively small (for example, when the power supply voltage is about 30 to 70% of the rated value), the driver circuit 600, the feedback circuit 700, and the DC / DC converter 300 continue to operate. The LED 50 continues to be lit. In the state where the power supply voltage is lowered, the FB terminal voltage rises due to the action of constant current control of the feedback circuit 700 against the power supply voltage drop. When the power supply voltage is restored, the driver circuit 600 drives the FET 5 of the DC / DC converter 300 based on the increased FB terminal voltage. For this reason, until the response of the feedback circuit 700 is stabilized after the power supply voltage is restored, an output current exceeding the target value is output, which results in an overshoot of the output current and an overshoot in the illuminance of the LED 50. Note that when the amount of decrease in the power supply voltage is small (for example, when the power supply voltage is about 70% or more of the rated value), the overshoot in the output current and the illuminance is small, which is not a problem.

したがって、電源電圧が所定量以上低下した場合には制御IC20のFB端子電圧(すなわちコンデンサ19の電圧)を引き抜き、電源電圧復帰時に、FB端子電圧が充分に低い状態からドライバ回路600を動作させる必要がある。ここで、電源電圧低下時にFB端子電圧を引き抜く構成の前提として、電源電圧の変動を精度良く検出する必要がある。   Therefore, when the power supply voltage decreases by a predetermined amount or more, it is necessary to draw out the FB terminal voltage (that is, the voltage of the capacitor 19) of the control IC 20 and operate the driver circuit 600 from a sufficiently low state when the power supply voltage is restored. There is. Here, as a premise of the configuration in which the FB terminal voltage is pulled out when the power supply voltage is lowered, it is necessary to accurately detect fluctuations in the power supply voltage.

図8に、比較例の端子電圧引抜回路Xを示す。図8に示すように、端子電圧引抜回路Xは、抵抗61、62及び63からなる抵抗分圧回路、平滑コンデンサ64、FET65、抵抗66及びトランジスタ67を有する。ダイオードブリッジ3の高電位側出力端と一次側グランドG1間に抵抗分圧回路(61〜63)が接続され、その分圧点がFET65のゲート端子に接続される。入力コンデンサ4が小容量であることからダイオードブリッジ3の整流出力電圧は脈流波形となるため、分圧値を平滑するための比較的容量の大きい平滑コンデンサ64が抵抗63に並列接続される。FET65のドレイン端子及びトランジスタ67のベース端子は抵抗66を介して制御電源Vcc1から給電され、FET65のソース端子及びトランジスタ67のエミッタ端子は一次側グランドG1に接続される。トランジスタ67のコレクタ端子は、制御IC20のFB端子に接続される。   FIG. 8 shows a terminal voltage extracting circuit X of a comparative example. As shown in FIG. 8, the terminal voltage extraction circuit X includes a resistance voltage dividing circuit including resistors 61, 62, and 63, a smoothing capacitor 64, an FET 65, a resistor 66, and a transistor 67. A resistance voltage dividing circuit (61-63) is connected between the high potential side output terminal of the diode bridge 3 and the primary side ground G1, and the voltage dividing point is connected to the gate terminal of the FET 65. Since the input capacitor 4 has a small capacity, the rectified output voltage of the diode bridge 3 has a pulsating waveform, and therefore a smoothing capacitor 64 having a relatively large capacity for smoothing the divided voltage value is connected in parallel to the resistor 63. The drain terminal of the FET 65 and the base terminal of the transistor 67 are supplied with power from the control power supply Vcc1 through the resistor 66, and the source terminal of the FET 65 and the emitter terminal of the transistor 67 are connected to the primary side ground G1. The collector terminal of the transistor 67 is connected to the FB terminal of the control IC 20.

端子電圧引抜回路Xでは、以下の動作が意図されている。電源電圧が正常範囲の場合には、抵抗分圧回路61〜63の分圧値がFET65の動作閾値以上となり、FET65がオン状態となり、トランジスタ67がオフ状態となり、FB端子電圧は端子電圧引抜回路Xに影響されない。一方、電源電圧が所定値を下回ると、抵抗分圧回路61〜63の分圧値がFET65の動作閾値未満となり、FET65がオフし、トランジスタ67がオンし、FB端子電圧が引き抜かれてゼロとなる。   In the terminal voltage drawing circuit X, the following operations are intended. When the power supply voltage is in the normal range, the voltage dividing values of the resistance voltage dividing circuits 61 to 63 are equal to or higher than the operation threshold value of the FET 65, the FET 65 is turned on, the transistor 67 is turned off, and the FB terminal voltage is the terminal voltage extracting circuit. Unaffected by X. On the other hand, when the power supply voltage falls below a predetermined value, the divided voltage values of the resistance voltage dividing circuits 61 to 63 become less than the operation threshold value of the FET 65, the FET 65 is turned off, the transistor 67 is turned on, and the FB terminal voltage is pulled out to zero. Become.

しかし、端子電圧引抜回路Xにおいては、検出精度、対応電源電圧範囲及び応答性に関して問題がある。検出精度に関して、端子電圧引抜回路Xにおいては、電源電圧の低下の検出精度が、専らFET65の動作閾値の精度に依存する。一般的に、FETの動作閾値は1.5〜3V程度の範囲でばらつくものであり、制御電源Vcc1の範囲が概ね15〜20Vであることを考慮すると、この動作閾値のばらつきによって検出精度の向上が困難となる。対応電源電圧範囲に関して、単一の抵抗分圧回路による分圧値とFETの動作閾値とを比較する構成では、単一の電源電圧にしか対応できない。例えば、電源電圧がAC100Vの場合とAC200Vの場合とでは、分圧値が2倍異なることになるため(電源電圧がAC100Vの場合の正常時の検出値が、電源電圧がAC200Vの場合の50%低下時の検出値と等しくなってしまうため)、同一の回路で双方の電源電圧低下を検出及び比較することはできない。応答性に関して、検出値の定電圧化が必要な構成上、比較的容量の大きい平滑コンデンサ64が必要となるため、電源電圧の変動に対する検出の応答性、すなわち端子電圧引抜回路Xの応答性は低い。このため、端子電圧引抜動作が適時に実行されない可能性がある。   However, the terminal voltage extraction circuit X has problems with respect to detection accuracy, corresponding power supply voltage range, and responsiveness. Regarding the detection accuracy, in the terminal voltage extraction circuit X, the detection accuracy of the drop in the power supply voltage depends exclusively on the accuracy of the operation threshold value of the FET 65. In general, the operation threshold value of the FET varies within a range of about 1.5 to 3 V. Considering that the range of the control power supply Vcc1 is about 15 to 20 V, the detection accuracy is improved by the variation of the operation threshold value. It becomes difficult. With respect to the corresponding power supply voltage range, the configuration in which the divided value by the single resistance voltage dividing circuit is compared with the operation threshold value of the FET can deal with only a single power supply voltage. For example, since the divided voltage value is twice different between the case where the power supply voltage is AC100V and the case where the power supply voltage is AC200V (the detected value at the normal time when the power supply voltage is AC100V is 50% of the case where the power supply voltage is AC200V). Therefore, it is impossible to detect and compare both power supply voltage drops in the same circuit. Regarding the responsiveness, since the smoothing capacitor 64 having a relatively large capacity is required because of the configuration that requires the detection value to be constant voltage, the responsiveness of the detection with respect to the fluctuation of the power supply voltage, that is, the responsiveness of the terminal voltage extracting circuit X is as follows. Low. For this reason, there is a possibility that the terminal voltage extracting operation is not performed in a timely manner.

本実施形態の端子電圧引抜回路800は、上記の検出精度、対応電源電圧範囲及び応答性の問題を解決して、電源電圧復帰時の出力電流のオーバーシュートを適切に抑制することを可能とする。図1に戻り、端子電圧引抜回路800は、基準値取得回路Rf、検出値取得回路Dt、比較回路Cp及び放電回路Dsを備える。   The terminal voltage extraction circuit 800 of the present embodiment can solve the problems of the detection accuracy, the corresponding power supply voltage range, and the responsiveness, and can appropriately suppress the overshoot of the output current when the power supply voltage is restored. . Returning to FIG. 1, the terminal voltage extraction circuit 800 includes a reference value acquisition circuit Rf, a detection value acquisition circuit Dt, a comparison circuit Cp, and a discharge circuit Ds.

基準値取得回路Rfは、抵抗31、32及び33からなる抵抗分圧回路並びに基準側コンデンサ34を含み、ダイオードブリッジ3の高電位側出力端と一次側グランドG1の間に接続される。抵抗分圧回路による分圧値(抵抗33の電圧)が基準側コンデンサ34で平滑されて基準値となる。   The reference value acquisition circuit Rf includes a resistance voltage dividing circuit including resistors 31, 32 and 33 and a reference side capacitor 34, and is connected between the high potential side output terminal of the diode bridge 3 and the primary side ground G1. The divided voltage value (voltage of the resistor 33) by the resistance voltage dividing circuit is smoothed by the reference side capacitor 34 and becomes the reference value.

検出値取得回路Dtは、抵抗35、36及び37からなる抵抗分圧回路並びに検出側コンデンサ38を含み、ダイオードブリッジ3の高電位側出力端と一次側グランドG1の間に接続される。抵抗分圧回路による分圧値(抵抗37の電圧)が検出側コンデンサ38で若干平滑されて検出値となる。   The detection value acquisition circuit Dt includes a resistance voltage dividing circuit including resistors 35, 36 and 37 and a detection side capacitor 38, and is connected between the high potential side output terminal of the diode bridge 3 and the primary side ground G1. A divided value (voltage of the resistor 37) obtained by the resistance voltage dividing circuit is slightly smoothed by the detection-side capacitor 38 to become a detected value.

抵抗35〜37の分圧比は、抵抗31〜33の分圧比よりも若干高い。すなわち、電源電圧に変動がない場合には、検出値(抵抗37の電圧)が基準値(抵抗33の電圧)よりも若干高くなるように、各抵抗値が設定される。抵抗31〜33の合計抵抗値と抵抗35〜37の合計抵抗値とは、上記分圧比の若干の差を確保する範囲で概ね近似する(同じオーダーとなる)ものとなる。これは、合計抵抗値が低過ぎると損失が増大し、高過ぎるとノイズ耐性が低下するためである。   The voltage dividing ratio of the resistors 35 to 37 is slightly higher than the voltage dividing ratio of the resistors 31 to 33. That is, when there is no fluctuation in the power supply voltage, each resistance value is set so that the detected value (voltage of the resistor 37) is slightly higher than the reference value (voltage of the resistor 33). The total resistance value of the resistors 31 to 33 and the total resistance value of the resistors 35 to 37 are approximately approximated (in the same order) within a range that ensures a slight difference in the voltage dividing ratio. This is because the loss increases when the total resistance value is too low, and noise resistance decreases when the total resistance value is too high.

また、検出値取得回路Dtの時定数は、基準値取得回路Rfの時定数よりも小さい。上述のように、抵抗31〜33の合計抵抗値と抵抗35〜37の合計抵抗値とは近似することから、検出側コンデンサ38の容量が基準側コンデンサ34の容量よりも充分に小さくなるように各容量が設定される。これにより、基準値取得回路Rfの時定数を検出値取得回路Dtの時定数に対して大幅に高くすることが可能となる。また、検出側コンデンサ38の小容量化が可能であることから、電源電圧変動の検出における高い応答性が得られる。   The time constant of the detection value acquisition circuit Dt is smaller than the time constant of the reference value acquisition circuit Rf. As described above, the total resistance value of the resistors 31 to 33 and the total resistance value of the resistors 35 to 37 are approximated, so that the capacitance of the detection-side capacitor 38 is sufficiently smaller than the capacitance of the reference-side capacitor 34. Each capacity is set. As a result, the time constant of the reference value acquisition circuit Rf can be made significantly higher than the time constant of the detection value acquisition circuit Dt. In addition, since the capacitance of the detection-side capacitor 38 can be reduced, high responsiveness in detection of power supply voltage fluctuation can be obtained.

比較回路Cpは、抵抗39及び40並びにコンパレータ41を含む。コンパレータ41は、制御電源Vcc1の給電を受けて(給電線は不図示)、一次側グランドG1を基準電位として動作する。コンパレータ41の反転入力端子(−)には抵抗39を介して基準値が入力され、非反転入力端子(+)には抵抗40を介して検出値が入力される。コンパレータ41の出力は、検出値が基準値以上となる場合には論理ハイ(例えば、オープン)となり、検出値が基準値未満となる場合には論理ロー(一次側グランドG1の電位)となる。比較回路Cpがコンパレータ41を含むことにより、基準値と検出値の高精度な比較に基づく放電回路Dsの作動が可能となる。   The comparison circuit Cp includes resistors 39 and 40 and a comparator 41. The comparator 41 receives power from the control power supply Vcc1 (power supply line is not shown) and operates using the primary side ground G1 as a reference potential. The reference value is input to the inverting input terminal (−) of the comparator 41 via the resistor 39, and the detection value is input to the non-inverting input terminal (+) via the resistor 40. The output of the comparator 41 is logic high (for example, open) when the detected value is equal to or higher than the reference value, and is logic low (the potential of the primary side ground G1) when the detected value is less than the reference value. Since the comparison circuit Cp includes the comparator 41, the discharge circuit Ds can be operated based on a highly accurate comparison between the reference value and the detected value.

放電回路Dsは、抵抗42、FET43、抵抗44及びトランジスタ45を含む。コンパレータ41の出力端子はFET43のゲート端子に接続され、FET43のゲート端子は抵抗42を介して制御電源Vcc1から給電される。なお、コンパレータ41の出力が論理ハイの場合にコンパレータ41の出力端子がオープンとなるのではなく電圧を出力できる場合には、抵抗42はなくてもよい。FET43のドレイン端子及びトランジスタ45のベース端子は抵抗44を介して制御電源Vcc1から給電され、FET43のソース端子及びトランジスタ45のエミッタ端子は一次側グランドG1に接続される。トランジスタ45のコレクタ端子が制御IC20のFB端子に接続される。コンパレータ41の出力がハイの場合、FET43がオン状態となり、トランジスタ45がオフ状態となる。したがって、FB端子電圧は、端子電圧引抜回路800に影響されない。一方、コンパレータ41の出力がローの場合、FET43がオフ状態となり、トランジスタ45がオン状態となり、FB端子電圧がゼロに低下する。なお、各スイッチ素子に関して、FET43の代わりにトランジスタを用いてもよいし、トランジスタ45の代わりにFETを用いてもよい。   The discharge circuit Ds includes a resistor 42, an FET 43, a resistor 44, and a transistor 45. The output terminal of the comparator 41 is connected to the gate terminal of the FET 43, and the gate terminal of the FET 43 is supplied with power from the control power supply Vcc1 via the resistor. When the output of the comparator 41 is logic high, the resistor 42 may not be provided if the output terminal of the comparator 41 can be output instead of being opened. The drain terminal of the FET 43 and the base terminal of the transistor 45 are supplied with power from the control power supply Vcc1 through the resistor 44, and the source terminal of the FET 43 and the emitter terminal of the transistor 45 are connected to the primary side ground G1. The collector terminal of the transistor 45 is connected to the FB terminal of the control IC 20. When the output of the comparator 41 is high, the FET 43 is turned on and the transistor 45 is turned off. Therefore, the FB terminal voltage is not affected by the terminal voltage extraction circuit 800. On the other hand, when the output of the comparator 41 is low, the FET 43 is turned off, the transistor 45 is turned on, and the FB terminal voltage is reduced to zero. For each switch element, a transistor may be used instead of the FET 43, or an FET may be used instead of the transistor 45.

図3に、端子電圧引抜回路800を有するLED用電源装置100の電源電圧低下時の各部波形を示す。図3は、下段から、交流電源ACの電源電圧、コンパレータ41の入力電圧、コンパレータ41の出力状態、FB端子電圧、及び出力電流を示し、横軸は時間である。なお、図は寸法通りではない。   FIG. 3 shows the waveforms of each part when the power supply voltage of the LED power supply device 100 having the terminal voltage extraction circuit 800 is lowered. FIG. 3 shows, from the bottom, the power supply voltage of the AC power supply AC, the input voltage of the comparator 41, the output state of the comparator 41, the FB terminal voltage, and the output current, and the horizontal axis is time. Note that the figures are not exactly the same.

時刻t1までは、電源電圧は定常状態(正常な状態)にある。この場合、検出値が基準値よりも高く、コンパレータ41の出力はハイとなる。ここで、検出側コンデンサ38の容量が基準側コンデンサ34の容量よりも小さいため、検出値のリップルは基準値のリップルよりも大きい。検出値の波形と基準値の波形の差分は小さいが、検出値のリップルと基準値のリップルとは同位相であるため、電源電圧に変動がない期間においては、両者のリップルに起因して検出値と基準値との大小関係が逆転することはない。コンパレータ41の出力はハイであるので、FET43/トランジスタ45はそれぞれオン状態/オフ状態であり、FB端子電圧は、フィードバック回路700からのフィードバック信号によって決定された電圧Vaとなる。これにより、出力電流は、FB端子電圧Vaに対応する値Ia(目標電流値に対応する電流値)となる。   Until time t1, the power supply voltage is in a steady state (normal state). In this case, the detected value is higher than the reference value, and the output of the comparator 41 is high. Here, since the capacitance of the detection side capacitor 38 is smaller than the capacitance of the reference side capacitor 34, the ripple of the detection value is larger than the ripple of the reference value. The difference between the waveform of the detected value and the waveform of the reference value is small, but the ripple of the detected value and the ripple of the reference value are in phase. The magnitude relationship between the value and the reference value is not reversed. Since the output of the comparator 41 is high, the FET 43 / transistor 45 are in the on state / off state, respectively, and the FB terminal voltage becomes the voltage Va determined by the feedback signal from the feedback circuit 700. As a result, the output current becomes a value Ia corresponding to the FB terminal voltage Va (current value corresponding to the target current value).

時刻t1において、電源電圧が急峻に低下するものとする。ここで、基準側コンデンサ34の相対的に大きい容量(基準値取得回路Rfの相対的に大きい時定数)に起因して、基準値は電源電圧の低下に対して遅く低下していく。一方、検出側コンデンサ38の相対的に小さい容量(検出値取得回路Dtの相対的に小さい時定数)に起因して、検出値は電源電圧の低下に対して急峻に低下する。すなわち、検出値の低下は基準値の低下よりも速い。なお、時刻t1の直後でのFB端子電圧の上昇は、フィードバック回路700の定電流制御の作用によるものである。   It is assumed that the power supply voltage drops sharply at time t1. Here, due to the relatively large capacity of the reference-side capacitor 34 (relatively large time constant of the reference value acquisition circuit Rf), the reference value gradually decreases with respect to the decrease of the power supply voltage. On the other hand, due to the relatively small capacitance of the detection-side capacitor 38 (relatively small time constant of the detection value acquisition circuit Dt), the detection value decreases sharply with respect to the decrease of the power supply voltage. That is, the decrease in the detected value is faster than the decrease in the reference value. The increase in the FB terminal voltage immediately after time t1 is due to the constant current control action of the feedback circuit 700.

時刻t1の直後の時刻t2において、検出値が基準値を下回る。これにより、コンパレータ41の出力はローとなり、FET43/トランジスタ45はそれぞれオフ状態/オン状態となり、FB端子電圧はトランジスタ45によって引き抜かれてゼロとなる。これにより、FETのスイッチングが停止され、出力電流はゼロとなる。時刻t2以降においては、FET5のスイッチングの停止により補助巻線6sからの給電は停止するが、コンパレータ41及びトランジスタ45を動作させる程度の制御電源Vcc1は、抵抗14及び15からの給電によって確保される。   At time t2 immediately after time t1, the detected value falls below the reference value. As a result, the output of the comparator 41 becomes low, the FET 43 / transistor 45 is turned off / on, and the FB terminal voltage is pulled out by the transistor 45 and becomes zero. Thereby, the switching of the FET is stopped, and the output current becomes zero. After the time t2, the power supply from the auxiliary winding 6s is stopped by the switching of the FET 5 being stopped, but the control power supply Vcc1 for operating the comparator 41 and the transistor 45 is secured by the power supply from the resistors 14 and 15. .

時刻t3において、電源電圧が復帰して急峻に上昇するものとする。ここで、基準側コンデンサ34の相対的に大きい容量(相対的に大きい時定数)に起因して、基準値は電源電圧の上昇に対して遅く上昇していく。一方、検出側コンデンサ38の相対的に小さい容量(相対的に小さい時定数)に起因して、検出値は電源電圧の上昇に対して急峻に上昇する。すなわち、検出値の上昇は基準値の上昇よりも速い。   It is assumed that the power supply voltage recovers and rises sharply at time t3. Here, due to the relatively large capacity (relatively large time constant) of the reference-side capacitor 34, the reference value increases slowly with respect to the increase of the power supply voltage. On the other hand, due to the relatively small capacitance (relatively small time constant) of the detection-side capacitor 38, the detected value rises sharply as the power supply voltage increases. That is, the detection value rises faster than the reference value rises.

時刻t3の直後の時刻t4において、検出値が基準値を上回る。これにより、コンパレータ41の出力はハイとなり、FET43/トランジスタ45はそれぞれオン状態/オフ状態となり、FB端子電圧は、フィードバック回路700によって決定された電圧Vaとなる。これにより、時刻t1前と同様に、FB端子電圧に対応する出力電流Iaが得られる。   At time t4 immediately after time t3, the detected value exceeds the reference value. As a result, the output of the comparator 41 becomes high, the FET 43 / transistor 45 are turned on / off, and the FB terminal voltage becomes the voltage Va determined by the feedback circuit 700. As a result, the output current Ia corresponding to the FB terminal voltage is obtained as before time t1.

上述のように、端子電圧引抜回路800では、電源電圧定常時においては基準値に対して検出値が相対的に高いこと、及び電源電圧変動時においては基準値の変化速度に対して検出値の変化速度が大きいことを利用して端子電圧引抜動作が制御される。このように、基準値と検出値の差分を小さくするとともに基準値と検出値の変化速度の差を大きくすることによって、広範囲の電源電圧に対して、より高い精度で電源電圧の変動を検出することが可能となる。さらに、国内及び諸外国におけるAC100V、AC110V、AC115V、AC120V、AC127V、AC200V、AC220V、AC230V、AC242V、AC256V等(それぞれ公称値)といった種々の電源電圧に対して同じ回路定数の端子電圧引抜回路800を採用することができ、回路の標準化が促進される。また、検出側コンデンサ38を小容量化することができるので、電源電圧変動に対する端子電圧引抜動作の応答性も確保される。   As described above, in the terminal voltage extracting circuit 800, the detected value is relatively high with respect to the reference value when the power supply voltage is steady, and the detected value is compared with the change rate of the reference value when the power supply voltage is varied. The terminal voltage extraction operation is controlled by utilizing the large change speed. As described above, by reducing the difference between the reference value and the detected value and increasing the difference between the change speeds of the reference value and the detected value, the fluctuation of the power supply voltage is detected with higher accuracy with respect to a wide range of power supply voltages. It becomes possible. Furthermore, the terminal voltage extraction circuit 800 having the same circuit constant is provided for various power supply voltages such as AC100V, AC110V, AC115V, AC120V, AC127V, AC200V, AC220V, AC230V, AC242V, AC256V, etc. (each nominal value) in Japan and other countries. The standardization of the circuit can be promoted. In addition, since the capacitance of the detection-side capacitor 38 can be reduced, the responsiveness of the terminal voltage extraction operation with respect to the power supply voltage fluctuation is also ensured.

以上のように、本実施形態のLED用電源装置100は、交流電源ACの電源電圧を整流して整流出力電圧を出力する整流回路200と、整流出力電圧から直流の出力電流を生成してこの出力電流をLED50に供給するDC/DCコンバータ300と、FB端子電圧の増加に対して出力電流を増加させるようにDC/DCコンバータ300を駆動するドライバ回路600と、出力電流が目標電流値に一致するようにFB端子電圧を決定するフィードバック回路700と、端子電圧引抜回路800を備え、端子電圧引抜回路800は、基準値取得回路Rf、検出値取得回路Dt、比較回路Cp及び放電回路Dsを備える。基準値取得回路Rfでは、整流出力電圧の分圧値が相対的に低い分圧比及び相対的に大きい時定数で基準値として取得され、検出値取得回路Dtでは、整流出力電圧の分圧値が相対的に高い分圧比及び相対的に小さい時定数で検出値として取得される。比較回路Cpにおいて、基準値と検出値とが比較され、検出値が基準値未満となる場合に所定論理(本例では論理ロー)が出力される。放電回路Dsは、上記所定論理の出力に応じてフィードバック回路700の動作にかかわらずFB端子電圧を低下させるように構成される。   As described above, the LED power supply device 100 according to the present embodiment rectifies the power supply voltage of the AC power supply AC and outputs a rectified output voltage, and generates a DC output current from the rectified output voltage. A DC / DC converter 300 that supplies output current to the LED 50, a driver circuit 600 that drives the DC / DC converter 300 to increase the output current in response to an increase in the FB terminal voltage, and the output current matches the target current value Thus, a feedback circuit 700 for determining the FB terminal voltage and a terminal voltage extraction circuit 800 are provided. The terminal voltage extraction circuit 800 includes a reference value acquisition circuit Rf, a detection value acquisition circuit Dt, a comparison circuit Cp, and a discharge circuit Ds. . In the reference value acquisition circuit Rf, the divided value of the rectified output voltage is acquired as a reference value with a relatively low voltage dividing ratio and a relatively large time constant. In the detected value acquisition circuit Dt, the divided value of the rectified output voltage is The detection value is obtained with a relatively high partial pressure ratio and a relatively small time constant. In the comparison circuit Cp, the reference value and the detected value are compared, and when the detected value is less than the reference value, a predetermined logic (logic low in this example) is output. The discharge circuit Ds is configured to decrease the FB terminal voltage in accordance with the output of the predetermined logic regardless of the operation of the feedback circuit 700.

このように、基準値が相対的に低い分圧比及び大きい時定数で取得されるとともに検出値が相対的に高い分圧比及び小さい時定数で取得される。これにより、電源電圧値にかかわらず、電源電圧の定常時においては検出値が基準値を上回り、電源電圧低下時においては検出値が基準値よりも速く電源電圧の低下に応答することにより検出値が基準値を下回り、この基準値と検出値の大小関係の逆転に応じて所定端子の電圧が引き抜かれる。したがって、広範囲の電源電圧(例えば、AC100V〜AC256V)に対して標準化された回路構成で精度良く電源電圧低下を検出することが可能となる。そして、電源電圧復帰時に、FB端子電圧が引き抜かれた状態でFET5の駆動が開始されるので、電源電圧復帰時における出力電流のオーバーシュートを抑制することが可能となる。出力電流のオーバーシュートの抑制により、LED50、FET5等の短寿命化が回避され、信頼性が向上する。また、LED照明装置150は、上記のように出力電流のオーバーシュートを抑制可能なLED用電源装置100を備えるので、電源復帰時におけるLED50の明るさのオーバーシュートが抑制された快適な照明が実現される。   Thus, the reference value is acquired with a relatively low voltage division ratio and a large time constant, and the detected value is acquired with a relatively high voltage division ratio and a small time constant. As a result, regardless of the power supply voltage value, the detected value exceeds the reference value when the power supply voltage is steady, and when the power supply voltage drops, the detected value responds to the power supply voltage drop faster than the reference value. Falls below the reference value, and the voltage at the predetermined terminal is pulled out in accordance with the reversal of the magnitude relationship between the reference value and the detected value. Therefore, it is possible to detect a drop in power supply voltage with high accuracy with a circuit configuration standardized with respect to a wide range of power supply voltages (for example, AC 100 V to AC 256 V). Since the driving of the FET 5 is started with the FB terminal voltage pulled out when the power supply voltage is restored, it is possible to suppress overshoot of the output current when the power supply voltage is restored. By suppressing the overshoot of the output current, shortening of the lifetime of the LED 50, the FET 5, etc. is avoided, and the reliability is improved. Further, since the LED lighting device 150 includes the LED power supply device 100 capable of suppressing the overshoot of the output current as described above, a comfortable illumination in which the overshoot of the brightness of the LED 50 at the time of power recovery is suppressed is realized. Is done.

<第2の実施形態>
上記第1の実施形態では、入力コンデンサの容量が出力コンデンサの容量よりも小さい力率改善型のフライバックコンバータを用いる構成を示したが、本実施形態では入力コンデンサの容量が出力コンデンサの容量よりも大きい非力率改善型のフライバックコンバータを用いる構成を示す。このような力率改善型でないフライバックコンバータは、低ワット用(入力電力が30W以下)のLED用電源装置に適用される場合がある。ここで、非力率改善型のフライバックコンバータを用いるLED用電源装置にも第1の実施形態と同様の端子電圧引抜回路800が適用可能であり、この場合、整流回路200の整流出力は入力コンデンサによって充分に平滑されるので理論的には基準側コンデンサ34をなくすことが可能となる(ただし、ノイズ除去などのために小容量の基準側コンデンサ34は必要となり得る)。一方、本実施形態では、電源電圧変動が入力コンデンサの平滑電圧に現れる前に、FB端子電圧引抜回路を作動させる構成を示す。
<Second Embodiment>
In the first embodiment, the configuration using the power factor improving type flyback converter in which the capacity of the input capacitor is smaller than the capacity of the output capacitor is shown. However, in this embodiment, the capacity of the input capacitor is larger than the capacity of the output capacitor. A configuration using a large non-power factor flyback converter is also shown. Such a flyback converter that is not a power factor improving type may be applied to an LED power supply device for low wattage (input power is 30 W or less). Here, the same terminal voltage extraction circuit 800 as that of the first embodiment can be applied to the LED power supply apparatus using the non-power factor improved flyback converter. In this case, the rectified output of the rectifier circuit 200 is the input capacitor. Therefore, it is theoretically possible to eliminate the reference-side capacitor 34 (however, a small-capacitance reference-side capacitor 34 may be necessary for noise removal or the like). On the other hand, this embodiment shows a configuration in which the FB terminal voltage extracting circuit is operated before the power supply voltage fluctuation appears in the smoothed voltage of the input capacitor.

図4に、本実施形態によるLED用電源装置100及びLED照明装置150を示す。本実施形態において、第1の実施形態と実質的に同様の構成又は対応する構成には同様の符号を付し、その重複する説明を省略する。   FIG. 4 shows the LED power supply device 100 and the LED lighting device 150 according to the present embodiment. In the present embodiment, configurations that are substantially the same as or correspond to those in the first embodiment are denoted by the same reference numerals, and redundant description thereof is omitted.

本実施形態では、整流回路200の出力部に入力コンデンサ54(例えば、電解コンデンサ)が接続され、DC/DCコンバータ300の出力部に出力コンデンサ59(例えば、フィルムコンデンサ)が接続される。入力コンデンサ54の容量は出力コンデンサ59の容量よりも充分に大きい。したがって、整流回路200(ダイオードブリッジ3)の整流出力は、脈流波形ではなく実質的に電源電圧のピーク値に等しい定電圧波形となる。   In the present embodiment, an input capacitor 54 (for example, an electrolytic capacitor) is connected to the output part of the rectifier circuit 200, and an output capacitor 59 (for example, a film capacitor) is connected to the output part of the DC / DC converter 300. The capacity of the input capacitor 54 is sufficiently larger than the capacity of the output capacitor 59. Therefore, the rectified output of the rectifier circuit 200 (diode bridge 3) is not a pulsating waveform but a constant voltage waveform substantially equal to the peak value of the power supply voltage.

本実施形態では、整流回路200とは別に整流回路205が設けられる。整流回路205はダイオードブリッジからなり、このダイオードブリッジは交流電源ACから見てダイオードブリッジ3と並列に接続される。検出値取得回路Dtは、整流回路205の高電位側出力端と一次側グランドG1の間に接続される。基準値取得回路Rfは、第1の実施形態と同様に、整流回路200(ダイオードブリッジ3)の高電位側出力端と一次側グランドG1の間に接続される。   In the present embodiment, a rectifier circuit 205 is provided separately from the rectifier circuit 200. The rectifier circuit 205 is formed of a diode bridge, and this diode bridge is connected in parallel with the diode bridge 3 when viewed from the AC power source AC. The detection value acquisition circuit Dt is connected between the high potential side output terminal of the rectifier circuit 205 and the primary side ground G1. As in the first embodiment, the reference value acquisition circuit Rf is connected between the high potential side output terminal of the rectifier circuit 200 (diode bridge 3) and the primary side ground G1.

ここで、基準値取得回路Rfの抵抗31〜33の抵抗値及び基準側コンデンサ34の容量並びに検出値取得回路Dtの抵抗35〜37の抵抗値及び検出側コンデンサ38の容量は、結果として得られる基準値及び検出値の波形が第1の実施形態の場合(図3に示す基準値及び検出値)と同様の波形となるように選定されればよい。あるいは、基準値は、第1の実施形態の場合よりも更に平滑化されてもよい。したがって、本実施形態のLED用電源装置100の動作は、図3に示す第1の実施形態のものと実質的に同じである。   Here, the resistance values of the resistors 31 to 33 of the reference value acquisition circuit Rf and the capacitance of the reference side capacitor 34, the resistance values of the resistors 35 to 37 of the detection value acquisition circuit Dt, and the capacitance of the detection side capacitor 38 are obtained as a result. The waveform of the reference value and the detection value may be selected so as to be the same as that in the case of the first embodiment (reference value and detection value shown in FIG. 3). Alternatively, the reference value may be further smoothed than in the case of the first embodiment. Therefore, the operation of the LED power supply device 100 of this embodiment is substantially the same as that of the first embodiment shown in FIG.

すなわち、本実施形態の基準値取得回路Rf及び大容量の入力コンデンサ54によって決定される時定数が、第1の実施形態の基準値取得回路Rf及び小容量の入力コンデンサ4によって決定される時定数(入力コンデンサ4の容量はほとんど影響しない)と同等かそれ以上となればよい。したがって、本実施形態における基準側コンデンサ34の容量は、第1の実施形態における基準側コンデンサ34の容量以下であってもよい。また、本実施形態の検出値取得回路Dtの回路定数は、第1の実施形態の検出値取得回路Dtの回路定数と同様であればよい。このように、電源電圧変動に伴う基準値の変動は入力コンデンサ54の影響を受ける一方で、検出値の変動は入力コンデンサ54の影響を受けないため、電源電圧変動に対する検出の応答性(したがって端子電圧引抜動作の応答性)が確保される。   That is, the time constant determined by the reference value acquisition circuit Rf and the large-capacity input capacitor 54 of the present embodiment is the time constant determined by the reference value acquisition circuit Rf and the small-capacity input capacitor 4 of the first embodiment. (The capacity of the input capacitor 4 hardly affects). Therefore, the capacity of the reference side capacitor 34 in the present embodiment may be equal to or less than the capacity of the reference side capacitor 34 in the first embodiment. Further, the circuit constant of the detection value acquisition circuit Dt of the present embodiment may be the same as the circuit constant of the detection value acquisition circuit Dt of the first embodiment. As described above, the fluctuation of the reference value accompanying the fluctuation of the power supply voltage is affected by the input capacitor 54, while the fluctuation of the detection value is not affected by the input capacitor 54. Responsiveness of voltage extraction operation) is ensured.

以上のように、本実施形態のLED用電源装置100は、交流電源ACの電源電圧を整流して整流出力電圧を出力する整流回路200及び205と、整流出力電圧から直流の出力電流を生成してこの出力電流をLED50に供給するDC/DCコンバータ300と、FB端子電圧の増加に対して出力電流を増加させるようにDC/DCコンバータ300を駆動するドライバ回路600と、出力電流が目標電流値に一致するようにFB端子電圧を決定するフィードバック回路700と、端子電圧引抜回路800を備え、端子電圧引抜回路800は、基準値取得回路Rf、検出値取得回路Dt、比較回路Cp及び放電回路Dsを備える。基準値取得回路Rfでは、整流回路200の整流出力電圧の分圧値が相対的に低い分圧比及び相対的に大きい時定数で基準値として取得され、検出値取得回路Dtでは、整流回路205の整流出力電圧の分圧値が相対的に高い分圧比及び相対的に小さい時定数で検出値として取得される。比較回路Cpにおいて、基準値と検出値とが比較され、検出値が基準値未満となる場合に所定論理(本例では論理ロー)が出力される。放電回路Dsは、上記所定論理の出力に応じてフィードバック回路700の動作にかかわらずFB端子電圧を低下させるように構成される。   As described above, the LED power supply device 100 according to this embodiment generates rectified output current from the rectified output voltage by using the rectified circuits 200 and 205 that rectify the power supply voltage of the AC power supply AC and output the rectified output voltage. A DC / DC converter 300 for supplying the output current to the LED 50, a driver circuit 600 for driving the DC / DC converter 300 to increase the output current in response to an increase in the FB terminal voltage, and the output current is a target current value. A feedback circuit 700 that determines the FB terminal voltage so as to match the terminal voltage, and a terminal voltage extraction circuit 800. The terminal voltage extraction circuit 800 includes a reference value acquisition circuit Rf, a detection value acquisition circuit Dt, a comparison circuit Cp, and a discharge circuit Ds. Is provided. In the reference value acquisition circuit Rf, the divided value of the rectified output voltage of the rectifier circuit 200 is acquired as a reference value with a relatively low voltage division ratio and a relatively large time constant. In the detection value acquisition circuit Dt, the rectifier circuit 205 A divided value of the rectified output voltage is acquired as a detection value with a relatively high voltage dividing ratio and a relatively small time constant. In the comparison circuit Cp, the reference value and the detected value are compared, and when the detected value is less than the reference value, a predetermined logic (logic low in this example) is output. The discharge circuit Ds is configured to decrease the FB terminal voltage in accordance with the output of the predetermined logic regardless of the operation of the feedback circuit 700.

本実施形態では、第1の実施形態と同様の効果が得られる。すなわち、本実施形態でも、広範囲の電源電圧に対して標準化された回路構成で精度良く電源電圧低下を検出し、電源電圧復帰時における出力電流のオーバーシュートを抑制することが可能となる。また、本実施形態では、整流回路200の整流出力の容量成分(入力コンデンサ54の容量)にかかわらず電源電圧変動に対する検出値の応答性が確保されるので、適時の端子電圧引抜動作が可能となる。   In the present embodiment, the same effect as in the first embodiment can be obtained. That is, also in this embodiment, it is possible to accurately detect a power supply voltage drop with a circuit configuration standardized over a wide range of power supply voltages, and to suppress overshoot of the output current when the power supply voltage is restored. Further, in this embodiment, since the responsiveness of the detection value to the power supply voltage fluctuation is ensured regardless of the capacitance component of the rectified output of the rectifier circuit 200 (capacitance of the input capacitor 54), it is possible to perform the terminal voltage extraction operation in a timely manner. Become.

<第3の実施形態>
上記第1及び第2実施形態では、比較的短時間(例えば、1秒以内程度)の電源電圧低下が想定されている(例えば、IEC規格61000−4−11参照)。一方、本実施形態では、比較的長時間の電源電圧低下に対応する構成を示す。図5に、本実施形態の端子電圧引抜回路800を示す。本実施形態において、第1又は第2の実施形態と実質的に同様の構成又は対応する構成には同様の符号を付し、その重複する説明を省略する。
<Third Embodiment>
In the first and second embodiments, a power supply voltage drop is assumed to be relatively short (for example, within about 1 second) (for example, see IEC standard 61000-4-11). On the other hand, in the present embodiment, a configuration corresponding to a power supply voltage drop for a relatively long time is shown. FIG. 5 shows a terminal voltage extracting circuit 800 of this embodiment. In the present embodiment, the same reference numerals are given to substantially the same or corresponding configurations as those in the first or second embodiment, and the overlapping description will be omitted.

図5に示すように、基準値取得回路Rfは、少なくとも抵抗31〜33、基準側コンデンサ34及びダイオード46を備える。検出値取得回路Dtは、整流回路200(第1の実施形態参照)又は整流回路205(第2の実施形態参照)の高電位側出力端に接続される。ダイオード46は、抵抗分圧回路(31〜33)の分圧点から基準側コンデンサ34に向かう電流経路に挿入接続される。ダイオード46のアノードが分圧点に接続され、カソードが基準側コンデンサ34に接続され、ダイオード46のカソードの電圧が基準値となる。なお、コンパレータ41の入力インピーダンスを若干低下させるために、抵抗33よりも抵抗値が充分に高い抵抗47が、ダイオード46のカソードと一次側グランドG1の間に接続されてもよい。   As shown in FIG. 5, the reference value acquisition circuit Rf includes at least resistors 31 to 33, a reference side capacitor 34, and a diode 46. The detection value acquisition circuit Dt is connected to the high-potential side output terminal of the rectifier circuit 200 (see the first embodiment) or the rectifier circuit 205 (see the second embodiment). The diode 46 is inserted and connected to a current path from the voltage dividing point of the resistance voltage dividing circuit (31 to 33) toward the reference side capacitor 34. The anode of the diode 46 is connected to the voltage dividing point, the cathode is connected to the reference-side capacitor 34, and the cathode voltage of the diode 46 becomes the reference value. In order to slightly reduce the input impedance of the comparator 41, a resistor 47 having a resistance value sufficiently higher than that of the resistor 33 may be connected between the cathode of the diode 46 and the primary side ground G1.

本実施形態の回路動作と第1の実施形態の回路動作(図3参照)とは基本的には同様であるが、電源電圧が低下を開始する時刻t1から電源電圧が復帰する時刻t3までの期間における基準値の波形が異なる。具体的には、時刻t1において電源電圧が低下を開始すると、抵抗33の電位が下がり、ダイオード46がオフして基準側コンデンサ34の放電経路が抵抗47のみとなる。抵抗47の抵抗値は抵抗33の抵抗値よりも充分に高いため、ダイオード46が接続されない場合と比べて、時刻t1〜t3における基準値の低下は小さくなる。また、時刻t1〜t3においては、電源電圧の全波整流波形に対応するリップルは基準値に現れない。   The circuit operation of this embodiment and the circuit operation of the first embodiment (see FIG. 3) are basically the same, but from time t1 when the power supply voltage starts to drop to time t3 when the power supply voltage returns. The reference value waveform in the period is different. Specifically, when the power supply voltage starts decreasing at time t1, the potential of the resistor 33 decreases, the diode 46 is turned off, and the discharge path of the reference-side capacitor 34 is only the resistor 47. Since the resistance value of the resistor 47 is sufficiently higher than the resistance value of the resistor 33, the decrease in the reference value at times t1 to t3 is smaller than when the diode 46 is not connected. Further, at times t1 to t3, the ripple corresponding to the full-wave rectified waveform of the power supply voltage does not appear in the reference value.

上述したように、本実施形態の端子電圧引抜回路800によると、電源電圧が低下した期間における基準側コンデンサ34から抵抗分圧回路(特に抵抗33)への放電がダイオード46によって抑制され、電源電圧低下前に得られた基準値がより長時間にわたって維持される。したがって、長期間の電源電圧低下に対しても確実に端子電圧引抜作用が維持される。   As described above, according to the terminal voltage extracting circuit 800 of this embodiment, the discharge from the reference-side capacitor 34 to the resistance voltage dividing circuit (particularly the resistor 33) during the period when the power supply voltage is reduced is suppressed by the diode 46, and the power supply voltage The reference value obtained before the decrease is maintained for a longer time. Therefore, the terminal voltage extracting operation is reliably maintained even when the power supply voltage is lowered for a long time.

<変形例>
以上に本発明の好適な実施形態を示したが、本発明は、例えば以下に示すように種々の態様に変形可能である。
<Modification>
Although preferred embodiments of the present invention have been described above, the present invention can be modified into various modes as shown below, for example.

(1)端子電圧引抜回路800の変形
上記各実施形態では、端子電圧引抜回路800の放電回路Dsを2段のスイッチ素子(FET43及びトランジスタ45)で形成したが、図6Aに示すように、コンパレータ41の論理を反転して1段のスイッチ素子(FET43)で構成してもよい。また、コンパレータ41の電流引込能力が充分である場合には、図6Bに示すように、スイッチ素子を設けずにコンパレータ41の出力端子を直接FB端子に接続してもよい。この場合、コンパレータ41の出力端子とFB端子の間の配線が放電回路Dsを構成する。なお、いずれの場合であっても、放電回路Dsにおいて、スイッチ素子としてのFETとトランジスタは互換可能である。
(1) Modification of Terminal Voltage Extraction Circuit 800 In each of the above embodiments, the discharge circuit Ds of the terminal voltage extraction circuit 800 is formed by two stages of switch elements (FET 43 and transistor 45). As shown in FIG. The logic of 41 may be inverted and it may be configured by a single-stage switch element (FET 43). If the current drawing capability of the comparator 41 is sufficient, as shown in FIG. 6B, the output terminal of the comparator 41 may be directly connected to the FB terminal without providing a switch element. In this case, the wiring between the output terminal of the comparator 41 and the FB terminal constitutes the discharge circuit Ds. In any case, in the discharge circuit Ds, the FET as the switch element and the transistor are interchangeable.

(2)端子電圧引抜回路800の変形
上記各実施形態では、端子電圧引抜回路800の動作時にFB端子電圧がゼロまで低下されることにより出力電流が停止され、LED50は消灯される構成を示した。一方、図7に示すように、FB端子とトランジスタ45のコレクタ端子の間に適切な抵抗値の抵抗48を接続して、端子電圧引抜回路800の動作時にFB端子電圧が充分に低い電圧に低下される構成としてもよい。これにより、電源電圧が低下した状態において、ドライバ回路600等の動作が継続した状態で出力電流が低減され、LED50が減光点灯される。ただし、フォトカプラ30のフォトトランジスタ30tがオフ状態であっても出力電流のオーバーシュートが起こらない程度にFB端子電圧の低下量(すなわち、抵抗48の抵抗値)が決定される必要がある。なお、本変形例の構成は、図6A及び図6Bの回路にも適用可能である。
(2) Modification of Terminal Voltage Extraction Circuit 800 In each of the above embodiments, the output current is stopped when the FB terminal voltage is reduced to zero when the terminal voltage extraction circuit 800 is operated, and the LED 50 is turned off. . On the other hand, as shown in FIG. 7, a resistor 48 having an appropriate resistance value is connected between the FB terminal and the collector terminal of the transistor 45, so that the FB terminal voltage is lowered to a sufficiently low voltage when the terminal voltage extracting circuit 800 is operated. It is good also as a structure to be made. As a result, in a state where the power supply voltage is lowered, the output current is reduced while the operation of the driver circuit 600 and the like is continued, and the LED 50 is dimmed. However, the amount of decrease in the FB terminal voltage (that is, the resistance value of the resistor 48) needs to be determined to such an extent that the output current does not overshoot even when the phototransistor 30t of the photocoupler 30 is in the off state. Note that the configuration of this modification is also applicable to the circuits of FIGS. 6A and 6B.

(3)DC/DCコンバータ300の変形
上記各実施形態においては、DC/DCコンバータ300がフライバックコンバータである構成を示したが、本発明は、DC/DCコンバータ300が、バックコンバータ、バックブーストコンバータ等の他の形態のDC/DCコンバータである構成にも適用可能である。また、本発明は、DC/DCコンバータ300の前段(すなわち、整流回路200の後段)に力率改善回路(昇圧チョッパ回路など)が接続される構成にも適用可能である。
(3) Modification of DC / DC Converter 300 In the above embodiments, the DC / DC converter 300 is a flyback converter. However, in the present invention, the DC / DC converter 300 includes a buck converter and a buck boost. The present invention is also applicable to a configuration that is a DC / DC converter of another form such as a converter. The present invention is also applicable to a configuration in which a power factor correction circuit (such as a boost chopper circuit) is connected to the previous stage of the DC / DC converter 300 (that is, the subsequent stage of the rectifier circuit 200).

(4)制御IC20に関する変形
上記各実施形態においては、ドライバ回路600が特定の制御IC20で構成される場合を説明したが、上述した各端子の機能を実現する他の制御IC又はアナログ回路でドライバ回路600が構成される場合にも本発明は適用可能である。
(4) Modification Regarding Control IC 20 In each of the above embodiments, the case where the driver circuit 600 is configured by a specific control IC 20 has been described. However, the driver may be a driver using another control IC or analog circuit that realizes the function of each terminal described above. The present invention is also applicable when the circuit 600 is configured.

4、54 入力コンデンサ
9、59 出力コンデンサ
31〜33、35〜37 抵抗(抵抗分圧回路)
34 基準側コンデンサ
38 検出側コンデンサ
41 コンパレータ
46 ダイオード
50 LED
100 LED用電源装置
150 LED照明装置
200、205 整流回路
300 DC/DCコンバータ
600 ドライバ回路
700 フィードバック回路
800 端子電圧引抜回路
Rf 基準値取得回路
Dt 検出値取得回路
Cp 比較回路
Ds 放電回路
4, 54 Input capacitor 9, 59 Output capacitor 31-33, 35-37 Resistance (resistance voltage divider)
34 Reference-side capacitor 38 Detection-side capacitor 41 Comparator 46 Diode 50 LED
100 LED power supply device 150 LED lighting device 200, 205 rectifier circuit 300 DC / DC converter 600 driver circuit 700 feedback circuit 800 terminal voltage extraction circuit Rf reference value acquisition circuit Dt detection value acquisition circuit Cp comparison circuit Ds discharge circuit

Claims (8)

LED用電源装置であって、
交流電源電圧を整流して整流出力電圧を出力する整流回路と、
前記整流出力電圧から直流の出力電流を生成して該出力電流をLEDに供給するDC/DCコンバータと、
所定端子を有し、該所定端子の電圧の増加に対して前記出力電流を増加させるように前記DC/DCコンバータを駆動するドライバ回路と、
前記出力電流が目標値に一致するように前記所定端子の電圧を決定するフィードバック回路と、
前記整流出力電圧の分圧値を第1の分圧比及び第1の時定数で基準値として取得する基準値取得回路、前記整流出力電圧の分圧値を前記第1の分圧比よりも高い第2の分圧比及び前記第1の時定数よりも小さい第2の時定数で検出値として取得する検出値取得回路、前記基準値と前記検出値を比較して前記検出値が前記基準値未満となる場合に所定論理を出力する比較回路、並びに前記所定論理の出力に応じて前記フィードバック回路の動作にかかわらず前記所定端子の電圧を低下させる放電回路を有する端子電圧引抜回路と
を備えたLED用電源装置。
A power supply for LED,
A rectifier circuit that rectifies an AC power supply voltage and outputs a rectified output voltage;
A DC / DC converter that generates a DC output current from the rectified output voltage and supplies the output current to the LED;
A driver circuit having a predetermined terminal and driving the DC / DC converter so as to increase the output current with respect to an increase in voltage of the predetermined terminal;
A feedback circuit for determining a voltage of the predetermined terminal so that the output current matches a target value;
A reference value acquisition circuit that acquires a divided value of the rectified output voltage as a reference value using a first voltage division ratio and a first time constant, and a voltage value that is higher than the first voltage division ratio. A detection value acquisition circuit that acquires a detection value with a partial pressure ratio of 2 and a second time constant smaller than the first time constant, and the detection value is less than the reference value by comparing the reference value with the detection value A comparator circuit for outputting a predetermined logic in the case, and a terminal voltage extracting circuit having a discharge circuit for reducing the voltage of the predetermined terminal regardless of the operation of the feedback circuit according to the output of the predetermined logic. Power supply.
請求項1に記載のLED用電源装置において、前記検出値取得回路の前記分圧値を平滑する検出側コンデンサの容量が、前記基準値取得回路の前記分圧値を平滑する基準側コンデンサの容量よりも小さい、LED用電源装置。   2. The LED power supply device according to claim 1, wherein a capacitance of a detection-side capacitor that smoothes the divided voltage value of the detection value acquisition circuit is a capacitance of a reference-side capacitor that smoothes the divided voltage value of the reference value acquisition circuit. LED power supply device smaller than 請求項1又は2に記載のLED用電源装置において、前記DC/DCコンバータがフライバックコンバータからなり、前記整流出力電圧を平滑する入力コンデンサの容量が、前記フライバックコンバータの出力側に接続される出力コンデンサの容量よりも小さい、LED用電源装置。   3. The LED power supply device according to claim 1, wherein the DC / DC converter is a flyback converter, and a capacity of an input capacitor for smoothing the rectified output voltage is connected to an output side of the flyback converter. LED power supply device smaller than the capacity of the output capacitor. LED用電源装置であって、
交流電源電圧を整流して第1の整流出力電圧を出力する第1の整流回路と、
前記第1の整流出力電圧から直流の出力電流を生成して該出力電流をLEDに供給するDC/DCコンバータと、
所定端子を有し、該所定端子の電圧の増加に対して前記出力電流を増加させるように前記DC/DCコンバータを駆動するドライバ回路と、
前記出力電流が目標値に一致するように前記所定端子の電圧を決定するフィードバック回路と、
前記交流電源電圧を整流して第2の整流出力電圧を出力する第2の整流回路と、
前記第1の整流出力電圧の分圧値を第1の分圧比及び第1の時定数で基準値として取得する基準値取得回路、前記第2の整流出力電圧の分圧値を前記第1の分圧比よりも高い第2の分圧比及び前記第1の時定数よりも小さい第2の時定数で検出値として取得する検出値取得回路、前記基準値と前記検出値を比較して前記検出値が前記基準値未満となる場合に所定論理を出力する比較回路、並びに前記所定論理の出力に応じて前記フィードバック回路の動作にかかわらず前記所定端子の電圧を低下させる放電回路を有する端子電圧引抜回路と
を備えたLED用電源装置。
A power supply for LED,
A first rectifier circuit that rectifies an AC power supply voltage and outputs a first rectified output voltage;
A DC / DC converter that generates a DC output current from the first rectified output voltage and supplies the output current to the LED;
A driver circuit having a predetermined terminal and driving the DC / DC converter so as to increase the output current with respect to an increase in voltage of the predetermined terminal;
A feedback circuit for determining a voltage of the predetermined terminal so that the output current matches a target value;
A second rectifier circuit that rectifies the AC power supply voltage and outputs a second rectified output voltage;
A reference value acquisition circuit that acquires a divided value of the first rectified output voltage as a reference value using a first voltage division ratio and a first time constant; and a divided value of the second rectified output voltage as the first value A detection value acquisition circuit for acquiring a detection value with a second voltage division ratio higher than the voltage division ratio and a second time constant smaller than the first time constant; and comparing the reference value with the detection value to detect the detection value A comparator circuit that outputs a predetermined logic when the voltage is less than the reference value, and a terminal voltage extraction circuit having a discharge circuit that reduces the voltage of the predetermined terminal regardless of the operation of the feedback circuit in accordance with the output of the predetermined logic LED power supply device comprising:
請求項4に記載のLED用電源装置において、前記DC/DCコンバータがフライバックコンバータからなり、前記第1の整流出力電圧を平滑する入力コンデンサの容量が、前記フライバックコンバータの出力側に接続される出力コンデンサの容量よりも大きい、LED用電源装置。   5. The LED power supply device according to claim 4, wherein the DC / DC converter is a flyback converter, and a capacity of an input capacitor for smoothing the first rectified output voltage is connected to an output side of the flyback converter. LED power supply that is larger than the output capacitor. 請求項1から5のいずれか一項に記載のLED用電源装置において、前記比較回路がコンパレータを含み、前記基準値が前記コンパレータの一方の入力端子に接続されるとともに前記検出値が前記コンパレータの他方の入力端子に入力され、前記所定論理が前記コンパレータによって出力されるように構成された、LED用電源装置。   6. The LED power supply device according to claim 1, wherein the comparison circuit includes a comparator, the reference value is connected to one input terminal of the comparator, and the detection value is An LED power supply device configured to be input to the other input terminal and to output the predetermined logic by the comparator. 請求項1から6のいずれか一項に記載のLED用電源装置において、
前記基準値取得回路が、前記第1の分圧比を有する抵抗分圧回路と、該抵抗分圧回路の分圧点の電圧を平滑する基準側コンデンサと、前記抵抗分圧回路の分圧点から前記基準側コンデンサに向かう電流経路に挿入されてアノードが前記分圧点に接続されるとともにカソードが前記基準側コンデンサに接続されたダイオードとを備え、前記カソードの電圧が前記基準値として取得されるように構成された、LED用電源装置。
In the LED power supply device according to any one of claims 1 to 6,
The reference value acquisition circuit includes a resistance voltage dividing circuit having the first voltage dividing ratio, a reference side capacitor for smoothing a voltage at a voltage dividing point of the resistance voltage dividing circuit, and a voltage dividing point of the resistance voltage dividing circuit. A diode inserted in a current path toward the reference side capacitor and having an anode connected to the voltage dividing point and a cathode connected to the reference side capacitor, and the cathode voltage is acquired as the reference value. The power supply device for LED comprised as follows.
請求項1から7のいずれか一項に記載のLED用電源装置と、前記LEDとを備えたLED照明装置。

The LED illuminating device provided with the power supply device for LED as described in any one of Claim 1 to 7, and the said LED.

JP2016023284A 2016-02-10 2016-02-10 LED power supply device and LED lighting device Expired - Fee Related JP6613938B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016023284A JP6613938B2 (en) 2016-02-10 2016-02-10 LED power supply device and LED lighting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016023284A JP6613938B2 (en) 2016-02-10 2016-02-10 LED power supply device and LED lighting device

Publications (2)

Publication Number Publication Date
JP2017142970A true JP2017142970A (en) 2017-08-17
JP6613938B2 JP6613938B2 (en) 2019-12-04

Family

ID=59628597

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016023284A Expired - Fee Related JP6613938B2 (en) 2016-02-10 2016-02-10 LED power supply device and LED lighting device

Country Status (1)

Country Link
JP (1) JP6613938B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022095774A1 (en) * 2020-11-04 2022-05-12 苏州欧普照明有限公司 Control circuit and lighting device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022095774A1 (en) * 2020-11-04 2022-05-12 苏州欧普照明有限公司 Control circuit and lighting device

Also Published As

Publication number Publication date
JP6613938B2 (en) 2019-12-04

Similar Documents

Publication Publication Date Title
US9331583B2 (en) Switch mode power supply, control circuit and associated control method
US6788557B2 (en) Single conversion power converter with hold-up time
JP5526857B2 (en) Semiconductor integrated circuit for power control and isolated DC power supply
US10903752B2 (en) AC-DC converter with secondary side-control and synchronous rectifier sense architecture
US9596725B2 (en) Method and circuit for constant current buck converter
US9429970B2 (en) Power supply system, associated current ripple suppression circuit and method
US9543839B2 (en) Voltage stabilizing circuit
KR101241470B1 (en) Apparatus for controlling current
JP5056395B2 (en) Switching power supply
EP2364061A2 (en) Circuits and methods for driving light sources
US20080291709A1 (en) Switching power supply apparatus
US9450486B2 (en) Apparatus and method for implementing a multiple function pin in a BCM power supply
EP2164160B1 (en) Voltage reduction detection circuit and switching power supply system
JP2010284031A (en) Switching power supply device and lighting device using the same
JP6187024B2 (en) LED power supply device and LED lighting device
JP2012143133A (en) Switching power supply device
JP2012143134A (en) Switching power supply device
JP2011223840A (en) Electrolytic capacitor-less switching power supply circuit and power supply device
JP6613938B2 (en) LED power supply device and LED lighting device
JP5203444B2 (en) Switching power supply
US20230143191A1 (en) Integrated circuit and power supply circuit
JP6634940B2 (en) Dimmable lighting device and lighting device
US9345100B2 (en) LED power supply
US10594221B1 (en) Power supply device and a power supply method
JP2008099395A (en) Dc-dc converter

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181130

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190906

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191008

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191021

R150 Certificate of patent or registration of utility model

Ref document number: 6613938

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees