JP2017138153A - Jitter tolerance measurement device and jitter tolerance measurement method - Google Patents
Jitter tolerance measurement device and jitter tolerance measurement method Download PDFInfo
- Publication number
- JP2017138153A JP2017138153A JP2016018105A JP2016018105A JP2017138153A JP 2017138153 A JP2017138153 A JP 2017138153A JP 2016018105 A JP2016018105 A JP 2016018105A JP 2016018105 A JP2016018105 A JP 2016018105A JP 2017138153 A JP2017138153 A JP 2017138153A
- Authority
- JP
- Japan
- Prior art keywords
- error rate
- bit error
- jitter
- jitter tolerance
- measurement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Dc Digital Transmission (AREA)
Abstract
Description
本発明は、例えばデータ伝送機器などの測定対象の所望のビットエラーレートのジッタ耐力を測定するジッタ耐力測定装置およびジッタ耐力測定方法に関する。 The present invention relates to a jitter tolerance measuring apparatus and a jitter tolerance measuring method for measuring a jitter tolerance of a desired bit error rate of a measurement target such as a data transmission device.
ジッタ耐力特性は、測定対象に徐々に付加されるジッタ量に対し、エラーを発生しないでどの程度のジッタに耐えられるかジッタの周波数毎に限界を表すものである。このジッタ耐力特性は、例えばSDH、SONET、OTN等のネットワークに接続される装置のジッタ特性に関し、ITU−TやTelcordia等の国際規格で規定されている代表的な特性として知られている。ジッタ耐力特性は、測定によって得られた特性JTと規格特性Rとを対比することで測定対象のジッタ耐力の良否を判定することができる。 The jitter tolerance characteristic represents a limit for each jitter frequency with respect to the amount of jitter that is gradually added to the measurement target, to what extent the jitter can be tolerated without generating an error. This jitter tolerance characteristic is known as a typical characteristic defined in international standards such as ITU-T and Telcordia, regarding the jitter characteristic of a device connected to a network such as SDH, SONET, and OTN. The jitter tolerance characteristic can be determined by comparing the characteristic JT obtained by the measurement with the standard characteristic R to determine whether the jitter tolerance of the measurement object is good or bad.
そして、従来、上述したジッタ耐力を自動測定するジッタ耐力測定装置としては、例えば下記特許文献1に開示されるものが知られている。 Conventionally, as a jitter tolerance measuring apparatus for automatically measuring the jitter tolerance described above, for example, the one disclosed in Patent Document 1 below is known.
特許文献1に開示されるジッタ耐力測定装置は、ジッタ発生部、誤り測定器、ジッタ耐力検出器、特定エラー判定手段、誤り測定規制手段を含んで構成される。さらに説明すると、ジッタ耐力測定装置におけるジッタ発生部は、ジッタが付与されたデータ信号を生成して測定対象に入力する。誤り測定器は、ジッタが付与されたデータ信号の入力に伴って測定対象から出力されるデータ信号の誤り率を測定する。ジッタ耐力検出器は、ジッタ発生部がデータ信号に付与するジッタ量を、予め設定された変化幅で且つ誤り率測定器の測定結果に応じて増減可変し、誤り率が所定値以内に入る最大のジッタ量を、測定対象のジッタ耐力値として求める。特定エラー判定手段は、ジッタ耐力検出部がジッタ量を可変する毎に、測定対象が特定エラー状態か否かを判定する。誤り測定規制手段は、測定対象が特定エラー状態になっている間、誤り測定器による測定動作を停止させる。これにより、ジッタ量の可変によって測定対象が特定エラー状態になっても、正確なジッタ耐力特性を測定できるようにしている。 The jitter tolerance measuring device disclosed in Patent Document 1 includes a jitter generation unit, an error measuring device, a jitter tolerance detector, a specific error determination unit, and an error measurement regulation unit. More specifically, the jitter generation unit in the jitter tolerance measuring apparatus generates a data signal to which jitter is added and inputs the data signal to the measurement target. The error measuring device measures the error rate of the data signal output from the measurement object in accordance with the input of the data signal to which jitter is added. The jitter tolerance detector varies the amount of jitter added to the data signal by the jitter generator in accordance with the preset change width and the measurement result of the error rate measuring device, and the maximum error rate falls within a predetermined value. Is determined as the jitter tolerance value of the measurement target. The specific error determination unit determines whether or not the measurement target is in the specific error state every time the jitter tolerance detector changes the jitter amount. The error measurement restricting means stops the measurement operation by the error measuring device while the measurement target is in the specific error state. As a result, even when the measurement object enters a specific error state due to the variable amount of jitter, it is possible to accurately measure the jitter tolerance characteristic.
ところで、ジッタ耐力測定装置により測定対象のジッタ耐力を測定するにあたっては、所望のビットエラーレートのジッタ耐力点に向かってジッタ量を所定ステップずつ増加するアップワード、所望のビットエラーレートのジッタ耐力点に向かってジッタ量を所定ステップずつ減少するダウンワード、所望のビットエラーレートのジッタ耐力点に向かって検索する間隔を半分に分割しながらジッタ量を変化させるバイナリ(二分探索)の何れかの探索方法を用いてジッタ耐力点への追い込みが行われる。 By the way, when measuring the jitter tolerance of the measurement object by the jitter tolerance measurement apparatus, an upward which increases the jitter amount by a predetermined step toward the jitter tolerance point of the desired bit error rate, the jitter tolerance point of the desired bit error rate Either a downward search that reduces the jitter amount by a predetermined step toward the target, or a binary (binary search) search that changes the jitter amount while halving the search interval toward the jitter tolerance point of the desired bit error rate The method is used to drive the jitter tolerance point.
しかしながら、特許文献1に開示されるジッタ耐力測定装置を用いてジッタ耐力を測定した場合、高レートにおけるジッタ耐力点の短時間測定の対応は可能であるが、図6に示すように、例えば1E−12(=10-12 )以下の低レートのジッタ耐力点を実測するには多大な時間を要するという課題があった。 However, when the jitter tolerance is measured using the jitter tolerance measuring apparatus disclosed in Patent Document 1, it is possible to cope with the short-time measurement of the jitter tolerance point at a high rate. However, as shown in FIG. There is a problem that it takes a lot of time to actually measure a low-rate jitter tolerance point of −12 (= 10 −12 ) or less.
そこで、本発明は上記問題点に鑑みてなされたものであって、測定対象のジッタ耐力特性における所望のビットエラーレートのジッタ耐力点を短時間で予測することができるジッタ耐力測定装置およびジッタ耐力測定方法を提供することを目的としている。 Therefore, the present invention has been made in view of the above problems, and a jitter tolerance measuring apparatus and jitter tolerance capable of predicting a jitter tolerance point of a desired bit error rate in a jitter tolerance characteristic of a measurement target in a short time. The purpose is to provide a measurement method.
上記目的を達成するため、本発明の請求項1に記載されたジッタ耐力測定装置は、所定のビットエラーレートにおけるジッタ耐力点を測定するジッタ耐力測定装置1において、
ジッタ量を所定ステップ幅で増加するアップワード、ジッタ量を所定ステップ幅で減少するダウンワード、検索する間隔を半分に分割しながらジッタ量を変化させるバイナリの中から一つを検索方法として選択し、ビットエラーレート1E−6>前記アップワードの基準ビットエラーレートER1>前記バイナリの基準ビットエラーレートER2>前記ダウンワードの基準ビットエラーレートER3の関係を満たすように前記選択した検索方法に応じて基準ビットエラーレートを設定し、予測したいビットエラーレートを設定する操作部3aと、
前記操作部にて選択された探索方法に応じた基準エラーレートに向かってサインジッタ振幅の値を追い込み、この追い込みによって得られる測定結果の予め設定された計算範囲の測定結果をもとに最小二乗法を用いて仮想直線を求め、この仮想直線と前記操作部にて設定されたビットエラーレートとの交点をジッタ耐力点として予測する制御部3bとを備えたことを特徴とする。
To achieve the above object, a jitter tolerance measuring apparatus according to claim 1 of the present invention is a jitter tolerance measuring apparatus 1 for measuring a jitter tolerance point at a predetermined bit error rate.
Select one of the search methods from among the up search that increases the jitter amount by a predetermined step width, the down word that decreases the jitter amount by a predetermined step width, and the binary that changes the jitter amount while dividing the search interval in half.
The value of the sine jitter amplitude is driven toward the reference error rate corresponding to the search method selected by the operation unit, and the minimum two values are obtained based on the measurement result in the preset calculation range of the measurement result obtained by this tracking. And a
請求項2に記載されたジッタ耐力測定方法は、所定のビットエラーレートにおけるジッタ耐力点を測定するジッタ耐力測定方法において、
ジッタ量を所定ステップ幅で増加するアップワード、ジッタ量を所定ステップ幅で減少するダウンワード、検索する間隔を半分に分割しながらジッタ量を変化させるバイナリの中から一つを検索方法として選択するステップと、
ビットエラーレート1E−6>前記アップワードの基準ビットエラーレートER1>前記バイナリの基準ビットエラーレートER2>前記ダウンワードの基準ビットエラーレートER3の関係を満たすように、前記選択した検索方法に応じて基準ビットエラーレートを設定するステップと、
予測したいビットエラーレートを設定するステップと、
前記選択された探索方法に応じた基準エラーレートに向かってサインジッタ振幅の値を追い込み、この追い込みによって得られる測定結果の予め設定された計算範囲の測定結果をもとに最小二乗法を用いて仮想直線を求め、この仮想直線と前記設定されたビットエラーレートとの交点をジッタ耐力点として予測するステップとを含むことを特徴とする。
The jitter tolerance measuring method according to
The search method is selected from among an upward that increases the jitter amount by a predetermined step width, a downward that decreases the jitter amount by a predetermined step width, and a binary that changes the jitter amount while dividing the search interval in half. Steps,
Setting the bit error rate you want to predict;
The value of the sine jitter amplitude is driven toward the reference error rate corresponding to the selected search method, and the least square method is used based on the measurement result of the preset calculation range of the measurement result obtained by this tracking. Obtaining a virtual straight line and predicting an intersection between the virtual straight line and the set bit error rate as a jitter tolerance point.
本発明によれば、測定対象のジッタ耐力特性における所望のビットエラーレートのジッタ耐力点を短時間で予測することができる。そして、通常の測定では長時間を要する低レートのジッタ耐力点であっても従来のジッタ耐力測定と同等の時間で予測することができる。 According to the present invention, it is possible to predict a jitter tolerance point of a desired bit error rate in a jitter tolerance characteristic to be measured in a short time. And even if it is a low rate jitter tolerance point which requires a long time in normal measurement, it can be predicted in the same time as the conventional jitter tolerance measurement.
以下、本発明を実施するための形態について、添付した図面を参照しながら詳細に説明する。 Hereinafter, embodiments for carrying out the present invention will be described in detail with reference to the accompanying drawings.
図1に示すように、ジッタ耐力測定装置1は、ジッタ発生部2とジッタ測定部3を備えて概略構成され、所望のビットエラーレートにおいて、例えばデータ伝送機器などの測定対象4がデータ信号などの位相の揺らぎ(ジッタ)にどのくらい耐えられるかを示すジッタ耐力を測定するものであり、ジッタ耐力特性における任意のビットエラーレートのジッタ耐力点を予測する機能を備える。
As shown in FIG. 1, the jitter tolerance measuring apparatus 1 is roughly configured to include a jitter generating
ジッタ発生部2は、変調信号の振幅(サインジッタ振幅:SJ振幅)に比例するジッタ量が付与されたデータ信号を発生するもので、図1に示すように、変調信号発生器2aとジッタ信号発生器2bを含んで構成される。
The
変調信号発生器2aは、後述する操作部3aの操作により選択される検索方法に応じた測定変調周波数とサインジッタ振幅の変調信号を発生する。ジッタ信号発生器2bは、変調信号によって位相変調されたクロック信号に同期するデータ信号を発生する。
The
ジッタ測定部3は、ジッタ発生部2が発生するデータ信号を受けた測定対象4から出力されるデータ信号を受けてジッタ耐力を測定するもので、図1に示すように、操作部3a、制御部3b、記憶部3c、表示部3dを含んで構成される。
The jitter measuring unit 3 measures the jitter tolerance by receiving the data signal output from the measurement object 4 that has received the data signal generated by the
操作部3aは、例えば装置本体に設けられる各種キー、スイッチ、ボタンや表示部3dの表示画面上のソフトキーなどで構成され、ジッタ耐力測定に関わる各種設定や指示を行う際にユーザにより操作される。
The
具体的には、測定対象4のジッタ耐力測定の開始や終了の指示の他、表示部3dに表示される設定画面において、測定対象4の測定変調周波数の設定、測定対象4に印可するサインジッタ振幅の振幅範囲(例えば、100MHzにおいて0UI(下限値)〜1UI(上限値)の範囲)の設定、探索方法(アップワード:Upward、ダウンワード:Downward、バイナリ:Binary)の選択設定、探索方法としてアップワード又はダウンワードを選択設定したときのサインジッタ振幅のステップ幅の設定、予測するビットエラーレートの設定を操作部3aの操作により行い、これらの操作部3aの操作に基づく指示や設定情報が制御部3bに入力される。
Specifically, in addition to the instruction to start and end the jitter tolerance measurement of the measurement target 4, on the setting screen displayed on the display unit 3d, the setting of the measurement modulation frequency of the measurement target 4 and the sign jitter applied to the measurement target 4 Amplitude range (for example, a range of 0 UI (lower limit value) to 1 UI (upper limit value) at 100 MHz) and a search method (upward: Upward, downward: Downward, binary: Binary) as a selection setting and search method The setting of the step width of the sine jitter amplitude and the setting of the predicted bit error rate when the upward or downward is selected and set are performed by operating the
なお、本例のアップワード、ダウンワード、バイナリは以下のように定義される検索方法である。アップワードは、後述する基準ビットエラーレートのジッタ耐力点に向かってジッタ量を所定ステップずつ増加する探索方法である。ダウンワードは、後述する基準ビットエラーレートのジッタ耐力点に向かってジッタ量を所定ステップずつ減少する探索方法である。バイナリは、後述する基準ビットエラーレートのジッタ耐力点に向かって検索する間隔を半分に分割しながらジッタ量を変化させる二分探索による探索方法である。 Note that the upward, downward, and binary in this example are search methods defined as follows. The upward is a search method in which the amount of jitter is increased by a predetermined step toward a jitter tolerance point of a reference bit error rate described later. Downward is a search method that reduces the amount of jitter by a predetermined step toward a jitter tolerance point of a reference bit error rate described later. Binary is a search method based on a binary search in which the amount of jitter is changed while a search interval toward a jitter tolerance point of a reference bit error rate described later is divided in half.
制御部3bは、装置全体を統括制御するもので、操作部3aからの指示や設定情報に基づき、ジッタ耐力測定の開始や終了の制御、変調信号発生器2aに入力される測定変調周波数やサインジッタ振幅(SJ振幅)の制御、所望のビットエラーレートのジッタ耐力点の予測、設定情報や各測定ポイントの測定結果、予測結果の記憶部3cへの記憶制御、表示部3dへの測定結果や予測結果の表示制御などを行う。
The
また、制御部3bは、図1に示すように、エラーレート予測手段3ba、ジッタ振幅制御手段3bbを含んで構成される。
Further, as shown in FIG. 1, the
エラーレート予測手段3baは、操作部3aにて選択設定された探索方法により測定対象4のジッタ耐力測定を行ったときの測定結果を取得し、予め設定される計算範囲の測定結果をもとに最小二乗法を用いて仮想直線を求める。このときの測定結果とは、選択された検索方法の後述する基準ビットエラーレートのジッタ耐力点に向かってサインジッタ振幅を可変して追い込みを行ったときに得られる結果である。例えばサインジッタ振幅を1UI〜2UIまで0.1UIステップで変化させて測定を行った場合には、1,1.1,1.2,…,1.9,2.0UIまでの測定結果となる。また、図2に示すように、サインジッタ振幅とビットエラーレートとの関係を示す特性において直線性を有する範囲(図3〜5の点線で囲まれる範囲)を計算範囲としている。そして、最小二乗法を用いて求めた仮想直線と操作部3aにて設定されたビットエラーレートとの交点をジッタ耐力点として予測する。
The error rate prediction means 3ba obtains the measurement result when the jitter tolerance measurement of the measurement object 4 is performed by the search method selected and set by the
ジッタ振幅制御手段3bbは、操作部3aからの設定情報に基づき、変調信号発生器2aが出力する変調信号のサインジッタ振幅を、選択された検索方法に対応して可変制御する。
The jitter amplitude control means 3bb variably controls the sine jitter amplitude of the modulation signal output from the
記憶部3cは、操作部3aの操作により設定される設定情報、測定結果の計算範囲(図3〜5の点線で囲まれる範囲)、ジッタ耐力測定時における各測定ポイントの測定結果、エラーレート予測手段3baが予測した予測結果を記憶する。
The
また、記憶部3cは、探索方法ごとの基準ビットエラーレートERとして、アップワードの基準ビットエラーレートER1、バイナリの基準ビットエラーレートER2、ダウンワードの基準ビットエラーレートER3を記憶する。
Further, the
基準ビットエラーレートER1,ER2,ER3は、ジッタ耐力点への追い込みによる測定時間が従来と同等の時間で行える範囲(図3〜5の点線で囲まれる範囲)内でビットエラーレート1E−6>ER1>ER2>ER3の関係を満たすように設定される。本例では、この条件を満たすように、例えばアップワードの基準ビットエラーレートER1=1E−6(=10-6)、バイナリの基準ビットエラーレートER2=5E−8(=5×10-8 、ダウンワードの基準ビットエラーレートER3=1E−9(=10-9)にそれぞれ設定している。 The reference bit error rates ER1, ER2, and ER3 are within the range in which the measurement time by the tracking to the jitter tolerance point can be performed in the same time as before (the range surrounded by the dotted line in FIGS. 3 to 5)> It is set to satisfy the relationship of ER1>ER2> ER3. In this example, in order to satisfy this condition, for example, an upward reference bit error rate ER1 = 1E-6 (= 10 −6 ), a binary reference bit error rate ER2 = 5E-8 (= 5 × 10 −8) , Downward reference bit error rate ER3 = 1E-9 (= 10 −9 ) is set.
表示部3dは、例えば液晶表示器などで構成され、測定対象4のジッタ耐力測定に関わる設定画面、測定結果や予測結果などを表示する。 The display unit 3d is configured by a liquid crystal display, for example, and displays a setting screen, measurement results, prediction results, and the like related to the measurement of the jitter tolerance of the measurement target 4.
次に、上記のように構成されるジッタ耐力測定装置1を用いて測定対象4のジッタ耐力測定を行う場合のジッタ耐力測定方法について説明する。 Next, a jitter tolerance measurement method in the case where the jitter tolerance measurement of the measurement object 4 is performed using the jitter tolerance measurement apparatus 1 configured as described above will be described.
まず、操作部3aの操作により所望のビットエラーレートのジッタ耐力点を予測するために必要な各種設定を行う。具体的には、変調信号発生器2aに入力される測定変調周波数を操作部3aの操作により設定する。また、測定対象4のジッタ耐力特性におけるサインジッタ振幅の振幅範囲(上限値、下限値)を操作部3aの操作により設定する。さらに、サインジッタ振幅を基準ビットエラーレート(ER1,ER2,ER3の何れか)のジッタ耐力点に追い込むための探索方法を操作部3aの操作により設定する。本例では、操作部3aの操作によりアップワード、ダウンワード、バイナリの中から1つを選択して検索方法を設定する。また、測定対象4のジッタ耐力特性におけるジッタ耐力点を予測するビットエラーレートを操作部3aの操作により設定する。
First, various settings necessary for predicting a jitter tolerance point of a desired bit error rate are performed by operating the
なお、探索方法としてアップワード又はダウンワードを選択して設定した場合には、操作部3aの操作によりサインジッタ振幅のステップ幅を設定する。
When an upward or downward word is selected and set as a search method, the step width of the sine jitter amplitude is set by operating the
そして、以上の設定が完了すると、操作部3aを操作して測定対象4のジッタ耐力測定の開始を指示する。操作部3aの指示により測定対象4のジッタ耐力測定が開始されると、操作部3aにて選択設定された探索方法に応じた基準エラーレートに向かってサインジッタ振幅の値を追い込む。そして、この追い込みによる測定結果から得られる計算範囲(図3〜5の点線で囲まれる計算範囲)の測定結果をもとに最小二乗法を用いて仮想直線を求め、この仮想直線と操作部3aにて設定されたビットエラーレートとの交点をジッタ耐力点として予測し、予測結果を表示部3dに表示する。
When the above setting is completed, the
なお、操作部3aの操作によりビットエラーレートの設定を変更すると、測定結果をもとに最小二乗法を用いた計算をやり直して予測結果を表示部3dに再表示する。
When the setting of the bit error rate is changed by operating the
このように、本実施の形態のジッタ耐力測定装置およびジッタ耐力測定方法によれば、探索方法(アップワード、ダウンワード、バイナリ)ごとにサインジッタ振幅を追い込む基準ビットエラーレート(アップワード→ER1,ダウンワード→ER2,バイナリ→ER3)を変更するので、アップワード、ダウンワード、バイナリのどの探索方法を選択しても予め設定される計算範囲(図3〜5の点線で囲まれる範囲)のビットエラーレート(1E−6〜1E−9付近)のジッタ耐力点において同等の測定結果が得られ、この測定結果をもとに最小二乗法を用いて所望のビットエラーレートのジッタ耐力点を短時間で予測することができる。 As described above, according to the jitter tolerance measuring apparatus and jitter tolerance measuring method of the present embodiment, the reference bit error rate (upward → ER1, ER1,) for driving the sine jitter amplitude for each search method (upward, downward, binary). Bits in the calculation range (the range enclosed by the dotted lines in FIGS. 3 to 5) set in advance regardless of whether the search method is upward, downword, or binary. An equivalent measurement result is obtained at the jitter tolerance point of the error rate (around 1E-6 to 1E-9), and the jitter tolerance point of the desired bit error rate is set for a short time using the least square method based on this measurement result. Can be predicted.
そして、ジッタ耐力測定にあたっては、選択設定した検索方法の基準エラーレート(ER1,ER2,ER3の何れか)のジッタ耐力点に対し、従来のジッタ耐力測定と同等の時間でサインジッタ振幅を追い込んで測定を行うので、通常の測定では長時間を要する例えばビットエラーレート:1E−12以下のジッタ耐力点であっても従来のジッタ耐力測定と同等の時間で予測することが可能であり、低レートを含む所望のビットエラーレートのジッタ耐力点を短時間で予測が可能になる。 In the jitter tolerance measurement, the sine jitter amplitude is driven in the same time as the conventional jitter tolerance measurement with respect to the jitter tolerance point of the reference error rate (either ER1, ER2, ER3) of the selected search method. Since the measurement is performed, it takes a long time in the normal measurement. For example, even when the jitter tolerance point is 1E-12 or less, it can be predicted in the same time as the conventional jitter tolerance measurement. The jitter tolerance point of a desired bit error rate including can be predicted in a short time.
以上、本発明に係るジッタ耐力測定装置およびジッタ耐力測定方法の最良の形態について説明したが、この形態による記述及び図面により本発明が限定されることはない。すなわち、この形態に基づいて当業者等によりなされる他の形態、実施例及び運用技術などはすべて本発明の範疇に含まれることは勿論である。 Although the best mode of the jitter tolerance measuring apparatus and jitter tolerance measuring method according to the present invention has been described above, the present invention is not limited by the description and drawings according to this mode. That is, it is a matter of course that all other forms, examples, operation techniques, and the like made by those skilled in the art based on this form are included in the scope of the present invention.
1 ジッタ耐力測定装置
2 ジッタ発生部
2a 変調信号発生器
2b ジッタ信号発生器
3 ジッタ測定部
3a 操作部
3b 制御部
3ba エラーレート予測手段
3bb ジッタ振幅制御手段
4 測定対象
ER1,ER2,ER3 基準エラーレート
DESCRIPTION OF SYMBOLS 1 Jitter
Claims (2)
ジッタ量を所定ステップ幅で増加するアップワード、ジッタ量を所定ステップ幅で減少するダウンワード、検索する間隔を半分に分割しながらジッタ量を変化させるバイナリの中から一つを検索方法として選択し、ビットエラーレート1E−6>前記アップワードの基準ビットエラーレートER1>前記バイナリの基準ビットエラーレートER2>前記ダウンワードの基準ビットエラーレートER3の関係を満たすように前記選択した検索方法に応じて基準ビットエラーレートを設定し、予測したいビットエラーレートを設定する操作部(3a)と、
前記操作部にて選択された探索方法に応じた基準エラーレートに向かってサインジッタ振幅の値を追い込み、この追い込みによって得られる測定結果の予め設定された計算範囲の測定結果をもとに最小二乗法を用いて仮想直線を求め、この仮想直線と前記操作部にて設定されたビットエラーレートとの交点をジッタ耐力点として予測する制御部(3b)とを備えたことを特徴とするジッタ耐力測定装置。 In a jitter tolerance measuring apparatus (1) for measuring a jitter tolerance point at a predetermined bit error rate,
Select one of the search methods from among the up search that increases the jitter amount by a predetermined step width, the down word that decreases the jitter amount by a predetermined step width, and the binary that changes the jitter amount while dividing the search interval in half. Bit error rate 1E-6> Upward reference bit error rate ER1> Binary reference bit error rate ER2> Downward reference bit error rate ER3 in accordance with the selected search method An operation unit (3a) for setting a reference bit error rate and setting a bit error rate to be predicted;
The value of the sine jitter amplitude is driven toward the reference error rate corresponding to the search method selected by the operation unit, and the minimum two values are obtained based on the measurement result in the preset calculation range of the measurement result obtained by this tracking. A jitter tolerance characterized by comprising a control section (3b) that obtains a virtual straight line using multiplication and predicts an intersection of the virtual straight line and the bit error rate set by the operation section as a jitter tolerance point. measuring device.
ジッタ量を所定ステップ幅で増加するアップワード、ジッタ量を所定ステップ幅で減少するダウンワード、検索する間隔を半分に分割しながらジッタ量を変化させるバイナリの中から一つを検索方法として選択するステップと、
ビットエラーレート1E−6>前記アップワードの基準ビットエラーレートER1>前記バイナリの基準ビットエラーレートER2>前記ダウンワードの基準ビットエラーレートER3の関係を満たすように、前記選択した検索方法に応じて基準ビットエラーレートを設定するステップと、
予測したいビットエラーレートを設定するステップと、
前記選択された探索方法に応じた基準エラーレートに向かってサインジッタ振幅の値を追い込み、この追い込みによって得られる測定結果の予め設定された計算範囲の測定結果をもとに最小二乗法を用いて仮想直線を求め、この仮想直線と前記設定されたビットエラーレートとの交点をジッタ耐力点として予測するステップとを含むことを特徴とするジッタ耐力測定方法。 In a jitter tolerance measurement method for measuring a jitter tolerance point at a predetermined bit error rate,
The search method is selected from among an upward that increases the jitter amount by a predetermined step width, a downward that decreases the jitter amount by a predetermined step width, and a binary that changes the jitter amount while dividing the search interval in half. Steps,
Bit error rate 1E-6> Reference bit error rate ER1 of the above> Reference bit error rate ER2 of the binary> Reference bit error rate ER3 of the down word is satisfied according to the selected search method. Setting a reference bit error rate;
Setting the bit error rate you want to predict;
The value of the sine jitter amplitude is driven toward the reference error rate corresponding to the selected search method, and the least square method is used based on the measurement result of the preset calculation range of the measurement result obtained by this tracking. A jitter tolerance measuring method comprising: obtaining a virtual straight line and predicting an intersection between the virtual straight line and the set bit error rate as a jitter tolerance point.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016018105A JP6199420B2 (en) | 2016-02-02 | 2016-02-02 | Jitter tolerance measuring apparatus and jitter tolerance measuring method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016018105A JP6199420B2 (en) | 2016-02-02 | 2016-02-02 | Jitter tolerance measuring apparatus and jitter tolerance measuring method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017138153A true JP2017138153A (en) | 2017-08-10 |
JP6199420B2 JP6199420B2 (en) | 2017-09-20 |
Family
ID=59565787
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016018105A Active JP6199420B2 (en) | 2016-02-02 | 2016-02-02 | Jitter tolerance measuring apparatus and jitter tolerance measuring method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6199420B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019012782A1 (en) | 2017-07-14 | 2019-01-17 | アルプス電気株式会社 | Communication system |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7364616B2 (en) | 2021-04-14 | 2023-10-18 | アンリツ株式会社 | Jitter tolerance measurement device and jitter tolerance measurement method |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0850156A (en) * | 1994-08-05 | 1996-02-20 | Anritsu Corp | Jitter resistance measuring device |
US6701269B1 (en) * | 2003-01-28 | 2004-03-02 | Agilent Technologies, Inc. | Jitter measurement extrapolation and calibration for bit error ratio detection |
JP2005030867A (en) * | 2003-07-10 | 2005-02-03 | Anritsu Corp | Jitter measuring instrument |
JP3779714B2 (en) * | 2001-07-13 | 2006-05-31 | アンリツ株式会社 | Jitter tolerance measuring apparatus and method enabling efficient measurement and accurate evaluation of jitter tolerance characteristics |
JP2009103717A (en) * | 2002-02-26 | 2009-05-14 | Advantest Corp | Measuring apparatus and measuring method |
-
2016
- 2016-02-02 JP JP2016018105A patent/JP6199420B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0850156A (en) * | 1994-08-05 | 1996-02-20 | Anritsu Corp | Jitter resistance measuring device |
JP3779714B2 (en) * | 2001-07-13 | 2006-05-31 | アンリツ株式会社 | Jitter tolerance measuring apparatus and method enabling efficient measurement and accurate evaluation of jitter tolerance characteristics |
JP2009103717A (en) * | 2002-02-26 | 2009-05-14 | Advantest Corp | Measuring apparatus and measuring method |
US6701269B1 (en) * | 2003-01-28 | 2004-03-02 | Agilent Technologies, Inc. | Jitter measurement extrapolation and calibration for bit error ratio detection |
JP2005030867A (en) * | 2003-07-10 | 2005-02-03 | Anritsu Corp | Jitter measuring instrument |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019012782A1 (en) | 2017-07-14 | 2019-01-17 | アルプス電気株式会社 | Communication system |
Also Published As
Publication number | Publication date |
---|---|
JP6199420B2 (en) | 2017-09-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6235631B2 (en) | Eye diagram display device and eye diagram display method | |
JP6199420B2 (en) | Jitter tolerance measuring apparatus and jitter tolerance measuring method | |
JP2013012924A (en) | Mobile communication terminal testing device and mobile communication terminal testing method | |
JP3779714B2 (en) | Jitter tolerance measuring apparatus and method enabling efficient measurement and accurate evaluation of jitter tolerance characteristics | |
JP6325590B2 (en) | Phase noise optimization apparatus and phase noise optimization method | |
CN109639238B (en) | Passive crystal oscillator driving regulation and control method, device, equipment and storage medium | |
JP6606211B2 (en) | Spread spectrum clock generator, pulse pattern generator, spread spectrum clock generation method and pulse pattern generation method | |
JP5569988B2 (en) | Pulse pattern generation apparatus and pulse pattern generation method | |
CN105406861B (en) | A kind of wideband voltage controlled oscillator preset voltage approximating method | |
JP3751611B2 (en) | Jitter measuring device | |
JP2020043481A (en) | Pattern generation device, pattern generation method, error rate measurement device, and error rate measurement method | |
JP5363900B2 (en) | Excitation control method, excitation control device, and vibration test device | |
JP2022042838A (en) | Error rate measuring device and error rate measuring method | |
JP5140717B2 (en) | Jitter adding apparatus and jitter adding method | |
JP7058308B2 (en) | Error rate measuring device and error rate measuring method | |
JP2013034174A (en) | Electronic apparatus | |
JP7177865B2 (en) | Measuring device and its interpolation method | |
JP2020077908A (en) | Error rate measuring device and error rate measuring method | |
JP4777794B2 (en) | measuring device | |
JP2017212543A (en) | Selection method, manufacturing method and frequency synthesizer | |
JP6651432B2 (en) | Error rate measuring apparatus and error rate measuring method | |
JP2022034645A (en) | Spread spectrum clock generator and spread spectrum clock generation method, pulse pattern generator and pulse pattern generation method, and error rate measuring device and error rate measuring method | |
JP2017175406A (en) | Oscillation circuit and oscillation method | |
JP5724073B2 (en) | Voltage-controlled oscillator with compensation function and electronic keyboard instrument using the same | |
JP2018191439A (en) | Information processor and system monitoring program |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170801 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170823 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6199420 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |