JP2017130985A - Semiconductor element driving device - Google Patents

Semiconductor element driving device Download PDF

Info

Publication number
JP2017130985A
JP2017130985A JP2016006736A JP2016006736A JP2017130985A JP 2017130985 A JP2017130985 A JP 2017130985A JP 2016006736 A JP2016006736 A JP 2016006736A JP 2016006736 A JP2016006736 A JP 2016006736A JP 2017130985 A JP2017130985 A JP 2017130985A
Authority
JP
Japan
Prior art keywords
voltage
reference voltage
circuit
output
insulated gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016006736A
Other languages
Japanese (ja)
Inventor
祐樹 渡瀬
Yuki Watase
祐樹 渡瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Meidensha Corp
Meidensha Electric Manufacturing Co Ltd
Original Assignee
Meidensha Corp
Meidensha Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Meidensha Corp, Meidensha Electric Manufacturing Co Ltd filed Critical Meidensha Corp
Priority to JP2016006736A priority Critical patent/JP2017130985A/en
Publication of JP2017130985A publication Critical patent/JP2017130985A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Power Conversion In General (AREA)
  • Inverter Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To solve a problem that a semiconductor module is subjected to overvoltage breakdown by a free-wheeling diode on the turn-off side even though currents of insulated gate semiconductor elements connected in parallel with each other are equalized.SOLUTION: A semiconductor element driving device comprises: a detection circuit for detecting a voltage slope dv/dt of a free-wheeling diode depending on collector-emitter voltage of insulated gate semiconductor elements of one arm out of upper and lower arms in each of which semiconductor modules are series connected; and a reference voltage suppression circuit for calculating a suppression amount of a reference voltage based on a difference between a voltage signal from the detection circuit and a preset reference signal of the free-wheeling diode voltage dv/dt and calculating an output voltage Vout based on a difference between the reference voltage suppression amount and a collector reference voltage of the insulated gate semiconductor element, in which the output voltage Vout of the reference voltage suppression circuit is output as a collector reference voltage Vref of a constant current circuit of the other arm.SELECTED DRAWING: Figure 1

Description

本発明は、半導体素子の駆動装置に係わり、特に絶縁ゲート型半導体素子を並列接続した場合のゲート駆動装置に関するものである。   The present invention relates to a drive device for a semiconductor element, and more particularly to a gate drive device when insulated gate semiconductor elements are connected in parallel.

大容量の電力変換装置には、IGBTなどの絶縁ゲート型半導体素子(以下、単にIGBTという)を並列接続する構成がある。図2はその電力変換装置を三相構成の例で示したものである。上アームの各相はIGBT-U1,IGBT-U2を並列接続したIGBTモジュールからなり、下アームの各相はIGBT-D1,IGBT-D2を並列接続したIGBTモジュールからなってそれぞれは直流電源に接続され、上下アームの各接続点がu,v.wの交流出力端子となっている。並列接続されてIGBTモジュールを構成するIGBT-U1,IGBT-U2、及びIGBT-D1,IGBT-D2は、それぞれ電流バランスが良いことが望ましい。   A large-capacity power conversion device has a configuration in which insulated gate semiconductor elements (hereinafter simply referred to as IGBTs) such as IGBTs are connected in parallel. FIG. 2 shows an example of a three-phase configuration of the power converter. Each phase of the upper arm consists of an IGBT module with IGBT-U1 and IGBT-U2 connected in parallel, and each phase of the lower arm consists of an IGBT module with IGBT-D1 and IGBT-D2 connected in parallel, each connected to a DC power supply The connection points of the upper and lower arms are u, v. AC output terminal for w. It is desirable that the IGBT-U1 and IGBT-U2, and the IGBT-D1 and IGBT-D2 that constitute the IGBT module connected in parallel have good current balance.

並列接続された複数のIGBTを所定電流で均等に並列駆動するものとして特許文献1が公知となっている。図3は特許文献1に記載されたゲート駆動回路を示したものである。センサ回路11でIGBTのコレクタ電流を監視し、センサ回路11が出力する信号Vsensを定電流回路7にフィードバックし、IGBTのコレクタの基準電圧Vrefと比較することで、コレクタ電流が均等になるようにIGBTのターンオン能力を調整している。定電流回路7は、IGBTにゲート電流を供給するp-FETカレントミラー回路p-FET6a,b、およびこのp-FET6a,bに電流指令を与えるオペアンプ回路5a〜5cを備え、オペアンプ回路5a〜5cはカレントミラー回路p-FET6a,bの電流指令を生成する。このとき、オペアンプ回路5a〜5cの出力電圧をV0、抵抗5bの抵抗値をRrefとすると、I0=V0/Rrefとなる一定の電流I0を出力する。 Japanese Patent Application Laid-Open No. H10-228707 is known as one that drives a plurality of IGBTs connected in parallel equally with a predetermined current in parallel. FIG. 3 shows a gate drive circuit described in Patent Document 1. In FIG. The collector current of the IGBT is monitored by the sensor circuit 11, the signal Vsens output from the sensor circuit 11 is fed back to the constant current circuit 7, and compared with the reference voltage Vref of the collector of the IGBT so that the collector current becomes equal. The turn-on ability of the IGBT is adjusted. The constant current circuit 7 includes a p-FET current mirror circuit p-FET 6a, b for supplying a gate current to the IGBT, and operational amplifier circuits 5a-5c for supplying a current command to the p-FET 6a, b. Generates a current command for the current mirror circuit p-FETs 6a and 6b. At this time, if the output voltage of the operational amplifier circuits 5a to 5c is V 0 , and the resistance value of the resistor 5b is Rref, a constant current I 0 that satisfies I 0 = V 0 / Rref is output.

オペアンプ回路5a〜5cが動作したとき、n-FET5aに電流I0が流れる。同時にカレントミラー回路p-FET6a,bが動作し、p-FET6aにも同じ電流I0が流れると共に、p-FET6bにも同じ電流I0が流れる。カレントミラー回路p-FET6a,bが動作することにより、IGBTのゲート電流を調整しながら、(すなわち、IGBTのゲート電荷の充電速度を調整しながら)IGBTを動作させる。 When the operational amplifier circuit 5a~5c is operated, the current I 0 flowing through the n-FETs 5a. At the same time the current mirror circuit p-FET 6a, b is operated, even with same current flows I 0 to p-FET6a, p-FET6b also same current flows I 0 in. By operating the current mirror circuits p-FETs 6a and 6b, the IGBT is operated while adjusting the gate current of the IGBT (ie, adjusting the charge rate of the gate charge of the IGBT).

特許文献1では、並列接続した各IGBTモジュールのコレクタ電流をフィードバック検出し、その検出値に応じてオペアンプ回路5a〜5cの出力電圧V0が調整され、さらにIGBTのゲート電流値が調整することで、並列接続した各IGBTの電流の均等化を実現している。 In Patent Document 1, the collector current of each IGBT module connected in parallel is feedback-detected, the output voltage V 0 of the operational amplifier circuits 5a to 5c is adjusted according to the detected value, and the gate current value of the IGBT is further adjusted. The current equalization of each IGBT connected in parallel is realized.

特開2014−93836JP 2014-93836 A

一般的な電力変換装置を構成するブリッジ回路は、図2で示すようにIGBTは直流電圧間に、上アーム側と下アーム側の2直列の接続となっている。また、各IGBTには還流ダイオードが逆並列接続されており、並列接続したIGBTと還流ダイオードを1つのパッケージ内にIGBTモジュール(半導体モジュール)として格納構成しているのが一般的である。また、上下アームのIGBTモジュールを1つのパッケージ内に収納した2in1タイプのモジュール構成としているものも多用されている。   As shown in FIG. 2, in the bridge circuit constituting a general power converter, the IGBT is connected in series between the DC voltage and the upper arm side and the lower arm side. In addition, a free wheel diode is connected in reverse to each IGBT, and the parallel connected IGBT and free wheel diode are generally housed and configured as an IGBT module (semiconductor module) in one package. Also, a 2-in-1 type module configuration in which the upper and lower arm IGBT modules are housed in one package is often used.

例えば、図2で示す上アーム側モジュールのIGBTがターンオンするとき、直列接続された下アーム側モジュールの還流ダイオードが電流遮断する。このとき、上アーム側モジュールのIGBTのターンオン速度が速いと、還流ダイオードの電流遮断特性によって下アーム側モジュールに発生するサージ電圧が急峻になる。このサージ電圧は、還流ダイオードの電圧傾きdv/dtに依存する。dv/dtが高いほどサージ電圧が高くなる特性を持つ。特許文献1では、この電圧傾きを監視・制御する手段がないためサージ電圧の抑制ができず、サージ電圧が許容値を超過してIGBTモジュール内のIGBTまたは還流ダイオードを過電圧破壊させる虞があった。   For example, when the IGBT of the upper arm side module shown in FIG. 2 is turned on, the free wheel diode of the lower arm side module connected in series cuts off the current. At this time, if the IGBT turn-on speed of the upper arm side module is fast, the surge voltage generated in the lower arm side module becomes steep due to the current cutoff characteristic of the freewheeling diode. This surge voltage depends on the voltage gradient dv / dt of the freewheeling diode. The higher the dv / dt, the higher the surge voltage. In Patent Document 1, since there is no means for monitoring and controlling this voltage gradient, the surge voltage cannot be suppressed, and the surge voltage may exceed the allowable value, and the IGBT or the free wheel diode in the IGBT module may be overvoltage destroyed. .

本発明が目的とするところは、並列接続されたIGBTの電流均等化を図りながら過電圧破壊を防止する半導体素子の駆動装置を提供することにある。   An object of the present invention is to provide a driving device for a semiconductor element that prevents overvoltage breakdown while equalizing the currents of IGBTs connected in parallel.

本発明は、それぞれ絶縁ゲート型半導体素子と還流ダイオードを並列接続した半導体モジュールを並列に接続し、並列接続した半導体モジュールを上アームと下アームとして直列接続された電力変換装置であって、絶縁ゲート型半導体素子のターンオン時に流れる電流を検出して定電流回路にフィードバックして一定電流を生成し、生成された電流を絶縁ゲート型半導体素子のゲートに供給する電流均等化手段を有する駆動装置において、
前記直列接続された上下アームのうち、一方側アームの絶縁ゲート型半導体素子のコレクタ−エミッタ間電圧から還流ダイオードの電圧傾きdv/dtを検出する検出回路と、
検出回路からの電圧信号と設定された還流ダイオード電圧dv/dtの基準信号との差分に基づいて基準電圧抑制分を演算し、基準電圧抑制分と基準電圧Vref-1との差分に基づき出力電圧Voutを演算する基準電圧抑制回路を設け、
基準電圧抑制回路の出力電圧Voutを、他方側アームの前記定電流回路のコレクタ基準電圧Vrefとして出力するよう構成する。
The present invention relates to a power conversion device in which an insulated gate type semiconductor element and a semiconductor module each having a reflux diode connected in parallel are connected in parallel, and the parallel connected semiconductor modules are connected in series as an upper arm and a lower arm. In a driving apparatus having current equalizing means for detecting a current flowing when a semiconductor device is turned on and feeding back to a constant current circuit to generate a constant current and supplying the generated current to the gate of the insulated gate semiconductor device,
A detection circuit for detecting a voltage gradient dv / dt of the freewheeling diode from a collector-emitter voltage of the insulated gate semiconductor element of one of the upper and lower arms connected in series;
A reference voltage suppression is calculated based on the difference between the voltage signal from the detection circuit and the reference signal of the set freewheeling diode voltage dv / dt, and the output voltage is calculated based on the difference between the reference voltage suppression and the reference voltage Vref- 1. A reference voltage suppression circuit for calculating Vout is provided.
The output voltage Vout of the reference voltage suppression circuit is configured to be output as the collector reference voltage Vref of the constant current circuit of the other arm.

本発明の検出回路は、絶縁ゲート型半導体素子のターンオフ時に発生する還流ダイオードの端子電圧から電圧の傾きdv/dtを検出する抵抗と、分圧された電圧から電圧の傾きを演算するオペアンプを備え、
検出回路の出力は、入力電圧と出力電圧が略同値となる絶縁手段を介して前記基準電圧抑制回路に送出し、
基準電圧抑制回路は、入力した電圧と予め設定された還流ダイオード電圧dv/dtの基準信号との差分に基づいて基準電圧抑制分の演算を行い、演算された基準電圧抑制分と設定された基準電圧Vref-1との差分に基づき出力電圧Voutを演算する。
The detection circuit of the present invention includes a resistor for detecting a voltage gradient dv / dt from a terminal voltage of a freewheeling diode generated when the insulated gate semiconductor element is turned off, and an operational amplifier for calculating the voltage gradient from the divided voltage. ,
The output of the detection circuit is sent to the reference voltage suppression circuit through an insulating means in which the input voltage and the output voltage are substantially the same value,
The reference voltage suppression circuit calculates the reference voltage suppression based on the difference between the input voltage and the reference signal of the preset freewheeling diode voltage dv / dt, and calculates the calculated reference voltage suppression and the set reference The output voltage Vout is calculated based on the difference from the voltage Vref- 1 .

本発明の絶縁ゲート型半導体素子はIGBTである。   The insulated gate semiconductor element of the present invention is an IGBT.

以上のとおり、本発明によれば、各絶縁ゲート型半導体素子のコレクタ電流の均等化を図りながら、ターンオフする側の還流ダイオードの電圧立ち上がりを抑制し、半導体モジュールのサージ電圧の抑制が可能となる。   As described above, according to the present invention, it is possible to suppress the surge voltage of the semiconductor module by suppressing the voltage rise of the return diode on the turn-off side while equalizing the collector current of each insulated gate semiconductor element. .

本発明の実施形態を示す要部の概略構成図。The schematic block diagram of the principal part which shows embodiment of this invention. IGBT並列インバータの構成図。The block diagram of IGBT parallel inverter. 従来の絶縁ゲート型半導体素子の駆動回路の部分図。FIG. 10 is a partial view of a conventional drive circuit for an insulated gate semiconductor device.

図1は本発明の構成図を示したものである。図2で示したu,v.wの何れかの相の上アームと下アームに対応するもので、ここでは、u相におけるIGBTモジュールのIGBT-U1とIGBT-D1の例を示している。また、要素1〜5で構成されるIGBTの電流均等化手段は特許文献1と同様である。すなわち、カレントミラー回路3と電流制御回路2からなる定電流回路によりIGBTのゲートに一定の電流を供給する。IGBTがターンオンした時に流れる電流を電流検出回路1で検出し、この検出された電流を定電流回路にフィードバックして一定の電流を流す。切替回路5は、駆動信号に応じて信号レベルを切替えて定電流回路または放電回路4、もしくはカレントミラー回路3の一方を動作させてIGBTをターンオンまたはターンオフさせる。   FIG. 1 shows a block diagram of the present invention. U, v. This corresponds to the upper arm and the lower arm of any phase of w. Here, an example of IGBT-U1 and IGBT-D1 of the IGBT module in the u phase is shown. Moreover, the current equalization means of IGBT comprised by the elements 1-5 is the same as that of patent document 1. That is, a constant current is supplied to the gate of the IGBT by a constant current circuit including the current mirror circuit 3 and the current control circuit 2. The current that flows when the IGBT is turned on is detected by the current detection circuit 1, and the detected current is fed back to the constant current circuit to flow a constant current. The switching circuit 5 switches the signal level according to the drive signal and operates one of the constant current circuit, the discharge circuit 4 or the current mirror circuit 3 to turn on or off the IGBT.

本発明は、特許文献1が有する電流均等化手段に、過電圧抑制機能を持たせたものである。6は検出回路で、下アームの還流ダイオードFw の電圧Vf(IGBTモジュールのコレクタ−エミッタ間電圧)の分圧用抵抗R6a,R6bと、電圧傾き検出用のオペアンプU1、コンデンサC、抵抗R6cから構成される。抵抗R6aは抵抗値Raをもち、抵抗R6bはRbを、抵抗R6cはRcの抵抗値をそれぞれ持っている。また、コンデンサCは静電容量値Cを持っている。   In the present invention, the current equalization means of Patent Document 1 is provided with an overvoltage suppressing function. Reference numeral 6 denotes a detection circuit, which is composed of voltage dividing resistors R6a and R6b for the voltage Vf (collector-emitter voltage of the IGBT module) of the freewheeling diode Fw of the lower arm, an operational amplifier U1, a capacitor C, and a resistor R6c for detecting the voltage gradient. The The resistor R6a has a resistance value Ra, the resistor R6b has a resistance value Rb, and the resistor R6c has a resistance value Rc. The capacitor C has a capacitance value C.

7は絶縁手段、8は基準電圧抑制回路で、基準電圧抑制分の演算回路用のオペアンプU2、抑制実施用のオペアンプU3を有している。オペアンプU2の負端子(反転端子)には同一の抵抗値Rdを有する抵抗R81,R82が接続される。抵抗R81を通して電圧傾き検出信号が入力され、R82を通して予め設定される電圧傾き基準電圧Vref-2が入力される。Dはオペアンプ出力リミッタ用のダイオード、R83は抵抗値Reを有する抵抗である。 7 is an insulating means, and 8 is a reference voltage suppression circuit, which has an operational amplifier U2 for an arithmetic circuit for suppressing the reference voltage and an operational amplifier U3 for suppression. Resistors R81 and R82 having the same resistance value Rd are connected to the negative terminal (inverting terminal) of the operational amplifier U2. A voltage gradient detection signal is input through the resistor R81, and a preset voltage gradient reference voltage Vref- 2 is input through the resistor R82. D is a diode for an operational amplifier output limiter, and R83 is a resistor having a resistance value Re.

オペアンプU3の負端子には、オペアンプU2の出力が抵抗R84を通して入力され、正端子には抵抗R85を通して基準電圧Vref-1が入力される。この基準電圧Vref-1は、図3の基準電圧Vref-1に相当する。抵抗R84とR85は同じ抵抗値を有し、抵抗R86と R87は同じ抵抗値を有している。 The output of the operational amplifier U2 is input to the negative terminal of the operational amplifier U3 through the resistor R84, and the reference voltage Vref- 1 is input to the positive terminal through the resistor R85. The reference voltage Vref- 1 corresponds to the reference voltage Vref- 1 of FIG. Resistors R84 and R85 have the same resistance value, and resistors R86 and R87 have the same resistance value.

以上のように構成されたものにおいて、検出回路6では、IGBTのターンオフ時に発生する還流ダイオードFw の電圧Vfを抵抗R6a,R6bにより分圧する。分圧後の出力電圧Vf1は、
Vf1=Vf×Rb/(Ra+Rb)
で表される。電圧傾き検出用のオペアンプU1の出力Vf2は、
Vf2=−Rc・C・dVf1/dt=−Rc・C×Rb/(Ra+Rb)・dVf/dt
となって、還流ダイオードFw の電圧Vfの傾きが検出される。ここで、RcとCは還流ダイオードFwの電圧Vfの立ち上がり中の所定のdVf/dt時に、負方向の一定出力が出るように調整する。
In the configuration configured as described above, the detection circuit 6 divides the voltage Vf of the freewheeling diode Fw generated when the IGBT is turned off by the resistors R6a and R6b. The divided output voltage Vf1 is
Vf1 = Vf × Rb / (Ra + Rb)
It is represented by The output Vf2 of the operational amplifier U1 for voltage slope detection is
Vf2 = −Rc · C · dVf1 / dt = −Rc · C × Rb / (Ra + Rb) · dVf / dt
Thus, the slope of the voltage Vf of the free wheeling diode Fw is detected. Here, Rc and C are adjusted so that a constant output in the negative direction is output at a predetermined dVf / dt during the rise of the voltage Vf of the free wheeling diode Fw.

IGBTのゲートドライバと検出回路6の基準電位が異なることから、絶縁手段7で検出電圧Vf2を絶縁して基準電圧抑制回路8に送出する。なお、絶縁手段7では、入力電圧と出力電圧は同値となるものを適用する。   Since the reference potentials of the gate driver of the IGBT and the detection circuit 6 are different, the detection voltage Vf2 is insulated by the insulation means 7 and sent to the reference voltage suppression circuit 8. In the insulating means 7, an input voltage and an output voltage having the same value are applied.

オペアンプU2の出力である基準電圧抑制分Vsは、電圧傾き検出Vf2の絶対値が、還流ダイオードの電圧傾きdV/dt基準電圧Vref-2よりも大きくなったときに出力される。基準電圧抑制分Vsは、
Vs=(Vf2−Vref-2)・Re/Rd
で計算される。ただし、還流ダイオード電圧の立ち上がりだけを検出する必要があるため、この立ち上がり時の出力が出ないようリミッタ用ダイオードDにて基準電圧抑制分Vsが負方向にならないようにする。なお、基準電圧Vref-2の値は実機確認より測定したdV/dtの実測値により設定してもよく、IGBTのデータシートに記載されているdV/dtの基準値を用いてもよい。Re/Rdの値は、実機確認などによって還流ダイオードFwのサージ電圧が十分に抑制できる値を探索して設定する。
The reference voltage suppression Vs that is the output of the operational amplifier U2 is output when the absolute value of the voltage slope detection Vf2 becomes larger than the voltage slope dV / dt reference voltage Vref- 2 of the freewheeling diode. The reference voltage suppression component Vs is
Vs = (Vf2−Vref- 2 ) ・ Re / Rd
Calculated by However, since it is necessary to detect only the rising edge of the freewheeling diode voltage, the limiter diode D prevents the reference voltage suppression Vs from going in the negative direction so that the output at the rising edge is not output. Note that the value of the reference voltage Vref- 2 may be set by an actual measurement value of dV / dt measured from actual machine confirmation, or a reference value of dV / dt described in an IGBT data sheet may be used. The value of Re / Rd is set by searching for a value that can sufficiently suppress the surge voltage of the freewheeling diode Fw by checking the actual machine.

基準電圧抑制分VsはオペアンプU3に入力され、基準電圧Vref-1からVsだけ差引かれた値が基準電圧抑制回路8の出力Vout(=Vref-1−Vs) となり、最終的にはターンオンされるIGBT-U1のコレクタの基準電圧Vrefとなって電流制御回路2に入力される。 Reference voltage suppression component Vs is input to the operational amplifier U3, the reference voltage Vref- 1 only from Vs subtracted value is output Vout of the reference voltage suppressing circuit 8 (= Vref- 1 -Vs), and the finally are turned on The reference voltage Vref of the collector of the IGBT-U1 is input to the current control circuit 2.

以上のように本発明は、電力変換装置における下アーム側のIGBTモジュールのターンオフ時の還流ダイオードの電圧傾きdV/dtが、基準値以上となってサージ電圧が発生しやすい状態になったとき、基準電圧抑制回路の出力Voutは基準電圧Vref-1より低い値に補正される。この補正によって、上アーム側のIGBTのゲート電流が低減され、ゲート電圧の立ち上がりが緩やかになる。このゲート電圧の立ち上がりが緩やかになることで、上アーム側IGBTのターンオン速度が遅くなって、下アーム側の還流ダイオードのサージ電圧が抑制される。 As described above, according to the present invention, when the voltage gradient dV / dt of the freewheeling diode at the turn-off time of the IGBT module on the lower arm side in the power conversion device is equal to or higher than the reference value, a surge voltage is likely to be generated. The output Vout of the reference voltage suppression circuit is corrected to a value lower than the reference voltage Vref- 1 . By this correction, the gate current of the IGBT on the upper arm side is reduced, and the rise of the gate voltage becomes gentle. Since the rise of the gate voltage becomes gradual, the turn-on speed of the upper arm side IGBT becomes slow, and the surge voltage of the freewheeling diode on the lower arm side is suppressed.

なお、上記では上アーム側IGBTのターンオン時についての説明であるが、下アーム側IGBTのターンオン時も同様の動作となる。また、電力変換装置として、図2で示すような直流電圧を交流電圧に変換するインバータ回路に限らず、交流電圧を直流電圧に変換するインバータ回路にも適用できるものである。さらに、スイッチング素子としてのIGBTを、MOS−FET等の他の絶縁ゲート型半導体素子に置き換えてもよい。   In the above description, the upper arm side IGBT is turned on, but the same operation is performed when the lower arm side IGBT is turned on. Further, the power conversion device is not limited to an inverter circuit that converts a DC voltage into an AC voltage as shown in FIG. 2, but can also be applied to an inverter circuit that converts an AC voltage into a DC voltage. Further, the IGBT as the switching element may be replaced with another insulated gate semiconductor element such as a MOS-FET.

本発明によれば、並列接続したIGBTモジュールを上下アームで直列接続した回路において、各IGBTのコレクタ電流の均等化を図りながら、ターンオフする側の還流ダイオードの電圧立ち上がりを抑制し、当該IGBTモジュールのサージ電圧の抑制が可能となる。   According to the present invention, in a circuit in which IGBT modules connected in parallel are connected in series with upper and lower arms, the voltage rise of the return diode on the turn-off side is suppressed while equalizing the collector current of each IGBT, and the IGBT module Surge voltage can be suppressed.

1… 電流検出回路
2… 電流制御回路
3… カレントミラー回路
4… 放電回路
5… 切替回路
6… 検出回路
7… 絶縁手段
8… 基準電圧抑制回路
DESCRIPTION OF SYMBOLS 1 ... Current detection circuit 2 ... Current control circuit 3 ... Current mirror circuit 4 ... Discharge circuit 5 ... Switching circuit 6 ... Detection circuit 7 ... Insulation means 8 ... Reference voltage suppression circuit

Claims (3)

それぞれ絶縁ゲート型半導体素子と還流ダイオードを並列接続した半導体モジュールを並列に接続し、並列接続した半導体モジュールを上アームと下アームとして直列接続された電力変換装置であって、絶縁ゲート型半導体素子のターンオン時に流れる電流を検出して定電流回路にフィードバックして一定電流を生成し、生成された電流を絶縁ゲート型半導体素子のゲートに供給する電流均等化手段を有する駆動装置において、
前記直列接続された上下アームのうち、一方側アームの絶縁ゲート型半導体素子のコレクタ−エミッタ間電圧から還流ダイオードの電圧傾きdv/dtを検出する検出回路と、
検出回路からの電圧信号と設定された還流ダイオード電圧dv/dtの基準信号との差分に基づいて基準電圧抑制分を演算し、基準電圧抑制分と基準電圧Vref-1との差分に基づき出力電圧Voutを演算する基準電圧抑制回路を設け、
基準電圧抑制回路の出力電圧Voutを、他方側アームの前記定電流回路のコレクタ基準電圧Vrefとして出力するよう構成することを特徴とした電力変換装置の駆動装置。
A power conversion device in which an insulated gate semiconductor element and a semiconductor module each having a reflux diode connected in parallel are connected in parallel, and the parallel connected semiconductor modules are connected in series as an upper arm and a lower arm, In a driving apparatus having current equalizing means for detecting a current flowing at turn-on and feeding back to a constant current circuit to generate a constant current and supplying the generated current to the gate of the insulated gate semiconductor element,
A detection circuit for detecting a voltage gradient dv / dt of the freewheeling diode from a collector-emitter voltage of the insulated gate semiconductor element of one of the upper and lower arms connected in series;
The reference voltage suppression is calculated based on the difference between the voltage signal from the detection circuit and the reference signal of the set freewheeling diode voltage dv / dt, and the output voltage is calculated based on the difference between the reference voltage suppression and the reference voltage Vref- 1. A reference voltage suppression circuit for calculating Vout is provided.
A drive device for a power conversion device configured to output an output voltage Vout of a reference voltage suppression circuit as a collector reference voltage Vref of the constant current circuit of the other arm.
前記検出回路は、絶縁ゲート型半導体素子のターンオフ時に発生する還流ダイオードの端子電圧から電圧の傾きdv/dtを検出する抵抗と、分圧された電圧から電圧の傾きを演算するオペアンプを備え、
検出回路の出力は、入力電圧と出力電圧が略同値となる絶縁手段を介して前記基準電圧抑制回路に送出し、
基準電圧抑制回路は、入力した電圧と予め設定された還流ダイオード電圧dv/dtの基準信号との差分に基づいて基準電圧抑制分の演算を行い、演算された基準電圧抑制分と設定された前記基準電圧Vref-1との差分に基づき出力電圧Voutを演算することを特徴とした請求項1記載の電力変換装置の駆動装置。
The detection circuit includes a resistor that detects a voltage gradient dv / dt from a terminal voltage of a freewheeling diode that is generated when the insulated gate semiconductor element is turned off, and an operational amplifier that calculates the voltage gradient from the divided voltage.
The output of the detection circuit is sent to the reference voltage suppression circuit through an insulating means in which the input voltage and the output voltage are substantially the same value,
The reference voltage suppression circuit calculates a reference voltage suppression based on a difference between the input voltage and a reference signal of the preset freewheeling diode voltage dv / dt, and the calculated reference voltage suppression is set as the above-described reference voltage suppression circuit. 2. The drive device for a power converter according to claim 1, wherein the output voltage Vout is calculated based on a difference from the reference voltage Vref- 1 .
前記絶縁ゲート型半導体素子は、IGBTであることを特徴とした請求項1又は2記載の電力変換装置の駆動装置。 The drive device for a power converter according to claim 1, wherein the insulated gate semiconductor element is an IGBT.
JP2016006736A 2016-01-18 2016-01-18 Semiconductor element driving device Pending JP2017130985A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016006736A JP2017130985A (en) 2016-01-18 2016-01-18 Semiconductor element driving device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016006736A JP2017130985A (en) 2016-01-18 2016-01-18 Semiconductor element driving device

Publications (1)

Publication Number Publication Date
JP2017130985A true JP2017130985A (en) 2017-07-27

Family

ID=59396788

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016006736A Pending JP2017130985A (en) 2016-01-18 2016-01-18 Semiconductor element driving device

Country Status (1)

Country Link
JP (1) JP2017130985A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020099147A (en) * 2018-12-19 2020-06-25 富士電機株式会社 Insulated gate type device drive unit
JPWO2019064900A1 (en) * 2017-09-29 2020-11-26 日本電産株式会社 Control device, motor, electric power steering device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2019064900A1 (en) * 2017-09-29 2020-11-26 日本電産株式会社 Control device, motor, electric power steering device
JP2020099147A (en) * 2018-12-19 2020-06-25 富士電機株式会社 Insulated gate type device drive unit
JP7271933B2 (en) 2018-12-19 2023-05-12 富士電機株式会社 Insulated gate device driver

Similar Documents

Publication Publication Date Title
US10199916B2 (en) Resistor emulation and gate boost
JP6735900B2 (en) Semiconductor device and power conversion system
JP5267591B2 (en) Method and apparatus for protecting PWM rectifier circuit
JP2015139271A (en) Semiconductor driving device and power conversion apparatus using the same
JP2004229382A (en) Gate drive circuit and power converter
JP2018107880A (en) Power converter control device
US11757444B2 (en) Semiconductor element drive device and power conversion apparatus
JP5392287B2 (en) Load drive device
JP2016220481A (en) Electric power conversion system
JP2018050157A (en) Semiconductor drive device and power conversion device
JP2016073052A (en) Switching controller
US20240106347A1 (en) Systems and methods for controlled active discharge for inverter for electric vehicle
JP2017130985A (en) Semiconductor element driving device
JP2009189114A (en) Direct-current power supply device
JP6164183B2 (en) Current control circuit
JP2020014103A (en) Semiconductor device
JP7051008B2 (en) Parallel drive device and power converter
JP2018061301A (en) Semiconductor driving device and power conversion equipment using the same
JP2009296846A (en) Vehicle inverter device
JP6497081B2 (en) Braking resistance control device and braking resistance control method
JP6266478B2 (en) Power converter
JP6358067B2 (en) Power converter
CN110880859A (en) Semiconductor module and power conversion device
JP6498458B2 (en) Power supply device and power supply device for welding
WO2020213317A1 (en) Power conversion device