JP2017127051A - Phase shift system full-bridge power supply circuit - Google Patents

Phase shift system full-bridge power supply circuit Download PDF

Info

Publication number
JP2017127051A
JP2017127051A JP2016003374A JP2016003374A JP2017127051A JP 2017127051 A JP2017127051 A JP 2017127051A JP 2016003374 A JP2016003374 A JP 2016003374A JP 2016003374 A JP2016003374 A JP 2016003374A JP 2017127051 A JP2017127051 A JP 2017127051A
Authority
JP
Japan
Prior art keywords
terminal
circuit
inductor
capacitor
rectifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016003374A
Other languages
Japanese (ja)
Other versions
JP6485366B2 (en
Inventor
信夫 平林
Nobuo Hirabayashi
信夫 平林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Industries Corp
Original Assignee
Toyota Industries Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Industries Corp filed Critical Toyota Industries Corp
Priority to JP2016003374A priority Critical patent/JP6485366B2/en
Priority to PCT/JP2017/000190 priority patent/WO2017122579A1/en
Publication of JP2017127051A publication Critical patent/JP2017127051A/en
Application granted granted Critical
Publication of JP6485366B2 publication Critical patent/JP6485366B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only

Abstract

PROBLEM TO BE SOLVED: To provide a phase shift system full-bridge power supply circuit which suppresses a recovery surge voltage due to a leakage inductor of a transformer.SOLUTION: A phase shift system full-bridge power supply circuit includes: a bridge circuit; a recovery surge protection circuit 3 to be connected in parallel with the bridge circuit; a recovery surge suppression circuit 4 where one terminal of an inductor La is connected with an anode of a first rectifier element D5 and a cathode of a second rectifier element D6, the other terminal of the inductor is connected with one terminal of a third switch element Q3 and the other terminal of a fourth switch Q4, and a capacitor Ca is connected in parallel with the inductor; and a rectifier circuit 5 having third and fourth rectifier elements D7, D8. The capacitor is charged when the first and fourth switch elements Q1, Q4 are driven, and the charging ends after occurrence of recovery surge of the fourth rectifier element, or the capacitor is charged when the second and third switch elements Q2, Q3 are driven, and the charging ends after occurrence of recovery surge of the third rectifier element.SELECTED DRAWING: Figure 1

Description

本発明は、位相シフト方式フルブリッジ型電源回路に関する。   The present invention relates to a phase shift type full bridge type power supply circuit.

従来、位相シフト方式フルブリッジ型電源回路において、トランスの一次側に接続されるブリッジ回路のスイッチ素子のＺＶＳ（Zero Voltage Switching）を実現するために、ブリッジ回路に還流インダクタを追加してスイッチ素子のスイッチング損失を抑制している。すなわち、還流インダクタと、ブリッジ回路のキャパシタ（スイッチ素子の寄生容量又はスイッチ素子に並列接続されているキャパシタ）と、により構成されるＬＣ共振回路の共振特性を利用し、スイッチ素子のスイッチング損失を抑制している。例えば、関連する技術として、トランス自身の損失を抑えることが可能な位相シフト方式フルブリッジ型電源回路が知られている。例えば、特許文献１を参照。   Conventionally, in a phase shift type full-bridge type power supply circuit, in order to realize ZVS (Zero Voltage Switching) of a switching element of a bridge circuit connected to the primary side of a transformer, a free-flow inductor is added to the bridge circuit. Switching loss is suppressed. In other words, the switching loss of the switch element is suppressed by using the resonance characteristics of the LC resonance circuit composed of the return inductor and the capacitor of the bridge circuit (the parasitic capacitance of the switch element or the capacitor connected in parallel to the switch element). doing. For example, as a related technique, a phase shift type full bridge type power supply circuit capable of suppressing the loss of the transformer itself is known. See, for example, US Pat.

ところが、還流インダクタをブリッジ回路に追加すると、トランスの二次側に接続される整流回路の整流ダイオードのリカバリーサージ電圧が大きくなる。そこでトランスの一次側にクランプダイオードを設けてリカバリーサージ電圧を抑制している。   However, when the return inductor is added to the bridge circuit, the recovery surge voltage of the rectifier diode of the rectifier circuit connected to the secondary side of the transformer increases. Therefore, a recovery diode is suppressed by providing a clamp diode on the primary side of the transformer.

特開２００６−２３００７５号公報JP 2006-230075 A

しかしながら、クランプダイオードは、整流回路の整流ダイオードへの還流インダクタによるリカバリーサージ電圧の影響を抑制できるが、トランスの漏れインダクタによるリカバリーサージ電圧を抑制することはできない。トランスには構造上どうしても漏れインダクタが存在するため、整流回路の整流ダイオードにはこの漏れインダクタによるリカバリーサージ電圧が発生する。そこで、従来はこのリカバリーサージ電圧を抑制するため、リカバリーサージ電圧に応じて、整流ダイオードの定格電圧を大きくして対応していた。ところが、整流ダイオードの定格電圧を大きくすると、整流ダイオードの性能低下につながるため、リカバリーサージ電圧が大きくなってしまうことになる。更に整流ダイオードの価格上昇にもつながる。   However, the clamp diode can suppress the influence of the recovery surge voltage caused by the return inductor on the rectifier diode of the rectifier circuit, but cannot suppress the recovery surge voltage caused by the leakage inductor of the transformer. Since a transformer has a leakage inductor due to its structure, a recovery surge voltage is generated by the leakage inductor in the rectifier diode of the rectifier circuit. Therefore, conventionally, in order to suppress the recovery surge voltage, the rated voltage of the rectifier diode is increased in accordance with the recovery surge voltage. However, when the rated voltage of the rectifier diode is increased, the performance of the rectifier diode is degraded, and thus the recovery surge voltage is increased. In addition, the price of rectifier diodes will increase.

本発明の一側面に係る目的は、トランスの漏れインダクタによるリカバリーサージ電圧を抑制する位相シフト方式フルブリッジ型電源回路を提供することである。   An object of one aspect of the present invention is to provide a phase shift type full bridge type power supply circuit that suppresses a recovery surge voltage due to a leakage inductor of a transformer.

本発明に係る一つの形態である位相シフト方式フルブリッジ型電源回路は、ブリッジ回路、リカバリーサージ保護回路、リカバリーサージ抑制回路、トランス、整流回路を備える。   A phase shift type full bridge type power supply circuit according to one embodiment of the present invention includes a bridge circuit, a recovery surge protection circuit, a recovery surge suppression circuit, a transformer, and a rectifier circuit.

ブリッジ回路は、フルブリッジ型に接続される第１〜第４のスイッチ素子を有する。
リカバリーサージ保護回路は、第１、第２の整流素子を有し、ブリッジ回路に並列接続される。 The bridge circuit includes first to fourth switch elements connected in a full bridge type.
The recovery surge protection circuit has first and second rectifying elements and is connected in parallel to the bridge circuit.

リカバリーサージ抑制回路は、インダクタの一方の端子が、第１の整流素子のアノード端子と第２の整流素子のカソード端子と接続され、インダクタの他方の端子が、第３のスイッチ素子の一方の端子と第４のスイッチ素子の一方の端子と接続され、インダクタにキャパシタが並列接続される。   In the recovery surge suppression circuit, one terminal of the inductor is connected to the anode terminal of the first rectifier element and the cathode terminal of the second rectifier element, and the other terminal of the inductor is one terminal of the third switch element. Are connected to one terminal of the fourth switch element, and a capacitor is connected in parallel to the inductor.

トランスは、一次巻線と二次巻線を有し、一次巻線の一方の端子は、第１のスイッチ素子の一方の端子と第２のスイッチ素子の一方の端子と接続され、一次巻線の他方の端子は、インダクタの一方の端子と接続される。   The transformer has a primary winding and a secondary winding, and one terminal of the primary winding is connected to one terminal of the first switch element and one terminal of the second switch element. The other terminal of is connected to one terminal of the inductor.

整流回路は、トランスの二次側に接続され、第３、第４の整流素子を用いてトランスから出力される交流電圧を整流する。
制御回路は、第１〜第４のスイッチ素子の駆動と停止を制御する。 The rectifier circuit is connected to the secondary side of the transformer, and rectifies the AC voltage output from the transformer using the third and fourth rectifier elements.
The control circuit controls driving and stopping of the first to fourth switch elements.

キャパシタは、第１、第４のスイッチ素子が駆動すると充電を開始し、第４の整流素子のリカバリー発生より後に充電を終了し、あるいは、キャパシタは、第２、第３のスイッチ素子が駆動すると充電を開始し、第３の整流素子のリカバリー発生より後に充電が終了する。   The capacitor starts charging when the first and fourth switching elements are driven, and ends charging after the recovery of the fourth rectifying element, or the capacitor is driven when the second and third switching elements are driven. Charging is started, and charging ends after recovery of the third rectifying element occurs.

トランスの漏れインダクタによるリカバリーサージ電圧を抑制することができる。   Recovery surge voltage due to transformer leakage inductor can be suppressed.

位相シフト方式フルブリッジ型電源回路の一実施例を示す図である。It is a figure which shows one Example of a phase shift system full bridge type power supply circuit. スイッチ素子のスイッチングタイミングを示す図である。It is a figure which shows the switching timing of a switch element. リカバリーサージ抑制回路の電流の流れを示す図である。It is a figure which shows the flow of the electric current of a recovery surge suppression circuit. 整流回路のダイオードのリカバリー発生時の波形を示す図である。It is a figure showing a waveform at the time of recovery occurrence of a diode of a rectifier circuit.

以下図面に基づいて実施形態について詳細を説明する。
図１は、位相シフト方式フルブリッジ型電源回路１の一実施例を示す図である。位相シフト方式フルブリッジ型電源回路１は、制御回路２、入力キャパシタＣ０、ブリッジ回路、リカバリーサージ保護回路３（クランプダイオード）、リカバリーサージ抑制回路４、トランスＴ、整流回路５、平滑回路６を備えている。位相シフト方式フルブリッジ型電源回路１は、例えば、直流入力電源７から印加される直流入力電圧Ｖｉｎを直流出力電圧Ｖｏｕｔに変換して負荷８を駆動するＤＣ−ＤＣコンバータなどである。 Hereinafter, embodiments will be described in detail with reference to the drawings.
FIG. 1 is a diagram showing an embodiment of a phase shift type full bridge type power supply circuit 1. The phase shift type full bridge type power supply circuit 1 includes a control circuit 2, an input capacitor C0, a bridge circuit, a recovery surge protection circuit 3 (clamp diode), a recovery surge suppression circuit 4, a transformer T, a rectifier circuit 5, and a smoothing circuit 6. ing. The phase shift type full bridge type power supply circuit 1 is, for example, a DC-DC converter that drives a load 8 by converting a DC input voltage Vin applied from a DC input power supply 7 into a DC output voltage Vout.

制御回路２は、ブリッジ回路を構成するスイッチ素子Ｑ１〜Ｑ４の駆動（オン：導通）と停止（オフ：遮断）を、制御回路２に設けられている制御端子から出力する制御信号ＳＱ１〜ＳＱ４により制御する。制御回路２は、例えば、ＣＰＵ（Central Processing Unit）、マルチコアＣＰＵ、プログラマブルなデバイス（ＦＰＧＡ（Field Programmable Gate Array）やＰＬＤ（Programmable Logic Device）など）などを用いて構成される回路と、スイッチ素子Ｑ１〜Ｑ４を駆動させる駆動回路などから構成される。   The control circuit 2 uses the control signals SQ1 to SQ4 output from the control terminal provided in the control circuit 2 to drive (ON: conduction) and stop (OFF: interruption) of the switch elements Q1 to Q4 constituting the bridge circuit. Control. The control circuit 2 includes, for example, a circuit configured using a CPU (Central Processing Unit), a multi-core CPU, a programmable device (FPGA (Field Programmable Gate Array), PLD (Programmable Logic Device, etc.)), and a switching element Q1. To Q4.

キャパシタＣ０は、直流入力電源７の正極端子に接続される一次側高圧線ＨＬ１と、直流入力電源７の負極端子に接続される一次側低圧線ＬＬ１と、の間に接続されている。
ブリッジ回路は、フルブリッジ型に接続されるスイッチ素子Ｑ１〜Ｑ４（第１〜第４のスイッチ素子）を有する。スイッチ素子Ｑ１〜Ｑ４は、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）やＩＧＢＴ（Insulated Gate Bipolor Transistor）などを用いることが考えられる。図１の例では、スイッチ素子Ｑ１のソース端子（一方の端子）とスイッチ素子Ｑ２のドレイン端子（一方の端子）とが接続され、スイッチ素子Ｑ３のソース端子（一方の端子）とスイッチ素子Ｑ４のドレイン端子（一方の端子）とが接続されている。また、スイッチ素子Ｑ１のドレイン端子（他方の端子）とスイッチ素子Ｑ３のドレイン端子（他方の端子）とが接続され、スイッチ素子Ｑ２のソース端子（他方の端子）とスイッチ素子Ｑ４のソース端子（他方の端子）とが接続されている。 The capacitor C0 is connected between the primary high voltage line HL1 connected to the positive terminal of the DC input power supply 7 and the primary low voltage line LL1 connected to the negative terminal of the DC input power supply 7.
The bridge circuit includes switch elements Q1 to Q4 (first to fourth switch elements) connected in a full bridge type. The switch elements Q1 to Q4 may be MOSFETs (Metal Oxide Semiconductor Field Effect Transistors) or IGBTs (Insulated Gate Bipolar Transistors). In the example of FIG. 1, the source terminal (one terminal) of the switch element Q1 and the drain terminal (one terminal) of the switch element Q2 are connected, and the source terminal (one terminal) of the switch element Q3 and the switch element Q4 are connected. A drain terminal (one terminal) is connected. Further, the drain terminal (the other terminal) of the switch element Q1 and the drain terminal (the other terminal) of the switch element Q3 are connected, and the source terminal (the other terminal) of the switch element Q2 and the source terminal of the switch element Q4 (the other terminal) Terminal).

また、スイッチ素子Ｑ１にはキャパシタＣ１及びダイオードＤ１が並列接続され、スイッチ素子Ｑ２にはキャパシタＣ２及びダイオードＤ２が並列接続され、スイッチ素子Ｑ３にはキャパシタＣ３及びダイオードＤ３が並列接続され、スイッチ素子Ｑ４にはキャパシタＣ４及びダイオードＤ４が並列接続されている。ただし、キャパシタＣ１〜Ｃ４にはスイッチ素子Ｑ１〜Ｑ４の寄生容量を用いてもよいし、ダイオードＤ１〜Ｄ４にはスイッチ素子Ｑ１〜Ｑ４の寄生ダイオードを用いてもよい。   Further, the capacitor C1 and the diode D1 are connected in parallel to the switch element Q1, the capacitor C2 and the diode D2 are connected in parallel to the switch element Q2, the capacitor C3 and the diode D3 are connected in parallel to the switch element Q3, and the switch element Q4 A capacitor C4 and a diode D4 are connected in parallel. However, parasitic capacitors of the switching elements Q1 to Q4 may be used for the capacitors C1 to C4, and parasitic diodes of the switching elements Q1 to Q4 may be used for the diodes D1 to D4.

なお、スイッチ素子Ｑ１〜Ｑ４のゲート端子は制御回路２の制御端子と接続され、制御端子から出力される制御信号ＳＱ１〜ＳＱ４によりスイッチ素子Ｑ１〜Ｑ４が制御される。   Note that the gate terminals of the switch elements Q1 to Q4 are connected to the control terminal of the control circuit 2, and the switch elements Q1 to Q4 are controlled by the control signals SQ1 to SQ4 output from the control terminal.

リカバリーサージ保護回路３は、ダイオードＤ５、Ｄ６（第１、第２の整流素子）を有する。リカバリーサージ保護回路３は、インダクタＬａ（還流インダクタ）を追加したことにより、トランスＴの二次側に接続される整流回路５のダイオードＤ７、Ｄ８（第３、第４の整流素子）に発生するリカバリーサージ電圧を抑制する。ダイオードＤ５のカソード端子は一次側高圧線ＨＬ１とスイッチ素子Ｑ１のドレイン端子とスイッチ素子Ｑ３のドレイン端子とが接続され、ダイオードＤ５のアノード端子とダイオードＤ６のカソード端子とが接続され、ダイオードＤ６のアノード端子は一次側低圧線ＬＬ１とスイッチ素子Ｑ２のソース端子とスイッチ素子Ｑ４のソース端子とが接続されている。   The recovery surge protection circuit 3 includes diodes D5 and D6 (first and second rectifying elements). The recovery surge protection circuit 3 is generated in the diodes D7 and D8 (third and fourth rectifier elements) of the rectifier circuit 5 connected to the secondary side of the transformer T by adding the inductor La (reflux inductor). Suppresses recovery surge voltage. The cathode terminal of the diode D5 is connected to the primary high-voltage line HL1, the drain terminal of the switch element Q1, and the drain terminal of the switch element Q3, the anode terminal of the diode D5 and the cathode terminal of the diode D6 are connected, and the anode of the diode D6 The terminals are connected to the primary low-voltage line LL1, the source terminal of the switch element Q2, and the source terminal of the switch element Q4.

リカバリーサージ抑制回路４は、インダクタＬａの一方の端子が、ダイオードＤ５のアノード端子とダイオードＤ６のカソード端子と接続され、インダクタＬａの他方の端子が、スイッチ素子Ｑ３のソース端子とスイッチ素子Ｑ４のドレイン端子と接続され、インダクタＬａにキャパシタＣａが並列接続されている。   In the recovery surge suppression circuit 4, one terminal of the inductor La is connected to the anode terminal of the diode D5 and the cathode terminal of the diode D6, and the other terminal of the inductor La is the source terminal of the switch element Q3 and the drain of the switch element Q4. The capacitor Ca is connected in parallel to the inductor La.

インダクタＬａは、スイッチ素子Ｑ１〜Ｑ４のＺＶＳを実現するために設けられたインダクタで、キャパシタＣ１〜Ｃ４とともにＬＣ共振回路を構成して共振特性を利用することで、スイッチ素子Ｑ１〜Ｑ４のスイッチング損失を抑制する。   The inductor La is an inductor provided to realize the ZVS of the switch elements Q1 to Q4, and configures an LC resonance circuit together with the capacitors C1 to C4 to use the resonance characteristics, thereby switching loss of the switch elements Q1 to Q4. Suppress.

また、インダクタＬａにキャパシタＣａを並列接続した回路は、トランスＴの漏れインダクタＬ１により、トランスＴの二次側に接続される整流回路５のダイオードＤ７、Ｄ８に発生するリカバリーサージ電圧を抑制する回路である。すなわち、インダクタＬａに流れる電流ＩＬと、ダイオードＤ７、Ｄ８のリカバリー発生時にトランスＴの一次巻線９に流れる電流ＩＴ（負荷電流＋リカバリー電流）と、をキャパシタＣａに充電させることで、トランスＴの二次巻線１０ａ、１０ｂへ印加される入力電圧（２×Ｖｉｎ／Ｎ）を下げ、トランスＴの漏れインダクタＬ１により発生するリカバリーサージ電圧を抑制する回路である。ＮはトランスＴの一次巻線９と二次巻線１０ａ、１０ｂの巻数比で、Ｎ：１：１となる。 The circuit in which the capacitor Ca is connected in parallel to the inductor La is a circuit that suppresses the recovery surge voltage generated in the diodes D7 and D8 of the rectifier circuit 5 connected to the secondary side of the transformer T by the leakage inductor L1 of the transformer T. It is. That is, the current I L flowing through the inductor La, and diode D7, current flows through the primary winding 9 of the transformer T to D8 recovery upon occurrence of I T (load current + recovery current), a by causing charged in the capacitor Ca, trans This circuit reduces the input voltage (2 × Vin / N) applied to the secondary windings 10a and 10b of T and suppresses the recovery surge voltage generated by the leakage inductor L1 of the transformer T. N is a turn ratio of the primary winding 9 and the secondary windings 10a and 10b of the transformer T, and is N: 1: 1.

トランスＴは、一次巻線９と二次巻線１０ａ、１０ｂとを有している。一次巻線９の一方の端子は、スイッチ素子Ｑ１のソース端子とスイッチ素子Ｑ２のドレイン端子とに接続され、一次巻線９の他方の端子は、インダクタＬａの一方の端子と接続される。二次巻線１０ａ、１０ｂそれぞれの一方の端子は中点（センタータップ）で互いに接続されている。   The transformer T has a primary winding 9 and secondary windings 10a and 10b. One terminal of the primary winding 9 is connected to the source terminal of the switch element Q1 and the drain terminal of the switch element Q2, and the other terminal of the primary winding 9 is connected to one terminal of the inductor La. One terminal of each of the secondary windings 10a and 10b is connected to each other at a midpoint (center tap).

整流回路５は、トランスＴの二次側に接続され、ダイオードＤ７、Ｄ８を用いてトランスＴから出力される交流電圧を整流して出力する。二次巻線１０ａの他方の端子はダイオードＤ７のカソード端子に接続され、二次巻線１０ｂの他方の端子はダイオードＤ８のカソード端子に接続され、中点は、平滑回路６のインダクタＬ０の一方の端子に接続されている。ダイオードＤ７、Ｄ８それぞれのアノード端子は二次側低圧線ＬＬ２に接続されている。なお、ダイオードＤ７、Ｄ８はＭＯＳＦＥＴを用いてもよい。ただし、ＭＯＳＦＥＴを用いた場合、ＭＯＳＦＥＴの寄生ダイオードが導通する期間と同期して、ＭＯＳＦＥＴ自身を駆動することが好ましい。   The rectifier circuit 5 is connected to the secondary side of the transformer T, and rectifies and outputs the AC voltage output from the transformer T using the diodes D7 and D8. The other terminal of the secondary winding 10a is connected to the cathode terminal of the diode D7, the other terminal of the secondary winding 10b is connected to the cathode terminal of the diode D8, and the middle point is one of the inductors L0 of the smoothing circuit 6. Connected to the terminal. The anode terminals of the diodes D7 and D8 are connected to the secondary low voltage line LL2. The diodes D7 and D8 may be MOSFETs. However, when a MOSFET is used, it is preferable to drive the MOSFET itself in synchronization with a period during which the parasitic diode of the MOSFET is conductive.

平滑回路６は、インダクタＬ０、キャパシタＣ５を有する。平滑回路６は、整流回路５で整流された電圧を平滑化して直流出力電圧Ｖｏｕｔを出力する。図１の例では負荷８に給電している。なお、インダクタＬ０の他方の端子はキャパシタＣ５の一方の端子と二次側高圧線ＨＬ２に接続され、キャパシタＣ５の他方の端子は二次側低圧線ＬＬ２に接続される。   The smoothing circuit 6 includes an inductor L0 and a capacitor C5. The smoothing circuit 6 smoothes the voltage rectified by the rectifying circuit 5 and outputs a DC output voltage Vout. In the example of FIG. 1, power is supplied to the load 8. The other terminal of the inductor L0 is connected to one terminal of the capacitor C5 and the secondary high voltage line HL2, and the other terminal of the capacitor C5 is connected to the secondary low voltage line LL2.

位相シフト方式フルブリッジ型電源回路１の動作を説明する。
図２のＡは、スイッチ素子Ｑ１、Ｑ２が進み相とした場合のスイッチングタイミング（駆動（ｏｎ）と停止）を示す図である。 The operation of the phase shift type full bridge type power supply circuit 1 will be described.
FIG. 2A is a diagram showing the switching timing (driving (on) and stopping) when the switching elements Q1 and Q2 are in the leading phase.

図２のｔ１において、スイッチ素子Ｑ４が駆動（ターンオン：ｏｎ）し、スイッチ素子Ｑ２、Ｑ４がともに駆動（オン：ｏｎ）すると、漏れインダクタＬ１→スイッチ素子Ｑ２→スイッチ素子Ｑ４→インダクタＬａ→漏れインダクタＬ１の経路で電流が流れ漏れインダクタＬ１のエネルギーは還流する。   At t1 in FIG. 2, when the switch element Q4 is driven (turn-on: on) and the switch elements Q2 and Q4 are both driven (on: on), the leakage inductor L1 → switch element Q2 → switch element Q4 → inductor La → leakage inductor. A current flows through the path L1, and the energy of the leakage inductor L1 returns.

続いて、図２のｔ２において、スイッチ素子Ｑ２が停止（ターンオフ）して、スイッチ素子Ｑ４のみが駆動（オン：ｏｎ）になると、キャパシタＣ２が充電され、キャパシタＣ１が放電される。そして、キャパシタＣ２の充電とキャパシタＣ１の放電が完了すると、漏れインダクタＬ１→ダイオードＤ１→直流入力電源７→スイッチ素子Ｑ４→インダクタＬａ→漏れインダクタＬ１の経路で電流が流れる。   Subsequently, at t2 in FIG. 2, when the switch element Q2 is stopped (turned off) and only the switch element Q4 is driven (on), the capacitor C2 is charged and the capacitor C1 is discharged. When the charging of the capacitor C2 and the discharging of the capacitor C1 are completed, a current flows through the path of the leakage inductor L1, the diode D1, the DC input power supply 7, the switching element Q4, the inductor La, and the leakage inductor L1.

ダイオードＤ１が導通している時間に、図２のｔ３において、スイッチ素子Ｑ１が駆動（ターンオン：ｏｎ）し、スイッチ素子Ｑ１、Ｑ４がともに駆動すると、漏れインダクタＬ１→スイッチ素子Ｑ１→直流入力電源７→スイッチ素子Ｑ４→キャパシタＣａ→漏れインダクタＬ１の経路で電流ＩＴが流れる。このときにキャパシタＣａは充電を開始する。なお、時間ｔ０における電流ＩＬと電流ＩＴと電流Ｉｏとの関係は（式１）のように表せる。 When the switch element Q1 is driven (turn-on: on) and both the switch elements Q1 and Q4 are driven at time t3 in FIG. 2 during the time when the diode D1 is conducting, the leakage inductor L1 → switch element Q1 → DC input power supply 7 → current flow I T in the path of the switching element Q4 → the capacitor Ca → leakage inductance L1. At this time, the capacitor Ca starts charging. The relationship between the current I L and the current I T and the current Io at time t0 is expressed as (Equation 1).

Ｉｏ／Ｎ＞ＩＴ＝ＩＬ （式１）
次に、漏れインダクタＬ１が直流入力電圧Ｖｉｎで逆方向に印加されると、漏れインダクタＬ１のエネルギーが減少し、電流ＩＴの向きが反転し、直流入力電源７→スイッチ素子Ｑ１→漏れインダクタＬ１→キャパシタＣａ→スイッチ素子Ｑ４→直流入力電源７の経路で電流ＩＴが流れる。 Io / N> I T = I L (Formula 1)
Then, when the leakage inductance L1 is applied in the reverse direction by the DC input voltage Vin, reduces the energy of the leakage inductance L1, the direction is reversed current I T, the DC input power source 7 → switching element Q1 → leakage inductance L1 → current flow I T in the path of the capacitor Ca → switching element Q4 → the DC input power source 7.

ダイオードＤ８のリカバリーサージ発生時にもキャパシタＣａの充電は継続され、図３に示すようにインダクタＬａに流れる電流ＩＬ、及び、ダイオードＤ８のリカバリーサージ発生時にトランスＴの一次巻線９に流れる電流ＩＴ（負荷電流＋リカバリーサージ電流）は、キャパシタＣａに充電されているので、トランスＴの二次巻線１０ａ、１０ｂに印加される入力電圧が下がる。図３は、リカバリーサージ抑制回路４の電流の流れを示す図である。 Charging of the capacitor Ca is continued even when the recovery surge of the diode D8 occurs, and as shown in FIG. 3, the current I L that flows through the inductor La and the current I that flows through the primary winding 9 of the transformer T when the recovery surge of the diode D8 occurs. Since T (load current + recovery surge current) is charged in the capacitor Ca, the input voltage applied to the secondary windings 10a and 10b of the transformer T decreases. FIG. 3 is a diagram showing a current flow of the recovery surge suppression circuit 4.

続いて、ダイオードＤ８のリカバリーサージ発生時間を経過すると、キャパシタＣａの充電を終了する。その後、キャパシタＣａの充電が終了すると、キャパシタＣａの放電が開始され、二次巻線１０ａ、１０ｂの両端の電圧は２×Ｖｉｎ／Ｎに戻る。このとき電流ＩＬと電流ＩＴと電流Ｉｏとの関係は（式２）のように表せる。 Subsequently, when the recovery surge occurrence time of the diode D8 has elapsed, the charging of the capacitor Ca is terminated. Thereafter, when the charging of the capacitor Ca is completed, the discharging of the capacitor Ca is started, and the voltage across the secondary windings 10a and 10b returns to 2 × Vin / N. Relation between the current I L and the current I T and the current Io this time can be expressed as (Equation 2).

Ｉｏ／Ｎ＝ＩＴ＜ＩＬ （式２）
このように、ダイオードＤ８のリカバリーサージ発生時にキャパシタＣａに電流ＩＬと電流ＩＴを充電させることで、トランスＴの二次巻線１０ａ、１０ｂに印加される入力電圧を下げ、トランスＴの漏れインダクタＬ１により発生するリカバリーサージ電圧を下げる。 Io / N = I T <I L ( Equation 2)
In this way, by charging the recovery surge current I L and the current I T in the capacitor Ca at the time of the diode D8, the secondary winding 10a of the transformer T, lower the input voltage applied to 10b, the leakage of the transformer T The recovery surge voltage generated by the inductor L1 is lowered.

ダイオードＤ８のリカバリーサージ電圧は、トランスＴの二次巻線１０ａ、１０ｂに印加される電圧２×Ｖｉｎ／Ｎを中心に、漏れインダクタＬ１、ダイオードＤ８の寄生容量による共振電圧が重畳した形になる。従って、従来の位相シフト方式フルブリッジ型電源回路のようにキャパシタＣａがない場合、図４のＡ、Ｂに示すように、ダイオードＤ８の定格電圧を超えたリカバリーサージ電圧が印加されてしまう。図４は、整流回路５のダイオードＤ８のリカバリーサージ発生時の波形を示す図である。   The recovery surge voltage of the diode D8 has a form in which the resonance voltage due to the parasitic capacitance of the leakage inductor L1 and the diode D8 is superimposed around the voltage 2 × Vin / N applied to the secondary windings 10a and 10b of the transformer T. . Therefore, when there is no capacitor Ca as in the conventional phase shift type full bridge type power supply circuit, a recovery surge voltage exceeding the rated voltage of the diode D8 is applied as shown in FIGS. FIG. 4 is a diagram illustrating a waveform when a recovery surge of the diode D8 of the rectifier circuit 5 occurs.

キャパシタＣａがない場合、図２、図４のＡ、Ｂに示した時間ｔａにおいてスイッチ素子Ｑ１、Ｑ４が駆動しても、トランスＴの二次巻線１０ａ、１０ｂの電圧ＶＴ２は２×Ｖｉｎ／Ｎより低下しない。そのためダイオードＤ８のリカバリーサージ発生時間ｔ１になると、電圧２×Ｖｉｎ／Ｎを中心にしてリカバリーサージ電圧が重畳され、ダイオードＤ８の定格電圧を超えてしまう。 When the capacitor Ca is not provided, the voltage V T2 of the secondary windings 10a and 10b of the transformer T is 2 × Vin even if the switch elements Q1 and Q4 are driven at the time ta shown in FIGS. Not lower than / N. Therefore, when the recovery surge occurrence time t1 of the diode D8 is reached, the recovery surge voltage is superimposed around the voltage 2 × Vin / N and exceeds the rated voltage of the diode D8.

キャパシタＣａがある場合、キャパシタＣａへの充電は、図２、図４のＣ〜Ｆに示した時間ｔａにおいてスイッチ素子Ｑ１、Ｑ４が駆動すると開始され、ダイオードＤ８のリカバリーサージ発生時間ｔｂより後で終了するように設定されているので、キャパシタＣａが充電を開始すると図４のＥに示すように図１の計測点ＴＰの電圧は０［Ｖ］から直流入力電圧Ｖｉｎに近づき、一次巻線９の両端の電圧が下がり、それにともない二次巻線１０ａ、１０ｂの電圧も下がる。また、トランスＴの二次巻線１０ａ、１０ｂの電圧は、リカバリーサージ電圧がダイオードＤ８の定格電圧を超えない電圧まで下げる。   When the capacitor Ca is present, the charging of the capacitor Ca is started when the switch elements Q1 and Q4 are driven at the time ta shown in FIGS. 2 and 4C to F, and after the recovery surge occurrence time tb of the diode D8. When the capacitor Ca starts charging, the voltage at the measurement point TP in FIG. 1 approaches the DC input voltage Vin from 0 [V] as shown in E of FIG. The voltage at both ends of the voltage decreases, and accordingly, the voltages of the secondary windings 10a and 10b also decrease. Further, the voltage of the secondary windings 10a and 10b of the transformer T is lowered to a voltage at which the recovery surge voltage does not exceed the rated voltage of the diode D8.

また、以上では、スイッチ素子Ｑ１、Ｑ４が駆動すると、キャパシタＣａが充電を開始し、ダイオードＤ８のリカバリーサージ発生より後に充電を終了することで、リカバリーサージ電圧を抑制する場合について説明したが、スイッチ素子Ｑ２、Ｑ３が駆動した場合にも同様のことが言える。すなわち、キャパシタＣａは、図２のｔ４において、スイッチ素子Ｑ２、Ｑ３が駆動すると、充電を開始してダイオードＤ７のリカバリーサージ発生より後に充電を終了することで、リカバリーサージ電圧を抑制することができる。なお、キャパシタＣａが充電を開始すると図４のＥとは逆に図１の計測点ＴＰの電圧は直流入力電圧Ｖｉｎから０［Ｖ］に近づく。   In the above description, the case where the capacitor Ca starts charging when the switch elements Q1 and Q4 are driven and the recovery surge voltage of the diode D8 is terminated after the recovery surge is generated, thereby suppressing the recovery surge voltage. The same can be said when the elements Q2 and Q3 are driven. That is, when the switch elements Q2 and Q3 are driven at t4 in FIG. 2, the capacitor Ca can suppress the recovery surge voltage by starting charging and ending charging after the recovery surge of the diode D7 occurs. . When the capacitor Ca starts charging, the voltage at the measurement point TP in FIG. 1 approaches 0 [V] from the DC input voltage Vin, contrary to E in FIG.

また、以上では、スイッチ素子Ｑ１、Ｑ２が進み相の場合について説明をしたが、図２のＢに示すようにスイッチ素子Ｑ１、Ｑ２が遅れ相の場合にも、以上で説明したリカバリーサージ電圧を抑制する方法を適用することができる。図２のＢは、スイッチ素子Ｑ１、Ｑ２が遅れ相とした場合のスイッチングタイミング（駆動（ｏｎ）と停止）を示す図である。   In the above description, the switching elements Q1 and Q2 are in the leading phase. However, the recovery surge voltage described above is also applied to the switching elements Q1 and Q2 in the lagging phase as shown in FIG. A suppression method can be applied. B of FIG. 2 is a diagram illustrating switching timing (driving (on) and stopping) when the switching elements Q1 and Q2 are in a delayed phase.

更に、リカバリーサージ電圧を抑制することで、ダイオードＤ７、Ｄ８の定格電圧を下げることができるので、順方向電圧（オン時電圧ドロップ）を小さくでき、損失も低減させることができる。また、ダイオードＤ７、Ｄ８の価格を下げることにつながる。   Furthermore, since the rated voltage of the diodes D7 and D8 can be lowered by suppressing the recovery surge voltage, the forward voltage (on-time voltage drop) can be reduced and the loss can also be reduced. In addition, the prices of the diodes D7 and D8 are reduced.

また、本発明は、以上の実施の形態に限定されるものでなく、本発明の要旨を逸脱しない範囲内で種々の改良、変更が可能である。   The present invention is not limited to the above-described embodiment, and various improvements and modifications can be made without departing from the gist of the present invention.

１ 位相シフト方式フルブリッジ型電源回路
２ 制御回路
３ リカバリーサージ保護回路
４ リカバリーサージ抑制回路
５ 整流回路
６ 平滑回路
７ 直流入力電源
８ 負荷
９ 一次巻線
１０ａ、１０ｂ 二次巻線
Ｃ０、Ｃ１、Ｃ２、Ｃ３、Ｃ４、Ｃ５、Ｃａ キャパシタ
Ｄ１、Ｄ２、Ｄ３、Ｄ４、Ｄ５、Ｄ６、Ｄ７、Ｄ８ ダイオード
Ｌ０、Ｌａ インダクタ
Ｌ１ 漏れインダクタ
Ｑ１、Ｑ２、Ｑ３、Ｑ４ スイッチ素子
Ｔ トランス
DESCRIPTION OF SYMBOLS 1 Phase shift system full bridge type power supply circuit 2 Control circuit 3 Recovery surge protection circuit 4 Recovery surge suppression circuit 5 Rectifier circuit 6 Smoothing circuit 7 DC input power supply 8 Load 9 Primary winding 10a, 10b Secondary winding C0, C1, C2 C3, C4, C5, Ca Capacitors D1, D2, D3, D4, D5, D6, D7, D8 Diode L0, La Inductor L1 Leakage inductors Q1, Q2, Q3, Q4 Switch element T Transformer

Claims (1)

フルブリッジ型に接続される第１〜第４のスイッチ素子を有するブリッジ回路と、
第１、第２の整流素子を有し、前記ブリッジ回路に並列接続されるリカバリーサージ保護回路と、
インダクタの一方の端子は、前記第１の整流素子のアノード端子と前記第２の整流素子のカソード端子と接続され、前記インダクタの他方の端子は、前記第３のスイッチ素子の一方の端子と前記第４のスイッチ素子の一方の端子と接続され、前記インダクタにキャパシタが並列接続されるリカバリーサージ抑制回路と、
一次巻線と二次巻線を有し、前記一次巻線の一方の端子は、前記第１のスイッチ素子の一方の端子と前記第２のスイッチ素子の一方の端子と接続され、前記一次巻線の他方の端子は、前記インダクタの一方の端子と接続されるトランスと、
前記トランスの二次側に接続され、第３、第４の整流素子を用いて前記トランスから出力される交流電圧を整流する整流回路と、
前記第１〜第４のスイッチ素子の駆動と停止を制御する制御回路と、を備え、
前記キャパシタは、前記第１、第４のスイッチ素子が駆動すると充電を開始し、前記第４の整流素子のリカバリーサージ発生より後に充電が終了し、あるいは、前記キャパシタは、前記第２、第３のスイッチ素子が駆動すると充電を開始し、前記第３の整流素子のリカバリーサージ発生より後に充電が終了する、
ことを特徴とする位相シフト方式フルブリッジ型電源回路。
A bridge circuit having first to fourth switch elements connected in a full-bridge type;
A recovery surge protection circuit having first and second rectifying elements and connected in parallel to the bridge circuit;
One terminal of the inductor is connected to an anode terminal of the first rectifier element and a cathode terminal of the second rectifier element, and the other terminal of the inductor is connected to one terminal of the third switch element and the terminal A recovery surge suppression circuit connected to one terminal of the fourth switch element and having a capacitor connected in parallel to the inductor;
A primary winding and a secondary winding, wherein one terminal of the primary winding is connected to one terminal of the first switch element and one terminal of the second switch element; The other terminal of the line is a transformer connected to one terminal of the inductor;
A rectifier circuit connected to the secondary side of the transformer and rectifying an AC voltage output from the transformer using third and fourth rectifier elements;
A control circuit for controlling driving and stopping of the first to fourth switch elements,
The capacitor starts to be charged when the first and fourth switch elements are driven, and ends after the recovery rectifier of the fourth rectifying element is generated. Alternatively, the capacitor is connected to the second, third, and third capacitors. When the switch element is driven, charging starts, and charging ends after the occurrence of a recovery surge of the third rectifying element,
A phase shift type full bridge type power supply circuit characterized by that.
JP2016003374A 2016-01-12 2016-01-12 Phase shift type full bridge type power supply circuit Active JP6485366B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016003374A JP6485366B2 (en) 2016-01-12 2016-01-12 Phase shift type full bridge type power supply circuit
PCT/JP2017/000190 WO2017122579A1 (en) 2016-01-12 2017-01-06 Phase-shifted full-bridge type power supply circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016003374A JP6485366B2 (en) 2016-01-12 2016-01-12 Phase shift type full bridge type power supply circuit

Publications (2)

Publication Number Publication Date
JP2017127051A true JP2017127051A (en) 2017-07-20
JP6485366B2 JP6485366B2 (en) 2019-03-20

Family

ID=59312047

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016003374A Active JP6485366B2 (en) 2016-01-12 2016-01-12 Phase shift type full bridge type power supply circuit

Country Status (2)

Country Link
JP (1) JP6485366B2 (en)
WO (1) WO2017122579A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021521763A (en) * 2018-04-11 2021-08-26 エアロジェット ロケットダイン インコーポレイテッド Power converter with recirculation snubber technology

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007000830A1 (en) * 2005-06-29 2007-01-04 Murata Manufacturing Co., Ltd. Dc/dc converter
JP2008187801A (en) * 2007-01-29 2008-08-14 Tdk Corp Switching power supply unit
WO2015118631A1 (en) * 2014-02-05 2015-08-13 三菱電機株式会社 In-vehicle charger and surge-suppression method for in-vehicle charger

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007000830A1 (en) * 2005-06-29 2007-01-04 Murata Manufacturing Co., Ltd. Dc/dc converter
JP2008187801A (en) * 2007-01-29 2008-08-14 Tdk Corp Switching power supply unit
WO2015118631A1 (en) * 2014-02-05 2015-08-13 三菱電機株式会社 In-vehicle charger and surge-suppression method for in-vehicle charger

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021521763A (en) * 2018-04-11 2021-08-26 エアロジェット ロケットダイン インコーポレイテッド Power converter with recirculation snubber technology
JP7093421B2 (en) 2018-04-11 2022-06-29 エアロジェット ロケットダイン インコーポレイテッド Power converter with recirculation snubber technology field

Also Published As

Publication number Publication date
JP6485366B2 (en) 2019-03-20
WO2017122579A1 (en) 2017-07-20

Similar Documents

Publication Publication Date Title
US10833594B2 (en) System and method of controlling a power converter having an LC tank coupled between a switching network and a transformer winding
US9190911B2 (en) Auxiliary resonant apparatus for LLC converters
US9124190B2 (en) Isolated switched mode power supply
WO2015067202A2 (en) Startup method and system for resonant converters
US20140204620A1 (en) Converter
JP6840032B2 (en) Insulated switching power supply
JP6241334B2 (en) Current resonance type DCDC converter
US9748851B2 (en) Switching power supply apparatus with snubber circuit
US6999325B2 (en) Current/voltage converter arrangement
JP2012239341A (en) Switching power supply device
US11356029B2 (en) Rectifying circuit and switched-mode power supply incorporating rectifying circuit
US20190252990A1 (en) Forward Converter with Self-Driven BJT Synchronous Rectifier
JP4410599B2 (en) Switching power supply
JP5516055B2 (en) Power converter
US9564819B2 (en) Switching power supply circuit
JP6485366B2 (en) Phase shift type full bridge type power supply circuit
JP6455412B2 (en) Push-pull DC / DC converter
WO2011161728A1 (en) Switching power supply apparatus, and power supply system and electronic apparatus using same
JP2006191706A (en) Dc converter
JPH1118426A (en) Switching power supply circuit
KR20160101808A (en) Full-Bridge DC-DC Converter
JP2015228760A (en) Switching power supply
JP6129687B2 (en) Switching power supply
JP6968127B2 (en) Power factor improvement converter
JP2011041387A (en) Dc-dc conversion circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180405

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190122

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190204

R151 Written notification of patent or utility model registration

Ref document number: 6485366

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151