JP2017122946A - Liquid crystal display device - Google Patents

Liquid crystal display device Download PDF

Info

Publication number
JP2017122946A
JP2017122946A JP2017081842A JP2017081842A JP2017122946A JP 2017122946 A JP2017122946 A JP 2017122946A JP 2017081842 A JP2017081842 A JP 2017081842A JP 2017081842 A JP2017081842 A JP 2017081842A JP 2017122946 A JP2017122946 A JP 2017122946A
Authority
JP
Japan
Prior art keywords
liquid crystal
tft substrate
sealing material
passivation film
organic passivation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017081842A
Other languages
Japanese (ja)
Other versions
JP6367415B2 (en
Inventor
大輔 池田
Daisuke Ikeda
大輔 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to JP2017081842A priority Critical patent/JP6367415B2/en
Publication of JP2017122946A publication Critical patent/JP2017122946A/en
Application granted granted Critical
Publication of JP6367415B2 publication Critical patent/JP6367415B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal (AREA)

Abstract

PROBLEM TO BE SOLVED: To prevent such a phenomenon that in a corner of a TFT substrate where a sealing material is doubly applied, the sealing material broadens and protrudes into a display region.SOLUTION: An organic passivation film 109 is formed to the outside of a display region 30. A groove-shaped organic passivation film removal part 20 is formed enclosing the display region 30. Since a sealing material 10 is doubly applied in a corner, the groove-shaped organic passivation film removal part 20 is formed to be wider in the corner than in a side so as to prevent the sealing material 10 from further broadening when a TFT substrate is stacked on a counter substrate to form a predetermined gap. An excess sealing material 10 is absorbed by the groove-shaped organic passivation film removal part 20 having a larger width in the corner, which prevents the sealing material 10 from protruding into the display region 30.SELECTED DRAWING: Figure 3

Description

本発明は表示装置に係り、狭額縁でありながら、シールの信頼性を確保した液晶表示装置に関する。   The present invention relates to a display device, and more particularly to a liquid crystal display device that has a narrow frame and ensures the reliability of a seal.

液晶表示装置では画素電極および薄膜トランジスタ（ＴＦＴ）等を有する画素がマトリクス状に形成されたＴＦＴ基板と、ＴＦＴ基板に対向して、ＴＦＴ基板の画素電極と対応する場所にカラーフィルタ等が形成された対向基板が配置され、ＴＦＴ基板と対向基板の間に液晶が挟持されている。そして液晶分子による光の透過率を画素毎に制御することによって画像を形成している。   In a liquid crystal display device, a TFT substrate having pixels having a pixel electrode and a thin film transistor (TFT) formed in a matrix, and a color filter or the like is formed at a position corresponding to the pixel electrode of the TFT substrate so as to face the TFT substrate. A counter substrate is disposed, and a liquid crystal is sandwiched between the TFT substrate and the counter substrate. An image is formed by controlling the light transmittance of the liquid crystal molecules for each pixel.

液晶表示装置はフラットで軽量であることから、色々な分野で用途が広がっている。携帯電話やＤＳＣ（Ｄｉｇｉｔａｌ Ｓｔｉｌｌ Ｃａｍｅｒａ）等には、小型の液晶表示装置が広く使用されている。小型の液晶表示装置では、所定の表示領域を確保しつつ、外形を小さくしたいという要求が強い。そうすと、表示領域の端部と外形端部との距離、いわゆる額縁が小さくなる。この場合、液晶を封止するための封止部の面積が小さくなり、シール部の信頼性の確保が問題となる。   Since liquid crystal display devices are flat and lightweight, they are used in various fields. Small liquid crystal display devices are widely used for mobile phones, DSCs (Digital Still Cameras), and the like. In a small liquid crystal display device, there is a strong demand to reduce the outer shape while securing a predetermined display area. As a result, the distance between the end of the display area and the outer end of the display area, the so-called frame, is reduced. In this case, the area of the sealing part for sealing the liquid crystal is reduced, and securing the reliability of the sealing part becomes a problem.

一方、液晶表示パネルを１個づつ製造したのでは、効率が悪いので、マザー基板に多数の液晶表示パネルを形成し、マザー基板から個々の液晶表示パネルをスクライビング等によって分離する製造方法が採られている。また、液晶の封入方法として、従来は、封入孔から液晶を注入する方法が採られていたが、この方法は、液晶の注入に時間がかかる。そこで、ＴＦＴ基板あるいは対向基板にシール材を形成し、シール材の内側に液晶の量を正確に制御して、液晶表示パネルの内部に液晶を封入する、いわゆる滴下方式（ＯＤＦ（Ｏｎｅ Ｄｒｏｐ Ｆｉｌｌ）が採用されている。   On the other hand, since it is inefficient to manufacture each liquid crystal display panel one by one, a manufacturing method is adopted in which a large number of liquid crystal display panels are formed on a mother substrate and individual liquid crystal display panels are separated from the mother substrate by scribing or the like. ing. Further, as a liquid crystal sealing method, conventionally, a method of injecting liquid crystal from the sealing hole has been adopted, but this method takes time to inject liquid crystal. Therefore, a so-called drop method (ODF (One Drop Fill)) in which a sealing material is formed on the TFT substrate or the counter substrate, the amount of liquid crystal is accurately controlled inside the sealing material, and the liquid crystal is sealed inside the liquid crystal display panel. Is adopted.

滴下方式では、シール材は閉ループとして形成される。シール材はディスペンサ等によって塗布されるが、この場合、シール材の塗布の始点と終点において、シール材が重なる部分が生ずる。シール材が重なる部分は、シール材の厚さが大きくなり、ＴＦＴ基板と対向基板のギャップ不良が生じたり、シール材が表示領域にはみ出したりする恐れが生ずる。   In the dripping method, the sealing material is formed as a closed loop. The sealing material is applied by a dispenser or the like. In this case, there are portions where the sealing material overlaps at the start and end points of application of the sealing material. In the portion where the sealing material overlaps, the thickness of the sealing material increases, and a gap defect between the TFT substrate and the counter substrate may occur, or the sealing material may protrude into the display area.

このようなシール材の重なり部の問題を対策するために、「特許文献１」では、シール材の塗布の始点と終点に対応する部分において、対向基板に形成されたオーバーコート膜に切り欠きを設けることによって、この部分に余分なシール材を吸収させる構成が記載されている。   In order to deal with such a problem of the overlapping portion of the sealing material, in “Patent Document 1”, a notch is formed in the overcoat film formed on the counter substrate at a portion corresponding to the start point and the end point of the application of the sealing material. A configuration is described in which an extra sealing material is absorbed in this portion by providing.

特開２０１０−１４５８９７号公報JP 2010-145897 A

「特許文献１」の方法は、1つの液晶表示パネル内で、塗布したシール材が閉ループを形成し、シール材の重なり部が液晶表示パネルの辺部に存在する場合の構成が記載されている。「特許文献１」の構成は、シール材の重なり部分に対応する部分にのみ、対向基板のオーバーコート膜に対して切り欠きが形成されている。   The method of “Patent Document 1” describes a configuration in which the applied sealing material forms a closed loop in one liquid crystal display panel, and an overlapping portion of the sealing material exists on the side of the liquid crystal display panel. . In the configuration of “Patent Document 1”, a cutout is formed in the overcoat film of the counter substrate only in a portion corresponding to the overlapping portion of the sealing material.

「特許文献１」では、対向基板のコーナー部にシール材の重なり部分が形成された場合の効果については、不明である。特に、本願の図５に示すように、複数のＴＦＴ基板が形成されたマザーＴＦＴ基板において、シール材を複数のＴＦＴ基板に塗布する場合に、シール材の交差部が液晶表示パネルにおいて2箇所生ずるが、このような構成に対して「特許文献１」に記載の構成が適用可能か否か不明である。また、「特許文献１」の構成においては、オーバーコート膜の周辺を一部切り欠く必要がある。オーバーコート膜は一般には、コーティングし、硬化するだけで形成することが出来るが、「特許文献１」の構成では、オーバーコート膜に対してフォトリソグラフィを行って切り欠きを形成する必要があり、コスト上昇の要因となる。   In “Patent Document 1”, the effect when the overlapping portion of the sealing material is formed at the corner portion of the counter substrate is unknown. In particular, as shown in FIG. 5 of the present application, when a sealing material is applied to a plurality of TFT substrates in a mother TFT substrate on which a plurality of TFT substrates are formed, two intersecting portions of the sealing material occur in the liquid crystal display panel. However, it is unclear whether or not the configuration described in “Patent Document 1” is applicable to such a configuration. In the configuration of “Patent Document 1”, it is necessary to partially cut off the periphery of the overcoat film. In general, the overcoat film can be formed simply by coating and curing, but in the configuration of “Patent Document 1”, it is necessary to perform photolithography on the overcoat film to form a notch, It becomes a factor of cost increase.

図５は、本発明が適用されるマザーＴＦＴ基板内におけるＴＦＴ基板１００に対するシール材１０の塗布形状の例である。図５において、点線は、液晶表示パネルが完成した時点における対向基板が配置する部分の境界部である。点線より下側は、ＴＦＴ基板が１枚となる部分であり、端子部１５０となっている。シール材１０は、ＴＦＴ基板と対向基板が重なる部分の周辺部に形成される。   FIG. 5 is an example of the application shape of the sealing material 10 to the TFT substrate 100 in the mother TFT substrate to which the present invention is applied. In FIG. 5, a dotted line is a boundary portion of a portion where the counter substrate is disposed when the liquid crystal display panel is completed. Below the dotted line is a portion where one TFT substrate is formed, which is a terminal portion 150. The sealing material 10 is formed in the periphery of the portion where the TFT substrate and the counter substrate overlap.

図５のシール材の形状は、マザーＴＦＴ基板内の複数のＴＦＴ基板に対して、連続してディスペンサ等によってシール材１０を塗布することが可能な形状となっている。例えば、右方向からＴＦＴ基板の切断線５０に沿ってU字型にシール材を塗布し、次に、左方向から逆U字型にシール材１０を塗布する。図５におけるＣ部において、２本のシール材１０が重なって形成されている。このような塗布方法によって、多数のＴＦＴ基板が形成されたマザーＴＦＴ基板、あるいは、多数の対向基板が形成されたマザー対向基板に対して効率的にシール材を塗布することが出来る。   The shape of the sealing material in FIG. 5 is such that the sealing material 10 can be continuously applied to a plurality of TFT substrates in the mother TFT substrate by a dispenser or the like. For example, the sealing material is applied in a U shape along the cutting line 50 of the TFT substrate from the right direction, and then the sealing material 10 is applied in an inverted U shape from the left direction. In part C in FIG. 5, two sealing materials 10 are overlapped. By such an application method, the sealing material can be efficiently applied to the mother TFT substrate on which a large number of TFT substrates are formed or the mother counter substrate on which a large number of counter substrates are formed.

この場合、対向基板とＴＦＴ基板の重なり部において、シール材１０の幅が大きくなる。なお、図５において、長辺部では、切断線５０の両側に２本のシール材１０が形成されているが、シール材１０を塗布後、ＴＦＴ基板と対向基板を貼り合わせて所定の間隔になるように、シール材１０をつぶすとシール材１０は広がって、切断線５０の上にもシール材１０が形成されるようになる。   In this case, the width of the sealing material 10 becomes large at the overlapping portion of the counter substrate and the TFT substrate. In FIG. 5, in the long side portion, two sealing materials 10 are formed on both sides of the cutting line 50. After applying the sealing material 10, the TFT substrate and the counter substrate are bonded to each other at a predetermined interval. Thus, when the sealing material 10 is crushed, the sealing material 10 spreads and the sealing material 10 is also formed on the cutting line 50.

シール材１０が塗布された内側に表示領域３０が形成されている。表示領域３０の端部から、ＴＦＴ基板の切断線５０までの距離、いわゆる額縁の幅は、例えば、長辺において、D1=０．８ｍｍ、端子側の短辺において、D3=２．３ｍｍ、端子側と逆側の短辺において、D2=１．０ｍｍである。従来は、コーナー部における、シール材１０の重なり部において、シール材１０が表示領域３０にはみ出す不良が生じていた。   A display region 30 is formed on the inner side where the sealing material 10 is applied. The distance from the edge of the display area 30 to the cutting line 50 of the TFT substrate, the so-called frame width, for example, D1 = 0.8 mm on the long side, D3 = 2.3 mm on the short side on the terminal side, terminal On the short side opposite to the side, D2 = 1.0 mm. Conventionally, a defect that the sealing material 10 protrudes into the display area 30 occurs in the overlapping portion of the sealing material 10 in the corner portion.

図６は、マザーＴＦＴ基板における個々のＴＦＴ基板のコーナー部の切断線５０付近の平面図である。表示領域３０の外側にまで、有機パッシベーション膜１０９が形成されている。表示領域３０の外側で、有機パッシベーション膜１０９の下に走査線駆動回路等の周辺回路部４０が形成されている。図６において、ハッチングで示した部分は、有機パッシベーション膜の除去部２０である。   FIG. 6 is a plan view of the vicinity of the cutting line 50 at the corner of each TFT substrate in the mother TFT substrate. An organic passivation film 109 is formed outside the display region 30. A peripheral circuit unit 40 such as a scanning line driving circuit is formed outside the display region 30 and below the organic passivation film 109. In FIG. 6, the hatched portion is the organic passivation film removing portion 20.

有機パッシベーション膜除去部２０は、表示領域３０の周辺に３個の溝として形成されている。また、個々のＴＦＴ基板の切断線５０を挟んで所定の幅で有機パッシベーション膜除去部２０が形成されている。図６において、点線で示す部分はシール材１０が形成される部分である。図６に示すように、２本のシール材１０は、ＴＦＴ基板のコーナー部において、重なっている。   The organic passivation film removing unit 20 is formed as three grooves around the display region 30. Further, the organic passivation film removing portion 20 is formed with a predetermined width across the cutting line 50 of each TFT substrate. In FIG. 6, a portion indicated by a dotted line is a portion where the sealing material 10 is formed. As shown in FIG. 6, the two sealing materials 10 are overlapped at the corner of the TFT substrate.

図７は、図６のＢ−Ｂ断面図である。図７は簡略化された断面図であるが、詳細断面図は図１において詳細に説明する。図７において、ＴＦＴ基板１００の上に有機パッシベーション膜１０９が形成されている。有機パッシベーション膜１０９の下側の層は省略されている。有機パッシベーション１０９には、有機パッシベーション膜除去部２０が形成され、この部分は溝部となっている。ＴＦＴ基板の端部は、有機パッシベーション膜除去部２０となっている。有機パッシベーション膜２０を覆って、ＳｉＮ等で形成される無機絶縁膜１１１が形成されている。   7 is a cross-sectional view taken along line BB in FIG. Although FIG. 7 is a simplified cross-sectional view, the detailed cross-sectional view will be described in detail with reference to FIG. In FIG. 7, an organic passivation film 109 is formed on the TFT substrate 100. The lower layer of the organic passivation film 109 is omitted. In the organic passivation 109, an organic passivation film removing portion 20 is formed, and this portion is a groove portion. An end portion of the TFT substrate is an organic passivation film removing unit 20. An inorganic insulating film 111 made of SiN or the like is formed so as to cover the organic passivation film 20.

ＴＦＴ基板１００と対向基板２００はシール材１０によって接着し、シール材１０の内側には液晶３００が封入されている。図７は、ＴＦＴ基板１００と対向基板２００を重ねて所定のギャップを形成することによって、シール材１０はつぶされた状態となっている。シール材１０がつぶれたときに、シール材１０の幅が規定以上に大きくなると、シール材１０が表示領域にはみ出す不良が生ずる。   The TFT substrate 100 and the counter substrate 200 are bonded together by a sealing material 10, and a liquid crystal 300 is sealed inside the sealing material 10. In FIG. 7, the sealing material 10 is crushed by overlapping the TFT substrate 100 and the counter substrate 200 to form a predetermined gap. When the seal material 10 is crushed, if the width of the seal material 10 becomes larger than a specified width, a defect that the seal material 10 protrudes into the display area occurs.

ＴＦＴ基板１００および対向基板２００において、液晶３００と接する面には、図示しない配向膜が形成される。配向膜がシール材１０と無機絶縁膜１１１との間に存在すると、シール材１０の接着力が低下する。そこで、図７において、溝状に有機パッシベーション膜除去部２０を形成し、この部分において、配向膜が外側に流れ出すことを防止するための堰が形成されている。図７におけるＡ部は、この堰が3個形成されていることを示している。   An alignment film (not shown) is formed on the surface in contact with the liquid crystal 300 in the TFT substrate 100 and the counter substrate 200. When the alignment film exists between the sealing material 10 and the inorganic insulating film 111, the adhesive force of the sealing material 10 is reduced. Therefore, in FIG. 7, the organic passivation film removing portion 20 is formed in a groove shape, and a weir for preventing the alignment film from flowing to the outside is formed in this portion. Part A in FIG. 7 indicates that three dams are formed.

図７において、Ｂ部には、配向膜も有機パッシベーション膜１０９も形成されていないので、シール材１０とＴＦＴ基板１００との接着力は大きく、この部分でシールの信頼性を確保することが出来る。図６および図７に示すように、溝状の有機パッシベーション膜除去部２０の幅は辺部とコーナー部とで同じ幅である。図６、７における有機パッシベーション膜除去部２０の主目的は配向膜に対する堰だからである。   In FIG. 7, since neither the alignment film nor the organic passivation film 109 is formed in part B, the adhesive force between the sealing material 10 and the TFT substrate 100 is large, and the reliability of the seal can be ensured in this part. . As shown in FIGS. 6 and 7, the width of the groove-like organic passivation film removing portion 20 is the same for the side portion and the corner portion. This is because the main purpose of the organic passivation film removing unit 20 in FIGS. 6 and 7 is a weir for the alignment film.

図８は、液晶表示パネルのコーナー部において、図５のＣのように、シール材１０が重なった部分において、シール材１０の幅が広がり、シール材１０が表示領域３０にまで、はみ出している状態を示す平面図である。図８において、シール材１０の一部が表示領域３０にはみ出したシール材１０はみだし部３１が存在している。このような液晶表示パネルは不良となる。   In FIG. 8, in the corner portion of the liquid crystal display panel, as shown in FIG. 5C, the width of the sealing material 10 is widened in a portion where the sealing material 10 overlaps, and the sealing material 10 protrudes to the display region 30. It is a top view which shows a state. In FIG. 8, there is a protruding portion 31 of the sealing material 10 in which a part of the sealing material 10 protrudes from the display region 30. Such a liquid crystal display panel becomes defective.

本発明の課題は、狭額縁の液晶表示パネルにおいて、シールの信頼性を確保しつつ、シール材が表示領域にはみ出すことを防止することである。   An object of the present invention is to prevent a sealing material from protruding into a display region while ensuring reliability of sealing in a narrow frame liquid crystal display panel.

本発明は上記問題を克服するものであり、具体的な手段は次のとおりである。すなわち、表示領域を有し、有機パッシベーション膜が形成されたＴＦＴ基板と、シール部におけるシール材を介して対向基板が配置され、前記ＴＦＴ基板と前記対向基板との間に液晶が挟持された液晶表示装置であって、前記ＴＦＴ基板の前記表示領域の外側にまで、前記有機パッシベーション膜が形成され、前記有機パッシベーション膜は、前記シール部においては、前記表示領域を囲んで溝状の有機パッシベーション膜除去部を有し、コーナー部における前記溝状の有機パッシベーション膜除去部の幅は、辺部における溝状の有機パッシベーション膜除去部の幅よりも大きく、前記ＴＦＴ基板の前記シール部には、周辺回路部が形成され、前記シール部においては、前記ＴＦＴ基板と前記対向基板の間隔は、前記対向基板に形成された柱状スペーサと、前記ＴＦＴ基板に形成された有機パッシベーション膜の台座によって規定されていることを特徴とする液晶表示装置である。   The present invention overcomes the above problems, and specific means are as follows. That is, a liquid crystal in which a TFT substrate having a display area and an organic passivation film is formed, and a counter substrate is disposed through a seal material in a seal portion, and liquid crystal is sandwiched between the TFT substrate and the counter substrate In the display device, the organic passivation film is formed to the outside of the display region of the TFT substrate, and the organic passivation film surrounds the display region in the seal portion and forms a groove-shaped organic passivation film. The width of the groove-like organic passivation film removal portion at the corner portion is larger than the width of the groove-like organic passivation film removal portion at the side portion, and the seal portion of the TFT substrate includes a peripheral portion. A circuit part is formed, and in the seal part, a distance between the TFT substrate and the counter substrate is formed on the counter substrate. And Jo spacer, a liquid crystal display device characterized by being defined by the base of the organic passivation film formed on the TFT substrate.

本発明によれば、マザーＴＦＴ基板において、個々のＴＦＴ基板に対してシール材を形成する場合、配向膜の堰の機能を合わせ持つ、溝状の有機パッシベーション膜除去部の幅をコーナー部において、辺の部分よりも広げるので、この部分において、シール材が重なって形成されても、シール材が表示領域にはみ出すことは無い。   According to the present invention, when forming a sealing material for each TFT substrate in the mother TFT substrate, the width of the groove-like organic passivation film removing portion having the function of the weir of the alignment film at the corner portion, Since it is wider than the side portion, even if the seal material overlaps in this portion, the seal material does not protrude into the display area.

また、有機パッシベーション膜除去部の下層に周辺駆動回路が形成されている場合、有機パッシベーション膜除去部以外の部分の有機パッシベーション膜を台座として対向基板側に形成された柱状スペーサを用いてシール部分におけるＴＦＴ基板と対向基板の間隔を制御するので、周辺駆動回路を損傷することが無い。   Further, when the peripheral drive circuit is formed in the lower layer of the organic passivation film removing portion, the seal portion is formed using a columnar spacer formed on the counter substrate side using the organic passivation film of the portion other than the organic passivation film removing portion as a pedestal. Since the distance between the TFT substrate and the counter substrate is controlled, the peripheral drive circuit is not damaged.

さらに、本発明では、コーナー部におけるシール材のはみ出しを防止するために、新たなフォトリソグラフィ工程を必要としないので、本発明を適用してもコスト上昇の要因とはならない。   Furthermore, in the present invention, a new photolithography process is not required in order to prevent the seal material from protruding at the corner portion, so that the present invention does not cause an increase in cost.

本発明が適用されるコモン電極トップ構造の液晶表示装置の断面図である。It is sectional drawing of the liquid crystal display device of the common electrode top structure to which this invention is applied. 画素電極とコモン電極の関係を示す平面図である。It is a top view which shows the relationship between a pixel electrode and a common electrode. 本発明におけるＴＦＴ基板のコーナー部の平面図である。It is a top view of the corner part of the TFT substrate in this invention. 図３のＡ−Ａ断面図である。It is AA sectional drawing of FIG. 本発明が適用される液晶表示装置におけるシール材の塗布形状である。It is the application | coating shape of the sealing material in the liquid crystal display device to which this invention is applied. 従来例におけるＴＦＴ基板のコーナー部の平面図である。It is a top view of the corner part of the TFT substrate in a prior art example. 図６のＢ−Ｂ断面図である。It is BB sectional drawing of FIG. シール材が表示領域にはみ出した状態を示す平面図である。It is a top view which shows the state which the sealing material protruded into the display area.

以下に実施例を用いて本発明を詳細に説明する。   Hereinafter, the present invention will be described in detail using examples.

図１は本発明が適用されるコモン電極トップ構造のＩＰＳの画素領域の断面図である。図１におけるＴＦＴは、いわゆるトップゲートタイプのＴＦＴであり、使用される半導体としては、ＬＴＰＳ（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｉ−Ｓｉ）が使用されている。コモン電極トップ構造の他に画素電極トップ構造のＩＰＳも存在するが、本発明は、同様に適用することが出来る。   FIG. 1 is a cross-sectional view of a pixel area of an IPS having a common electrode top structure to which the present invention is applied. The TFT in FIG. 1 is a so-called top gate type TFT, and LTPS (Low Temperature Poly-Si) is used as a semiconductor to be used. In addition to the common electrode top structure, there is an IPS with a pixel electrode top structure, but the present invention can be similarly applied.

一方、ａ−Ｓｉ半導体を使用した場合は、いわゆるボトムゲート方式のＴＦＴが多く用いられる。以後の説明では、トップゲート方式のＴＦＴを用いた場合を例にして説明するが、ボトムゲート方式のＴＦＴを用いた場合についても、本発明を適用することが出来る。ボトムゲート方式のＴＦＴを用いた場合においても、コモン電極トップ方式あるいは画素電極トップ方式のいずれについても本発明を適用することが出来る。   On the other hand, when an a-Si semiconductor is used, a so-called bottom gate type TFT is often used. In the following description, a case where a top gate type TFT is used will be described as an example. However, the present invention can also be applied to a case where a bottom gate type TFT is used. Even when a bottom gate type TFT is used, the present invention can be applied to either the common electrode top type or the pixel electrode top type.

図１において、ガラス基板１００の上にＳｉＮからなる第１下地膜１０１およびＳｉＯ２からなる第２下地膜１０２がＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）によって形成される。第１下地膜１０１および第２下地膜１０２の役割はガラス基板１００からの不純物が半導体層１０３を汚染することを防止することである。 In FIG. 1, a first base film 101 made of SiN and a second base film 102 made of SiO 2 are formed on a glass substrate 100 by CVD (Chemical Vapor Deposition). The role of the first base film 101 and the second base film 102 is to prevent impurities from the glass substrate 100 from contaminating the semiconductor layer 103.

第２下地膜１０２の上には半導体層１０３が形成される。この半導体層１０３は第２下地膜１０２に上にＣＶＤによってａ−Ｓｉ膜を形成し、これをレーザアニールすることによってｐｏｌｙ−Ｓｉ膜に変換したものである。このｐｏｌｙ−Ｓｉ膜をフォトリソグラフィによってパターニングする。   A semiconductor layer 103 is formed on the second base film 102. The semiconductor layer 103 is obtained by forming an a-Si film on the second base film 102 by CVD, and converting it into a poly-Si film by laser annealing. The poly-Si film is patterned by photolithography.

半導体膜１０３の上にはゲート絶縁膜１０４が形成される。このゲート絶縁膜１０４はＴＥＯＳ（テトラエトキシシラン）によるＳｉＯ２膜である。この膜もＣＶＤによって形成される。その上にゲート電極１０５が形成される。ゲート電極１０５は走査信号線と同層で、同時に形成される。ゲート電極１０５は例えば、ＭｏＷ膜によって形成される。ゲート配線１０５の抵抗を小さくする必要があるときはＡｌ合金が使用される。 A gate insulating film 104 is formed on the semiconductor film 103. This gate insulating film 104 is a SiO 2 film made of TEOS (tetraethoxysilane). This film is also formed by CVD. A gate electrode 105 is formed thereon. The gate electrode 105 is formed in the same layer as the scanning signal line and is formed at the same time. For example, the gate electrode 105 is formed of a MoW film. When it is necessary to reduce the resistance of the gate wiring 105, an Al alloy is used.

ゲート電極１０５はフォトリソグラフィによってパターニングされるが、このパターニングの際に、イオンインプランテーションによって、リンあるいはボロン等の不純物をｐｏｌｙ−Ｓｉ層にドープしてｐｏｌｙ−Ｓｉ層にソースＳあるいはドレインＤを形成する。また、ゲート電極１０５のパターニングの際のフォトレジストを利用して、ｐｏｌｙ−Ｓｉ層のチャネル層と、ソースＳあるいはドレインＤとの間にＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）層を形成する。   The gate electrode 105 is patterned by photolithography. During this patterning, impurities such as phosphorus or boron are doped into the poly-Si layer by ion implantation to form the source S or drain D in the poly-Si layer. To do. Further, an LDD (Lightly Doped Drain) layer is formed between the channel layer of the poly-Si layer and the source S or the drain D using a photoresist when patterning the gate electrode 105.

その後、ゲート電極１０５あるいはゲート配線を覆って第１層間絶縁膜１０６をＳｉＯ２によって形成する。第１層間絶縁膜１０６はゲート配線１０５とソース電極１０７を絶縁するためである。第１層間絶縁膜１０６およびゲート絶縁膜１０４には、半導体層１０３のソース部Ｓをソース電極１０７と接続するためのスルーホール１２０が形成される。第１層間絶縁膜１０６とゲート絶縁膜１０４にスルーホール１２０を形成するためのフォトリソグラフィは同時に行われる。 Thereafter, a first interlayer insulating film 106 is formed of SiO 2 so as to cover the gate electrode 105 or the gate wiring. The first interlayer insulating film 106 is for insulating the gate wiring 105 and the source electrode 107. A through hole 120 for connecting the source portion S of the semiconductor layer 103 to the source electrode 107 is formed in the first interlayer insulating film 106 and the gate insulating film 104. Photolithography for forming the through hole 120 in the first interlayer insulating film 106 and the gate insulating film 104 is performed simultaneously.

第１層間絶縁膜１０６の上にソース電極１０７が形成される。ソース電極１０７は、スルーホール１３０を介して画素電極１１２と接続する。図１においては、ソース電極１０７は広く形成され、ＴＦＴを覆う形となっている。一方、ＴＦＴのドレインＤは、図示しない部分においてドレイン電極と接続している。   A source electrode 107 is formed on the first interlayer insulating film 106. The source electrode 107 is connected to the pixel electrode 112 through the through hole 130. In FIG. 1, the source electrode 107 is formed widely and covers the TFT. On the other hand, the drain D of the TFT is connected to the drain electrode at a portion not shown.

ソース電極１０７、ドレイン電極および映像信号線は、同層で、同時に形成される。ソース電極１０７、ドレイン電極および映像信号線（以後ソース電極１０７で代表させる）は、抵抗を小さくするために、例えば、ＡｌＳｉ合金が使用される。ＡｌＳｉ合金はヒロックを発生したり、Ａｌが他の層に拡散したりするので、例えば、図示しないＭｏＷによるバリア層、およびキャップ層によってＡｌＳｉをサンドイッチする構造がとられている。   The source electrode 107, the drain electrode, and the video signal line are formed in the same layer at the same time. For example, an AlSi alloy is used for the source electrode 107, the drain electrode, and the video signal line (hereinafter represented by the source electrode 107) in order to reduce the resistance. Since the AlSi alloy generates hillocks or Al diffuses to other layers, for example, a structure is adopted in which AlSi is sandwiched between a barrier layer made of MoW (not shown) and a cap layer.

ソース電極１０７を覆って無機パッシベーション膜（絶縁膜）１０８を被覆し、ＴＦＴ全体を保護する。無機パッシベーション膜１０８は第１下地膜１０１と同様にＣＶＤによって形成される。無機パッシベーション膜１０８を覆って有機パッシベーション膜１０９が形成される。有機パッシベーション膜１０９は感光性のアクリル樹脂で形成される。有機パッシベーション膜１０９は、アクリル樹脂の他、シリコーン樹脂、エポキシ樹脂、ポリイミド樹脂等でも形成することが出来る。有機パッシベーション膜１０９は平坦化膜としての役割を持っているので、厚く形成される。有機パッシベーション膜１０９の膜厚は１〜４μｍであるが、多くの場合は２μｍ程度である。   The source electrode 107 is covered and an inorganic passivation film (insulating film) 108 is covered to protect the entire TFT. The inorganic passivation film 108 is formed by CVD in the same manner as the first base film 101. An organic passivation film 109 is formed so as to cover the inorganic passivation film 108. The organic passivation film 109 is made of a photosensitive acrylic resin. The organic passivation film 109 can be formed of silicone resin, epoxy resin, polyimide resin, or the like in addition to acrylic resin. Since the organic passivation film 109 has a role as a planarizing film, it is formed thick. The thickness of the organic passivation film 109 is 1 to 4 μm, but in many cases is about 2 μm.

画素電極１１０とソース電極１０７との導通を取るために、無機パッシベーション膜１０８および有機パッシベーション膜１０９にスルーホール１３０が形成される。有機パッシベーション膜１０９は感光性の樹脂を使用している。感光性の樹脂を塗付後、この樹脂を露光すると、光が当たった部分のみが特定の現像液に溶解する。すなわち、感光性樹脂を用いることによって、フォトレジストの形成を省略することが出来る。有機パッシベーション膜１０９にスルーホール１３０を形成したあと、２３０℃程度で有機パッシベーション膜を焼成することによって有機パッシベーション膜１０９が完成する。   In order to establish conduction between the pixel electrode 110 and the source electrode 107, a through hole 130 is formed in the inorganic passivation film 108 and the organic passivation film 109. The organic passivation film 109 uses a photosensitive resin. When this resin is exposed after application of a photosensitive resin, only the portion exposed to light is dissolved in a specific developer. That is, the formation of a photoresist can be omitted by using a photosensitive resin. After the through-hole 130 is formed in the organic passivation film 109, the organic passivation film 109 is completed by baking the organic passivation film at about 230 ° C.

本発明では、有機パッシベーション膜は、液晶表示パネルのシール部にまで延在しており、シール部において、有機パッシベーション膜除去部を溝状に形成すすることによって、配向膜が外側に流動することを防止する堰の役割を持たせている。また、本発明では、有機パッシベーション膜除去部の溝の幅をコーナー部において、辺部よりも大きくすることによって、シール材を重ねて塗布するときに、シール材が表示領域にはみ出すことを防止している。   In the present invention, the organic passivation film extends to the seal part of the liquid crystal display panel, and the alignment film flows outward by forming the organic passivation film removal part in the seal part in a groove shape. It has a role of weir to prevent. In the present invention, the width of the groove of the organic passivation film removing portion is made larger at the corner than at the side, thereby preventing the sealing material from protruding into the display area when the sealing material is applied in an overlapping manner. ing.

有機パッシベーション膜１０９をレジストとしてエッチングすることにより無機パッシベーション膜１０８にスルーホールを形成する。こうして、ソース電極１０７と画素電極１１０を導通するためのスルーホール１３０が形成される。パターニングされた有機パッシベーション膜１０９をレジストとして無機パッシベーション膜１０８をエッチングするので、新たなマスクを使用する必要はなく、フォトリソグラフィ工程は１工程で済む。有機パッシベーション膜１０９は厚いので、スルーホール１３０の上側と下側では、孔の大きさが異なる。   A through hole is formed in the inorganic passivation film 108 by etching using the organic passivation film 109 as a resist. Thus, a through hole 130 for conducting the source electrode 107 and the pixel electrode 110 is formed. Since the inorganic passivation film 108 is etched using the patterned organic passivation film 109 as a resist, it is not necessary to use a new mask and only one photolithography process is required. Since the organic passivation film 109 is thick, the size of the hole is different between the upper side and the lower side of the through hole 130.

図１において、このようにして形成された有機パッシベーション膜１０９の上面は平坦となっている。有機パッシベーション膜１０９の上にアモルファスＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）をスパッタリングによって被着し、フォトレジストによって、パターニングした後、蓚酸でエッチングし、画素電極１１２のパターニングを行う。画素電極１１２はスルーホール１３０をも覆って形成される。画素電極１１２は透明電極であるＩＴＯによって形成され、厚さは例えば、５０〜７０nmである。   In FIG. 1, the upper surface of the organic passivation film 109 formed in this way is flat. Amorphous ITO (Indium Tin Oxide) is deposited on the organic passivation film 109 by sputtering, patterned with a photoresist, and then etched with oxalic acid to pattern the pixel electrode 112. The pixel electrode 112 is formed to cover the through hole 130. The pixel electrode 112 is made of ITO, which is a transparent electrode, and has a thickness of 50 to 70 nm, for example.

その後、画素電極１１２を覆って、第２層間絶縁膜１１１をＣＶＤによって成膜する。このときのＣＶＤの温度条件は、２００℃程度であり、これは低温ＣＶＤと呼ばれる。低温ＣＶＤを用いるのは、すでに形成されている有機パッシベーション膜１０９の変質を防止するためである。   Thereafter, the second interlayer insulating film 111 is formed by CVD so as to cover the pixel electrode 112. The CVD temperature condition at this time is about 200 ° C., which is called low temperature CVD. The reason why low temperature CVD is used is to prevent alteration of the already formed organic passivation film 109.

フォトリソグラフィ工程によって、第２層間絶縁膜１１１のパターニングを行うが、このパターニングは端子部分のパターニングであり、スルーホール領域におけるパターニングは不要である。   The second interlayer insulating film 111 is patterned by a photolithography process. This patterning is patterning of the terminal portion, and patterning in the through-hole region is unnecessary.

第２層間絶縁膜１１１の上にアモルファスＩＴＯをスパッタリングし、フォトリソグラフィ工程によって、櫛歯状のコモン電極１１０を形成する。コモン電極１１０の膜厚は例えば、３０ｎｍ程度である。このように、コモン電極１１０を薄く形成するのは、コモン電極１１０の上に形成される配向膜１１３をラビングする場合に、ラビング影による配向不良を防止するためである。   Amorphous ITO is sputtered on the second interlayer insulating film 111, and a comb-like common electrode 110 is formed by a photolithography process. The film thickness of the common electrode 110 is, for example, about 30 nm. Thus, the thin common electrode 110 is formed in order to prevent alignment failure due to rubbing shadow when the alignment film 113 formed on the common electrode 110 is rubbed.

図２は、櫛歯状のコモン電極１１０と平面ベタで形成された画素電極１１２の関係を示す平面図である。図２において、コモン電極１１０は、図示していない第２層間絶縁膜を挟んで画素電極１１２の上に配置されている。櫛歯状のコモン電極１１０の間のスリット１１５を通して、図１に示すように、コモン電極１１０上面から画素電極１１２に電気力線が伸び、この電気力線によって液晶分子を回転させる。   FIG. 2 is a plan view showing the relationship between the comb-like common electrode 110 and the pixel electrode 112 formed of a flat solid. In FIG. 2, the common electrode 110 is disposed on the pixel electrode 112 with a second interlayer insulating film (not shown) interposed therebetween. As shown in FIG. 1, electric lines of force extend from the upper surface of the common electrode 110 to the pixel electrode 112 through the slits 115 between the comb-shaped common electrodes 110, and liquid crystal molecules are rotated by the electric lines of force.

図１において、画素電極１１２もコモン電極１１０もスルーホール１３０領域に形成される。したがって、液晶分子３０１の配向を適正に行うことが出来れば、スルーホール１３０の上端部、あるいは、スルーホール１３０の内壁にも、光を透過する領域を形成することが出来る。したがって、画素電極トップの場合に比較して、画素領域を画像形成のために、より効率的に使用することが出来る。   In FIG. 1, both the pixel electrode 112 and the common electrode 110 are formed in the through hole 130 region. Therefore, if the liquid crystal molecules 301 can be properly aligned, a light transmitting region can be formed on the upper end of the through hole 130 or the inner wall of the through hole 130. Therefore, the pixel region can be used more efficiently for image formation than in the case of the pixel electrode top.

図１において、液晶層３００を挟んで対向基板２００が配置されている。対向基板２００の内側には、カラーフィルタ２０１が形成されている。カラーフィルタ２０１は画素毎に、赤、緑、青のカラーフィルタが形成されており、カラー画像が形成される。カラーフィルタ２０１とカラーフィルタ２０１の間にはブラックマトリクス２０２が形成され、画像のコントラストを向上させている。なお、ブラックマトリクス２０２はＴＦＴの遮光膜としての役割も有し、ＴＦＴに光電流が流れることを防止している。   In FIG. 1, a counter substrate 200 is disposed with a liquid crystal layer 300 interposed therebetween. A color filter 201 is formed inside the counter substrate 200. The color filter 201 is formed with red, green, and blue color filters for each pixel, and a color image is formed. A black matrix 202 is formed between the color filters 201 to improve the contrast of the image. Note that the black matrix 202 also has a role as a light shielding film of the TFT, and prevents a photocurrent from flowing through the TFT.

カラーフィルタ２０１およびブラックマトリクス２０２を覆ってオーバーコート膜２０３が形成されている。カラーフィルタ２０１およびブラックマトリクス２０２の表面は凹凸となっているために、オーバーコート膜２０３によって表面を平らにしている。オーバーコート膜の上には、液晶の初期配向を決めるための配向膜１１３が形成されている。なお、図２はＩＰＳであるから、コモン電極はＴＦＴ基板１００側に形成されており、対向基板２００側には形成されていない。   An overcoat film 203 is formed to cover the color filter 201 and the black matrix 202. Since the surface of the color filter 201 and the black matrix 202 is uneven, the surface is flattened by the overcoat film 203. An alignment film 113 for determining the initial alignment of the liquid crystal is formed on the overcoat film. 2 is IPS, the common electrode is formed on the TFT substrate 100 side, and is not formed on the counter substrate 200 side.

図１に示すように、ＩＰＳでは、対向基板２００の内側には導電膜が形成されていない。そうすると、対向基板２００の電位が不安定になる。また、外部からの電磁ノイズが液晶層３００に侵入し、画像に対して影響を与える。このような問題を除去するために、対向基板２００の外側に外部導電膜２１０が形成される。外部導電膜２１０は、透明導電膜であるＩＴＯをスパッタリングすることによって形成される。   As shown in FIG. 1, in IPS, a conductive film is not formed inside the counter substrate 200. Then, the potential of the counter substrate 200 becomes unstable. Further, external electromagnetic noise enters the liquid crystal layer 300 and affects the image. In order to eliminate such a problem, an external conductive film 210 is formed outside the counter substrate 200. The external conductive film 210 is formed by sputtering ITO, which is a transparent conductive film.

図３は、本発明におけるマザーＴＦＴ基板での個々のＴＦＴ基板のコーナー部の切断線５０付近の平面図である。表示領域３０の外側にまで、有機パッシベーション膜１０９が形成されている。表示領域３０の外側で、有機パッシベーション膜１０９の下に走査線駆動回路等の周辺回路部４０が形成されている。図３において、ハッチングで示した部分は、有機パッシベーション膜の除去部２０である。   FIG. 3 is a plan view of the vicinity of the cutting line 50 at the corner portion of each TFT substrate in the mother TFT substrate according to the present invention. An organic passivation film 109 is formed outside the display region 30. A peripheral circuit unit 40 such as a scanning line driving circuit is formed outside the display region 30 and below the organic passivation film 109. In FIG. 3, the hatched portion is the organic passivation film removing portion 20.

有機パッシベーション膜除去部２０は、表示領域３０の周辺に２個の溝として形成されている。また、個々のＴＦＴ基板の切断線５０を挟んで所定の幅で有機パッシベーション膜除去部２０が形成されている。図３において、内側の有機パッシベーション膜除去部２０の溝は、コーナー部において、辺部におけるよりも溝の幅が大きくなっている。図３においては、溝状の有機パッシベーション膜除去部２０は、ＴＦＴ基板の一部にしか表示されていないが、実際は、表示領域３０全体を囲んで形成される。   The organic passivation film removing unit 20 is formed as two grooves around the display region 30. Further, the organic passivation film removing portion 20 is formed with a predetermined width across the cutting line 50 of each TFT substrate. In FIG. 3, the groove of the inner organic passivation film removing portion 20 has a larger width at the corner portion than at the side portion. In FIG. 3, the groove-like organic passivation film removing unit 20 is displayed only on a part of the TFT substrate, but actually, it is formed so as to surround the entire display region 30.

図３において、点線で示す部分はシール材１０が形成される部分である。図３に示すように、２本のシール材１０は、ＴＦＴ基板のコーナー部において、重なっている。２本のシール材１０が重なる部分は、シール材１０の幅が大きくなるが、本発明においては、コーナー部の有機パッシベーション膜除去部２０の溝の幅が大きくなっているので、シール材１０の重なり部においても、シール材１０が表示領域３０にはみ出すことを防止することが出来る。なお本発明においても、溝状の有機パッシベーション膜除去部２０は配向膜が外側に流動することを防止するための堰を兼用している。   In FIG. 3, a portion indicated by a dotted line is a portion where the sealing material 10 is formed. As shown in FIG. 3, the two sealing materials 10 are overlapped at the corner of the TFT substrate. In the portion where the two sealing materials 10 overlap, the width of the sealing material 10 is increased. However, in the present invention, the width of the groove of the organic passivation film removing portion 20 in the corner portion is increased. Even in the overlapping portion, the sealing material 10 can be prevented from protruding into the display region 30. In the present invention, the groove-like organic passivation film removing unit 20 also serves as a weir for preventing the alignment film from flowing outward.

図４は、図３のＡ−Ａに対応する断面図である。図４において、ＴＦＴ基板１００の上に有機パッシベーション膜１０９が形成されている。有機パッシベーション膜１０９の下側には、図１に示すような層が形成されているが、図４においてはこれらの層は省略されている。   4 is a cross-sectional view corresponding to AA of FIG. In FIG. 4, an organic passivation film 109 is formed on the TFT substrate 100. Layers as shown in FIG. 1 are formed below the organic passivation film 109, but these layers are omitted in FIG.

有機パッシベーション１０９には、有機パッシベーション膜除去部２０が形成され、この部分は溝部となっている。溝状の有機パッシベーション膜除去部２０は2個形成されているが、この部分は、配向膜が外側に流動することを防止する堰の役割を持っている。また、本実施例では、2個の溝のうち、内側の溝の幅をコーナー部において、大きくすることによって、この部分において、シール材１０が重なって形成されても、シール材１０のはみ出しが表示領域３０に達しない構成としている。   In the organic passivation 109, an organic passivation film removing portion 20 is formed, and this portion is a groove portion. Two groove-like organic passivation film removing portions 20 are formed, and these portions serve as weirs that prevent the alignment film from flowing outward. Further, in this embodiment, by increasing the width of the inner groove of the two grooves at the corner portion, even if the seal material 10 is formed to overlap in this portion, the seal material 10 does not protrude. The display area 30 is not reached.

ＴＦＴ基板１００の端部は、有機パッシベーション膜除去部２０となっている。有機パッシベーション膜１０９を覆って、ＳｉＮ等で形成される無機絶縁膜１１１が形成されている。図４の点線で示すＡ領域は、溝状の有機パッシベーション膜除去部２０が形成されている部分であり、本発明では、配向膜が外側に流動することを防止する堰の役割と、シール材１０が重ねて塗布されている部分において、シール材１０が表示領域３０内にはみ出すことを防止する役割を兼ね備えている。   An end portion of the TFT substrate 100 is an organic passivation film removing unit 20. An inorganic insulating film 111 made of SiN or the like is formed so as to cover the organic passivation film 109. A region indicated by a dotted line in FIG. 4 is a portion where the groove-like organic passivation film removing portion 20 is formed. In the present invention, a role of a weir for preventing the alignment film from flowing outward, and a sealing material In the portion where 10 is applied in an overlapping manner, it also serves to prevent the sealing material 10 from protruding into the display region 30.

図４の点線で示すＢ領域は、有機パッシベーション膜除去部２０となっており、無機絶縁膜１１１のみが存在しているので、シール材１０とＴＦＴ基板１００との接着材力が強く、シール部の信頼性を向上させる役割を有している。   A region B indicated by a dotted line in FIG. 4 is the organic passivation film removing portion 20, and since only the inorganic insulating film 111 exists, the adhesive force between the sealing material 10 and the TFT substrate 100 is strong, and the sealing portion It has a role to improve the reliability.

図４において、対向基板２００からは、シール部において、ＴＦＴ基板１００と対向基板２００の間隔を規定するための柱状スペーサ６０が形成されている。なお、対向基板２００には柱状スペーサ６０の下側に、ブラックマトリクス、カラーフィルタ、オーバーコート膜等が形成されているが、図４では省略されている。従来は、シール部におけるＴＦＴ基板１００と対向基板２００の間隔はグラスファイバあるいはビーズ等によって規定されていた。しかし、本実施例においては、シール部のＴＦＴ基板１００側には周辺回路部４０が形成されている。本発明のように、コーナー部において、溝状の有機パッシベーション膜除去部２０を幅広く形成すると、この部分において、グラスファイバあるいはビーズ等によって、周辺回路部４０が損傷を受ける可能性がある。   In FIG. 4, columnar spacers 60 for defining the distance between the TFT substrate 100 and the counter substrate 200 are formed from the counter substrate 200 at the seal portion. Note that a black matrix, a color filter, an overcoat film, and the like are formed on the counter substrate 200 below the columnar spacer 60, but are omitted in FIG. Conventionally, the distance between the TFT substrate 100 and the counter substrate 200 in the seal portion is defined by glass fiber or beads. However, in the present embodiment, the peripheral circuit portion 40 is formed on the TFT substrate 100 side of the seal portion. If the groove-like organic passivation film removing portion 20 is formed widely at the corner portion as in the present invention, the peripheral circuit portion 40 may be damaged at this portion by glass fiber or beads.

本発明では、図４に示すように、シール部１０におけるＴＦＴ基板１００と対向基板２００の間隔を、グラスファイバ、ビーズ等を使用せず、有機パッシベーション膜１０９を台座とした柱状スペーサ６０によって規定しているので、有機パッシベーション膜１０９の下側に形成されている図示しない周辺回路部４０は損傷を受けることが無い。   In the present invention, as shown in FIG. 4, the distance between the TFT substrate 100 and the counter substrate 200 in the seal portion 10 is defined by a columnar spacer 60 that uses an organic passivation film 109 as a pedestal without using glass fiber, beads, or the like. Therefore, the peripheral circuit portion 40 (not shown) formed below the organic passivation film 109 is not damaged.

また、本発明においては、ＴＦＴ基板１００において、配向膜が外側に流動することを防止するための有機パッシベーション膜除去部２０の溝をシール材１０の重なり部において、表示領域３０にはみ出すことを防止するための凹部として兼用するので、本発明の構成を実施するために、追加の工程を加える必要は無い。従来に比して、溝状の有機パッシベーション膜除去部２０を形成するためのマスクを変えるだけでよい。   Further, in the present invention, in the TFT substrate 100, the groove of the organic passivation film removing portion 20 for preventing the alignment film from flowing outward is prevented from protruding into the display region 30 in the overlapping portion of the sealing material 10. Therefore, it is not necessary to add an additional step in order to implement the configuration of the present invention. Compared to the prior art, it is only necessary to change the mask for forming the groove-shaped organic passivation film removing portion 20.

図３および図４では、溝状の有機パッシベーション膜除去部２０は、２個としたが、１個あるいは３個以上であってもよい。重要な点は、塗布されたシール材１０が重なる付近のコーナー部において、溝状の有機パッシベーション膜除去部２０の幅を辺部に比較して広くすることである。コーナー部における有機パッシベーション膜除去部２０の溝の幅は、辺部における有機パッシベーション膜除去部の溝の幅の３倍以上とすることが好ましい。   In FIG. 3 and FIG. 4, the number of groove-like organic passivation film removal units 20 is two, but may be one or three or more. The important point is that the width of the groove-like organic passivation film removing portion 20 is made wider than the side portion in the corner portion in the vicinity where the applied sealing material 10 overlaps. It is preferable that the width of the groove of the organic passivation film removing portion 20 in the corner portion is three times or more than the width of the groove of the organic passivation film removing portion in the side portion.

10…シール材、 ２0…有機パッシベーション膜除去部、 ３0…表示領域、 ３１…シール材はみ出し部、 ４0…周辺回路部、 ５0…切断線、 ６0…柱状スペーサ、 １００…ＴＦＴ基板、 １０１…第１下地膜、 １０２…第２下地膜、 １０３…半導体層、 １０４…ゲート絶縁膜、 １０５…ゲート電極、 １０６…第１層間絶縁膜、 １０７…ソース電極、 １０８…無機パッシベーション膜、 １０９…有機パッシベーション膜、 １１０…コモン電極、 １１１…第２層間絶縁膜、 １１２…画素電極、 １１３…配向膜、 １１５…スリット、 １３０…スルーホール、 １５０…端子部、 ２００…対向基板、 ２０１…カラーフィルタ、 ２０２…ブラックマトリクス、 ２０３…オーバーコート膜、 ２１０…外部導電膜、 ３００…液晶層、 ３０１…液晶分子、 Ｓ…ソース部、 Ｄ…ドレイン部   DESCRIPTION OF SYMBOLS 10 ... Sealing material, 20 ... Organic passivation film removal part, 30 ... Display area, 31 ... Sealing material protrusion part, 40 ... Peripheral circuit part, 50 ... Cutting line, 60 ... Columnar spacer, 100 ... TFT substrate, 101 ... 1st Base film, 102 ... second base film, 103 ... semiconductor layer, 104 ... gate insulating film, 105 ... gate electrode, 106 ... first interlayer insulating film, 107 ... source electrode, 108 ... inorganic passivation film, 109 ... organic passivation film 110 ... Common electrode, 111 ... Second interlayer insulating film, 112 ... Pixel electrode, 113 ... Alignment film, 115 ... Slit, 130 ... Through hole, 150 ... Terminal part, 200 ... Counter substrate, 201 ... Color filter, 202 ... Black matrix 203 ... Overcoat film 210 ... External conductive film 300 ... Liquid crystal , 301 ... liquid crystal molecules, S ... source unit, D ... drain part

Claims (6)

表示領域と、前記表示領域の外側の周辺領域とを有し、有機膜が形成されたＴＦＴ基板と、
対向基板と、
前記ＴＦＴ基板と前記対向基板との間に設けられたシールと、
前記周辺領域に前記シールと重なるように形成された周辺回路と、
を有する液晶表示装置であって、
前記有機膜は、前記ＴＦＴ基板の前記表示領域と前記周辺領域とに形成され、前記シールが設けられた領域では、前記シールと前記ＴＦＴ基板との間にも形成されており、
前記ＴＦＴ基板と前記シールとの間において、前記有機膜には、前記表示領域を囲んで溝状の有機膜除去部が設けられており、
前記ＴＦＴ基板のコーナー部における前記有機膜除去部の幅は、前記ＴＦＴ基板の辺部における有機膜除去部の幅よりも大きく、
前記ＴＦＴ基板のコーナー部近傍の前記辺部では、前記周辺回路の端部と前記シールとが重なっており、
前記周辺回路の端部から前記コーナー部に向けて前記有機膜除去部の幅が広がっていることを特徴とする液晶表示装置。 A TFT substrate having a display region and a peripheral region outside the display region, and having an organic film formed thereon;
A counter substrate;
A seal provided between the TFT substrate and the counter substrate;
A peripheral circuit formed to overlap the seal in the peripheral region;
A liquid crystal display device comprising:
The organic film is formed in the display region and the peripheral region of the TFT substrate, and in the region where the seal is provided, is also formed between the seal and the TFT substrate.
Between the TFT substrate and the seal, the organic film is provided with a groove-shaped organic film removing portion surrounding the display area,
The width of the organic film removal portion in the corner portion of the TFT substrate is larger than the width of the organic film removal portion in the side portion of the TFT substrate,
In the side part near the corner part of the TFT substrate, the end part of the peripheral circuit and the seal overlap,
A liquid crystal display device, wherein the width of the organic film removing portion is widened from an end portion of the peripheral circuit toward the corner portion. 前記有機膜除去部と前記周辺回路とは重なっていることを特徴とする、請求項１に記載の液晶表示装置。   The liquid crystal display device according to claim 1, wherein the organic film removing unit and the peripheral circuit overlap each other. 前記シールが設けられた領域においては、前記ＴＦＴ基板と前記対向基板の間隔は、前記対向基板に形成されたスペーサと、前記有機膜とによって規定されていることを特徴とする請求項１又は２に記載の液晶表示装置。   3. The space between the TFT substrate and the counter substrate is defined by a spacer formed on the counter substrate and the organic film in the region where the seal is provided. A liquid crystal display device according to 1. 前記コーナー部における前記有機膜除去部の幅は、前記辺部における前記有機膜除去部の幅の３倍以上であることを特徴とする請求項１乃至３の何れかに記載の液晶表示装置。   4. The liquid crystal display device according to claim 1, wherein a width of the organic film removing portion in the corner portion is three times or more a width of the organic film removing portion in the side portion. 前記有機膜と液晶層との間には、無機絶縁膜が形成されていることを特徴とする請求項１乃至４の何れかに記載の液晶表示装置。   The liquid crystal display device according to claim 1, wherein an inorganic insulating film is formed between the organic film and the liquid crystal layer. 前記有機膜除去部は、前記シールに沿って複数列形成され、前記複数列のうち、前記表示領域に近い側の有機膜除去部は、前記コーナー部における除去部の幅が前記辺部における除去部の幅よりも大きいことを特徴とする請求項１乃至５の何れかに記載の液晶表示装置。   The organic film removal portion is formed in a plurality of rows along the seal, and the organic film removal portion on the side close to the display region in the plurality of rows has a width of the removal portion in the corner portion removed in the side portion. The liquid crystal display device according to claim 1, wherein the liquid crystal display device is larger than a width of the portion.
JP2017081842A 2017-04-18 2017-04-18 Liquid crystal display Active JP6367415B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017081842A JP6367415B2 (en) 2017-04-18 2017-04-18 Liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017081842A JP6367415B2 (en) 2017-04-18 2017-04-18 Liquid crystal display

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2012220114A Division JP6132503B2 (en) 2012-10-02 2012-10-02 Liquid crystal display

Publications (2)

Publication Number Publication Date
JP2017122946A true JP2017122946A (en) 2017-07-13
JP6367415B2 JP6367415B2 (en) 2018-08-01

Family

ID=59305861

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017081842A Active JP6367415B2 (en) 2017-04-18 2017-04-18 Liquid crystal display

Country Status (1)

Country Link
JP (1) JP6367415B2 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030112387A1 (en) * 2001-12-19 2003-06-19 Lim Joo Soo Liquid crystal display device having seal pattern preventing electrolytic corrosion and method of fabricating the same
WO2007110995A1 (en) * 2006-03-29 2007-10-04 Sharp Kabushiki Kaisha Display device
JP2010139953A (en) * 2008-12-15 2010-06-24 Hitachi Displays Ltd Liquid crystal display device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030112387A1 (en) * 2001-12-19 2003-06-19 Lim Joo Soo Liquid crystal display device having seal pattern preventing electrolytic corrosion and method of fabricating the same
WO2007110995A1 (en) * 2006-03-29 2007-10-04 Sharp Kabushiki Kaisha Display device
JP2010139953A (en) * 2008-12-15 2010-06-24 Hitachi Displays Ltd Liquid crystal display device

Also Published As

Publication number Publication date
JP6367415B2 (en) 2018-08-01

Similar Documents

Publication Publication Date Title
JP6132503B2 (en) Liquid crystal display
US9219192B2 (en) Display apparatus and manufacturing method thereof
JP5335628B2 (en) Liquid crystal display
TWI574081B (en) Liquid crystal display device and manufacturing method thereof
JP5156517B2 (en) Liquid crystal display
JP6649788B2 (en) Liquid crystal display
KR20140083650A (en) Liquid crystal display device and method for fabricating the same
KR101980773B1 (en) Thin film transistor substrate having color filter and method of fabricating the same
US20110299017A1 (en) Liquid crystal display manufacturing method, liquid crystal display, and electronic apparatus
JP2006201312A (en) Liquid crystal display panel and liquid crystal display device
JP2017167478A (en) Liquid crystal display device and mother substrate for the same
JP2004272012A (en) Display apparatus
JP2017187530A (en) Liquid crystal display device
JP2016038433A (en) Liquid crystal display device
JP2016015404A (en) Liquid crystal display device
JP6367415B2 (en) Liquid crystal display
US20110205473A1 (en) Liquid crystal display panel
JP2007017756A (en) Liquid crystal display device
US20110234966A1 (en) Display panel
US12111555B2 (en) Method of manufacturing active matrix substrate and liquid crystal display device
JP2013127562A (en) Liquid crystal display device and method for manufacturing the same
JP5492326B2 (en) Manufacturing method of liquid crystal display device
JP2010283011A (en) Thin film transistor substrate
JP2018124398A (en) Liquid crystal display device
JP2011164199A (en) Liquid crystal display device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170418

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180329

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180605

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180704

R150 Certificate of patent or registration of utility model

Ref document number: 6367415

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250