JP2017118311A - Class-d amplifier circuit - Google Patents

Class-d amplifier circuit Download PDF

Info

Publication number
JP2017118311A
JP2017118311A JP2015251469A JP2015251469A JP2017118311A JP 2017118311 A JP2017118311 A JP 2017118311A JP 2015251469 A JP2015251469 A JP 2015251469A JP 2015251469 A JP2015251469 A JP 2015251469A JP 2017118311 A JP2017118311 A JP 2017118311A
Authority
JP
Japan
Prior art keywords
inductor
signal line
class
circuit
amplifier circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015251469A
Other languages
Japanese (ja)
Other versions
JP6572765B2 (en
Inventor
高広 山中
Takahiro Yamanaka
高広 山中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2015251469A priority Critical patent/JP6572765B2/en
Publication of JP2017118311A publication Critical patent/JP2017118311A/en
Application granted granted Critical
Publication of JP6572765B2 publication Critical patent/JP6572765B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

PROBLEM TO BE SOLVED: To provide a class-D amplifier circuit capable of improving a noise suppression effect in a switching frequency domain while suppressing capacitance increase in a capacitor of a low-pass filter.SOLUTION: A first low-pass filter and a second low-pass filter are inserted into a first signal line and a second signal line in which signal currents in differential modes flow. A first shunt circuit formed from a series circuit of a first inductor and a first capacitor is inserted between the first signal line and a ground. A second shunt circuit formed from a series circuit of a second inductor and a second capacitor is inserted between the second signal line and the ground. The first inductor and the second inductor are coupled in such a manner that magnetic fluxes caused by common-mode components of the currents are weakened by each other.SELECTED DRAWING: Figure 1

Description

本発明は、D級アンプの出力段に適用されるD級アンプ回路に関する。   The present invention relates to a class D amplifier circuit applied to an output stage of a class D amplifier.

下記の特許文献1に、ブリッジドトランスレス(BTL)出力方式のD級アンプの出力段に適用されるローパスフィルタが開示されている。BTL出力方式のD級アンプでは、正極性出力及び負極性出力に対して、それぞれローパスフィルタが挿入される。このローパスフィルタは、パルス幅変調信号から、パルス幅変調のスイッチング周波数成分を除去することにより、オーディオ信号を抽出する。   Patent Document 1 below discloses a low-pass filter applied to the output stage of a class D amplifier of a bridged transformerless (BTL) output system. In a BTL output class D amplifier, a low pass filter is inserted for each of a positive output and a negative output. This low-pass filter extracts an audio signal by removing a switching frequency component of pulse width modulation from the pulse width modulation signal.

特開2003−124029号公報JP 2003-1224029 A

従来のローパスフィルタでは、D級アンプのスイッチング周波数程度の低周波数域において、十分なノイズ抑制効果が得られない。スイッチング周波数程度の低周波数域におけるノイズ抑制効果を高めるためには、ローパスフィルタのコンデンサの容量を大きくしなければならない。ところが、コンデンサの容量を大きくすると、過電流によってD級アンプの損傷が生じやすくなってしまう。   In the conventional low-pass filter, a sufficient noise suppression effect cannot be obtained in a low frequency range that is about the switching frequency of the class D amplifier. In order to increase the noise suppression effect in the low frequency range of the switching frequency, the capacitance of the low-pass filter capacitor must be increased. However, when the capacity of the capacitor is increased, the class D amplifier is easily damaged by overcurrent.

本発明の目的は、ローパスフィルタのコンデンサの容量増を抑制しつつ、スイッチング周波数域のノイズ抑制効果を高めることができるD級アンプ回路を提供することである。   An object of the present invention is to provide a class D amplifier circuit capable of enhancing a noise suppression effect in a switching frequency region while suppressing an increase in capacitance of a capacitor of a low-pass filter.

本発明の第1の観点によるD級アンプ回路は、
ディファレンシャルモードの信号電流が流れる第1の信号線路及び第2の信号線路と、
前記第1の信号線路に挿入された第1のローパスフィルタと、
前記第2の信号線路に挿入された第2のローパスフィルタと、
第1のインダクタと第1のコンデンサとの直列回路からなり、前記第1の信号線路とグランドとの間に挿入された第1の分流回路と、
第2のインダクタと第2のコンデンサとの直列回路からなり、前記第2の信号線路とグランドとの間に挿入された第2の分流回路と
を有し、
前記第1のインダクタと前記第2のインダクタとは、電流のコモンモード成分による磁束が弱め合うように結合している。
A class D amplifier circuit according to the first aspect of the present invention provides:
A first signal line and a second signal line through which a differential mode signal current flows;
A first low-pass filter inserted in the first signal line;
A second low-pass filter inserted in the second signal line;
A first shunt circuit comprising a series circuit of a first inductor and a first capacitor, and inserted between the first signal line and ground;
A series circuit of a second inductor and a second capacitor, and a second shunt circuit inserted between the second signal line and the ground,
The first inductor and the second inductor are coupled so that the magnetic flux due to the common mode component of the current is weakened.

第1のインダクタと第2のインダクタとが、電流のコモンモード成分による磁束が弱め合うように結合しているため、コモンモード成分の電流に対する第1の分流回路と第2の分流回路との合成インピーダンスが、ディファレンシャルモード成分の電流に対する合成インピーダンスより小さくなる。このため、ディファレンシャルモードの信号電流がグランドに流入することを抑制し、かつコモンモードノイズをグランドに流すことができる。これにより、スイッチング周波数程度の低周波域において、コモンモードのノイズの抑制効果を高めることができる。   Since the first inductor and the second inductor are coupled so that the magnetic flux due to the common mode component of the current is weakened, the combination of the first shunt circuit and the second shunt circuit for the current of the common mode component The impedance is smaller than the combined impedance with respect to the current of the differential mode component. For this reason, it is possible to suppress the differential mode signal current from flowing into the ground, and to allow common mode noise to flow into the ground. Thereby, the suppression effect of common mode noise can be enhanced in a low frequency range of about the switching frequency.

本発明の第2の観点によるD級アンプ回路においては、第1の観点によるD級アンプ回路の構成に加えて、
前記第1の信号線路及び前記第2の信号線路の一端に入力されるディファレンシャルモードの前記信号電流が、パルス幅変調されており、
前記第1のローパスフィルタ、前記第2のローパスフィルタ、前記第1の分流回路、及び前記第2の分流回路の、コモンモード成分の電流に対する共振周波数と反共振周波数との平均値が、パルス幅変調された前記信号電流のスイッチング周波数以上である。
In the class D amplifier circuit according to the second aspect of the present invention, in addition to the configuration of the class D amplifier circuit according to the first aspect,
The differential mode signal current input to one end of the first signal line and the second signal line is pulse-width modulated,
The average value of the resonance frequency and the antiresonance frequency for the current of the common mode component of the first low-pass filter, the second low-pass filter, the first shunt circuit, and the second shunt circuit is the pulse width. More than the switching frequency of the modulated signal current.

特に、スイッチング周波数域におけるコモンモードノイズ抑制効果を高めることができる。   In particular, the common mode noise suppression effect in the switching frequency region can be enhanced.

本発明の第3の観点によるD級アンプ回路においては、第1乃至第3の観点によるD級アンプ回路の構成に加えて、
前記第1のインダクタの自己インダクタンスと前記第2のインダクタの自己インダクタンスとが同一である。
In the class D amplifier circuit according to the third aspect of the present invention, in addition to the configuration of the class D amplifier circuit according to the first to third aspects,
The self-inductance of the first inductor and the self-inductance of the second inductor are the same.

コモンモードノイズ抑制効果を、より高めることができる。   The common mode noise suppression effect can be further enhanced.

本発明の第4の観点によるD級アンプ回路においては、第1乃至第3の観点によるD級アンプ回路の構成に加えて、
前記第1のインダクタ及び前記第2のインダクタは、共通の巻芯に、相互に逆向きに巻かれたコイルで構成され、前記第1の信号線路及び前記第2の信号線路を流れる電流のコモンモード成分が、前記第1のインダクタのコイル及び前記第2のインダクタのコイルに流れることによって、相互に逆向きの磁界が発生する。
In the class D amplifier circuit according to the fourth aspect of the present invention, in addition to the configuration of the class D amplifier circuit according to the first to third aspects,
The first inductor and the second inductor are composed of coils wound around a common winding core in opposite directions, and a common current flowing through the first signal line and the second signal line. When the mode component flows through the first inductor coil and the second inductor coil, magnetic fields opposite to each other are generated.

本発明の第5の観点によるD級アンプ回路においては、第1乃至第3の観点によるD級アンプ回路の構成に加えて、
前記第1のインダクタ及び前記第2のインダクタは、共通の巻芯に、相互に同一の向きに巻かれたコイルで構成され、前記第1の信号線路及び前記第2の信号線路を流れる電流のコモンモード成分が、前記第1のインダクタのコイル及び前記第2のインダクタのコイルに流れることによって、相互に逆向きの磁界が発生する。
In the class D amplifier circuit according to the fifth aspect of the present invention, in addition to the configuration of the class D amplifier circuit according to the first to third aspects,
The first inductor and the second inductor are composed of coils wound around a common winding core in the same direction, and currents flowing through the first signal line and the second signal line The common mode component flows through the first inductor coil and the second inductor coil, thereby generating magnetic fields in opposite directions.

第4の観点または第5の観点による構成を採用することにより、電流のコモンモード成分による磁束が弱め合うように結合している第1のインダクタと第2のインダクタとを実現することができる。   By adopting the configuration according to the fourth aspect or the fifth aspect, it is possible to realize the first inductor and the second inductor that are coupled so that the magnetic flux due to the common mode component of the current is weakened.

第1のインダクタと第2のインダクタとが、電流のコモンモード成分による磁束が弱め合うように結合しているため、コモンモード成分の電流に対する第1の分流回路と第2の分流回路との合成インピーダンスが、ディファレンシャルモード成分の電流に対する合成インピーダンスより小さくなる。このため、ディファレンシャルモードの信号電流がグランドに流入することを抑制し、かつコモンモードノイズをグランドに流すことができる。これにより、スイッチング周波数程度の低周波域において、コモンモードノイズの抑制効果を高めることができる。   Since the first inductor and the second inductor are coupled so that the magnetic flux due to the common mode component of the current is weakened, the combination of the first shunt circuit and the second shunt circuit for the current of the common mode component The impedance is smaller than the combined impedance with respect to the current of the differential mode component. For this reason, it is possible to suppress the differential mode signal current from flowing into the ground, and to allow common mode noise to flow into the ground. Thereby, the suppression effect of common mode noise can be heightened in a low frequency region about the switching frequency.

図1は、実施例1によるBTL出力方式のD級アンプ回路の等価回路図である。FIG. 1 is an equivalent circuit diagram of the BTL output class D amplifier circuit according to the first embodiment. 図2は、実施例1によるD級アンプ回路に用いられる第1のインダクタ及び第2のインダクタを1パッケージに収めた回路部品の斜視図である。FIG. 2 is a perspective view of a circuit component in which the first inductor and the second inductor used in the class D amplifier circuit according to the first embodiment are housed in one package. 図3Aは、D級アンプ回路におけるコモンモードノイズの透過率スペクトルのシミュレーション結果を示すグラフであり、図3B及び図3Cは、シミュレーション対象となる比較例によるD級アンプ回路の等価回路図であり、図3Dは、シミュレーション対象となる実施例1によるD級アンプ回路の等価回路図である。FIG. 3A is a graph showing a simulation result of a transmission spectrum of common mode noise in a class D amplifier circuit, and FIGS. 3B and 3C are equivalent circuit diagrams of a class D amplifier circuit according to a comparative example to be simulated, FIG. 3D is an equivalent circuit diagram of the class D amplifier circuit according to the first embodiment to be simulated. 図4Aは、D級アンプ回路におけるコモンモードノイズの透過率スペクトルのシミュレーション結果を示すグラフであり、図4B及び図4Cは、シミュレーション対象となる実施例1によるD級アンプ回路の等価回路図である。FIG. 4A is a graph showing a simulation result of a transmission spectrum of common mode noise in a class D amplifier circuit, and FIGS. 4B and 4C are equivalent circuit diagrams of the class D amplifier circuit according to Example 1 to be simulated. . 図5は、実施例2によるD級アンプ回路の等価回路図である。FIG. 5 is an equivalent circuit diagram of the class D amplifier circuit according to the second embodiment. 図6は、実施例2によるD級アンプ回路に用いられる第1のインダクタ及び第2のインダクタを1パッケージに収めた回路部品の斜視図である。FIG. 6 is a perspective view of a circuit component in which the first inductor and the second inductor used in the class D amplifier circuit according to the second embodiment are housed in one package.

図1に、実施例1によるBTL出力方式のD級アンプ回路の等価回路図を示す。パルス幅変調回路10に音声信号Saが入力される。パルス幅変調回路10は、音声信号Saのレベルに応じたパルス幅を持つ2つのパルス幅変調信号(PWM信号)PWM1、PWM2を出力する。2つのPWM信号PWM1、PWM2は、互いに補完する形の波形を有する。   FIG. 1 shows an equivalent circuit diagram of a BTL output class D amplifier circuit according to the first embodiment. The audio signal Sa is input to the pulse width modulation circuit 10. The pulse width modulation circuit 10 outputs two pulse width modulation signals (PWM signals) PWM1 and PWM2 having a pulse width corresponding to the level of the audio signal Sa. The two PWM signals PWM1 and PWM2 have waveforms that complement each other.

PWM信号PWM1、PWM2は、それぞれ第1のゲートドライバ11及び第2のゲートドライバ12を介して、第1のスイッチング回路13及び第2のスイッチング回路14の制御端子に入力される。第1のスイッチング回路13及び第2のスイッチング回路14の各々は、pチャネルMOSFETとnチャネルMOSFETとの直列回路を含む。この直列回路の一端に電源電圧VDDが印加され、他端がグランドGNDに接続される。第1のスイッチング回路13及び第2のスイッチング回路14のpチャネルMOSFETとnチャネルMOSFETとの相互接続点を、それぞれ第1の端子T1及び第2の端子T2ということとする。   The PWM signals PWM1 and PWM2 are input to the control terminals of the first switching circuit 13 and the second switching circuit 14 via the first gate driver 11 and the second gate driver 12, respectively. Each of the first switching circuit 13 and the second switching circuit 14 includes a series circuit of a p-channel MOSFET and an n-channel MOSFET. The power supply voltage VDD is applied to one end of the series circuit, and the other end is connected to the ground GND. The interconnection points between the p-channel MOSFET and the n-channel MOSFET of the first switching circuit 13 and the second switching circuit 14 are referred to as a first terminal T1 and a second terminal T2, respectively.

第1の端子T1が、第1の信号線路20を介して第1の出力端子TO1に接続されており、第2の端子T2が、第2の信号線路30を介して第2の出力端子TO2に接続されている。第1の出力端子TO1と第2の出力端子TO2との間に負荷50が接続される。負荷50は、例えば電気信号を音波に変換するスピーカである。   The first terminal T1 is connected to the first output terminal TO1 via the first signal line 20, and the second terminal T2 is connected to the second output terminal TO2 via the second signal line 30. It is connected to the. A load 50 is connected between the first output terminal TO1 and the second output terminal TO2. The load 50 is, for example, a speaker that converts an electric signal into a sound wave.

第1の端子T1から出力された電気信号は、第1の信号線路20、第1の出力端子TO1、負荷50、第2の出力端子TO2、及び第2の信号線路30を通って第2の端子T2に戻る。第1の信号線路20と第2の信号線路30とには、ディファレンシャルモードの信号電流Idが流れる。   The electrical signal output from the first terminal T 1 passes through the first signal line 20, the first output terminal TO 1, the load 50, the second output terminal TO 2, and the second signal line 30. Return to terminal T2. A differential mode signal current Id flows through the first signal line 20 and the second signal line 30.

第1の信号線路20に第1のローパスフィルタ21が挿入されており、第2の信号線路30に第2のローパスフィルタ31が挿入されている。第1のローパスフィルタ21は、例えば第1の信号線路20に直列に挿入されたインダクタL3と、第1の信号線路20とグランドGNDとの間に挿入されたコンデンサC3とを含む。第2のローパスフィルタ31は、例えば第2の信号線路30に直列に挿入されたインダクタL4と、第2の信号線路30とグランドGNDとの間に挿入されたコンデンサC4とを含む。   A first low-pass filter 21 is inserted in the first signal line 20, and a second low-pass filter 31 is inserted in the second signal line 30. The first low-pass filter 21 includes, for example, an inductor L3 inserted in series with the first signal line 20, and a capacitor C3 inserted between the first signal line 20 and the ground GND. The second low-pass filter 31 includes, for example, an inductor L4 inserted in series with the second signal line 30 and a capacitor C4 inserted between the second signal line 30 and the ground GND.

第1の分流回路22が、第1の信号線路20とグランドGNDとの間に接続されている。第2の分流回路32が、第2の信号線路30とグランドGNDとの間に接続されている。第1の分流回路22は、一例として、第1のローパスフィルタ21と負荷50との間において、第1の信号線路20に接続されている。第2の分流回路32は、一例として、第2のローパスフィルタ31と負荷50との間において、第2の信号線路30に接続されている。   The first shunt circuit 22 is connected between the first signal line 20 and the ground GND. The second shunt circuit 32 is connected between the second signal line 30 and the ground GND. As an example, the first shunt circuit 22 is connected to the first signal line 20 between the first low-pass filter 21 and the load 50. As an example, the second shunt circuit 32 is connected to the second signal line 30 between the second low-pass filter 31 and the load 50.

第1の分流回路22は、第1のインダクタL1と第1のコンデンサC1との直列回路からなる。第2の分流回路32は、第2のインダクタL2と第2のコンデンサC2との直列回路からなる。第1のインダクタL1と第2のインダクタL2とは、電流のコモンモード成分による磁束が相互に弱め合うように結合している。このような結合は、「負結合」と呼ばれる。第1の分流回路22及び第2の分流回路32を流れる電流のコモンモード成分に対する共振周波数が、D級アンプのスイッチング周波数とほぼ等しくなるように、第1のインダクタL1、第1のコンデンサC1、第2のインダクタL2、第2のコンデンサC2の素子定数、及び第1のインダクタL1と第2のインダクタL2との相互インダクタンスが設定されている。   The first shunt circuit 22 includes a series circuit of a first inductor L1 and a first capacitor C1. The second shunt circuit 32 includes a series circuit of a second inductor L2 and a second capacitor C2. The first inductor L1 and the second inductor L2 are coupled so that magnetic fluxes due to the common mode component of the current weaken each other. Such a bond is called a “negative bond”. The first inductor L1, the first capacitor C1, and the resonance frequency for the common mode component of the current flowing through the first shunt circuit 22 and the second shunt circuit 32 are substantially equal to the switching frequency of the class D amplifier. The element constants of the second inductor L2, the second capacitor C2, and the mutual inductance between the first inductor L1 and the second inductor L2 are set.

ここで、電流のコモンモード成分とは、第1の分流回路22及び第2の分流回路32に流れる電流のうち、同一方向に流れる成分を意味する。例えば、第1の信号線路20からグランドGNDに向かって第1の分流回路22に流れる電流をI1と表し、第2の信号線路30からグランドGNDに向かって第2の分流回路32に流れる電流をI2と表す。第1の分流回路22及び第2の分流回路32を流れる電流のコモンモード成分をIcと表し、ディファレンシャルモード成分をIdと表すと、以下の関係式が成り立つ。
I1=Id+(1/2)Ic
I2=−Id+(1/2)Ic
Here, the common mode component of the current means a component flowing in the same direction among the currents flowing through the first shunt circuit 22 and the second shunt circuit 32. For example, the current flowing from the first signal line 20 toward the ground GND in the first shunt circuit 22 is represented as I1, and the current flowing from the second signal line 30 toward the ground GND in the second shunt circuit 32 is represented as I1. This is expressed as I2. When the common mode component of the current flowing through the first shunt circuit 22 and the second shunt circuit 32 is expressed as Ic and the differential mode component is expressed as Id, the following relational expression is established.
I1 = Id + (1/2) Ic
I2 = −Id + (1/2) Ic

上記関係式から、第1の分流回路22と第2の分流回路32とを流れる電流のコモンモード成分Icは、以下の式で表される。
Ic=I1+I2
From the above relational expression, the common mode component Ic of the current flowing through the first shunt circuit 22 and the second shunt circuit 32 is expressed by the following formula.
Ic = I1 + I2

図2に、第1のインダクタL1及び第2のインダクタL2を1パッケージに収めた回路部品の斜視図を示す。巻芯35に巻き付けられた2本のワイヤにより、2つのコイル41、42が形成されている。図2では、一方のコイル41を実線で表し、他方のコイル42を破線で表している。一方のコイル41が第1のインダクタL1に対応し、他方のコイル42が第2のインダクタL2に対応する。2つのコイル41、42は、相互に逆向きに巻かれている。言い換えると、一方のコイル41が右手巻きであり、他方のコイル42が左手巻きである。巻芯35の両端に、それぞれ鍔部36が装着されている。鍔部36の各々に、外部電極37、38が形成されている。   FIG. 2 is a perspective view of a circuit component in which the first inductor L1 and the second inductor L2 are housed in one package. Two coils 41 and 42 are formed by two wires wound around the core 35. In FIG. 2, one coil 41 is represented by a solid line and the other coil 42 is represented by a broken line. One coil 41 corresponds to the first inductor L1, and the other coil 42 corresponds to the second inductor L2. The two coils 41 and 42 are wound in opposite directions. In other words, one coil 41 is right-handed and the other coil 42 is left-handed. The flange portions 36 are attached to both ends of the winding core 35, respectively. External electrodes 37 and 38 are formed on each of the flange portions 36.

一方の外部電極37が第1のインダクタL1の端子となり、他方の外部電極38が第2のインダクタL2の端子となる。図2では、第1のインダクタL1及び第2のインダクタL2として巻線型のものを示したが、積層型または薄膜型のものを用いることも可能である。   One external electrode 37 becomes a terminal of the first inductor L1, and the other external electrode 38 becomes a terminal of the second inductor L2. In FIG. 2, the winding type is shown as the first inductor L1 and the second inductor L2, but it is also possible to use a laminated type or a thin film type.

次に、上記実施例1の優れた効果について説明する。第1のローパスフィルタ21のインダクタL3と第2のローパスフィルタ31のインダクタL3とのインダクタンスにばらつきがあると、ディファレンシャルモードとコモンモードとの間のモード変換によって、第1の信号線路20及び第2の信号線路30を流れる電流のコモンモード成分が増加する。特に、D級アンプのスイッチング周波数及びその高調波の周波数域のコモンモード成分が増加する。このコモンモード成分は、「コモンモードノイズ」と呼ばれる。コモンモードノイズが負荷50まで流入すると、負荷50までの配線を流れるコモンモードノイズに起因して電磁放射ノイズが発生する。   Next, the excellent effect of Example 1 will be described. If there is a variation in inductance between the inductor L3 of the first low-pass filter 21 and the inductor L3 of the second low-pass filter 31, the first signal line 20 and the second signal line 20 are converted by mode conversion between the differential mode and the common mode. The common mode component of the current flowing through the signal line 30 increases. In particular, the common mode component of the switching frequency of the class D amplifier and the frequency range of its harmonics increases. This common mode component is called “common mode noise”. When the common mode noise flows into the load 50, electromagnetic radiation noise is generated due to the common mode noise flowing through the wiring to the load 50.

実施例1においては、第1のインダクタL1と第2のインダクタL2との結合が負結合であるため、第1の分流回路22及び第2の分流回路32を流れる電流のコモンモード成分に対するインピーダンスが、ディファレンシャルモード成分に対するインピーダンスより小さい。このため、第1の信号線路20及び第2の信号線路30を流れるコモンモードノイズ電流が、第1の分流回路22及び第2の分流回路32を経由してグランドGNDに流れ易い。この結果、負荷50に流入するコモンモードノイズ電流が小さくなることにより、電磁放射ノイズの発生を抑制することができる。   In the first embodiment, since the coupling between the first inductor L1 and the second inductor L2 is a negative coupling, the impedance to the common mode component of the current flowing through the first shunt circuit 22 and the second shunt circuit 32 is , Smaller than the impedance for the differential mode component. For this reason, the common mode noise current flowing through the first signal line 20 and the second signal line 30 easily flows to the ground GND via the first shunt circuit 22 and the second shunt circuit 32. As a result, the generation of electromagnetic radiation noise can be suppressed by reducing the common mode noise current flowing into the load 50.

コモンモードノイズの低減効果を高めるために、第1のインダクタL1の自己インダクタンスと、第2のインダクタL2の自己インダクタンスとを等しくし、第1のコンデンサC1のキャパシタンスと第2のコンデンサC2のキャパシタンスとを等しくすることが好ましい。   In order to enhance the effect of reducing common mode noise, the self-inductance of the first inductor L1 and the self-inductance of the second inductor L2 are made equal, and the capacitance of the first capacitor C1 and the capacitance of the second capacitor C2 are Are preferably equal.

さらに、第1の分流回路22及び第2の分流回路32を流れる電流のコモンモード成分に対する共振周波数が、D級アンプのスイッチング周波数とほぼ等しいため、スイッチング周波数域のコモンモードノイズ電流に対するインピーダンスが特に小さくなる。このため、スイッチング周波数域において、特に高いノイズ抑制効果が得られる。   Furthermore, since the resonance frequency for the common mode component of the current flowing through the first shunt circuit 22 and the second shunt circuit 32 is substantially equal to the switching frequency of the class D amplifier, the impedance to the common mode noise current in the switching frequency region is particularly high. Get smaller. For this reason, a particularly high noise suppression effect is obtained in the switching frequency region.

第1のインダクタL1及び第2のインダクタL2を省略して、第1の分流回路22を第1のコンデンサC1のみで構成し、第2の分流回路32を第2のコンデンサC2のみで構成しても、負荷50に流入するコモンモードノイズを低減する効果が得られる。ところが、第1のインダクタL1及び第2のインダクタL2を省略した構成では、ディファレンシャルモードの音声信号も、第1の分流回路22及び第2の分流回路32を介してグランドGNDに流れ易くなってしまう。   The first inductor L1 and the second inductor L2 are omitted, the first shunt circuit 22 is configured by only the first capacitor C1, and the second shunt circuit 32 is configured by only the second capacitor C2. In addition, an effect of reducing common mode noise flowing into the load 50 can be obtained. However, in the configuration in which the first inductor L1 and the second inductor L2 are omitted, the differential mode audio signal also easily flows to the ground GND via the first shunt circuit 22 and the second shunt circuit 32. .

第1の分流回路22及び第2の分流回路32に、それぞれ第1のインダクタL1及び第2のインダクタL2を配置しても、両者が結合していない場合には、第1の分流回路22及び第2の分流回路32の、ディファレンシャルモードの音声信号に対するインピーダンスが十分高くならない。このため、ディファレンシャルモードの音声信号が、第1の分流回路22及び第2の分流回路32を介してグランドGNDに流れ易くなってしまう。   If the first inductor L1 and the second inductor L2 are arranged in the first shunt circuit 22 and the second shunt circuit 32, respectively, but the two are not coupled, the first shunt circuit 22 and The impedance of the second shunt circuit 32 with respect to the differential mode audio signal is not sufficiently high. Therefore, the differential mode audio signal is likely to flow to the ground GND via the first shunt circuit 22 and the second shunt circuit 32.

実施例1では、第1の分流回路22及び第2の分流回路32を流れる電流のディファレンシャルモード成分に対して、第1のインダクタL1及び第2のインダクタL2が正結合となる相互インダクタンスを有する。このため、第1のインダクタL1及び第2のインダクタL2は、ディファレンシャルモード成分に対して高いインピーダンスを示す。高インピーダンスのため、第1の信号線路20及び第2の信号線路30を流れるディファレンシャルモードの音声信号は、第1の分流回路22及び第2の分流回路32を通ってグランドGNDに流れ難い。   In the first embodiment, the first inductor L1 and the second inductor L2 have mutual inductances that are positively coupled to the differential mode component of the current flowing through the first shunt circuit 22 and the second shunt circuit 32. For this reason, the first inductor L1 and the second inductor L2 exhibit high impedance with respect to the differential mode component. Due to the high impedance, the differential mode audio signal flowing through the first signal line 20 and the second signal line 30 is unlikely to flow through the first shunt circuit 22 and the second shunt circuit 32 to the ground GND.

音声信号がグランドGNDに流れると、過電流によるD級アンプの損傷が生じる懸念が高まる。実施例1では、第1の分流回路22及び第2の分流回路32が、ディファレンシャルモードの音声信号に対して高いインピーダンスを示すため、過電流に起因するD級アンプの損傷が抑制される。   When the audio signal flows to the ground GND, there is an increased concern that the class D amplifier may be damaged due to overcurrent. In the first embodiment, since the first shunt circuit 22 and the second shunt circuit 32 exhibit high impedance with respect to the differential mode audio signal, damage to the class D amplifier due to overcurrent is suppressed.

次に、図3Aから図3Dまでの図面を参照して、実施例1によるD級アンプ回路、及び比較例によるD級アンプ回路のコモンモードノイズ抑制効果にシミュレーションを行った結果について説明する。   Next, with reference to the drawings from FIG. 3A to FIG. 3D, the simulation results of the common mode noise suppression effect of the class D amplifier circuit according to the first embodiment and the class D amplifier circuit according to the comparative example will be described.

図3Aは、D級アンプ回路におけるコモンモードノイズの透過率のシミュレーション結果を示す。横軸は周波数を単位「MHz」で表し、縦軸は透過率を単位「dB」で表す。図3Aの破線3B、実線3C、及び実線3Dは、それぞれ図3Bに示した比較例、図3Cに示した比較例、及び図3Dに示した実施例1によるD級アンプ回路の透過率を示す。   FIG. 3A shows the simulation result of the transmittance of the common mode noise in the class D amplifier circuit. The horizontal axis represents the frequency in the unit “MHz”, and the vertical axis represents the transmittance in the unit “dB”. The broken line 3B, the solid line 3C, and the solid line 3D in FIG. 3A indicate the transmittance of the class D amplifier circuit according to the comparative example illustrated in FIG. 3B, the comparative example illustrated in FIG. 3C, and the first embodiment illustrated in FIG. .

図3B及び図3Cに示した比較例では、実施例1によるD級アンプ回路の第1の分流回路22及び第2の分流回路32(図1)が設けられていない。その他の回路構成は、実施例1によるD級アンプ回路の構成と同一である。図3Bに示した比較例では、インダクタL3、L4のインダクタンスが10μHであり、コンデンサC3、C4のキャパシタンスが1μFである。図3Cに示した比較例では、インダクタL3、L4のインダクタンスが2.7μHであり、コンデンサC3、C4のキャパシタンスが0.22μFである。   In the comparative example shown in FIGS. 3B and 3C, the first shunt circuit 22 and the second shunt circuit 32 (FIG. 1) of the class D amplifier circuit according to the first embodiment are not provided. Other circuit configurations are the same as those of the class D amplifier circuit according to the first embodiment. In the comparative example shown in FIG. 3B, the inductances of the inductors L3 and L4 are 10 μH, and the capacitances of the capacitors C3 and C4 are 1 μF. In the comparative example shown in FIG. 3C, the inductances of the inductors L3 and L4 are 2.7 μH, and the capacitances of the capacitors C3 and C4 are 0.22 μF.

図3Dに示した実施例1においては、インダクタL3、L4のインダクタンス、及びコンデンサC3、C4のキャパシタンスが、それぞれ図3Cに示した比較例のインダクタL3、L4のインダクタンス、及びコンデンサC3、C4のキャパシタンスと同一である。第1のインダクタL1と第2のインダクタL2との、ディファレンシャルモード成分に対する合成インダクタンスLdが10μHであり、コモンモード成分に対する合成インダクタンスLcが0.25μHである。第1のコンデンサC1及び第2のコンデンサC2のキャパシタンスは、0.22μFである。このとき、コモンモード成分に対して第1の分流回路22及び第2の分流回路32のインピーダンスが極小値を示す共振周波数は約480kHzである。   In Example 1 shown in FIG. 3D, the inductances of the inductors L3 and L4 and the capacitances of the capacitors C3 and C4 are the same as the inductances of the inductors L3 and L4 and the capacitances of the capacitors C3 and C4 of the comparative example shown in FIG. 3C, respectively. Is the same. The combined inductance Ld for the differential mode component of the first inductor L1 and the second inductor L2 is 10 μH, and the combined inductance Lc for the common mode component is 0.25 μH. The capacitances of the first capacitor C1 and the second capacitor C2 are 0.22 μF. At this time, the resonance frequency at which the impedance of the first shunt circuit 22 and the second shunt circuit 32 has a minimum value with respect to the common mode component is about 480 kHz.

実施例1においては、図1に示したように、第1のローパスフィルタ21のコンデンサC3及び第2のローパスフィルタ31のコンデンサC4が、第1の分流回路22及び第2の分流回路32に並列に接続されている。コンデンサC3、C4、第1の分流回路22及び第2の分流回路32の並列接続回路のインピーダンスが極大値を示す反共振周波数は約679kHzである。   In the first embodiment, as shown in FIG. 1, the capacitor C3 of the first low-pass filter 21 and the capacitor C4 of the second low-pass filter 31 are in parallel with the first shunt circuit 22 and the second shunt circuit 32. It is connected to the. The antiresonance frequency at which the impedance of the parallel connection circuit of the capacitors C3 and C4, the first shunt circuit 22 and the second shunt circuit 32 has a maximum value is about 679 kHz.

図3Cに示した比較例、及び図3Dに示した実施例1で用いられるインダクタL3、L4のインダクタンスは、図3Bに示した比較例で用いられるインダクタL3、L4のインダクタンスより小さい。さらに、図3Cに示した比較例、及び図3Dに示した実施例1で用いられるコンデンサC3、C4のキャパシタンスは、図3Bに示した比較例で用いられるコンデンサC3、C4のキャパシタンスより小さい。   The inductances of the inductors L3 and L4 used in the comparative example shown in FIG. 3C and the first embodiment shown in FIG. 3D are smaller than the inductances of the inductors L3 and L4 used in the comparative example shown in FIG. 3B. Furthermore, the capacitances of the capacitors C3 and C4 used in the comparative example shown in FIG. 3C and the first embodiment shown in FIG. 3D are smaller than the capacitances of the capacitors C3 and C4 used in the comparative example shown in FIG. 3B.

図3Aに破線3Bで示すように、図3Bに示した比較例では、周波数0.1MHzから1GHzまでの範囲で、透過率が−20dB以下になっており、コモンモードノイズの十分な低減効果が得られることがわかる。ところが、図3Bに示した比較例では、図3Cに示した比較例及び図3Dに示した実施例1と比べて、高インダクタンスを持つコイルを用いる必要があることから、回路部品が大型になり、第1のインダクタL1及び第2のインダクタL2の実装面積が大きくなってしまう。   As shown by the broken line 3B in FIG. 3A, in the comparative example shown in FIG. 3B, the transmittance is −20 dB or less in the frequency range from 0.1 MHz to 1 GHz, and the effect of sufficiently reducing common mode noise is obtained. It turns out that it is obtained. However, in the comparative example shown in FIG. 3B, compared to the comparative example shown in FIG. 3C and the first embodiment shown in FIG. The mounting area of the first inductor L1 and the second inductor L2 becomes large.

図3Cに示した比較例では、インダクタL3、L4として、図3Bの比較例と比べて低インダクタンスのコイルが用いられている。ところが、図3Aに実線3Cで示すように、図3Bに示した比較例と比べて、透過率が大きいことがわかる。すなわち、コモンモードノイズの低減効果が低い。   In the comparative example shown in FIG. 3C, coils having a low inductance are used as the inductors L3 and L4 compared to the comparative example of FIG. 3B. However, as shown by a solid line 3C in FIG. 3A, it can be seen that the transmittance is higher than that of the comparative example shown in FIG. 3B. That is, the effect of reducing common mode noise is low.

図3Dに示した実施例1では、図3Aに実線3Dで示すように、第1の分流回路22及び第2の分流回路32のコモンモード成分に対する共振周波数480kHzの近傍で、透過率が極小値を示している(挿入損失が極大値を示している)。この共振周波数は、D級アンプのスイッチング周波数とほぼ等しく設定されている。このため、スイッチング周波数域のコモンモードノイズを効果的に抑制することができる。スイッチング周波数近傍におけるコモンモードノイズ抑制効果は、図3Bに示した比較例の場合と同等か、それ以上である。さらに、周波数100kHz以上480kHz未満の周波数域においても、図3Dに示した実施例1によるD級アンプ回路は、図3Bに示した比較例の場合とほぼ同等のコモンモードノイズ抑制効果を有することがわかる。   In the first embodiment shown in FIG. 3D, as shown by a solid line 3D in FIG. 3A, the transmittance is a minimum value in the vicinity of the resonance frequency 480 kHz with respect to the common mode component of the first shunt circuit 22 and the second shunt circuit 32. (Insertion loss shows maximum value). This resonance frequency is set substantially equal to the switching frequency of the class D amplifier. For this reason, common mode noise in the switching frequency region can be effectively suppressed. The common mode noise suppression effect in the vicinity of the switching frequency is equal to or greater than that of the comparative example shown in FIG. 3B. Furthermore, even in the frequency range of 100 kHz or more and less than 480 kHz, the class D amplifier circuit according to the first embodiment shown in FIG. 3D may have a common mode noise suppressing effect substantially equivalent to that in the comparative example shown in FIG. 3B. Recognize.

図3Dに示した実施例1によるD級アンプ回路の共振周波数480kHzと反共振周波数679kHzとの平均は、579.5kHzである。共振周波数と反共振周波数との平均値以下の周波数域において、図3Dに示した実施例1によるD級アンプ回路の透過率が、図3Cに示したD級アンプ回路の透過率を下回っている。これは、第1の分流回路22及び第2の分流回路32(図1)を挿入したことにより、コモンモードノイズ抑制効果が向上していることを意味する。   The average of the resonance frequency 480 kHz and the antiresonance frequency 679 kHz of the class D amplifier circuit according to the first embodiment shown in FIG. 3D is 579.5 kHz. In the frequency range below the average value of the resonance frequency and the anti-resonance frequency, the transmittance of the class D amplifier circuit according to the first embodiment shown in FIG. 3D is lower than the transmittance of the class D amplifier circuit shown in FIG. 3C. . This means that the common mode noise suppression effect is improved by inserting the first shunt circuit 22 and the second shunt circuit 32 (FIG. 1).

図3Dに示した実施例1では、図3Bの比較例のような高インダクタンスのコイルを用いることなく、スイッチング周波数以下の周波数域において、図3Bの比較例と同等のコモンモードノイズ抑制効果を得ることができる。インダクタL3、L4として高インダクタンスのコイルを用いる必要がないため、インダクタL3、L4の実装面積を小さくすることができる。   In Example 1 shown in FIG. 3D, a common mode noise suppression effect equivalent to that of the comparative example of FIG. 3B is obtained in a frequency region below the switching frequency without using a high-inductance coil as in the comparative example of FIG. 3B. be able to. Since it is not necessary to use a high-inductance coil as the inductors L3 and L4, the mounting area of the inductors L3 and L4 can be reduced.

また、第1のインダクタL1及び第2のインダクタL2として、図2に示したような1パッケージに収められた回路部品が用いられる。このため、第1のインダクタL1及び第2のインダクタL2を実装することによる実装面積の拡大を抑制することができる。   In addition, as the first inductor L1 and the second inductor L2, circuit components housed in one package as shown in FIG. 2 are used. For this reason, the expansion of the mounting area by mounting the first inductor L1 and the second inductor L2 can be suppressed.

次に、図4Aから図4Cまでの図面を参照して、実施例1によるD級アンプ回路の共振周波数及び反共振周波数を変化させた場合の透過率について説明する。   Next, the transmittance when the resonance frequency and antiresonance frequency of the class D amplifier circuit according to the first embodiment are changed will be described with reference to FIGS. 4A to 4C.

図4Aは、図3Aと同様に、D級アンプ回路におけるコモンモードノイズの透過率スペクトルのシミュレーション結果を示す。横軸は周波数を単位「MHz」で表し、縦軸は透過率を単位「dB」で表す。図4Aの破線3B及び実線3Cは、図3Aに示したものと同一である。すなわち、破線3B及び実線3Cは、それぞれ図3B及び図3Cに示した比較例によるD級アンプ回路の透過率を示す。   FIG. 4A shows the simulation result of the transmittance spectrum of common mode noise in the class D amplifier circuit as in FIG. 3A. The horizontal axis represents the frequency in the unit “MHz”, and the vertical axis represents the transmittance in the unit “dB”. A broken line 3B and a solid line 3C in FIG. 4A are the same as those shown in FIG. 3A. That is, the broken line 3B and the solid line 3C indicate the transmittance of the class D amplifier circuit according to the comparative example illustrated in FIGS. 3B and 3C, respectively.

図4Aの実線4B及び実線4Cは、それぞれ図4B及び図4Cに示した実施例1によるD級アンプ回路の透過率を示す。図4B及び図4Cに示したD級アンプ回路においては、インダクタL3、L4のインダクタンス、コンデンサC3、C4のキャパシタンス、第1の分流回路22及び第2の分流回路32のコモンモード成分に対する合成インダクタンスLcが、図3Dに示したこれらの値と同一である。図4Bに示したD級アンプ回路においては、第1のコンデンサC1及び第2のコンデンサC2のキャパシタンスが共に0.6μFに設定されており、図4Cに示したD級アンプ回路においては、第1のコンデンサC1及び第2のコンデンサC2のキャパシタンスが共に22000pFに設定されている。   A solid line 4B and a solid line 4C in FIG. 4A indicate the transmittance of the class D amplifier circuit according to the first embodiment illustrated in FIGS. 4B and 4C, respectively. In the class D amplifier circuit shown in FIG. 4B and FIG. 4C, the inductances of the inductors L3 and L4, the capacitances of the capacitors C3 and C4, and the combined inductance Lc for the common mode components of the first shunt circuit 22 and the second shunt circuit 32 Are identical to these values shown in FIG. 3D. In the class D amplifier circuit shown in FIG. 4B, the capacitances of the first capacitor C1 and the second capacitor C2 are both set to 0.6 μF. In the class D amplifier circuit shown in FIG. The capacitances of the first capacitor C1 and the second capacitor C2 are both set to 22000 pF.

図4Bに示したD級アンプ回路の共振周波数は約291kHzであり、反共振周波数は約561kHzである。図4Cに示したD級アンプ回路の共振周波数は約1.52MHzであり、反共振周波数は約1.59MHzである。   The resonance frequency of the class D amplifier circuit shown in FIG. 4B is about 291 kHz, and the anti-resonance frequency is about 561 kHz. The resonance frequency of the class D amplifier circuit shown in FIG. 4C is about 1.52 MHz, and the anti-resonance frequency is about 1.59 MHz.

図4Bに示したD級アンプ回路においては、図3Dに示したD級アンプ回路と同様に、共振周波数と反共振周波数との平均値以下の周波数域において、図3Bに示したD級アンプ回路とほぼ同等のコモンモードノイズ抑制効果が得られることがわかる。   In the class D amplifier circuit shown in FIG. 4B, similarly to the class D amplifier circuit shown in FIG. 3D, the class D amplifier circuit shown in FIG. It can be seen that the common mode noise suppression effect is almost equivalent to

図3Dに示したD級アンプ回路のシミュレーション結果(図3Aの実線3D)及び図4Bに示したD級アンプ回路のシミュレーション結果(図4Aの実線4B)から、第1のローパスフィルタ21、第2のローパスフィルタ31、第1の分流回路22、及び第2の分流回路32の、コモンモード成分に対する共振周波数と反共振周波数との平均値を、D級アンプ回路のスイッチング周波数以上にすることにより、スイッチング周波数域及びそれよりも低い周波数域のコモンモードノイズの十分な抑制効果が得られることがわかる。   From the simulation result of the class D amplifier circuit shown in FIG. 3D (solid line 3D in FIG. 3A) and the simulation result of the class D amplifier circuit shown in FIG. 4B (solid line 4B in FIG. 4A), the first low-pass filter 21, second By making the average value of the resonance frequency and antiresonance frequency of the low-pass filter 31, the first shunt circuit 22, and the second shunt circuit 32 with respect to the common mode component equal to or higher than the switching frequency of the class D amplifier circuit, It can be seen that a sufficient suppression effect of common mode noise in the switching frequency region and lower frequency regions can be obtained.

図4Cに示したD級アンプ回路においては、図4Aに実線4Cで示すように、共振周波数と反共振周波数との平均値以下の周波数域において、透過率が、図3Bに示したD級アンプ回路の透過率(破線3B)ほど低くないが、図3Cに示したD級アンプ回路の等価率(実線3C)よりは低い。すなわち、図3Cに示した比較例と比べて、コモンモードノイズが低減されている。図4CのD級アンプ回路は、図3CのD級アンプ回路に第1の分流回路22及び第2の分流回路32を追加したものであるから、第1の分流回路22及び第2の分流回路32の追加によって、一定のコモンモードノイズ低減効果が得られるということができる。   In the class D amplifier circuit shown in FIG. 4C, as shown by the solid line 4C in FIG. 4A, the transmittance is the class D amplifier shown in FIG. 3B in the frequency region below the average value of the resonance frequency and the antiresonance frequency. Although not as low as the circuit transmittance (dashed line 3B), it is lower than the equivalent ratio (solid line 3C) of the class D amplifier circuit shown in FIG. 3C. That is, common mode noise is reduced compared to the comparative example shown in FIG. 3C. The class D amplifier circuit of FIG. 4C is obtained by adding a first shunt circuit 22 and a second shunt circuit 32 to the class D amplifier circuit of FIG. 3C, and therefore the first shunt circuit 22 and the second shunt circuit. By adding 32, it can be said that a certain common mode noise reduction effect is obtained.

ただし、D級アンプの共振周波数よりも大幅に低い周波数域では、図4Cに示したD級アンプ回路の透過率と図3Cに示したD級アンプ回路の透過率との差が小さくなってしまう。言い換えると、D級アンプ回路の共振周波数が、スイッチング周波数に比べて高くなりすぎると、スイッチング周波数域におけるコモンモードノイズ低減効果が小さくなる。   However, in the frequency range significantly lower than the resonance frequency of the class D amplifier, the difference between the transmittance of the class D amplifier circuit shown in FIG. 4C and the transmittance of the class D amplifier circuit shown in FIG. 3C becomes small. . In other words, if the resonance frequency of the class D amplifier circuit is too high compared to the switching frequency, the common mode noise reduction effect in the switching frequency region is reduced.

図4Aに示したシミュレーション結果において、スイッチング周波数が480kHzのとき、約1.52MHzの共振周波数を有する図4CのD級アンプ回路を採用することにより、一定のコモンモードノイズ低減効果が得られることがわかる。D級アンプ回路のコモンモード成分に対する共振周波数がスイッチング周波数の3倍以下であるとき、一定のコモンモードノイズ低減効果が得られるということができる。   In the simulation result shown in FIG. 4A, when the switching frequency is 480 kHz, a certain common mode noise reduction effect can be obtained by employing the class D amplifier circuit of FIG. 4C having a resonance frequency of about 1.52 MHz. Recognize. It can be said that when the resonance frequency for the common mode component of the class D amplifier circuit is three times or less the switching frequency, a constant common mode noise reduction effect can be obtained.

次に、図5及び図6を参照して、実施例2によるD級アンプ回路について説明する。以下、実施例1との相違点について説明し、共通の構成については説明を省略する。   Next, a class D amplifier circuit according to the second embodiment will be described with reference to FIGS. Hereinafter, differences from the first embodiment will be described, and description of common configurations will be omitted.

図5に、実施例2によるD級アンプ回路の等価回路図を示す。実施例1では、第1の分流回路22の第1のインダクタL1(図1)と、第2の分流回路32の第2のインダクタL2(図1)とが負結合となる相互インダクタンスを有していた。実施例2では、第1のインダクタL1と第2のインダクタL2とが正結合となる相互インダクタンスを有している。   FIG. 5 shows an equivalent circuit diagram of the class D amplifier circuit according to the second embodiment. In the first embodiment, the first inductor L1 (FIG. 1) of the first shunt circuit 22 and the second inductor L2 (FIG. 1) of the second shunt circuit 32 have a mutual inductance that is negatively coupled. It was. In the second embodiment, the first inductor L1 and the second inductor L2 have a mutual inductance that is positively coupled.

図6に、第1のインダクタL1及び第2のインダクタL2を1パッケージに収めた回路部品の斜視図を示す。巻芯35に巻き付けられた2本のワイヤにより、2つのコイル41、42が形成されている。図6において、一方のコイル41を実線で表し、他方のコイル42を破線で表している。一方のコイル41が第1のインダクタL1に対応し、他方のコイル42が第2のインダクタL2に対応する。   FIG. 6 is a perspective view of a circuit component in which the first inductor L1 and the second inductor L2 are housed in one package. Two coils 41 and 42 are formed by two wires wound around the core 35. In FIG. 6, one coil 41 is represented by a solid line, and the other coil 42 is represented by a broken line. One coil 41 corresponds to the first inductor L1, and the other coil 42 corresponds to the second inductor L2.

実施例1では、図2に示したように、2つのコイル41、42が相互に逆向きに巻かれていた。実施例2では、2つのコイル41、42が相互に同一の向きに巻かれている。言い換えると、一方のコイル41が右手巻きであれば、他方のコイル42も右手巻きであり、一方のコイル41が左手巻きであれば、他方のコイル42も左手巻きである。巻芯35の両端に装着された鍔部36の各々に、外部電極37、38が形成されている。   In the first embodiment, as shown in FIG. 2, the two coils 41 and 42 are wound in opposite directions. In the second embodiment, the two coils 41 and 42 are wound in the same direction. In other words, if one coil 41 is right-handed, the other coil 42 is also right-handed, and if one coil 41 is left-handed, the other coil 42 is also left-handed. External electrodes 37 and 38 are formed on each of the flange portions 36 attached to both ends of the winding core 35.

図5に示したように、第1の信号線路20からグランドGNDに、第1のインダクタL1を通って流れる電流I1は、巻芯35(図6)の第1の端(例えばドットが傍記された方の端)から第2の端に向かう。これに対し、第2の信号線路30からグランドGNDに、第2のインダクタL2を通って流れる電流I2は、巻芯35(図6)の第2の端(ドットが傍記されていない方の端)から第1の端に向かう。   As shown in FIG. 5, the current I1 flowing from the first signal line 20 to the ground GND through the first inductor L1 is the first end of the winding core 35 (FIG. 6). The second end to the second end. On the other hand, the current I2 flowing from the second signal line 30 to the ground GND through the second inductor L2 is the second end of the winding core 35 (FIG. 6). From the end) to the first end.

このため、第1の信号線路20及び第2の信号線路30を流れる電流のコモンモード成分が、第1のインダクタL1及び第2のインダクタL2に流れることによって、実施例1の場合と同様に、相互に逆向きの磁界が発生する。従って、実施例1の場合と同様に、負荷50に流入するコモンモードノイズを低減する効果が得られる。   For this reason, the common mode component of the current flowing through the first signal line 20 and the second signal line 30 flows through the first inductor L1 and the second inductor L2, so as in the case of the first embodiment. Magnetic fields opposite to each other are generated. Therefore, as in the case of the first embodiment, an effect of reducing common mode noise flowing into the load 50 can be obtained.

上述の各実施例は例示であり、異なる実施例で示した構成の部分的な置換または組み合わせが可能であることは言うまでもない。複数の実施例の同様の構成による同様の作用効果については実施例ごとには逐次言及しない。さらに、本発明は上述の実施例に制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。   Each of the above-described embodiments is an exemplification, and needless to say, partial replacement or combination of the configurations shown in the different embodiments is possible. About the same effect by the same composition of a plurality of examples, it does not refer to every example one by one. Furthermore, the present invention is not limited to the embodiments described above. It will be apparent to those skilled in the art that various modifications, improvements, combinations, and the like can be made.

10 パルス幅変調回路
11 第1のゲートドライバ
12 第2のゲートドライバ
13 第1のスイッチング回路
14 第2のスイッチング回路
20 第1の信号線路
21 第1のローパスフィルタ
22 第1の分流回路
30 第2の信号線路
31 第2のローパスフィルタ
32 第2の分流回路
35 巻芯
36 鍔部
37、38 外部電極
41、42 コイル
50 負荷
C1 第1のコンデンサ
C2 第2のコンデンサ
C3、C4 ローパスフィルタのコンデンサ
GND グランド
I1、I2 電流
Id ディファレンシャルモードの信号電流
L1 第1のインダクタ
L2 第2のインダクタ
L3、L4 ローパスフィルタのインダクタ
Lc コモンモード成分に対するインダクタンス
Ld ディファレンシャルモード成分に対するインダクタンス
Sa 音声信号
T1 第1の端子
T2 第2の端子
TO1 第1の出力端子
TO2 第2の出力端子
VDD 電源電圧
10 pulse width modulation circuit 11 first gate driver 12 second gate driver 13 first switching circuit 14 second switching circuit 20 first signal line 21 first low-pass filter 22 first shunt circuit 30 second Signal line 31 second low-pass filter 32 second shunt circuit 35 core 36 flange 37, 38 external electrodes 41, 42 coil 50 load C1 first capacitor C2 second capacitor C3, C4 capacitor GND of low-pass filter Ground I1, I2 Current Id Differential mode signal current L1 First inductor L2 Second inductor L3, L4 Low pass filter inductor Lc Inductance Ld for common mode component Sa Inductance Sa for differential mode component Audio signal T1 First terminal 2 a second terminal TO1 first output terminal TO2 second output terminal VDD supply voltage

Claims (5)

ディファレンシャルモードの信号電流が流れる第1の信号線路及び第2の信号線路と、
前記第1の信号線路に挿入された第1のローパスフィルタと、
前記第2の信号線路に挿入された第2のローパスフィルタと、
第1のインダクタと第1のコンデンサとの直列回路からなり、前記第1の信号線路とグランドとの間に挿入された第1の分流回路と、
第2のインダクタと第2のコンデンサとの直列回路からなり、前記第2の信号線路とグランドとの間に挿入された第2の分流回路と
を有し、
前記第1のインダクタと前記第2のインダクタとは、電流のコモンモード成分による磁束が弱め合うように結合しているD級アンプ回路。
A first signal line and a second signal line through which a differential mode signal current flows;
A first low-pass filter inserted in the first signal line;
A second low-pass filter inserted in the second signal line;
A first shunt circuit comprising a series circuit of a first inductor and a first capacitor, and inserted between the first signal line and ground;
A series circuit of a second inductor and a second capacitor, and a second shunt circuit inserted between the second signal line and the ground,
A class D amplifier circuit in which the first inductor and the second inductor are coupled so that magnetic fluxes due to a common mode component of current are weakened.
前記第1の信号線路及び前記第2の信号線路の一端に入力されるディファレンシャルモードの前記信号電流は、パルス幅変調されており、
前記第1のローパスフィルタ、前記第2のローパスフィルタ、前記第1の分流回路、及び前記第2の分流回路の、コモンモード成分の電流に対する共振周波数と反共振周波数との平均値が、パルス幅変調された前記信号電流のスイッチング周波数以上である請求項1に記載のD級アンプ回路。
The differential mode signal current input to one end of the first signal line and the second signal line is pulse-width modulated,
The average value of the resonance frequency and the antiresonance frequency for the current of the common mode component of the first low-pass filter, the second low-pass filter, the first shunt circuit, and the second shunt circuit is the pulse width. The class D amplifier circuit according to claim 1, wherein the class D amplifier circuit is equal to or higher than a switching frequency of the modulated signal current.
前記第1のインダクタの自己インダクタンスと前記第2のインダクタの自己インダクタンスとが同一である請求項1または2に記載のD級アンプ回路。   The class D amplifier circuit according to claim 1 or 2, wherein a self-inductance of the first inductor and a self-inductance of the second inductor are the same. 前記第1のインダクタ及び前記第2のインダクタは、共通の巻芯に、相互に逆向きに巻かれたコイルで構成され、前記第1の信号線路及び前記第2の信号線路を流れる電流のコモンモード成分が、前記第1のインダクタのコイル及び前記第2のインダクタのコイルに流れることによって、相互に逆向きの磁界が発生する請求項1乃至3のいずれか1項に記載のD級アンプ回路。   The first inductor and the second inductor are composed of coils wound around a common winding core in opposite directions, and a common current flowing through the first signal line and the second signal line. 4. The class D amplifier circuit according to claim 1, wherein a magnetic field having a direction opposite to each other is generated when a mode component flows through the coil of the first inductor and the coil of the second inductor. 5. . 前記第1のインダクタ及び前記第2のインダクタは、共通の巻芯に、相互に同一の向きに巻かれたコイルで構成され、前記第1の信号線路及び前記第2の信号線路を流れる電流のコモンモード成分が、前記第1のインダクタのコイル及び前記第2のインダクタのコイルに流れることによって、相互に逆向きの磁界が発生する請求項1乃至3のいずれか1項に記載のD級アンプ回路。   The first inductor and the second inductor are composed of coils wound around a common winding core in the same direction, and currents flowing through the first signal line and the second signal line 4. The class D amplifier according to claim 1, wherein a common mode component flows in the first inductor coil and the second inductor coil to generate magnetic fields in opposite directions. 5. circuit.
JP2015251469A 2015-12-24 2015-12-24 Class D amplifier circuit Active JP6572765B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015251469A JP6572765B2 (en) 2015-12-24 2015-12-24 Class D amplifier circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015251469A JP6572765B2 (en) 2015-12-24 2015-12-24 Class D amplifier circuit

Publications (2)

Publication Number Publication Date
JP2017118311A true JP2017118311A (en) 2017-06-29
JP6572765B2 JP6572765B2 (en) 2019-09-11

Family

ID=59230966

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015251469A Active JP6572765B2 (en) 2015-12-24 2015-12-24 Class D amplifier circuit

Country Status (1)

Country Link
JP (1) JP6572765B2 (en)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003046345A (en) * 2001-07-27 2003-02-14 Sony Corp Power amplifier device
WO2006040869A1 (en) * 2004-10-14 2006-04-20 Matsushita Electric Industrial Co., Ltd. Filter circuit, differential transmission system having same, and power supply
WO2006049154A1 (en) * 2004-11-02 2006-05-11 Pioneer Corporation Digital amplifier
JP2007336424A (en) * 2006-06-19 2007-12-27 Pioneer Electronic Corp Power amplifier device
JP2008219098A (en) * 2007-02-28 2008-09-18 Denso Corp Terminating circuit, in-vehicle controller, and in-vehicle communication system
JP2010041474A (en) * 2008-08-06 2010-02-18 Yamaha Corp Power amplifier and common mode choke coil
JP2011124833A (en) * 2009-12-11 2011-06-23 Murata Mfg Co Ltd Noise countermeasure structure
JP2012070279A (en) * 2010-09-24 2012-04-05 Canon Inc Noise filter and transmission equipment
JP2014030167A (en) * 2012-03-16 2014-02-13 Sumitomo Electric Ind Ltd Communication device, and communication system

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003046345A (en) * 2001-07-27 2003-02-14 Sony Corp Power amplifier device
WO2006040869A1 (en) * 2004-10-14 2006-04-20 Matsushita Electric Industrial Co., Ltd. Filter circuit, differential transmission system having same, and power supply
WO2006049154A1 (en) * 2004-11-02 2006-05-11 Pioneer Corporation Digital amplifier
JP2007336424A (en) * 2006-06-19 2007-12-27 Pioneer Electronic Corp Power amplifier device
JP2008219098A (en) * 2007-02-28 2008-09-18 Denso Corp Terminating circuit, in-vehicle controller, and in-vehicle communication system
JP2010041474A (en) * 2008-08-06 2010-02-18 Yamaha Corp Power amplifier and common mode choke coil
JP2011124833A (en) * 2009-12-11 2011-06-23 Murata Mfg Co Ltd Noise countermeasure structure
JP2012070279A (en) * 2010-09-24 2012-04-05 Canon Inc Noise filter and transmission equipment
JP2014030167A (en) * 2012-03-16 2014-02-13 Sumitomo Electric Ind Ltd Communication device, and communication system

Also Published As

Publication number Publication date
JP6572765B2 (en) 2019-09-11

Similar Documents

Publication Publication Date Title
JP6640177B2 (en) Isolated DC / DC converter
JP5993886B2 (en) Noise filter
US7199692B2 (en) Noise suppressor
RU2558945C2 (en) Ultra-high efficiency switching power inverter and power amplifier
JP2016119662A (en) Common-mode noise filter
JP6451681B2 (en) Power converter
US20100303263A1 (en) Electrostatic Speaker System
MX2011008975A (en) Low dissipation amplifier.
JP2000201044A (en) Common mode noise reducing device
JP2016144258A (en) High-frequency insulation gate driver circuit and gate circuit driving method
KR101495027B1 (en) Audio system and integrated circuit chip having class d amplifier therein
WO2016027374A1 (en) Power conversion device
US10931242B2 (en) Error amplifier
KR20030030918A (en) Class-d amplifier of btl output type using filter coil and low-pass filter
JP6251221B2 (en) Noise filter device
JP6572765B2 (en) Class D amplifier circuit
JP5721355B2 (en) Power circuit
JP4424476B2 (en) Noise suppression circuit
JP6210464B2 (en) electric circuit
US7388431B2 (en) Switching amplifier and control method thereof
WO2019102937A1 (en) Noise filter circuit and power supply circuit
JP4067475B2 (en) Signal amplification output device
US11632041B2 (en) Power semiconductor module
JP2005117218A (en) Noise suppressing circuit
KR102013068B1 (en) Ultra Directional Speaker Circuit With Enhanced Stability

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180911

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190408

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190514

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190701

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190716

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190729

R150 Certificate of patent or registration of utility model

Ref document number: 6572765

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150