JP2017108002A - Semiconductor module - Google Patents

Semiconductor module Download PDF

Info

Publication number
JP2017108002A
JP2017108002A JP2015240977A JP2015240977A JP2017108002A JP 2017108002 A JP2017108002 A JP 2017108002A JP 2015240977 A JP2015240977 A JP 2015240977A JP 2015240977 A JP2015240977 A JP 2015240977A JP 2017108002 A JP2017108002 A JP 2017108002A
Authority
JP
Japan
Prior art keywords
lead frame
primer
semiconductor element
mold resin
pedestal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015240977A
Other languages
Japanese (ja)
Inventor
田中　徹
Toru Tanaka
徹 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2015240977A priority Critical patent/JP2017108002A/en
Publication of JP2017108002A publication Critical patent/JP2017108002A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

PROBLEM TO BE SOLVED: To provide a technique for making uniform the thickness of a primer, being applied before sealing with a mold resin.SOLUTION: A semiconductor module 1 includes lead frames 12, 14, semiconductor elements 22, 24 fixed to a part of the principal surface of the lead frames 12, 14, a mold resin 42 for sealing the lead frames 12, 14 and semiconductor elements 22, 24, and a primer provided between the lead frames 12, 14 and mold resin 42. The lead frames 12, 14 have pedestal parts 12a, 12b, 14a, 14b projecting more than the surroundings at a part of the principal surface. The sides of the pedestal parts 12a, 12b, 14a, 14b are inclining toward the outside. The semiconductor elements 22, 24 are fixed onto the pedestal parts 12a, 12b, 14a, 14b.SELECTED DRAWING: Figure 1

Description

本明細書で開示する技術は、半導体モジュールに関する。   The technology disclosed in this specification relates to a semiconductor module.

特許文献１に開示される半導体モジュールは、リードフレーム、リードフレームの主面の一部に固定されている半導体素子、リードフレームと半導体素子を封止するモールド樹脂、及び、リードフレームとモールド樹脂の間に設けられているプライマを備える。プライマは、モールド樹脂でリードフレームと半導体素子を封止する前に、リードフレームの主面に塗布される。プライマは、リードフレームとモールド樹脂の密着力を高めるために用いられる。   The semiconductor module disclosed in Patent Document 1 includes a lead frame, a semiconductor element fixed to a part of the main surface of the lead frame, a mold resin for sealing the lead frame and the semiconductor element, and a lead frame and a mold resin. A primer is provided between them. The primer is applied to the main surface of the lead frame before sealing the lead frame and the semiconductor element with mold resin. The primer is used to increase the adhesion between the lead frame and the mold resin.

特開２００３−１２４４０６号公報JP 2003-124406 A

図６Ａ〜図６Ｃを参照し、プライマに生じるヒケについて説明する。図６Ａ〜図６Ｃは、リードフレーム１０１と半導体素子１０２の固定部周囲の要部拡大断面図を模式的に示す。図６Ａに示されるように、半導体素子１０２は、リードフレーム１０１の主面の一部にはんだを介して固定されている。次に、図６Ｂに示されるように、リードフレーム１０１の主面にプライマ１０３が塗布される。このとき、リードフレーム１０１の主面と半導体素子１０２の側面で構成される角部にプライマ１０３が溜まり、半導体素子１０２の周囲においてプライマ１０３が肉厚に形成される。図６Ｃに示されるように、プライマ１０３を塗布してからモールド樹脂で封止するまでの間にプライマ１０３に含まれる溶剤が揮発すると、プライマ１０３の膜厚の不均一に起因してヒケ１０３ａが形成される。   The sink marks generated in the primer will be described with reference to FIGS. 6A to 6C. 6A to 6C schematically show an enlarged cross-sectional view of a main part around a fixed part of the lead frame 101 and the semiconductor element 102. FIG. As shown in FIG. 6A, the semiconductor element 102 is fixed to a part of the main surface of the lead frame 101 via solder. Next, as shown in FIG. 6B, a primer 103 is applied to the main surface of the lead frame 101. At this time, the primer 103 accumulates at a corner portion formed by the main surface of the lead frame 101 and the side surface of the semiconductor element 102, and the primer 103 is formed thick around the semiconductor element 102. As shown in FIG. 6C, when the solvent contained in the primer 103 evaporates between the time when the primer 103 is applied and the time when the primer 103 is sealed with the mold resin, the sink 103a is caused by the non-uniformity of the film thickness of the primer 103. It is formed.

ヒケ１０３ａが形成されると、その部分のプライマ１０３の膜厚が薄くなる。このため、ヒケ１０３ａが形成される部分では、リードフレーム１０１とモールド樹脂の密着力が低下する。ヒケ１０３ａが形成される部分、即ち、リードフレーム１０１と半導体素子１０２の固定部周囲は、リードフレーム１０１と半導体素子１０２の熱膨張差に基づく熱応力が高い部分である。このような高熱応力部分でリードフレーム１０１とモールド樹脂の密着力が低いと、モールド樹脂が剥離するという問題が発生する。   When sink marks 103a are formed, the thickness of the primer 103 in that portion becomes thin. For this reason, in the part where sink 103a is formed, the adhesive force between the lead frame 101 and the mold resin is reduced. The portion where the sink marks 103 a are formed, that is, the periphery of the fixed portion between the lead frame 101 and the semiconductor element 102 is a portion where the thermal stress based on the thermal expansion difference between the lead frame 101 and the semiconductor element 102 is high. When the adhesive force between the lead frame 101 and the mold resin is low at such a high thermal stress portion, there arises a problem that the mold resin is peeled off.

上記したように、プライマに生じるヒケは、プライマの膜厚の不均一に起因する。このため、プライマに生じるヒケを抑えるためには、プライマの膜厚を均一化させることが肝要である。本明細書は、プライマの膜厚を均一化させる技術を提供する。   As described above, sink marks generated in the primer are caused by non-uniformity in the thickness of the primer. For this reason, in order to suppress sink marks occurring in the primer, it is important to make the primer film thickness uniform. The present specification provides a technique for making the film thickness of the primer uniform.

本明細書で開示する半導体モジュールの一実施形態は、リードフレーム、リードフレームの主面の一部に固定されている半導体素子、リードフレームと半導体素子を封止するモールド樹脂、及び、リードフレームとモールド樹脂の間に設けられているプライマ、を備える。リードフレームは、主面の一部に周囲よりも突出する台座部を有する。台座部の側面は、外側に向けて傾斜する。半導体素子は、台座部上に固定されている。   One embodiment of a semiconductor module disclosed in this specification includes a lead frame, a semiconductor element fixed to a part of a main surface of the lead frame, a mold resin for sealing the lead frame and the semiconductor element, and a lead frame. A primer provided between the mold resins. The lead frame has a pedestal that protrudes from a part of the main surface. The side surface of the pedestal portion is inclined outward. The semiconductor element is fixed on the pedestal portion.

上記実施形態の半導体モジュールでは、半導体素子がリードフレームの台座部上に固定され、その台座部の側面が外側に向けて傾斜することを１つの特徴とする。台座部の側面が傾斜していると、その部分でのプライマの流動性が高まり、その部分にプライマが溜まることが抑えられる。これにより、半導体素子の周囲においてプライマが肉厚に形成されることが抑えられ、プライマの膜厚が均一化される。   One feature of the semiconductor module of the above embodiment is that the semiconductor element is fixed on the pedestal portion of the lead frame, and the side surface of the pedestal portion is inclined outward. When the side surface of the pedestal portion is inclined, the fluidity of the primer at that portion increases, and the primer can be prevented from accumulating at that portion. Thereby, it is suppressed that the primer is formed thick around the semiconductor element, and the film thickness of the primer is made uniform.

本実施形態の半導体モジュールの断面図を模式的に示す。A sectional view of a semiconductor module of this embodiment is typically shown. 本実施形態のリードフレームと半導体素子の固定部周囲の要部拡大断面図を模式的に示す。The principal part expanded sectional view around the fixing | fixed part of the lead frame and semiconductor element of this embodiment is shown typically. 本実施形態のリードフレームと半導体素子の固定部周囲の要部拡大断面図を模式的に示しており、台座部の特徴を表す長さ及び傾斜角を説明するための図である。The main part expanded sectional view around the fixing | fixed part of the lead frame and semiconductor element of this embodiment is shown typically, and is a figure for demonstrating the length and inclination angle showing the characteristic of a base part. プライマのヒケ評価試験の結果を示す。The result of the primer sink mark evaluation test is shown. プライマのヒケ評価試験の結果をプロットした図を示す。The figure which plotted the result of the sink evaluation test of a primer is shown. 従来のリードフレームと半導体素子の固定部周囲の要部拡大断面図を模式的に示しており、プライマを塗布する前の図である。The principal part expanded sectional view of the surroundings of the fixed part of the conventional lead frame and a semiconductor element is shown typically, and is a figure before apply | coating a primer. 従来のリードフレームと半導体素子の固定部周囲の要部拡大断面図を模式的に示しており、プライマを塗布した直後の図である。The principal part expanded sectional view of the surroundings of the fixed part of the conventional lead frame and a semiconductor element is typically shown, and is a figure just after applying a primer. 従来のリードフレームと半導体素子の固定部周囲の要部拡大断面図を模式的に示しており、プライマにヒケが形成された様子を示す図である。It is the figure which shows the mode that the principal part expanded sectional view around the conventional lead frame and the fixing part of a semiconductor element was formed, and the sink mark was formed in the primer.

図１に示されるように、半導体モジュール１は、第１リードフレーム１２、第２リードフレーム１４、ゲートフレーム１６、第１半導体素子２２、第２半導体素子２４、第１スペーサーブロック３２、第２スペーサーブロック３４及びモールド樹脂４２を備える。   As shown in FIG. 1, the semiconductor module 1 includes a first lead frame 12, a second lead frame 14, a gate frame 16, a first semiconductor element 22, a second semiconductor element 24, a first spacer block 32, and a second spacer. A block 34 and a mold resin 42 are provided.

第１リードフレーム１２は、本体部１２Ａ及び一対の台座部１２ａ，１２ｂを有する。本体部１２Ａは、平板状の形態を有する。台座部１２ａ，１２ｂは、本体部１２Ａ上に形成されており、第１リードフレーム１２の主面の一部が突出して構成されている。この例では、台座部１２ａ，１２ｂが本体部１２Ａと一体で構成されている。この例に代えて、台座部１２ａ，１２ｂは、本体部１２Ａと別体で構成されていてもよい。第１半導体素子２２がはんだを介して台座部１２ａ上に固定されており、第２半導体素子２４がはんだを介して台座部１２ｂ上に固定されている。第１リードフレーム１２の他方の主面は、モールド樹脂４２から露出しており、絶縁部材（図示省略）を介して冷却器（図示省略）に接続されている。第１リードフレーム１２の材料は、Ａｌ、Ｃｕ、ＣｕにＮｉメッキ又はＣｕにＡｕメッキである。このように、第１リードフレーム１２は、半導体素子２２，２４を流れる電流のための導電路であるとともに、半導体素子２２，２４で発生した熱を冷却器まで放熱するための放熱板としても機能する。   The first lead frame 12 has a main body portion 12A and a pair of pedestal portions 12a and 12b. The main body 12A has a flat plate shape. The pedestal portions 12a and 12b are formed on the main body portion 12A, and a part of the main surface of the first lead frame 12 protrudes. In this example, the base parts 12a and 12b are integrally formed with the main body part 12A. Instead of this example, the pedestal portions 12a and 12b may be configured separately from the main body portion 12A. The first semiconductor element 22 is fixed on the pedestal portion 12a via solder, and the second semiconductor element 24 is fixed on the pedestal portion 12b via solder. The other main surface of the first lead frame 12 is exposed from the mold resin 42 and connected to a cooler (not shown) through an insulating member (not shown). The material of the first lead frame 12 is Al, Cu, Cu plated with Ni or Cu plated with Au. As described above, the first lead frame 12 is a conductive path for current flowing through the semiconductor elements 22 and 24 and also functions as a heat radiating plate for radiating heat generated in the semiconductor elements 22 and 24 to the cooler. To do.

第２リードフレーム１４は、第１リードフレーム１２から所定距離を隔てて対向配置されており、本体部１４Ａ及び一対の台座部１４ａ，１４ｂを有する。本体部１４Ａは、平板状の形態を有する。台座部１４ａ，１４ｂは、本体部１４Ａ上に形成されており、第２リードフレーム１４の主面の一部が突出して構成されている。この例では、台座部１４ａ，１４ｂが本体部１４Ａと一体で構成されている。この例に代えて、台座部１４ａ，１４ｂは、本体部１４Ａと別体で構成されていてもよい。第１スペーサーブロック３２がはんだを介して第２リードフレーム１４の台座部１４ａに固定されており、第２スペーサーブロック３４がはんだを介して第２リードフレーム１４の台座部１４ｂに固定されている。換言すると、第１半導体素子２２が第１スペーサーブロック３２及びはんだを介して第２リードフレーム１４の台座部１４ａに固定されており、第２半導体素子２４が第２スペーサーブロック３４及びはんだを介して第２リードフレーム１４の台座部１４ｂに固定されている。第２リードフレーム１４の他方の主面は、モールド樹脂４２から露出しており、絶縁部材（図示省略）を介して冷却器（図示省略）に接続されている。第２リードフレーム１４の材料は、Ａｌ、Ｃｕ、ＣｕにＮｉメッキ又はＣｕにＡｕメッキである。このように、第２リードフレーム１４は、半導体素子２２，２４を流れる電流のための導電路であるとともに、半導体素子２２，２４で発生した熱を冷却器まで放熱するための放熱板としても機能する。   The second lead frame 14 is disposed to face the first lead frame 12 at a predetermined distance, and has a main body portion 14A and a pair of pedestal portions 14a and 14b. The main body portion 14A has a flat plate shape. The pedestal portions 14a and 14b are formed on the main body portion 14A, and a part of the main surface of the second lead frame 14 protrudes. In this example, the base parts 14a and 14b are integrally formed with the main body part 14A. Instead of this example, the base parts 14a and 14b may be configured separately from the main body part 14A. The first spacer block 32 is fixed to the pedestal portion 14a of the second lead frame 14 via solder, and the second spacer block 34 is fixed to the pedestal portion 14b of the second lead frame 14 via solder. In other words, the first semiconductor element 22 is fixed to the base portion 14a of the second lead frame 14 via the first spacer block 32 and solder, and the second semiconductor element 24 is fixed via the second spacer block 34 and solder. The second lead frame 14 is fixed to the pedestal portion 14b. The other main surface of the second lead frame 14 is exposed from the mold resin 42 and connected to a cooler (not shown) through an insulating member (not shown). The material of the second lead frame 14 is Al, Cu, Cu plated with Ni or Cu plated with Au. As described above, the second lead frame 14 is a conductive path for current flowing through the semiconductor elements 22 and 24 and also functions as a heat radiating plate for radiating heat generated in the semiconductor elements 22 and 24 to the cooler. To do.

第１半導体素子２２は、縦型のＩＧＢＴ（Insulated Gate Bipolar Transistor）である。第１半導体素子２２のゲートは、ボンディングワイヤを介してゲートフレーム１６に電気的に接続されている。第２半導体素子２４は、縦型のダイオードである。第２半導体素子２４は、第１半導体素子２２がオフしたときに、負荷電流を還流させるフリーホイールダイオード（ＦＷＤ）として機能する。   The first semiconductor element 22 is a vertical IGBT (Insulated Gate Bipolar Transistor). The gate of the first semiconductor element 22 is electrically connected to the gate frame 16 via a bonding wire. The second semiconductor element 24 is a vertical diode. The second semiconductor element 24 functions as a free wheel diode (FWD) that circulates the load current when the first semiconductor element 22 is turned off.

第１スペーサーブロック３２及び第２スペーサーブロック３４は、第１半導体素子２２のゲートに接続するボンディングワイヤのための空間を確保するために設けられている。第１スペーサーブロック３２及び第２スペーサーブロック３４の各々の材料は、例えば、Ｃｕである。第１スペーサーブロック３２と第１半導体素子２２がはんだを介して固定されており、第２スペーサーブロック３４と第２半導体素子２４がはんだを介して固定されている。   The first spacer block 32 and the second spacer block 34 are provided to secure a space for a bonding wire connected to the gate of the first semiconductor element 22. The material of each of the first spacer block 32 and the second spacer block 34 is, for example, Cu. The first spacer block 32 and the first semiconductor element 22 are fixed via solder, and the second spacer block 34 and the second semiconductor element 24 are fixed via solder.

モールド樹脂４２は、第１リードフレーム１２と第２リードフレーム１４の間の空間に封入されており、第１リードフレーム１２、第２リードフレーム１４、ゲートフレーム１６、第１半導体素子２２、第２半導体素子２４、第１スペーサーブロック３２及び第２スペーサーブロック３４を封止する。モールド樹脂４２は、各部材を封止することにより、各部材を保護する。モールド樹脂４２の材料は、エポキシ樹脂である。なお、図示を省略しているが、後述するように、モールド樹脂４２とリードフレーム１２，１４の間には、モールド樹脂４２とリードフレーム１２，１４の密着力を高めるためのプライマが設けられている。   The mold resin 42 is sealed in a space between the first lead frame 12 and the second lead frame 14, and the first lead frame 12, the second lead frame 14, the gate frame 16, the first semiconductor element 22, and the second lead frame 12. The semiconductor element 24, the first spacer block 32, and the second spacer block 34 are sealed. The mold resin 42 protects each member by sealing each member. The material of the mold resin 42 is an epoxy resin. Although not shown, a primer is provided between the mold resin 42 and the lead frames 12 and 14 to increase the adhesion between the mold resin 42 and the lead frames 12 and 14 as will be described later. Yes.

図２に、第１リードフレーム１２の台座部１２ａと第１半導体素子２２の固定部周囲の要部拡大断面図を模式的に示す。なお、台座部１２ｂと第２半導体素子２４の組、台座部１４ａと第１スペーサーブロック３２の組、及び、台座部１４ｂと第２スペーサーブロック３４の組の形態的特徴も、台座部１２ａと第１半導体素子２２の組の形態的特徴と共通する。したがって、以下では、台座部１２ａと第１半導体素子２２の組の形態的特徴を代表して説明する。   FIG. 2 schematically shows an enlarged cross-sectional view of the main part around the pedestal 12 a of the first lead frame 12 and the fixed part of the first semiconductor element 22. The morphological characteristics of the set of the pedestal portion 12b and the second semiconductor element 24, the set of the pedestal portion 14a and the first spacer block 32, and the set of the pedestal portion 14b and the second spacer block 34 are also the same as the pedestal portion 12a and the second spacer block 34. This is common to the morphological features of the set of one semiconductor element 22. Therefore, in the following, the morphological features of the set of the base portion 12a and the first semiconductor element 22 will be described as a representative.

図２に示されるように、台座部１２ａは、頂面１２Ｓａ及び側面１２Ｓｂを有する。頂面１２Ｓａは、本体部１２Ａの主面に対して平行である。側面１２Ｓｂは、平面で構成されており、本体部１２Ａの主面に対して傾斜する。側面１２Ｓｂは、頂面１２Ｓａの端部から外側に向けて傾斜する。本体部１２Ａの主面に平行な断面で計測したときの台座部１２ａの断面積は、頂面１２Ｓａから離れるにつれて増加する。   As shown in FIG. 2, the pedestal portion 12a has a top surface 12Sa and a side surface 12Sb. The top surface 12Sa is parallel to the main surface of the main body 12A. The side surface 12Sb is a flat surface and is inclined with respect to the main surface of the main body portion 12A. The side surface 12Sb is inclined outward from the end portion of the top surface 12Sa. The cross-sectional area of the pedestal portion 12a when measured in a cross section parallel to the main surface of the main body portion 12A increases as the distance from the top surface 12Sa increases.

第１半導体素子２２は、台座部１２ａの頂面１２Ｓａにはんだを介して固定されている。半導体モジュール１を平面視したときに（図１及び図２の紙面上下方向から観測したときに）、第１半導体素子２２の存在範囲は、台座部１２ａの頂面１２Ｓａの存在範囲内に収まる。より望ましくは、図２に示されるように、半導体モジュール１を平面視したときに、第１半導体素子２２の存在範囲は、台座部１２ａの頂面１２Ｓａの存在範囲に一致する。換言すると、第１半導体素子２２の側面２２Ｓの延長線が、台座部１２ａの頂面１２Ｓａと側面１２Ｓｂで構成される角部に交差する。   The first semiconductor element 22 is fixed to the top surface 12Sa of the pedestal portion 12a via solder. When the semiconductor module 1 is viewed in plan (when viewed from above and below in FIG. 1 and FIG. 2), the existence range of the first semiconductor element 22 falls within the existence range of the top surface 12Sa of the pedestal portion 12a. More desirably, as shown in FIG. 2, when the semiconductor module 1 is viewed in plan, the existence range of the first semiconductor element 22 matches the existence range of the top surface 12Sa of the pedestal portion 12a. In other words, the extension line of the side surface 22S of the first semiconductor element 22 intersects the corner portion constituted by the top surface 12Sa and the side surface 12Sb of the pedestal portion 12a.

図２に示されるように、第１リードフレーム１２とモールド樹脂４２の間には、プライマ４４が設けられている。プライマ４４は、モールド樹脂４２で封止される前に第１リードフレーム１２の主面に塗布される。プライマ４４は、ポリイミド樹脂であり、第１リードフレーム１２とモールド樹脂４２の密着力を高めるために用いられる。この例に代えて、プライマ４４の材料は、ポリアミドイミド、シリコーン又はエポキシ系樹脂であってもよい。   As shown in FIG. 2, a primer 44 is provided between the first lead frame 12 and the mold resin 42. The primer 44 is applied to the main surface of the first lead frame 12 before being sealed with the mold resin 42. The primer 44 is a polyimide resin and is used to increase the adhesion between the first lead frame 12 and the mold resin 42. Instead of this example, the material of the primer 44 may be polyamide-imide, silicone or epoxy resin.

半導体モジュール１では、半導体素子２２が第１リードフレーム１２の台座部１２ａ上に固定され、その台座部１２ａの側面１２Ｓｂが外側に向けて傾斜することを特徴とする。台座部１２ａの側面１２Ｓｂが傾斜していると、プライマ４４を塗布したときに、その部分でのプライマ４４の流動性が高まり、その部分にプライマ４４が溜まることが抑えられる。これにより、第１半導体素子２２の周囲においてプライマ４４が肉厚に形成されることが抑えられ、プライマ４４の膜厚が均一化される。この結果、背景技術で説明したように、プライマ４４の膜厚の不均一に起因するヒケの発生が抑えられる。このため、第１半導体素子２２の周囲の高熱応力部においても、第１リードフレーム１２とモールド樹脂４２が強固に結合される。半導体モジュール１は、高い信頼性を有することができる。   The semiconductor module 1 is characterized in that the semiconductor element 22 is fixed on the pedestal portion 12a of the first lead frame 12, and the side surface 12Sb of the pedestal portion 12a is inclined outward. When the side surface 12Sb of the pedestal portion 12a is inclined, when the primer 44 is applied, the fluidity of the primer 44 at that portion is increased, and the primer 44 is prevented from accumulating at that portion. Accordingly, the primer 44 is prevented from being thickly formed around the first semiconductor element 22, and the film thickness of the primer 44 is made uniform. As a result, as described in the background art, the occurrence of sink marks due to the non-uniformity of the thickness of the primer 44 can be suppressed. Therefore, the first lead frame 12 and the mold resin 42 are firmly bonded even in the high thermal stress portion around the first semiconductor element 22. The semiconductor module 1 can have high reliability.

（ヒケ評価試験）
台座部１２ａの側面１２Ｓｂが傾斜することでヒケが抑えられることを確かめるために、ヒケ評価試験を実施した。図３に示されるように、ヒケ評価試験では、台座部１２ａの頂面１２Ｓａの端部から側面１２Ｓｂの端部までの本体部１２Ａの主面と平行な方向の長さＬと傾斜角α（本体部１２Ａの主面と台座部１２ａの側面１２Ｓｂがなす角）を評価因子とした。 (Sink evaluation test)
In order to confirm that sink marks are suppressed by tilting the side surface 12Sb of the pedestal part 12a, a sink evaluation test was performed. As shown in FIG. 3, in the sink evaluation test, the length L in the direction parallel to the main surface of the main body 12A from the end of the top surface 12Sa to the end of the side surface 12Sb and the inclination angle α ( The angle formed by the main surface of the main body 12A and the side surface 12Sb of the pedestal 12a was used as an evaluation factor.

ヒケ評価試験は、次の手順である。まず、リードフレームの台座部上に半導体素子及びスペーサーブロックを固定した後に、希釈用シンナーで希釈した液体ポリイミドのプライマをリードフレームの主面に塗布する。なお、液体ポリイミドはＤｕｐｏｎｔ社製ＰＩ２５２５であり、希釈用シンナーはＮＭＰである。液体ポリイミドとＮＭＰの希釈率は２：５である。リードフレームの材料はＣｕである。次に、１２０℃で１時間の予備乾燥を実施する。次に、窒素雰囲気化において２１０℃で１時間の本乾燥を実施する。その後、リードフレーム上のプライマの膜厚を測定する。   The sink mark evaluation test is the following procedure. First, after fixing the semiconductor element and the spacer block on the pedestal portion of the lead frame, a liquid polyimide primer diluted with a thinner for dilution is applied to the main surface of the lead frame. The liquid polyimide is Dupont PI2525, and the dilution thinner is NMP. The dilution ratio of liquid polyimide and NMP is 2: 5. The material of the lead frame is Cu. Next, preliminary drying is performed at 120 ° C. for 1 hour. Next, main drying is performed at 210 ° C. for 1 hour in a nitrogen atmosphere. Thereafter, the film thickness of the primer on the lead frame is measured.

背景技術で説明したように、リードフレームの主面に被覆されたプライマは、その膜厚の不均一に起因してヒケが生じることがある。ヒケが形成された部分の膜厚が０．５μｍを下回ると、リードフレームとモールド樹脂の密着力が顕著に低下することが知られている。これは、ヒケが形成された部分の膜厚が０．５μｍを下回ると、プライマ自体がリードフレームから剥離するという破壊モードとなり、リードフレームとモールド樹脂の密着力が顕著に低下するからである。したがって、評価基準は、プライマの膜厚が０．５μｍ以上のときに良（○）とし、プライマの膜厚が０．５μｍ未満の場合に不良（×）とした。   As described in the background art, the primer coated on the main surface of the lead frame may cause a sink due to non-uniform film thickness. It is known that when the film thickness of the portion where sink marks are formed is less than 0.5 μm, the adhesion between the lead frame and the mold resin is significantly reduced. This is because when the film thickness of the portion where the sink marks are formed is less than 0.5 μm, the primer itself is peeled off from the lead frame, and the adhesion between the lead frame and the mold resin is significantly reduced. Therefore, the evaluation standard was good (◯) when the film thickness of the primer was 0.5 μm or more, and poor (×) when the film thickness of the primer was less than 0.5 μm.

図４にヒケ評価試験の結果を示し、図５にそのヒケ評価試験の結果をプロットした図を示す。この結果から、リードフレームの台座部は、次のいずれかの特徴を有しているのが望ましいことが確認された。
（１）長さＬが５０μｍ以上１００μｍ未満のとき、傾斜角αが４〜８度。
（２）長さＬが１００μｍ以上１５０μｍ未満のとき、傾斜角αが２〜５度。
（３）長さＬが１５０μｍ以上２００μｍ未満のとき、傾斜角αが２〜４度。 FIG. 4 shows the result of the sink evaluation test, and FIG. 5 shows a plot of the result of the sink evaluation test. From this result, it was confirmed that the pedestal portion of the lead frame desirably has any of the following characteristics.
(1) When the length L is 50 μm or more and less than 100 μm, the inclination angle α is 4 to 8 degrees.
(2) When the length L is 100 μm or more and less than 150 μm, the inclination angle α is 2 to 5 degrees.
(3) When the length L is 150 μm or more and less than 200 μm, the inclination angle α is 2 to 4 degrees.

本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。   The technical elements described in this specification or the drawings exhibit technical usefulness alone or in various combinations, and are not limited to the combinations described in the claims at the time of filing. In addition, the technology illustrated in the present specification or the drawings achieves a plurality of objects at the same time, and has technical utility by achieving one of the objects.

１：半導体モジュール
１２，１４：リードフレーム
１２ａ，１２ｂ，１４ａ，１４ｂ：台座部
１６：ゲートフレーム
２２，２４：半導体素子
３２，３４：スペーサーブロック
４２：モールド樹脂
４４：プライマ 1: Semiconductor modules 12, 14: Lead frames 12a, 12b, 14a, 14b: Base 16: Gate frame 22, 24: Semiconductor element 32, 34: Spacer block 42: Mold resin 44: Primer

Claims (1)

リードフレームと、
前記リードフレームの主面の一部に固定されている半導体素子と、
前記リードフレームと前記半導体素子を封止するモールド樹脂と、
前記リードフレームと前記モールド樹脂の間に設けられているプライマと、を備えており、
前記リードフレームは、前記主面の一部に周囲よりも突出する台座部を有しており、
前記台座部の側面は、外側に向けて傾斜しており、
前記半導体素子は、前記台座部上に固定されている、半導体モジュール。 A lead frame;
A semiconductor element fixed to a part of the main surface of the lead frame;
A mold resin for sealing the lead frame and the semiconductor element;
A primer provided between the lead frame and the mold resin,
The lead frame has a pedestal that protrudes more than the periphery on a part of the main surface,
The side surface of the pedestal portion is inclined toward the outside,
The semiconductor module, wherein the semiconductor element is fixed on the pedestal.
JP2015240977A 2015-12-10 2015-12-10 Semiconductor module Pending JP2017108002A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015240977A JP2017108002A (en) 2015-12-10 2015-12-10 Semiconductor module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015240977A JP2017108002A (en) 2015-12-10 2015-12-10 Semiconductor module

Publications (1)

Publication Number Publication Date
JP2017108002A true JP2017108002A (en) 2017-06-15

Family

ID=59060051

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015240977A Pending JP2017108002A (en) 2015-12-10 2015-12-10 Semiconductor module

Country Status (1)

Country Link
JP (1) JP2017108002A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018221133A1 (en) 2017-05-31 2018-12-06 富士フイルム株式会社 Lithographic printing plate precursor, production method for lithographic printing plate, polymer particles, and composition
WO2023120185A1 (en) * 2021-12-24 2023-06-29 ローム株式会社 Semiconductor device
JP7463909B2 (en) 2020-08-25 2024-04-09 株式会社デンソー Semiconductor device and its manufacturing method

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018221133A1 (en) 2017-05-31 2018-12-06 富士フイルム株式会社 Lithographic printing plate precursor, production method for lithographic printing plate, polymer particles, and composition
JP7463909B2 (en) 2020-08-25 2024-04-09 株式会社デンソー Semiconductor device and its manufacturing method
WO2023120185A1 (en) * 2021-12-24 2023-06-29 ローム株式会社 Semiconductor device

Similar Documents

Publication Publication Date Title
US10181445B2 (en) Power module
US20150092380A1 (en) Semiconductor Module Comprising Printed Circuit Board and Method for Producing a Semiconductor Module Comprising a Printed Circuit Board
US10068870B2 (en) Semiconductor device including a connection unit and semiconductor device fabrication method of the same
US9728484B2 (en) Power module package and method for manufacturing the same
US20160099224A1 (en) Semiconductor device and method for manufacturing the same
US9991220B2 (en) Semiconductor device
US9711429B2 (en) Semiconductor device having a substrate housed in the housing opening portion
US10418359B2 (en) Semiconductor device and manufacturing method
JP2017005165A (en) Semiconductor device
US10269755B2 (en) Power electronic switching device, arrangement herewith and methods for producing the switching device
US10672677B2 (en) Semiconductor package structure
JP2017108002A (en) Semiconductor module
US10615103B2 (en) Semiconductor device
US20200194324A1 (en) Power semiconductor device and method of manufacturing power semiconductor device
JP2016167480A (en) Power semiconductor device
US20200350235A1 (en) Semiconductor apparatus
JP2015103713A (en) Semiconductor device
US20140374870A1 (en) Image sensor module and method of manufacturing the same
US10888941B2 (en) Power semiconductor module
US9355999B2 (en) Semiconductor device
JP2014203919A (en) Semiconductor device
JP2017143185A (en) Semiconductor device and manufacturing method of the same
JP2017135144A (en) Semiconductor module
JP6631476B2 (en) Semiconductor device
US20230081341A1 (en) Semiconductor device