JP2017107985A - Wafer processing method - Google Patents
Wafer processing method Download PDFInfo
- Publication number
- JP2017107985A JP2017107985A JP2015240592A JP2015240592A JP2017107985A JP 2017107985 A JP2017107985 A JP 2017107985A JP 2015240592 A JP2015240592 A JP 2015240592A JP 2015240592 A JP2015240592 A JP 2015240592A JP 2017107985 A JP2017107985 A JP 2017107985A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- mold resin
- starting point
- division
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000003672 processing method Methods 0.000 title claims abstract description 14
- 229920005989 resin Polymers 0.000 claims abstract description 54
- 239000011347 resin Substances 0.000 claims abstract description 54
- 230000001681 protective effect Effects 0.000 claims abstract description 18
- 238000000465 moulding Methods 0.000 claims description 8
- 239000002390 adhesive tape Substances 0.000 claims description 5
- 230000002093 peripheral effect Effects 0.000 claims description 4
- 235000012431 wafers Nutrition 0.000 description 87
- 238000000034 method Methods 0.000 description 25
- 239000004065 semiconductor Substances 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 239000000945 filler Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 238000002679 ablation Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000006748 scratching Methods 0.000 description 1
- 230000002393 scratching effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 239000013585 weight reducing agent Substances 0.000 description 1
Abstract
Description
本発明は、ウエーハを個々のデバイスチップに分割するウエーハの加工方法に関する。 The present invention relates to a wafer processing method for dividing a wafer into individual device chips.
半導体デバイスチップの製造プロセスにおいては、シリコンや化合物半導体からなるウエーハの表面にストリートと呼ばれる格子状の分割予定ラインが形成され、分割予定ラインによって区画される各領域にＩＣ、ＬＳＩ等のデバイスが形成される。これらのウエーハは裏面が研削されて所定の厚みへと薄化された後、分割予定ラインに沿って切削装置によって分割されることで個々の半導体デバイスチップが製造される。 In the manufacturing process of semiconductor device chips, grid-like division lines called streets are formed on the surface of a wafer made of silicon or a compound semiconductor, and devices such as ICs and LSIs are formed in each area partitioned by the division lines. Is done. After these wafers are ground and thinned to a predetermined thickness, the individual semiconductor device chips are manufactured by being divided by a cutting device along a predetermined division line.
近年、ＷＬ−ＣＳＰ（Ｗａｆｅｒ−Ｌｅｖｅｌ Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）という技術が半導体デバイスの分野で盛んに用いられている。ＷＬ−ＣＳＰとは、ウエーハの状態で再配線層や電極（金属ポスト）を形成後、ウエーハの表面を樹脂で封止し、切削ブレード等で各パッケージに分割する技術であり、ウエーハを固片化したパッケージの大きさが半導体デバイスチップの大きさになるため、小型化及び軽量化の観点からも広く採用されている。 In recent years, a technology called WL-CSP (Wafer-Level Chip Size Package) has been actively used in the field of semiconductor devices. WL-CSP is a technology that forms a rewiring layer and electrodes (metal posts) in a wafer state, then seals the wafer surface with a resin, and divides the wafer into individual packages with a cutting blade or the like. Since the size of the package becomes the size of the semiconductor device chip, it is widely adopted from the viewpoint of miniaturization and weight reduction.
ＷＬ−ＣＳＰで個々のデバイスチップを製造するプロセスとしては、以下のようなプロセスが公知である。 The following processes are known as processes for manufacturing individual device chips with WL-CSP.
（１）ウエーハの分割予定ラインにデバイスチップの仕上がり厚さに相当する切削溝を形成する。 (1) A cutting groove corresponding to the finished thickness of the device chip is formed on the division line of the wafer.
（２）ウエーハの表面全面をモールド樹脂で被覆すると共に切削溝中にモールド樹脂を埋設する。 (2) Cover the entire surface of the wafer with mold resin and embed the mold resin in the cutting groove.
（３）ウエーハの表面に保護部材を貼着してからウエーハの裏面を研削して切削溝中のモールド樹脂をウエーハの裏面に露出させる。 (3) After a protective member is attached to the front surface of the wafer, the back surface of the wafer is ground to expose the mold resin in the cutting groove to the back surface of the wafer.
（４）ウエーハの裏面を外周部が環状フレームに貼着されたダイシングテープに貼着し、切削溝形成工程で用いた切削ブレードの厚みより薄い厚みの切削ブレードでウエーハを分割予定ラインに沿って切削して個々のデバイスチップに分割する。 (4) The wafer back surface is attached to a dicing tape whose outer peripheral portion is attached to an annular frame, and the wafer is cut along a planned dividing line with a cutting blade having a thickness smaller than the thickness of the cutting blade used in the cutting groove forming process. Cut into individual device chips.
しかし、表面にモールド樹脂が被覆されたウエーハの裏面を研削して切削溝を裏面に露出させると、分割予定ラインに沿った切削溝はモールド樹脂のみで形成されていることとなり、分割工程でウエーハの分割予定ラインを切削すると、モールド樹脂の抵抗によって切削ブレードの切り刃が撓み、デバイスチップの側面に傷をつけるという問題がある。 However, when the back surface of the wafer whose surface is coated with the mold resin is ground to expose the cutting grooves on the back surface, the cutting grooves along the line to be divided are formed only by the mold resin, and the wafer is divided in the dividing process. When the line to be divided is cut, there is a problem that the cutting blade of the cutting blade is bent by the resistance of the mold resin, and the side surface of the device chip is damaged.
本発明はこのような点に鑑みてなされたものであり、その目的とするところは、ＷＬ−ＣＳＰウエーハから品質の良いデバイスチップを生成することのできるウエーハの加工方法を提供することである。 The present invention has been made in view of these points, and an object of the present invention is to provide a wafer processing method capable of generating a high-quality device chip from a WL-CSP wafer.
本発明によると、格子状に形成された複数の分割予定ラインによって区画された表面の各領域にそれぞれデバイスが形成されたウエーハを個々のデバイスチップに分割するウエーハの加工方法であって、デバイスチップの仕上がり厚さに相当する深さを有する溝を分割予定ラインに沿って形成する溝形成工程と、該溝形成工程を実施した後、ウエーハの表面をモールド樹脂で被覆して該溝にモールド樹脂を埋設するモールディング工程と、該モールディング工程を実施した後、ウエーハの表面から該分割予定ラインに対応するモールド樹脂の中央に該分割予定ラインに沿って分割起点を形成する分割起点形成工程と、該分割起点形成工程を実施した後、ウエーハの表面に被覆された該モールド樹脂上に保護部材を配設する保護部材配設工程と、該保護部材配設工程を実施した後、保護部材を介してウエーハをチャックテーブルで吸引保持し、ウエーハの裏面を研削して該溝中に埋設されたモールド樹脂をウエーハの裏面に露出させると共に、ウエーハを該分割起点から該モールド樹脂によって囲繞された外周を有する個々のデバイスチップに分割する裏面研削工程と、を備えたことを特徴とするウエーハの加工方法が提供される。 According to the present invention, there is provided a wafer processing method for dividing a wafer in which a device is formed in each region of a surface partitioned by a plurality of division lines formed in a lattice shape into individual device chips, the device chip A groove forming step for forming a groove having a depth corresponding to the finished thickness along the line to be divided, and after performing the groove forming step, the surface of the wafer is coated with a mold resin and the groove is molded resin A molding starting step of forming a split starting point along the planned split line in the center of the mold resin corresponding to the split planned line from the surface of the wafer after performing the molding step; A protective member disposing step of disposing a protective member on the mold resin coated on the surface of the wafer after performing the split starting point forming step; After carrying out the protective member disposing step, the wafer is sucked and held by the chuck table through the protective member, and the back surface of the wafer is ground to expose the mold resin embedded in the groove to the back surface of the wafer, And a back grinding step of dividing the wafer into individual device chips having outer peripheries surrounded by the mold resin from the division starting point.
好ましくは、ウエーハの加工方法は、該裏面研削工程を実施した後、ウエーハを収容する開口を有する環状フレームに外周部が貼着された粘着テープに該開口内でウエーハの裏面を貼着し、該粘着テープを介してウエーハを該環状フレームで支持するフレーム支持工程を更に備えている。 Preferably, in the wafer processing method, after the back surface grinding step is performed, the back surface of the wafer is adhered within the opening to an adhesive tape having an outer peripheral portion adhered to an annular frame having an opening that accommodates the wafer. A frame supporting step of supporting the wafer with the annular frame via the adhesive tape is further provided.
好ましくは、分割起点形成工程において、分割起点は切削ブレード、スクライバー、又はレーザービームの照射の何れかによって形成する。 Preferably, in the division start point forming step, the division start point is formed by any one of a cutting blade, a scriber, and laser beam irradiation.
本発明のウエーハの加工方法によると、分割起点形成工程を実施した後に実施する裏面研削工程で、溝中に埋設されたモールド樹脂をウエーハの裏面に露出させると共に、研削圧力によりウエーハを分割起点からモールド樹脂によって囲繞された外周を有する個々のデバイスチップ（チップサイズパッケージ）に分割するので、切削ブレードの切り刃が撓みデバイスチップの側面に傷をつけるという問題が解消され、確実にモールド樹脂で外周が囲繞されたデバイスチップを製造できる。 According to the wafer processing method of the present invention, the mold resin embedded in the groove is exposed on the back surface of the wafer in the back surface grinding step performed after the division start point forming step is performed, and the wafer is separated from the division start point by grinding pressure. Since it is divided into individual device chips (chip size packages) having an outer periphery surrounded by the mold resin, the problem of the cutting blade's cutting blade flexing and scratching the side surface of the device chip is eliminated, and the mold resin is reliably A device chip surrounded by can be manufactured.
以下、本発明の実施形態を図面を参照して詳細に説明する。図１を参照すると、半導体ウエーハ（以下、単にウエーハと略称することがある）１１の表面側斜視図が示されている。ウエーハ１１は約７００μｍの厚さを有している。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. Referring to FIG. 1, there is shown a front side perspective view of a semiconductor wafer (hereinafter sometimes simply referred to as a wafer) 11. The wafer 11 has a thickness of about 700 μm.
ウエーハ１１は表面１１ａ及び裏面１１ｂを有しており、表面１１ａには複数の分割予定ライン１３が互いに直交して形成されており、分割予定ライン１３によって区画された各領域にはＩＣ、ＬＳＩ等のデバイス１５が形成されている。 The wafer 11 has a front surface 11a and a back surface 11b. A plurality of scheduled division lines 13 are formed on the front surface 11a so as to be orthogonal to each other. The device 15 is formed.
図１の拡大図に示すように、各デバイス１５はその表面に突出する複数の突起電極（バンプ）１７を有している。このように表面にバンプ１７を有するウエーハ１１は、ウエーハ１１をデバイス１５を有する個々のデバイスチップに分割して、バンプ１７を配線基板に形成された電極に相対させて直接接合するフリップチップボンディングと呼ばれる実装技術により配線基板に実装される。 As shown in the enlarged view of FIG. 1, each device 15 has a plurality of protruding electrodes (bumps) 17 protruding on the surface thereof. In this way, the wafer 11 having the bumps 17 on the surface is divided into flip chip bonding in which the wafer 11 is divided into individual device chips having the devices 15 and the bumps 17 are directly bonded to the electrodes formed on the wiring board. It is mounted on a wiring board by a so-called mounting technique.
図２を参照すると、切削ブレードにより溝形成工程を実施する実施形態の斜視図が示されている。図２で１０は切削装置の切削ユニットであり、切削ユニット１０はスピンドルハウジング１２中に収容されたスピンドルの先端に装着された切削ブレード１４と、切削ブレード１４の上半分を覆うブレードカバー１６を備えている。ブレードカバー１６には切削加工中のウエーハ１１及び切削ブレード１４に向かって切削水を噴出するブレードクーラーノズル１８が取り付けられている。 Referring to FIG. 2, a perspective view of an embodiment in which a groove forming process is performed by a cutting blade is shown. In FIG. 2, reference numeral 10 denotes a cutting unit of the cutting apparatus. The cutting unit 10 includes a cutting blade 14 attached to the tip of a spindle housed in a spindle housing 12 and a blade cover 16 that covers the upper half of the cutting blade 14. ing. The blade cover 16 is provided with a blade cooler nozzle 18 that ejects cutting water toward the wafer 11 and the cutting blade 14 that are being cut.
溝形成工程では、所定幅の切り刃を有する矢印Ａ方向に高速回転する切削ブレード１４を、ウエーハ１１の表面１１ａからデバイスチップの仕上がり厚さに相当する深さに切り込ませ、ウエーハ１１を保持する図示しないチャックテーブルを矢印Ｘ１方向に加工送りすることにより、デバイスチップの仕上がり厚さに相当する深さの切削溝１９を分割予定ライン１３に沿って形成する。 In the groove forming process, the cutting blade 14 having a cutting blade having a predetermined width and rotating at high speed in the direction of arrow A is cut from the surface 11a of the wafer 11 to a depth corresponding to the finished thickness of the device chip, and the wafer 11 is held. By cutting and feeding a chuck table (not shown) in the direction of the arrow X1, a cutting groove 19 having a depth corresponding to the finished thickness of the device chip is formed along the planned dividing line 13.
ウエーハ１１をＹ軸方向に割り出し送りしながら、第１の方向に伸長する分割予定ライン１３に沿って同様な切削溝１９を次々と形成する。次いで、ウエーハ１１を保持するチャックテーブルを９０°回転した後、第１の方向に直交する第２の方向に伸長する分割予定ライン１３に沿って同様な切削溝１９を次々と形成する。 While indexing and feeding the wafer 11 in the Y-axis direction, similar cutting grooves 19 are formed one after another along the planned dividing line 13 extending in the first direction. Next, after the chuck table holding the wafer 11 is rotated by 90 °, similar cutting grooves 19 are formed one after another along the division line 13 extending in the second direction orthogonal to the first direction.
図３（Ａ）は溝形成工程終了後のウエーハ１１の表面側斜視図を示している。図３（Ａ）の３Ｂ−３Ｂ線の拡大断面図である図３（Ｂ）に示すように、溝形成工程で形成される切削溝１９は、所定幅Ｗ１及びデバイスチップの仕上がり厚さに相当する深さｄ１を有している。 FIG. 3A shows a front perspective view of the wafer 11 after completion of the groove forming step. As shown in FIG. 3B, which is an enlarged cross-sectional view taken along line 3B-3B in FIG. 3A, the cutting groove 19 formed in the groove forming step corresponds to a predetermined width W1 and a finished thickness of the device chip. Depth d1.
ここでウエーハ１１の厚さをｔ１＝７００μｍとすると、本実施形態では、所定幅Ｗ１＝４０μｍ、デバイスチップの仕上がり厚さに相当する深さｄ１＝３００μｍである。然し、所定幅Ｗ１及びデバイスチップの仕上がり厚さに相当する深さｄ１はこれらの数値に限定されるものではない。 Here, when the thickness of the wafer 11 is t1 = 700 μm, in this embodiment, the predetermined width W1 = 40 μm and the depth d1 = 300 μm corresponding to the finished thickness of the device chip. However, the predetermined width W1 and the depth d1 corresponding to the finished thickness of the device chip are not limited to these values.
溝形成工程実施後、ウエーハ１１の表面１１ａにモールド樹脂を被覆して、ウエーハ１１に形成された切削溝１９内にモールド樹脂を埋設するモールディング工程を実施する。 After performing the groove forming process, a molding process is performed in which the surface 11a of the wafer 11 is coated with a mold resin and the mold resin is embedded in the cutting groove 19 formed in the wafer 11.
このモールディング工程では、図４（Ａ）に示すように、フィラー入りの液状のモールド樹脂２１をウエーハ１１の表面１１ａに滴下して、ウエーハ１１を吸引保持する図示しないチャックテーブルを回転させ、スピンコーティングにより、ウエーハ１１の表面１１ａを、図４（Ｂ）の拡大断面図に示すように、モールド樹脂２１で被覆し、モールド樹脂２１を切削溝１９中に埋設する。液状のモールド樹脂２１は室温に放置すると硬化する。 In this molding process, as shown in FIG. 4A, a liquid mold resin 21 containing a filler is dropped onto the surface 11a of the wafer 11, and a chuck table (not shown) for sucking and holding the wafer 11 is rotated to perform spin coating. Thus, the surface 11 a of the wafer 11 is covered with the mold resin 21 as shown in the enlarged sectional view of FIG. 4B, and the mold resin 21 is embedded in the cutting groove 19. The liquid mold resin 21 is cured when left at room temperature.
本実施形態では、ウエーハ１１の表面１１ａ上に被覆されたモールド樹脂２１の厚さｔ２は約１００μｍであり、バンプ１７の頭部がモールド樹脂２１表面から僅かに露出している。バンプ１７の頭部がモールド樹脂２１で完全に覆われている場合には、研削又は研磨によりバンプ１７の頭部をモールド樹脂２１表面から露出させる。 In this embodiment, the thickness t2 of the mold resin 21 coated on the surface 11a of the wafer 11 is about 100 μm, and the heads of the bumps 17 are slightly exposed from the surface of the mold resin 21. When the heads of the bumps 17 are completely covered with the mold resin 21, the heads of the bumps 17 are exposed from the surface of the mold resin 21 by grinding or polishing.
ここで、本実施形態におけるウエーハ１１の分割予定ライン１３の幅が５０μｍとすると、切削溝１９の幅Ｗ１は約４０μｍ程度が好ましく、モールド樹脂２１はエポキシ樹脂中にフィラーとしてのシリカを混入したものが好ましい。 Here, when the width of the division line 13 of the wafer 11 in this embodiment is 50 μm, the width W1 of the cutting groove 19 is preferably about 40 μm, and the mold resin 21 is a mixture of silica as a filler in an epoxy resin. Is preferred.
さらに、エポキシ樹脂１に対して体積比でフィラーとしてのシリカ（ＳｉＯ２）９を含んでいるモールド樹脂が好ましく、シリカの平均粒径は３０μｍ以下、より好ましくは２０μｍ以下が好ましい。 Further, a mold resin containing silica (SiO 2 ) 9 as a filler in a volume ratio with respect to the epoxy resin 1 is preferable, and an average particle diameter of silica is preferably 30 μm or less, more preferably 20 μm or less.
モールディング工程実施後、ウエーハ１１の表面１１ａに保護部材を配設する保護部材配設工程を実施する。実際には、ウエーハ１１の表面１１ａはモールド樹脂２１で被覆されているため、モールド樹脂２１上に保護テープ等の保護部材を貼着する。 After the molding process is performed, a protective member disposing process for disposing a protective member on the surface 11a of the wafer 11 is performed. Actually, since the surface 11 a of the wafer 11 is covered with the mold resin 21, a protective member such as a protective tape is stuck on the mold resin 21.
保護部材配設工程を実施した後、ウエーハ11の表面１１ａから分割予定ライン13に対応するモールド樹脂２１の中央に分割予定ライン１３に沿って分割起点２５を形成する分割起点形成工程を実施する。 After performing the protective member disposing step, a split starting point forming step is performed in which a split starting point 25 is formed along the planned split line 13 in the center of the mold resin 21 corresponding to the planned split line 13 from the surface 11a of the wafer 11.
この分割起点形成工程は、例えば図５（Ａ）に示すような、切削装置の切削ユニット１０により実施する。分割起点形成工程で採用する切削ブレード１４ａは溝形成工程で採用した切削ブレード１４よりその厚さが薄い必要があり、例えば切り刃の厚さが２０μｍの切削ブレード１４ａを使用する。 This division starting point forming step is performed by a cutting unit 10 of a cutting apparatus, for example, as shown in FIG. The cutting blade 14a employed in the division starting point forming step needs to be thinner than the cutting blade 14 employed in the groove forming step. For example, a cutting blade 14a having a cutting blade thickness of 20 μm is used.
分割起点形成工程では、矢印Ａ方向に高速回転する切削ブレード１４ａをウエーハ１１の表面１１ａから分割予定ライン１３に対応するモールド樹脂２１の中央に僅かばかり（例えば３０μｍ）切り込ませ、ウエーハ１１を保持した図示しないチャックテーブルを矢印Ｘ１方向に加工送りすることにより、第１の方向に伸長する分割予定ライン１３に沿って分割起点２５を形成する。 In the division starting point forming step, the cutting blade 14a that rotates at high speed in the direction of arrow A is slightly cut (for example, 30 μm) from the surface 11a of the wafer 11 into the center of the mold resin 21 corresponding to the planned division line 13 to hold the wafer 11. By dividing and feeding the chuck table (not shown) in the direction of the arrow X1, the dividing starting point 25 is formed along the planned dividing line 13 extending in the first direction.
ウエーハ１１をＹ軸方向に割り出し送りしながら、第１の方向に伸長する分割予定ライン１３に沿って同様な分割起点２５を次々と形成する。次いで、ウエーハ１１を吸引保持したチャックテーブルを９０°回転してから、第１の方向に直交する第２の方向に伸長する分割予定ライン１３に沿って同様な分割起点２５を次々と形成する。図５（Ｂ）を参照すると、分割起点が形成されたウエーハ１１の拡大断面図が示されている。 While indexing and feeding the wafer 11 in the Y-axis direction, the same division start points 25 are formed one after another along the planned division line 13 extending in the first direction. Next, after the chuck table holding the wafer 11 by suction is rotated by 90 °, the same division starting points 25 are formed one after another along the planned division line 13 extending in the second direction orthogonal to the first direction. Referring to FIG. 5B, an enlarged cross-sectional view of the wafer 11 on which the division starting points are formed is shown.
上述した実施形態では、分割起点形成工程を切削ブレード１４ａを使用した切削により実施しているが、分割起点形成工程は切削ブレードによる切削に限定されるものではなく、分割起点２５をスクライバーによって形成するようにしても良い。 In the embodiment described above, the divided starting point forming step is performed by cutting using the cutting blade 14a. However, the divided starting point forming step is not limited to cutting with the cutting blade, and the divided starting point 25 is formed by a scriber. You may do it.
他の実施形態としては、モールド樹脂２１に対して吸収性を有する波長（例えば３５５ｎｍ）のレーザービームを分割予定ライン１３に沿って切削溝１９中に埋設されたモールド樹脂２１の中央部に照射し、アブレーションにより分割起点２５を形成するようにしても良い。 As another embodiment, a central portion of the mold resin 21 embedded in the cutting groove 19 is irradiated with a laser beam having a wavelength (for example, 355 nm) having an absorptivity with respect to the mold resin 21 along the division line 13. The division starting point 25 may be formed by ablation.
分割起点形成工程を実施した後、ウエーハ１１の裏面１１ｂを研削して切削溝１９中に埋設されたモールド樹脂２１をウエーハ１１の裏面１１ｂに露出させると共に、研削圧力によりウエーハ１１をモールド樹脂によって囲繞された外周を有する個々のデバイスチップに分割する裏面研削工程を実施する。 After performing the split starting point forming step, the back surface 11b of the wafer 11 is ground to expose the mold resin 21 embedded in the cutting groove 19 to the back surface 11b of the wafer 11, and the wafer 11 is surrounded by the mold resin by grinding pressure. A back grinding process is performed to divide the chip into individual device chips having the outer periphery.
この裏面研削工程について図６を参照して説明する。裏面研削工程では、研削装置のチャックテーブル２０によりウエーハ１１の表面１１ａ側を保護テープ２３を介して吸引保持し、ウエーハ１１の裏面１１ｂ側を露出させる。 This back grinding process will be described with reference to FIG. In the back surface grinding process, the front surface 11a side of the wafer 11 is sucked and held via the protective tape 23 by the chuck table 20 of the grinding device, and the back surface 11b side of the wafer 11 is exposed.
研削装置の研削ユニット２２は、モータにより回転駆動されるスピンドル２４と、スピンドル２４の先端に固定されたホイールマウント２６と、ホイールマウント２６に複数のねじ２８で着脱可能に固定された研削ホイール３０とを含んでいる。研削ホイール３０は、環状のホイール基台３２と、ホイール基台３２の下端外周部に環状に固着された複数の研削砥石３４とから構成される。 The grinding unit 22 of the grinding apparatus includes a spindle 24 that is rotationally driven by a motor, a wheel mount 26 that is fixed to the tip of the spindle 24, and a grinding wheel 30 that is detachably fixed to the wheel mount 26 with a plurality of screws 28. Is included. The grinding wheel 30 includes an annular wheel base 32 and a plurality of grinding wheels 34 that are annularly fixed to the outer periphery of the lower end of the wheel base 32.
裏面研削工程では、チャックテーブル２０を矢印ａで示す方向に例えば３００ｒｐｍで回転しつつ、研削ホイール３０をチャックテーブル２０と同一方向に、即ち矢印ｂ方向に例えば６０００ｒｐｍで回転させると共に、図示しない研削ユニット送り機構を作動して、研削砥石３４をウエーハ１１の裏面１１ｂに接触させる。 In the back grinding process, the grinding wheel 30 is rotated in the same direction as the chuck table 20, that is, in the arrow b direction, for example, at 6000 rpm while rotating the chuck table 20 in the direction indicated by the arrow a, for example, and a grinding unit (not shown). The feed mechanism is operated to bring the grinding wheel 34 into contact with the back surface 11 b of the wafer 11.
そして、研削ホイール３０を所定の研削送り速度（例えば１μｍ／ｓ）で下方に所定量研削送りして、ウエーハ１１の裏面研削を実施する。研削を続行してウエーハ１１をデバイスチップの仕上げ厚みへと薄化すると、図６（Ｂ）に示すように、ウエーハ１１の裏面１１ｂに切削溝１９中に埋設されたモールド樹脂２１が露出する。 Then, the grinding wheel 30 is ground and fed downward by a predetermined amount at a predetermined grinding feed speed (for example, 1 μm / s), and the back surface grinding of the wafer 11 is performed. When the grinding is continued and the wafer 11 is thinned to the finished thickness of the device chip, the mold resin 21 embedded in the cutting groove 19 is exposed on the back surface 11b of the wafer 11 as shown in FIG. 6B.
この裏面研削工程では、研削ホイール３０の研削圧力によりウエーハ１１に大きな圧力がかかるため、図７に示すように、切削溝１９中に埋設されたモールド樹脂２１に形成された分割起点２５からクラック２９がウエーハ１１の裏面１１ｂ側に伝播し、ウエーハ１１がモールド樹脂２１によって囲繞された外周を有する個々のデバイスチップ２７に分割される。図７でｔ３＝４００μｍである。 In this back surface grinding process, a great pressure is applied to the wafer 11 by the grinding pressure of the grinding wheel 30, and as shown in FIG. 7, cracks 29 are formed from the division starting points 25 formed in the mold resin 21 embedded in the cutting grooves 19. Propagates to the back surface 11 b side of the wafer 11, and the wafer 11 is divided into individual device chips 27 having an outer periphery surrounded by the mold resin 21. In FIG. 7, t3 = 400 μm.
好ましくは、裏面研削工程を実施した後、図８に示すように、ウエーハ１１を収容する開口Ｆ１を有する環状フレームＦに粘着テープであるダイシングテープＴの外周部を貼着し、ウエーハ１１の裏面１１ｂを開口Ｆ１内でダイシングテープＴに貼着し、ウエーハ１１をダイシングテープＴを介して環状フレームＦで支持するフレーム支持工程を実施する。 Preferably, after performing the back surface grinding step, as shown in FIG. 8, the outer peripheral portion of the dicing tape T, which is an adhesive tape, is attached to the annular frame F having the opening F <b> 1 that accommodates the wafer 11, and the back surface of the wafer 11. 11b is stuck to the dicing tape T in the opening F1, and a frame supporting step for supporting the wafer 11 with the annular frame F through the dicing tape T is performed.
図８の拡大図において、ウエーハ１１の表面に被覆されたモールド樹脂２１からバンプ１７の頭部が露出している状態が示されている。このフレーム支持工程を実施するのは、裏面研削工程の研削圧力により切削溝１９中に埋設されたモールド樹脂２１には分割起点２５からクラック２９がウエーハ１１の裏面１１ｂにわたり形成されるが、分割された個々のデバイスチップ２７間の間隔がほとんどないため、フレーム支持工程でウエーハ１１をダイシングテープＴを介してフレームＦで支持した後、従来公知の分割装置によりダイシングテープＴを半径方向に拡張し、この拡張力により個々に分割されたデバイスチップ２７間の間隔を広げるためである。 In the enlarged view of FIG. 8, the state where the heads of the bumps 17 are exposed from the mold resin 21 coated on the surface of the wafer 11 is shown. This frame support process is performed because cracks 29 are formed from the dividing starting point 25 to the back surface 11b of the wafer 11 in the mold resin 21 embedded in the cutting groove 19 by the grinding pressure of the back surface grinding process. Since there is almost no space between the individual device chips 27, the wafer 11 is supported by the frame F via the dicing tape T in the frame support process, and then the dicing tape T is expanded in the radial direction by a conventionally known dividing device. This is to widen the interval between the device chips 27 divided individually by this expansion force.
図９を参照すると、個々に分割されたデバイスチップ２７の断面図が示されている。デバイスチップ２７は上面及び両側面がモールド樹脂２１で被覆されているため、ＣＳＰ３１と称される。 Referring to FIG. 9, a cross-sectional view of the device chip 27 divided into individual parts is shown. The device chip 27 is referred to as a CSP 31 because its upper surface and both side surfaces are covered with the mold resin 21.
１０ 切削ユニット
１１ 半導体ウエーハ
１３ 分割予定ライン
１４，１４ａ 切削ブレード
１５ デバイス
１７ バンプ
１９ 切削溝
２１ モールド樹脂
２２ 研削ユニット
２３ 保護テープ
２５ 分割起点
２７ デバイスチップ
２９ クラック
３０ 研削ホイール
３１ ＣＳＰ
DESCRIPTION OF SYMBOLS 10 Cutting unit 11 Semiconductor wafer 13 Scheduled division lines 14 and 14a Cutting blade 15 Device 17 Bump 19 Cutting groove 21 Mold resin 22 Grinding unit 23 Protective tape 25 Division starting point 27 Device chip 29 Crack 30 Grinding wheel 31 CSP
Claims (5)
デバイスチップの仕上がり厚さに相当する深さを有する溝を分割予定ラインに沿って形成する溝形成工程と、
該溝形成工程を実施した後、ウエーハの表面をモールド樹脂で被覆して該溝にモールド樹脂を埋設するモールディング工程と、
該モールディング工程を実施した後、ウエーハの表面から該分割予定ラインに対応するモールド樹脂の中央に該分割予定ラインに沿って分割起点を形成する分割起点形成工程と、
該分割起点形成工程を実施した後、ウエーハの表面に被覆された該モールド樹脂上に保護部材を配設する保護部材配設工程と、
該保護部材配設工程を実施した後、保護部材を介してウエーハをチャックテーブルで吸引保持し、ウエーハの裏面を研削して該溝中に埋設されたモールド樹脂をウエーハの裏面に露出させると共に、ウエーハを該分割起点から該モールド樹脂によって囲繞された外周を有する個々のデバイスチップに分割する裏面研削工程と、
を備えたことを特徴とするウエーハの加工方法。 A wafer processing method for dividing a wafer in which a device is formed in each region of a surface defined by a plurality of division lines formed in a lattice shape into individual device chips,
A groove forming step of forming a groove having a depth corresponding to the finished thickness of the device chip along the planned dividing line;
After performing the groove forming step, a molding step of covering the surface of the wafer with a mold resin and embedding the mold resin in the groove;
After performing the molding step, a split starting point forming step for forming a split starting point along the planned split line from the wafer surface to the center of the mold resin corresponding to the split planned line;
A protective member disposing step of disposing a protective member on the mold resin coated on the surface of the wafer after performing the split starting point forming step;
After carrying out the protective member disposing step, the wafer is sucked and held by the chuck table through the protective member, and the back surface of the wafer is ground to expose the mold resin embedded in the groove to the back surface of the wafer, A back grinding step of dividing the wafer into individual device chips having an outer periphery surrounded by the mold resin from the division starting point;
A wafer processing method characterized by comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015240592A JP6558541B2 (en) | 2015-12-09 | 2015-12-09 | Wafer processing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015240592A JP6558541B2 (en) | 2015-12-09 | 2015-12-09 | Wafer processing method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2017107985A true JP2017107985A (en) | 2017-06-15 |
| JP6558541B2 JP6558541B2 (en) | 2019-08-14 |
Family
ID=59059989
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015240592A Active JP6558541B2 (en) | 2015-12-09 | 2015-12-09 | Wafer processing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6558541B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020202197A (en) * | 2019-06-05 | 2020-12-17 | 株式会社ディスコ | Processing method |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11150090A (en) * | 1991-08-23 | 1999-06-02 | Sony Corp | Manufacture of semiconductor device |
| JP2001284497A (en) * | 2000-04-03 | 2001-10-12 | Fujitsu Ltd | Semiconductor device and manufacturing method therefor, and semiconductor tip and manufacturing method therefor |
| JP2003133262A (en) * | 2001-10-26 | 2003-05-09 | Matsushita Electric Ind Co Ltd | Manufacturing method of semiconductor package |
| JP2004031913A (en) * | 2003-03-10 | 2004-01-29 | Oki Electric Ind Co Ltd | Method for manufacturing semiconductor device |
| JP2005302812A (en) * | 2004-04-07 | 2005-10-27 | Matsushita Electric Ind Co Ltd | Semiconductor device and method of manufacturing semiconductor device |
| JP2007190596A (en) * | 2006-01-20 | 2007-08-02 | Seiko Epson Corp | Method for manufacturing base body, flexible circuit substrate, electrooptical device and electronic equipment |
| JP2012023259A (en) * | 2010-07-16 | 2012-02-02 | Casio Comput Co Ltd | Semiconductor device and method for manufacturing the same |
| JP2012195388A (en) * | 2011-03-15 | 2012-10-11 | Toshiba Corp | Semiconductor device manufacturing method and semiconductor device |
| JP2014007330A (en) * | 2012-06-26 | 2014-01-16 | Disco Abrasive Syst Ltd | Method for processing wafer |
| JP2015133435A (en) * | 2014-01-15 | 2015-07-23 | 株式会社ディスコ | Wafer processing method |
-
2015
- 2015-12-09 JP JP2015240592A patent/JP6558541B2/en active Active
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11150090A (en) * | 1991-08-23 | 1999-06-02 | Sony Corp | Manufacture of semiconductor device |
| JP2001284497A (en) * | 2000-04-03 | 2001-10-12 | Fujitsu Ltd | Semiconductor device and manufacturing method therefor, and semiconductor tip and manufacturing method therefor |
| JP2003133262A (en) * | 2001-10-26 | 2003-05-09 | Matsushita Electric Ind Co Ltd | Manufacturing method of semiconductor package |
| JP2004031913A (en) * | 2003-03-10 | 2004-01-29 | Oki Electric Ind Co Ltd | Method for manufacturing semiconductor device |
| JP2005302812A (en) * | 2004-04-07 | 2005-10-27 | Matsushita Electric Ind Co Ltd | Semiconductor device and method of manufacturing semiconductor device |
| JP2007190596A (en) * | 2006-01-20 | 2007-08-02 | Seiko Epson Corp | Method for manufacturing base body, flexible circuit substrate, electrooptical device and electronic equipment |
| JP2012023259A (en) * | 2010-07-16 | 2012-02-02 | Casio Comput Co Ltd | Semiconductor device and method for manufacturing the same |
| JP2012195388A (en) * | 2011-03-15 | 2012-10-11 | Toshiba Corp | Semiconductor device manufacturing method and semiconductor device |
| JP2014007330A (en) * | 2012-06-26 | 2014-01-16 | Disco Abrasive Syst Ltd | Method for processing wafer |
| JP2015133435A (en) * | 2014-01-15 | 2015-07-23 | 株式会社ディスコ | Wafer processing method |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020202197A (en) * | 2019-06-05 | 2020-12-17 | 株式会社ディスコ | Processing method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6558541B2 (en) | 2019-08-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8513096B2 (en) | Wafer dividing method | |
| JP5138325B2 (en) | Wafer processing method | |
| JP2017079291A (en) | Wafer processing method | |
| JP2017041574A (en) | Wafer processing method | |
| JP2011023659A (en) | Wafer processing method | |
| JP2012069747A (en) | Semiconductor device and method of manufacturing the same | |
| JP2017168736A (en) | Processing method for wafer | |
| JP2017107984A (en) | Wafer processing method | |
| JP2018041915A (en) | Wafer and processing method of wafer | |
| JP5840003B2 (en) | Wafer processing method | |
| JP5545640B2 (en) | Grinding method | |
| JP5885396B2 (en) | Device chip manufacturing method | |
| US10431496B2 (en) | Device chip package manufacturing method | |
| JP6558541B2 (en) | Wafer processing method | |
| JP2012043824A (en) | Wafer processing method and protection member | |
| JP5907805B2 (en) | Surface protection tape and wafer processing method | |
| JP5995545B2 (en) | Wafer processing method | |
| JP2017107988A (en) | Wafer processing method | |
| JP2017112269A (en) | Wafer processing method | |
| JP2017107987A (en) | Wafer processing method | |
| JP2017107986A (en) | Wafer processing method | |
| JP2017107983A (en) | Wafer processing method | |
| JP2017112268A (en) | Wafer processing method | |
| JP2017112266A (en) | Wafer processing method | |
| JP2017112265A (en) | Wafer processing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181016 |
|
| TRDD | Decision of grant or rejection written | ||
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190620 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190625 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190625 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190702 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6558541 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |