JP2017103755A - ネットワーク・ベース・タイミング装置及びそれについてのネットワーク・タイミング補償を調整する方法 - Google Patents

ネットワーク・ベース・タイミング装置及びそれについてのネットワーク・タイミング補償を調整する方法 Download PDF

Info

Publication number
JP2017103755A
JP2017103755A JP2016190796A JP2016190796A JP2017103755A JP 2017103755 A JP2017103755 A JP 2017103755A JP 2016190796 A JP2016190796 A JP 2016190796A JP 2016190796 A JP2016190796 A JP 2016190796A JP 2017103755 A JP2017103755 A JP 2017103755A
Authority
JP
Japan
Prior art keywords
network
message
internal
timing
internal switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016190796A
Other languages
English (en)
Inventor
マイケル・エス・オバートン
s overton Michael
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tektronix Inc
Original Assignee
Tektronix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tektronix Inc filed Critical Tektronix Inc
Publication of JP2017103755A publication Critical patent/JP2017103755A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/0635Clock or time synchronisation in a network
    • H04J3/0682Clock or time synchronisation in a network by delay compensation, e.g. by compensation of propagation delay or variations thereof, by ranging
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/02Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/0635Clock or time synchronisation in a network
    • H04J3/0638Clock or time synchronisation among nodes; Internode synchronisation
    • H04J3/0658Clock or time synchronisation among packet nodes
    • H04J3/0661Clock or time synchronisation among packet nodes using timestamps
    • H04J3/0664Clock or time synchronisation among packet nodes using timestamps unidirectional timestamps
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/0635Clock or time synchronisation in a network
    • H04J3/0638Clock or time synchronisation among nodes; Internode synchronisation
    • H04J3/0658Clock or time synchronisation among packet nodes
    • H04J3/0673Clock or time synchronisation among packet nodes using intermediate nodes, e.g. modification of a received timestamp before further transmission to the next packet node, e.g. including internal delay time or residence time into the packet
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40Bus networks
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40Bus networks
    • H04L12/40006Architecture of a communication node
    • H04L12/40019Details regarding a bus master
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00Arrangements for monitoring or testing data switching networks
    • H04L43/10Active monitoring, e.g. heartbeat, ping or trace-route
    • H04L43/106Active monitoring, e.g. heartbeat, ping or trace-route using time related information in packets, e.g. by adding timestamps
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/0635Clock or time synchronisation in a network
    • H04J3/0638Clock or time synchronisation among nodes; Internode synchronisation
    • H04J3/0658Clock or time synchronisation among packet nodes
    • H04J3/0661Clock or time synchronisation among packet nodes using timestamps
    • H04J3/0667Bidirectional timestamps, e.g. NTP or PTP for compensation of clock drift and for compensation of propagation delays
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00Arrangements for monitoring or testing data switching networks
    • H04L43/08Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters
    • H04L43/0852Delays

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Health & Medical Sciences (AREA)
  • Cardiology (AREA)
  • General Health & Medical Sciences (AREA)
  • Small-Scale Networks (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

【課題】タイミングの正確さのために、速度混在ネットワークにおける非対称遅延を正確に検出及び測定する。
【解決手段】ネットワーク・ベース・タイミング装置100にある内部スイッチ120は、内部ネットワーク112によってマスタ・ユニット110に結合されると共に、タイミング装置100の外にある外部ネットワーク132にも結合される。内部スイッチ120は、内部ネットワーク112及び外部ネットワーク132の速度情報をマスタ・ユニット110に供給し、供給された速度情報に基いて、マスタ・ユニット110のタイミング補償部が修正される。また、マスタ・ユニット110は、送信されるメッセージのメッセージ長又は内部スイッチ120での受信又は送信メッセージ滞在時間情報に基いてタイミング補償部を修正する。
【選択図】図1

Description

本発明は、概して、ネットワーク・ベースの時刻配信装置に関連し、特に、ネットワーク・ベースのシステムにおける非対称遅延を補償するためのシステムに関する。
通信ネットワークには、送信ノード及び受信ノード間に複数のネットワーク・スイッチがあることがある。ネットワークは、直接のトラフィックをネットワーク上のアドレス指定されたノードへとスイッチし、これは、トラフィクをネットワークの全てのノードへと広げる必要を低減することによって、ネットワークのトラフィックを節約する。動作においては、多くのネットワーク・スイッチが、複数のデータ・パケットから形成されるメッセージの全てを、そのメッセージが所望の宛先アドレスに送信される前に受ける「蓄積と転送(store and forward:ストア・アンド・フォワード)」手法を利用する。
ネットワーク遅延の変動は、通信ネットワーク全体に時刻を配信する上での主要な問題の1つである。ネットワーク遅延変動の1つの形式は、メッセージ伝播の1方向(direction)に対する他のものの変動である。これは、一般に、ネットワーク遅延の非対称性と呼ばれる。
遅延非対称性を生じさせることがあるメカニズムは、いくつかあるが、これらの1つは、1つのスイッチの2つのポートにおけるレート(rate:速度)のミスマッチ(不整合)である。スイッチの「蓄積と転送」メカニズムでは、メッセージの全てを、その出力の転送処理を開始する前に、スイッチのバッファに蓄積することが要求される。滞在時間は、メッセージの最初のネットワーク・パケットをスイッチが受けた時刻から、同じメッセージの上記最初のパケットがスイッチから送信されるまでの時間である。言い換えると、スイッチの滞在時間は、おおよそ、スイッチの入力レートでメッセージ・データを蓄積する時間である。もしメッセージが低速でスイッチに入力され、高速に出力されると、スイッチが全メッセージを出力する前にバッファし、低いネットワーク速度のためにメッセージがゆっくりスイッチにロードされるという事実のために、最初のパケットを受けてから上記最初のパケットが出て行くまでの遅延は比較的長くなる。逆に、もしメッセージが高速にスイッチに入力され、低速に出力されると、スイッチがもっと高いネットワーク速度で全メッセージを比較的速く受けるために、最初のパケットを受けてから上記最初のパケットが出て行くまでの遅延は比較的短くなる。よって、スイッチの滞在時間は、スイッチの入力ポートと出力ポートでレートが異なる場合、伝播の方向で変化する。
特開2014−147105号公報 特開2013−131934号公報 特開2007−174680号公報
「Network Time Protocol」の記事、Wikipedia、[online]、[2016年9月28日検索]、インターネット<https://ja.wikipedia.org/wiki/Network_Time_Protocol> 「Time Protocol」の記事、特に「PTP(Precision Time Protocol)」の項目、Wikipedia、[online]、[2016年9月28日検索]、インターネット<https://ja.wikipedia.org/wiki/Time_Protocol>
異なる通信速度を含むネットワークにおいては、同じ速度のネットワークに比較して、スイッチ動作の方法が原因で、タイミングの正確さに苦しむことになる。Precision Time Protocol(PTP:IEEE1588-2002(v1)又はIEEE1588-2008(v2))のような、いくつかのタイミング・プロトコルは、非対称遅延を考慮せず、代わりに、2つの遅延の平均を、その遅延計算において、両方向(both directions)が等しいと仮定することによって、効果的に利用する。
滞在時間の変動、即ち、スイッチがメッセージを受けてバッファするのに費やす時間は、メッセージの長さに加えて、2つのネットワーク・レートの関数である。トランスペアレント・スイッチ(transparent switch)のようないくつかのスイッチは、受信する装置に滞在時間情報をレポートするので、レシーバは、その速度の決定において、この滞在時間を考慮できる。しかし、トランスペアレント・スイッチは、高価であって、全てのネットワークにおいて普遍的には利用できず、それ故に、速度混在ネットワークにおける非対称遅延を正確に検出して測定するのは困難である。
本発明の実施形態は、従来技術のこれら及び他の制約を解決しようとするものである。
本発明の実施形態としては、マスタ・ユニットと内部スイッチとを有するネットワーク・ベースのタイミング装置がある。マスタ・ユニットには、タイミング補償部がある。内部スイッチは、内部ネットワークによってマスタ・ユニットに結合されると共に、ネットワーク・ベース・タイミング装置の外にある外部ネットワークにも結合される。内部スイッチは、内部ネットワークの速度情報及び外部ネットワークの速度情報をマスタ・ユニットに供給するよう構成され、内部スイッチによって供給される速度情報に基いて、マスタ・ユニットのタイミング補償部が修正される。マスタ・ユニットは、マスタ・ユニットによって送信されるメッセージのメッセージ長に基いてもタイミング補償部を修正して良い。また、内部スイッチは、受信又は送信メッセージ滞在時間情報をマスタ・ユニットに供給するよう構成されても良く、マスタ・ユニットは、こうした滞在時間情報に基いてタイミング補償部を修正しても良い。
ネットワーク・ベース・タイミング装置のネットワーク・タイミング補償を調整する方法は、内部スイッチから外部ネットワークの速度情報を得る処理と、内部スイッチからの速度情報に基づくと共に内部ネットワークの速度に基いてネットワーク・ベース・タイミング装置のタイミング補償を調整する処理とを含む。別の方法は、内部スイッチから得た滞在時間情報に基いて、ネットワーク・ベース・タイミング装置のタイミング補償を調整する処理を含む。
図1は、本発明の実施形態による内蔵の内部スイッチを含むタイミング装置の一部分を示すブロック図である。 図2は、図1の内部スイッチに連動して定められる通信レートに基いて種々のタイミング補償を設定する動作を説明する本発明の実施形態による流れ図の例である。 図3は、図1の内部スイッチに連動した時刻測定に基いて、マスタ・コンポーネントのタイムベースを補償する動作を説明する本発明の実施形態による流れ図の例である。
本発明の実施形態に言及するが、これらの例は、図と合わせて説明することがある。これら図は、説明を意図したものであって、限定することは意図していない。本発明は、これら実施形態との関連で記述されるが、これら特定の実施形態に本発明の範囲を限定することを意図したものではないと理解すべきである。
以下の詳細な説明は、1つ以上の実施形態に言及するが、本発明は、こうした実施形態に限定されない。むしろ、この詳細な説明及び提示される実施形態は、説明を意図したものに過ぎない。当業者であれば、本願で図に関して提示する詳細な説明は、本発明がこれら限定的な実施形態を超えるものであるとして、説明の都合上、与えられたものであると直ちに理解できよう。
いくつかの用語が、説明及び請求項を通して、特定のシステム要素(コンポーネント)に言及するために使用される。以下の説明及び請求項では、用語「を含む(including)」及び「具える(comprising)」が、非制限的な形式で使用され、よって、「...を含むが、...に限定されない」を意味すると解釈すべきである。「に結合される(coupled to)」、「に接続される(connected to)」及びその類似なもののような表現は、本願では、2つの装置、要素又はコンポーネント間の接続を記述するのに使用され、そして、(特に別途限定しない限り)物理的、光学的又は電気的に、直接的に一緒に結合されるか、又は、間接的に(例えば、適宜、1以上の介在する要素若しくはコンポーネントを介してか、又は、無線若しくは他の接続を介して)一緒に結合されるかのいずれかを意味することを意図している。用語「システム」は、広く、2つ以上のコンポーネントの集合に言及するもので、そして、総合的なシステム(例えば、通信システム、受信システム、試験システム、コンピュータ・システム又はこうした装置/システムのネットワーク)、もっと大きなシステムの一部分として提供されるサブシステム、又は、こうしたシステム若しくはサブシステムの動作に関係するプロセス若しくは方法に言及するのに使用されることがある。
図1は、本発明の実施形態による内蔵の内部スイッチを含むタイミング装置100の一部分を示すブロック図である。装置100には、測定装置100に組み込まれているスイッチ120に内部的に接続されているネットワーク上のマスタ・ユニット110(マスタ・ノード110としても機能する)がある。スイッチ120は、ネットワーク速度の組み合わせが多様であることと、これを通過する通信メッセージの長さが様々であることを特徴としている。この特徴によって、装置100は、補正されたタイムスタンプを有するメッセージを供給可能となり、これによって、スレーブ・ユニット140がそのクロックを、マスタ・ユニット110のクロックと高い精度で整合(マッチング)するように調整可能となる。スレーブ・ユニット140も、スレーブ・ノード140として機能する。マスタ及びスレーブ・ユニット110及び140は、図2及び3で説明するよう動作を実行するためのプロセッサを夫々有していても良い。
内部スイッチ120は、生来の(native:固有の、元々の)通信速度、例えば、100Mbpsで動作する内部ネットワーク112を通して、ポートAで、ネットワークのマスタ・ユニット110に結合される。内部スイッチは、いくつかの速度(例えば、10Mbps、100Mbps又は1000Mbps)のいずれかで動作できる外部ネットワーク132を通して外部スイッチ130に結合される。もちろん、他のネットワーク速度も可能であり、本発明は、何らかの特定ネットワーク速度で動作することに限定されない。スイッチ120から外部ネットワーク132への通信は、ポートBを介して生じる。外部スイッチ130は、別のネットワーク142を通してスレーブ・ユニット140に結合されるが、ネットワーク142は、好ましくは、外部ネットワーク132の速度で動作する。動作においては、マスタ110は、多数のパケットから形成される通信メッセージを、内部スイッチ120及び外部スイッチ130を通してスレーブ140へ送信することによって、スレーブ140と通信する。スレーブ140は、マスタ110へメッセージを通信する。
第1実施形態において、マスタ110は、スイッチ120に蓄積された記録又はファイルからネットワーク・リンク速度を直接読み出すことによるような従来の手法で、ネットワーク132の速度を検出する。スイッチ120からマスタ110へのレート情報の通信が、内部ネットワーク112を通してか又は別個の通信リンク122を通して行われても良い。そして、このネットワーク速度は、図2を参照して以下で説明するように、マスタ110におけるネットワーク速度に関する補正係数を直接設定するのに利用されても良い。例えば、マスタ110は、ネットワーク132が、そのネットワークの生来の内部速度の100Mbpsで動作している場合には、ゼロ時間の補正係数を設定し、ネットワーク132が1000Mbpsのように内部ネットワークよりも速く動作している場合には、短縮補正を設定し、そして、このネットワークが10Mbpsのように内部ネットワークよりも遅く動作している場合には、延長補正を設定しても良い。続いて、マスタ110は、スレーブ140へ入るメッセージと、スレーブ140から出てくるメッセージとにタイムスタンプをつけるときに、この補正係数を利用しても良い。
図2は、図1の内部スイッチによって検出される通信レートに基いて種々のタイミング補償を設定する動作を説明する本発明の実施形態による流れ(フロー)図の例である。フロー200は、工程210で始まり、マスタ110がネットワーク132の速度を求める工程212へ進む。上述のように、マスタ110は、ネットワーク132に取り付けられたスイッチ120に尋ねることによって、これを行っても良い。
次に、マスタ110は、工程215において、スイッチ120からの情報を利用して、ネットワーク132がタイミング装置100内部の生来のレート(これは、この例では、100Mbps)で動作しているかどうか判断する。もしネットワーク132が、マスタ110をスイッチ120に結合している生来のネットワーク・レートで動作しているなら、補正係数は、工程220において、0に設定される。
代わりに、もしスイッチ120が、ネットワーク132が、その生来のレートで動作していないとレポートしている場合には、フロー200は、工程230において、ネットワーク132が別のレート、例えば、1000Mbpsで動作していると判断する。もしネットワーク132が、この特定のレートで動作しているなら、フロー200は工程230から別のクエリー(query:問い合わせ)工程240へと抜け、これは、マスタ110によって送信されたメッセージが、どの長さであるかを判断する。もしマスタ110が、長さ86バイトのような短いメッセージを送信しているなら、マスタ110はタイミング補正を−3μsのような第1設定に設定する。代わりに、もしマスタが、長さ106バイトのような長いメッセージを送信しているなら、マスタ110はタイミング補正を−3.5μsのような別の設定に設定する。2つの異なるメッセージ長のみでなく、もっと多数あるかもしれず、この場合には、クエリー工程240は、2つよりも多い比較を有していても良い。こうした場合、各メッセージ長には、特定の検出速度におけるそのメッセージ長のための特別な特定補正設定が与えられる。あるいは、別の実施形態おいて、例えば、タイミング装置100が、同じサイズのメッセージを常に送信して受信する場合には、メッセージ長のクエリー240が全く実行されない。こうした場合、ネットワークの速度だけで定まる−3μsのような予め定めた静的な補正が設定される。
もしネットワーク132が最初の2つの検出速度のいずれでも動作していないなら、クエリー工程250が、第3の速度、例えば、10Mbpsで動作しているかどうかを確認する。再度、もしネットワーク132がその検出速度で動作しているなら、マスタ110によって送信されているメッセージ長が、特定のタイミング補正設定を決定するのに利用できる。例えば、メッセージ長が、86バイトのような短いメッセージ長であるなら、タイミング補正係数が、例えば、+30μsに設定される。逆に、メッセージ長が、106バイトのような長いメッセージ長であるなら、タイミング補正係数が、例えば、+32μsに設定される。また、先のように、タイミング装置100が、同じサイズのメッセージを常に送信して受信する場合には、タイミング補正は、予め定めた静的な補正に設定される。
このように、この方法の工程を利用することによって、マスタ110のタイムベース(典型的には、クロック発生装置)は、メッセージ滞在時間の送信及び受信におけるどのような差分も補償するように、予め補正される。1つの実施形態では、補正は、送信及び受信メッセージ滞在時間における非対称性を半分とするように決定される。
ネットワーク132の速度に基づく固定の補正値の利用の代替としては、各メッセージがスイッチに入り、スイッチを去る時間をスイッチ120が測定するというものがある。この情報により、マスタ装置は、非対称性を直接計算でき、続いて、こうした非対称性を補償する。
図3は、図1の内部スイッチ120による時刻測定に基いて、マスタ・ユニットのタイムベースを補償する動作を説明する本発明の実施形態による流れ図の例である。フロー300は、マスタ110からのメッセージがポートAで内部スイッチに入るときに、内部スイッチ120がタイムスタンプを捕捉する工程305で始まる。内部スイッチ120は、同じメッセージがポートBにおいて内部スイッチ120を出て行くときにも、タイムスタンプを捕捉する。上述のように、スイッチ120は、メッセージを外部ネットワークへ送信する前に、メッセージを構成する全てのパケットを蓄積する。工程315では、タイムスタンプ・データを用いて、2つのタイムスタンプ値を比較することによって、送信メッセージの滞在時間を求める(determine:測定する)ことができる。この比較は、スイッチ120においてか、又は、マスタ110において、生じても良い。
受信メッセージの滞在時間を測定するため、受信メッセージを利用して同じデータを逆に補足する。更に詳細には、工程320において、接続されたネットワーク上のスレーブ140又は他のユニット(若しくはノード)からマスタ110へ送られたメッセージに対して、これがポートBで内部スイッチ120に入るときに、タイムスタンプが付される。上述のように、スイッチ120は、メッセージをマスタ110へ送信する前に、メッセージ全体を受信するまで待っている。内部スイッチ120は、また、工程325において、メッセージをマスタ110に送るときの時刻をタイムスタンプする。また、上述のように、工程330において、マスタ110若しくは内部スイッチ120、又は両方が連動して動作し、リターン(return:戻ってきた)メッセージの2つのタイムスタンプを比較し、リターン・メッセージに関する滞在時間を求める。
工程315、330を参照して上述したような送信及び受信方向の両方における滞在時間を用いて、工程335において、マスタ110は、送信及び受信メッセージの滞在時間の非対称性を求めることができる。オプションの工程340において、ノイズ又は潜在的な疑似データの影響を低減するために、プロセス305〜335のいずれか又は全てを1回以上繰り返しても良い。
マスタ110によって非対称滞在時間データが求められたら(determined:測定されたら)、装置100中のマスタ110又は他のどこかにおいて、マスタ110によって、測定に関連する値によってマスタ110のタイムベースを補償することによるような、何らかのタイミング補正を実行しても良い。
マスタ110上の内部スイッチに関してタイミング補正を説明しているが、スレーブ140に結合された別のスイッチ(図示せず)を有するスレーブ140について、適応型の補償も実行できる。そのため、任意のネットワーク遅延又はミスマッチが、ネットワークの両端において補償でき、これは、正確に制御され、予測可能なタイミングを有するネットワーク・ベースのタイミング・システムを提供する。
当業者であれば、本発明は、何らかの特定規格に限定されることはなく、発明の範囲から離れることなく、類似のアーキテクチャを有するシステムに適用できることが充分に理解できよう。
上述の説明は、明確さと理解してもらうことを目的に記述してきた。本願で説明された実施形態の多種多様な変形という観点から、この記述は、説明に役立つことのみを意図したものであり、本発明の範囲を限定すると考えるべきではない。説明の都合上、本発明の具体的な実施形態を説明及び記述してきたが、本発明の要旨と範囲から離れることなく、種々の変更を行うことができる。本発明は、例えば、以下のように、種々の概念から記述しても良い。
本発明の概念1は、ネットワーク・ベース・タイミング装置であって、
内部ネットワークに結合され、タイムスタンプ・メッセージを生成するよう構成され、タイミング補償部を有するマスタ・ユニット(又はメッセージ送信ユニット)と、
上記内部ネットワークによって上記マスタ・ユニットに結合されると共に上記ネットワーク・ベース・タイミング装置の外にある外部ネットワークに結合され、上記内部ネットワークの速度情報及び上記外部ネットワークの速度情報を上記マスタ・ユニットに供給するよう構成される内部スイッチと
を具えている。
本発明の概念2は、上記概念1の上記ネットワーク・ベース・タイミング装置であって、このとき、上記マスタ・ユニットは、上記内部スイッチによって供給される上記速度情報に基いて、上記マスタ・ユニットの上記タイミング補償部を修正するよう構成される。
本発明の概念3は、上記概念1の上記ネットワーク・ベース・タイミング装置であって、このとき、上記マスタ・ユニットは、上記内部スイッチによって供給される上記速度情報及び上記マスタ・ユニットによって送信されるメッセージのメッセージ長情報に基いて、上記マスタ・ユニットの上記タイミング補償部を修正するよう構成される。
本発明の概念4は、上記概念1の上記ネットワーク・ベース・タイミング装置であって、このとき、上記内部スイッチは、メッセージ滞在時間情報を上記マスタ・ユニットへ供給するよう構成される。
本発明の概念5は、上記概念4の上記ネットワーク・ベース・タイミング装置であって、このとき、上記内部スイッチは、上記マスタ・ユニットによって生成される上記メッセージの1つがいつ上記内部スイッチに入ったかのタイムスタンプ・データを供給すると共に、上記マスタ・ユニットによって生成される上記メッセージの上記1つがいつ上記内部スイッチを出たかのタイムスタンプ・データを供給することによって、送信メッセージに関する上記メッセージ滞在時間情報を生成するよう構成される。
本発明の概念6は、上記概念5の上記ネットワーク・ベース・タイミング装置であって、このとき、上記内部スイッチは、更に、上記マスタ・ユニットに向かうメッセージがいつ上記外部ネットワークから上記内部スイッチに入ったかのタイムスタンプ・データを供給すると共に、上記マスタ・ユニットに向かう上記メッセージがいつ上記内部スイッチを出たかのタイムスタンプ・データを供給することによって、受信メッセージに関する上記メッセージ滞在時間情報を生成するよう構成される。
本発明の概念7は、上記概念6の上記ネットワーク・ベース・タイミング装置であって、このとき、上記マスタ・ユニットは、送信メッセージに関する上記メッセージ滞在時間情報及び受信メッセージに関するメッセージ滞在時間情報に基いて、上記マスタ・ユニットの上記タイミング補償部を修正するよう構成される。
本発明の概念8は、上記概念1の上記ネットワーク・ベース・タイミング装置であって、このとき、上記マスタ・ユニットは、もし上記内部ネットワークの速度が上記外部ネットワークの速度と合致(マッチング)するなら、タイミング補償を行わない。
本発明の概念9は、ネットワーク・ベース・タイミング装置であって、
内部ネットワークに結合され、タイムスタンプ・メッセージを生成するよう構成され、タイミング補償部を有するスレーブ・ユニット(又はメッセージ送信ユニット)と、
上記内部ネットワークによって上記スレーブ・ユニットに結合されると共に上記ネットワーク・ベース・タイミング装置の外にある外部ネットワークに結合され、上記内部ネットワークの速度情報及び上記外部ネットワークの速度情報を上記スレーブ・ユニットに供給するよう構成される内部スイッチと
を具えている。
本発明の概念10は、上記概念9の上記ネットワーク・ベース・タイミング装置であって、このとき、上記スレーブ・ユニットは、上記内部スイッチによって供給される上記速度情報に基いて、上記スレーブ・ユニットの上記タイミング補償部を修正するよう構成される。
本発明の概念11は、上記概念9の上記ネットワーク・ベース・タイミング装置であって、このとき、上記スレーブ・ユニットは、上記内部スイッチによって供給される上記速度情報及び上記スレーブ・ユニットによって送信されるメッセージのメッセージ長情報に基いて、上記スレーブ・ユニットの上記タイミング補償部を修正するよう構成される。
本発明の概念12は、上記概念9の上記ネットワーク・ベース・タイミング装置であって、このとき、上記内部スイッチは、メッセージ滞在時間情報を上記スレーブ・ユニットへ供給するよう構成される。
本発明の概念13は、上記概念12の上記ネットワーク・ベース・タイミング装置であって、このとき、上記内部スイッチは、上記スレーブ・ユニットによって生成される上記メッセージの1つがいつ上記内部スイッチに入ったかのタイムスタンプ・データを供給すると共に、上記スレーブ・ユニットによって生成される上記メッセージの上記1つがいつ上記内部スイッチを出たかのタイムスタンプ・データを供給することによって、送信メッセージに関する上記メッセージ滞在時間情報を生成するよう構成される。
本発明の概念14は、上記概念13の上記ネットワーク・ベース・タイミング装置であって、このとき、上記内部スイッチは、更に、上記スレーブ・ユニットに向かうメッセージがいつ上記外部ネットワークから上記内部スイッチに入ったかのタイムスタンプ・データを供給すると共に、上記スレーブ・ユニットに向かう上記メッセージがいつ上記内部スイッチを出たかのタイムスタンプ・データを供給することによって、受信メッセージに関する上記メッセージ滞在時間情報を生成するよう構成される。
本発明の概念15は、上記概念14の上記ネットワーク・ベース・タイミング装置であって、このとき、上記スレーブ・ユニットは、送信メッセージに関する上記メッセージ滞在時間情報及び受信メッセージに関するメッセージ滞在時間情報に基いて、上記スレーブ・ユニットの上記タイミング補償部を修正するよう構成される。
本発明の概念16は、上記概念9の上記ネットワーク・ベース・タイミング装置であって、このとき、上記スレーブ・ユニットは、もし上記内部ネットワークの速度が上記外部ネットワークの速度と合致(マッチング)するなら、タイミング補償を行わない。
本発明の概念17は、内部ネットワークを含み、外部ネットワークに結合され、内部スイッチを含むネットワーク・ベース・タイミング装置のネットワーク・タイミング補償を調整する方法であって、この方法は、
上記内部スイッチから上記外部ネットワークの速度情報を得る処理と、
上記内部スイッチからの上記速度情報に基づくと共に、上記内部ネットワークの速度に基いて、上記ネットワーク・ベース・タイミング装置のタイミング補償を調整する処理と
を具えている。
本発明の概念18は、上記概念17によるネットワーク・ベース・タイミング装置のネットワーク・タイミング補償を調整する方法であって、マスタ・ユニットによって生成されるメッセージの長さに基いて、上記ネットワーク・ベース・タイミング装置の上記ネットワーク・タイミング補償を調整する処理を更に具えている。
本発明の概念19は、上記概念17によるネットワーク・ベース・タイミング装置のネットワーク・タイミング補償を調整する方法であって、
メッセージ送信ユニットによって生成されたメッセージがいつ上記内部スイッチに入ったかの第1送信タイムスタンプ・データを、上記メッセージ送信ユニットによって生成された上記メッセージがいつ上記内部スイッチを出たかの第2送信タイムスタンプ・データに対して比較することによって、送信滞在時間情報を生成する処理と、
上記メッセージ送信ユニットによって生成されたメッセージがいつ上記内部スイッチに入ったかの第1受信タイムスタンプ・データを、上記メッセージ送信ユニットによって生成された上記メッセージがいつ上記内部スイッチを出たかの第2受信タイムスタンプ・データに対して比較することによって、受信滞在時間情報を生成する処理と
を更に具えている。
本発明の概念20は、上記概念17によるネットワーク・ベース・タイミング装置のネットワーク・タイミング補償を調整する方法であって、上記送信滞在時間情報及び上記受信滞在時間情報に基いて、上記ネットワーク・ベース・タイミング装置の上記ネットワーク・タイミング補償を調整する処理を更に具えている。
本発明の概念21は、上記概念17によるネットワーク・ベース・タイミング装置のネットワーク・タイミング補償を調整する方法であって、上記ネットワーク・ベース・タイミング装置のタイミング補償を調整する処理が、マスタ・ユニットにおけるタイミング補償を調整する処理を有している。
本発明の概念22は、上記概念17によるネットワーク・ベース・タイミング装置のネットワーク・タイミング補償を調整する方法であって、上記ネットワーク・ベース・タイミング装置のタイミング補償を調整する処理が、スレーブ・ユニットにおけるタイミング補償を調整する処理を有している。
100 タイミング装置
110 マスタ・ユニット
112 内部ネットワーク
120 内部スイッチ
122 通信リンク
130 外部スイッチ
132 外部ネットワーク
140 スレーブ・ユニット
142 別のネットワーク

Claims (5)

  1. ネットワーク・ベース・タイミング装置であって、
    内部ネットワークに結合され、タイムスタンプ・メッセージを生成するよう構成され、タイミング補償部を有するメッセージ送信ユニットと、
    上記内部ネットワークによって上記メッセージ送信ユニットに結合されると共に上記ネットワーク・ベース・タイミング装置の外にある外部ネットワークに結合され、上記内部ネットワークの速度情報及び上記外部ネットワークの速度情報を上記メッセージ送信ユニットに供給するよう構成される内部スイッチと
    を具えるネットワーク・ベース・タイミング装置。
  2. 上記メッセージ送信ユニットは、上記内部スイッチによって供給される上記速度情報に基づくか又は上記メッセージ送信ユニットによって送信されるメッセージのメッセージ長情報に基いて、上記メッセージ送信ユニットの上記タイミング補償部を修正するよう構成される請求項1のネットワーク・ベース・タイミング装置。
  3. 上記内部スイッチは、メッセージ滞在時間情報を上記メッセージ送信ユニットへ供給するよう構成される請求項1のネットワーク・ベース・タイミング装置。
  4. 内部ネットワークを含み、外部ネットワークに結合され、内部スイッチを含むネットワーク・ベース・タイミング装置のネットワーク・タイミング補償を調整する方法であって、
    上記内部スイッチから上記外部ネットワークの速度情報を得る処理と、
    上記内部スイッチからの上記速度情報に基づくと共に、上記内部ネットワークの速度に基いて、上記ネットワーク・ベース・タイミング装置のタイミング補償を調整する処理と
    を具える方法。
  5. メッセージ送信ユニットによって生成されたメッセージがいつ上記内部スイッチに入ったかの第1送信タイムスタンプ・データを、上記メッセージ送信ユニットによって生成された上記メッセージがいつ上記内部スイッチを出たかの第2送信タイムスタンプ・データに対して比較することによって、送信滞在時間情報を生成する処理と、
    上記メッセージ送信ユニットによって生成されたメッセージがいつ上記内部スイッチに入ったかの第1受信タイムスタンプ・データを、上記メッセージ送信ユニットによって生成された上記メッセージがいつ上記内部スイッチを出たかの第2受信タイムスタンプ・データに対して比較することによって、受信滞在時間情報を生成する処理と
    を更に具える請求項4によるネットワーク・ベース・タイミング装置のネットワーク・タイミング補償を調整する方法。
JP2016190796A 2015-09-29 2016-09-29 ネットワーク・ベース・タイミング装置及びそれについてのネットワーク・タイミング補償を調整する方法 Pending JP2017103755A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/869,586 US20170093560A1 (en) 2015-09-29 2015-09-29 Adaptive compensation for internal asymmetric delay in network based timing systems
US14/869,586 2015-09-29

Publications (1)

Publication Number Publication Date
JP2017103755A true JP2017103755A (ja) 2017-06-08

Family

ID=57132994

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016190796A Pending JP2017103755A (ja) 2015-09-29 2016-09-29 ネットワーク・ベース・タイミング装置及びそれについてのネットワーク・タイミング補償を調整する方法

Country Status (4)

Country Link
US (1) US20170093560A1 (ja)
EP (1) EP3151471A1 (ja)
JP (1) JP2017103755A (ja)
CN (1) CN106936528A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106211306B (zh) * 2015-04-30 2020-04-03 华为技术有限公司 一种通信网络延时抖动平滑方法、装置及系统

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5541852A (en) * 1994-04-14 1996-07-30 Motorola, Inc. Device, method and system for variable bit-rate packet video communications
JP3518049B2 (ja) * 1995-05-12 2004-04-12 ソニー株式会社 情報通信システム
US6421348B1 (en) * 1998-07-01 2002-07-16 National Semiconductor Corporation High-speed network switch bus
US7114091B2 (en) * 2002-03-18 2006-09-26 National Instruments Corporation Synchronization of distributed systems
JP3890335B2 (ja) * 2004-03-31 2007-03-07 Necパーソナルプロダクツ株式会社 コンテンツ頭出位置制御方法、コンテンツ頭出位置制御装置及びコンテンツ頭出位置制御プログラム
US20060098722A1 (en) * 2004-11-09 2006-05-11 Osamu Tanaka Repeating installation, communication speed adjusting method, program, and recording medium
US7689854B2 (en) * 2006-09-22 2010-03-30 Agilent Technologies, Inc. Method and apparatus for establishing IEEE 1588 clock synchronization across a network element comprising first and second cooperating smart interface converters wrapping the network element
JP5097641B2 (ja) * 2008-08-07 2012-12-12 株式会社日立製作所 受動光網システム、光多重終端装置及び光網終端装置
CN102577194B (zh) * 2009-08-25 2014-11-12 Sem技术公司 使分布式网络内时钟同步的系统和方法
CN102006157B (zh) * 2010-11-26 2015-01-28 中兴通讯股份有限公司 一种时间同步的方法和系统
EP2487819B1 (en) * 2011-02-10 2015-08-05 Alcatel Lucent Network element for a packet-switched network
US20120275501A1 (en) * 2011-04-27 2012-11-01 Sergiu Rotenstein Pluggable synchronization clocks, networks, systems and methods related thereto
US9253237B2 (en) * 2012-06-29 2016-02-02 Cisco Technology, Inc. Rich media status and feedback for devices and infrastructure components using in path signaling
US8879586B2 (en) * 2012-12-20 2014-11-04 Broadcom Corporation Inband timestamping
CN103888320A (zh) * 2014-04-14 2014-06-25 北京四方继保自动化股份有限公司 使用fpga实现传输延时可测的交换机装置和延时测量方法

Also Published As

Publication number Publication date
US20170093560A1 (en) 2017-03-30
CN106936528A (zh) 2017-07-07
EP3151471A1 (en) 2017-04-05

Similar Documents

Publication Publication Date Title
US9742514B2 (en) Method, apparatus, and system for generating timestamp
US11223439B1 (en) Maintaining a time of day in a physical layer circuit including compensating for drift away from a grandmaster time
CN107508719B (zh) 测量网络时延的方法、装置及网络节点
JP6214008B2 (ja) 時間認識デバイス間で時間情報を通信する方法および装置
JP5377663B2 (ja) 通信システム、通信装置および時刻同期方法
US8107502B2 (en) Method and apparatus for monitoring packet networks
US8081663B2 (en) Time synchronization method and relay apparatus
JP5518191B2 (ja) 光伝送網が時刻同期プロトコルをキャリングする方法及びシステム
US11349587B2 (en) Generating a timestamp
JP5127482B2 (ja) タイミング同期方法、同期装置、同期システム及び同期プログラム
JP2017529806A (ja) Ieee 1588クロックのネットワークにおける動的精度情報の配信
WO2015131626A1 (zh) 用于网络设备的时间同步方法、装置及时间同步服务器
US20230103012A1 (en) Method for optimising the time synchronisation between network devices connected via a communications network
JP2017103755A (ja) ネットワーク・ベース・タイミング装置及びそれについてのネットワーク・タイミング補償を調整する方法
CN111585895A (zh) 无需时间同步的时间触发的数据传输方法
CN108011778B (zh) 一种获取报文传输延迟时间的方法及装置
US11483122B2 (en) Time transfer using passive tapping
CN112398560A (zh) 一种测量方法、装置及存储介质
JP2019033333A (ja) 時刻同期方法
US10313258B2 (en) Packet processing method and apparatus
JP2011249864A (ja) Ponシステム、加入者側光終端装置、局側光終端装置および時刻同期方法
KR20150016735A (ko) 중앙 집중 제어 평면을 이용한 네트워크 시각 동기 시스템
CN116366570A (zh) 一种报文转发方法、装置及可编程器件
JP2013141319A (ja) 保護継電システム及び保護継電システムの通過時間固定方法